JP2011013677A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011013677A JP2011013677A JP2010148044A JP2010148044A JP2011013677A JP 2011013677 A JP2011013677 A JP 2011013677A JP 2010148044 A JP2010148044 A JP 2010148044A JP 2010148044 A JP2010148044 A JP 2010148044A JP 2011013677 A JP2011013677 A JP 2011013677A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- electrode
- thin film
- transmissive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
- G02F1/133555—Transflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
- G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
【課題】液晶表示装置及びその製造方法を提供する。
【解決手段】液晶表示装置は、各々透過領域と反射領域とを含む複数の画素を含む第1基板と、第1基板に対向する第2基板と、第1基板と第2基板との間に形成された液晶層と、を含む。画素の各々は、第1薄膜トランジスタと、第2薄膜トランジスタと、第1画素電圧が充電される透過画素電極と、第2画素電圧が充電される反射画素電極と、第1画素電圧及び第2画素電圧を調節する電圧調節部と、を含む。透過画素電極及び反射画素電極の電圧を調節することによって、単一セルギャップの実現が可能であり、これによって、表示品質が向上する。
【選択図】図1
【解決手段】液晶表示装置は、各々透過領域と反射領域とを含む複数の画素を含む第1基板と、第1基板に対向する第2基板と、第1基板と第2基板との間に形成された液晶層と、を含む。画素の各々は、第1薄膜トランジスタと、第2薄膜トランジスタと、第1画素電圧が充電される透過画素電極と、第2画素電圧が充電される反射画素電極と、第1画素電圧及び第2画素電圧を調節する電圧調節部と、を含む。透過画素電極及び反射画素電極の電圧を調節することによって、単一セルギャップの実現が可能であり、これによって、表示品質が向上する。
【選択図】図1
Description
本発明は、液晶表示装置及びその製造方法に係り、さらに詳細には、単一セルギャップ(Single Cell gap)を有する半透過型液晶表示装置及びその製造方法に関する。
液晶表示装置は、透明な2つの基板の間に液晶層が形成された表示装置であり、液晶層を駆動し、画素毎に光透過率を調節して所望する画像を表示する。
液晶表示装置は、一般的にバックライトを光源として利用して画像を表示する透過型液晶表示装置と、バックライトを使用せず、自然光を光源として利用して画像を表示する反射型液晶表示装置とに区分される。
液晶表示装置は、一般的にバックライトを光源として利用して画像を表示する透過型液晶表示装置と、バックライトを使用せず、自然光を光源として利用して画像を表示する反射型液晶表示装置とに区分される。
しかし、透過型液晶表示装置は、バックライトを使用するので、消費電力が高く、反射型液晶表示装置は、周辺光がない場合には画像の表示が不可能である。
したがって、液晶表示装置内に反射領域と透過領域とを有する半透過型液晶表示装置が提案された。半透過型液晶表示装置は、周辺環境によって反射型及び透過型の兼用が可能であるので、相対的に消費電力が低く、かつ暗い周辺環境でも使用可能である。
しかし、半透過型液晶表示装置が単一セルギャップ構造を有する場合、反射領域と透過領域とにおける光経路の差による位相遅延差によって、2領域での階調差が発生し、表示品質が低下する。また、半透過型液晶表示装置において、透過領域のセルギャップが反射領域のセルギャップより2倍程度大きいデュアルセルギャップ構造を有する場合、2領域での段差によって液晶の方向づけの制御が難しいだけでなく、製造工程上の段差によるパターニング不良が発生する。その結果、表示品質及び生産性が低下する。
本発明の目的は、単一セルギャップ構造を有し、かつ表示品質が向上した半透過型液晶表示装置を提供することにある。
本発明の他の目的は、上述の半透過型液晶表示装置の製造方法を提供することにある。
本発明の目的を解決するための液晶表示装置は、各々透過領域と反射領域とを含む複数の画素を含む第1基板と、第1基板に対向する第2基板と、第1基板と第2基板との間に形成された液晶層とを含む。画素の各々は、第1及び第2薄膜トランジスタと、透過画素電極と、反射画素電極と、電圧調節部とを含む。第1及び第2薄膜トランジスタは、第1ゲート信号に応答してデータ信号を出力する。透過画素電極は、透過領域に形成され、第1薄膜トランジスタに接続され、データ信号が入力され、第1画素電圧が充電される。反射画素電極は、反射領域に形成され、第2薄膜トランジスタに接続され、データ信号が入力され、第2画素電圧が充電される。電圧調節部は、第1ゲート信号の後に生成された第2ゲート信号によって第1及び第2画素電圧を調節する。ここで、透過領域のセルギャップは、反射領域のセルギャップ以上である。
本発明の一実施形態において、画素の各々は、第1ゲート信号を受信する第1ゲートラインと、第2ゲート信号を受信する第2ゲートラインと、データ信号を受信するデータラインとをさらに含む。
電圧調節部は、第3薄膜トランジスタと、電荷分配電極と、ストレージラインとを含む。第3薄膜トランジスタは、ソース電極が第2薄膜トランジスタのドレイン電極と接続され、第2ゲート信号に応答して電圧調節信号を出力する。電荷分配電極は、第3薄膜トランジスタのドレイン電極と接続され、電圧調節信号が入力されて充電される。
本発明の他の実施形態において、画素の各々は、第1ゲート信号を受信するゲートラインと、データ信号を受信するデータラインとを含み、電圧調節部は隣接した次の画素のゲートラインを通じて第2ゲート信号を受信する。ここで、電圧調節部は、第3薄膜トランジスタと、電荷分配電極と、ストレージラインとを含む。第3薄膜トランジスタは、ソース電極が反射画素電極と接続され、第2ゲート信号に応答して電圧調節信号を出力する。電荷分配電極は、第3薄膜トランジスタのドレイン電極と接続され、電圧調節信号が入力されて充電される。
本発明の一実施形態によると、第2基板は、各画素の色を示すカラーフィルタ層と、カラーフィルタ層の一領域に形成された透明有機膜とを含み、カラーフィルタ層の前記一領域の厚さが他の領域の厚さより薄くなるようにする。
本発明のまた他の実施形態によると、透明有機膜に代わり、カラーフィルタ層の反射領域に対応する領域に1つ以上の貫通ホールが形成されてもよい。貫通ホールが形成された領域のセルギャップは、他の領域のセルギャップより大きく形成されてもよい。
本発明のまた他の実施形態によると、第2基板は、透過画素電極及び反射画素電極とともに電界を形成する共通電極を含み、透過画素電極、反射画素電極及び共通電極のうちの少なくともいずれか1つに、液晶層を複数個のドメインに分ける1つ以上の分割パターンを有する。ここで、反射画素電極は凹凸部を有する。ドメインの面積は、互いに異なってもよい。
本発明のまた他の実施形態によると、第1基板及び第2基板の外部面に各々形成された第1乃至第2偏光板、及び第1基板と第1偏光板との間及び第2基板と第2偏光板との間のうちの少なくともいずれか1つに形成された位相遅延フィルムをさらに含んでもよい。第1偏光板、第2偏光板、及び位相遅延フィルムのうちの少なくともいずれか1つには、その表面に防眩(anti−glare)部が形成される。防眩部は、非伝導性または伝導性微細粒子が不規則的に散布されて光散乱度を向上させる。
上述の液晶表示装置を製造する方法は、各々透過領域と反射領域とを含む複数の画素を含む第1基板を準備し、第1基板に対向する第2基板を準備し、第1基板と第2基板との間に液晶層を形成することを含む。
第1基板を準備することは、第1絶縁基板上に第1乃至第3薄膜トランジスタを形成し、透過領域に第1薄膜トランジスタに接続された透過画素電極を形成し、反射領域に第2薄膜トランジスタに接続された反射画素電極を形成し、透過画素電極の一部領域とオーバーラップする電圧調節部を形成することを含む。この際、透過領域のセルギャップは、反射領域のセルギャップと同一、または反射領域のセルギャップより大きく形成する。
第1乃至第3薄膜トランジスタを形成することは、第1基板上に第1ゲートラインと第2ゲートラインとを形成し、ゲート絶縁膜を挟んで第1及び第2ゲートラインと交差するデータラインを第1基板上に形成し、第1ゲートラインとデータラインとに接続された第1薄膜トランジスタ及び第2薄膜トランジスタ、及び第2薄膜トランジスタのドレイン電極と第2ゲートラインとに接続された第3薄膜トランジスタを形成することを含む。又は、第1乃至第3薄膜トランジスタを形成することは、第1基板上に第1ゲートラインと第2ゲートラインとを形成し、ゲート絶縁膜を挟んで第1及び第2ゲートラインと交差するデータラインを第1基板上に形成し、第1ゲートラインとデータラインとに接続された第1薄膜トランジスタ及び第2薄膜トランジスタ、及び透過画素電極と第2ゲートラインとに接続された第3薄膜トランジスタを形成することを含む。
電圧調節部を形成することは、第1及び第2ゲートラインと離隔されて絶縁されたストレージラインを形成し、第3薄膜トランジスタに接続され、ゲート絶縁膜を挟んでストレージラインとオーバーラップする電荷分配電極を形成することを含む。この際、電荷分配電極は、保護層を挟んで透過画素電極とオーバーラップする。
第2基板を準備することは、第2絶縁基板上に透過画素電極及び反射画素電極とともに電界を形成する共通電極を形成し、共通電極に1つ以上の分割パターンを形成することを含む。ここで、第1基板を準備することは、透過画素電極と反射画素電極とのうちの少なくともいずれか1つに1つ以上の分割パターンを形成することをさらに含んでもよい。
本発明のまた他の実施形態によると、画素の各々は、ゲート信号に応答して第1データ信号を出力する第1薄膜トランジスタと、ゲート信号に応答して第2データ信号を出力する第2薄膜トランジスタと、透過領域に形成され、第1薄膜トランジスタに接続されて、第1データ信号が入力され、第1画素電圧が充電される透過画素電極と、反射領域に形成され、第2薄膜トランジスタに接続されて、第2データ信号が入力され、第2画素電圧が充電される反射画素電極とを含む。第2基板は、透過画素電極及び反射画素電極とともに電界を形成する共通電極を含み、透過画素電極、反射画素電極、及び共通電極のうちの少なくともいずれか1つに形成されて、液晶層を複数個のドメインに分ける1つ以上の分割パターンを有する。ここで、透過領域のセルギャップは、反射領域のセルギャップ以上である。
また、本発明の他の実施形態において、ゲート信号に応答して第1補助データ信号を出力する第1補助薄膜トランジスタと、第1補助薄膜トランジスタと接続された電圧調節部とをさらに含んでもよい。この場合、透過画素電極は、第1薄膜トランジスタのドレイン電極に接続され、第1透過画素電圧が充電される第1透過画素電極と、第1透過画素電極に離隔されて形成され、第1補助薄膜トランジスタに接続されて、第2透過画素電圧が充電される第2透過画素電極とを含み、電圧調節部は、ゲート信号の後に生成された隣接する次の画素に対するゲート信号によって第1透過画素電圧及び第2透過画素電圧を調節する。
本発明は、反射領域と透過領域とに対応する液晶層が実質的に互いに異なる電圧で駆動され、反射領域と透過領域とでの位相遅延値を一致させることができる。したがって、階調の不一致及び電気光学的特性の低下を効果的に抑制することができ、その結果、液晶表示装置の表示品質が向上する。
また、全体的に単一セルギャップを有するので、デュアルセルギャップのための別途のパターニング工程を必要とせず、製造工程が単純になり、製造工程中の不良が減少する。
また、全体的に単一セルギャップを有するので、デュアルセルギャップのための別途のパターニング工程を必要とせず、製造工程が単純になり、製造工程中の不良が減少する。
以下、図面を参照して本発明の実施形態に係る表示装置を説明する。本明細書の実施形態において、参照の図面は図示した形態に限定するように意図されるものではなく、請求項によって定義された本発明の原理及び範囲内にあるすべての変形、等価物、及び代案を含むように意図される。また、図面では多層及び領域を明確に表現するために、一部構成要素のスケールを誇張、または縮小して表現した。明細書の全体にかけて、類似の参照符号は類似の構成要素を指称する。
図1は、本発明の第1実施形態に係る液晶表示装置の一部を示した平面図である。図2は、図1に表示されたA−A'線に沿って切断した液晶表示装置の断面図である。
図1及び図2を参照すると、液晶表示装置は、第1基板100と、第1基板100に対向する第2基板200と、2つの基板100、200の間に形成された液晶層300とを含む。
第1基板100は、各々反射領域RAと透過領域TAとを有する複数の画素が形成された第1絶縁基板101を含む。第1絶縁基板101上にはN個のゲートラインGL1、...、GLn、GLn+1、...、GLNと、前記N個のゲートラインの各々に平行に形成されたN個の補助ゲートラインGL1'、...、GLn'、GLn+1'、...、GLN'と、M個のデータラインDL1、...、DLm、DLm+1、...、DLMとが具備され、画素の各々は、ゲートラインGL1、...、GLn、GLn+1、、、、GLNのうちのいずれか1つ、補助ゲートラインGL1'、...、GLn'、GLn+1'、...、GLN'のうちのいずれか1つ、及びデータラインDL1、...、DLm、DLm+1、...、DLMのうちのいずれか1つを含む。図1及び以下の図面では説明の便宜のために、1つのn番目のゲートライン(第nゲートライン、GLn)、n番目の補助ゲートライン(第n補助ゲートライン、GLn')、及びm番目のデータライン(第mデータライン、DLm)を有する画素と、m+1番目のデータラインDLm+1とを共に示した。ここで、複数の画素の各々は、互いに同一の構造からなる。
第1基板100において、画素には第nゲートラインGLn、第n補助ゲートラインGLn'、ゲート電極、及びストレージラインCSTが第1絶縁基板101上に具備される。
第1絶縁基板101は、ガラスのような透明な物質からなる。第nゲートラインGLnは、第1絶縁基板101上に一方向に延長されて形成される。第n補助ゲートラインGLn'は、第nゲートラインGLnと離隔されて、第nゲートラインGLnに平行に形成される。ゲート電極は、第nゲートラインGLnから分枝されて延長されてもよいが、本実施形態では第nゲートラインGLnの一部領域上に形成される。ストレージラインCSTは、第nゲートラインGLn及び第n補助ゲートラインGLn'と離隔され、第nゲートラインGLn及び第n補助ゲートラインGLn'と実質的に平行に形成される。図1には示さないが、ストレージラインCSTの一部は、対応する画素のデータラインとオーバーラップするように、一方向と異なる方向に延長されてもよい。ストレージラインCSTは、透過領域TAと反射領域RAとに各々形成されてもよい。
第nゲートラインGLnなどが形成された第1絶縁基板101上には、第mデータラインDLmと、第1ソース電極SE1と、第1ドレイン電極DE1と、第2ソース電極SE2と、第2ドレイン電極DE2と、第3ソース電極SE3と、第3ドレイン電極DE3と、電荷分配電極CDEとが具備される。
第mデータラインDLmは、絶縁層110を挟んで第nゲートラインGLnと交差して、前記一方向とは異なる方向に延長されて形成される。第1ソース電極SE1及び第2ソース電極SE2は、一部領域が第nゲートラインGLnとオーバーラップするように、第mデータラインDLmから分枝されて形成される。第1ドレイン電極DE1と第2ドレイン電極DE2とは、各々、第1ソース電極SE1と前記第2ソース電極SE2と離隔されて、一部領域が第nゲートラインGLnとオーバーラップするように形成される。第3ソース電極SE3は、一部領域が第n補助ゲートラインGLn'とオーバーラップするように、第2ドレイン電極DE2から分枝されて形成される。第3ドレイン電極DE3は、第3ソース電極SE3と離隔されて、一部領域が第n補助ゲートラインGLn'とオーバーラップするように形成される。電荷分配電極CDEは、透過領域TAのストレージラインCSTとオーバーラップして形成される。
第1乃至第3ソース電極SE1、SE2、SE3及びドレイン電極DE1、DE2、DE3上には、保護層120を挟んで透過画素電極TEと反射画素電極REとが具備される。透過画素電極TEは、透過領域TAに透明導電物質で形成され、保護層120に形成されたコンタクトホールを通じて第1ドレイン電極DE1に接続される。反射画素電極REは、反射領域RAに不透明導電物質を含んで形成され、保護層120に形成されたコンタクトホールを通じて第2ドレイン電極DE2に接続される。反射画素電極REは、不透明導電物質層のみで形成されてもよい。また、図示しないが、反射画素電極REは、透過画素電極TEを形成する透明導電物質層の上や下に不透明導電物質層を形成した後、パターニングする方式で複層構造で形成することもできる。反射画素電極REは、高い反射効率を有するように、その表面に凹凸部が形成される。凹凸部は、反射画素電極RE自体に形成されてもよく、または反射画素電極RE下部の保護層120をパターニングして形成されてもよい。凹凸部において、凹凸部の1つの凹凸パターンの幅をピッチとするとき、ピッチは約4μm乃至5μmで形成されてもよく、一番凹んだ中心部から一番膨らんでいる中心部までの高さは約0.5μm乃至2.5μmで形成されてもよい。
上述のような構造において、第nゲートラインGLnの一部領域、第1ソース電極SE1、及び第1ドレイン電極DE1は第1薄膜トランジスタT1を構成し、第nゲートラインGLnの一部領域、第2ソース電極SE2、及び第2ドレイン電極DE2は第2薄膜トランジスタT2を構成し、第n補助ゲートラインGLn'の一部領域、第3ソース電極SE3、及び第3ドレイン電極DE3は第3薄膜トランジスタT3を構成する。第3薄膜トランジスタT3は、第3薄膜トランジスタT3の第3ドレイン電極DE3に接続された電荷分配電極CDE及びストレージラインCSTと共に電圧調節部を構成する。
第2基板200は、第2絶縁基板201を含み、第2絶縁基板201上には透明有機膜220、遮光層211、カラーフィルタ層210、及び共通電極CEが具備される。
透明有機膜220は、第2絶縁基板201上の一領域に所定の厚さを有するように形成される。遮光層211は不必要な光が出射されることを防止するためのもので、光を吸収する不透明の物質で形成される。カラーフィルタ層210は、透明有機膜220が形成された一領域と透明有機膜220が形成されない残りの領域とを覆うように形成される。透明有機膜220及びカラーフィルタ層210については後述する。
共通電極CEは、カラーフィルタ層210上に絶縁層213を挟んで形成され、透過画素電極TE及び反射画素電極REと共に電界を形成することによって、液晶層300を駆動する。
第1絶縁基板101及び第2絶縁基板201の外部面には、偏光軸が互いに直交した第1偏光板153及び第2偏光板253が各々具備される。第1絶縁基板101と第1偏光板153との間及び第2絶縁基板201と第2偏光板253との間のうちの少なくともいずれか1ヶ所には、位相遅延フィルムがさらに含まれてもよい。図2では、第1及び第2絶縁基板101、201の外部面の両方に位相遅延フィルム151、251が具備されていることを示す。位相遅延フィルム151、251は、必要に応じて省略されてもよい。これは、透過領域TAと反射領域RAとに印加される電圧が互いに異なる値で駆動されることによって、位相遅延値に該当する部分を補償することができるためである。
第1偏光板153の両面、第2偏光板253の両面及び位相遅延フィルム151、251の両面のうちの少なくともいずれか1面には、虹色の染み(rainbow defect)のような不良を減少させるための防眩部が形成されてもよい。虹色の染みは、反射画素電極REに凹凸部が形成された場合に、よく発生する不良であり、凹凸部によって反射した光が相互干渉を起こして発生する。
防眩部には、反射した光の相互干渉を減少させるために、シリカのような非導電性微細粒子、または金のような導電性微細粒子が不規則的に散布される。非導電性微細粒子または導電性微細粒子の直径は、約40μm以下の値を有してもよい。ここで、防眩部は、ヘイズ(haze)値が5%乃至70%になるように形成されてもよい。ヘイズ値は、透過光に対する散乱光の百分率として定義される。
本実施形態において、透過領域TAと反射領域RAとにおいて、第1基板100と第2基板200との間の距離は実質的に同一の距離である。すなわち、透過領域TAと反射領域RAとは、単一セルギャップを有する。図2に示すように、反射画素電極REに凹凸部が形成された場合、凹凸部を形成するためにパターニング過程を施せば、実質的に反射画素電極REが形成された反射領域RAのセルギャップdRが、透過画素電極TEが形成された透過領域TAのセルギャップdTより大きく形成されてもよい。ただ、この場合にも、セルギャップの差は、従来のデュアルセルギャップ技術と比べて非常に小さくて、実質的には単一セルギャップを有しているといえる。
図3は、図1の液晶表示装置に具備された画素の等価回路図であり、図4は図3に示した第nゲートラインGLnにゲート信号が印加されるときの、n番目の画素の等価回路図を示す。図1乃至図4を参照して液晶表示装置の駆動方法を説明すれば、次の通りである。
第1及び第2薄膜トランジスタT1、T2を有する画素には、第1乃至第2液晶キャパシタT−Clc、R−Clc、第1及び第2ストレージキャパシタT−Cst、R−Cstが形成される。
具体的に、第1薄膜トランジスタT1は、第nゲートラインGLnに接続された第1ゲート電極、第mデータラインDmに接続された第1ソース電極SE1、及び第1液晶キャパシタT−Clcに接続された第1ドレイン電極DE1を含む。第1液晶キャパシタT−Clcは、第1ドレイン電極DE1に接続された透過画素電極TE、透過画素電極TEと向き合って、共通電圧VComが印加される共通電極CE、及び透過画素電極TEと共通電極CEとの間に介在された液晶層300によって定義される。第1ストレージキャパシタT−Cstは、透過画素電極TEと、共通電圧VComが印加されるストレージラインCSTと、透過画素電極TEとストレージラインCSTとの間に介在された絶縁層110及び保護層120とによって定義される。
第2薄膜トランジスタT2は、第nゲートラインGLnに接続された第2ゲート電極、第mデータラインDLmに接続された第2ソース電極SE、及び第2液晶キャパシタR−Clcに接続された第2ドレイン電極DE2を含む。第2液晶キャパシタR−Clcは、第2ドレイン電極DE2に接続された反射画素電極RE、反射画素電極REと向き合って、共通電圧VComが印加される共通電極CE及び反射画素電極REと共通電極CEとの間に介在された液晶層300によって定義される。第2ストレージキャパシタR−Cstは、反射画素電極REと、共通電圧VComが印加されるストレージラインCSTと、反射画素電極REとストレージラインCSTとの間に介在された絶縁層110及び保護層120とによって定義される。
第nゲートラインGLnにはゲート信号が印加される。第mデータラインDLmにはデータ信号が印加される。第nゲートラインGLnを通じて印加されるゲート信号に応答して、第1薄膜トランジスタT1と第2薄膜トランジスタT2とがオンされると、データ信号は、第1薄膜トランジスタT1と第2薄膜トランジスタT2とを通じて透過画素電極TE及び反射画素電極REに出力される。
図3乃至図4を参照すると、第nゲートラインGLnにゲート信号が印加されると、第1及び第2薄膜トランジスタT1、T2がオンされる。したがって、第mデータラインDLmに印加されたデータ信号は、第1及び第2薄膜トランジスタT1、T2を通して第1及び第2液晶キャパシタT−Clc、R−Clcの透過画素電極TE及び反射画素電極REに印加される。ここで、第1及び第2液晶キャパシタT−Clc、R−Clcの透過画素電極TE及び反射画素電極REに印加される信号は同一であるので、第1及び第2液晶キャパシタT−Clc、R−Clcには同じ電圧レベルの第1画素電圧と第2画素電圧とが各々充電される。
画素は、第n補助ゲートラインGLn'と第3薄膜トランジスタT3とをさらに含み、第3薄膜トランジスタT3は、透過画素電極TE及び反射画素電極REに各々充電された第1及び第2画素電圧の電圧レベルを調節する。
第3薄膜トランジスタT3は、第n補助ゲートラインGLn’に接続された第3ゲート電極、反射画素電極REに接続された第3ソース電極SE3、及びダウンキャパシタCdownとアップキャパシタCupとに接続された第3ドレイン電極DE3を具備する。
ダウンキャパシタCdownは、ストレージラインCSTと、ストレージラインCSTと部分的にオーバーラップされて、第3ドレイン電極DE3に接続された電荷分配電極CDEと、電荷分配電極CDEとストレージラインCSTとの間に介在された絶縁層110とによって定義される。アップキャパシタCupは、透過画素電極TEと、透過画素電極TEと部分的にオーバーラップされる電荷分配電極CDEと、電荷分配電極CDEと透過画素電極TEとの間に介在された保護層120とによって定義される。
第3薄膜トランジスタT3は、第nゲートラインGLnに印加されたゲート信号の後に第n補助ゲートラインGLn'に印加されたゲート信号に応答してオンされて、電圧調節信号を出力する。したがって、第3薄膜トランジスタT3によって反射画素電極REと電荷分配電極CDEとが電気的に接続される。したがって、第1液晶キャパシタT−Clcに充電された第1画素電圧の電圧レベルと第2液晶キャパシタR−Clcに充電された第2画素電圧の電圧レベルとがアップキャパシタCupとダウンキャパシタCdownとによって調節される。具体的に、アップキャパシタCupとダウンキャパシタCdownとによって第1画素電圧はレベルアップされ、第2画素電圧はレベルダウンされる。この際、第1画素電圧のレベルアップの大きさと第2画素電圧のレベルダウンの大きさとは、アップキャパシタCup及びダウンキャパシタC−downのキャパシタンス値によって変化する。
このように、電圧調節部を形成することによって、透過画素電極TEと反射画素電極REとに互いに異なる電圧が印加することができる。
図5は、第1実施形態において、単一セルギャップを実現するために、印加電圧による透過量と反射量とを調節する原理を図式的に示したグラフである。ここでは、一例として、第1絶縁基板101と第1偏光板153との間及び第2絶縁基板201と第2偏光板253との間に位相遅延フィルム151、251が介在されていることを示した。位相遅延フィルム151、251の各々は、550nmの波長λを有して、λ/4またはλ/4+λ/2の位相遅延値Roを有する補償フィルムとして機能する。
図5を参照すると、第1実施形態において、反射領域及び透過領域はノーマリーブラック(Normally black)モードで動作し、反射画素電極REと透過画素電極TEとに印加される電圧によって、反射領域RA及び透過領域TAの反射量と透過量とが互いに異なる値を有する。そのため、反射曲線Rと透過曲線Tとは一致しない。例えば、反射量が最大であるときの印加電圧値aは、透過量が最大であるときの印加電圧値bよりも小さい。したがって、反射画素電極REと透過画素電極TEとに同一の電圧を印加する場合には、反射領域RAと透過領域TEの階調を一致させることが難しい。
第1実施形態によると、透明画素電極TE及び反射画素電極REに印加される第1画素電圧及び第2画素電圧は電圧調節部によって調節することができるので、反射曲線Rと透過曲線Tとを一致させることができる。すなわち、電圧調節部が第2画素電圧をレベルダウンさせる場合、反射領域RAに対応する液晶層200に印加される電圧が実質的にレベルダウンされ、反射曲線Rが右側に移動する。その結果、反射曲線Rは、透過曲線Tとほとんど一致するか、または完全に一致する。これによって、実質的に同一の電圧を印加しても反射領域RAと透過領域TAとの階調を一致させることができる。一方、第2画素電圧をレベルダウンさせるだけではなく、第1画素電圧をレベルアップさせることによって、透過曲線Tも変化させることができることは勿論である。
また、図示しないが、位相遅延フィルムが使われない場合や補償フィルムの位相遅延値が第1実施形態と異なる場合においても、第1画素電圧と第2画素電圧とを調節することによって、透過領域TAと反射領域RAとの階調を一致させることができる。例えば、位相遅延フィルムを使わない場合には、反射領域RAはノーマリーホワイト(Normally white)で、透過領域TAはノーマリーブラックで駆動されるが、透過領域TAと反射領域RAとに印加される第1及び第2画素電圧を調節することによって、透過領域TAと反射領域RAとの階調を一致させることができる。
ここで、第1画素電圧と第2画素電圧とは、反射領域RAと透過領域TAとのセルギャップ差によって異なる値を有してもよい。一実施形態として、第1画素電圧が1Vであるとき、反射領域RAのセルギャップが透過領域TAのセルギャップより小さい場合、第2画素電圧は0.4V〜1Vであり、反射領域RAのセルギャップが透過領域TAのセルギャップと同一である場合、第2画素電圧は0.3V〜0.8Vであり、反射領域RAのセルギャップが透過領域TAのセルギャップより大きい場合、第2画素電圧は0.2V〜0.7Vの値を有してもよい。
透過領域TAと反射領域RAとに印加される電圧により、それぞれの領域に対応する液晶層300に含まれた液晶分子の配向角度を互いに異なるように調節することができる。その結果、透過画素電極TEと反射画素電極REとに対応する液晶層300を通る光の位相遅延値を同一に調節することができ、これによって、単一セルギャップでも透過領域TAと反射領域RAとの階調を一致させることができる。一方、反射領域RAを通過する光は、第2絶縁基板201−カラーフィルタ層210−絶縁層213−共通電極CE−液晶層300−反射画素電極RE−液晶層300−共通電極CE−絶縁層213−カラーフィルタ層210−第2絶縁基板201の順に進行するので、液晶層300とカラーフィルタ層210とを二度通過する。これに比べて、透過領域を通過する光は、第1絶縁基板101−絶縁層110−保護層120−透過画素電極TE−液晶層300−共通電極CE−絶縁層213−カラーフィルタ層210−第2絶縁基板201の順に進行し、液晶層300とカラーフィルタ層210とを一度だけ通過する。したがって、他の物質に比べて相対的に光吸収率が高い液晶層300とカラーフィルタ層210とを二度通過すれば、反射領域RAに提供された光の一部が2つの層に吸収されて、反射領域RAから出射する光量が減少する場合がある。これにより、反射領域RAと透過領域TAとを通過する光の光量に差が発生し、反射領域RAと透過領域TAとの色調が不均一となる場合がある。
したがって、本実施形態では、反射領域RAを透過する光量を高めることによって、2領域の間の光量の差を最小化するために、反射領域RAに対応するカラーフィルタ層210の一領域に透明有機膜220を形成する。
透明有機膜220は、第2絶縁基板201上の一領域に所定の厚さを有するように形成される。透明有機膜220は、光吸収率がカラーフィルタ層210より低い有機物質で形成される。透明有機膜220は、第1基板100の反射領域RAに対応する第2絶縁基板201上に形成される。
カラーフィルタ層210は、透明有機膜220が形成された一領域と透明有機膜220が形成されない残りの領域とを覆うように形成される。カラーフィルタ層210は、第2絶縁基板201上に形成され、光が透過する間に色を示すように赤色、青色、緑色、白色などを示す物質で形成される。ここで、透明有機膜220は、カラーフィルタ層210が形成される領域に所定の厚さを有するように形成されるので、後にカラーフィルタ層210が形成されれば、透明有機膜220が形成された一領域は、カラーフィルタ層210の厚さが透明有機膜220が形成されない残りの領域の厚さよりも薄い。カラーフィルタ層210が相対的に薄く形成された部分は、カラーフィルタ層210が相対的に厚く形成された部分より光吸収率が低い。したがって、前記一領域を通る光はその光量が前記残りの領域を通る光量より多く、これは、透過領域TAを通る光量よりも反射領域RAを通る光量が少ないことを償うため、反射領域RAと透過領域TAとの光量を均一になるように調節する。
第1実施形態では、反射領域RAの光量を向上させるために、カラーフィルタ層210に透明有機膜220を形成したが、透明有機膜220の代わりに、カラーフィルタ層210に光の透過が容易な貫通ホール220'を形成してもよい。
図6は、本発明の第2実施形態に係る液晶表示装置の一部を示した断面図であり、貫通ホール220’が形成されたカラーフィルタ層210を示す。第2実施形態の説明では、第1実施形態と区別される部分のみを抜粋して説明し、説明が省略、または要約された部分は第1実施形態と同様である。そして、説明の便宜のために、同一の構成要素に対しては同一の図面番号を付与して説明する。
本実施形態では、反射領域RAを透過する光の光量を高めるために、反射領域RAに対応するカラーフィルタ層210の一領域にカラーフィルタ層210が形成されず、下部の第2絶縁基板201の一部を露出させる貫通ホール220'が形成される。貫通ホール220'は、必要に応じて複数個形成されてもよい。貫通ホール220'が形成された部分は、カラーフィルタ層210が形成ず、光がカラーフィルタ層210を通過することなくすぐ通過する。これによって、カラーフィルタ層210による光吸収量がなく、光量が増加する。貫通ホール220'が形成されたカラーフィルタ層210の一領域を除いた残りの領域には貫通ホール220'が形成されず、光がカラーフィルタ層210を通過して色を示す。したがって、色再現性を減少させず、かつ光量を増加させることができる。
貫通ホール220'が形成されるカラーフィルタ層210上には絶縁層213が形成される。貫通ホール220'が形成された部分にはカラーフィルタ層210が形成されない。このため、絶縁層213の上面は貫通ホール220'が形成された領域で凹んだ形状になる。したがって、反射領域RAに対応するカラーフィルタ層210の一領域に貫通ホール220'が形成された場合には、貫通ホール220'が形成された部分のセルギャップが貫通ホール220'が形成されていない残りの領域のセルギャップより大きくなるので、反射領域RAのセルギャップdRは、透過領域TAのセルギャップdTと同一、またはより大きくなる。
図7A乃至図7Eは、本発明に係る第3実施形態乃至第7実施形態を各々示した平面図である。図7A乃至図7Eは、本発明の第1実施形態と異なる部分のみを示し、透過画素電極TE、反射画素電極RE及び共通電極CEのみを示す。図示しない部分は第1実施形態と同様である。
図7A乃至図7Eにおいて、透過画素電極TEと反射画素電極REとが所定面積を有するように示しているが、本発明はこれに限定されない。例えば、透過画素電極TEの面積と反射画素電極REの面積とは、多様な比で提供されてもよい。遮光層211部分を除いた各画素の有効開口面積において、透過画素電極TEの面積と反射画素電極REの面積との比は、7:3であってもよい。望ましくは、遮光層211部分を除いた各画素の開口面積を画素面積の100%と仮定する際、反射画素電極REは、約30%以上の画素面積を有する。画素面積に対して反射画素電極REの面積が30%未満である場合には、太陽光線が入る屋外での直光反射率が増加しても輝度が上昇が少ないためである。
本実施形態に係る液晶表示装置において、視野角が向上するように、透過画素電極TE、反射画素電極RE、及び共通電極CE上に液晶層300を複数のドメインに区分する少なくとも1つ以上の分割パターンが形成される。ドメインは面積が互いに同一に区分されてもよく、互いに異なる面積で区分されてもよい。
分割パターンは、透過画素電極TE、反射画素電極RE、及び共通電極CEのうちの少なくともいずれか1つに形成され、液晶の配向を制御するように、スリット形状(以下、スリット部)、突起形状(以下、突起部)またはホール形状(以下、ホール部)の形状で具備される。
図7Aを参照すると、第3実施形態では、透過画素電極TEと透過画素電極TEに対応する第2基板の共通電極CEとにスリット部または突起部が形成される。突起部とスリット部とは、互いに位置を置き換えて形成されてもよい。以下、スリット部と突起部とは記号S1、S2で表示する。スリット部または突起部S1、S2は、透過画素電極TE、反射画素電極RE、及び共通電極CEのうちの少なくともいずれか1つをパターニングして形成される。
図7Bに示すように、第4実施形態では、透過画素電極TEと、透過画素電極TE及び反射画素電極REに対応する共通電極CEとにスリット部または突起部S1、S2が形成される。
図7Cに示すように、第5実施形態では、透過画素電極TEと、反射画素電極REと、透過画素電極TE及び反射画素電極REに対応する共通電極CEとにスリット部または突起部S1、S2が形成される。
図7Dに示すように、第6実施形態では、透過画素電極TEと、透過画素電極TE及び反射画素電極REに対応する共通電極CEとにスリット部または突起部S1、S2が形成される。
図7Eに示すように、第7実施形態では、透過画素電極TEにスリット部または突起部S1が形成され、透過画素電極TEに対応する共通電極CEにホールHが形成され、反射画素電極REに対応する共通電極CEにスリット部または突起部S2が形成される。
図7A乃至図7Eを参照すると、透過画素電極TEと反射画素電極REとに形成される分割パターンは、スリット部S1、S2の形状で具備されてもよい。共通電極CEに形成される分割パターンは、第3乃至第6実施形態のように、スリット部S1、S2の形状で具備されてもよく、または第7実施形態のようにホールHの形状で具備されてもよい。他の実施形態として、透過画素電極TEと反射画素電極REとに形成される分割パターンは、突起部S1、S2の形状で具備されてもよい。
第3乃至第6実施形態のように、分割パターンが透過画素電極TE、反射画素電極RE、及び共通電極CEにスリット部S1、S2として具備される場合、共通電極CEのスリット部S2は、透過画素電極TEまたは反射画素電極REのスリット部S1の間に透過画素電極TEまたは反射画素電極REのスリット部S1と平行に具備される。ここで、透過画素電極TE及び共通電極CEのスリット部S1、S2の各々は、第nゲートラインGLnと第mデータラインDLmとに対して傾いた角度で形成され、一領域を基準として対称に形成される。第7実施形態のように、透過画素電極TEにスリット部S1が形成され、共通電極CEにホールHが形成される場合には、透過画素電極TEのスリット部は第nゲートラインGLnと第mデータラインDLmとに平行な方向に形成されて、複数のドメインを形成してもよく、この場合、ホールHは、複数個のドメインの中心に対応する所に各々形成されてもよい。また、他の実施形態として、各ドメインの中心部に形成されたホールHは、突起形状のパターンに代替されてもよい。
透過画素電極TEと共通電極CEとのスリット部によって、スリット部に隣接する液晶層の液晶分子が所定の角度で傾き、視野角を向上させる。
反射画素電極REには、凹凸部が具備され、この凹凸部によって液晶層の液晶のプレチルト角が制御されるので、別途のスリット部が形成されないこともある。
図8Aは、本発明の一実施形態に係る凹凸部を示した平面図であり、図8Bは、図8AのB-B'線にに沿って切断した断面図であり、図8Cは、C-C'線に沿って切断した断面図である。
図8A乃至図8Cを参照すると、凹凸部はベース面BSとベース面BSから突出した凸部PRからなる。ベース面BSは、第1絶縁基板の一面と平行である。凸部PRは、規則的に配列されてもよい。
図8A乃至図8Cでは、凸部PRが平面上でハニカム(蜂の巣状)形状を有することを示したが、凸部PRの形状はこれに限定されない。凸部PRは、平面上で多様な形状、例えば円、楕円、多角形などの形状を有してもよい。
凸部PRは、平面上で互いに異なる方向で見た際、同一な幅を有してもよく、または互いに異なる幅を有してもよい。各凸部PRが一方向に一程幅を有して連続して配置される際、各凸部PRが有する幅をピッチ(pitch)とすると、各ピッチは約10μm以上で形成されされてもよい。凸部PRが10μm以下、例えば4μm乃至6μm程度のピッチを有する場合、反射画素電極REの反射輝度が充分ではない。反射輝度は、一般的にピッチが大きくなるほど大きい値を有する。
図8B及び図8Cを参照すると、凸部PRは平面上で互いに異なる方向で見た際、互いに異なる幅を有する。第1絶縁基板と平行な何れか一つの方向を第1方向D1、第1方向D1でのピッチを第1ピッチP1とし、第1方向D1と垂直な方向を第2方向D2、第2方向D2でのピッチを第2ピッチP2とすると、第1ピッチP1と第2ピッチP2とは互いに異なる値を有する。第1絶縁基板が長方形であり、第1方向D1が長方形の長辺に平行である場合、第1ピッチP1は、第2ピッチP2の1.1倍以上の値を有してもよい。第1ピッチP1と第2ピッチP2との差は、反透過液晶表示装置の第1方向と第2方向との視認性の差を補償するためのものである。
凸部PRの表面とベース面BSとが互いに接する部分で形成する角度を接触角θとすると、接触角θは10°以上40°以下の値を有する。接触角θが10°以下である場合、液晶表示パネルと太陽のような外部光源とが形成する角度によって反射画素電極TEの反射輝度の差が激しくなる。接触角θが40°以上である場合は、凸部PRの製造が難しい。
図9Aは、ある一方向に10μm、15μm、及び20μmでピッチを形成した場合の、太陽の高度による反射画素電極REの反射輝度を示したグラフである。図9Bは、照度80000ルクスを基準とし、太陽の高度及び凸部PRの接触角θによる反射画素電極REの反射輝度を示したグラフである。図9Bに示すグラフP、グラフQ、グラフR、及びグラフSは、各々、接触角θが10°、11°、12°及び14.5°である場合を示している。
図9Bを参照すると、接触角θが小さくなると、一般的に太陽高度の増加に応じて反射輝度の減少量が大きくなる。したがって、接触角θは10°以上であることが望ましく、太陽の高度と関係なく相対的に均一である反射輝度を現わすように14°以上であることがより望ましい。
図10は、図8AのB-B'線に沿って切った断面図であり、本発明のまた他の実施形態による凸部PRを示した図である。
図10を参照すると、平面上で見た際、各凸部PRの最高点が各凸部PRの中心と一致しない。この場合、第1絶縁基板面に垂直した面で切った際の断面が中心を基準として非対称である。
各凸部PRのピッチが最大値になるように、前記第1絶縁基板面に垂直した面で中心を含む平面に切った際、断面は、ベース面BS上の各凸部PRの最高点に対応する点から各凸部PRの一端までの距離をd1、ベース面BS上の各凸部PRの最高点に対応する点から各凸部PRの他端までの距離をd2とすると、d1とd2とは互いに異なる値を有する。
凸部PRが中心を基準として非対称となるので、外部光源の位置に応じて非対称的な反射が可能である。したがって、凸部の非対称面を外部光源の位置に対応させると、反射輝度を最大化することができる。
図11は、凸部PRのピッチを10μm、15μm、及び20μmで形成した場合の、太陽高度に応じた反射画素電極の反射輝度を示したグラフである。ここで、d2/d1は1.2であり、凸部のゆるやかな傾斜面を光が入射する方向に位置するように配置している。図11を参照すると、凸部PRが対称で形成された図9Aの場合よりも反射輝度が増加した。
上述したように、凸部PRを有する反射画素電極REは、外部光源の高度に応じて、凸部PRの接触角θ、或いは凸部PRの形などを調節することによって高い視認性を提供する。
図12は、本発明の第8実施形態に係る液晶表示装置の一部を示した平面図であり、図13は、図12の液晶表示装置に具備された画素の等価回路図である。本実施形態は、電圧調節部が第1実施形態と異なるように形成され、図1と図12乃至図13とを参照して、第1実施形態と区別される部分のみを抜粋して説明する。説明が省略、または要約された部分は第1実施形態と同様である。第1実施形態と同一の構成要素に対しては、同一の図面番号を付与して説明する。
図12及び図13に示すように、電圧調節部は、透過画素電極TEにソース電極SE3が接続された第3薄膜トランジスタT3を含む。
図12を参照して、第8実施形態に係る液晶表示装置を説明すれば、次の通りである。
本実施形態に係る前記第1絶縁基板101上には、N個のゲートラインGL1、...、GLn、GLn+1、...、GL(n+p)−1、GLn+pと、M個のデータラインDL1、...、DLm、DLm+1、...、DL(m+q)−1、DLm+qとが具備され、画素の各々は、ゲートラインGL1、...、GLn、GLn+1、...、GL(n+p)−1、GLn+pのうちのいずれか1つとデータラインDL1、...、DLm、DLm+1、...、DL(m+q)−1、DLm+qのうちのいずれか1つとを含む。図12では、説明の便宜上、1つのn番目のゲートライン(第nゲートライン、GLn)、n+1番目のゲートライン(第n+1ゲートライン、GLn+1)、及びm番目のデータライン(第mデータライン、DLm)を有する画素部分を示した。ここで、複数の画素の各々は、互いに同一の構造からなる。
第1基板100において、画素は、第nゲートラインGLn、ゲート電極及びストレージラインCSTを含み、第1絶縁基板101上に具備される。
第nゲートラインGLnは、第1絶縁基板101上に一方向に延長されて形成される。第n+1ゲートラインGLn+1は、第nゲートラインGLnと離隔されて平行に形成され、隣接する次の画素にゲート信号を提供する。ゲート電極は、第nゲートラインGLnまたは第n+1ゲートラインGLn+1から延長されるか、あるいは、第nゲートラインGLnまたは第n+1ゲートラインGLn+1の一部領域上に形成される。ストレージラインCSTは、第nゲートラインGLnと第n+1ゲートラインGLn+1との間に第nゲートラインGLnと第n+1ゲートラインGLn+1と離隔されて実質的に平行に形成され、一領域から分枝して、前記一方向とは異なる方向に延長されてもよい。ストレージラインCSTは、透過領域TAと反射領域RAとの一部領域上に形成される。
第nゲートラインGLnなどが形成された第1絶縁基板101上には、第mデータラインDLmと、第1ソース電極SE1と、第1ドレイン電極DE1と、第2ソース電極SE2と、第2ドレイン電極DE2と、第3ソース電極SE3と、第3ドレイン電極DE3と、電荷分配電極CDEとが具備される。
第mデータラインDLmは、絶縁層110を挟んで、第nゲートラインGLn及び第n+1ゲートラインGLn+1と交差して、前記一方向とは異なる方向に延長されて形成される。第1ソース電極SE1及び第2ソース電極SE2は、一部領域が第nゲートラインGLnとオーバーラップするように、第mデータラインDLmから分枝されて形成される。第1ドレイン電極DE1と第2ドレイン電極DE2とは、各々第1ソース電極SE1及び第2ソース電極SE2と離隔されて、一部領域が第nゲートラインGLnとオーバーラップするように形成される。第3ソース電極SE3は、一部領域が第n+1ゲートラインGLn+1とオーバーラップされ、後述する反射画素電極REと接続されるように形成される。第3ドレイン電極DE3は、第3ソース電極SE3と離隔されて、一部領域が第n+1ゲートラインGLn+1とオーバーラップするように形成される。電荷分配電極CDEは、透過領域TAのストレージラインCSTとオーバーラップして形成される。
第1乃至第3ソース電極SE1、SE2、SE3と前記第1乃至第3ドレイン電極DE1、DE2、DE3上には、保護層120を挟んで透過画素電極TEと反射画素電極REとが具備される。透過画素電極TEは、透過領域TAに形成され、保護層120に形成されたコンタクトホールを通じて第1ドレイン電極DE1に接続される。反射画素電極REは、反射領域RAに形成され、保護層120に形成されたコンタクトホールを通じて第2ドレイン電極DE2と第3ソース電極SE3とに各々接続される。上述のような構造において、第nゲートラインGLnの一部領域、第1ソース電極SE1、及び第1ドレイン電極DE1は第1薄膜トランジスタT1を構成し、第nゲートラインGLnの一部領域、第2ソース電極SE2、及び第2ドレイン電極DE2は第2薄膜トランジスタT2を構成し、第n+1ゲートラインGLn+1の一部領域、第3ソース電極SE3、及び第3ドレイン電極DE3は第3薄膜トランジスタT3を構成する。第3薄膜トランジスタT3は、第3薄膜トランジスタT3のドレイン電極DE3に接続された電荷分配電極CDE及びストレージラインCSTと共に電圧調節部を構成する。
上述の構造を有する液晶表示装置において、第nゲートラインGLnにゲート信号が印加されると、第1及び第2薄膜トランジスタT1、T2がオンされる。したがって、第mデータラインDLmに印加されたデータ信号は、第1及び第2薄膜トランジスタT1、T2を通過して第1及び第2液晶キャパシタT−Clc、R−Clcの透過画素電極TE及び反射画素電極REに印加される。ここで、第1及び第2液晶キャパシタT−Clc、R−Clcの透過画素電極TE及び反射画素電極REに印加される信号が同一であるので、第1及び第2液晶キャパシタT−Clc、R−Clcには同じ電圧レベルの第1画素電圧と第2画素電圧とが各々充電される。
第3薄膜トランジスタT3は、透過画素電極TE及び反射画素電極REに各々充電された第1及び第2画素電圧の電圧レベルを調節する。第3薄膜トランジスタT3は、第nゲートラインGLn+1に接続された第3ゲート電極、反射画素電極REに接続された第3ソース電極SE3、及びダウンキャパシタCdownとアップキャパシタCupとに接続された第3ドレイン電極DE3を具備する。
ダウンキャパシタCdownは、ストレージラインCST、ストレージラインCSTと部分的にオーバーラップされ、第3ドレイン電極DE3に接続された電荷分配電極CDE、及び電荷分配電極CDEとストレージラインCSTとの間に介在された絶縁層110によって定義される。アップキャパシタCupは、透過画素電極TE、透過画素電極TEと部分的にオーバーラップされる電荷分配電極CDE、及び電荷分配電極CDEと透過画素電極TEとの間に介在された保護層120によって定義される。
第3薄膜トランジスタT3は、第nゲートラインGLnに印加されたゲート信号の後に第n+1ゲートラインGLn+1に印加されたゲート信号に応答してオンされ、電圧調節信号を出力する。したがって、第3薄膜トランジスタT3によって、反射画素電極REと電荷分配電極CDEとが電気的に接続される。したがって、第1液晶キャパシタT−Clcに充電された第1画素電圧の電圧レベルと第2液晶キャパシタR−Clcに充電された第2画素電圧の電圧レベルとがアップキャパシタCupと及びダウンキャパシタCdownによって調節される。具体的に、アップキャパシタCupとダウンキャパシタCdownとによって、第1画素電圧はレベルアップされ、第2画素電圧はレベルダウンされる。この際、第1画素電圧のレベルアップの大きさと第2画素電圧のレベルダウンの大きさとは、アップキャパシタCup及びダウンキャパシタC−downのキャパシタンス値によって変化する。
図14は、本発明の第9実施形態に係る液晶表示装置の一部を示した平面図である。第9実施形態は、透過画素電極と反射画素電極とに互いに異なる電圧が印加されるように、透過画素電極と反射画素電極とに各々互いに異なるデータ信号が提供される。また、第9実施形態は、第1基板と第2基板との間の液晶層を複数個の領域に分割して駆動する。
以下、図1と図14とを参照して、第1実施形態と区別される部分のみを抜粋して説明する。説明が省略、または要約された部分は第1実施形態と同様である。第1実施形態と同一、または類似の構成要素に対しては同一、または類似の図面番号を付与して説明する。
第1基板100は、各々反射領域RAと透過領域TAとを有する複数の画素が形成された第1絶縁基板101を含む。第1絶縁基板101上には、N個のゲートラインGL1、...、GLn、GLn+1、...、GL(n+p)−1、GLn+p、M個のデータラインDL1、...、DLm、DLm+1、...、DL(m+q)−1、DLm+q、及びM個のデータラインDL1、...、DLm、DLm+1、...、DL(m+q)−1、DLm+qの各々に離隔されて、平行に形成されたM個の補助データラインDL1'、...、DLm'、DLm+1'、...、DL(m+q)−1’、DLm+q’が具備される。画素の各々は、ゲートラインGL1、...、GLn、GLn+1、...、GL(n+p)−1、GLn+pのうちのいずれか1つ、データラインDL1、...、DLm、DLm+1、...、DL(m+q)−1、DLm+qのうちのいずれか1つ、及び補助データラインDL1'、...、DLm'、DLm+1'、...、DL(m+q)−1’、DLm+q’のうちのいずれか1つを含む。図14及び図15では説明の便宜のために、1つのn番目のゲートライン(第nゲートライン、GLn)、m番目のデータライン(第mデータライン、DLm)、及びm番目の補助データライン(第m補助データライン、DLm')を有する画素を示した。ここで、複数の画素の各々は、互いに同一の構造からなる。
第nゲートラインGLnは、第1絶縁基板101上に一方向に延長されて形成される。第nゲートラインGLnが形成された第1絶縁基板101上には第mデータラインDLmと、第m補助データラインDLm'と、第1ソース電極SE1と、第1ドレイン電極DE1と、第2ソース電極SE2と、第2ドレイン電極DE2と、ストレージラインCSTとが具備される。
第mデータラインDLm及び第m補助データラインDLm'は、絶縁層110を挟んで第nゲートラインGLnと交差して、前記一方向とは異なる方向に延長されて形成される。
第1ソース電極SE及び第2ソース電極SEは、一部領域が第nゲートラインGLnとオーバーラップするように、第mデータラインDLmと第m補助データラインDLm'とから各々分枝されて形成される。第1ドレイン電極DE1と第2ドレイン電極DE2とは、各々第1ソース電極SE1及び第2ソース電極SE2と離隔されて、一部領域が第nゲートラインGLnとオーバーラップするように形成される。
ソース電極SE1、SE2及びドレイン電極DE1、DE2上には、保護層120を挟んで透過画素電極TEと反射画素電極REとが具備される。透過画素電極TEは、透過領域TAに透明導電物質で形成され、保護層120に形成されたコンタクトホールを通じて第1ドレイン電極DE1に接続される。反射画素電極REは、反射領域RAに不透明導電物質を含んで形成され、保護層120に形成されたコンタクトホールを通じて第2ドレイン電極DE2に接続される。
反射画素電極REは、高い反射効率を有するように、その表面に凹凸部が形成されてもよい。凹凸部は、反射画素電極RE自体に形成されてもよく、または反射画素電極RE下部の保護層120をパターニングして形成されてもよい。
第2基板200は、第2絶縁基板201を含み、第2絶縁基板201上には透明有機膜220、遮光層211、カラーフィルタ層210、及び共通電極CEが具備される。
第2基板200は、第2絶縁基板201を含み、第2絶縁基板201上には透明有機膜220、遮光層211、カラーフィルタ層210、及び共通電極CEが具備される。
透明画素電極TE、反射画素電極RE及び共通電極CEのうちの少なくともいずれか1つには、液晶層300を複数のドメインに区分する少なくとも1つ以上の分割パターンが形成される。複数のドメインは、面積が互いに同一になるように区分されてもよく、互いに異なる面積になるように区分されてもよい。分割パターンは、液晶層300の方向づけを制御するように、スリット部S1、S2の形状で具備される。本実施形態では、透明画素電極TEと共通画素電極CEとにスリット部S1、S2が形成されていることを示すが、これに限定されず、反射画素電極REにも形成されてもよく、分割パターンの形状も突起やホールの形状で具備されてもよい。
上述のような構造において、第nゲートラインGLnの一部領域、第1ソース電極SE1、及び第1ドレイン電極DE1は第1薄膜トランジスタT1を構成し、第nゲートラインGLnの一部領域、第2ソース電極SE2、及び第2ドレイン電極DE2は第2薄膜トランジスタT2を構成する。
図14を参照すると、第nゲートラインGLnにゲート信号が印加されると、ゲート信号に応答し、第1及び第2薄膜トランジスタT1、T2がオンされて、第1データ信号と第2データ信号とを各々出力する。したがって、第mデータラインDLmに印加された第1データ信号は、第1薄膜トランジスタT1を通過して、透過画素電極TEに印加されて充電され、第m補助データラインDLm'に印加された第2データ信号は、第2薄膜トランジスタT2を通過して、反射画素電極REに印加されて充電される。ここで、第mデータラインDLmと第m補助データラインDLm'とは互いに異なるデータ信号を印加することができるので、互いに異なる電圧レベルの第1画素電圧と第2画素電圧とを透過画素電極TE及び反射画素電極REに印加することができる。
このように、透過画素電極TEと反射画素電極REとに互いに異なる電圧を印加することができるので、透過領域TAと反射領域RAとに対応する液晶層300に含まれた液晶分子の配向角度を互いに異なるように調節することができる。その結果、透過画素電極TEと反射画素電極REとに対応する液晶層300を通る光の位相遅延値を同一に調節することができ、単一セルギャップでも透過領域TAと反射領域RAとにおける階調を一致させることができる。また、透過画素電極TEと反射画素電極REとに複数個のドメインを形成するための分割パターンを形成することによって、液晶層300を複数個のドメインに分割して駆動することができるので、側面視認性が向上し、広視野角を実現することができる。
図15は、本発明の第10実施形態に係る液晶表示装置の一部を示した平面図である。第10実施形態では、透過画素電極と反射画素電極とに互いに異なる電圧が印加されるように、透過画素電極と反射画素電極とに各々互いに異なるデータ信号を提供することによって、単一セルギャップを実現すると共に、透過画素電極を2つの領域に分割し、2つの領域に互いに異なる画素電圧を印加する。また、第10実施形態では、第1基板と第2基板との間の液晶層を複数個の領域に分割して駆動する。
本実施形態では図1と図15とを参照して、これまでの実施形態と区別される部分のみを抜粋して説明する。説明が省略、または要約された部分は第1実施形態と同様である。実施形態1と同一、または類似の構成要素に対しては同一、または類似の図面番号を付与して説明する。
第1基板100は、各々反射領域RAと透過領域TAとを有する複数の画素が形成された第1絶縁基板101を含む。第1絶縁基板101上には、N個のゲートラインGL1、...、GLn、GLn+1、...、GL(n+p)−1、GLn+p、M個のデータラインDL1、...、DLm、DLm+1、...、DL(m+q)−1、DLm+q、及びM個のデータラインDL1、...、DLm、DLm+1、...、DL(m+q)−1、DLm+qの各々に離隔され、平行に形成されたM個の補助データラインDL1'、...、DLm'、DLm+1'、...、DL(m+q)−1’、DLm+q’が具備される。画素の各々は、ゲートラインGL1、...、GLn、GLn+1、...、GL(n+p)−1、GLn+pのうちのいずれか1つ、データラインDL1、...、DLm、DLm+1、...、DL(m+q)−1、DLm+qのうちのいずれか1つ、及び補助データラインDL1'、...、DLm'、DLm+1'、...、DL(m+q)−1’、DLm+q’のうちのいずれか1つを含む。図15では、説明の便宜のために、1つのn番目のゲートライン(第nゲートライン、GLn)、m番目のデータライン(第mデータライン、DLm)、及びm番目の補助データライン(第m補助データライン、DLm')を有する画素と、前記画素に隣接した次の画素のn+1番目のゲートラインGLn+1を共に示した。ここで、複数の画素の各々は、互いに同一の構造からなる。
第nゲートラインGLnは、第1絶縁基板101上に一方向に延長されて形成される。第nゲートラインGLnなどが形成された第1絶縁基板101上には、第mデータラインDLmと、第m補助データラインDLM'と、第1ソース電極SE1と、第1ドレイン電極DE1と、第1補助ソース電極SE1’と、第1補助ドレイン電極DE1'と、第2補助ソース電極SE1”と、第2補助ドレイン電極DE1”と、第2ソース電極SE2と、第2ドレイン電極DE2と、電荷分配電極CDEとが具備される。
第nゲートラインGLnと第n+1ゲートラインGLn+1との間にはストレージラインCSTが、第nゲートラインGLn及び第n+1ゲートラインGLn+1と離隔されて実質的に平行に形成され、ストレージラインCSTの一領域は分枝されて前記一方向とは異なる方向に延長されてもよい。ストレージラインCSTは、透過領域TAと反射領域RAとの一部領域上に形成されるが、必要に応じて、透過領域TAと前記反射領域RAとに各々形成されてもよい。
第1ソース電極SE1及び第1補助ソース電極SE1’は、一部領域が第nゲートラインGLnとオーバーラップするように、第mデータラインDLmから分枝されて形成される。第2ソース電極SE2は、一部領域が第nゲートラインGLnとオーバーラップするように、第m補助データラインDLm'から分枝されて形成される。
第1ドレイン電極DE1と第1補助ドレイン電極DE1'は、第1ソース電極SE1及び第1補助ソース電極SE1'と離隔されて、一部領域が第nゲートラインGLnとオーバーラップするように形成される。第2ドレイン電極DE2は第2ソース電極SEと離隔されて、一部領域が第nゲートラインGLnとオーバーラップするように形成される。
ソース電極SE1、SE1'、SE2及びドレイン電極DE1、DE1'、DE2上には、保護層120を挟んで透過画素電極TEと反射画素電極REとが具備される。透過画素電極TEは、透過領域TAに透明導電物質で形成され、互いに離隔されて絶縁された第1透過画素電極TE1及び第2透過画素電極TE2からなる。第1透過画素電極TE1は、保護層120に形成されたコンタクトホールを通じて第1ドレイン電極DE1に接続される。第2透過画素電極TE2は、保護層120に形成されたコンタクトホールを通じて第1補助ドレイン電極DE1’に接続される。
第2補助ソース電極SE1”は、コンタクトホールを通じて第2透過画素電極TE2と接続され、一部領域が第n+1ゲートラインGLn+1とオー場ラップするように形成される。第2補助ドレイン電極DE1”は、第2補助ソース電極SE1”と離隔されて、一部領域が第n+1ゲートラインGLn+1とオーバーラップするように形成される。
電荷分配電極CDEは、第2補助ドレイン電極DE1”に接続され、第1透過画素電極TE1及びストレージラインCSTとオーバーラップして形成される。電荷分配電極CDEは、絶縁層100を挟んでストレージラインCSTとともにダウンキャパシタCdownを形成し、さらに、保護層120を挟んで第1透過画素電極TE1とともにアップキャパシタCupを形成する。
第2基板200は、第2絶縁基板201を含み、第2絶縁基板201上には、透明有機膜220、遮光層211、カラーフィルタ層210及び共通電極CEが具備される。
第1及び第2透過画素電極TE1、TE2、反射画素電極RE及び共通電極CEのうちの少なくともいずれか1つには、液晶層300を複数のドメインに区分する少なくとも1つ以上の分割パターンが形成される。ドメインは、面積が互いに同一に区分されてもよく、互いに異なる面積に区分されてもよい。分割パターンは、第1透過画素電極TE1、第2透過画素電極TE2、反射画素電極RE、及び共通電極CEのうちの少なくともいずれか1つに形成され、液晶の方向づけを制御するように、スリット部、突起やホールの形状で具備される。本実施形態では、透過画素電極TEにスリット部が形成されたことを示したが、これに限定されず、反射画素電極RE、または共通電極CEにも形成されてもよく、分割パターンの形状も突起、またはホールの形状でも具備されることができる。
上述のような構造において、第nゲートラインGLnの一部領域、第1ソース電極SE1、及び第1ドレイン電極DE1は、第1薄膜トランジスタT1を構成する。第nゲートラインGLnの一部領域、第1補助ソース電極SE1、及び第1補助ドレイン電極DE1'は、第1補助薄膜トランジスタT1'を構成する。第n+1ゲートラインGLn+1の一部領域、第2補助ソース電極SE1”、及び第2補助ドレイン電極DE1”は、第2補助薄膜トランジスタT1”を構成する。第nゲートラインGLnの一部領域、第2ソース電極SE2、及び第2ドレイン電極DE2は、第2薄膜トランジスタT2を構成する。
図15を参照すると、第nゲートラインGLnにゲート信号が印加されると、ゲート信号に応答し、第1及び第2薄膜トランジスタT1、T2がオンされて、各々第1データ信号と第2データ信号とを出力する。したがって、第mデータラインDLmに印加された第1データ信号は、第1薄膜トランジスタT1を通過して透過画素電極TEに印加されて充電され、第m補助データラインDLm'に印加された第2データ信号は、前記第2薄膜トランジスタT2を通過して反射画素電極REに印加されて充電される。ここで、第mデータラインDLmと第m補助データラインDLm'とは、互いに異なるデータ信号を印加することができるので、互いに異なる電圧レベルの第1画素電圧と第2画素電圧とを透過画素電極TE及び反射画素電極REに印加することができる。
一方、ゲート信号が印加されると、ゲート信号に応答して、第1薄膜トランジスタT1及び第1補助薄膜トランジスタT1'がオンされ、各々第1データ信号と第1補助データ信号とを出力する。したがって、第1データ信号と第1補助データ信号とは、第1透過画素電極TE1及び第2透過画素電極TE2に各々印加されて充電される。ここで、第1透過画素電極TE1及び第2透過画素電極TE2に印加される信号が同一であるので、第1透過画素電極TE1及び第2透過画素電極TE2に対応する第1及び第2液晶キャパシタには同じ電圧レベルの第1透過画素電圧と第2透過画素電圧とが各々充電される。
第2補助薄膜トランジスタT1”は、第nゲートラインGLnに印加されたゲート信号の後に第n+1ゲートラインGLn+1に印加されたゲート信号に応答して、オンされ、電圧調節信号を出力する。したがって、第2補助薄膜トランジスタT1”によって第2透過画素電極TE2と電荷分配電極CDEとが電気的に接続される。したがって、第1液晶キャパシタに充電された第1透過画素電圧と第2液晶キャパシタに充電された第2透過画素電圧の電圧レベルとがアップキャパシタCup及びダウンキャパシタCdownによって調節される。具体的に、アップキャパシタCupとダウンキャパシタCdownとによって、第1透過画素電圧はレベルアップされ、第2透過画素電圧はレベルダウンされる。この際、第1透過画素電圧のレベルアップの大きさと第2透過画素電圧のレベルダウンの大きさとは、アップキャパシタCup及びダウンキャパシタC−downのキャパシタンス値によって変化する。このように、電圧調節部を形成することによって、第1透過画素電極TE1と第2透過画素電極TE2とに互いに異なる電圧が印加することができる。
上述のように、透過画素電極TEを第1及び第2透過画素電極TE1、TE2に分割し、第1及び第2透過画素電極TE1、TE2に互いに異なる画素電圧が印加されるように調節することによって、単一セルギャップを実現することだけではなく、互いに異なる角度で液晶を配向させることができので、側面視認性が高くなった広視野角液晶表示装置を提供することができる。
このように、透過画素電極TEと反射画素電極REとに互いに異なる画素電圧が印加することができるので、透過領域TAと反射領域RAとに対応する液晶層300に含まれた液晶分子の配向角度を互いに異なるように調節することができる。その結果、透過画素電極TEに対応する液晶層を透過する光の位相遅延値と反射画素電極REに対応する液晶層を通る光の位相遅延値とを同一に調節することができ、これによって、単一セルギャップでも透過領域TAと反射領域RAとの階調を一致させることができる。本実施形態では、各画素に別途の補助ゲートラインを形成する代わりに次の画素のゲートラインを利用して、第1実施形態と同一の効果を得ることができる。
Claims (31)
- 各々透過領域と反射領域とを含む複数の画素を含む第1基板と、
前記第1基板に対向する第2基板と、
前記第1基板と前記第2基板との間に形成された液晶層と、
を含み、
前記画素の各々は
第1ゲート信号に応答してデータ信号を出力する第1薄膜トランジスタ及び第2薄膜トランジスタと、
前記透過領域に形成され、前記第1薄膜トランジスタに接続され、前記データ信号が入力され、第1画素電圧が充電される透過画素電極と、
前記反射領域に形成され、前記第2薄膜トランジスタに接続され、前記データ信号が入力され、第2画素電圧が充電される反射画素電極と、
前記第1ゲート信号の後に生成された第2ゲート信号によって前記第1画素電圧及び第2画素電圧を調節する電圧調節部と、を含むことを特徴とする液晶表示装置。 - 前記透過領域のセルギャップは、前記反射領域のセルギャップ以上であることを特徴とする請求項1に記載の液晶表示装置。
- 前記画素の各々は、
前記第1ゲート信号を受信する第1ゲートラインと、
前記第2ゲート信号を受信する第2ゲートラインと、
前記データ信号を受信するデータラインと、をさらに含むことを特徴とする請求項2に記載の液晶表示装置。 - 前記電圧調節部は、
ソース電極が前記第2薄膜トランジスタのドレイン電極と接続され、前記第2ゲート信号に応答して電圧調節信号を出力する第3薄膜トランジスタと、
前記第3薄膜トランジスタのドレイン電極と接続され、前記電圧調節信号が入力されて充電される電荷分配電極と、
前記電荷分配電極とオーバーラップし、前記第1画素電圧及び第2画素電圧を調節する第1キャパシタを形成するストレージラインと、を含むことを特徴とする請求項3に記載の液晶表示装置。 - 前記画素の各々は、
前記第1ゲート信号を受信するゲートラインと、
前記データ信号を受信するデータラインと、を含み、
前記電圧調節部は、隣接する次の画素のゲートラインを通じて前記第2ゲート信号を受信することを特徴とする請求項2に記載の液晶表示装置。 - 前記電圧調節部は、
ソース電極が前記反射画素電極と接続され、前記第2ゲート信号に応答して電圧調節信号を出力する第3薄膜トランジスタと、
前記第3薄膜トランジスタのドレイン電極と接続され、前記電圧調節信号が入力されて充電される電荷分配電極と、
前記電荷分配電極とオーバーラップし、前記第1画素電圧及び前記第2画素電圧を調節する第1キャパシタを形成するストレージラインと、を含むことを特徴とする請求項5に記載の液晶表示装置。 - 前記第2基板は、前記各画素の色を示すカラーフィルタ層と、
前記カラーフィルタ層の一領域の厚さが他の領域の厚さより薄くなるように、前記カラーフィルタ層の一領域に形成された透明有機膜と、を含むことを特徴とする請求項1に記載の液晶表示装置。 - 前記第2基板は、前記各画素の色を示すカラーフィルタ層を含み、
前記カラーフィルタ層は、前記反射領域に対応する領域に形成された1つ以上の貫通ホールを含むことを特徴とする請求項1に記載の液晶表示装置。 - 前記貫通ホールが形成された領域のセルギャップは、前記貫通ホールが形成されていない残りの領域のセルギャップより大きいことを特徴とする請求項8に記載の液晶表示装置。
- 前記第2基板は、前記透過画素電極及び前記反射画素電極とともに電界を形成する共通電極を含み、前記透過画素電極、前記反射画素電極、及び前記共通電極のうち少なくともいずれか1つに形成されて、前記液晶層を複数個のドメインに分ける1つ以上の分割パターンを有することを特徴とする請求項1に記載の液晶表示装置。
- 前記反射画素電極は、凹凸部を有することを特徴とする請求項9に記載の液晶表示装置。
- 前記凹凸部は、前記第1基板の一面に対して平行なベース面と前記ベース面から突出して配置された複数の凸部を含むことを特徴とする請求項11に記載の液晶表示装置。
- 各前記凸部は、第1方向に第1ピッチを有し、前記第1方向と異なる方向である第2方向に第2ピッチを有し、前記第1ピッチと前記第2ピッチとは異なることを特徴とする請求項12に記載の液晶表示装置。
- 前記凸部は、前記ベース面に対して10°以上の接触角を有することを特徴とする請求項13に記載の液晶表示装置。
- 前記凸部の最高点から前記凸部の一側と前記ベース面とが接する部分までの距離は、前記凸部の最高点から前記凸部の他側と前記ベース面とが接する部分までの距離と異なることを特徴とする請求項11に記載の液晶表示装置。
- 前記ドメインの面積は、互いに異なることを特徴とする請求項10に記載の液晶表示装置。
- 前記第1基板及び前記第2基板の外部面に各々形成された第1偏光板及び第2偏光板と、
前記第1基板と前記第1偏光板との間及び前記第2基板と前記第2偏光板との間のうちの少なくともいずれか1つに形成された位相遅延フィルムと、をさらに含むことを特徴とする請求項1に記載の液晶表示装置。 - 前記第1偏光板、前記第2偏光板、及び前記位相遅延フィルムのうちの少なくともいずれか1つは、その表面に形成された防眩部を含むことを特徴とする請求項17に記載の液晶表示装置。
- 各々透過領域と反射領域とを含む複数の画素を含む第1基板を準備し、
前記第1基板に対向する第2基板を準備し、
前記第1基板と前記第2基板との間に液晶層を形成すること、
を含み、
前記第1基板を準備することは、
第1絶縁基板上に第1乃至第3薄膜トランジスタを形成し、
前記透過領域に前記第1薄膜トランジスタに接続された透過画素電極を形成し、
前記反射領域に前記第2薄膜トランジスタに接続された反射画素電極を形成しと、
前記透過画素電極の一部領域とオーバーラップする電圧調節部を形成すること、を含むことを特徴とする液晶表示装置の製造方法。 - 前記透過領域のセルギャップは、前記反射領域のセルギャップ以上に形成されることを特徴とする請求項19に記載の液晶表示装置の製造方法。
- 前記第1乃至第3薄膜トランジスタを形成することは、
前記第1基板上に第1ゲートラインと第2ゲートラインとを形成し、
ゲート絶縁膜を挟んで前記第1及び第2ゲートラインと交差するデータラインを前記第1基板上に形成し、
前記第1ゲートラインと前記データラインとに接続された第1薄膜トランジスタ及び第2薄膜トランジスタ、及び前記第2薄膜トランジスタのドレイン電極と前記第2ゲートラインとに接続された第3薄膜トランジスタを形成すること、を含むことを特徴とする請求項20に記載の液晶表示装置の製造方法。 - 前記電圧調節部を形成することは、
前記第1及び第2ゲートラインと離隔して絶縁されたストレージラインを形成し、
前記第3薄膜トランジスタに接続され、前記ゲート絶縁膜を挟んで前記ストレージラインとオーバーラップする電荷分配電極を形成すること、を含むことを特徴とする請求項21に記載の液晶表示装置の製造方法。 - 前記電荷分配電極は、保護層を挟んで前記透過画素電極にオーバーラップすることを特徴とする請求項22に記載の液晶表示装置の製造方法。
- 前記第2基板を準備することは、
第2絶縁基板上に前記透過画素電極及び前記反射画素電極とともに電界を形成する共通電極を形成し、
前記共通電極に1つ以上の分割パターンを形成すること、を含み、
前記第1基板を準備することは、
前記透過画素電極と前記反射画素電極とのうちの少なくともいずれか1つに1つ以上の分割パターンを形成すること、をさらに含むことを特徴とする請求項22に記載の液晶表示装置の製造方法。 - 前記第1乃至第3薄膜トランジスタを形成することは、
前記第1基板上に第1ゲートラインと第2ゲートラインとを形成し、
ゲート絶縁膜を挟んで前記第1及び第2ゲートラインと交差するデータラインを前記第1基板上に形成し、
前記第1ゲートラインと前記データラインとに接続された第1薄膜トランジスタ及び第2薄膜トランジスタ、及び前記透過画素電極と前記第2ゲートラインとに接続された第3薄膜トランジスタを形成すること、を含むことを特徴とする請求項20に記載の液晶表示装置の製造方法。 - 前記電圧調節部を形成することは、
前記第1及び第2ゲートラインと離隔して絶縁されたストレージラインを形成し、
前記第3薄膜トランジスタに接続され、前記ゲート絶縁膜を挟んで前記ストレージラインとオーバーラップする電荷分配電極を形成すること、を含むことを特徴とする請求項25に記載の液晶表示装置の製造方法。 - 前記電荷分配電極は、保護層を挟んで前記透過画素電極にオーバーラップすることを特徴とする請求項26に記載の液晶表示装置の製造方法。
- 前記第2基板を準備することは、
第2絶縁基板上に前記透過画素電極及び前記反射画素電極とともに電界を形成する共通電極を形成し、
前記共通電極に1つ以上の分割パターンを形成すること、を含み、
前記第1基板を準備することは、
前記透過画素電極と前記反射画素電極とのうちの少なくともいずれか1つに1つ以上の分割パターンを形成すること、をさらに含むことを特徴とする請求項25に記載の液晶表示装置の製造方法。 - 各々透過領域と反射領域とを含む複数の画素を含む第1基板と、
前記第1基板に対向する第2基板と、
前記第1基板と前記第2基板との間に形成された液晶層と、
を含み、
前記画素の各々は、
ゲート信号に応答して第1データ信号を出力する第1薄膜トランジスタと、前記ゲート信号に応答して第2データ信号を出力する第2薄膜トランジスタと、
前記透過領域に形成され、前記第1薄膜トランジスタに接続され、前記第1データ信号が入力され、第1画素電圧が充電される透過画素電極と、
前記反射領域に形成され、前記第2薄膜トランジスタに接続され、前記第2データ信号が入力され、第2画素電圧が充電される反射画素電極と、を含み、
前記第2基板は、
前記透過画素電極及び前記反射画素電極とともに電界を形成する共通電極を含み、
前記透過画素電極、前記反射画素電極、及び前記共通電極のうちの少なくともいずれか1つに形成され、前記液晶層を複数個のドメインに分ける1つ以上の分割パターンを有することを特徴とする液晶表示装置。 - 前記透過領域のセルギャップは、前記反射領域のセルギャップ以上であることを特徴とする請求項29に記載の液晶表示装置。
- 前記ゲート信号に応答して第1補助データ信号を出力する第1補助薄膜トランジスタと、
前記第1補助薄膜トランジスタと接続された電圧調節部と、をさらに含み、
前記透過画素電極は、前記第1薄膜トランジスタのドレイン電極に接続され、第1透過画素電圧が充電される第1透過画素電極と、
前記第1透過画素電極に離隔して形成され、前記第1補助薄膜トランジスタに接続され、第2透過画素電圧が充電される第2透過画素電極と、を含み、
前記電圧調節部は、前記ゲート信号の後に生成された隣接する次の画素に対するゲート信号によって前記第1透過画素電圧及び前記第2透過画素電圧を調節することを特徴とする請求項30に記載の液晶表示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20090059233 | 2009-06-30 | ||
KR1020100028236A KR20110001862A (ko) | 2009-06-30 | 2010-03-30 | 액정 표시 장치 및 이의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011013677A true JP2011013677A (ja) | 2011-01-20 |
Family
ID=42555558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010148044A Pending JP2011013677A (ja) | 2009-06-30 | 2010-06-29 | 液晶表示装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP2275858A1 (ja) |
JP (1) | JP2011013677A (ja) |
CN (1) | CN101937156A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014066769A (ja) * | 2012-09-24 | 2014-04-17 | Stanley Electric Co Ltd | 液晶表示装置 |
KR101858554B1 (ko) | 2011-06-10 | 2018-05-17 | 엘지디스플레이 주식회사 | 경량 박형의 액정표시장치의 제조 방법 |
US10409112B2 (en) | 2016-02-17 | 2019-09-10 | Japan Display Inc. | Liquid crystal display device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN204101858U (zh) * | 2014-10-22 | 2015-01-14 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN110412807B (zh) * | 2015-04-02 | 2022-06-21 | 群创光电股份有限公司 | 显示设备 |
CN105572994A (zh) * | 2016-01-27 | 2016-05-11 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示屏及终端设备 |
KR102511886B1 (ko) * | 2016-07-04 | 2023-03-21 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
CN110109289A (zh) * | 2019-05-06 | 2019-08-09 | 深圳市华星光电技术有限公司 | 半透半反式液晶显示面板及半透半反式液晶显示装置 |
CN111968558B (zh) * | 2019-05-20 | 2023-10-24 | 立景光电股份有限公司 | 硅基液晶显示装置与其像素电压计算方法 |
CN111929944A (zh) * | 2020-09-02 | 2020-11-13 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板、显示模组 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100829735B1 (ko) * | 2001-12-15 | 2008-05-15 | 삼성에스디아이 주식회사 | 칼라 액정 표시장치 |
US7206048B2 (en) * | 2003-08-13 | 2007-04-17 | Samsung Electronics Co., Ltd. | Liquid crystal display and panel therefor |
US7768604B2 (en) * | 2005-09-20 | 2010-08-03 | Au Optronics Corporation | Transflective liquid crystal display with partially shifted reflectivity curve |
KR101398330B1 (ko) * | 2007-08-31 | 2014-05-26 | 엘지디스플레이 주식회사 | 반투과형 액정 표시장치 및 그 제조 방법 |
-
2010
- 2010-03-31 EP EP10003500A patent/EP2275858A1/en not_active Withdrawn
- 2010-06-29 JP JP2010148044A patent/JP2011013677A/ja active Pending
- 2010-06-30 CN CN2010102222037A patent/CN101937156A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101858554B1 (ko) | 2011-06-10 | 2018-05-17 | 엘지디스플레이 주식회사 | 경량 박형의 액정표시장치의 제조 방법 |
JP2014066769A (ja) * | 2012-09-24 | 2014-04-17 | Stanley Electric Co Ltd | 液晶表示装置 |
US10409112B2 (en) | 2016-02-17 | 2019-09-10 | Japan Display Inc. | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
EP2275858A1 (en) | 2011-01-19 |
CN101937156A (zh) | 2011-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011013677A (ja) | 液晶表示装置及びその製造方法 | |
KR100562599B1 (ko) | 액정 표시 장치 및 전자 기기 | |
KR20110001862A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
TWI224699B (en) | Liquid crystal display and electronic device | |
US7576818B2 (en) | Liquid crystal display device and electronic apparatus | |
CN100412631C (zh) | 液晶装置及电子设备 | |
CN101276087B (zh) | 液晶显示装置 | |
WO2009139207A1 (ja) | 液晶表示装置 | |
US20220179256A1 (en) | Display device | |
JP3900141B2 (ja) | 液晶表示装置および電子機器 | |
JP2004279566A (ja) | 液晶表示装置および電子機器 | |
KR100860200B1 (ko) | 액정 장치 및 전자기기 | |
JP5032157B2 (ja) | 液晶表示装置 | |
KR101016525B1 (ko) | 수평전계방식 액정표시소자 | |
US8300193B2 (en) | Liquid crystal display panel and pixel | |
JP2004198919A (ja) | 液晶表示装置および電子機器 | |
WO2010038507A1 (ja) | 液晶表示装置 | |
WO2010021179A1 (ja) | 液晶表示装置 | |
JP2009075421A (ja) | 液晶装置、及び電子機器 | |
US8018539B2 (en) | Pixel circuit structure | |
CN114721196A (zh) | 显示面板及其驱动方法、显示装置 | |
JPWO2008152835A1 (ja) | 液晶表示パネルおよび液晶表示装置 | |
KR100522027B1 (ko) | 반투과형 액정표시장치 | |
WO2014034786A1 (ja) | アクティブマトリクス基板および液晶表示装置 | |
CN100535728C (zh) | 半穿透半反射型液晶显示面板 |