KR20110001862A

KR20110001862A - 액정 표시 장치 및 이의 제조 방법

Info

Publication number: KR20110001862A
Application number: KR1020100028236A
Authority: KR
Inventors: 정연학; 염주석; 오근찬; 엄윤성; 이희환; 류규완; 유재진; 박명재
Original assignee: 삼성전자주식회사
Priority date: 2009-06-30
Filing date: 2010-03-30
Publication date: 2011-01-06
Also published as: US8451407B2; US20100328564A1

Abstract

액정 표시 장치는 각각 투과 영역과 반사 영역을 포함하는 복수의 화소를 포함하는 제1 기판, 상기 제1 기판에 대향하는 제2 기판, 그리고 상기 제1 기판과 제2 기판 사이에 형성된 액정층을 포함한다. 상기 화소 각각은 제1 박막트랜지스터, 제2 박막트랜지스터, 제1 화소 전압이 충전되는 투과 화소 전극, 제2 화소 전압이 충전되는 반사 화소 전극, 그리고 상기 제1 화소 전압 및 제2 화소 전압을 조절하는 전압조절부를 포함한다. 투과 화소 전극과 반사 화소 전극의 전압을 조절함으로써 단일 셀 갭의 구현이 가능하며 이에 따라 표시품질이 향상된다.

Description

액정 표시 장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY AND FABRICATION METHOD OF THE SAME}

본 발명은 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 단일 셀 갭(single cell gap)을 갖는 반사투과형 액정 표시 장치 및 이의 제조 방법에 관한 것이다.

액정 표시 장치는 투명한 두 기판 사이에 액정층이 형성된 표시 장치로서, 상기 액정층을 구동하여 화소별로 광투과율을 조절하여 원하는 화상을 표시한다.

액정 표시 장치는 일반적으로 백라이트를 광원으로 이용하여 화상을 표시하는 투과형 액정 표시 장치와 백라이트의 사용없이 자연광을 광원으로 이용하여 화상을 표시하는 반사형 액정 표시 장치로 구분된다.

그런데, 상기 투과형 액정 표시 장치는 백라이트를 사용하므로 소비전력이 높고, 상기 반사형 액정 표시 장치는 주변광이 없는 경우에 화상의 표시가 불가능하다.

이에, 액정 표시 장치 내에 반사 영역과 투과 영역을 갖는 반사투과형 액정 표시 장치가 제안되었다. 상기 반사투과형 액정 표시 장치는 주변 환경에 따라 반사형 및 투과형의 양용이 가능하기 때문에 상대적으로 전력의 소비가 낮고 어두운 주변환경에서도 사용이 가능하다.

그러나, 상기 반사투과형 액정 표시 장치가 단일 셀 갭 구조를 갖는 경우, 상기 반사 영역과 상기 투과 영역에서의 광 경로의 차이로 인한 위상 지연차에 의해 두 영역에서의 계조 차이가 발생하여 표시 품질이 저하된다. 또한, 상기 반사투과형 액정 표시 장치가 투과영역의 셀갭이 반사영역의 셀갭 보다 2배 정도 큰 듀얼 셀 갭 구조를 갖는 경우,두 영역에서의 단차로 인해 액정 방향자의 제어가 어려울 뿐만 아니라 제조 공정상의 단차로 인한 패터닝 불량 발생한다. 그 결과 표시 품질 및 생산성이 저하된다.

따라서, 본 발명의 목적은 단일 셀 갭 구조를 가지면서도 표시 품질이 향상된 반사투과형 액정 표시 장치를 제공하는 데 있다.

본 발명의 다른 목적은 상기한 반사투과형 액정 표시 장치의 제조 방법을 제공하는 것이다.

본 발명의 목적을 달성하기 위한 액정 표시 장치는 각각 투과 영역과 반사 영역을 포함하는 복수의 화소를 포함하는 제1 기판과, 상기 제1 기판에 대향하는 제2 기판과, 그리고 상기 제1 기판과 제2 기판 사이에 형성된 액정층을 포함한다.

상기 화소들 각각은 제1 및 제2 박막트랜지스터와, 투과 화소 전극과, 반사 화소 전극과, 그리고 전압조절부를 포함한다. 상기 제1 및 제2 박막트랜지스터는 제1 게이트 신호에 응답하여 데이터 신호를 출력한다. 상기 투과 화소 전극은 상기 투과 영역에 형성되며, 상기 제1 박막트랜지스터에 연결되어 상기 데이터 신호를 입력받아 제1 화소 전압이 충전된다. 상기 반사 화소 전극은 상기 반사 영역에 형성되며, 상기 제2 박막트랜지스터에 연결되어 상기 데이터 신호를 입력받아 제2 화소 전압이 충전된다. 상기 전압조절부는 상기 제1 게이트 신호 이후 발생된 제2 게이트 신호에 따라 상기 제1 및 제2 화소 전압을 조절한다.

여기서, 상기 투과 영역의 셀 갭은 상기 반사 영역의 셀 갭과 동일하거나 크다.

본 발명의 일 실시예에 있어서, 상기 화소들 각각은 상기 제1 게이트 신호를 수신하는 제1 게이트 라인과, 상기 제2 게이트 신호를 수신하는 제2 게이트 라인과, 그리고 상기 데이터 신호를 수신하는 데이터 라인을 더 포함한다.

상기 전압조절부는 제3 박막트랜지스터와, 전하 분배 전극과, 그리고 스토리지 라인을 포함한다. 상기 제3 박막트랜지스터는 소스 전극이 상기 제2 박막트랜지스터의 드레인 전극과 연결되고 상기 제2 게이트 신호에 응답하여 전압조절 신호를 출력한다. 상기 전하 분배 전극은 상기 제3 박막트랜지스터의 드레인 전극과 연결되어 상기 전압조절신호를 입력받아 충전된다.

본 발명의 다른 실시예에 있어서, 상기 화소들 각각은 상기 제1 게이트 신호를 수신하는 게이트 라인과, 상기 데이터 신호를 수신하는 데이터 라인을 포함하며, 상기 전압조절부는 다음 화소의 게이트 라인을 통해 상기 제2 게이트 신호를 수신한다. 여기서, 상기 전압조절부는 제3 박막트랜지스터와, 전하 분배 전극과, 그리고 스토리지 라인을 포함한다. 상기 제3 박막트랜지스터는 소스 전극이 상기 반사 화소 전극과 연결되며, 상기 제2 게이트 신호에 응답하여 전압조절 신호를 출력한다. 상기 전하 분배 전극은 상기 제3 박막트랜지스터의 드레인 전극과 연결되어 상기 전압조절신호를 입력받아 충전된다.

본 발명의 일 실시예에 따르면, 상기 제2 기판은 상기 각 화소의 색을 나타내는 컬러필터층과, 상기 컬러필터층의 일 영역의 두께가 다른 영역의 두께보다 작은 값을 가지도록 상기 컬러필터층의 일 영역에 형성된 투명 유기막을 포함할 수 있다.

본 발명의 또 다른 실시예에 따르면, 상기 투명 유기막 대신, 상기 컬러필터층의 반사 영역에 대응하는 영역에 1개 이상의 관통홀이 형성될 수 있다. 상기 관통홀이 형성된 영역의 셀 갭은 나머지 영역의 셀 갭보다 크게 형성될 수 있다.

본 발명의 또 다른 실시예에 따르면, 상기 제2 기판은 상기 투과 화소 전극 및 상기 반사 화소 전극과 함께 전계를 형성하는 공통 전극을 포함하며, 상기 투과 화소 전극과, 상기 반사 화소 전극 및 공통 전극 중 적어도 어느 하나에 상기 액정층을 복수 개의 도메인으로 나누는 1개 이상의 분할 패턴을 갖는다. 여기서, 상기 반사 화소 전극은 요철부를 갖는다. 상기 도메인의 면적은 서로 다를 수 있다.

본 발명의 또 다른 실시예에 따르면, 상기 제1 기판 및 상기 제2 기판의 외부면에 각각 형성된 제1 내지 제2 편광판 및 상기 제1 기판과 상기 제1 편광판의 사이 및 상기 제2 기판과 상기 제2 편광판의 사이 중 적어도 하나에 형성된 위상 지연 필름을 더 포함할 수 있다. 상기 제1 편광판, 상기 제2 편광판, 또는 상기 위상 지연 필름 중 적어도 하나에는 그 표면에 눈부심방지(anti-glare)부가 형성된다. 상기 눈부심방지부는 비전도성 또는 전도성 미세 입자들이 불규칙적으로 산포되어 광 산란도를 향상시킨다.

상기한 액정 표시 장치를 제조하는 방법은 각각 투과 영역과 반사 영역을 포함하는 복수의 화소를 포함하는 제1 기판을 준비하는 단계, 상기 제1 기판에 대향하는 제2 기판을 준비하는 단계 및 상기 제1 기판과 제2 기판 사이에 액정층을 형성하는 단계를 포함한다.

상기 제1 기판은 제1 절연 기판 상에 제1 내지 제3 박막트랜지스터를 형성하는 단계, 상기 투과 영역에 상기 제1 박막트랜지스터에 연결된 투과 화소 전극을 형성하는 단계, 상기 반사 영역에 상기 제2 박막트랜지스터에 연결된 반사 화소 전극을 형성하는 단계 및 상기 투과 화소 전극의 일부 영역과 중첩하는 전압조절부를 형성하는 단계를 포함하여 준비한다. 이때, 상기 투과 영역의 셀 갭과 상기 반사 영역의 샐 갭을 동일하거나 크게 형성한다.

상기 제1 내지 제3 박막트랜지스터를 형성하는 단계는 상기 제1 기판 상에 제1 게이트 라인과 제2 게이트라인을 형성하는 단계, 상기 제1 기판 상에 상기 제1 및 제2 게이트 라인과 게이트 절연막을 사이에 두고 교차하는 데이터 라인을 형성하는 단계, 상기 제1 게이트 라인과 상기 데이터 라인과 연결된 제1 박막트랜지스터 및 제2 박막트랜지스터, 상기 제2 박막트랜지스터의 드레인 전극과 상기 제2 게이트 라인과 연결된 제3 박막트랜지스터를 형성하는 단계를 포함하거나, 상기 제1 기판 상에 제1 게이트 라인과 제2 게이트 라인을 형성하는 단계, 상기 제1 기판 상에 상기 제1 및 제2 게이트 라인과 게이트 절연막을 사이에 두고 교차하는 데이터 라인을 형성하는 단계, 상기 제1 게이트 라인과 상기 데이터 라인과 연결된 제1 박막트랜지스터 및 제2 박막트랜지스터, 상기 투과 화소 전극과 상기 제2 게이트 라인과 연결된 제3 박막트랜지스터를 형성하는 단계를 포함한다.

상기 전압 조절부를 형성하는 단계는 상기 제1 및 제2 게이트 라인과 이격되어 절연된 스토리지 라인을 형성하는 단계 및 상기 제3 박막트랜지스터에 연결되고, 상기 게이트 절연막을 사이에 두고 상기 스토리지 라인과 중첩하는 전하 분배 전극을 형성하는 단계를 포함한다. 이때, 상기 전하 분배 전극은 보호층을 사이에 두고 상기 투과 화소 전극에 중첩한다.

상기 제2 기판을 준비하는 단계는 제2 절연 기판 상에 상기 투과 화소 전극 및 상기 반사 화소 전극과 함께 전계를 형성하는 공통 전극을 형성하는 단계 및 상기 공통 전극에 1 개 이상의 분할 패턴을 형성하는 단계를 포함한다. 여기서, 상기 제1 기판을 준비하는 단계는 상기 투과 화소 전극과, 상기 반사 화소 전극 중 적어도 어느 하나에 1개 이상의 분할 패턴을 형성하는 단계를 더 포함할 수 있다.

본 발명의 또 다른 실시예에 따르면 상기 화소들 각각은 게이트 신호에 응답하여 제1 데이터 신호를 출력하는 제1 박막트랜지스터와 상기 게이트 신호에 응답하여 제2 데이터 신호를 출력하는 제2 박막트랜지스터와, 상기 투과 영역에 형성되며, 상기 제1 박막트랜지스터에 연결되어 상기 제1 데이터 신호를 입력받아 제1 화소 전압이 충전되는 투과 화소 전극 및 상기 반사 영역에 형성되며, 상기 제2 박막트랜지스터에 연결되어 상기 제2 데이터 신호를 입력받아 제2 화소 전압이 충전되는 반사 화소 전극을 포함한다. 상기 제2 기판은 상기 투과 화소 전극 및 상기 반사 화소 전극과 함께 전계를 형성하는 공통 전극을 포함하며, 상기 투과 화소 전극과, 상기 반사 화소 전극 및 공통 전극 중 적어도 어느 하나에 형성되어 상기 액정층을 복수 개의 도메인으로 나누는 1개 이상의 분할 패턴을 갖는다. 여기서, 상기 투과 영역의 셀 갭은 상기 반사 영역의 셀 갭과 동일하거나 크다.

또한, 본 발명의 다른 실시예에 있어서, 상기 게이트 신호에 응답하여 제1 보조 데이터 신호를 출력하며 제1 보조 박막트랜지스터와, 상기 제1 보조 박막트랜지스터와 연결된 전압 조절부를 더 포함할 수 있다. 이 경우, 상기 투과 화소 전극은 상기 제1 박막트랜지스터의 드레인 전극에 연결되어 제1 투과 화소 전압이 충전되는 제1 투과 화소 전극과, 상기 제1 투과 화소 전극에 이격되어 형성되며 상기 제1 보조 박막트랜지스터에 연결되어 제2 투과 화소 전압이 충전되는 제2 투과 화소 전극을 포함하며, 상기 전압 조절부는 상기 게이트 신호 이후 발생된 다음 화소의 게이트 신호에 따라 상기 제1 투과 화소 전압 및 상기 제2 투과 화소 전압을 조절한다.

상술한 바와 같이, 반사 영역과 투과 영역에 해당하는 액정층이 실질적으로 서로 다른 전압으로 구동되어 반사 영역과 투과 영역에서의 위상 지연값을 일치시킬 수 있다. 따라서, 계조 불일치 및 전기광학적 특성 저하를 효과적으로 억제할 수 있고, 그 결과 액정 표시 장치의 표시 품질이 향상된다.

또한, 전체적으로 단일 셀 갭에 해당하므로 듀얼 셀 갭을 위한 별도의 패터닝 공정을 필요로 하지 않으므로 제조 공정이 단순해지고 제조 공정 중 불량이 감소한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 일부를 나타낸 평면도이다.
도 2는 도 1의 액정 표시 장치를 A-A' 선에 따라 자른 단면도이다.
도 3은 도 1의 액정 표시 장치에 구비된 화소의 등가 회로도이다.
도 4는 도 3에 도시된 제n 게이트 라인으로 게이트 신호가 인가될 때 n번째 화소의 등가회로도를 나타낸 것이다.
도 5는 제1 실시예에서 단일 셀 갭을 구현하기 위해 인가 전압에 따른 투과량과 반사량을 조절하는 원리를 도식적으로 나타낸 그래프이다.
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 일부를 나타낸 단면도이다.
도 7a 내지 도 7e는 본 발명의 제3 실시예 내지 제7 실시예에 따른 액정 표시 장치의 일부를 각각 나타낸 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 요철부를 도시한 평면도이다.
도 8b는 도 8a의 B-B'선에 따른 단면도이다.
도 8c는 도 8a의 C-C'선에 따른 단면도이다.
도 9a는 볼록부들의 피치를 달리 형성하였을 때 태양의 고도에 따른 반사 화소 전극의 반사 휘도를 나타낸 그래프이다.
도 9b는 볼록부들의 접촉각을 달리 형성하였을 때의 태양의 고도에 따른 반사 화소 전극의 반사 휘도를 나타낸 그래프이다.
도 10은 본 발명의 또 다른 실시예에 따른 볼록부를 도시한 단면도이다.
도 11은 볼록부들의 피치를 달리 형성하였을 때 태양의 고도에 따른 반사 화소 전극의 반사 휘도를 나타낸 그래프이다.
도 12는 본 발명의 제8 실시예에 따른 액정 표시 장치의 일부를 나타낸 평면도이다.
도 13은 도 12의 액정 표시 장치에 구비된 화소의 등가 회로도이다.
도 14는 본 발명의 제9 실시예에 따른 액정 표시 장치의 일부를 나타낸 평면도이다.
도 15는 본 발명의 제10 실시예에 따른 액정 표시 장치의 일부를 나타낸 평면도이다.

이하, 도면을 참조하여 본 발명의 실시예에 따른 표시 장치를 설명한다.

본 명세서의 실시예들에 대해 참조된 도면은 도시된 형태로 한정하도록 의도된 것이 아니며, 청구항에 의해 정의된 본 발명의 원리 및 범위 내에 있는 모든 변형, 등가물, 및 대안들을 포함하도록 의도된 것이다. 또한, 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 명세서 전체에 걸쳐 유사한 참조 부호는 유사한 구성 요소를 지칭한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 일부를 나타낸 평면도이다. 도 2는 도 1에 표시된 A-A' 선에 따라 자른 액정 표시 장치의 단면도이다.

도 1 및 도 2를 참조하면, 액정 표시 장치는 제1 기판(100), 상기 제1 기판(100)에 대향하는 제2 기판(200) 및 상기 두 기판(100, 200) 사이에 형성된 액정층(300)을 포함한다.

상기 제1 기판(100)은 각각 반사 영역(RA)과 투과 영역(TA)을 가지는 복수의 화소가 형성된 제1 절연 기판(101)을 포함한다. 상기 제1 절연 기판(101) 상에는 N개의 게이트 라인들(GL₁, ..., GL_n, GL_n+1, ..., GL_N)과 상기 N개의 게이트 라인들 각각에 평행하게 형성된 N개의 보조 게이트 라인들(GL₁', ..., GL_n', GL_n+1', ..., GL_N'), M개의 데이터 라인들(DL₁, ..., DL_m, DL_m+1, ..., DL_M)이 구비되며, 상기 화소들 각각은 상기 게이트 라인들(GL₁, ..., GL_n, GL_n+1, ,,, GL_N) 중 하나, 상기 보조 게이트 라인들(GL₁', ..., GL_n', GL_n+1', ..., GL_N') 중 하나 및 상기 데이터 라인들(DL₁, ..., DL_m, DL_m+1, ..., DL_M) 중 하나를 포함한다. 도 1 및 이하 도면에서는 설명의 편의상 하나의 n번째 게이트 라인(제n 게이트 라인, GL_n), n번째 보조 게이트 라인(제n 보조 게이트 라인, GL_n'), 및 m번째 데이터 라인(제m 데이터 라인, DL_m)을 갖는 화소와 m+1번째 데이터 라인(DL_m+1)을 함께 도시하였다. 여기서 복수의 화소 각각은 서로 동일한 구조로 이루어진다.

상기 제1 기판(100)에 있어서, 상기 화소에는 제n 게이트 라인(GL_n), 제n 보조 게이트 라인(GL_n'), 게이트 전극 및 스토리지 라인(CST)이 상기 제1 절연 기판(101) 상에 구비된다.

상기 제1 절연 기판(101)은 유리와 같은 투명한 물질로 이루어진다. 상기 제n 게이트 라인(GL_n)은 상기 제1 절연 기판(101) 위에 일 방향으로 연장되어 형성된다. 상기 제n 보조 게이트 라인(GL_n')은 상기 제n 게이트 라인(GL_n)에 평행하게 이격되어 형성된다. 상기 게이트 전극은 상기 제n 게이트 라인(GL_n)에서 분지되어 연장될 수 있으나 본 실시예에서는 상기 제n 게이트 라인(GL_n)의 일부 영역 상에 형성된다. 상기 스토리지 라인(CST)은 상기 제n 게이트 라인(GL_n) 및 제n 보조 게이트 라인(GL_n')과 이격되어 상기 제n 게이트 라인(GL_n) 및 제n 보조 게이트 라인(GL_n')과 실질적으로 평행하게 형성되며, 도 1에는 도시되지 않았지만, 상기 스토리지 라인(CST)의 일부는 대응하는 화소의 데이터 라인과 중첩하도록 상기 일 방향과 다른 방향으로 연장될 수 있다. 상기 스토리지 라인(CST)은 상기 투과 영역(TA)과 상기 반사 영역(RA)에 각각 형성될 수 있다.

상기 제n 게이트 라인(GL_n) 등이 형성된 제1 절연 기판(101) 상에는 제m 데이터 라인(DL_m), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2), 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3), 그리고 전하 분배 전극(CDE)이 구비된다.

상기 제m 데이터 라인(DL_m)은 상기 제n 게이트 라인(GL_n)과 절연층(110)을 사이에 두고 상기 일 방향과 다른 방향으로 교차하여 연장되어 형성된다. 상기 제1 소스 전극(SE1) 및 상기 제2 소스 전극(SE2)은 일부 영역이 상기 제n 게이트 라인(GL_n)과 중첩하도록 상기 제m 데이터 라인(DL_m)에서 분지되어 형성된다. 상기 제1 드레인 전극(DE1)과 상기 제2 드레인 전극(DE2)은 각각 상기 제1 소스 전극(SE1) 및 상기 제2 소스 전극(SE2)과 이격하여 일부 영역이 상기 제n 게이트 라인(GL_n)과 중첩하도록 형성된다. 상기 제3 소스 전극(SE3)은 일부 영역이 상기 제n 보조 게이트 라인(GL_n')과 중첩하도록 상기 제2 드레인 전극(DE2)에서 분지되어 형성된다. 상기 제3 드레인 전극(DE3)은 상기 제3 소스 전극(SE3)과 이격하여 일부 영역이 상기 제n 보조 게이트 라인(GL_n')과 중첩하도록 형성된다. 상기 전하 분배 전극(CDE)은 상기 투과 영역(TA)의 스토리지 라인(CST)과 중첩하여 형성된다.

상기 제1 내지 제3 소스 전극들(SE1, SE2, SE3)과 드레인 전극들(DE1, DE2, DE3) 상에는 보호층(120)을 사이에 두고 투과 화소 전극(TE)과 반사 화소 전극(RE)이 구비된다. 상기 투과 화소 전극(TE)은 상기 투과 영역(TA)에 투명 도전 물질로 형성되며 상기 보호층(120)에 형성된 콘택홀을 통해 상기 제1 드레인 전극(DE1)에 연결된다. 상기 반사 화소 전극(RE)은 상기 반사 영역(RA)에 불투명 도전 물질을 포함하여 형성되며, 상기 보호층(120)에 형성된 콘택홀을 통해 상기 제2 드레인 전극(DE2)에 연결된다. 상기 반사 화소 전극(RE)은 도시한 바와 같이 불투명 도전 물질층으로만 형성될 수 있다. 또한 도면에는 도시하지 않았으나 상기 반사 화소 전극(RE)은 상기 투과 화소 전극(TE)을 형성하는 투명 도전 물질층 위나 아래에 불투명 도전 물질층을 형성한 후 패터닝하는 방식으로 복층구조로 형성할 수도 있다. 상기 반사 화소 전극(RE)은 높은 반사효율을 갖도록 그 표면에 요철부가 형성될 수 있다. 상기 요철부는 상기 반사 화소 전극(RE) 자체에 형성될 수 있으며, 또는 상기 반사 화소 전극(RE) 하부의 보호층(120)을 패터닝하여 형성될 수 있다. 상기 요철부에 있어서, 상기 요철부의 하나의 요철 패턴의 너비를 피치라고 할 때 상기 피치는 약 4 내지 5μm로 형성될 수 있으며, 가장 오목한 중심부에서 가장 볼록한 중심부까지의 높이는 약 0.5μm 내지 2.5μm로 형성될 수 있다.

상기한 바와 같은 구조에 있어서, 상기 제n 게이트 라인(GL_n)의 일부 영역과 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 박막트랜지스터(T1)를 구성하고, 상기 제n 게이트 라인(GL_n)의 일부 영역과 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 박막트랜지스터(T2)를 구성하며, 상기 제n 보조 게이트 라인(GL_n')의 일부 영역과 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)은 제3 박막트랜지스터(T3)를 구성한다. 상기 제3 박막트랜지스터(T3)는 상기 제3 박막트랜지스터(T3)의 제3 드레인 전극(DE3)에 연결된 전하 분배 전극(CDE) 및 상기 스토리지 라인(CST)과 함께 전압조절부를 구성한다.

상기 제2 기판(200)은 제2 절연 기판(201)을 포함하며, 상기 제2 절연 기판(201) 상에는 투명 유기막(220), 차광층(211), 컬러필터층(210) 및 공통 전극(CE)이 구비된다.

상기 투명 유기막(220)은 상기 제2 절연 기판(201) 상의 일 영역에 소정 두께를 가지도록 형성된다. 상기 차광층(211)은 불필요한 광이 출사되는 것을 막기 위한 것으로, 광을 흡수하는 불투명한 물질로 형성된다. 상기 컬러필터층(210)은 상기 투명 유기막(220)이 형성된 일 영역과 상기 투명 유기막(220)이 형성되지 않은 나머지 영역을 덮도록 형성된다. 상기 투명 유기막(220)과 상기 컬러필터층(210)에 대해서는 후술하기로 한다.

상기 공통 전극(CE)은 상기 컬러필터층(210) 상에 절연층(213)을 사이에 두고 형성되며, 상기 투과 화소 전극(TE) 및 상기 반사 화소 전극(RE)과 함께 전계를 형성함으로써 상기 액정층(300)을 구동한다.

상기 제1 절연 기판(101) 및 제2 절연 기판(201)의 외부면에는 편광축이 서로 수직한 제1 편광판(153) 및 제2 편광판(253)이 각각 구비된다. 상기 제1 절연 기판(101)과 상기 제1 편광판(153) 사이 및 상기 제2 절연 기판(201)과 상기 제2 편광판(253) 사이 중 적어도 한 곳에는 위상 지연 필름이 더 포함될 수 있다. 도 2에서는 상기 제1 및 제2 절연 기판(101, 201)의 외부면 모두에 위상 지연 필름(151, 251)이 구비된 것을 도시하였다. 상기 위상 지연 필름(151, 251)은 필요에 따라 생략될 수도 있는 바, 이는 상기 투과 영역(TA)과 상기 반사 영역(RA)에 인가되는 전압이 서로 다른 값으로 구동되어 위상 지연값에 해당되는 부분을 보상할 수 있기 때문이다.

상기 제1 편광판(153)의 양면, 제2 편광판(153, 253)의 양면 및 위상 지연 필름(151, 251) 양면 중 적어도 어느 한 면에는 무지개 얼룩과 같은 불량을 감소시키기 위한 눈부심 방지부(anti-glare)가 형성될 수 있다. 상기 무지개 얼룩은 상기 반사 화소 전극(RE)에 요철부가 형성된 경우에 자주 나타나는 불량으로서, 상기 요철부에 의해 반사된 광들이 상호 간섭을 일으키기 때문에 발생한다.

상기 눈부심 방지부에는 상기 반사된 광들의 상호 간섭을 감소시키도록 위한 실리카와 같은 비전도성 미세입자 또는 금과 같은 전도성 미세입자들이 불규칙적으로 산포된다. 상기 비전도성 미세입자 또는 전도성 미세입자들의 직경은 약 40μm 이하의 값을 가질 수 있다. 여기서, 상기 눈부심 방지부는 헤이즈(haze) 값이 5% 내지 70%가 되도록 형성될 수 있다. 상기 헤이즈 값은 투과광에 대한 산란광의 백분율로 정의된다.

본 실시예에서, 상기 투과 영역(TA)과 상기 반사 영역(RA)에서의 상기 제1 기판(100)과 상기 제2 기판(200) 사이의 거리는 실질적으로 동일한 거리로 형성된다. 즉, 상기 투과 영역(TA)과 상기 반사 영역(RA)은 단일 셀 갭을 갖는다. 만약 도 2에 도시된 바와 같이, 상기 반사 화소 전극(RE)에 요철부가 형성된 경우, 상기 요철부를 형성하기 위해 패터닝 과정을 거치게 되면 실질적으로 상기 반사 화소 전극(RE)이 형성된 상기 반사 영역(RA)의 셀 갭(d_R)이 상기 투과 화소 전극(TE)이 형성된 상기 투과 영역(TA)의 셀 갭(d_T)보다 크게 형성될 수도 있다. 다만, 이 경우에도 셀 갭 차이는 종래의 듀얼 셀 갭 기술과 비교하여 매우 작기 때문에 실질적으로는 단일 셀 갭에 해당한다.

도 3은 도 1의 액정 표시 장치에 구비된 화소의 등가 회로도이고, 도 4는 도 3에 도시된 제n 게이트 라인(GL_n)으로 게이트 신호가 인가될 때 n번째 화소의 등가회로도를 나타낸 것이다. 도 1 내지 도 4를 참조하여 액정 표시 장치의 구동 방법을 설명하면 다음과 같다.

상기 제1 및 제2 박막트랜지스터(T1, T2)를 갖는 상기 화소에는 제1 내지 제2 액정 커패시터(T-Clc, R-Clc), 제1 및 제2 스토리지 커패시터(T-Cst, R-Cst)가 형성된다.

구체적으로, 상기 제1 박막트랜지스터(T1)는 제n 게이트 라인(GL_n)에 연결된 제1 게이트 전극, 제m 데이터 라인(Dm)에 연결된 제1 소스 전극(SE1) 및 상기 제1 액정 커패시터(T-Clc)에 연결된 제1 드레인 전극(DE1)을 포함한다. 상기 제1 액정 커패시터(T-Clc)는 상기 제1 드레인 전극(DE1)에 연결된 상기 투과 화소 전극(TE), 상기 투과 화소 전극(TE)과 마주하고 공통전압(Vcom)이 인가되는 상기 공통 전극(CE) 및 상기 투과 화소 전극(TE)과 상기 공통 전극(CE)과의 사이에 개재된 액정층(300)에 의해서 정의된다. 상기 제1 스토리지 커패시터(T-Cst)는 상기 투과 화소 전극(TE), 상기 공통 전압(Vcom)이 인가되는 스토리지 라인(CST) 및 상기 투과 화소 전극(TE)과 상기 스토리지 라인(CST)과의 사이에 개재된 절연층(110)과 보호층(120)에 의해서 정의된다.

상기 제2 박막트랜지스터(T2)는 제n 게이트 라인(GL_n)에 연결된 제2 게이트 전극, 제m 데이터 라인(DL_m)에 연결된 제2 소스 전극(SE) 및 상기 제2 액정 커패시터(R-Clc)에 연결된 제2 드레인 전극(DE2)을 포함한다. 상기 제2 액정 커패시터(R-Clc)는 상기 제2 드레인 전극(DE2)에 연결된 상기 반사 화소 전극(RE), 상기 반사 화소 전극(RE)과 마주하고 상기 공통전압(Vcom)이 인가되는 상기 공통 전극(CE) 및 상기 반사 화소 전극(RE)과 상기 공통 전극(CE)과의 사이에 개재된 액정층(300)에 의해서 정의된다. 상기 제2 스토리지 커패시터(R-Cst)는 상기 반사 화소 전극(RE), 상기 공통 전압(Vcom)이 인가되는 상기 스토리지 라인(CST) 및 상기 반사 화소 전극(RE)과 상기 스토리지 라인(CST)과의 사이에 개재된 절연층(110)과 보호층(120)에 의해서 정의된다.

상기 제n 게이트 라인(GL_n)에는 게이트 신호가 인가된다. 상기 제m 데이터 라인(DL_m)에는 데이터 신호가 인가된다. 상기 제n 게이트 라인(GL_n)을 통해 인가되는 상기 게이트 신호에 응답하여 상기 제1 박막트랜지스터(T1)와 상기 제2 박막트랜지스터(T2)가 턴온되면, 상기 데이터 신호는 상기 제1 박막트랜지스터(T1)와 상기 제2 박막트랜지스터(T2)를 통해 상기 투과 화소 전극(TE) 및 상기 반사 화소 전극(RE)으로 출력된다.

도 3 내지 도 4를 참조하면, 상기 제n 게이트 라인(GL_n)에 게이트 신호가 인가되면, 상기 제1 및 제2 박막트랜지스터(T1, T2)가 턴-온된다. 따라서, 상기 제m 데이터 라인(DL_m)으로 인가된 상기 데이터 신호는 상기 제1 및 제2 박막트랜지스터(T1, T2)를 통과하여 상기 제1 및 제2 액정 커패시터(T-Clc, R-Clc)의 상기 투과 화소 전극(TE) 및 상기 반사 화소 전극(RE)으로 인가된다. 여기서, 상기 제1 및 제2 액정 커패시터(T-Clc, R-Clc)의 상기 투과 화소 전극(TE) 및 반사 화소 전극(RE)으로 인가되는 신호가 동일하므로, 상기 제1 및 제2 액정 커패시터(T-Clc, R-Clc)에는 동일한 전압 레벨의 제1 화소 전압과 제2 화소 전압이 각각 충전된다.

상기 화소는 제n 보조 게이트 라인(GLn')과 상기 제3 박막트랜지스터(T3)를 더 포함하며, 상기 제3 박막트랜지스터(T3)는 상기 투과 화소 전극(TE) 및 반사 화소 전극(RE)에 각각 충전된 제1 및 제2 화소 전압의 전압레벨을 조절한다.

상기 제3 박막트랜지스터(T3)는 상기 제n 게이트 라인(GL_n)에 연결된 제3 게이트 전극, 상기 반사 화소 전극(RE)에 연결된 제3 소스 전극(SE3) 및 다운 커패시터(Cdown)와 상기 업 커패시터(Cup)에 연결된 제3 드레인 전극(DE3)을 구비한다.

상기 다운 커패시터(Cdown)는 상기 스토리지 라인(CST), 상기 스토리지 라인(CST)과 부분적으로 중첩되고 상기 제3 드레인 전극(DE3)에 연결된 전하 분배 전극(CDE) 및 상기 전하 분배 전극(CDE)과 상기 스토리지 라인(CST)과의 사이에 개재된 절연층(110)에 의해서 정의된다. 상기 업 커패시터(Cup)는 상기 투과 화소 전극(TE), 상기 투과 화소 전극(TE)과 부분적으로 중첩되는 상기 전하 분배 전극(CDE) 및 상기 전하 분배 전극(CDE)과 상기 투과 화소 전극(TE)과의 사이에 개재된 보호층(120)에 의해서 정의된다.

상기 제3 박막트랜지스터(T3)는 상기 제n 게이트 라인(GL_n)으로 인가된 게이트 신호 이후에 상기 제n 보조게이트 라인(GL_n')으로 인가된 게이트 신호에 응답하여 턴-온되어 전압조절 신호를 출력한다. 이에 따라, 상기 제3 박막트랜지스터(T3)에 의해서 상기 반사 화소 전극(RE)과 상기 전하 분배 전극(CDE)이 전기적으로 연결된다. 따라서, 상기 제1 액정 커패시터(T-Clc)에 충전된 상기 제1 화소 전압과 상기 제2 액정 커패시터(R-Clc)에 충전된 상기 제2 화소 전압의 전압레벨이 상기 업 커패시터(Cup)와 상기 다운 커패시터(Cdown)에 의해서 조절된다. 구체적으로, 상기 업 커패시터(Cup)와 상기 다운 커패시터(Cdown)에 의해서 상기 제1 화소 전압은 레벨업되고, 상기 제2 화소 전압은 레벨다운된다. 이때, 상기 제1 화소 전압의 레벨업 크기와 상기 제2 화소 전압의 레벨다운 크기는 상기 업 커패시터(Cup)와 상기 다운 커패시터(C-down)의 커패시턴스 값에 따라서 변화된다.

이처럼 전압 조절부를 형성함으로써 상기 투과 화소 전극(TE)과 상기 반사 화소 전극(RE)에 서로 다른 전압이 인가될 수 있다.

도 5는 제1 실시예에서 단일 셀 갭을 구현하기 위해 인가 전압에 따른 투과량과 반사량을 조절하는 원리를 도식적으로 나타낸 그래프이다. 여기서, 상기 제1 절연 기판(101)과 상기 제1 편광판(153) 사이 및 상기 제2 절연 기판(201) 및 상기 제2 편광판(253) 사이에 위상 지연 필름(151, 251)이 개재된 것을 나타내었다. 상기 위상 지연 필름(151, 251) 각각은 550nm의 파장(λ)갖고 λ/4 또는 λ/4+ λ/2의 위상 지연값 (Ro)을 갖는 보상 필름에 해당한다.

도 5를 참조하면, 제1 실시예에 있어서 상기 반사 영역과 상기 투과 영역 모두 노멀리 블랙(normally black) 모드로 동작하며, 상기 반사 화소 전극(RE)과 상기 투과 화소 전극(TE)에 인가되는 전압에 따라 상기 반사 영역(RA)과 상기 투과 영역(TA)의 반사량과 투과량이 서로 다른 값을 갖는다. 이에 따라 반사 곡선(R)과 투과 곡선(T)은 일치하지 않는다. 예를 들어, 반사량이 최대일 때의 인가 전압값(a)은 투과량이 최대일 때의 인가 전압값(b)보다 작다. 따라서, 상기 반사 화소 전극(RE)과 상기 투과 화소 전극(TE)에 동일한 전압을 인가하는 경우에는 상기 반사 영역(RA)과 상기 투과 영역(TE)의 계조를 일치하기가 어렵다.

제1 실시예에 따르면, 상기 투명 화소 전극(TE) 및 상기 반사 화소 전극(RE)에 인가되는 제1 화소 전압 및 제2 화소 전압을 전압 조절부에 의해 조절할 수 있으므로, 상기 반사 곡선(R)과 투과 곡선(T)을 일치시킬 수 있다. 즉, 상기 전압 조절부가 제2 화소 전압을 레벨 다운시키는 경우 상기 반사 영역(RA)에 해당하는 액정층(200)에 인가되는 실질 전압이 레벨 다운되며, 상기 반사 곡선(R)이 오른쪽으로 이동하게 된다. 그 결과 상기 반사 곡선(R)은 상기 투과 곡선(T)과 거의 유사하거나 동일한 정도로 일치된다. 이에 따라 실질적으로 동일한 전압을 인가하여 상기 반사 영역(RA)과 상기 투과 영역(TA)의 계조를 일치시킬 수 있다. 한편, 제2 화소 전압을 레벨 다운시키는 것뿐만 아니라 제1 화소 전압을 레벨 업시킴으로써 상기 투과 곡선(T)도 변화시킬 수 있음은 물론이다.

또한, 도시하지는 않았으나 위상 지연 필름이 사용되지 않은 경우나 보상 필름의 위상 지연 값이 상기 제1 실시예와 다른 경우에 있어서도 상기 제1 화소 전압과 상기 제2 화소 전압을 조절함으로써 상기 투과 영역(TA)과 상기 반사 영역(RA)의 계조를 일치시킬 수 있다. 예를 들어, 위상 지연 필름을 사용하지 않은 경우에는 상기 반사 영역(RA)은 노멀리 화이트(normally white)로, 상기 투과 영역(TA)는 노멀리 블랙으로 구동되나, 상기 투과 영역(TA)과 반사 영역(RA)에 인가되는 제1 및 제2 화소 전압을 조절함으로써 상기 투과 영역(TA)과 반사 영역(RA)의 계조를 일치시킬 수 있다.

여기서, 제1 화소 전압과 제2 화소 전압은 상기 반사 영역(RA)과 상기 투과 영역(TA)의 셀 갭 차이에 따라 다른 값을 가질 수 있다. 일 실시예로서, 제1 화소 전압이 1 볼트라고 할 때, 상기 반사 영역(RA)의 셀 갭이 상기 투과 영역(TA)의 셀 갭보다 작을 경우 상기 제2 화소 전압은 0.4~1 볼트이고, 상기 반사 영역(RA)의 셀 갭이 상기 투과 영역(TA)의 셀 갭과 같을 경우 상기 제2 화소 전압은 0.3~0.8볼트이며, 상기 반사 영역(RA)의 셀 갭이 상기 투과 영역(TA)의 셀 갭보다 클 경우 상기 제2 화소 전압은 0.2~0.7볼트의 값을 가질 수 있다.

결국, 상기 투과 영역(TA)과 반사 영역(RA)에 인가되는 전압에 따라 해당하는 액정층(300)에 포함된 액정분자들의 배향각도를 서로 다르게 조절할 수 있다. 그 결과, 상기 투과 화소 전극(TE)과 상기 반사 화소 전극(RE)의 액정층(300)을 지나는 광의 위상 지연값을 동일하게 조절할 수 있으며, 이에 따라 단일 셀 갭으로도 투과 영역(TA)과 반사 영역(RA)의 계조를 일치시킬 수 있다. 한편, 상기 반사 영역(RA)을 통과하는 광은 제2 절연 기판(201)- 컬러필터층(210)-절연층(213)-공통 전극(CE)-액정층(300)-반사 화소 전극(RE)-액정층(300)-공통 전극(CE)-절연층(213)-컬러필터층(210)-제2 절연 기판(201) 순으로 진행하기 때문에 상기 액정층(300)과 상기 컬러필터층(210)을 두 번 거치게 된다. 이에 비해, 상기 투과 영역을 통과하는 광은 제1 절연 기판(101)-절연층(110)-보호층(120)-투과 화소 전극(TE)-액정층(300)-공통 전극(CE)-절연층(213)-컬러필터층(210)-제2 절연 기판(201) 순으로 진행하여 상기 액정층(300)과 상기 컬러필터층(210)을 한 번 거치게 된다. 따라서, 다른 물질에 비해 상대적으로 광흡수율이 높은 상기 액정층(300)과 상기 컬러필터층(210)을 두번 통과하면, 상기 반사 영역(RA)으로 제공된 광의 일부가 상기 두 층에 흡수되어 상기 반사 영역(RA)로부터 출사하는 광량이 감소할 수도 있다. 이로 인해, 상기 반사 영역(RA)과 투과 영역(TA)을 진행하는 광의 광량에 차이가 발생하여 상기 반사 영역(RA)과 투과 영역(TA)의 색조가 균일하지 않을 수도 있다.

따라서, 본 실시예에서는 상기 반사 영역(RA)을 투과하는 광량을 높임으로써 두 영역 사이의 광량의 차이를 최소화하기 위해 상기 반사 영역(RA)에 해당하는 상기 컬러필터층(210)의 일 영역에 투명 유기막(220)을 형성한다.

상기 투명 유기막(220)은 상기 제2 절연 기판(201) 상의 일 영역에 소정 두께를 가지도록 형성된다. 상기 투명 유기막(220)은 광 흡수율이 상기 컬러필터층(210)보다 낮은 유기 물질로 형성된다. 상기 투명 유기막(220)은 상기 제1 기판(100)의 반사 영역(RA)에 해당하는 상기 제2 절연 기판(201) 상에 형성된다.

상기 컬러필터층(210)은 상기 투명 유기막(220)이 형성된 일 영역과 상기 투명 유기막(220)이 형성되지 않은 나머지 영역을 덮도록 형성된다. 상기 컬러필터층(210)은 상기 제2 절연 기판(201) 상에 형성되고, 광이 투과하는 동안 색을 나타내도록 빨간색, 파란색, 녹색, 흰색 등을 나타내는 물질로 형성된다. 여기서, 상기 투명 유기막(220)은 상기 컬러필터층(210)이 형성되는 영역에 소정 두께를 가지도록 형성되므로, 이후 상기 컬러필터층(210)이 형성되고 나면 상기 투명 유기막(220)이 형성된 일 영역은 상기 컬러필터층(210)이 상기 투명 유기막(220)이 형성되지 않은 나머지 영역보다 두께가 얇다. 상기 컬러필터층(210)이 상대적으로 얇게 형성된 부분은 상기 컬러필터층(210)이 상대적으로 두껍게 형성된 곳보다 광흡수율이 낮다. 따라서, 상기 일 영역을 지나는 광은 그 광량이 상기 나머지 영역을 지나는 광량 보다 높으며, 이는 상기 투과 영역(TA)을 지나는 광량보다 상기 반사 영역(RA)을 지나는 광량이 낮은 것을 보상하게 되어 상기 반사 영역(RA)과 상기 투과 영역(TA)의 광량을 균일하게 조절한다.

상기 제1 실시예에서는 상기 반사 영역(RA)의 광량을 향상시키기 위해 상기 컬러필터층(210)에 투명 유기막(220)을 형성하였으나, 상기 투명 유기막(220) 대신 상기 컬러필터층(210)에 광투과가 용이한 관통홀(220')을 형성할 수도 있다.

도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 일부를 나타낸 단면도로, 관통홀(220')이 형성된 컬러필터층(210)을 도시한다. 제2 실시예의 설명에서는 제1 실시예와 구별되는 부분만 발췌하여 설명하기로 하며, 설명이 생략되거나 요약된 부분은 제1 실시예에 따른다. 그리고, 설명의 편의를 위하여 동일한 구성요소에 대하여는 동일한 도면번호를 부여하여 설명하도록 한다.

본 실시예에서는 상기 반사 영역(RA)을 투과하는 광의 광량을 높이기 위해 상기 반사 영역(RA)에 해당하는 상기 컬러필터층(210)의 일 영역에 상기 컬러필터층(210)이 형성되지 않아 하부의 제2 절연 기판(201)의 일부가 노출되는 관통홀(220')이 형성된다. 상기 관통홀(220')은 필요에 따라 복수 개 형성될 수 있다. 상기 관통홀(220')이 형성된 부분은 상기 컬러필터층(210)이 형성되지 않아 광이 상기 컬러필터층(210)을 거치지 않고 곧바로 통과한다. 이에 따라 상기 컬러필터층(210)에 의한 광흡수량이 없어 광량이 높아진다. 상기 관통홀(220')이 형성된 상기 컬러필터층(210)의 일 영역을 제외한 나머지 영역에는 관통홀(220')이 형성되지 않으며, 광이 상기 컬러필터층(210)을 통과하게 되어 색을 나타낸다. 따라서, 색재현성을 감소시키지 않으면서 광량을 높일 수 있다.

상기 관통홀(220')이 형성된 상기 컬러필터층(210) 상에는 절연층(213)이 형성된다. 상기 관통홀(220')이 형성된 부분은 상기 컬러필터층(210)이 형성되지 않는다. 이 결과 상기 절연층(213) 의 상면은 관통홀(220')이 형성된 영역에서 오목한 형상이 된다. 따라서, 상기 반사 영역(RA)에 대응하는 상기 컬러필터층(210)의 일 영역에 관통홀(220')이 형성된 경우에는 상기 관통홀(220')이 형성된 부분의 샐 갭이 나머지 영역의 셀 갭보다 커지게 되므로, 상기 반사 영역(RA)의 셀 갭(d_R)이 상기 투과 영역(TA)의 셀 갭(d_T)보다 같거나 크게 된다.

또한 본 실시예에서는 평탄화막(122)가 상기 반사 화소 전극(RE) 상에 구비된다. 상기 평탄화막(122) 상에는 상기 투명 화소 전극(TE)가 구비된다.

상기 평탄화막(122)는 상기 반사 화소 전극(RE) 상에 형성된 상기 요철부로 인한 얼룩 결함을 감소시키기 위한 것이다. 상기 평탄화막(122)은 상기 제1 기판(100) 표면을 평탄화함으로써 상기 반사 화소 전극(RE)의 요부와 철부 사이의 높이 차이에 의한 상기 액정층(300)의 액정 분자의 오배열을 방지한다.

도 7a 내지 도 7e는 본 발명에 따른 제3 실시예 내지 제7 실시예를 각각 나타낸 단면도이다. 도 7a 내지 도 7e는 본 발명의 제1 실시예와 상이한 부분만을 도시한 것으로 투과 화소 전극(TE), 반사 화소 전극(RE) 및 공통 전극(CE)만을 도시한 것이다. 도시하지 않은 부분은 제1 실시예에 따른다.

도 7a 내지 도 7e에 있어서, 상기 투과 화소 전극(TE)과 상기 반사 화소 전극(RE)이 소정 면적을 가지도록 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 투과 화소 전극(TE)의 면적과 상기 반사 화소 전극(RE)의 면적은 다양한 비로 제공될 수 있다. 상기 차광막(211) 부분을 제외한 각 화소의 유효 개구 면적에 있어서, 상기 투과 화소 전극(TE)의 면적과 상기 반사 화소 전극(RE)의 면적의 비는 7:3일 수 있다. 바람직하게는, 상기 차광막(211) 부분을 제외한 각 화소의 개구 면적을 화소 면적의 100%라고 가정할 때, 상기 반사 화소 전극(RE)은 약 30% 이상의 화소 면적을 가질 수 있다. 상기 화소 면적에 대한 상기 반사 화소 전극(RE)의 면적이 30% 미만인 경우에는 태양 광선이 비치는 옥외에서의 직광 반사율이 증가하더라도 휘도가 적게 상승하기 때문이다.

본 실시예에 따른 액정 표시 장치에 있어서, 시야각이 향상되도록 상기 투과 화소 전극(TE), 반사 화소 전극(RE), 또는 공통 전극(CE) 상에 상기 액정층(300)을 복수의 도메인으로 구분하는 적어도 하나 이상의 분할 패턴이 형성된다. 상기 도메인은 면적이 서로 동일하게 구분될 수도 있으나 서로 다른 면적으로 구분될 수도 있다.

상기 분할 패턴은 상기 투과 화소 전극(TE), 상기 반사 화소 전극(RE) 및 상기 공통 전극(CE) 중 적어도 하나에 형성되며, 상기 액정의 방향자를 제어할 수 있도록 슬릿 형상(이하, 슬릿부), 돌기 형상(이하, 돌기부) 또는 홀 형상(이하, 홀부)의 형태로 구비된다.

도 7a를 참조하면, 제3 실시예에서는 상기 투과 화소 전극(TE)과 상기 투과 화소 전극(TE)에 대응되는 제2 기판의 공통 전극(CE) 슬릿부 또는 돌기가 형성된다. 상기 돌기는 상기 슬릿부가 형성된 영역에 상기 슬릿부 대신 형성될 수 있으며, 이하 슬릿부와 돌기는 동일한 기호(S1, S2)로 표시한다. 상기 슬릿부(S1, S2) 또는 돌기는 상기 투과 화소 전극(TE)과, 상기 반사 화소 전극(RE) 및 공통 전극(CE) 중 적어도 어느 하나를 패터닝하여 형성된다.

도 7b에 도시된 바와 같이, 상기 제4 실시예에서는 상기 투과 화소 전극(TE), 상기 투과 화소 전극(TE) 및 반사 화소 전극(RE)에 대응하는 공통 전극(CE)에 슬릿부 또는 돌기(S1, S2)가 형성된다.

도 7c에 도시된 바와 같이, 제5 실시예에서는 상기 투과 화소 전극(TE) 및 반사 화소 전극(RE)과, 상기 투과 화소 전극(TE) 및 반사 화소 전극(RE)에 대응하는 공통 전극(CE)에 슬릿부 또는 돌기(S1, S2)가 형성된다.

도 7d에 도시된 바와 같이, 제6 실시예에서는 상기 투과 화소 전극(TE), 상기 투과 화소 전극(TE) 및 반사 화소 전극(RE)에 대응하는 공통 전극(CE)에 슬릿부 또는 돌기 (S1, S2)가 형성된다.

도 7e에 도시된 바와 같이, 제7 실시예에서는 상기 투과 화소 전극(TE)에 슬릿부 또는 돌기부 (S1)가 형성되고 상기 투과 화소 전극(TE)에 대응하는 공통 전극(CE)에 홀(H)이, 상기 반사 화소 전극(RE)에 대응하는 공통 전극(CE)에 슬릿부 또는 돌기(S2)가 형성된다.

도 7a 내지 도 7e를 참조하면, 상기 투과 화소 전극(TE)과 상기 반사 화소 전극(RE)에 형성되는 분할 패턴은 슬릿부(S1)의 형태로 마련된다. 상기 공통 전극(CE)에 형성되는 분할 패턴은 상기 제3 내지 제6 실시예와 같이 슬릿부(S2)의 형태로 마련되거나 제7 실시예와 같이 홀(H)의 형태로 마련된다. 다른 실시예로서 상기 투과 화소 전극(TE)과 상기 반사 화소 전극(RE)에 형성되는 분할 패턴은 돌기(S1)의 형태로 마련된다.

상기 분할 패턴이 상기 투과 화소 전극(TE), 상기 반사 화소 전극(RE) 및 상기 공통 전극(CE)에 슬릿부(S1, S2)로서 마련되는 경우, 상기 공통 전극(CE)의 슬릿부(S2)는 상기 투과 화소 전극(TE) 또는 상기 반사 화소 전극(RE)의 슬릿부들(S1) 사이에 상기 투과 화소 전극(TE) 또는 상기 반사 화소 전극(RE)의 슬릿부들(S1)과 평행하게 마련된다. 여기서, 상기 투과 화소 전극(TE) 및 상기 공통 전극(CE)의 슬릿부들(S1, S2) 각각은 제n 게이트 라인(GL_n)이나 제m 데이터 라인(DLm)에 경사진 각도로 형성되며, 일 영역을 기준으로 대칭되게 형성된다. 제7 실시예와 같이 상기 투과 화소 전극(TE)에 슬릿부(S1)가 형성되고 상기 공통 전극(CE)에 홀(H)이 형성될 경우에는, 상기 투과 화소 전극(TE)의 슬릿부는 제n 게이트 라인(GL_n)과 제m 데이터 라인(DLm)에 평행한 방향으로 형성되어 복수의 도메인을 형성할 수 있으며, 이 경우 상기 홀(H)은 상기 복수 개의 도메인의 중심에 대응하는 곳에 각각 형성될 수 있다. 또 다른 실시예로서 각 도메인의 중심부에 형성된 상기 홀(H)은 돌기 형태의 패턴으로 대체될 수 있다.

상기 투과 화소 전극(TE)과 상기 공통 전극(CE)의 슬릿부들에 의해 상기 슬릿부들에 인접한 상기 액정층의 액정 분자들이 소정 각도로 틸트되어 시야각을 향상시킨다.

상기 반사 화소 전극(RE)에는 요철부가 구비되며, 상기 요철부에 의해 상기 액정층의 액정들의 프리틸트각이 제어된다. 상기 요철부를 구비한 반사 화소 전극(RE)에는 별도의 슬릿부가 형성되지 않을 수도 있다.

도 8a는 본 발명의 일 실시예에 따른 요철부를 도시한 평면도이며, 도 8b는 도 8a의 B-B'선에 따른 단면도, 도 8c는 C-C'선에 따른 단면도이다.

도 8a 내지 8c를 참조하면, 상기 요철부는 베이스면(BS)과 상기 베이스면(BS)로부터 돌출된 볼록부들(PR)로 이루어진다. 상기 베이스면(BS)는 상기 제1 절연 기판의 일면과 평행하다. 상기 볼록부들(PR)은 규칙적으로 배열될 수 있다.

도 8a 내지 도 8c는 상기 볼록부들(PR)이 평면상에서 벌집형상을 가지는 것을 도시하였으며, 상기 볼록부들(PR)의 형상은 이에 한정되지 않는다. 상기 볼록부들(PR)은 평면 상에서 다양한 형상, 예를 들어 원, 타원, 다각형 등의 형상을 가질 수 있다.

상기 볼록부들(PR)은 평면 상에서 서로 다른 방향에서 보았을 때 동일한 폭 또는 서로 다른 폭을 가지도록 형성될 수 있다. 상기 각 볼록부(PR)가 일 방향으로 일정 폭을 가지고 반복 배치될 때, 상기 각 볼록부(PR)가 가지는 너비를 피치(pitch)라고 하면, 상기 피치는 약 10μm 이상으로 형성될 수 있다. 상기 볼록부들(PR)이 10μm 이하, 예를 들어, 4 μm 내지 6 μm 정도의 피치를 가진다면 상기 반사 화소 전극(TE)의 반사 휘도가 충분하지 않다. 상기 반사 휘도는 일반적으로 상기 피치가 커질수록 큰 값을 갖는다.

도 8b와 도 8c를 참조하면, 상기 볼록부들(PR)은 평면 상에서 서로 다른 방향으로 보았을 때 서로 다른 폭을 갖는다. 상기 제1 절연 기판과 평행한 어느 한 방향을 제1 방향(D1), 상기 제1 방향(D1)에서의 피치를 제1 피치(P1)라고 하고, 상기 제1 방향(D1)과 수직한 방향을 제2 방향(D2), 상기 제2 방향(D2)에서의 피치를 제2 피치(P2)라고 하면, 상기 제1 피치(P1)와 상기 제2 피치(P2)는 서로 다른 값을 갖는다. 상기 제1 절연 기판이 직사각형으로 제공되고 제1 방향(D1)이 상기 직사각형의 장변에 평행할 경우, 상기 제1 피치(P1)는 상기 제2 피치(P2)의 1.1배 이상의 값을 가질 수 있다. 상기 제1 피치(P1)와 상기 제2 피치(P2)의 차이는 상기 반투과 액정 표시 장치의 상기 제1 방향과 상기 제2 방향의 시인성의 차이를 보상하기 위한 것이다.

상기 볼록부들(PR)의 표면과 상기 베이스면(BS)이 서로 만나는 부분이 이루는 각도를 접촉각(θ)이라고 하면, 상기 접촉각(θ)은 10° 이상 40°이하의 값을 갖는다. 상기 접촉각(θ)이 10°이하인 경우, 상기 액정 표시 패널과 태양과 같은 외부 광원이 이루는 각도에 따라 상기 반사 화소 전극(TE)의 반사 휘도의 격차가 심해진다. 상기 접촉각(θ)이 40° 이상인 경우 상기 볼록부들(PR)의 제조가 어렵다.

도 9a는 일 방향에 있어서의 상기 볼록부들(PR)의 피치를 10μm, 15μm, 및 20μm로 형성하였을 때 태양의 고도에 따른 반사 화소 전극(RE)의 반사 휘도를 나타낸 그래프이다. 상기 반사 휘도는 스페큘러(Specular) 방식으로 측정되었다. 도 9a에 따르면 상기 태양의 고도가 30° 내지 40°일 때 피치가 클수록 반사 휘도가 커진다.

도 9b는 조도 80000룩스를 기준으로 하고, 상기 접촉각(θ)을 달리 형성하였을 때의 태양의 고도에 따른 반사 화소 전극(RE)의 반사 휘도를 나타낸 그래프이다. 도 9b에서, 그래프 P, 그래프 Q, 그래프 R, 및 그래프 S는 각각 상기 접촉각(θ)이 10°, 11°, 12°, 및 14.5°인 경우를 도시한 것이다.

도 9b를 참조하면, 상기 접촉각(θ)이 작아지면 일반적으로 태양 고도가 증가에 따른 상기 반사 휘도의 감소량이 커진다. 따라서, 상기 접촉각(θ)이 최소 10° 이상인 것이 바람직하며, 태양의 고도와 상관 없이 상대적으로 균일한 반사 휘도를 나타내도록 14°이상인 것이 더욱 바람직하다.

도 10은 도 8a의 B-B'선에 따른 단면도로서, 본 발명의 또 다른 실시예에 따른 볼록부들(PR)을 도시한 도면이다.

도 10을 참조하면, 평면 상에서 보았을 때, 각 볼록부(PR)의 최고점(最高點)이 상기 각 볼록부(PR)의 중심과 일치하지 않는다. 이 경우, 상기 중심을 지나고 상기 제1 기판 면에 수직한 면으로 잘랐을 때의 단면이 상기 중심을 기준으로 비대칭으로 제공된다.

상기 각 볼록부(PR)의 피치가 최대값이 되도록 상기 중심을 지나고 상기 제1 기판 면에 수직한 면으로 잘랐을 때, 상기 단면은 상기 베이스 면(BS) 상의 상기 각 볼록부(PR)의 최고점에 대응하는 점으로부터 상기 각 볼록부(PR)의 일단까지의 거리를 d1, 상기 베이스 면(BS) 상의 각 볼록부(PR)의 최고점에 대응하는 점으로부터 상기 각 볼록부(PR)의 타단까지의 거리를 d2라고 하면 상기 d1과 d2는 서로 다른 값을 갖는다.

상기 볼록부들(PR)이 상기 중심을 기준으로 비대칭으로 제공되므로, 외부 광원의 위치에 따라 비대칭적인 반사가 가능하다. 따라서, 상기 비대칭면을 상기 외부 광원의 위치에 대응시키면 반사 휘도를 최대화할 수 있다.

도 11은 상기 볼록부들(PR)의 피치를 10μm, 15μm, 및 20μm로 형성하였을 때 태양 고도에 따른 반사 화소 전극의 반사 휘도를 나타낸 그래프로서, d2/d1이 1.2이고, 상기 볼록부의 완만한 경사면이 광 입사하는 방향에 위치하도록 배치한 것이다. 도 11을 참조하면, 상기 볼록부(PR)가 대칭으로 형성된 도 9a의 경우보다 상기 반사 휘도가 증가하였다.

상기한 바와 같이, 상기 볼록부들(PR)을 갖는 상기 반사 화소 전극(RE)는 외부 광원의 고도에 따라 상기 볼록부들(PR)의 접촉각(θ)이나 볼록부(PR)의 모양 등을 조절함으로써 높은 시인성을 제공한다.

도 12은 본 발명의 제8 실시예에 따른 액정 표시 장치의 일부를 나타낸 평면도이고, 도 13는 도 12의 액정 표시 장치에 구비된 화소의 등가 회로도이다. 본 실시예는 전압 조절부를 제1 실시예와 다르게 형성한 것으로서, 도 1과 도 12 내지 도 13를 참조하여 제1 실시예와 구별되는 부분만 발췌하여 설명하기로 한다. 설명이 생략되거나 요약된 부분은 제1 실시예에 따른다. 동일한 구성요소에 대하여는 동일한 도면번호를 부여하여 설명하도록 한다.

도 12 및 도 13에 도시된 바와 같이, 전압조절부는 투과 화소 전극(TE)에 소스 전극(SE3)이 연결된 제3 박막트랜지스터(T3)를 포함한다.

도 12을 참조하여, 제8 실시예에 따른 액정 표시 장치를 설명하면 다음과 같다.

본 실시예에 따른 상기 제1 절연 기판(101) 상에는 N개의 게이트 라인들(GL₁, ..., GL_n, GL_n+1, ..., GL_(n+p)-1, GL_n+p)과 M개의 데이터 라인들(DL₁, ..., DL_m, DL_m+1, ..., DL_(m+q)-1, DL_m+q)이 구비되며, 상기 화소들 각각은 상기 게이트 라인들(GL₁, ..., GL_n, GL_n+1, ..., GL_(n+p)-1, GL_n+p) 중 하나와 상기 데이터 라인들(DL₁, ..., DL_m, DL_m+1, ..., DL_(m+q)-1, DL_m+q) 중 하나를 포함한다. 도 12에서는 설명의 편의상 하나의 n번째 게이트 라인(제n 게이트 라인, GL_n), n+1번째 게이트 라인(제n+1 게이트 라인, GL_n+1), 및 m번째 데이터 라인(제m 데이터 라인, DL_m)을 가지는 화소 부분를 도시하였다. 여기서 복수의 화소 각각은 서로 동일한 구조로 이루어진다.

상기 제1 기판(100)에 있어서, 상기 화소에는 제n 게이트 라인(GL_n), 게이트 전극 및 스토리지 라인(CST)이 제1 절연 기판(101) 상에 구비된다.

상기 제n 게이트 라인(GL_n)은 상기 제1 절연 기판(101) 위에 일 방향으로 연장되어 형성된다. 상기 제n+1 게이트 라인(GL_n+1)은 상기 제n 게이트 라인(GL_n)에 평행하게 이격되어 다음 화소에 게이트 신호를 제공한다. 게이트 전극들은 상기 제n 게이트 라인(GL_n) 또는 상기 제 n+1 게이트 라인(GL_n+1)에서 연장되거나 상기 제n 게이트 라인(GL_n) 또는 상기 제 n+1 게이트 라인(GL_n+1)의 일부 영역 상에 형성된다. 상기 스토리지 라인(CST)은 상기 제n 게이트 라인(GL_n) 및 제n+1 게이트 라인(GL_n+1) 사이에 상기 제n 게이트 라인(GLn)과 제n+1 게이트 라인(GL_n+1)과 이격되어 실질적으로 평행하게 형성되며, 일 영역에서 분지되어 상기 일 방향과 다른 방향으로 연장될 수 있다. 상기 스토리지 라인(CST)은 상기 투과 영역(TA)과 상기 반사 영역(RA)의 일부 영역 상에 형성된다.

상기 제m 데이터 라인(DL_m)은 상기 제n 게이트 라인(GL_n) 및 제n+1 게이트 라인(GL_n+1)과 절연층(110)을 사이에 두고 상기 일 방향과 다른 방향으로 교차하여 연장되어 형성된다. 상기 제1 소스 전극(SE1) 및 상기 제2 소스 전극(SE2)은 일부 영역이 상기 제n 게이트 라인(GL_n)과 중첩하도록 상기 제m 데이터 라인(DL_m)에서 분지되어 형성된다. 상기 제1 드레인 전극(DE1)과 상기 제2 드레인 전극(DE2)은 각각 상기 제1 소스 전극(SE1) 및 상기 제2 소스 전극(SE2)과 이격하여 일부 영역이 상기 제n 게이트 라인(GL_n)과 중첩하도록 형성된다. 상기 제3 소스 전극(SE3)은 일부 영역이 상기 제n+1 게이트 라인(GL_n+1)과 중첩되고 후술할 반사 화소 전극(RE)과 연결되도록 형성된다. 상기 제3 드레인 전극(DE3)은 상기 제3 소스 전극(SE3)과 이격하여 일부 영역이 상기 제n+1 게이트 라인(GL_n+1)과 중첩하도록 형성된다. 상기 전하 분배 전극(CDE)은 상기 투과 영역(TA)의 스토리지 라인(CST)과 중첩하여 형성된다.

상기 제1 내지 제3 소스 전극들(SE1, SE2, SE3)과 상기 제1 내지 제3 드레인 전극들(DE1, DE2, DE3) 상에는 보호층(120)을 사이에 두고 투과 화소 전극(TE)과 반사 화소 전극(RE)이 구비된다. 상기 투과 화소 전극(TE)은 상기 투과 영역(TA)에 형성되며 상기 보호층(120)에 형성된 콘택홀을 통해 상기 제1 드레인 전극(DE1)에 연결된다. 상기 반사 화소 전극(RE)은 상기 반사 영역(RA)에 형성되며, 상기 보호층(120)에 형성된 콘택홀을 통해 상기 제2 드레인 전극(DE2)과 상기 제3 소스 전극(SE3)에 각각 연결된다. 상기한 바와 같은 구조에 있어서, 상기 제n 게이트 라인(GL_n)의 일부 영역과 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 박막트랜지스터(T1)를 구성하고, 상기 제n 게이트 라인(GL_n)의 일부 영역과 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 박막트랜지스터(T2)를 구성하며, 상기 제n+1 게이트 라인(GL_n+1)의 일부 영역과 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)은 제3 박막트랜지스터(T3)를 구성한다. 상기 제3 박막트랜지스터(T3)는 상기 제3 박막트랜지스터(T3)의 드레인 전극(DE3)에 연결된 전하 분배 전극(CDE) 및 상기 스토리지 라인(CST)과 함께 전압조절부를 구성한다.

상기한 구조를 갖는 액정 표시 장치에 있어서, 상기 제n 게이트 라인(GLn)에 게이트 신호가 인가되면, 상기 제1 및 제2 박막트랜지스터(T1, T2)가 턴-온된다. 따라서, 상기 제m 데이터 라인(DL_m)으로 인가된 상기 데이터 신호는 상기 제1 및 제2 박막트랜지스터(T1, T2)를 통과하여 상기 제1 및 제2 액정 커패시터(T-Clc, R-Clc)의 투과 화소 전극(TE) 및 반사 화소 전극(RE)으로 인가된다. 여기서, 상기 제1 및 제2 액정 커패시터(T-Clc, R-Clc)의 상기 투과 화소 전극(TE) 및 반사 화소 전극(RE)으로 인가되는 신호가 동일하므로, 상기 제1 및 제2 액정 커패시터(T-Clc, R-Clc)에는 동일한 전압 레벨의 제1 화소 전압과 제2 화소 전압이 각각 충전된다.

상기 제3 박막트랜지스터(T3)는 상기 투과 화소 전극(TE) 및 반사 화소 전극(RE)에 각각 충전된 제1 및 제2 화소 전압의 전압레벨을 조절한다. 상기 제3 박막트랜지스터(T3)는 상기 제n 게이트 라인(GL_n+1) 에 연결된 제3 게이트 전극, 상기 반사 화소 전극(RE)에 연결된 제3 소스 전극(SE3) 및 다운 커패시터(Cdown)와 상기 업 커패시터(Cup)에 연결된 제3 드레인 전극(DE3)을 구비한다.

상기 제3 박막트랜지스터(T3)는 상기 제n 게이트 라인(GL_n)으로 인가된 게이트 신호 이후에 상기 제n+1 게이트라인(GL_n+1)으로 인가된 게이트 신호에 응답하여 턴-온되어 전압조절 신호를 출력한다. 이에 따라, 상기 제3 박막트랜지스터(T3)에 의해서 상기 반사 화소 전극(RE)과 상기 전하 분배 전극(CDE)이 전기적으로 연결된다. 따라서, 상기 제1 액정 커패시터(T-Clc)에 충전된 상기 제1 화소 전압과 상기 제2 액정 커패시터(R-Clc)에 충전된 상기 제2 화소 전압의 전압레벨이 상기 업 커패시터(Cup)와 상기 다운 커패시터(Cdown)에 의해서 조절된다. 구체적으로, 상기 업 커패시터(Cup)와 상기 다운 커패시터(Cdown)에 의해서 상기 제1 화소 전압은 레벨업되고, 상기 제2 화소 전압은 레벨다운된다. 이때, 상기 제1 화소 전압의 레벨업 크기와 상기 제2 화소 전압의 레벨다운 크기는 상기 업 커패시터(Cup)와 상기 다운 커패시터(C-down)의 커패시턴스 값에 따라서 변화된다.

도 14은 본 발명의 제9 실시예에 따른 액정 표시 장치의 일부를 나타낸 평면도이다. 제9 실시예는 투과 화소 전극과 반사 화소 전극에 서로 다른 전압이 인가되도록 하기 위해 투과 화소 전극과 반사 화소 전극에 각각 서로 다른 데이터 신호를 제공하도록 구성한 것이다. 또한, 제9 실시예는 제1 기판과 제2 기판 사이의 액정층을 복수 개의 영역으로 분할하여 구동한다.

이하, 도 1과 도 14을 참조하여 제1 실시예와 구별되는 부분만 발췌하여 설명하기로 한다. 설명이 생략되거나 요약된 부분은 제1 실시예에 따른다. 동일 또는 유사한 구성요소에 대하여는 동일 또는 유사한 도면번호를 부여하여 설명하도록 한다.

상기 제1 기판(100)은 각각 반사 영역(RA)과 투과 영역(TA)을 가지는 복수의 화소가 형성된 제1 절연 기판(101)을 포함한다. 상기 제1 절연 기판(101) 상에는 N개의 게이트 라인들(GL₁, ..., GL_n, GL_n+1, ...,GL_(n+p)-1, GL_n+p)과 M개의 데이터 라인들(DL₁, ..., DL_m, DL_m+1, ..., DL_(m+q)-1, DL_m+q) 및 상기 M개의 데이터 라인들(DL₁, ..., DL_m, DL_m+1, ..., DL_(m+q)-1, DL_m+q) 각각에 이격되어 평행하게 형성된 M개의 보조 데이터 라인들(DL₁', ..., DL_m', DL_m+1', ..., DL_(m+q)-1'_, DL_m+q')이 구비된다. 상기 화소들 각각은 상기 게이트 라인들(GL₁, ..., GL_n, GL_n+1, ..., GL_(n+p)-1, GL_n+p) 중 하나, 상기 데이터 라인들(DL₁, ..., DL_m, DL_m+1, ..., DL_(m+q)-1, DL_m+q) 중 하나 및 상기 보조 데이터 라인들(DL₁', ..., DL_m', DL_m+1', ..., DL_(m+q)-1'_, DL_m+q') 중 하나를 포함한다. 도 14 및 이하 도면에서는 설명의 편의상 하나의 n번째 게이트 라인(제n 게이트 라인, GL_n), m번째 데이터 라인(제m 데이터 라인, DL_m) 및 m번째 보조 데이터 라인(제m 보조 데이터 라인, DL_m')을 갖는 화소를 도시하였다. 여기서 복수의 화소 각각은 서로 동일한 구조로 이루어진다.

상기 제n 게이트 라인(GL_n)은 상기 제1 절연 기판(101) 위에 일 방향으로 연장되어 형성된다. 상기 제n 게이트 라인(GL_n)이 형성된 제1 절연 기판(101) 상에는 제m 데이터 라인(DL_m)과, 제m 보조 데이터 라인(DL_m')과, 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)과, 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2), 및 스토리지 라인(CST)이 구비된다.

상기 제m 데이터 라인(DL_m) 및 제m 보조 데이터 라인(DL_m')은 상기 제n 게이트 라인(GL_n)과 절연층(110)을 사이에 두고 상기 일 방향과 다른 방향으로 교차하여 연장되어 형성된다.

상기 제1 소스 전극(SE) 및 상기 제2 소스 전극(SE)은 일부 영역이 상기 제n 게이트 라인(GL_n)과 중첩하도록 상기 제m 데이터 라인(DL_m)과 상기 제m 보조 데이터 라인(DL_m')에서 각각 분지되어 형성된다. 상기 제1 드레인 전극(DE1)과 상기 제2 드레인 전극(DE2)은 각각 상기 제1 소스 전극(SE1) 및 상기 제2 소스 전극(SE2)과 이격하여 일부 영역이 상기 제n 게이트 라인(GL_n)과 중첩하도록 형성된다.

상기 소스 전극들(SE1, SE2)과 상기 드레인 전극들(DE1, DE2) 상에는 보호층(120)을 사이에 두고 투과 화소 전극(TE)과 반사 화소 전극(RE)이 구비된다. 상기 투과 화소 전극(TE)은 상기 투과 영역(TA)에 투명 도전 물질로 형성되며 상기 보호층(120)에 형성된 콘택홀을 통해 상기 제1 드레인 전극(DE1)에 연결된다. 상기 반사 화소 전극(RE)은 상기 반사 영역(RA)에 불투명 도전 물질을 포함하여 형성되며, 상기 보호층(120)에 형성된 콘택홀을 통해 상기 제2 드레인 전극(DE2)에 연결된다.

상기 반사 화소 전극(RE)은 높은 반사효율을 갖도록 그 표면에 요철부가 형성될 수 있다. 상기 요철부는 상기 반사 화소 전극(RE) 자체에 형성될 수 있으며, 또는 상기 반사 화소 전극(RE) 하부의 보호층(120)을 패터닝하여 형성될 수 있다.

상기 투명 화소 전극(TE), 상기 반사 화소 전극(RE) 및 상기 공통 전극(CE) 중 적어도 하나에는 상기 액정층(300)을 복수의 도메인으로 구분하는 적어도 하나 이상의 분할 패턴이 형성된다. 상기 복수의 도메인은 면적이 서로 동일하게 구분될 수도 있으나 서로 다른 면적으로 구분될 수도 있다. 상기 분할 패턴은 상기 액정층(300)의 방향자를 제어할 수 있도록 슬릿부(S1, S2)의 형태로 구비된다. 본 실시예에서는 상기 투명 화소 전극(TE)와 상기 공통 화소 전극(CE)에 슬릿부(S1, S2)가 형성된 것을 도시하였으나 이에 한정되는 것은 아니며, 상기 반사 화소 전극(RE)에도 형성될 수 있으며, 상기 분할 패턴의 형태 또한 돌기나 홀의 형태로도 구비될 수 있다.

상기한 바와 같은 구조에 있어서, 상기 제n 게이트 라인(GL_n)의 일부 영역과 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 박막트랜지스터(T1)를 구성하고, 상기 제n 게이트 라인(GL_n)의 일부 영역과 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 박막트랜지스터(T2)를 구성한다.

도 14을 참조하면, 상기 제n 게이트 라인(GL_n)에 게이트 신호가 인가되면, 상기 게이트 신호에 응답하여 제1 및 제2 박막트랜지스터(T1, T2)가 턴-온되고, 제1 데이터 신호와 제2 데이터 신호를 각각 출력한다. 따라서, 상기 제m 데이터 라인(DL_m)으로 인가된 제1 데이터 신호는 상기 제1 박막트랜지스터(T1)를 통과하여 상기 투과 화소 전극(TE)에 인가되어 충전되며, 상기 제m 보조 데이터 라인(DL_m')으로 인가된 제2 데이터 신호는 상기 제2 박막트랜지스터(T2)를 각각 통과하여 상기 반사 화소 전극(RE)으로 인가되어 충전된다. 여기서 상기 제m 데이터 라인(DL_m)과 제m 보조 데이터 라인(DL_m')은 서로 다른 데이터 신호를 인가할 수 있으므로, 서로 다른 전압 레벨의 제1 화소 전압과 제2 화소 전압이 상기 투과 화소 전극(TE) 및 상기 반사 화소 전극(RE)로 인가될 수 있다.

이처럼 상기 투과 화소 전극(TE)과 상기 반사 화소 전극(RE)에 서로 다른 전압이 인가될 수 있으므로, 상기 투과 영역(TA)과 반사 영역(RA)에 해당하는 액정층(300)에 포함된 액정분자들의 배향각도를 서로 다르게 조절할 수 있다. 그 결과, 상기 투과 화소 전극(TE)과 상기 반사 화소 전극(RE)의 액정층(300)을 지나는 광의 위상 지연값을 동일하게 조절할 수 있으며, 단일 셀 갭으로도 투과 영역(TA)과 반사 영역(RA)의 계조를 일치시킬 수 있다. 또한, 상기 투과 화소 전극(TE)과 상기 반사 화소 전극(RE)에 복수 개의 도메인을 형성하기 위한 분할 패턴을 형성함으로써 액정층(300)을 복수 개의 도메인으로 분할하여 구동이 가능하기 때문에 측면 시인성이 향상되어 광 시야각을 구현할 수 있다.

도 15은 본 발명의 제10 실시예에 따른 액정 표시 장치의 일부를 나타낸 평면도이다. 제10 실시예에서는 투과 화소 전극과 반사 화소 전극에 서로 다른 전압이 인가되도록 하기 위해 투과 화소 전극과 반사 화소 전극에 각각 서로 다른 데이터 신호를 제공함으로써 단일 셀 갭을 구현함과 동시에, 상기 투과 화소 전극을 두 영역으로 분할하여 두 영역에 서로 다른 화소 전압이 인가된다. 또한, 제10 실시예는 제1 기판과 제2 기판 사이의 액정층을 복수 개의 영역으로 분할하여 구동한다.

본 실시예에서는 도 1과 도 15을 참조하여 제10 실시예와 구별되는 부분만 발췌하여 설명하기로 한다. 설명이 생략되거나 요약된 부분은 제10 실시예에 따른다. 동일 또는 유사한 구성요소에 대하여는 동일 또는 유사한 도면번호를 부여하여 설명하도록 한다.

상기 제1 기판(100)은 각각 반사 영역(RA)과 투과 영역(TA)을 가지는 복수의 화소가 형성된 제1 절연 기판(101)을 포함한다. 상기 제1 절연 기판(101) 상에는 N개의 게이트 라인들(GL₁, ..., GL_n, GL_n+1, ..., GL_(n+p)-1, GL_n+p)과 M개의 데이터 라인들(DL₁, ..., DL_m, DL_m+1, ..., DL_(m+q)-1, DL_m+q) 및 상기 M개의 데이터 라인들(DL₁, ..., DL_m, DL_m+1, ..., DL_(m+q)-1, DL_m+q) 각각에 이격되어 평행하게 형성된 M개의 보조 데이터 라인들(DL₁', ..., DL_m', DL_m+1', ..., DL_(m+q)-1'_, DL_m+q')이 구비된다. 상기 화소들 각각은 상기 게이트 라인들(GL₁, ..., GL_n, GL_n+1, ..., GL_(n+p)-1, GL_n+p) 중 하나, 상기 데이터 라인들(DL₁, ..., DL_m, DL_m+1, ..., DL_(m+q)-1, DL_m+q) 중 하나 및 상기 보조 데이터 라인들(DL₁', ..., DL_m', DL_m+1', ..., DL_(m+q)-1'_, DL_m+q') 중 하나를 포함한다. 도 15 및 이하 도면에서는 설명의 편의상 하나의 n번째 게이트 라인(제n 게이트 라인, GL_n), m번째 데이터 라인(제m 데이터 라인, DL_m) 및 m번째 보조 데이터 라인(제m 보조 데이터 라인, DL_m')을 갖는 화소와, 상기 화소에 인접한 다음 화소의 n+1번째 게이트 라인(GL_n+1)을 함께 도시하였다. 여기서 복수의 화소 각각은 서로 동일한 구조로 이루어진다.

상기 제n 게이트 라인(GL_n)은 상기 제1 절연 기판(101) 위에 일 방향으로 연장되어 형성된다. 상기 제n 게이트 라인(GL_n) 등이 형성된 제1 절연 기판(101) 상에는 제m 데이터 라인(DL_m)과, 제m 보조 데이터 라인(DL_m')과, 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1), 제1 보조 소스 전극(SE1') 및 제1 보조 드레인 전극(DE1'), 제2 보조 소스 전극(SE1") 및 제2 보조 드레인 전극(DE1")과, 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2) 및 전하 분배 전극(CDE)이 구비된다.

상기 제n 게이트 라인(GL_n) 및 제n+1 게이트 라인(GL_n+1) 사이에는 스토리지 라인(CST)이 상기 제n 게이트 라인(GL_n)과 제n+1 게이트 라인(GL_n+1)과 이격되어 실질적으로 평행하게 형성되며, 상기 스토리지 라인(CST)의 일 영역은 분지되어 상기 일 방향과 다른 방향으로 연장될 수 있다. 상기 스토리지 라인(CST)은 상기 투과 영역(TA)과 상기 반사 영역(RA)의 일부 영역 상에 형성되며, 필요에 따라 상기 투과 영역(TA)과 상기 반사 영역(RA)에 각각 형성될 수도 있다.

상기 제1 소스 전극(SE1) 및 상기 제1 보조 소스 전극(SE1')은 일부 영역이 상기 제n 게이트 라인(GL_n)과 중첩하도록 상기 제m 데이터 라인(DL_m)에서 분지되어 형성된다. 상기 제2 소스 전극(SE2)은 일부 영역이 상기 제n 게이트 라인(GL_n)과 중첩하도록 상기 제m 보조 데이터 라인(DL_m')에서 분지되어 형성된다.

상기 제1 드레인 전극(DE1)과 상기 제1 보조 드레인 전극(DE1')은 상기 제1 소스 전극(SE1) 및 상기 제1 보조 소스 전극(SE1')에 이격하여 일부 영역이 상기 제n 게이트 라인(GL_n)과 중첩하도록 형성된다. 상기 제2 드레인 전극(DE2)은 상기 제2 소스 전극(SE)과 이격하여 일부 영역이 상기 제n 게이트 라인(GL_n)과 중첩하도록 형성된다.

상기 소스 전극들(SE1, SE1', SE2)과 상기 드레인 전극들(DE1, DE1', DE2) 상에는 보호층(120)을 사이에 두고 투과 화소 전극(TE)과 반사 화소 전극(RE)이 구비된다. 상기 투과 화소 전극(TE)은 상기 투과 영역(TA)에 투명 도전 물질로 형성되며, 서로 이격되어 절연된 제1 투과 화소 전극(TE1) 및 제2 투과 화소 전극(TE2)로 이루어진다. 상기 제1 투과 화소 전극(TE1)은 상기 보호층(120)에 형성된 콘택홀을 통해 상기 제1 드레인 전극(DE1)에 연결된다. 상기 제2 투과 화소 전극(TE2)은 상기 보호층(120)에 형성된 콘택홀을 통해 상기 제1 보조 드레인 전극(DE1')에 연결된다.

상기 제2 보조 소스 전극(SE1")은 콘택홀을 통해 상기 제2 투과 화소 전극(TE2)와 연결되고 일부 영역이 상기 제n+1 게이트 라인(GL_n+1)과 중첩하도록 형성된다. 상기 제2 보조 드레인 전극(DE1")은 상기 제2 보조 소스 전극(SE1")에 이격하여 일부 영역이 상기 제n+1 게이트 라인(GL_n+1)과 중첩하도록 형성된다.

상기 전하 분배 전극(CDE)은 상기 제2 보조 드레인 전극(DE1")에 연결되며, 상기 제1 투과 화소 전극(TE1) 및 스토리지 라인(CST)과 중첩하여 형성된다. 상기 전하 분배 전극(CDE)는 상기 절연층(100)을 사이에 두고 상기 스토리지 라인(CST)과 다운 커패시터(Cdown)를 형성하고, 상기 절연층(120)을 사이에 두고 상기 제1 투과 화소 전극(TE1)과 업 커패시터(Cup)를 형성한다.

상기 제1 및 제2 투과 화소 전극(TE1, TE2), 상기 반사 화소 전극(RE) 및 상기 공통 전극(CE) 중 적어도 하나에는 상기 액정층(300)을 복수의 도메인으로 구분하는 적어도 하나 이상의 분할 패턴이 형성된다. 상기 도메인은 면적이 서로 동일하게 구분될 수도 있으나 서로 다른 면적으로 구분될 수도 있다. 상기 분할 패턴은 상기 제1 투과 화소 전극(TE1), 제2 투과 화소 전극(TE2), 상기 반사 화소 전극(RE) 및 상기 공통 전극(CE) 중 적어도 하나에 형성되며, 상기 액정의 방향자를 제어할 수 있도록 슬릿부, 돌기나 홀의 형태로 구비된다. 본 실시예에서는 상기 투과 화소 전극(TE)에 슬릿부가 형성된 것을 도시하였으나 이에 한정되는 것은 아니며, 상기 반사 화소 전극(RE)이나 상기 공통 전극(CE)에도 형성될 수 있으며, 상기 분할 패턴의 형태 또한 돌기나 홀의 형태로도 구비될 수 있다.

상기한 바와 같은 구조에 있어서, 상기 제n 게이트 라인(GL_n)의 일부 영역과 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 박막트랜지스터(T1)를 구성한다. 상기 제n 게이트 라인(GL_n)의 일부 영역과 제1 보조 소스 전극(SE1) 및 제1 보조 드레인 전극(DE1')은 제1 보조 박막트랜지스터(T1')를 구성한다. 상기 제n+1 게이트 라인(GL_n+1)의 일부 영역과 제2 보조 소스 전극(SE1") 및 제2 보조 드레인 전극(DE1")은 제2 보조 박막트랜지스터(T1")를 구성한다. 상기 제n 게이트 라인(GL_n)의 일부 영역과 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 박막트랜지스터(T2)를 구성한다.

도 15을 참조하면, 상기 제n 게이트 라인(GL_n)에 게이트 신호가 인가되면, 상기 게이트 신호에 응답하여 상기 제1 및 제2 박막트랜지스터(T1, T2)가 턴-온되고, 각각 제1 데이터 신호와 제2 데이터 신호를 출력한다. 따라서, 상기 제m 데이터 라인(DL_m)으로 인가된 제1 데이터 신호는 상기 제1 박막트랜지스터(T1)를 통과하여 상기 투과 화소 전극(TE)에 인가되어 충전되며, 상기 제m 보조 데이터 라인(DLm')으로 인가된 제2 데이터 신호는 상기 제2 박막트랜지스터(T2)를 각각 통과하여 상기 반사 화소 전극(RE)으로 인가되어 충전된다. 여기서 상기 제m 데이터 라인(DL_m)과 제m 보조 데이터 라인(DL_m')은 서로 다른 데이터 신호를 인가할 수 있으므로, 서로 다른 전압 레벨의 제1 화소 전압과 제2 화소 전압이 상기 투과 화소 전극(TE) 및 상기 반사 화소 전극(RE)로 인가될 수 있다.

한편, 상기 게이트 신호가 인가되면, 상기 게이트 신호에 응답하여 상기 제1 박막 트랜지스터(T1) 및 제1 보조 박막트랜지스터(T1')가 턴-온되고, 각각 제1 데이터 신호와 제1 보조 데이터 신호를 출력한다. 따라서, 제1 데이터 신호와 상기 제1 보조 데이터 신호는 상기 제1 투과 화소 전극(TE1) 및 상기 제2 투과 화소 전극(TE2)로 각각 인가되어 충전된다. 여기서, 상기 제1 투과 화소 전극(TE1) 및 제2 투과 화소 전극(TE2)으로 인가되는 신호가 동일하므로, 상기 제1 투과 화소 전극(TE1) 및 제2 투과 화소 전극(TE2)에 대응하는 제1 및 제2 액정 커패시터에는 동일한 전압 레벨의 제1 투과 화소 전압과 제2 투과 화소 전압이 각각 충전된다.

상기 제2 보조 박막트랜지스터(T1")는 상기 제n 게이트 라인(GL_n)으로 인가된 게이트 신호 이후에 상기 제n+1 게이트 라인(GL_n+1)으로 인가된 게이트 신호에 응답하여 턴-온되어 전압 조절 신호를 출력한다. 이에 따라, 상기 제2 보조 박막트랜지스터(T1")에 의해서 상기 제2 투과 화소 전극(TE2)과 상기 전하 분배 전극(CDE)이 전기적으로 연결된다. 따라서, 상기 제1 액정 커패시터에 충전된 상기 제1 투과 화소 전압과 상기 제2 액정 커패시터에 충전된 상기 제2 투과 화소 전압의 전압레벨이 상기 업 커패시터(Cup)와 상기 다운 커패시터(Cdown)에 의해서 조절된다. 구체적으로, 상기 업 커패시터(Cup)와 상기 다운 커패시터(Cdown)에 의해서 상기 제1 투과 화소 전압은 레벨업되고, 상기 제2 투과 화소 전압은 레벨다운된다. 이때, 상기 제1 투과 화소 전압의 레벨업 크기와 상기 제2 투과 화소 전압의 레벨다운 크기는 상기 업 커패시터(Cup)와 상기 다운 커패시터(C-down)의 커패시턴스 값에 따라서 변화된다. 이처럼 전압 조절부를 형성함으로써 상기 제1 투과 화소 전극(TE1)과 상기 제2 투과 화소 전극(TE2)에 서로 다른 전압이 인가될 수 있다.

상기한 바와 같이 투과 화소 전극(TE)을 제1 및 제2 투과 화소 전극(TE1, TE2)으로 분할 하고 상기 제1 및 제2 투과 화소 전극(TE1, TE2)을 서로 다른 화소 전압이 인가되도록 조절함으로써 단일 셀 갭을 구현할 수 있을 뿐만 아니라 서로 다른 각도로 액정을 배향시킬 수 있어 측면 시인성이 높아진 광시야각 액정 표시 장치를 제공할 수 있다.

이처럼 상기 투과 화소 전극(TE)과 상기 반사 화소 전극(RE)에 서로 다른 화소 전압이 인가될 수 있으므로, 상기 투과 영역(TA)과 반사 영역(RA)에 해당하는 액정층(300)에 포함된 액정분자들의 배향각도를 서로 다르게 조절할 수 있다. 그 결과, 상기 투과 화소 전극(TE)에 대응하는 액정층을 투과하는 광의 위상 지연값과 상기 반사 화소 전극(RE)에 대응하는 액정층을 지나는 광의 위상 지연값을 동일하게 조절할 수 있으며, 이에 따라 단일 셀 갭으로도 투과 영역(TA)과 반사 영역(RA)의 계조를 일치시킬 수 있다. 본 실시예에서는 각 화소에 별도의 보조 게이트 라인을 형성하는 대신 다음 화소의 게이트 라인을 이용하여 상기 제1 실시예와 동일한 효과를 낼 수 있다.

100 : 제1 기판 200 : 제2 기판
300 : 액정층 DE : 드레인 전극
DL : 데이터 라인 GL : 게이트 라인
RA : 반사 영역 RE : 반사 화소 전극
SE : 소스 전극 TA : 투과 영역
TE : 투과 화소 전극

Claims

각각 투과 영역과 반사 영역을 포함하는 복수의 화소를 포함하는 제1 기판;
상기 제1 기판에 대향하는 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이에 형성된 액정층을 포함하며,
상기 화소들 각각은
제1 게이트 신호에 응답하여 데이터 신호를 출력하는 제1 박막트랜지스터와 제2 박막트랜지스터;
상기 투과 영역에 형성되며, 상기 제1 박막트랜지스터에 연결되어 상기 데이터 신호를 입력받아 제1 화소 전압이 충전되는 투과 화소 전극;
상기 반사 영역에 형성되며, 상기 제2 박막트랜지스터에 연결되어 상기 데이터 신호를 입력받아 제2 화소 전압이 충전되는 반사 화소 전극; 및
상기 제1 게이트 신호 이후 발생된 제2 게이트 신호에 따라 상기 제1 화소 전압 및 제2 화소 전압을 조절하는 전압조절부를 포함하는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서,
상기 투과 영역의 셀 갭은 상기 반사 영역의 셀 갭과 동일하거나 큰 것을 특징으로 하는 액정 표시 장치.
제2항에 있어서,
상기 화소들 각각은
상기 제1 게이트 신호를 수신하는 제1 게이트 라인;
상기 제2 게이트 신호를 수신하는 제2 게이트 라인; 및
상기 데이터 신호를 수신하는 데이터 라인을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
제3항에 있어서,
상기 전압조절부는
소스 전극이 상기 제2 박막트랜지스터의 드레인 전극과 연결되고 상기 제2 게이트 신호에 응답하여 전압조절 신호를 출력하는 제3 박막트랜지스터;
상기 제3 박막트랜지스터의 드레인 전극과 연결되어 상기 전압조절 신호를 입력받아 충전되는 전하 분배 전극; 및
상기 전하 분배 전극과 중첩하여 상기 제1 화소 전압 및 제2 화소 전압을 조절하는 제1 커패시터를 형성하는 스토리지 라인을 포함하는 것을 특징으로 하는 액정 표시 장치.
제2항에 있어서,
상기 화소들 각각은
상기 제1 게이트 신호를 수신하는 게이트 라인; 및
상기 데이터 신호를 수신하는 데이터 라인을 포함하며,
상기 전압조절부는 다음 화소의 게이트 라인을 통해 상기 제2 게이트 신호를 수신하는 것을 특징으로 하는 액정 표시 장치.
제5항에 있어서,
상기 전압조절부는
소스 전극이 상기 반사 화소 전극과 연결되며, 상기 제2 게이트 신호에 응답하여 전압조절 신호를 출력하는 제3 박막트랜지스터;
상기 제3 박막트랜지스터의 드레인 전극과 연결되어 상기 전압조절 신호를 입력받아 충전되는 전하 분배 전극; 및
상기 전하 분배 전극과 중첩하여 상기 제1 화소 전압 및 상기 제2 화소 전압을 조절하는 제1 커패시터를 형성하는 스토리지 라인을 포함하는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서,
상기 제2 기판은 상기 각 화소의 색을 나타내는 컬러필터층; 및
상기 컬러필터층의 일 영역의 두께가 다른 영역의 두께보다 작은 값을 가지도록 상기 컬러필터층의 일 영역에 형성된 투명 유기막을 포함하는 액정 표시 장치.
제1항에 있어서,
상기 제2 기판은 상기 각 화소의 색을 나타내는 컬러필터층을 포함하며,
상기 컬러필터층은 상기 반사 영역에 대응하는 영역에 형성된 1개 이상의 관통홀을 포함하는 것을 특징으로 하는 액정 표시 장치.
제8항에 있어서,
상기 관통홀이 형성된 영역의 셀 갭은 나머지 영역의 셀 갭보다 큰 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서,
상기 제2 기판은 상기 투과 화소 전극 및 상기 반사 화소 전극과 함께 전계를 형성하는 공통 전극을 포함하며, 상기 투과 화소 전극과, 상기 반사 화소 전극 및 공통 전극 중 적어도 어느 하나에 형성되어 상기 액정층을 복수 개의 도메인으로 나누는 1개 이상의 분할 패턴을 갖는 것을 특징으로 하는 액정 표시 장치.
제9항에 있어서,
상기 반사 화소 전극은 요철부를 갖는 것을 특징으로 하는 액정 표시 장치.
제11항에 있어서,
상기 요철부는 상기 제1 기판의 일면과 평행한 베이스면과 상기 베이스면으로부터 돌출되어 배열된 복수의 볼록부를 포함하는 것을 특징으로 하는 액정 표시 장치.
제12항에 있어서,
각 볼록부는 제1 방향으로 제1 피치를 가지며, 상기 제1 방향과 다른 방향인 제2 방향으로 제2 피치를 가지며, 상기 제1 피치와 상기 제2 피치는 다른 것을 특징으로 하는 액정 표시 장치.
제13항에 있어서,
상기 볼록부의 표면은 상기 베이스면에 있어서 10° 이상의 접촉각을 갖는 것을 특징으로 하는 액정 표시 장치.
제11항에 있어서,
상기 볼록부의 최고점으로부터 상기 볼록부의 일측과 상기 베이스면이 만나는 부분까지의 거리는 상기 볼록부의 최고점으로부터 상기 볼록부의 타측과 상기 베이스면이 만나는 부분까지의 거리와 다른 것을 특징으로 하는 액정 표시 장치.
제10항에 있어서,
상기 도메인들의 면적은 서로 다른 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서,
상기 제1 기판 및 상기 제2 기판의 외부면에 각각 형성된 제1 편광판 및 제2 편광판; 및
상기 제1 기판과 상기 제1 편광판의 사이 및 상기 제2 기판과 상기 제2 편광판의 사이 중 적어도 하나에 형성된 위상 지연 필름을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
제17항에 있어서,
상기 제1 편광판, 상기 제2 편광판, 및 상기 위상 지연 필름 중 적어도 하나는 그 표면에 형성된 눈부심방지부를 포함하는 것을 특징으로 하는 액정 표시 장치.
각각 투과 영역과 반사 영역을 포함하는 복수의 화소를 포함하는 제1 기판을 준비하는 단계, 상기 제1 기판에 대향하는 제2 기판을 준비하는 단계 및 상기 제1 기판과 제2 기판 사이에 액정층을 형성하는 단계를 포함하며,
상기 제1 기판을 준비하는 단계는
제1 절연 기판 상에 제1 내지 제3 박막트랜지스터를 형성하는 단계;
상기 투과 영역에 상기 제1 박막트랜지스터에 연결된 투과 화소 전극을 형성하는 단계;
상기 반사 영역에 상기 제2 박막트랜지스터에 연결된 반사 화소 전극을 형성하는 단계; 및
상기 투과 화소 전극의 일부 영역과 중첩하는 전압조절부를 형성하는 단계를 포함하는 액정 표시 장치 제조 방법.
제19항에 있어서,
상기 투과 영역의 셀 갭과 상기 반사 영역의 샐 갭을 동일하거나 크게 형성하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
제20항에 있어서,
상기 제1 내지 제3 박막트랜지스터를 형성하는 단계는
상기 제1 기판 상에 제1 게이트 라인과 제2 게이트라인을 형성하는 단계;
상기 제1 기판 상에 상기 제1 및 제2 게이트 라인과 게이트 절연막을 사이에 두고 교차하는 데이터 라인을 형성하는 단계;
상기 제1 게이트 라인과 상기 데이터 라인과 연결된 제1 박막트랜지스터 및 제2 박막트랜지스터, 상기 제2 박막트랜지스터의 드레인 전극과 상기 제2 게이트 라인과 연결된 제3 박막트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
제21항에 있어서, 상기 전압 조절부를 형성하는 단계는,
상기 제1 및 제2 게이트 라인과 이격되어 절연된 스토리지 라인을 형성하는 단계; 및
상기 제3 박막트랜지스터에 연결되고, 상기 게이트 절연막을 사이에 두고 상기 스토리지 라인과 중첩하는 전하 분배 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
제22항에 있어서,
상기 전하 분배 전극은 보호층을 사이에 두고 상기 투과 화소 전극에 중첩하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
제22항에 있어서, 상기 제2 기판을 준비하는 단계는,
제2 절연 기판 상에 상기 투과 화소 전극 및 상기 반사 화소 전극과 함께 전계를 형성하는 공통 전극을 형성하는 단계 및 상기 공통 전극에 1 개 이상의 분할 패턴을 형성하는 단계를 포함하며,
상기 제1 기판을 준비하는 단계는 상기 투과 화소 전극과, 상기 반사 화소 전극 중 적어도 어느 하나에 1개 이상의 분할 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
제20항에 있어서,상기 제1 내지 제3 박막트랜지스터를 형성하는 단계는,
상기 제1 기판 상에 제1 게이트 라인과 제2 게이트 라인을 형성하는 단계;
상기 제1 기판 상에 상기 제1 및 제2 게이트 라인과 게이트 절연막을 사이에 두고 교차하는 데이터 라인을 형성하는 단계;
상기 제1 게이트 라인과 상기 데이터 라인과 연결된 제1 박막트랜지스터 및 제2 박막트랜지스터, 상기 투과 화소 전극과 상기 제2 게이트 라인과 연결된 제3 박막트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
제25항에 있어서,상기 전압 조절부를 형성하는 단계는,
상기 제1 및 제2 게이트 라인과 이격되어 절연된 스토리지 라인을 형성하는 단계; 및
상기 제3 박막트랜지스터에 연결되고, 상기 게이트 절연막을 사이에 두고 상기 스토리지 라인과 중첩하는 전하 분배 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
제26항에 있어서,
상기 전하 분배 전극은 보호층을 사이에 두고 상기 투과 화소 전극에 중첩하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
제25항에 있어서, 상기 제2 기판을 준비하는 단계는,
제2 절연 기판 상에 상기 투과 화소 전극 및 상기 반사 화소 전극과 함께 전계를 형성하는 공통 전극을 형성하는 단계 및 상기 공통 전극에 1 개 이상의 분할 패턴을 형성하는 단계를 포함하며,
상기 제1 기판을 준비하는 단계는 상기 투과 화소 전극과, 상기 반사 화소 전극 중 적어도 어느 하나에 1개 이상의 분할 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
각각 투과 영역과 반사 영역을 포함하는 복수의 화소를 포함하는 제1 기판;
상기 제1 기판에 대향하는 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이에 형성된 액정층을 포함하며,
상기 화소들 각각은
게이트 신호에 응답하여 제1 데이터 신호를 출력하는 제1 박막트랜지스터와 상기 게이트 신호에 응답하여 제2 데이터 신호를 출력하는 제2 박막트랜지스터;
상기 투과 영역에 형성되며, 상기 제1 박막트랜지스터에 연결되어 상기 제1 데이터 신호를 입력받아 제1 화소 전압이 충전되는 투과 화소 전극; 및
상기 반사 영역에 형성되며, 상기 제2 박막트랜지스터에 연결되어 상기 제2 데이터 신호를 입력받아 제2 화소 전압이 충전되는 반사 화소 전극을 포함하고,
상기 제2 기판은 상기 투과 화소 전극 및 상기 반사 화소 전극과 함께 전계를 형성하는 공통 전극을 포함하며,
상기 투과 화소 전극과, 상기 반사 화소 전극 및 공통 전극 중 적어도 어느 하나에 형성되어 상기 액정층을 복수 개의 도메인으로 나누는 1개 이상의 분할 패턴을 갖는 것을 특징으로 하는 액정 표시 장치.
제29항에 있어서,
상기 투과 영역의 셀 갭은 상기 반사 영역의 셀 갭과 동일하거나 큰 것을 특징으로 하는 액정 표시 장치.
제30항에 있어서,
상기 게이트 신호에 응답하여 제1 보조 데이터 신호를 출력하며 제1 보조 박막트랜지스터와, 상기 제1 보조 박막트랜지스터와 연결된 전압 조절부를 더 포함하며,
상기 투과 화소 전극은 상기 제1 박막트랜지스터의 드레인 전극에 연결되어 제1 투과 화소 전압이 충전되는 제1 투과 화소 전극과, 상기 제1 투과 화소 전극에 이격되어 형성되며 상기 제1 보조 박막트랜지스터에 연결되어 제2 투과 화소 전압이 충전되는 제2 투과 화소 전극을 포함하며,
상기 전압 조절부는 상기 게이트 신호 이후 발생된 다음 화소의 게이트 신호에 따라 상기 제1 투과 화소 전압 및 상기 제2 투과 화소 전압을 조절하는 것을 특징으로 하는 액정 표시 장치.