JP2011003739A - フォトダイオードアレイ - Google Patents

Abstract

【課題】印加電圧を増加させることなく、各フォトダイオードからの出力を増加することが可能なフォトダイオードアレイの提供。
【解決手段】アレイの構造は、半導体基板１Ｎとキャパシタ用電極Ｅ２との間に絶縁層Ｌを介してキャパシタＣ１が形成されている。また、Ｎ型の半導体基板１ＮとＰ型の第１半導体領域１ＰＡとの間に、ＰＮ接合が構成されることで、フォトダイオードＤ１が形成され、半導体基板１Ｎは第１電極Ｅ１に電気的に接続され、第１半導体領域１ＰＡは、第２半導体領域１ＰＢを介して、表面電極Ｅ３に接続されている。これらのフォトダイオードＤ１とキャパシタＣ１とは並列に接続されている。
【選択図】図２

Description

本発明は、ガイガーモードで動作する複数のフォトダイオードを備えたフォトダイオードアレイに関する。

アバランシェ・フォトダイオード（以下、ＡＰＤ）は、電圧を上げるとノイズも増えるため数百倍の増倍率が限度とされているが、ＡＰＤのブレークダウン電圧以上の逆バイアス電圧を加えると、１フォトンが入射しても放電現象を起こすようになる。この状態を「ガイガーモード」といい、増倍率が１００万倍程度になるので、入射したフォトンが１つであっても、これを信号としてカウントすることができる。

しかしながら、通常のＡＰＤでは、１つのＡＰＤに１つのフォトンが入射しても、複数のフォトンが入射しても、１つの信号としてカウントされ、フォトンの数を検出することはできない。

一方、フォトンカウンティング用光半導体素子「ＭＰＰＣ」（登録商標）では、ＡＰＤを小さい画素に分割し、これらの画素を２次元的に並列接続して光検出面を構成している。ＭＰＰＣでは、あるＡＰＤ画素がフォトンを検出してガイガー放電したとき、その画素のクエンチング（Quenching）抵抗の働きにより、パルス状の信号を得る。それぞれのＡＰＤ画素が各々フォトンをカウントするため、同じタイミングで複数個のフォトンが入射した時においても、総出力パルスの出力電荷量あるいは信号強度に応じて、入射したフォトン数が判明する。

このようなフォトダイオードアレイは、例えば、下記特許文献１に記載されており、優れた特性を発揮する。

国際公開第ＷＯ２００８／００４５４７号パンフレット

しかしながら、上述のＡＰＤ画素からの出力は、更に大きくすることが期待されている。単に、各ＡＰＤ画素への印加電圧を上昇させても出力は大きくなるが、この場合にはノイズが増加してしまう。

本発明は、このような課題に鑑みてなされたものであり、印加電圧を増加させることなく、各フォトダイオードからの出力を増加することが可能なフォトダイオードアレイを提供することを目的とする。

上述の課題を解決するため、本発明に係るフォトダイオードアレイは、複数のフォトダイオードを第１導電型の半導体基板に形成してなるフォトダイオードアレイにおいて、個々のフォトダイオードは、前記半導体基板の一方の表面側に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成されこの第１半導体領域よりも高い不純物濃度を有する第２導電型の第２半導体領域と、前記半導体基板に電気的に接続された第１電極と、前記第２半導体領域上に形成された表面電極と、を備え、個々のフォトダイオード毎に、前記第１半導体領域の外側の前記半導体基板上に、絶縁層を介して形成されたキャパシタ用電極と、前記表面電極に、その一方端が連続し、前記第１半導体領域上の絶縁層の表面に沿って延びた抵抗層（クエンチング抵抗）と、を備え、前記キャパシタ用電極と前記表面電極とは電気的に接続されており、前記個々のフォトダイオードの前記抵抗層の他方端は、共通の信号線に電気的に接続されていることを特徴とする。なお、抵抗層とは、これが接続される表面電極よりも抵抗率が高く、キャパシタを構成するキャパシタ用電極よりも抵抗率が高いものである。

この構造では、半導体基板とキャパシタ用電極との間に絶縁層を介してキャパシタが形成されている。また、第１導電型の半導体基板と第２導電型の第１半導体領域との間に、ＰＮ接合が構成されることで、フォトダイオードが形成され、半導体基板は第１電極に電気的に接続され、第１半導体領域は、第２半導体領域を介して、表面電極に接続されている。これらのフォトダイオードとキャパシタとは並列に接続されている。

このようなフォトダイオードアレイにおいては、個々のフォトダイオードをガイガーモードで動作させる場合、個々のフォトダイオードからの出力の利得は、そのダイオードの寄生容量に比例して増加するが、この利得は、当該フォトダイオードに対して、並列にキャパシタを接続しても増加する。すなわち、各フォトダイオードに十分な大きさのキャパシタを並列接続すれば、利得を増加させることが可能である。キャパシタは、フォトダイオードの表面電極から延びて、低不純物濃度の第１半導体領域の外側の半導体基板表面上に設けられており、キャパシタの容量が、絶縁層の厚みに依存して決定され易い構造になっており、絶縁層の誘電率を大きくするか、厚みを薄くすることで、容量を増加させ、増倍率を向上させることができる。また、キャパシタ容量と増倍率は、絶縁層に依存するので、入射したフォトンに応じて発生する光電子の増倍率が安定する。

また、この構造の場合、フォトダイオードの表面電極と、キャパシタのキャパシタ用電極を同時に形成することもできるので、製造方法が容易となるという利点もある。更に、個々のフォトダイオードに接続された抵抗層の他方端は、半導体基板の表面に沿って共通の信号線に電気的に接続されている。複数のフォトダイオードは、ガイガーモードで動作しており、各フォトダイオードは、共通の信号線に接続されているので、複数のフォトダイオードに同時にフォトンが入射した場合、複数のフォトダイオードの出力は全て共通の信号線に入力され、全体としては入射フォトン数に応じた高強度の信号として計測される。

表面電極の形状は、環状であってその内側に第１開口が形成され、表面電極に接続されるキャパシタ用電極と、当該表面電極との間に第２開口が形成されており、第１開口及び第２開口をそれぞれ介して、第１半導体領域内部に光が入射可能とされていることが好ましい。これにより、表面側から光が入射する場合の開口率を上昇させ、フォトンの検出精度を高めることができる。

また、キャパシタ用電極は、第１半導体領域上にも絶縁層を介して形成されていることが好ましい。すわなち、キャパシタ用電極が、ＰＮ接合が形成される第１半導体領域上にも形成されている場合、キャパシタの容量を増加させ、増倍率を向上させることができる。

また、特定のフォトダイオードにおいて、表面電極の形状は環状であって、キャパシタ用電極は、表面電極の第１の箇所に連続して延びており、表面電極の第１の箇所とは異なる第２の箇所に連続して延びた第２キャパシタ用電極を備え、第２キャパシタ用電極は半導体基板上に絶縁層を介して形成されていることとすることができる。表面電極は、環状であるため、異なった箇所から複数の電極を延ばし、そのキャパシタの容量を増加させ、増倍率を向上させることができる。

また、第２キャパシタ用電極に接続された特定のフォトダイオードと対を成して共通の前記信号線に接続された別のフォトダイオードは、その第１キャパシタ用電極の先端を延長し、その第１半導体領域上の絶縁層上を這って、前記半導体基板の直上に至り、絶縁層を介して形成された第３キャパシタ用電極を備え、前記第２キャパシタ用電極によって形成されるキャパシタの容量に対して、前記第３キャパシタ用電極によって形成されるキャパシタの容量は、誤差±１０％以内で等しく設定されている。この構造の場合、信号線に対して高密度にフォトダイオードとキャパシタを配置することができるが、これらのキャパシタ容量が等しいため、対をなすフォトダイオードの増倍率を等しくすることができる。

本発明のフォトダイオードによれば、印加電圧を増加させることなく、各フォトダイオードからの出力を増加することが可能である。

フォトダイオードアレイの斜視図である。 図１に示したフォトダイオードアレイのＩＩ−ＩＩ矢印断面図（ａ）と、その回路図（ｂ）である。 フォトダイオードアレイの全体の回路図である。 別の実施形態にかかるフォトダイオードアレイの斜視図である。 図４に示したフォトダイオードアレイのＶ−Ｖ矢印断面図である。 更に別の実施形態にかかるフォトダイオードアレイの斜視図である。 図６に示したフォトダイオードアレイのＶＩＩ−ＶＩＩ矢印断面図である。 フォトダイオードアレイをパッケージ内に収納した光検出装置の縦断面図である。

以下、実施の形態に係るフォトダイオードアレイについて説明する。なお、説明において、同一要素には同一符号を用いることとし、重複する説明は省略する。

図１は、フォトダイオードアレイの斜視図であり、図２は、図１に示したフォトダイオードアレイのＩＩ−ＩＩ矢印断面図（ａ）と、その回路図（ｂ）である。図３は、フォトダイオードアレイの全体の回路図である。

このフォトダイオードアレイ１０は、複数のフォトダイオードＤ１（図３参照）をＮ型（第１導電型）の半導体基板１Ｎに形成してなる。

個々のフォトダイオードＤ１は、半導体基板１Ｎの一方の表面側に形成されたＰ型（第２導電型）の第１半導体領域１ＰＡと、第１半導体領域１ＰＡ内に形成されこの第１半導体領域１ＰＡよりも高い不純物濃度を有するＰ型（第２導電型）の第２半導体領域１ＰＢとを有する。更に、フォトダイオードＤ１は、半導体基板１Ｎに電気的に接続された第１電極Ｅ１と、第２半導体領域１ＰＢ上に形成された表面電極Ｅ３とを有している。第１半導体領域１ＰＡの平面形状は四角形であり、第２半導体領域１ＰＢは第１半導体領域の内側に位置し、平面形状は四角形である。また、第１半導体領域１ＰＡの深さは、第２半導体領域１ＰＢよりも深い。なお、図１中の半導体基板１は、Ｎ型の半導体基板１Ｎと、Ｐ型の半導体領域１ＰＡ，１ＰＢの双方を含んだものを示している。

また、このフォトダイオードアレイ１０は、個々のフォトダイオードＤ１毎に、第１半導体領域１ＰＡの外側の半導体基板１Ｎ上に、絶縁層Ｌ（図２参照）を介して形成されたキャパシタ用電極Ｅ２と、表面電極Ｅ３に、その一方端が連続し、第１半導体領域１ＰＡ上の絶縁層Ｌの表面に沿って延びた抵抗層（クエンチング抵抗）Ｒ１とを備えている。なお、図１では、構造の明確化のため、図２に示した絶縁層Ｌの記載を省略している。

また、キャパシタ用電極Ｅ２は、本体部としてのキャパシタ用電極Ｅ２１と、接続部としての配線電極Ｅ２２からなる。半導体基板１Ｎ上に位置する本体部のキャパシタ用電極Ｅ２２（Ｅ２）と、第１開口を有する環状の表面電極Ｅ３とは、配線電極Ｅ２２を介して電気的に接続されている。個々のフォトダイオードＤ１に接続される抵抗層Ｒ１の他方端は、必要に応じて抵抗層Ｒ１に連続した配線電極を介して、共通の信号線ＴＬに電気的に接続されている。

図１においては、列方向に隣接する一対のフォトダイオード（半導体領域１ＰＡの直下の領域）は、共に、抵抗層Ｒ１を介して、行方向に延びる信号線ＴＬに接続されており、１つの信号線ＴＬには、複数対のフォトダイオードが、それぞれ抵抗層Ｒ１を介して接続されている。この行方向に延びる信号線ＴＬは、列方向に沿って複数本整列しており、個々の信号線ＴＬに対しても、同様に複数対のフォトダイオードが、それぞれ、抵抗層Ｒ１を介して接続されている。図１に示される各信号線ＴＬは、最終的には全て接続され、回路的には１本の信号線ＴＬとして、図３に示すような回路を構成する。

なお、抵抗層Ｒ１とは、これが接続される表面電極Ｅ３よりも抵抗率が高く、また、キャパシタを構成するキャパシタ用電極Ｅ２よりも抵抗率が高いものである。具体的には、抵抗層Ｒ１は、ポリシリコンからなり、残りの電極は全てアルミニウムなどの金属からなる。なお、半導体基板１がＳｉからなる場合には、電極材料としては、アルミニウムの他に、ＡｕＧｅ／Ｎｉなどもよく用いられる。また、Ｓｉを用いた場合におけるＰ型不純物としてはＢなどの３族元素が用いられ、Ｎ型不純物としては、Ｎ、Ｐ又はＡｓなどの５族元素が用いられる。なお、半導体の導電型であるＮ型とＰ型は、互いに置換して素子を構成しても、当該素子を機能させることができる。これらの不純物の添加方法としては、拡散法やイオン注入法を用いることができる。

絶縁層Ｌの材料としては、ＳｉＯ_２又はＳｉＮを用いることができる。また、キャパシタＣ１の容量を大きくするために、キャパシタ用電極Ｅ２２の直下の絶縁層Ｌの厚みを、その周囲よりも薄くしてもよい。厚みを薄くするためには、例えば、絶縁層Ｌの該当箇所のドライエッチングを行うか、或いは、該当する箇所にマスクをして絶縁層を基板全面に形成した後、このマスクを剥離してから、再度、絶縁層を基板全面に形成すればよい。絶縁層の形成方法としては、これがＳｉＯ_２からなる場合には、熱酸化法やスパッタ法を用いることができる。

上述の構造の場合、半導体基板１Ｎとキャパシタ用電極Ｅ２２（Ｅ２）との間に絶縁層Ｌを介してキャパシタＣ１（図２（ｂ）参照）が形成されている。また、Ｎ型の半導体基板１ＮとＰ型の第１半導体領域１ＰＡとの間に、ＰＮ接合が構成されることで、フォトダイオードＤ１（図２（ｂ））が形成されている。半導体基板１Ｎは、基板裏面に形成された第１電極Ｅ１に電気的に接続され、第１半導体領域１ＰＡは、第２半導体領域１ＰＢを介して、表面電極Ｅ３に接続されている。これらのフォトダイオードＤ１とキャパシタＣ１とは並列に接続され、抵抗層Ｒ１はフォトダイオードＤ１に対して直列に接続されている（図２（ｂ）参照）。

このようなフォトダイオードアレイにおいては、個々のフォトダイオードをガイガーモードで動作させる。ガイガーモードでは、フォトダイオードのブレークダウン電圧よりも大きな逆方向電圧をフォトダイオードのアノード／カソード間に印加する。すなわち、アノードには（−）電位Ｖ１を、カソードには（＋）電位Ｖ２を印加する。なお、これらの電位の極性は相対的なものであり、一方の電位をグランド電位とすることも可能である。

なお、アノードはＰ型の半導体領域１ＰＡであり、カソードはＮ型の半導体基板１Ｎである。このフォトダイオードは、アバランシェフォトダイオードとして機能し、フォトダイオードに光（フォトン）が入射すると、基板内部で光電変換が行われて光電子が発生し、図２（ａ）に示したＰ型半導体領域１ＰＡのＰＮ接合界面の近傍領域ＡＶＣにおいて、アバランシェ増倍が行われ、増幅された電子群は電極Ｅ１に向けて流れる。この構造の場合、個々のフォトダイオードＤ１からの出力の利得は、そのフォトダイオードＤ１の寄生容量（ＰＮ接合容量）に比例して増加するが、この利得は、当該フォトダイオードＤ１に対して、並列にキャパシタＣ１を接続すると増加する。すなわち、本実施形態では、各フォトダイオードＤ１に十分な大きさのキャパシタＣ１が並列接続されており、利得は増加する。キャパシタＣ１の容量は、フォトダイオードの接合容量よりも大きい。

キャパシタＣ１は、フォトダイオードＤ１の表面電極Ｅ３から延びて、第２半導体領域１ＰＢに対して、相対的に低不純物濃度の第１半導体領域１ＰＡの外側の半導体基板１Ｎの表面上に設けられている。高濃度半導体基板１ＮのＮ型不純物濃度は、低濃度半導体領域１ＰＡのＰ型不純物濃度よりも高く、キャパシタＣ１の電極間間隔は、絶縁層Ｌの厚みによって原則的には決定される。このように、キャパシタＣ１の容量は、絶縁層Ｌの厚みに依存して決定され易い構造になっており、絶縁層Ｌの誘電率を大きくするか、厚みを薄くすることで、その容量を増加させ、増倍率を向上させることができる。また、この構造では、キャパシタＣ１の容量と増倍率は、絶縁層Ｌに依存するので、入射したフォトンに応じて発生する光電子の増倍率も安定する。

また、この構造の場合、フォトダイオードＤ１の表面電極Ｅ３と、キャパシタＣ１のキャパシタ用電極Ｅ２を、例えばスパッタ法又は蒸着法によって、同時に形成することもできるので、製造方法が容易となるという利点もある。もちろん、パターニングはリフトオフ法で行ってもよいし、エッチング法で行ってもよい。なお、電極に連続するポリシリコンの抵抗層Ｒ１も、リフトオフ法もしくはエッチング法でパターニングすればよい。

更に、上述のように、個々のフォトダイオードＤ１に接続された抵抗層Ｒ１の他方端は、半導体基板１Ｎの表面に沿って共通の信号線ＴＬに電気的に接続されている。複数のフォトダイオードＤ１は、ガイガーモードで動作しており、各フォトダイオードＤ１は、共通の信号線ＴＬに接続されているので、複数のフォトダイオードＤ１に同時にフォトンが入射した場合、複数のフォトダイオードＤ１の出力は全て共通の信号線ＴＬに入力され、全体としては入射フォトン数に応じた高強度の信号として計測される。信号線ＴＬには、信号読み出し用の電圧降下が生じる負荷抵抗を接続してもよい。

図１に示す表面電極Ｅ３の形状は環状であって、その内側に第１開口が形成されている。表面電極Ｅ３に接続されるキャパシタ用電極Ｅ２１と、表面電極Ｅ３との間には隙間（第２開口）が形成されている。本体部のキャパシタ用電極Ｅ２１の形状はＬ字型であり、直線的な接続部の電極Ｅ２２の一端に連続している。矩形環状の表面電極Ｅ３の２辺に対向するように、Ｌ字型のキャパシタ用電極Ｅ２１が、概ねＬ字型の隙間を開けて配置してある。第１半導体領域１ＰＡ内部には、これらの第１開口及び第２開口をそれぞれ介して、光が入射可能とされている。これにより、表面側から光が入射する場合の開口率を上昇させ、フォトンの検出精度を高めることができる。

なお、上述の構造は、表面入射型のフォトダイオードアレイの構造であり、半導体基板の厚みを薄くして、裏面側の電極Ｅ１を透明電極としたり、半導体基板１Ｎの別の位置（例えば基板表面側）に配置すれば、裏面入射型のフォトダイオードアレイとして機能させることもできる。もちろん、このような変形は、他の実施形態においても適用することができる。

図４は、別の実施形態にかかるフォトダイオードアレイの斜視図である。図５は、図４に示したフォトダイオードアレイのＶ−Ｖ矢印断面図である。

この実施形態に係るフォトダイオードアレイは、図１に示したフォトダイオードアレイと比較して、キャパシタ用電極Ｅ２の形成領域のみが異なり、他の構成は、図１に示したものと同一である。なお、同図では、説明の明確化のため、表面の絶縁層Ｌの記載を省略しているが、実際には図５に示すように絶縁層Ｌが存在する。

本実施形態におけるキャパシタ用電極Ｅ２は、図１に示した本体部としてのキャパシタ用電極Ｅ２１と、拡張キャパシタ用電極Ｅ２３とからなる。本体部としてのキャパシタ用電極Ｅ２１は、図５に示した高不純物濃度の半導体基板１Ｎの直上に絶縁層Ｌを介して位置する部分である。拡張キャパシタ用電極Ｅ２３は、Ｌ字型のキャパシタ用電極Ｅ２１の内側の２辺に連続し、表面電極Ｅ３のとの間に介在して、表面電極Ｅ３に連続している。

換言すれば、キャパシタ用電極Ｅ２の拡張キャパシタ用電極Ｅ２３は、低不純物濃度の第１半導体領域１ＰＡ上に絶縁層Ｌを介して形成され、キャパシタＣ１’を構成している。すわなち、キャパシタ用電極Ｅ２が、ＰＮ接合が形成される第１半導体領域１ＰＡ上にも形成されている場合、元々のキャパシタＣ１（図５及び図２（ｂ）参照）に、拡張分のキャパシタＣ１’の容量が加わり、キャパシタ容量として増加させ、増倍率を向上させることができる。回路図としては、キャパシタＣ１とキャパシタＣ１’の合成キャパシタを新たなキャパシタＣ１として表現した場合、図３に示したものと同一となる。尤も、拡張キャパシタ用電極Ｅ２３の直下の半導体領域１ＰＡの不純物濃度は低いため、キャパシタ電極間の距離は、絶縁層Ｌのみの厚みではなく、その下の第１半導体領域１ＰＡの厚みも加えたものとなり、容量の増分は僅かである。

図６は、更に別の実施形態にかかるフォトダイオードアレイの斜視図である。図７は、図６に示したフォトダイオードアレイのＶＩＩ−ＶＩＩ矢印断面図である。
この実施形態に係るフォトダイオードアレイは、図１に示したフォトダイオードアレイと比較して、キャパシタ用電極Ｅ２の形成領域のみが異なり、他の構成は、図１に示したものと同一である。なお、同図では、説明の明確化のため、表面の絶縁層Ｌの記載を省略しているが、実際には図７に示すように絶縁層Ｌが存在する。

図１に示したものと同様に、表面電極Ｅ３の形状は矩形の環状であって、キャパシタ用電極Ｅ２は、表面電極Ｅ３の第１の箇所に接続部Ｅ２２を介して連続して延びており、本体部であるキャパシタ用電極Ｅ２１が高濃度の半導体基板１Ｎの直上に絶縁層Ｌを介して位置している（キャパシタＣ１）。更に、本実施形態では、表面電極Ｅ３の第１の箇所とは異なる第２の箇所に連続して延びた第２キャパシタ用電極Ｅ２４を備えている。第２キャパシタ用電極Ｅ２４は、第１半導体領域１ＰＡ上の絶縁層Ｌを這って、半導体基板１Ｎの直上に至るが、絶縁層Ｌを介して形成されている。主として、第２キャパシタ用電極Ｅ２４と半導体基板１Ｎとの間に、絶縁層Ｌを介して、付加的なキャパシタＣ１”が形成されており、この付加的なキャパシタＣ１”は、電極Ｅ２１によるキャパシタＣ１とは並列に接続されている。表面電極Ｅ３は、環状であるため、異なった箇所から複数の電極を延ばし、キャパシタの容量を増加させ、増倍率を向上させることができる。

また、第２キャパシタ用電極Ｅ２４に接続されたフォトダイオードと列方向に対を成すフォトダイオードは、第３キャパシタ用電極Ｅ２５に接続されている。すなわち、第３キャパシタ用電極Ｅ２５は、図１に示したＬ字型のキャパシタ用電極Ｅ２１の先端を延長したものであり、Ｌ字型であって、第１半導体領域１ＰＡ上の絶縁層Ｌを這って、半導体基板１Ｎの直上に至り、絶縁層Ｌを介して形成され、付加的なキャパシタＣ１０が形成されている。この付加的なキャパシタＣ１０は、電極Ｅ２１によるキャパシタＣ１とは並列に接続されている。この構造であっても、キャパシタの容量を増加させ、増倍率を向上させることができる。また、列方向に並ぶ一対のフォトダイオードに接続される各キャパシタ用電極の形状は、これらの間の信号線ＴＬに対して、非対称であって、相似でもないが、上述の構造とすることにより、フォトダイオード毎のキャパシタの総容量を等しくすることができる。

上記構造の場合、信号線ＴＬに対して高密度にフォトダイオードＤ１とキャパシタＣ１、Ｃ１”、Ｃ１０を配置することができるが、これらのキャパシタ総容量（Ｃ１＋Ｃ１”＝Ｃ１＋Ｃ１０）が、誤差±１０％以内で等しい（Ｃ１０＝Ｃ１”×１００±１０％）ため、対をなすフォトダイオードの増倍率を等しくすることができる。なお、ここでは便宜上、キャパシタの符号と容量は同一符号を用いて記載している。なお、回路図としては、キャパシタＣ１とキャパシタＣ１”又はＣ１０の合成キャパシタを、新たなキャパシタＣ１として表現した場合、図３に示したものと同一となる。

図８は、フォトダイオードアレイをパッケージ内に収納した光検出装置の縦断面図である。

この光検出装置は、金属円筒の下端部が断面Ｌ字型となるように外側に折れ曲がることで、リップ部を構成したステム１６と、ステム１６の外表面に、内側表面が固定された側管としての金属製のキャップ体１５とを備えている。キャップ体１５は、管軸ＡＸを有する円筒形の一端を塞いだハット型を有しており、このキャップ体１５の頂部にはガラス製の入射窓２０が取り付けられている。ステム１６とリード（ピン）１２，１４との間には、ガラス製のハーメチックシール１７が介在しており、これらからなる容器の内部は密閉状態とされている。リードピン１２は、ボンディングワイヤ１８を介して、上述のフォトダイオードアレイ１０の信号線ＴＬ（図１参照）に電気的に接続され、リードピン１４は、取り付け部材としての金属製の支持台１１を介して第１電極Ｅ１（図２（a）参照）に電気的に接続され、これらの間に逆バイアス電圧が印加される。

なお、支持台１１上には、フォトダイオードアレイ１０が固定される。また、リードピン１３は、ステム１６及びキャップ体１５に電気的に接続されている。

また、支持台１１、リードピン１２，１３，１４、ステム１６、キャップ体１５は、コバールからなる。

入射窓２０を介して、光（フォトン）２１が入射すると、これはフォトダイオードアレイ１０のいずれかの画素（フォトダイオードＤ１）の開口内に入射し、増倍されて、信号としてリード１２から取り出される。

本発明は、微弱光を検出するフォトダイオードアレイに利用することができる。

１Ｎ・・・半導体基板、Ｅ２・・・キャパシタ用電極、Ｌ・・・絶縁層、Ｃ１・・・キャパシタ、１ＰＡ・・・第１半導体領域、Ｄ１・・・フォトダイオード、Ｅ１・・・第１電極、１ＰＢ・・・第２半導体領域、Ｅ３・・・・表面電極。

Claims (5)

1. 複数のフォトダイオードを第１導電型の半導体基板に形成してなるフォトダイオードアレイにおいて、
   個々のフォトダイオードは、
   前記半導体基板の一方の表面側に形成された第２導電型の第１半導体領域と、
   前記第１半導体領域内に形成されこの第１半導体領域よりも高い不純物濃度を有する第２導電型の第２半導体領域と、
   前記半導体基板に電気的に接続された第１電極と、
   前記第２半導体領域上に形成された表面電極と、
   を備え、
   個々のフォトダイオード毎に、
   前記第１半導体領域の外側の前記半導体基板上に、絶縁層を介して形成された第１キャパシタ用電極と、
   前記表面電極に、その一方端が連続し、前記第１半導体領域上の絶縁層の表面に沿って延びた抵抗層と、
   を備え、
   前記第１キャパシタ用電極と前記表面電極とは電気的に接続されており、
   前記個々のフォトダイオードの前記抵抗層の他方端は、共通の信号線に電気的に接続されている、
   ことを特徴とするフォトダイオードアレイ。
2. 前記表面電極の形状は環状であってその内側に第１開口が形成され、
   前記表面電極に接続される前記第１キャパシタ用電極と、当該表面電極との間に第２開口が形成されており、
   前記第１開口及び前記第２開口をそれぞれ介して、前記第１半導体領域内部に光が入射可能とされている、
   ことを特徴とする請求項１に記載のフォトダイオードアレイ。
3. 前記第１キャパシタ用電極は、前記第１半導体領域上にも絶縁層を介して形成されていることを特徴とする請求項１に記載のフォトダイオードアレイ。
4. 特定の前記フォトダイオードにおいて、
   前記第１キャパシタ用電極は、前記表面電極の第１の箇所に連続して延びており、
   前記表面電極の形状は環状であって、前記表面電極の前記第１の箇所とは異なる第２の箇所に連続して延びた第２キャパシタ用電極を備え、前記第２キャパシタ用電極は前記半導体基板上に絶縁層を介して形成されている、
   ことを特徴とする請求項１又は２に記載のフォトダイオードアレイ。
5. 前記第２キャパシタ用電極に接続された前記特定のフォトダイオードと対を成して共通の前記信号線に接続されたフォトダイオードは、その第１キャパシタ用電極の先端を延長し、その第１半導体領域上を絶縁層を介して這って、前記半導体基板の直上に至り、絶縁層を介して形成された第３キャパシタ用電極を備え、前記第２キャパシタ用電極によって形成されるキャパシタの容量に対して、前記第３キャパシタ用電極によって形成されるキャパシタの容量は、誤差±１０％以内で等しく設定されている、
   ことを特徴とする請求項４に記載のフォトダイオードアレイ。

Images