JP2010528536A - 微細遅延分解能を有するプログラマブル遅延のための方法および装置 - Google Patents
微細遅延分解能を有するプログラマブル遅延のための方法および装置 Download PDFInfo
- Publication number
- JP2010528536A JP2010528536A JP2010509504A JP2010509504A JP2010528536A JP 2010528536 A JP2010528536 A JP 2010528536A JP 2010509504 A JP2010509504 A JP 2010509504A JP 2010509504 A JP2010509504 A JP 2010509504A JP 2010528536 A JP2010528536 A JP 2010528536A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- cell
- cells
- tri
- selection command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00234—Layout of the delay element using circuits having two logic levels
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
【選択図】 図2
Description
Claims (20)
- 受動ネットワークを含む遅延セルを有し、第一の時間遅延をもたらすことが出来る第一の遅延ステージと、
各遅延セルが、前記第一の時間遅延より大きな第二の時間遅延をもたらすことが出来るような、複数の遅延セルを含む第二の遅延ステージとを具備し、
前記第一の遅延ステージおよび前記第二の遅延ステージは、遅延選択コマンドに基づく総計時間遅延だけ、入力信号を遅延させるように構成されてなるプログラマブル時間遅延をもたらす装置。 - 前記第一の遅延セルは、
前記受動ネットワークに結合された第一のトライステートバッファと、
第二のトライステートバッファと、
前記受動ネットワークと前記第二のトライステートバッファに結合されたマルチプレクサとをさらに具備し、
前記遅延選択コマンドは、前記第一のトライステートバッファ、前記第二のトライステートバッファ、および前記マルチプレクサをコントロールする指定ビットを含んでなる請求項1記載の装置。 - 前記指定ビットがハイの状態にある場合、前記マルチプレクサは、前記入力信号を前記第一の遅延分だけ遅延させるために、前記受動ネットワークを回路伝送路に入れるように切り替える請求項2記載の装置。
- 前記指定ビットがローの状態にある場合、前記マルチプレクサは、前記受動ネットワークを隔離するために、前記受動ネットワークを前記回路伝送路から外すように切り替え、前記第一のトライステートバッファを高インピーダンス状態に置いてなる請求項2記載の装置。
- 前記複数の遅延セルの各々は、
第一のトライステートバッファと、
前記第一のトライステートバッファに結合された複数の離散的遅延エレメントと、
第二のトライステートバッファと、
前記複数の離散的遅延エレメントおよび前記第二のトライステートバッファに結合されたマルチプレクサとをさらに具備し、
前記遅延選択コマンドは、前記第一のトライステートバッファ、前記第二のトライステートバッファ、および前記マルチプレクサをコントロールする指定ビットを含んでなる請求項1記載の装置。 - 前記遅延選択コマンドにおける前記指定ビットの桁が、関連する遅延セル中の、
前記離散的遅延エレメント数に対応してなる請求項5記載の装置。 - 前記離散的遅延エレメントの数が、前記指定ビットの桁に対数的に比例してなる請求項6記載の装置。
- 前記離散的遅延エレメントが、インバータを具備してなる請求項5記載の装置。
- 前記第一の遅延セルおよび前記複数の遅延セルの各々が直列接続され、
前記入力信号は、前記第一の遅延セルの入力に提供され、
出力信号は前記複数の遅延セルの最終遅延セルにもたらされる請求項5記載の装置。 - 前記指定ビットがロー状態の場合、前記マルチプレクサは、前記複数の離散的遅延エレメントを隔離するために、前記複数の離散的遅延エレメントを前記回路伝送路から外すように切り替え、前記第一のトライステートバッファを高インピーダンス状態に置いてなる請求項5記載の装置。
- 前記複数の離散的遅延エレメントに結合されたフットスイッチをさらに具備し、
前記フットスイッチは、前記指定ビットがロー状態にあるとき、前記複数の離散的遅延エレメントに供給されるDCバイアス電圧をオフとするようにしてなる請求項10記載の装置。 - 前記第一および第二の遅延ステージが、CMOS集積回路製造技術を用いて実現されてなる請求項1記載の装置。
- 所望時間遅延に基づく遅延選択コマンドを受領することと、
複数の遅延セルの少なくとも一つは、受動ネットワークを具備する遅延エレメントを含み、前記遅延選択コマンドに従って複数の遅延セルから選択された、少なくとも一つの遅延エレメントを含む回路伝送路を確立することと、
入力信号が、前記確立した回路伝送路を通過するようにさせて、前記入力信号の所望の時間遅延を実現させることとを具備し、所望の時間遅延だけ入力信号を遅延させる方法。 - 複数の指定ビットとして前記遅延選択コマンドをもたらすことと、
各遅延セルの指定ビットに基づき、前記複数の遅延セルの各々内の回路副伝送路を決定することとをさらに具備し、
前記各回路副伝送路は、各遅延セル中の少なくとも一つの遅延エレメントに基づく増分遅延に寄与するように構成されてなる請求項13記載の方法。 - 前記遅延セルの指定ビットがロー状態の場合、前記複数の遅延セルの各々中の、前記少なくとも一つの遅延エレメントを隔離することをさらに具備してなる請求項14記載の方法。
- 前記遅延セルの指定ビットがロー状態のとき、前記複数の遅延セルの各々中の、前記少なくとも一つの遅延エレメントのDCバイアス電圧をオフにすることをさらに具備してなる請求項15記載の方法。
- 所望時間遅延に基づく遅延選択コマンドを受領する手段と、
複数の遅延セルの少なくとも一つは、受動ネットワークを具備する遅延エレメントを含み、前記遅延選択コマンドに従って複数の遅延セルから選択された、少なくとも一つの遅延エレメントを含む回路伝送路を確立する手段と、
入力信号が、前記確立した回路伝送路を通過するようにさせて、前記入力信号の所望の時間遅延を実現させる手段とを具備してなるプログラマブル時間遅延をもたらすデバイス。 - 複数の指定ビットとして前記遅延選択コマンドをもたらす手段と、
各遅延セルの指定ビットに基づき、前記複数の遅延セルの各々内の回路副伝送路を決定する手段とをさらに具備し、
前記各回路副伝送路は、前記各遅延セル中の少なくとも一つの遅延エレメントに基づく増分遅延に寄与するように構成されてなる請求項17記載のデバイス。 - 前記遅延セルの指定ビットがロー状態の場合、前記複数の遅延セルの各々中の、前記少なくとも一つの遅延エレメントを隔離する手段をさらに具備してなる請求項18記載のデバイス。
- 前記遅延セルの指定ビットがロー状態のとき、前記複数の遅延セルの各々中の、前記少なくとも一つの遅延エレメントのDCバイアス電圧をオフにする手段をさらに具備してなる請求項19記載のデバイス。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US93928807P | 2007-05-21 | 2007-05-21 | |
US60/939,288 | 2007-05-21 | ||
US12/116,516 | 2008-05-07 | ||
US12/116,516 US20080290924A1 (en) | 2007-05-21 | 2008-05-07 | Method and apparatus for programmable delay having fine delay resolution |
PCT/US2008/064266 WO2008144699A1 (en) | 2007-05-21 | 2008-05-20 | Method and apparatus for programmable delay having fine delay resolution |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010528536A true JP2010528536A (ja) | 2010-08-19 |
JP5185373B2 JP5185373B2 (ja) | 2013-04-17 |
Family
ID=40071832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010509504A Expired - Fee Related JP5185373B2 (ja) | 2007-05-21 | 2008-05-20 | 微細遅延分解能を有するプログラマブル遅延のための方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20080290924A1 (ja) |
EP (1) | EP2160835A1 (ja) |
JP (1) | JP5185373B2 (ja) |
KR (1) | KR20100020969A (ja) |
CN (1) | CN101682317B (ja) |
TW (1) | TW200913493A (ja) |
WO (1) | WO2008144699A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10078613B1 (en) * | 2014-03-05 | 2018-09-18 | Mellanox Technologies, Ltd. | Computing in parallel processing environments |
US9397646B2 (en) * | 2014-09-17 | 2016-07-19 | Qualcomm Incorporated | Delay circuit |
US9385737B1 (en) | 2014-12-11 | 2016-07-05 | Maxin Integrated Products, Inc. | Adaptive correction of interleaving errors in time-interleaved analog-to-digital converters |
US9319058B1 (en) * | 2015-02-10 | 2016-04-19 | Maxim Integrated Products, Inc. | Interleaving error correction and adaptive sample frequency hopping for time-interleaved analog-to-digital converters |
US9337820B1 (en) * | 2015-02-23 | 2016-05-10 | Qualcomm Incorporated | Pulse width recovery in clock dividers |
US10459510B1 (en) * | 2019-01-17 | 2019-10-29 | Qualcomm Incorporated | Power chain with delay adaptive switches |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6458007A (en) * | 1987-08-28 | 1989-03-06 | Hitachi Ltd | Clock correction system |
JPH02145816U (ja) * | 1989-05-15 | 1990-12-11 | ||
JPH06124137A (ja) * | 1991-01-23 | 1994-05-06 | Vitesse Semiconductor Corp | クロックスキューを制御する方法及び装置 |
US5465076A (en) * | 1991-10-04 | 1995-11-07 | Nippondenso Co., Ltd. | Programmable delay line programmable delay circuit and digital controlled oscillator |
JPH1194905A (ja) * | 1997-09-24 | 1999-04-09 | Advantest Corp | 半導体試験装置 |
JP2000293259A (ja) * | 1999-04-02 | 2000-10-20 | Advantest Corp | 遅延クロック生成装置および遅延時間測定装置 |
US6204710B1 (en) * | 1998-06-22 | 2001-03-20 | Xilinx, Inc. | Precision trim circuit for delay lines |
US6965520B1 (en) * | 2004-08-03 | 2005-11-15 | Texas Instruments Incorporated | Delay system for generating control signals in ferroelectric memory devices |
US20060132210A1 (en) * | 2004-12-22 | 2006-06-22 | Lsi Logic Corporation | Wide-range programmable delay line |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188720A (ja) * | 2001-12-21 | 2003-07-04 | Mitsubishi Electric Corp | Pll回路 |
US6952113B2 (en) * | 2003-08-20 | 2005-10-04 | International Business Machines Corp. | Method of reducing leakage current in sub one volt SOI circuits |
US7202703B2 (en) * | 2004-01-30 | 2007-04-10 | Intel Corporation | Single stage level restore circuit with hold functionality |
US7417482B2 (en) * | 2005-10-31 | 2008-08-26 | Qualcomm Incorporated | Adaptive voltage scaling for an electronics device |
-
2008
- 2008-05-07 US US12/116,516 patent/US20080290924A1/en not_active Abandoned
- 2008-05-20 CN CN200880016738XA patent/CN101682317B/zh not_active Expired - Fee Related
- 2008-05-20 WO PCT/US2008/064266 patent/WO2008144699A1/en active Application Filing
- 2008-05-20 JP JP2010509504A patent/JP5185373B2/ja not_active Expired - Fee Related
- 2008-05-20 KR KR1020097026250A patent/KR20100020969A/ko not_active Application Discontinuation
- 2008-05-20 EP EP08769537A patent/EP2160835A1/en not_active Withdrawn
- 2008-05-21 TW TW097118774A patent/TW200913493A/zh unknown
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6458007A (en) * | 1987-08-28 | 1989-03-06 | Hitachi Ltd | Clock correction system |
JPH02145816U (ja) * | 1989-05-15 | 1990-12-11 | ||
JPH06124137A (ja) * | 1991-01-23 | 1994-05-06 | Vitesse Semiconductor Corp | クロックスキューを制御する方法及び装置 |
US5465076A (en) * | 1991-10-04 | 1995-11-07 | Nippondenso Co., Ltd. | Programmable delay line programmable delay circuit and digital controlled oscillator |
JPH1194905A (ja) * | 1997-09-24 | 1999-04-09 | Advantest Corp | 半導体試験装置 |
US6204710B1 (en) * | 1998-06-22 | 2001-03-20 | Xilinx, Inc. | Precision trim circuit for delay lines |
JP2000293259A (ja) * | 1999-04-02 | 2000-10-20 | Advantest Corp | 遅延クロック生成装置および遅延時間測定装置 |
US6965520B1 (en) * | 2004-08-03 | 2005-11-15 | Texas Instruments Incorporated | Delay system for generating control signals in ferroelectric memory devices |
US20060132210A1 (en) * | 2004-12-22 | 2006-06-22 | Lsi Logic Corporation | Wide-range programmable delay line |
Also Published As
Publication number | Publication date |
---|---|
US20080290924A1 (en) | 2008-11-27 |
JP5185373B2 (ja) | 2013-04-17 |
WO2008144699A1 (en) | 2008-11-27 |
EP2160835A1 (en) | 2010-03-10 |
CN101682317B (zh) | 2012-06-13 |
TW200913493A (en) | 2009-03-16 |
CN101682317A (zh) | 2010-03-24 |
KR20100020969A (ko) | 2010-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9310830B2 (en) | High-speed I/O data system | |
JP5185373B2 (ja) | 微細遅延分解能を有するプログラマブル遅延のための方法および装置 | |
US6952123B2 (en) | System with dual rail regulated locked loop | |
US11411555B2 (en) | High speed digital phase interpolator with duty cycle correction circuitry | |
US8228105B2 (en) | Clock signal correction | |
JP2013243765A (ja) | ダイナミックバイアスを有するrfバッファ回路 | |
EP2564505B1 (en) | Level shifter for differential signals with balanced transition times | |
JP5971113B2 (ja) | 差動信号スキュー調整方法および送信回路 | |
JP2019531003A (ja) | 適応終端インピーダンスを有する高速ドライバ | |
US20240179034A1 (en) | Analog Channel Equalization and Channel Adaptation | |
WO2020068240A1 (en) | Dual power i/o receiver | |
US10579773B2 (en) | Layouting of interconnect lines in integrated circuits | |
US11863356B2 (en) | Analog receiver front-end with variable gain amplifier embedded in an equalizer structure | |
JP2007312321A (ja) | シリアル・パラレル変換用の半導体集積回路 | |
US11689351B2 (en) | Hybrid serial receiver circuit | |
JP2001196903A (ja) | ノイズ検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120406 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |