JP2010526442A - 複数のタイプのショットキ接合部を有するトランジスタの製造方法 - Google Patents

複数のタイプのショットキ接合部を有するトランジスタの製造方法 Download PDF

Info

Publication number
JP2010526442A
JP2010526442A JP2010506383A JP2010506383A JP2010526442A JP 2010526442 A JP2010526442 A JP 2010526442A JP 2010506383 A JP2010506383 A JP 2010506383A JP 2010506383 A JP2010506383 A JP 2010506383A JP 2010526442 A JP2010526442 A JP 2010526442A
Authority
JP
Japan
Prior art keywords
current electrode
metal
substrate
schottky
oblique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010506383A
Other languages
English (en)
Other versions
JP5354692B2 (ja
JP2010526442A5 (ja
Inventor
ダブリュ． ミン、ビョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2010526442A publication Critical patent/JP2010526442A/ja
Publication of JP2010526442A5 publication Critical patent/JP2010526442A5/ja
Application granted granted Critical
Publication of JP5354692B2 publication Critical patent/JP5354692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

ゲート電極（１４）を基板（１２）の上に配置されるように形成する。第１の斜め金属注入を第１の角度において基板中に行なった後に、第２の斜め金属注入を第２の角度において行なう。第１の斜め金属注入と第２の斜め金属注入とによって、第１の電流電極（２０）と第２の電流電極（２２）とが形成される。それぞれ第１の電流電極（２０）と第２の電流電極（２２）とはそれぞれ、金属組成が異なる少なくとも２つの領域を有する。金属層をゲート電極と第１の電流電極と第２の電流電極との上に配置されるように堆積する。金属層をアニール（３０）して、２つのショットキ接合部を第１の電流電極と第２の電流電極とのそれぞれにおいて形成する。２つのショットキ接合部は障壁レベルが異なる。

Description

本開示は概して半導体に関し、より具体的には、ショットキ接合部を有するトランジスタを製造するためのプロセスに関する。
ショットキ接合部を有するトランジスタを将来使用することが提案されている。なぜならば、現在市販されている金属酸化物半導体（ＭＯＳ）トランジスタに見られる従来のＰＮ接合部に対して優位性があるからである。たとえば、ソース／ドレイン寸法の制御がより正確に行なわれる。なぜならば、ソース／ドレイン組成が金属または金属合金であり、これらは、より低い温度で形成されるからである。ショットキ接合部トランジスタのソースおよびドレイン電極の組成の結果、これらの電極の伝導性は、従来のトランジスタ半導体材料よりも向上する。したがって、ショットキ接合部トランジスタにおけるソースおよびドレイン電極の方が抵抗が小さく、これは重要な特徴である。トランジスタ・チャネル寸法がますます小さくなり続けるにつれ、従来のソース／ドレイン半導体材料に付随する抵抗は、トランジスタの性能にとって、より重要で不利益なものになっている。
提案されているショットキ接合部を有するトランジスタは通常、形成すべき多数のプロセス・ステップを伴っている。プロセス・ステップの中には、付加的なマスキング層と寸法の小さい材料の選択エッチングとを必要とするものがある。そのため、このような提案された構造には、著しい製造コストまたは信頼性の問題がある。
本発明による方法の１つの形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の１つの形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の１つの形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の１つの形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の１つの形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の１つの形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の別の形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の別の形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の別の形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の別の形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の別の形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の別の形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の別の形態によって形成される半導体トランジスタを例示する断面形状である。 本発明による方法の別の形態によって形成される半導体トランジスタを例示する断面形状である。
本発明は、一例として例示しており、添付図によって限定されるものではない。添付図において、同様の参照符号は同様の要素を示している。図中の要素は、簡単および明瞭を目的として例示されており、必ずしも一定の比率では描かれていない。
図１に例示するのは、トランジスタ１０を作るためのプロセスの断面図である。例示した形態において、トランジスタ１０は金属酸化物半導体（ＭＯＳ）トランジスタである。最初に半導体基板１２を用意する。１つの形態では、半導体基板１２はシリコン基板である。他の形態では、半導体基板１２はシリコン・ウェル領域であっても良い。しかし半導体基板１２は、任意の半導体材料または材料の組み合わせから作ることができる、たとえばガリウムヒ素、シリコンゲルマニウム、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン、単結晶シリコン、およびこれらの組み合わせである。半導体基板１２の上に、ゲート誘電体層１６が配置されている。１つの形態では、ゲート誘電体層１６は二酸化ケイ素などの酸化物であり、半導体基板１２がシリコンであるときには半導体基板１２上に熱的に成長させる。他の形態では、ゲート誘電体層１６は、種々の高Ｋ（ｈｉｇｈ−ｋ）または高誘電率の誘電体材料のいずれかを用いて実現しても良い。本明細書で説明する図面は、説明の目的のために必ずしもサイズに比例してはいないことを理解されたい。トランジスタ１０はさらに、ゲート誘電体層１６の上に配置されたゲート１４を有している。ゲート１４は通常、堆積されてパターニングされる。１つの形態では、ゲート１４を、金属を含有させて作る。たとえば、ゲート材料としてシリサイド層または高濃度ドープされたポリシリコンなどを用いても良い。ゲート１４の側壁を、ゲート絶縁ライナ１８が囲んでいる。１つの形態では、ゲート絶縁ライナは堆積によって形成され、酸化ケイ素である。他のゲート材料およびゲート絶縁材料を用いても良いことを、十分に理解されたい。
トランジスタ１０は、「金属１注入」と標示される第１の金属注入を受ける。金属１注入は、垂直方向の基準に対してθ１の角度の注入にて行なう斜め注入である。金属１注入は所定の金属の注入である。１つの形態では、イッテルビウム（Ｙｂ）、ボロン（Ｂ）、またはプラチナ（Ｐｔ）のいずれかを、斜め注入を用いて注入する。金属１注入を行なう時間は、種々のプロセス因子に依存する。たとえば、温度、圧力、および所望する最終寸法（後述する）である。
図２に例示するのは、トランジスタ１０のさらなる処理であり、第１の電流電極２０と第２の電流電極２２とが、金属１注入ステップの結果として形成される。金属１注入の傾斜の性質によって、オフセットまたは間隔が第２の電流電極２２のエッジとゲート１４との間に存在する。オフセットが生じる理由は、ゲート１４によって斜め注入が、第２の電流電極２２のエッジとゲート１４とにおいてブロックされるからである。また、第１の電流電極２０は、ゲート絶縁ライナ１８の一部の下に配置されるように形成されている。第１の電流電極２０と第２の電流電極２２とは、他の点では実質的に対称的であり、半導体基板１２内での深さは実質的に同じである。第１の電流電極２０および第２の電流電極２２が、ソースおよびドレイン電極であるのかまたは逆であるのかは、実現されているのがＮチャネル・トランジスタであるのかＰチャネル・トランジスタであるのかに依存する。
図３に例示するのは、トランジスタ１０のさらなる処理であり、第２の金属注入（「金属２注入」と標示される）を行なう。第２の金属注入は、角度θ１と実質的に同じθ２の角度において行なう。種々の角度を用いて、上記の角度注入を実施しても良い。単に例として、ほぼ３０度〜６０度の角度範囲を実施しても良い。しかし、この範囲の外側にある角度も、トランジスタのゲート構造とライナおよび隣接する側壁スペーサ（もしあれば）の厚さとに応じて、用いて良い。しかし、ドーピング種、所望の構造寸法、および処理パラメータなどの因子に応じて、角度θ１は角度θ２と所定の量内で異なっていても良いことに注意されたい。異なるショットキ接合部を生成するために、次に説明するように、金属２注入は金属１注入とは異なるドーピング種である。金属２注入は、エルビウム（Ｅｒ）、ヒ素（Ａｓ）、またはアルミニウム（Ａｌ）のいずれかを用いて実施する。金属２注入用に用意する金属は、金属１注入用に用意するものと逆であっても良いことを理解されたい。
図４に例示するのは、２つの異なる金属注入を実施した後のトランジスタ１０のさらなる処理である。第１の電流電極２０の組成を変更して、第１の電流電極２０が、チャネル２６に直接隣接する当初の組成を含有する第１の領域を、第１の電流電極２０として含むようにする。チャネル２６からさらに離れて横方向に隣接する領域が、金属２注入によって変更されて、第１の電流電極２０’として指定される組成を有する。第１の電流電極２０と第１の電流電極２０’との両方が電気的および物理的に接続されて、一括して第１の電流電極として機能する。同様に、第２の電流電極２２の組成を変更して、第２の電流電極が、チャネル２６に直接隣接する第１の領域２４を含むようにする。チャネル２６からさらに離れて横方向に隣接する領域が、金属２注入によって変更されて、第２の電流電極２２’として指定される組成を有する。領域２４と第２の電流電極２２’との両方が電気的および物理的に接続されて、一括して第２の電流電極として機能する。
図５に例示するのは、トランジスタ１０のさらなる処理である。伝導性の金属層２８を、トランジスタ１０の上に配置されるように形成する。金属のコンフォーマルな堆積を行なって金属層２８を形成する。１つの形態では、金属層２８の組成は、銅、ニッケル、チタン、タングステンのいずれか１つであり、それらの合金を用いても良い。他の好適な金属を用いても良い。トランジスタ１０のアニール３０を行なって、金属層２８からの金属を反応させることによって、第１の電流電極と第２の電流電極との組成を変更する。上部に配置された金属層をアニールまたはキュアすることによって、第１の電流電極及び第２の電流電極の既存の材料とのシリサイド層を形成するとともに、以前に注入されたドーパントを活性化させる。アニール３０の温度は、低温アニールであり、通常は３５０℃〜５００℃の範囲である。またアニール３０は、単一ステップ・プロセスではなくて複数ステップ・アニールであっても良い。アニールに必要な時間は、選択した材料および他の処理パラメータに応じて変化する。金属層２８の未反応金属を、従来のドライ・エッチまたはウェット・エッチによって取り除く。
図６に例示するのは、トランジスタ１０のさらなる処理の断面である。第１の電流電極は、チャネル２６に直接隣接する第１の領域３６を有する第１の電流電極３１になっている。第２の電流電極は、チャネル２６に直接隣接する第１の領域４０と第２の領域３８とを有する電極３２になっている。第１の領域３６に横方向に隣接してチャネル２６からさらに離れているのは、第１の電流電極３１の別の部分である第２の領域３４である。金属／半導体界面があるために、ショットキ接合部が、第１の領域３６と半導体基板１２との間の接合部と、第２の領域３４と半導体基板１２との間の接合部とに存在する。ショットキ接合部は、非線形のインピーダンスを示す金属と半導体材料との間の界面である。第１の領域３６と半導体基板１２との間のショットキ接合部は、第１のショットキ接合部であり、第２のショットキ接合部が、半導体基板１２と第２の電流電極の領域４０との間に形成される。第３のショットキ接合部が、半導体基板と、第１の電流電極３１の領域３４および第２の電流電極３２の領域３８のそれぞれとの間に形成される。第１の領域３６と、領域４０と、領域３４および３８との金属含有量が異なっているために、３つのショットキ接合部はすべて障壁レベルが異なっている。第３のショットキ接合部は通常、障壁レベルが、第１のショットキ接合部および第２のショットキ接合部の障壁レベルの間である。この形態では、第１の電流電極３１がソースであって電流電極３２がドレインであるときに、第２のショットキ接合部は第１のショットキ接合部よりも高い。第１のショットキ接合部の方が障壁高さが低いことによって、ゲートのオン状態バイアス条件の下で第１の電流電極３１からチャネル内に自然に生じる寄生抵抗が減る。しかし第２のショットキ接合部の方が高い障壁を有することによって、オフ状態のバイアス条件の下で漏れ電流によってトランジスタが導通することが防がれる。こうして、漏れ電流耐性を有する効率的なトランジスタが提供されている。基板（またはウェル）と電流電極との間でショットキ接合部の値が異なることに付随する非対称性は、単純化された処理によって与えられる。特に、第１のショットキ接合部障壁と第２のショットキ接合部障壁との間の非対称性が、斜めイオン注入ステップを用いることによって与えられる。堆積および選択性エッチングなどの、より費用がかかり信頼性が低い処理が、回避されている。
図７に例示するのは、本発明の別の形態により形成されるトランジスタ４８の断面図である。トランジスタ４８は基板５０を有している。基板の、ゲートが求められる場所の上に、パターニングされたゲート酸化物層５２が配置されている。ゲート酸化物層５２の上にゲート５４が配置されている。ゲート５４の側壁に隣接してゲート５４の周囲全体に、絶縁ライナ５６が配置されている。１つの形態では、ゲート酸化物層５２と絶縁ライナ５６とは酸化ケイ素から形成されている。他の絶縁材料を用いても良い。所定の金属の斜めイオン注入である第１の金属注入を行なう。注入角度は、垂直方向の基準に対して角度θ１を有するように指定される。金属１注入は、所定の金属の注入である。１つの形態では、イッテルビウム（Ｙｂ）、ボロン（Ｂ）、またはプラチナ（Ｐｔ）のいずれかを、斜め注入を用いて注入する。金属１注入を行なう時間は、種々のプロセス因子に依存する。たとえば、温度、圧力、および所望する最終寸法（後述する）である。
図８に例示するのは、トランジスタ４８のさらなる処理であり、第１の金属のさらなるイオン注入を、しかし図７に示すものとは反対方向に行なう。イオン注入角度θ１は、図７で用いたものと同じままであり、トランジスタ４８を台座（図示せず）上で回転させることによって達成する。したがって、図７および８に例示したイオン注入は、１つの連続的なイオン注入ステップである。イオン注入の長さは、応用例に特有のものであり、選択した金属と結果として生じる注入された部材の所望の寸法とに依存する。
図９に例示するのは、トランジスタ４８のさらなる処理であり、トランジスタ４８の第１の電流電極６０と第２の電流電極６２とを形成する。チャネル６１によって、第１の電流電極６０が第２の電流電極６２から分離されている。イオン注入の斜め性質によって、第１の電流電極６０と第２の電流電極６２とはそれぞれ、絶縁ライナ５６の下に延びている。
図１０に例示するのは、トランジスタ４８のさらなる処理であり、垂直方向の基準に対して角度θ２で第２の金属注入を行なう。角度θ２は角度θ１とは異なっていることに注意されたい。角度θ２は、ゼロから、角度θ１よりも小さいかまたは少ない角度までの範囲である。第１の既述の実施形態の場合と同じように、異なるショットキ接合部を生成するために、次に説明するように、金属２注入は金属１注入とは異なるドーピング種である。金属２注入は、エルビウム（Ｅｒ）、ヒ素（Ａｓ）、またはアルミニウム（Ａｌ）のいずれかを用いて実施する。金属２注入用に用意する金属は、金属１注入用に用意するものと逆であっても良いことを理解されたい。
図１１に例示するのは、トランジスタ４８のさらなる処理であり、第２の金属のさらなるイオン注入を、しかし図１０に示すものとは反対方向に行なう。イオン注入角度θ２は、図１０で用いたものと同じままであり、トランジスタ４８を台座（図示せず）上で回転させることによって達成する。したがって、図１０および１１に例示したイオン注入は、１つの連続的なイオン注入ステップである。イオン注入の長さは、応用例に特有のものであり、選択した金属と結果として生じる注入された部材の所望の寸法とに依存する。
図１２に例示するのは、トランジスタ４８のさらなる処理であり、２つの異なる金属イオン注入を異なる角度で行なうことによる結果として生じる構造を完成させる。トランジスタ４８では、第１の電流電極と第２の電流電極との構造が変更されている。ここでは、第１の電流電極６０は、２つの領域（それぞれ６０および６０’と標示される）から形成されている。番号６０によって標示される領域では、第１の電流電極６０の組成の材料変化は起きていない。番号６０’によって標示される領域では、第１の電流電極の組成の変化が金属２注入により起きている。同様に、ここでは、第２の電流電極６２は、２つの領域（それぞれ６２および６２’と標示される）から形成されている。番号６２によって標示される領域では、第１の電流電極６２の組成の材料変化は起きていない。番号６２’によって標示される領域では、第２の電流電極の組成の変化が金属２注入により起きている。したがって、第１の電流電極と第２の電流電極との間に対称性が存在する一方で、トランジスタ４８の各電流電極内には組成の非対称性が存在する。２つの電流電極のうちどれがソースとして機能してどれがドレインとして機能するかは、チャネル領域６１の伝導性に依存する。
図１３に例示するのは、トランジスタ４８のさらなる処理である。金属のコンフォーマルな堆積を行なって金属層７０を形成する。１つの形態では、金属層７０の組成は、銅、ニッケル、チタン、タングステン、およびそれらの合金のいずれかである。アニール７２を所定の時間行なって、第１の電流電極と第２の電流電極との中に以前に注入されたドーパントを活性化させることと、金属層７０からの金属を反応させることによって第１の電流電極と第２の電流電極との中にシリサイド層を形成することとの両方を行なう。典型的なアニール温度は、３５０℃〜５００℃の任意の範囲である。しかしこの範囲の外側の温度も実施して良い。次に金属層７０の未反応金属を、従来のドライ・エッチまたはウェット・エッチによって取り除く。
図１４に例示するのは、トランジスタ４８のさらなる処理であり、障壁レベルまたは高さが異なるショットキ接合部を伴う部分を有する電流電極を形成する。第１のショットキ接合部が、第１の電流電極８２と関連して識別され、領域７４の底面と半導体基板５０との界面に主に存在する。第２のショットキ接合部が、第１の電流電極８２と関連して識別される。第２のショットキ接合部は、領域７６とチャネル６１との界面にある。第１のショットキ接合部の障壁高さは、金属注入によって変調されて、第２のショットキ接合部の障壁高さよりも高くなっている。その結果、第１の電流電極８２から基板５０への漏れ電流は、大いに妨げられている。第２のショットキ接合部の障壁高さは、第１のショットキ接合部の障壁高さよりも低い。第１の電流電極および第２の電流電極のそれぞれにおけるこの非対称性の結果、より速いトランジスタが提供される。しかしトランジスタ４８は、当該のショットキ接合部インターフェースの障壁高さが高い結果、バルクまたは基板５０への電流漏れから著しく保護されている。こうして、トランジスタ４８の不要で無用な電流漏れ成分が取り除かれている。ショットキ障壁レベルの非対称性は各電流電極内であることに注意されたい。第１の電流電極は第２の電流電極とは、しかしながら対称的である。実施されたのがＮチャネル・トランジスタなのかＰチャネル・トランジスタなのかに応じて、第１の電流電極はソースとして機能しても良いしドレインとして機能しても良い。同様の方法であるが相補的な方法で、トランジスタ４８は第２の電流電極８４を有し、第２の電流電極８４は領域８０と領域７８とを有している。領域８０と領域７８とはそれぞれ、基板５０との界面にショットキ接合部を有している。領域８０と基板５０との界面におけるショットキ接合部は、領域７４と基板５０とに付随するものと同じ「ショットキ接合部１」と標示される障壁高さを有している。領域７８と基板５０との界面におけるショットキ接合部は、領域７６と基板５０とに付随するものと同じ「ショットキ接合部２」と標示される障壁高さを有している。
ここに至って、ショットキ接合部を用いて電流漏れを選択的に最小限にするトランジスタを形成するための方法が提供されていることを理解されたい。非対称的なイオン注入を用いて、ショットキ接合部の障壁高さが異なる領域を有する電流電極を形成する。金属イオン注入を用いて、トランジスタの電流電極に付随する当該のショットキ接合部の障壁高さを信頼性高く変調する。斜めイオン注入を非斜めイオン注入とともに選択的に用いることによって、障壁高さの変調を信頼性高く実施することができる。説明した実施形態は、Ｎチャネル・トランジスタとＰチャネル・トランジスタとの両方に適用される。本明細書に記載した多くの実施形態を用いても良く、どの実施形態にするかの選択は、処理要求および所望するトランジスタ仕様に依存しても良い。
本発明を特定の伝導型または電位極性について説明してきたが、当業者であれば理解するように、伝導型と電位極性とは逆にしても良い。また説明および請求項における用語「前方」「後方」「最上部」「最下部」「の上に」「の下に」、「の上方に」、「の下方に」などは、もしあれば、説明を目的として使用されており、必ずしも永続的な相対位置を記述しているわけではない。このように使用される用語は適切な状況の下では交換可能であって、本明細書に記載した本発明の実施形態が、たとえば、本明細書に例示した方位以外かそうでなければ説明した方位以外で動作可能となっていることが理解される。
本発明を特定の実施形態を参照して本明細書で説明しているが、種々の変更および変形を、以下の請求項で述べる本発明の範囲から逸脱することなく行なうことができる。たとえば、本方法を用いて、トランジスタ以外に他の半導体デバイスを形成しても良い。たとえば、本明細書に記載したトランジスタでは、絶縁ライナ５６などのゲート絶縁ライナ以外に、ゲート側壁スペーサを用いても良い。側壁スペーサを用いることによって、図１４の領域７６および７８の横方向寸法の制御を高めても良い。側壁スペーサは、永続的であっても良いし使い捨てであっても良い。特定の金属を、第１の金属注入と第２の金属注入とに関連して説明してきたが、付加的な金属を、存在する処理パラメータおよび材料に応じて用いても良いことを十分に理解されたい。また本明細書に記載したトランジスタの他の要素に対して、具体的に列記した材料以外に、種々の半導体材料を用いても良い。したがって、明細書および図は限定的な意味ではなく例示的な意味で考慮すべきであり、このような変更はすべて、本発明の範囲に含まれることが意図されている。特定の実施形態に関して本明細書に記載されたどの利益、優位性、または問題に対する解決方法も、一部または全部の請求項の重大な、必須の、または本質的な特徴または要素として解釈すべきであることは意図されていない。
１つの形態では、本明細書において、ゲートを基板の上に配置されるように形成する方法が提供される。第１の斜め金属注入を第１の角度において基板中に行なった後に、第２の斜め金属注入を第２の角度において行なう。第１の斜め金属注入と第２の斜め金属注入とによって、第１の電流電極と第２の電流電極とが形成される。第１の電流電極と第２の電流電極とはそれぞれ、金属組成が異なる少なくとも２つの領域を有する。金属層をゲート電極と第１の電流電極と第２の電流電極との上に配置されるように堆積する。金属層をアニールして、２つのショットキ接合部を第１の電流電極と第２の電流電極とのそれぞれにおいて形成する。２つのショットキ接合部は障壁レベルが異なる。１つの形態では、第１の角度と第２の角度とは、垂直方向の基準に対して実質的に同じ角度として実現される。別の形態では、第１の電流電極は、金属組成が異なる少なくとも２つの領域を有する。第１の電流電極の下面と基板との第１の界面において第１のショットキ接合部を有する第１の金属組成の第１の領域を形成する。第１の電流電極のチャネル・エッジ面と基板との第２の界面において第２のショットキ接合部を有する第２の金属組成の第２の領域を形成する。
別の形態では、第１のショットキ接合部はショットキ障壁高さが第２のショットキ接合部よりも高い。さらに別の形態では、第１の斜め金属注入と第２の斜め金属注入とを異なる方向から行なう。１つの形態では、第１の斜め金属注入と第２の斜め金属注入とをそれぞれ、２つの実質的に反対方向から注入することによって行ない、第１の角度は第２の角度と異なっている。別の形態では、第１の電流電極と第２の電流電極とを、金属組成が異なる少なくとも２つの領域を有するように形成することを、第１の電流電極を、第１の領域と第２の領域とを伴って形成することによって行なう。第１の領域は、第１のショットキ障壁高さを有する第１のショットキ接合部を有する。第２の領域は、第２のショットキ障壁高さを有する第２のショットキ接合部を有する。第２の電流電極を、第１の領域と第２の領域とを伴って形成する。第１の領域は、第３のショットキ障壁高さを有する第３のショットキ接合部を有する。第２の領域は、第２のショットキ障壁高さを有する第２のショットキ接合部を有する。別の形態では、第１のショットキ障壁高さは第３のショットキ障壁高さよりも低い。
別の形態では、ゲート電極を基板の上に配置されるように形成することによってトランジスタを形成する方法が提供される。第１の斜め金属注入を第１の角度において基板中に行なった後に、第２の斜め金属注入を第２の角度において行なう。第１の斜め金属注入と第２の斜め金属注入とを異なる方向から行ない、第１の電流電極と第２の電流電極とを形成する。第１の電流電極と第２の電流電極とはそれぞれ、金属組成が異なる少なくとも２つの領域を有する。第１の電流電極は、第２の電流電極とは非対称的な組成を有する。金属層をゲート電極と第１の電流電極と第２の電流電極との上に配置されるように堆積する。金属層をアニールして、２つのショットキ接合部を第１の電流電極と第２の電流電極とのそれぞれにおいて形成する。２つのショットキ接合部は障壁レベルが異なる。別の形態では、第１の角度と第２の角度とは、垂直方向の基準に対して実質的に同じ角度として実現される。別の形態では、第１の電流電極が、金属組成が異なる少なくとも２つの領域を有することが、第１の電流電極の下面と基板との第１の界面に第１のショットキ接合部を有する第１の金属組成の第１の領域を形成することによってなされる。チャネル・エッジ面と基板との第２の界面に第２のショットキ接合部を有する第２の金属組成の第２の領域を形成する。別の形態では、第１のショットキ接合部はショットキ障壁高さが第２のショットキ接合部よりも高い。別の形態では、第１の電流電極と第２の電流電極とが、金属組成が異なる少なくとも２つの領域を有することが、第１の電流電極を、第１のショットキ障壁高さを有する第１のショットキ接合部を有する第１の領域を伴って形成することによってなされる。第１の電流電極を、第２のショットキ障壁高さを有する第２のショットキ接合部を有する第２の領域を伴って形成する。第２の電流電極を、第３のショットキ障壁高さを有する第３のショットキ接合部を有する第１の領域を伴って形成する。第２の電流電極を、第２のショットキ障壁高さを有する第２のショットキ接合部を有する第２の領域を伴って形成する。別の形態では、第１のショットキ障壁高さは第３のショットキ障壁高さよりも低い。
さらに別の形態では、ゲート電極を基板の上に配置されるように形成することによってトランジスタを提供するための方法が提供される。第１の斜め金属注入を第１の角度において基板中に、第１の方向から行なう。第２の斜め金属注入を第１の角度において基板中に、しかし第１の方向とは異なる第２の方向から行なう。第１の斜め金属注入と第２の斜め金属注入とによって、第１の電流電極と第２の電流電極とが基板内に形成される。基板中への第３の斜め金属注入を、第１の角度よりも小さい第２の角度において、第３の方向から行なう。第４の斜め金属注入を第２の角度において基板中に、しかし第３の方向とは異なる第４の方向から行なう。第１の電流電極と第２の電流電極とはそれぞれ、金属組成が異なる少なくとも２つの領域を有する。第１の電流電極は、第２の電流電極とは対称的な組成を有する。金属層をゲート電極と第１の電流電極と第２の電流電極との上に配置されるように堆積する。金属層をアニールして、２つのショットキ接合部を第１の電流電極と第２の電流電極とのそれぞれにおいて形成する。２つのショットキ接合部は障壁レベルが異なる。別の形態では、第１の方向は第２の方向と実質的に反対側である。別の形態では、第１の電流電極と第２の電流電極とのそれぞれにおける２つのショットキ接合部のうち第１のものは、ゲート電極の下に配置されたチャネル領域に隣接し、障壁高さが実質的に同じである。別の実施形態においては、第１の電流電極を形成することを、第１の電流電極の下面と基板との第１の界面に第１のショットキ接合部を有する第１の金属組成の第１の領域を形成することによって行なう。第１の電流電極のチャネル・エッジ面と基板との第２の界面において第２のショットキ接合部を有する第２の金属組成の第２の領域を形成する。別の実施形態においては、第１の斜め金属注入と第２の斜め金属注入とをそれぞれ行なうことを、イットリウム、ボロン、またはプラチナの１つを用いて斜め金属注入を行なうことによって実施する。別の形態では、第３の斜め金属注入と第４の斜め金属注入とをそれぞれ行なうことを、エルビウム、ヒ素、またはアルミニウムの１つを用いて斜め金属注入を行なうことによって実施する。
他に記載がない限り、「第１の」および「第２の」などの用語は、このような用語が記述する要素を任意に区別するために用いられている。したがって、これらの用語は必ずしも、このような要素の時間または他の優先順位を示すことが意図されているわけではない。

Claims (20)

  1. 方法であって、
    基板を用意すること、
    ゲート電極を前記基板の上に配置されるように形成すること、
    第１の斜め金属注入を第１の角度において前記基板中に行なった後に、第２の斜め金属注入を第２の角度において行なうことであって、第１の斜め金属注入と第２の斜め金属注入とによって第１の電流電極と第２の電流電極とが形成され、前記第１の電流電極と前記第２の電流電極とはそれぞれ、金属組成が異なる少なくとも２つの領域を有する、前記注入を行なうこと、
    金属層を前記ゲート電極と前記第１の電流電極と前記第２の電流電極との上に配置されるように堆積すること、
    前記金属層をアニールして、障壁レベルの異なる２つのショットキ接合部を前記第１の電流電極及び前記第２の電流電極のそれぞれにおいて形成すること
    を備える方法。
  2. 前記第１の角度と前記第２の角度とを、垂直方向の基準に対して実質的に同じ角度で実現することをさらに備える、請求項１に記載の方法。
  3. 金属組成が異なる少なくとも２つの領域を有する第１の電流電極において、さらに、
    前記第１の電流電極の下面と前記基板との第１の界面に第１のショットキ接合部を有する第１の金属組成の第１の領域を形成すること、
    前記第１の電流電極のチャネル・エッジ面と前記基板との第２の界面に第２のショットキ接合部を有する第２の金属組成の第２の領域を形成すること
    を備える、請求項１に記載の方法。
  4. 前記第１のショットキ接合部はショットキ障壁高さが前記第２のショットキ接合部よりも高い、請求項３に記載の方法。
  5. 前記第１の斜め金属注入と前記第２の斜め金属注入とを異なる方向から行なう、請求項１に記載の方法。
  6. 前記第１の斜め金属注入と前記第２の斜め金属注入とはそれぞれ、２つの実質的に反対方向から注入することをさらに含み、前記第１の角度は前記第２の角度と異なる、請求項１に記載の方法。
  7. 金属組成が異なる少なくとも２つの領域を有する第１の電流電極と第２の電流電極とにおいて、さらに、
    前記第１の電流電極を、第１のショットキ障壁高さを有する第１のショットキ接合部を有する第１の領域を伴って形成すること、
    前記第１の電流電極を、第２のショットキ障壁高さを有する第２のショットキ接合部を有する第２の領域を伴って形成すること、
    前記第２の電流電極を、第３のショットキ障壁高さを有する第３のショットキ接合部を有する第１の領域を伴って形成すること、
    前記第２の電流電極を、前記第２のショットキ障壁高さを有する第２のショットキ接合部を有する第２の領域を伴って形成すること
    を備える、請求項１に記載の方法。
  8. 前記第１のショットキ障壁高さは前記第３のショットキ障壁高さよりも低い、請求項７に記載の方法。
  9. 方法であって、
    基板を用意すること、
    ゲート電極を前記基板の上に配置されるように形成すること、
    第１の斜め金属注入を第１の角度において前記基板中に行なった後に、第２の斜め金属注入を第２の角度において行なって、第１の電流電極と第２の電流電極とを形成することであって、前記第１の斜め金属注入と前記第２の斜め金属注入とを異なる方向から行ない、前記第１の電流電極と前記第２の電流電極とはそれぞれ、金属組成が異なる少なくとも２つの領域を有し、前記第１の電流電極は、前記第２の電流電極とは非対称的な組成を有する、前記第１の電流電極と前記第２の電流電極とを形成すること、
    金属層をゲート電極と第１の電流電極と第２の電流電極との上に配置されるように堆積すること、
    金属層をアニールして、障壁レベルの異なる２つのショットキ接合部を第１の電流電極と第２の電流電極とのそれぞれにおいて形成すること
    を備える方法。
  10. 前記第１の角度と前記第２の角度とを、垂直方向の基準に対して実質的に同じ角度で実現することをさらに備える、請求項９に記載の方法。
  11. 金属組成が異なる少なくとも２つの領域を有する第１の電流電極において、さらに、
    前記第１の電流電極の下面と前記基板との第１の界面に第１のショットキ接合部を有する第１の金属組成の第１の領域を形成すること、
    チャネル・エッジ面と前記基板との第２の界面に第２のショットキ接合部を有する第２の金属組成の第２の領域を形成すること
    を備える、請求項９に記載の方法。
  12. 前記第１のショットキ接合部はショットキ障壁高さが前記第２のショットキ接合部よりも高い、請求項１１に記載の方法。
  13. 金属組成が異なる少なくとも２つの領域を有する第１の電流電極と第２の電流電極とにおいて、さらに、
    前記第１の電流電極を、第１のショットキ障壁高さを有する第１のショットキ接合部を有する第１の領域を伴って形成すること、
    前記第１の電流電極を、第２のショットキ障壁高さを有する第２のショットキ接合部を有する第２の領域を伴って形成すること、
    前記第２の電流電極を、第３のショットキ障壁高さを有する第３のショットキ接合部を有する第１の領域を伴って形成すること、
    前記第２の電流電極を、前記第２のショットキ障壁高さを有する第２のショットキ接合部を有する第２の領域を伴って形成すること
    を備える、請求項９に記載の方法。
  14. 前記第１のショットキ障壁高さは前記第３のショットキ障壁高さよりも低い、請求項１３に記載の方法。
  15. 方法であって、
    基板を用意すること、
    ゲート電極を前記基板の上に配置されるように形成すること、
    第１の斜め金属注入を第１の角度において前記基板中に、第１の方向から行なうこと、
    第２の斜め金属注入を前記第１の角度において前記基板中に、前記第１の方向とは異なる第２の方向から行なうことであって、前記第１の斜め金属注入と前記第２の斜め金属注入とによって第１の電流電極と第２の電流電極とが基板内に形成される、前記第２の斜め金属注入を行なうこと、
    第３の斜め金属注入を前記基板中に、前記第１の角度よりも小さい第２の角度において、第３の方向から行なうこと、
    第４の斜め金属注入を前記第２の角度において前記基板中に、前記第３の方向とは異なる第４の方向から行なうことであって、前記第１の電流電極と前記第２の電流電極とはそれぞれ、金属組成が異なる少なくとも２つの領域を有し、前記第１の電流電極は、前記第２の電流電極とは対称的な組成を有する、前記第４の斜め金属注入を行なうこと、
    金属層を前記ゲート電極と前記第１の電流電極と前記第２の電流電極との上に配置されるように堆積すること、
    前記金属層をアニールして、障壁レベルの異なる２つのショットキ接合部を前記第１の電流電極及び前記第２の電流電極のそれぞれにおいて形成すること
    を備える方法。
  16. 前記第１の方向を、前記第２の方向と実質的に反対側に実現することをさらに備える、請求項１５に記載の方法。
  17. 前記第１の電流電極及び前記第２の電流電極のそれぞれにおける２つのショットキ接合部のうち第１のものは、前記ゲート電極の下に配置されたチャネル領域に隣接し、障壁高さが実質的に同じである、請求項１５に記載の方法。
  18. 前記第１の電流電極を形成することはさらに、
    前記第１の電流電極の下面と前記基板との第１の界面に第１のショットキ接合部を有する第１の金属組成の第１の領域を形成すること、
    前記第１の電流電極のチャネル・エッジ面と前記基板との第２の界面に第２のショットキ接合部を有する第２の金属組成の第２の領域を形成すること
    を含む、請求項１５に記載の方法。
  19. 前記第１の斜め金属注入と前記第２の斜め金属注入とをそれぞれ行なうことはさらに、斜め金属注入を、イットリウム、ボロン、およびプラチナの群からなる金属を用いて行なうことを含む、請求項１５に記載の方法。
  20. 前記第３の斜め金属注入と前記第４の斜め金属注入とをそれぞれ行なうことはさらに、斜め金属注入を、エルビウム、ヒ素、およびアルミニウムの群からなる金属を用いて行なうことを含む、請求項１５に記載の方法。
JP2010506383A 2007-05-04 2008-04-09 複数のタイプのショットキ接合部を有するトランジスタの製造方法 Expired - Fee Related JP5354692B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/744,638 2007-05-04
US11/744,638 US7858505B2 (en) 2007-05-04 2007-05-04 Method of forming a transistor having multiple types of Schottky junctions
PCT/US2008/059739 WO2008137243A1 (en) 2007-05-04 2008-04-09 Method of forming a transistor having multiple types of schottky junctions

Publications (3)

Publication Number Publication Date
JP2010526442A true JP2010526442A (ja) 2010-07-29
JP2010526442A5 JP2010526442A5 (ja) 2011-06-16
JP5354692B2 JP5354692B2 (ja) 2013-11-27

Family

ID=39939815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010506383A Expired - Fee Related JP5354692B2 (ja) 2007-05-04 2008-04-09 複数のタイプのショットキ接合部を有するトランジスタの製造方法

Country Status (6)

Country Link
US (1) US7858505B2 (ja)
JP (1) JP5354692B2 (ja)
KR (1) KR101433993B1 (ja)
CN (1) CN101675526B (ja)
TW (1) TWI443752B (ja)
WO (1) WO2008137243A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118973A (ja) * 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法及びその半導体装置
CN108878517A (zh) * 2018-06-28 2018-11-23 济南大学 肖特基结导通型金属氧化物半导体场效应管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633473A (ja) * 1986-06-20 1988-01-08 ローラル・エアロスペイス・コーポレイション シヨツトキ−障壁ホトダイオ−ドを形成するための注入方法および構造体
JP2001068662A (ja) * 1999-08-31 2001-03-16 Fujitsu Ltd 半導体装置の製造方法
JP2004235603A (ja) * 2002-06-24 2004-08-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2005026563A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283202A (en) 1986-03-21 1994-02-01 Advanced Power Technology, Inc. IGBT device with platinum lifetime control having gradient or profile tailored platinum diffusion regions
US4875082A (en) 1986-06-20 1989-10-17 Ford Aerospace Corporation Schottky barrier photodiode structure
US6339005B1 (en) 1999-10-22 2002-01-15 International Business Machines Corporation Disposable spacer for symmetric and asymmetric Schottky contact to SOI MOSFET
US6303479B1 (en) 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US6376342B1 (en) 2000-09-27 2002-04-23 Vanguard International Semiconductor Corporation Method of forming a metal silicide layer on a source/drain region of a MOSFET device
US6509609B1 (en) 2001-06-18 2003-01-21 Motorola, Inc. Grooved channel schottky MOSFET
JP4636844B2 (ja) * 2004-10-07 2011-02-23 パナソニック株式会社 電子デバイスの製造方法
US20060091490A1 (en) * 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
JP4504214B2 (ja) * 2005-02-04 2010-07-14 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633473A (ja) * 1986-06-20 1988-01-08 ローラル・エアロスペイス・コーポレイション シヨツトキ−障壁ホトダイオ−ドを形成するための注入方法および構造体
JP2001068662A (ja) * 1999-08-31 2001-03-16 Fujitsu Ltd 半導体装置の製造方法
JP2004235603A (ja) * 2002-06-24 2004-08-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2005026563A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JP5354692B2 (ja) 2013-11-27
CN101675526A (zh) 2010-03-17
US7858505B2 (en) 2010-12-28
KR101433993B1 (ko) 2014-08-25
CN101675526B (zh) 2012-03-21
TW200901333A (en) 2009-01-01
KR20100016172A (ko) 2010-02-12
TWI443752B (zh) 2014-07-01
WO2008137243A1 (en) 2008-11-13
US20080274601A1 (en) 2008-11-06

Similar Documents

Publication Publication Date Title
US10050126B2 (en) Apparatus and method for power MOS transistor
US20140346577A1 (en) Electronic device with asymmetric gate strain
TW201242022A (en) Transistors with high concentration of boron doped germanium
US8980718B2 (en) PMOS transistors and fabrication method
US8159024B2 (en) High voltage (>100V) lateral trench power MOSFET with low specific-on-resistance
US9865505B2 (en) Method for reducing N-type FinFET source and drain resistance
KR101753076B1 (ko) 채널과 드레인 영역들 사이의 도핑 영역들을 포함하는 전자 디바이스 및 이를 형성하는 공정
KR101760659B1 (ko) 채널 영역 아래에 배치되고 채널 영역보다 높은 도펀트 농도를 가지는 도핑 영역을 포함하는 전자 디바이스 및 이를 형성하는 공정
CN102386234A (zh) 半导体元件与其形成方法
US20070145474A1 (en) Vertical-gate mos transistor for high voltage applications with differentiated oxide thickness
US20080150026A1 (en) Metal-oxide-semiconductor field effect transistor with an asymmetric silicide
TWI751431B (zh) 具有低閃爍雜訊的半導體裝置及其形成方法
US7572703B2 (en) Method for manufacturing a vertical-gate MOS transistor with countersunk trench-gate
US11257949B2 (en) Transistor devices and methods of forming transistor devices
US20050104140A1 (en) Low-power multiple-channel fully depleted quantum well CMOSFETs
US20170213909A1 (en) Method for Fabricating a Shallow and Narrow Trench FET
JP5354692B2 (ja) 複数のタイプのショットキ接合部を有するトランジスタの製造方法
US7400013B1 (en) High-voltage transistor having a U-shaped gate and method for forming same
TWI698014B (zh) 半導體裝置及其製造方法
US8878287B1 (en) Split slot FET with embedded drain
US20120104467A1 (en) Self-aligned contact structure trench jfet
US11316043B2 (en) Semiconductor transistor device and method of manufacturing the same
US10128330B1 (en) Semiconductor device with a buried junction layer having an interspersed pattern of doped and counter-doped materials
KR100940161B1 (ko) 모스트랜지스터 및 그 제조방법
KR20050022792A (ko) 반도체 소자의 전계 효과 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110407

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

R150 Certificate of patent or registration of utility model

Ref document number: 5354692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees