JP2010511337A - ガロア体gf(q)におけるldpc符号を復号する方法および機器 - Google Patents
ガロア体gf(q)におけるldpc符号を復号する方法および機器 Download PDFInfo
- Publication number
- JP2010511337A JP2010511337A JP2009538746A JP2009538746A JP2010511337A JP 2010511337 A JP2010511337 A JP 2010511337A JP 2009538746 A JP2009538746 A JP 2009538746A JP 2009538746 A JP2009538746 A JP 2009538746A JP 2010511337 A JP2010511337 A JP 2010511337A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- variable node
- node
- message
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
- H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
- H03M13/1122—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule storing only the first and second minimum values per check node
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6583—Normalization other than scaling, e.g. by subtraction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
- H03M13/3916—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding for block codes using a trellis or lattice
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
変数ノードからの少なくとも1つのメッセージを、変数ノードに対応する位置に最も有望なシンボルを有する確率と前記位置に現在のシンボルを有する確率との比を表す情報によって、前記値の関数として初期設定するステップと、
制御ノードから特定の変数ノードへの、特定のシンボルに関連する少なくとも1つのメッセージを、特定の変数ノードのところの前記特定のシンボルを使って制御ノードにおいて式を満たすシンボルのシーケンスの間で、制御ノードにおいて特定の変数ノード以外の変数ノードから受け取られる、それぞれが式を満たすシーケンス内のその別の変数ノードと関連付けられたシンボルに関連するメッセージの最大値が取る最小値として求めるステップと、
すべてのシンボルに関連する変数ノードから制御ノードへのメッセージを、前記メッセージの最小値がヌルになるように求めるステップと
のうちの少なくとも1つを含むことを特徴とする方法を提案する。
アルファベットの各シンボルごとに、シンボルの非ヌルビットに関連する、変数ノードに対応する位置までの2進対数尤度比の和を求めるステップと、
求められた和の最小値を求めるステップと、
そのように求められた各和からそのように求められた最小値を減じるステップと
を含む。
各変数ノードごとに、事後情報が最小であるシンボルを求め、
そのようにすべての変数ノードについて求められたシンボルのシーケンスが符号語である場合、前記符号語を推定語として使用する。
各シンボルごとに、前記変数ノードのところのシンボルに関連する初期メッセージと、変数ノードにおいて所与の制御ノード以外の制御ノードから受け取られる、シンボルに関連するすべてのメッセージの和を求めるステップと、
そのように求められた和の最小値を求めるステップと、
各シンボルごとに、そのように求められたシンボルに関連する和からそのように求められた最小値を減じるステップと
を含む。
各シンボルごとに、制御ノードにおいて制御ノードと関連付けられた各変数ノードの一部分だけから受け取られるメッセージの最大値が取る最小値と等しい中間値を求めるステップと、
中間値と、制御ノードと関連付けられた前記部分に属さない変数ノードから受け取られたメッセージとから、最大値が取る最小値を求めるステップと
を含むことができる。
各シンボルごとに、前記制御ノードに接続された変数ノードの一部分だけと関連付けられたシンボルのシーケンスの間で、シーケンスのシンボルの和に前記各変数ノードに対応する行列内の係数を掛け合わせたものがそのように求められた前記シンボルと等しくなるように、制御ノードにおいて前記部分の変数ノードから受け取られる、それぞれが前記シーケンス内のその変数ノードと関連付けられたシンボルに関連するメッセージの最大値が取る最小値と等しい中間値を求めるステップと、
各シンボルごとに、第1のシンボルが以前に計算された変数ノードの一部分に対応する中間値と関連付けられており、第2のシンボルが前記部分に属さない新しい変数ノードと関連付けられているシンボルの対の間で、第1のシンボルと第2のシンボルの和に対応する変数ノードの行列内の係数を掛け合わせたものがそのように求められた前記シンボルと等しくなるように、前記対の第1のシンボルに対して以前に計算された中間値と、制御ノードにおいて新しい変数ノードから受け取られる、前記対の第2のシンボルに関連するメッセージとの間の最大値が取る最小値と等しい新しい中間値を再帰的に求めるステップとして記述することができる。このようにして計算される新しい中間値は、旧い部分と新しい変数ノードを含む変数ノードの新しい部分に対応するものである。
それぞれが特定の範囲内に含まれる値と関連付けられているシンボルを集約する集合を求めるサブステップと、
求められた集合の間で、選択された集合を再結合したものが少なくとも所定数(この所定数は、本明細書で考察し、「min−max式」という名称として後述する最大値の最小値の計算に十分な数である)のシンボルを含むような集合を選択するサブステップと、
各値が別々の範囲に対応する選択された集合に含まれるシンボルと関連付けられているときに、より大きい間隔に対応する集合に含まれるシンボルと関連付けられた値を2つの値の最大値として使用するサブステップと、
2つの値の最大値の比較により、各値が、同じ範囲に対応する選択された集合に含まれるシンボルと関連付けられているかどうか判定するサブステップと
を含むステップを含む。
変数ノードからの少なくとも1つのメッセージを、変数ノードに対応する位置に最も有望なシンボルを有する確率と前記位置に現在のシンボルを有する確率との比を表す情報によって、前記値の関数として初期設定する手段、および/または、
制御ノードから特定の変数ノードへの、特定のシンボルに関連する少なくとも1つのメッセージを、特定の変数ノードのところの前記特定のシンボルを使って制御ノードにおいて式を満たすシンボルのシーケンスの間で、制御ノードにおいて特定の変数ノード以外の変数ノードから受け取られる、それぞれが式を満たすシーケンス内のその別の変数ノードと関連付けられたシンボルに関連するメッセージの最大値が取る最小値として求める手段、および/または、
すべてのシンボルに関連する変数ノードから制御ノードへの各メッセージを、前記各メッセージの最小値がヌルになるように決定する手段
を備えることを特徴とする機器も提案する。
pは、ガロア体の次元(または拡大の次数)という厳密に正の整数である。
q=2pをガロア体の位数という。
P(X)は次数pの既約多項式であり、GF(2)内の係数={0,1}である。
GF(q)={0,1,...,q−1}は、q個の要素を有するガロア体であり、GF(q)の各要素をシンボルという。
Nは、符号長であり、行列Hの列数に対応する。
Mは、パリティ検査の数であり、行列Hの行数に対応する。
K=N−Mは、符号の次元であり、情報語の長さに対応する。
x=(x1,x2,...,xN)はq−ary符号語、すなわち、xtをxの転置ベクトルとする場合に、H・xt=0であり、hm,nを行列Hの行m列nの要素とする場合に、
(x1,0,x1,1,...x1,p−1,x2,0,x2,1,...x2,p−1,...,xN,0,xN,1,...xN,p−1)は、xn,0,xn,1,...,xn,p−1をシンボルxn∈GF(q)のビットとする、対応する2進符号語である。
G∈MK,N((GF(q)))は、符号の生成行列、すなわち、GtをGの転置行列とする場合に、H・Gt=0であるような階数Kの行列であり、シーケンス(a1,a2,...,aK)∈GF(q)Kを、q−ary情報語といい、(x1,x2,...,xN)=(a1,a2,...,aK)・Gの形に符号化される。
行列Hの列に対応するN変数ノードと、
行列Hの行に対応するM制御ノード
の2種類に分かれるN+Mノードを含むグラフが定義され、変数ノードは、符号を定義する行列Hの対応する要素が非ヌルである場合に限って制御ノードに接続される。
指数m,nは、それぞれ、制御ノード、変数ノードを指す。
H(m)は、制御ノードmに接続された変数ノードの集合を指し、これの位数を制御ノードmの次数という。
H(n)は、変数ノードnに接続された制御ノードの集合を指し、これの位数を変数ノードnの次数という。
λn,i,n∈{1,...,N},i∈{0,...,p−1}で表される、通信路上で受け取られる信号に対応する2進対数尤度比(LLR)を、式
復調モジュールから受け取られる2進LLRのシーケンスに基づき、以下にその2つの例を示す本発明で提案する復号方法の手段によって、(復号に成功した場合に送られるq−ary符号語に等しい)長さNのq−aryシーケンスを求める誤り訂正モジュール(以下復号器という)と、
復号器の出力のところのq−aryシーケンスを、復号に成功した場合には送られた情報語(a1,...,aK)に対応するものである情報語に変換する逆マッピングモジュールと
を備える。
復調モジュールによって供給される2進LLRに基づく初期設定ステップと、
2部グラフにおいて接続されている変数ノードと制御ノードとの間でメッセージが交換され、第1の反復ステップが初期設定ステップから生じる値に適用され、後続の各ステップが前のステップから生じる値に適用される反復ステップと
を含む。
αm,n(a)=γn(a)
制御ノードから変数ノードへのメッセージの計算。シンボルa∈GF(q)に関して制御ノードm∈{1,...M}によって変数ノードn∈H(m)に送られるメッセージはβm,n(a)で表される。このメッセージは、すべてのシンボルa’∈GF(q)に関して制御ノードmによって変数ノードn’∈H(m)−{n}から受け取られるメッセージαm,n’(a’)の関数として計算され、本明細書で提案する復号方法によれば、
事後情報の計算。シンボルa∈GF(q)に関して変数ノードn∈{1,...N}において計算される事後情報は、
変数ノードから制御ノードへのメッセージ(すなわち外来情報)の計算。(新規の)メッセージαm,n(a)は、変数ノードnで得られる事前情報γn(a)と、シンボルa∈GF(q)に関して変数ノードnによって制御ノードm’∈H(n)−{m}から受け取られるメッセージβm’,n(a)との関数として計算され、式によれば、
各反復ごとに、事後情報
入力:λ1,0,λ1,1,...,λ1,p−1,λ2,0,λ2,1,...,λ2,p−1,...,λN,0,λN,1,...,λN,p−1 2進LLR
出力:s1,s2,...,sn q−aryシーケンス
事前情報
各変数ノードn∈{1,2,...,N}ごとに以下を実行する:
各変数ノードn∈{1,2,...,N}および各制御ノードm∈H(n)ごとに以下を実行する:
制御ノードからのメッセージ
各制御ノードm∈{1,2,...,M}(H(m)={n1,n2,...,nd}、したがってdは、H(m)の位数)ごとに以下を実行する:
//Forward(前方)
各変数ノードn∈{1,2,...,N}ごとに以下を実行する:
各変数ノードn∈{1,2,...,N}ごとに以下を実行する:
変数ノードからのメッセージ
各変数ノードn∈{1,2,...,N}および各制御ノードm∈H(n)ごとに以下を実行する:
a∈GF(q)について初期設定を行う:f(a)=+∞;
a’∈GF(q)について以下を実行する:
a”∈GF(q)について以下を実行する:
f<f(a)の場合、f(a)=f;
この計算の計算量はq2に比例することに留意されたい。
「min−max」型の式を計算するのに必要なシンボルの数(したがってループの数)が低減される。
最大値計算の大部分が不要になる。したがって最大値max(f’(a’),f”(a”))は、シンボルa’およびシンボルa”が同じ階数の集合に含まれる、すなわち、a’∈Δ’k’およびa”∈Δ”k”であり、k’=k”である場合に限って計算されればよい。その他の場合には、最大値は、最大階数の集合からのシンボルに対応する(すなわち、k’>k”の場合にはmax=f’(a’)であり、k”>k’の場合にはmax=f”(a”)である)。
交換されるメッセージの整数部分がアルファベット(この場合はガロア体GF(q))の各シンボルを区別するのに十分なほど洗練された基準を提供するように、事前情報の事前定義のダイナミックレンジが定義される。定数AI(「Average a priori Information:平均事前情報」)が使用され、初期設定ステップにおいて事前情報の計算後に(第1の実施形態参照)、
γave={γn(a)|n∈{1,2,...N},a∈GF(q)}の平均値
が計算され、次いで、事前情報が以下のように正規化される。
//集合Δ’kおよび集合Δ”kを求める
a∈GF(q)について
//(Eで表される)使用すべき集合の数を求める。
card=0;
(E=0;E<COT−1;E++)について
(card+=(card(Δ’E)+card(Δ”E)))≧q+1の場合ループを出る。
//「min−max」式の計算(選択的実施法)
a∈GF(q)について初期設定を行う:f(a)=COT;
k’=0,...,Eおよびa’∈Δ’k’について以下を実行する:
k”=0,...,k’−1およびa”∈Δ”k”について以下を実行する:
f’(a’)<f(a)の場合f(a)=f’(a’)
k”=0,...,Eおよびa”∈Δ”k”について以下を実行する:
k’=0,...,k”−1およびa’∈Δ’k’について以下を実行する:
f”(a”)<f(a)の場合、f(a)=f”(a”)
k=0,...,Eについて以下を実行する:
a’∈Δ’kおよびa”∈Δ”kについて以下を実行する:
f<f(a)の場合f(a)=f
集合AjΔk:
集合FjΔk:
集合BjΔk:
入力:λ1,0,λ1,1,...,λ1,p−1,λ2,0,λ2,1,...,λ2,p−1,...,λN,0,λN,1,...,λN,p−1 2進LLR
出力:s1,s2,...sn q−aryシーケンス
定義されたAI、例えば、GF(8)ではAI=4.647など
定義されたCOT、例えば、GF(8)ではCOT=10など
事前情報
各変数ノードn∈{1,2,...,N}ごとに以下を実行する:
γave={γn(a)|n∈{1,2,...N},a∈GF(q)}の平均値
各変数ノードn∈{1,2,...,N}ごとに以下を実行する:
各変数ノードn∈{1,2,...,N}および各制御ノードm∈H(n)ごとに以下を実行する:
制御ノードからのメッセージ
各制御ノードm∈{1,2,...,M}(H(m)={n1,n2,...,nd}を設定する)ごとに以下を実行する:
//集合AjΔk
シミュレーションによって求めることのできるCOTの値は、使用されるタイプΔkの集合の数を決定するため、比較的低くなる
ように選択される。
これに関しては、例として示したGF(8)上の定数AIおよび定数COTの値がシミュレーションによって求められており、これらの値は、符号の特性(長さ、不規則性、符号化率)とも使用される変調とも無関係に、AWGN通信路で、およびGF(8)上の任意のLDPC符号に使用できることに留意されたい。
一方は、1008情報ビット(すなわち336シンボル)、2016符号化ビット(すなわち672シンボル)(すなわち符号化率1/2)。
他方は、4032情報ビット(すなわち1344シンボル)、8064符号化ビット(すなわち2688シンボル)(すなわち符号化率1/2)。
2進符号では、dn ave=3.27。
GF(8)上の符号では、dn ave=2.5。
以下について留意されたい:
GF(8)上のLDPC符号について、MMA復号器はMSA復号器よりも0.15から0.22dB優れている。
GF(8)上の符号(MMA復号)は2進符号よりも0.33dB優れている。
AI=4.647、COT=10
に定められている。
{f’(a’)|a’∈Δ’}∪{f”(a”)|a”∈Δ”}
が、f’およびf”のすべての値、すなわち、
{f’(a’)|a’∈GF(q)}∪{f”(a”)|a”∈GF(q)}からのq+1個の最低値を含むようなGF(q)の2つの部分集合である。
a=δ’+δ”、δ’∈Δ’、δ”∈Δ”
card(I(Δ’))+card(Ta(Δ”))=card(Δ’)+card(Δ”)≧q+1>card(GF(q))
したがって、
I(δ’)=Ta(δ”)であるようなδ’∈Δ’およびδ”∈Δ”が存在するということになり、これは、
max(f’(δ’),f”(δ”))<max(f’(s’),f”(s”))
が得られることになり、これは、対s’,s”の最小文字と矛盾する。
Claims (17)
- パリティ検査行列と関連付けられた2部グラフの変数ノードと制御ノードとの間のメッセージの交換を使用する種類の、パリティ検査行列符号に従って信号値で表された受信語を反復復号する方法であって、
変数ノードからの少なくとも1つのメッセージを、変数ノードに対応する位置に最も有望なシンボルを有する確率と前記位置に現在のシンボルを有する確率との比を表す情報によって、前記値の関数として初期設定するステップと、
制御ノードから特定の変数ノードへの、特定のシンボルに関連する少なくとも1つのメッセージを、特定の変数ノードのところの前記特定のシンボルを使って制御ノードにおいて式を満たすシンボルのシーケンスの間で、制御ノードにおいて特定の変数ノード以外の変数ノードから受け取られる、それぞれが式を満たすシーケンス内のその別の変数ノードと関連付けられたシンボルに関連するメッセージの最大値が取る最小値として求めるステップと、
すべてのシンボルに関連する変数ノードから制御ノードへのメッセージを、前記メッセージの最小値がヌルになるように求めるステップと
のうちの少なくとも1つを含むことを特徴とする、方法。 - 変数ノードからのメッセージを初期設定するステップが、
アルファベットの各シンボルごとに、シンボルの非ヌルビットと、変数ノードに対応する位置とに関連する2進対数尤度比の和を求めるステップと、
そのように求められた和の最小値を求めるステップと、
求められた各和からそのように求められた最小値を減じるステップと
を含む、請求項1に記載の復号方法。 - 変数ノードのところのシンボルに関連する初期メッセージと、変数ノードにおいて受け取られる、シンボルに関連するすべてのメッセージとの和のような、前記変数ノードとシンボルとに関連する事後情報を求めるステップ
を含む、請求項1または2に記載の復号方法。 - 各変数ノードごとに、その事後情報が最小であるシンボルを求めるステップと、
このようにしてすべての変数ノードについて求められたシンボルのシーケンスが符号語である場合、前記符号語を推定語として使用するステップと
を含む、請求項3に記載の復号方法。 - 変数ノードから所与の制御ノードへのメッセージを求めるステップが、
各シンボルごとに、前記変数ノードのところのシンボルに関連する初期メッセージと、変数ノードにおいて所与の制御ノード以外の制御ノードから受け取られる、シンボルに関連するすべてのメッセージとの和を求めるステップと、
そのように求められた和の最小値を求めるステップと、
各シンボルごとに、そのように求められたシンボルに関連する和からそのように求められた最小値を減じるステップと
を含む、請求項1から4のいずれか一項に記載の復号方法。 - 制御ノードから特定の定められた変数ノードへの少なくとも1つのメッセージを求めるステップが、
各シンボルごとに、制御ノードにおいて制御ノードと関連付けられた変数ノードの一部分だけから受け取られるメッセージの最大値が取る最小値と等しい中間値を求めるステップと、
中間値と、制御ノードと関連付けられた前記部分に属さない変数ノードから受け取られるメッセージとから、最大値が取る最小値を求めるステップと
を含む、請求項1から5のいずれか一項に記載の復号方法。 - 符号のアルファベットに属するシンボルの対の間で、それぞれが各対の2つのシンボルと関連付けられた2つの値の最大値の最小値を求めるステップであり、
それぞれが特定の範囲内に含まれる値と関連付けられているシンボルを集約する集合を求めるサブステップと、
求められた集合の間で、選択された集合を再結合したものが少なくとも所定数のシンボルを含むように集合を選択するサブステップと、
各値が別々の範囲に対応する選択された集合に含まれるシンボルと関連付けられているときに、より大きい範囲に対応する集合に含まれるシンボルと関連付けられた値を2つの値の最大値として使用するサブステップと、
2つの値の最大値の比較により、各値が、同じ範囲に対応する選択された集合に含まれるシンボルと関連付けられているかどうか判定するサブステップと
を含む前記ステップ
を含む、請求項1から6のいずれか一項に記載の復号方法。 - 符号が非2進アルファベット符号である、請求項1から7のいずれか一項に記載の復号方法。
- パリティ検査行列と関連付けられた2部グラフの変数ノードと制御ノードとの間のメッセージの交換を使用する種類の、パリティ検査行列符号に従って信号値で表された受信語を反復復号する機器であって、
変数ノードからの少なくとも1つのメッセージを、変数ノードに対応する位置に最も有望なシンボルを有する確率と前記位置に現在のシンボルを有する確率との比を表す情報によって、前記値の関数として初期設定する手段、および/または、
制御ノードから特定の変数ノードへの、特定のシンボルに関連する少なくとも1つのメッセージを、特定の変数ノードのところの前記特定のシンボルを使って制御ノードにおいて式を満たすシンボルのシーケンスの間で、制御ノードにおいて特定の変数ノード以外の変数ノードから受け取られる、それぞれが式を満たすシーケンス内のその別の変数ノードと関連付けられたシンボルに関連するメッセージの最大値が取る最小値として求める手段、および/または、
シンボルの集合に関連する変数ノードから制御ノードへのメッセージを、前記メッセージの最小値がヌルになるように求める手段
を備えることを特徴とする、機器。 - 変数ノードからのメッセージを初期設定する手段が、
アルファベットの各シンボルごとに、シンボルの非ヌルビットと、変数ノードに対応する位置とに関連する2進対数尤度比の和を求める手段と、
求められた和の最小値を求める手段と、
そのように求められた各和からそのように求められた最小値を減じる手段と
を備える、請求項9に記載の復号機器。 - 変数ノードのところのシンボルに関連する初期メッセージと、変数ノードにおいて受け取られる、シンボルに関連するすべてのメッセージとの和のような、前記変数ノードとシンボルとに関連する事後情報を求める手段を備える、請求項9または10に記載の復号機器。
- 各変数ノードごとに、その事後情報が最小であるシンボルを求める手段と、
前記シーケンスが符号語である場合、前記符号語を推定語として使用する手段と
を備える、請求項11に記載の復号機器。 - 変数ノードから所与の制御ノードへのメッセージを求める手段が、
各シンボルごとに、前記変数ノードのところのシンボルに関連する初期メッセージと、変数ノードにおいて所与の制御ノード以外の制御ノードから受け取られる、シンボルに関連するすべてのメッセージとの和を求める手段と、
そのように求められた和の最小値を求める手段と、
各シンボルごとに、そのように求められたシンボルに関連する和からそのように求められた最小値を減じる手段と
を備える、請求項9から12のいずれか一項に記載の復号機器。 - 制御ノードから特定の変数ノードへの少なくとも1つのメッセージを求める手段が、
各シンボルごとに、制御ノードにおいて制御ノードと関連付けられた変数ノードの一部分だけから受け取られるメッセージの最大値が取る最小値と等しい中間値を求める手段と、
中間値、および制御ノードと関連付けられた前記部分に属さない変数ノードから受け取られるメッセージの最大値が取る最小値を求める手段と
を備える、請求項9から13のいずれか一項に記載の復号機器。 - 符号のアルファベットに属するシンボルの対の中から、それぞれが各対の2つのシンボルと関連付けられた2つの値の最大値の最小値を求める手段が、
それぞれが特定の範囲内に含まれる値と関連付けられているシンボルを集約する集合を求める手段と、
そのように求められた集合の間で、選択された集合を再結合したものが少なくとも所定数のシンボルを含むように集合を選択する手段と、
各値が別々の範囲に対応する選択された集合に含まれるシンボルと関連付けられているときに、より大きい範囲に対応する集合に含まれるシンボルと関連付けられた値を2つの値の最大値として使用する手段と、
2つの値の最大値の比較により、各値が、同じ範囲に対応する選択された集合に含まれるシンボルと関連付けられているかどうか判定する手段と
を備える、請求項9から14のいずれか一項に記載の復号機器。 - 符号が非2進アルファベット符号である、請求項9から15のいずれか一項に記載の復号機器。
- 請求項9から16のいずれか一項に記載の機器を備える通信装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0655275A FR2909499B1 (fr) | 2006-12-01 | 2006-12-01 | Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif |
FR0655275 | 2006-12-01 | ||
PCT/FR2007/001963 WO2008071884A2 (fr) | 2006-12-01 | 2007-11-29 | Precede et dispositif de decodage pour codes ldpc sur le corps de galois gf (q) |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010511337A true JP2010511337A (ja) | 2010-04-08 |
JP5177767B2 JP5177767B2 (ja) | 2013-04-10 |
Family
ID=38051566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009538746A Expired - Fee Related JP5177767B2 (ja) | 2006-12-01 | 2007-11-29 | ガロア体gf(q)におけるldpc符号を復号する方法および機器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8291284B2 (ja) |
EP (1) | EP2095512B1 (ja) |
JP (1) | JP5177767B2 (ja) |
CN (1) | CN101542913B (ja) |
AT (1) | ATE554532T1 (ja) |
ES (1) | ES2383835T3 (ja) |
FR (1) | FR2909499B1 (ja) |
WO (1) | WO2008071884A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012054894A (ja) * | 2010-09-03 | 2012-03-15 | Toshiba Corp | 誤り訂正復号器及び受信機 |
JP2012191309A (ja) * | 2011-03-09 | 2012-10-04 | Toshiba Corp | 復号器、再生装置及び受信装置 |
Families Citing this family (137)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8418023B2 (en) | 2007-05-01 | 2013-04-09 | The Texas A&M University System | Low density parity check decoder for irregular LDPC codes |
US8245104B2 (en) | 2008-05-02 | 2012-08-14 | Lsi Corporation | Systems and methods for queue based data detection and decoding |
CN101803205B (zh) * | 2008-08-15 | 2013-12-18 | Lsi公司 | 近码字的ram列表解码 |
CN102037513A (zh) * | 2008-11-20 | 2011-04-27 | Lsi公司 | 用于噪声降低的数据检测的系统和方法 |
WO2010101578A1 (en) | 2009-03-05 | 2010-09-10 | Lsi Corporation | Improved turbo-equalization methods for iterative decoders |
KR101321487B1 (ko) | 2009-04-21 | 2013-10-23 | 에이저 시스템즈 엘엘시 | 기입 검증을 사용한 코드들의 에러-플로어 완화 |
KR20120012960A (ko) | 2009-04-28 | 2012-02-13 | 엘에스아이 코포레이션 | 판독된 데이터 처리 시스템의 동적 스케일링을 위한 시스템 및 방법 |
US8352841B2 (en) | 2009-06-24 | 2013-01-08 | Lsi Corporation | Systems and methods for out of order Y-sample memory management |
EP2282471A1 (en) | 2009-08-07 | 2011-02-09 | Thomson Licensing | Data transmission using low density parity check coding and constellation mapping |
EP2282470A1 (en) * | 2009-08-07 | 2011-02-09 | Thomson Licensing | Data reception using low density parity check coding and constellation mapping |
US8266505B2 (en) | 2009-08-12 | 2012-09-11 | Lsi Corporation | Systems and methods for retimed virtual data processing |
US8743936B2 (en) * | 2010-01-05 | 2014-06-03 | Lsi Corporation | Systems and methods for determining noise components in a signal set |
US20110205653A1 (en) * | 2010-02-24 | 2011-08-25 | Lsi Corporation | Systems and Methods for Data Recovery |
US8345369B2 (en) * | 2010-02-24 | 2013-01-01 | Lsi Corporation | Systems and methods for data recovery using enhanced sync mark location |
US8418019B2 (en) | 2010-04-19 | 2013-04-09 | Lsi Corporation | Systems and methods for dynamic scaling in a data decoding system |
US8464142B2 (en) | 2010-04-23 | 2013-06-11 | Lsi Corporation | Error-correction decoder employing extrinsic message averaging |
US8443249B2 (en) | 2010-04-26 | 2013-05-14 | Lsi Corporation | Systems and methods for low density parity check data encoding |
US8527831B2 (en) | 2010-04-26 | 2013-09-03 | Lsi Corporation | Systems and methods for low density parity check data decoding |
US8381071B1 (en) | 2010-05-21 | 2013-02-19 | Lsi Corporation | Systems and methods for decoder sharing between data sets |
US8381074B1 (en) | 2010-05-21 | 2013-02-19 | Lsi Corporation | Systems and methods for utilizing a centralized queue based data processing circuit |
US8402348B1 (en) | 2010-05-21 | 2013-03-19 | Lsi Corporation | Systems and methods for variable data processing using a central queue |
US8499226B2 (en) | 2010-06-29 | 2013-07-30 | Lsi Corporation | Multi-mode layered decoding |
US8458555B2 (en) | 2010-06-30 | 2013-06-04 | Lsi Corporation | Breaking trapping sets using targeted bit adjustment |
US8504900B2 (en) | 2010-07-02 | 2013-08-06 | Lsi Corporation | On-line discovery and filtering of trapping sets |
US8681439B2 (en) | 2010-09-13 | 2014-03-25 | Lsi Corporation | Systems and methods for handling sector gaps in inter-track interference compensation |
US8443250B2 (en) | 2010-10-11 | 2013-05-14 | Lsi Corporation | Systems and methods for error correction using irregular low density parity check codes |
US8385014B2 (en) | 2010-10-11 | 2013-02-26 | Lsi Corporation | Systems and methods for identifying potential media failure |
US8560930B2 (en) | 2010-10-11 | 2013-10-15 | Lsi Corporation | Systems and methods for multi-level quasi-cyclic low density parity check codes |
US8661071B2 (en) | 2010-10-11 | 2014-02-25 | Lsi Corporation | Systems and methods for partially conditioned noise predictive equalization |
US8656244B1 (en) | 2010-10-29 | 2014-02-18 | Massachusetts Institute Of Technology | Rate adaptive nonbinary LDPC codes with low encoding complexity |
US8566379B2 (en) | 2010-11-17 | 2013-10-22 | Lsi Corporation | Systems and methods for self tuning target adaptation |
US8810940B2 (en) | 2011-02-07 | 2014-08-19 | Lsi Corporation | Systems and methods for off track error recovery |
US8699167B2 (en) | 2011-02-16 | 2014-04-15 | Lsi Corporation | Systems and methods for data detection using distance based tuning |
US8446683B2 (en) | 2011-02-22 | 2013-05-21 | Lsi Corporation | Systems and methods for data pre-coding calibration |
US8854753B2 (en) | 2011-03-17 | 2014-10-07 | Lsi Corporation | Systems and methods for auto scaling in a data processing system |
US8693120B2 (en) | 2011-03-17 | 2014-04-08 | Lsi Corporation | Systems and methods for sample averaging in data processing |
US8887034B2 (en) | 2011-04-15 | 2014-11-11 | Lsi Corporation | Systems and methods for short media defect detection |
US8611033B2 (en) | 2011-04-15 | 2013-12-17 | Lsi Corporation | Systems and methods for selective decoder input data processing |
US8670955B2 (en) | 2011-04-15 | 2014-03-11 | Lsi Corporation | Systems and methods for reliability assisted noise predictive filtering |
US8560929B2 (en) | 2011-06-24 | 2013-10-15 | Lsi Corporation | Systems and methods for non-binary decoding |
US8566665B2 (en) | 2011-06-24 | 2013-10-22 | Lsi Corporation | Systems and methods for error correction using low density parity check codes using multiple layer check equations |
US8499231B2 (en) | 2011-06-24 | 2013-07-30 | Lsi Corporation | Systems and methods for reduced format non-binary decoding |
US8862972B2 (en) | 2011-06-29 | 2014-10-14 | Lsi Corporation | Low latency multi-detector noise cancellation |
US8595576B2 (en) | 2011-06-30 | 2013-11-26 | Lsi Corporation | Systems and methods for evaluating and debugging LDPC iterative decoders |
US8650451B2 (en) | 2011-06-30 | 2014-02-11 | Lsi Corporation | Stochastic stream decoding of binary LDPC codes |
US8566666B2 (en) | 2011-07-11 | 2013-10-22 | Lsi Corporation | Min-sum based non-binary LDPC decoder |
US8879182B2 (en) | 2011-07-19 | 2014-11-04 | Lsi Corporation | Storage media inter-track interference cancellation |
US8830613B2 (en) | 2011-07-19 | 2014-09-09 | Lsi Corporation | Storage media inter-track interference cancellation |
US8819527B2 (en) | 2011-07-19 | 2014-08-26 | Lsi Corporation | Systems and methods for mitigating stubborn errors in a data processing system |
US8854754B2 (en) | 2011-08-19 | 2014-10-07 | Lsi Corporation | Systems and methods for local iteration adjustment |
US8539328B2 (en) | 2011-08-19 | 2013-09-17 | Lsi Corporation | Systems and methods for noise injection driven parameter selection |
US9026572B2 (en) | 2011-08-29 | 2015-05-05 | Lsi Corporation | Systems and methods for anti-causal noise predictive filtering in a data channel |
US8756478B2 (en) | 2011-09-07 | 2014-06-17 | Lsi Corporation | Multi-level LDPC layer decoder |
US8656249B2 (en) | 2011-09-07 | 2014-02-18 | Lsi Corporation | Multi-level LDPC layer decoder |
US8661324B2 (en) | 2011-09-08 | 2014-02-25 | Lsi Corporation | Systems and methods for non-binary decoding biasing control |
US8681441B2 (en) | 2011-09-08 | 2014-03-25 | Lsi Corporation | Systems and methods for generating predictable degradation bias |
US8850276B2 (en) | 2011-09-22 | 2014-09-30 | Lsi Corporation | Systems and methods for efficient data shuffling in a data processing system |
US8767333B2 (en) | 2011-09-22 | 2014-07-01 | Lsi Corporation | Systems and methods for pattern dependent target adaptation |
US8578241B2 (en) | 2011-10-10 | 2013-11-05 | Lsi Corporation | Systems and methods for parity sharing data processing |
US8689062B2 (en) | 2011-10-03 | 2014-04-01 | Lsi Corporation | Systems and methods for parameter selection using reliability information |
US8479086B2 (en) | 2011-10-03 | 2013-07-02 | Lsi Corporation | Systems and methods for efficient parameter modification |
US8862960B2 (en) | 2011-10-10 | 2014-10-14 | Lsi Corporation | Systems and methods for parity shared data encoding |
US8996597B2 (en) | 2011-10-12 | 2015-03-31 | Lsi Corporation | Nyquist constrained digital finite impulse response filter |
US8707144B2 (en) | 2011-10-17 | 2014-04-22 | Lsi Corporation | LDPC decoder with targeted symbol flipping |
US8788921B2 (en) | 2011-10-27 | 2014-07-22 | Lsi Corporation | Detector with soft pruning |
US8683309B2 (en) | 2011-10-28 | 2014-03-25 | Lsi Corporation | Systems and methods for ambiguity based decode algorithm modification |
US8604960B2 (en) | 2011-10-28 | 2013-12-10 | Lsi Corporation | Oversampled data processing circuit with multiple detectors |
US8443271B1 (en) | 2011-10-28 | 2013-05-14 | Lsi Corporation | Systems and methods for dual process data decoding |
US8527858B2 (en) | 2011-10-28 | 2013-09-03 | Lsi Corporation | Systems and methods for selective decode algorithm modification |
US8768990B2 (en) | 2011-11-11 | 2014-07-01 | Lsi Corporation | Reconfigurable cyclic shifter arrangement |
US8531320B2 (en) | 2011-11-14 | 2013-09-10 | Lsi Corporation | Systems and methods for memory efficient data decoding |
US8760991B2 (en) | 2011-11-14 | 2014-06-24 | Lsi Corporation | Systems and methods for post processing gain correction |
US8700981B2 (en) | 2011-11-14 | 2014-04-15 | Lsi Corporation | Low latency enumeration endec |
US8751913B2 (en) | 2011-11-14 | 2014-06-10 | Lsi Corporation | Systems and methods for reduced power multi-layer data decoding |
US8719686B2 (en) | 2011-11-22 | 2014-05-06 | Lsi Corporation | Probability-based multi-level LDPC decoder |
US8631300B2 (en) | 2011-12-12 | 2014-01-14 | Lsi Corporation | Systems and methods for scalable data processing shut down |
US8625221B2 (en) | 2011-12-15 | 2014-01-07 | Lsi Corporation | Detector pruning control system |
US8707123B2 (en) | 2011-12-30 | 2014-04-22 | Lsi Corporation | Variable barrel shifter |
US8819515B2 (en) | 2011-12-30 | 2014-08-26 | Lsi Corporation | Mixed domain FFT-based non-binary LDPC decoder |
US8751889B2 (en) | 2012-01-31 | 2014-06-10 | Lsi Corporation | Systems and methods for multi-pass alternate decoding |
US8850295B2 (en) | 2012-02-01 | 2014-09-30 | Lsi Corporation | Symbol flipping data processor |
US8775896B2 (en) | 2012-02-09 | 2014-07-08 | Lsi Corporation | Non-binary LDPC decoder with low latency scheduling |
US8749907B2 (en) | 2012-02-14 | 2014-06-10 | Lsi Corporation | Systems and methods for adaptive decoder message scaling |
US8782486B2 (en) | 2012-03-05 | 2014-07-15 | Lsi Corporation | Systems and methods for multi-matrix data processing |
US8610608B2 (en) | 2012-03-08 | 2013-12-17 | Lsi Corporation | Systems and methods for reduced latency loop correction |
US8731115B2 (en) | 2012-03-08 | 2014-05-20 | Lsi Corporation | Systems and methods for data processing including pre-equalizer noise suppression |
US8873182B2 (en) | 2012-03-09 | 2014-10-28 | Lsi Corporation | Multi-path data processing system |
US8977937B2 (en) | 2012-03-16 | 2015-03-10 | Lsi Corporation | Systems and methods for compression driven variable rate decoding in a data processing system |
US9230596B2 (en) | 2012-03-22 | 2016-01-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for variable rate coding in a data processing system |
US9043684B2 (en) | 2012-03-22 | 2015-05-26 | Lsi Corporation | Systems and methods for variable redundancy data protection |
CN104221291B (zh) * | 2012-03-28 | 2018-02-23 | 英特尔公司 | 更新与迭代解码器关联的变量节点 |
US8612826B2 (en) | 2012-05-17 | 2013-12-17 | Lsi Corporation | Systems and methods for non-binary LDPC encoding |
US8880986B2 (en) | 2012-05-30 | 2014-11-04 | Lsi Corporation | Systems and methods for improved data detection processing |
US8751915B2 (en) | 2012-08-28 | 2014-06-10 | Lsi Corporation | Systems and methods for selectable positive feedback data processing |
US9324372B2 (en) | 2012-08-28 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for local iteration randomization in a data decoder |
US8930780B2 (en) | 2012-08-28 | 2015-01-06 | Lsi Corporation | Systems and methods for non-zero syndrome based processing |
US9019647B2 (en) | 2012-08-28 | 2015-04-28 | Lsi Corporation | Systems and methods for conditional positive feedback data decoding |
US8949702B2 (en) | 2012-09-14 | 2015-02-03 | Lsi Corporation | Systems and methods for detector side trapping set mitigation |
US8634152B1 (en) | 2012-10-15 | 2014-01-21 | Lsi Corporation | Systems and methods for throughput enhanced data detection in a data processing circuit |
US9112531B2 (en) | 2012-10-15 | 2015-08-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced local iteration randomization in a data decoder |
RU2012146685A (ru) | 2012-11-01 | 2014-05-10 | ЭлЭсАй Корпорейшн | База данных наборов-ловушек для декодера на основе разреженного контроля четности |
US9048870B2 (en) | 2012-11-19 | 2015-06-02 | Lsi Corporation | Low density parity check decoder with flexible saturation |
US8929009B2 (en) | 2012-12-19 | 2015-01-06 | Lsi Corporation | Irregular low density parity check decoder with low syndrome error handling |
US9130589B2 (en) | 2012-12-19 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low density parity check decoder with dynamic scaling |
US8773791B1 (en) | 2013-01-14 | 2014-07-08 | Lsi Corporation | Systems and methods for X-sample based noise cancellation |
US9003263B2 (en) | 2013-01-15 | 2015-04-07 | Lsi Corporation | Encoder and decoder generation by state-splitting of directed graph |
US9009557B2 (en) | 2013-01-21 | 2015-04-14 | Lsi Corporation | Systems and methods for reusing a layered decoder to yield a non-layered result |
US8885276B2 (en) | 2013-02-14 | 2014-11-11 | Lsi Corporation | Systems and methods for shared layer data decoding |
US8930792B2 (en) | 2013-02-14 | 2015-01-06 | Lsi Corporation | Systems and methods for distributed low density parity check decoding |
US9214959B2 (en) | 2013-02-19 | 2015-12-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for skip layer data decoding |
US9048873B2 (en) | 2013-03-13 | 2015-06-02 | Lsi Corporation | Systems and methods for multi-stage encoding of concatenated low density parity check codes |
US8797668B1 (en) | 2013-03-13 | 2014-08-05 | Lsi Corporation | Systems and methods for penalty based multi-variant encoding |
US9048874B2 (en) | 2013-03-15 | 2015-06-02 | Lsi Corporation | Min-sum based hybrid non-binary low density parity check decoder |
US9281843B2 (en) | 2013-03-22 | 2016-03-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for reduced constraint code data processing |
US9048867B2 (en) | 2013-05-21 | 2015-06-02 | Lsi Corporation | Shift register-based layered low density parity check decoder |
US9274889B2 (en) | 2013-05-29 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for data processing using global iteration result reuse |
US8959414B2 (en) | 2013-06-13 | 2015-02-17 | Lsi Corporation | Systems and methods for hybrid layer data decoding |
US8917466B1 (en) | 2013-07-17 | 2014-12-23 | Lsi Corporation | Systems and methods for governing in-flight data sets in a data processing system |
US8817404B1 (en) | 2013-07-18 | 2014-08-26 | Lsi Corporation | Systems and methods for data processing control |
US8908307B1 (en) | 2013-08-23 | 2014-12-09 | Lsi Corporation | Systems and methods for hard disk drive region based data encoding |
US9196299B2 (en) | 2013-08-23 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced data encoding and decoding |
US9129651B2 (en) | 2013-08-30 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with quadrature amplitude modulation |
US9047882B2 (en) | 2013-08-30 | 2015-06-02 | Lsi Corporation | Systems and methods for multi-level encoding and decoding |
US9298720B2 (en) | 2013-09-17 | 2016-03-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for fragmented data recovery |
CN104518801A (zh) | 2013-09-29 | 2015-04-15 | Lsi公司 | 非二进制的分层低密度奇偶校验解码器 |
US9219503B2 (en) | 2013-10-16 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for multi-algorithm concatenation encoding and decoding |
US9323606B2 (en) | 2013-11-21 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for FAID follower decoding |
US9130599B2 (en) | 2013-12-24 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods of converting detector output to multi-level soft information |
RU2014104571A (ru) | 2014-02-10 | 2015-08-20 | ЭлЭсАй Корпорейшн | Системы и способы для эффективного с точки зрения площади кодирования данных |
US9378765B2 (en) | 2014-04-03 | 2016-06-28 | Seagate Technology Llc | Systems and methods for differential message scaling in a decoding process |
US20160028419A1 (en) * | 2014-07-22 | 2016-01-28 | Lsi Corporation | Systems and Methods for Rank Independent Cyclic Data Encoding |
CN107659316B (zh) * | 2016-07-26 | 2021-08-06 | 普天信息技术有限公司 | 一种多元LDPC的低复杂度Min-Max译码方法 |
EP3419179B1 (en) * | 2017-06-19 | 2022-11-02 | Universite De Bretagne Sud | Hybrid architectures for check node processing of extended min-sum (ems) decoding of non-binary ldpc codes |
CN108092671A (zh) * | 2017-12-27 | 2018-05-29 | 南京大学 | 一种高性能低复杂度的nb-ldpc码译码方法 |
US10790854B2 (en) * | 2019-01-17 | 2020-09-29 | NandEXT S.r.l. | Coset probability based majority-logic decoding for non-binary LDPC codes |
CN110601699B (zh) * | 2019-09-28 | 2023-03-28 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 码率动态可变的多元ldpc码实现方法 |
US11152956B1 (en) | 2020-09-24 | 2021-10-19 | Gylicon Ltd | Coset probability based decoding for non-binary LDPC codes |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050138516A1 (en) * | 2003-12-04 | 2005-06-23 | Yedidia Jonathan S. | Decoding Reed-Solomon codes and related codes represented by graphs |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748116A (en) * | 1996-11-27 | 1998-05-05 | Teralogic, Incorporated | System and method for nested split coding of sparse data sets |
US6584101B2 (en) * | 1998-12-04 | 2003-06-24 | Pmc-Sierra Ltd. | Communication method for packet switching systems |
US7484158B2 (en) * | 2003-12-03 | 2009-01-27 | Infineon Technologies Ag | Method for decoding a low-density parity check (LDPC) codeword |
US7237181B2 (en) * | 2003-12-22 | 2007-06-26 | Qualcomm Incorporated | Methods and apparatus for reducing error floors in message passing decoders |
US7383487B2 (en) * | 2004-01-10 | 2008-06-03 | Broadcom Corporation | IPHD (iterative parallel hybrid decoding) of various MLC (multi-level code) signals |
WO2005096510A1 (en) * | 2004-04-02 | 2005-10-13 | Nortel Networks Limited | Ldpc encoders, decoders, systems and methods |
US20050265387A1 (en) * | 2004-06-01 | 2005-12-01 | Khojastepour Mohammad A | General code design for the relay channel and factor graph decoding |
US20050283707A1 (en) * | 2004-06-22 | 2005-12-22 | Eran Sharon | LDPC decoder for decoding a low-density parity check (LDPC) codewords |
US7757149B2 (en) * | 2005-10-12 | 2010-07-13 | Weizhuang Xin | Broadcast message passing decoding of low density parity check codes |
-
2006
- 2006-12-01 FR FR0655275A patent/FR2909499B1/fr not_active Expired - Fee Related
-
2007
- 2007-11-29 JP JP2009538746A patent/JP5177767B2/ja not_active Expired - Fee Related
- 2007-11-29 US US12/517,018 patent/US8291284B2/en active Active
- 2007-11-29 ES ES07870358T patent/ES2383835T3/es active Active
- 2007-11-29 CN CN200780044008.6A patent/CN101542913B/zh not_active Expired - Fee Related
- 2007-11-29 WO PCT/FR2007/001963 patent/WO2008071884A2/fr active Application Filing
- 2007-11-29 AT AT07870358T patent/ATE554532T1/de active
- 2007-11-29 EP EP07870358A patent/EP2095512B1/fr not_active Not-in-force
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050138516A1 (en) * | 2003-12-04 | 2005-06-23 | Yedidia Jonathan S. | Decoding Reed-Solomon codes and related codes represented by graphs |
Non-Patent Citations (2)
Title |
---|
CSNG201000843001; 笠井 健太 Kenta KASAI: '多元LDPC符号とその応用 Non-binary LDPC Codes and Their Applications' 電子情報通信学会技術研究報告 Vol.110 No.205, 20100914, 1〜6, 社団法人電子情報通信学会 * |
JPN6012021508; 笠井 健太 Kenta KASAI: '多元LDPC符号とその応用 Non-binary LDPC Codes and Their Applications' 電子情報通信学会技術研究報告 Vol.110 No.205, 20100914, 1〜6, 社団法人電子情報通信学会 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012054894A (ja) * | 2010-09-03 | 2012-03-15 | Toshiba Corp | 誤り訂正復号器及び受信機 |
JP2012191309A (ja) * | 2011-03-09 | 2012-10-04 | Toshiba Corp | 復号器、再生装置及び受信装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101542913B (zh) | 2013-11-06 |
EP2095512B1 (fr) | 2012-04-18 |
US20100050043A1 (en) | 2010-02-25 |
JP5177767B2 (ja) | 2013-04-10 |
FR2909499A1 (fr) | 2008-06-06 |
ES2383835T3 (es) | 2012-06-26 |
ATE554532T1 (de) | 2012-05-15 |
WO2008071884A2 (fr) | 2008-06-19 |
FR2909499B1 (fr) | 2009-01-16 |
CN101542913A (zh) | 2009-09-23 |
US8291284B2 (en) | 2012-10-16 |
WO2008071884A3 (fr) | 2008-07-31 |
EP2095512A2 (fr) | 2009-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5177767B2 (ja) | ガロア体gf(q)におけるldpc符号を復号する方法および機器 | |
USRE44421E1 (en) | Decoding apparatus for low-density parity-check codes using sequential decoding, and method thereof | |
US8006161B2 (en) | Apparatus and method for receiving signal in a communication system using a low density parity check code | |
KR101431162B1 (ko) | 주변 신뢰도에 따른 서열화를 이용한 메시지 전달 디코딩 방법 | |
US7222284B2 (en) | Low-density parity-check codes for multiple code rates | |
Savin | Min-Max decoding for non binary LDPC codes | |
US7831895B2 (en) | Universal error control coding system for digital communication and data storage systems | |
US6751770B2 (en) | Decoder for iterative decoding of binary cyclic codes | |
US8504895B2 (en) | Using damping factors to overcome LDPC trapping sets | |
US20090319860A1 (en) | Overcoming ldpc trapping sets by decoder reset | |
US20050149840A1 (en) | Apparatus for encoding and decoding of low-density parity-check codes, and method thereof | |
US8627153B2 (en) | Method and device for encoding symbols with a code of the parity check type and corresponding decoding method and device | |
KR20100022023A (ko) | 메모리 효율적인 ldpc 디코딩 | |
WO2008034254A1 (en) | Stochastic decoding of ldpc codes | |
US8468436B2 (en) | Message-passing and forced convergence decoding method | |
CN101106383A (zh) | 一种低密度奇偶校验码的译码方法 | |
Habib et al. | Learned scheduling of LDPC decoders based on multi-armed bandits | |
Ovchinnikov et al. | Decoding of linear codes for single error bursts correction based on the determination of certain events | |
Trifonov | Algebraic matching techniques for fast decoding of polar codes with Reed-Solomon kernel | |
CN113872609B (zh) | 一种部分循环冗余校验辅助的自适应置信传播译码方法 | |
KR102635444B1 (ko) | 비이진 저밀도 패리티 검사 코드 디코더, 그것의 동작방법 및 메모리 시스템 | |
Trofimiuk et al. | Construction of polarization kernels of size 16 for low complexity processing | |
Shaghaghi et al. | Combined normalized and offset min-sum decoding over partial response channels | |
Babalola | Soft-decision decoding of moderate length binary cycle codes based on parity-check transformation | |
Abdelhedi et al. | Simulation-based validation of improved BP-Based decoding algorithms of LDPC codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120806 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121228 |
|
LAPS | Cancellation because of no payment of annual fees |