JP2010283267A - Light emitting device, and method of manufacturing the same - Google Patents
Light emitting device, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010283267A JP2010283267A JP2009137194A JP2009137194A JP2010283267A JP 2010283267 A JP2010283267 A JP 2010283267A JP 2009137194 A JP2009137194 A JP 2009137194A JP 2009137194 A JP2009137194 A JP 2009137194A JP 2010283267 A JP2010283267 A JP 2010283267A
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- main surface
- light emitting
- main
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、発光装置及びその製造方法に関し、特に発光ダイオード(LED: light emitting diode)、レーザ(Laser:light amplification by stimulated emission of radiation)等の発光機能を有しパッケージサイズの小型化に好適な発光装置及びその製造方法に関する。 The present invention relates to a light emitting device and a method of manufacturing the same, and particularly has a light emitting function such as a light emitting diode (LED) and a laser (laser: light amplification by stimulated emission of radiation) and is suitable for downsizing of a package size. The present invention relates to a light emitting device and a manufacturing method thereof.
ノート型パソーナルコンピュータ、携帯端末機器、携帯電話機等のモバイル機器が広く普及されている状況にある。これらのモバイル機器には、電源のオンオフ状態、動作モードの状態等を表示する発光装置、特に消費電力が小さいLEDが使用されている。 Mobile devices such as notebook personal computers, mobile terminal devices, and mobile phones are widely used. In these mobile devices, light emitting devices that display power on / off states, operation mode states, and the like, particularly LEDs with low power consumption, are used.
LEDは、ベース基板と、その表面上にダイボンディングがなされたLEDチップと、LEDチップのアノード電極、カソード電極にそれぞれ電気的に接続された2本のリードと、LEDチップを被覆する透明樹脂とを備えたパッケージ構造を有する。LEDチップはベース基板の長方形形状を有する表面の中央部にダイボンディングによって搭載されている。リードはベース基板の表面の周辺領域からこのベース基板の側面及び裏面まで引き出されている。リードにはアノード電極用とカソード電極用との2本が必要であり、この2本のリードの一端側はベース基板の表面上においてLEDチップを中心としてその両側に配置されている。アノード電極用のリードの一端はワイヤを通してLEDチップのアノード電極に接続されている。カソード電極用のリードの一端はLEDチップのカソード電極に接続されている。ベース基板の裏面に引き出されたリードの他端はプリント配線基板に実装する際の端子として使用されている。プリント配線基板にリードの他端をはんだを介して電気的に接続することによって、プリント配線基板にLEDが実装されている。 The LED includes a base substrate, an LED chip die-bonded on the surface thereof, two leads electrically connected to the anode electrode and the cathode electrode of the LED chip, and a transparent resin that covers the LED chip, And a package structure. The LED chip is mounted by die bonding on the center of the rectangular surface of the base substrate. The leads are drawn from the peripheral region on the surface of the base substrate to the side surface and the back surface of the base substrate. Two leads for the anode electrode and one for the cathode electrode are necessary for the lead, and one end side of these two leads is arranged on both sides of the LED chip on the surface of the base substrate. One end of the lead for the anode electrode is connected to the anode electrode of the LED chip through a wire. One end of the cathode electrode lead is connected to the cathode electrode of the LED chip. The other end of the lead drawn out to the back surface of the base substrate is used as a terminal when mounted on the printed wiring board. The LED is mounted on the printed wiring board by electrically connecting the other end of the lead to the printed wiring board via solder.
現在においては、LEDの小型化が進み、例えば0.6mm×0.3mmの平面サイズを有する極微細なLEDの開発が進められている。なお、この種のLEDに関しては、例えば下記特許文献1に開示されている。 At present, the miniaturization of LEDs has progressed, and the development of ultrafine LEDs having a planar size of, for example, 0.6 mm × 0.3 mm has been promoted. In addition, regarding this kind of LED, it is disclosed by the following patent document 1, for example.
しかしながら、前述のLEDにおいては、以下の点について配慮がなされていなかった。次世代のモバイル機器においてはLEDの更なる小型化が要求されている。例えば0.4mm×0.2mmの平面サイズを有する極微細なLEDが要求されている。しかしながら、ベース基板の表面にLEDチップをダイボンディングする際に、LEDチップをコレットに挟持し搬送するために、LEDチップの機械的強度が必要であり、LEDチップのサイズの縮小化には限界があった。例えば、LEDチップの平面サイズを0.2mm×0.2mmより小さくすることが難しい。また、ベース基板の表面上においてLEDチップのアライメント余裕寸法を確保する必要があり、このアライメント余裕寸法が小型化の妨げになっている。更に、ベース基板の表面上にLEDチップのダイボンディングに必要な領域、アノード電極用のリードの一端とワイヤとのボンディングに必要な領域、カソード電極用のリードの一端とワイヤとのボンディングに必要な領域を少なくとも確保する必要があり、ベース基板の平面サイズが増大し、これも小型化の妨げになっている。 However, in the above-mentioned LED, the following points have not been considered. There is a demand for further miniaturization of LEDs in next-generation mobile devices. For example, a very fine LED having a planar size of 0.4 mm × 0.2 mm is required. However, when the LED chip is die-bonded on the surface of the base substrate, the mechanical strength of the LED chip is necessary to sandwich and transport the LED chip between the collets, and there is a limit to reducing the size of the LED chip. there were. For example, it is difficult to make the planar size of the LED chip smaller than 0.2 mm × 0.2 mm. Moreover, it is necessary to ensure the alignment margin dimension of the LED chip on the surface of the base substrate, and this alignment margin dimension hinders miniaturization. Furthermore, the region necessary for die bonding of the LED chip on the surface of the base substrate, the region necessary for bonding one end of the lead for the anode electrode and the wire, and the region necessary for bonding one end of the lead for the cathode electrode to the wire It is necessary to secure at least a region, and the planar size of the base substrate increases, which also hinders miniaturization.
結果的に、根本的にパッケージ構造そのものを改良しなければ、LEDの小型化を実現することが難しかった。なお、LaserもLEDと同様のパッケージ構造を有しているので、同様の課題が生じ、次世代のモバイル機器への適用が難しかった。 As a result, it has been difficult to reduce the size of the LED unless the package structure itself is fundamentally improved. Since Laser has the same package structure as LED, the same problem occurs and it is difficult to apply to the next generation mobile device.
本発明は上記課題を解決するためになされたものである。従って、本発明は、小型化を実現することができる発光装置並びにその製造方法を提供することである。 The present invention has been made to solve the above problems. Therefore, the present invention is to provide a light emitting device that can be miniaturized and a method for manufacturing the same.
上記課題を解決するために、本発明の実施例に係る第1の特徴は、発光装置において、導電性を有し、第1の主面、それに対向する第2の主面及び第1の主面から第2の主面に至る第1の一側面を有する第1のベース基板と、導電性を有し、第3の主面、それに対向する第4の主面及び第3の主面から第4の主面に至る第2の一側面を有し、第1の一側面から離間され第1の一側面に第2の一側面を対向させて配設した第2のベース基板と、第1のベース基板の第1の一側面と第2のベース基板の第2の一側面との間に配設された絶縁体と、第1のベース基板の第1の主面上に配設され、第1のベース基板に電気的に接続された第1の主電極、第2のベース基板の第3の主面に電気的に接続された第2の主電極及び第1の主電極と第2の主電極とに電気的に接続された発光層を有する半導体発光機能層と、半導体発光機能層を被覆し、第1のベース基板の第1の主面上及び第2のベース基板の第3の主面上に配設された封止体とを備える。 In order to solve the above-described problem, a first feature according to an embodiment of the present invention is that a light emitting device has conductivity, and has a first main surface, a second main surface facing the first main surface, and a first main surface. A first base substrate having a first side surface extending from the first surface to the second main surface, and having conductivity, a third main surface, a fourth main surface and a third main surface opposite to the third main surface A second base substrate having a second one side that reaches the fourth main surface, the second base substrate being spaced apart from the first one side and having the second one side facing the first one side; An insulator disposed between a first one side surface of the first base substrate and a second one side surface of the second base substrate; and an insulator disposed on the first main surface of the first base substrate. The first main electrode electrically connected to the first base substrate, the second main electrode electrically connected to the third main surface of the second base substrate, the first main electrode and the first main electrode 2 main power A semiconductor light emitting functional layer having a light emitting layer electrically connected to the semiconductor light emitting layer, a semiconductor light emitting functional layer covering the first main surface of the first base substrate and the third main surface of the second base substrate. And a sealing body disposed on the top.
第1の特徴に係る発光装置において、半導体発光機能層の第2の主電極と第2のベース基板の第3の主面との間は、第1のベース基板、半導体発光機能層の発光層及び第1の主電極とは電気的に絶縁された薄膜配線又はワイヤのいずれかの配線により電気的に接続されていることが好ましい。 In the light emitting device according to the first feature, the first base substrate and the light emitting layer of the semiconductor light emitting functional layer are disposed between the second main electrode of the semiconductor light emitting functional layer and the third main surface of the second base substrate. It is preferable that the first main electrode and the first main electrode are electrically connected to each other by an electrically insulated thin film wire or wire.
第1の特徴に係る発光装置において、第1のベース基板の第1の一側面以外の他の側面の少なくとも一部及び第2のベース基板の第2の一側面以外の他の側面の少なくとも一部に絶縁性保護膜が配設されていることが好ましい。 In the light emitting device according to the first feature, at least one part of the first base substrate other than the first one side face and at least one of the other side faces of the second base substrate other than the second one side face. It is preferable that an insulating protective film is disposed on the portion.
第1の特徴に係る発光装置において、第1のベース基板の第2の主面にはんだ濡れ性を有する第1の端子が配設され、第2のベース基板の第4の主面にはんだ濡れ性を有する第2の端子が配設されていることが好ましい。 In the light emitting device according to the first feature, the first terminal having solder wettability is disposed on the second main surface of the first base substrate, and the solder main surface is disposed on the fourth main surface of the second base substrate. It is preferable that the 2nd terminal which has property is arrange | positioned.
本発明の実施例に係る第2の特徴は、発光装置の製造方法において、第1の主面、それに離間する第3の主面及び第1の主面に対向する第2の主面、第3の主面に対向する第4の主面を有するベース基板において、第1の主面上にこの第1の主面に電気的に接続された第1の主電極、それに電気的に接続された発光層及びそれに電気的に接続された第2の主電極を有する半導体発光機能層を形成する工程と、ベース基板の第1の主面と第3の主面との間において、第1の主面及び第3の主面から第2の主面及び第4の主面まで至らない分離溝を形成する工程と、分離溝内に絶縁体を埋設する工程と、第2の主電極と第3の主面との間を電気的に接続する配線を形成する工程と、第1の主面上及び第2の主面上に半導体発光機能層を被覆する封止体を形成する工程と、ベース基板の第2の主面及び第4の主面を絶縁体が露出するまで取り除き、分離溝を境にベース基板を第1の主面及び第2の主面を有する第1のベース基板と第3の主面及び第4の主面を有する第2のベース基板とに分離する工程とを備える。 According to a second feature of the embodiment of the present invention, in the method of manufacturing a light emitting device, the first main surface, the third main surface spaced apart from the first main surface, the second main surface facing the first main surface, A first main electrode electrically connected to the first main surface on the first main surface, and electrically connected to the first main electrode; A step of forming a semiconductor light emitting functional layer having a light emitting layer and a second main electrode electrically connected thereto, and a first main surface and a third main surface of the base substrate; A step of forming a separation groove that does not extend from the main surface and the third main surface to the second main surface and the fourth main surface, a step of embedding an insulator in the separation groove, a second main electrode, Forming a wiring for electrically connecting between the main surface and the first main surface and the second main surface with a semiconductor light emitting functional layer covering Forming the body, removing the second main surface and the fourth main surface of the base substrate until the insulator is exposed, and separating the base substrate from the first main surface and the second main surface with the separation groove as a boundary. Separating the first base substrate having the first main substrate and the second base substrate having the third main surface and the fourth main surface.
第2の特徴に係る発光装置の製造方法において、互いに異なる第1の方向並びに第2の方向にベース基板を複数配列し一体化したウエーハにおいて、ベース基板の第1の方向の第1の主面と第3の主面との間に分離溝を形成するとともに、ベース基板の第2の方向に隣り合う同士の第1の主面間並びに第3の主面間に切断用溝を形成する工程と、分離溝内及び切断用溝内に絶縁体を埋設する工程と、ベース基板を第1のベース基板及び第2のベース基板に分離する工程の後に、ベース基板の第1のベース基板と第1の方向に隣り合う他のベース基板の第2のベース基板との間を第2の方向に切断するとともに、切断用溝内をその溝幅よりも小さい切断幅において第1の方向に切断し、この切断断面に絶縁体の一部を絶縁性保護膜として残存させる工程とを更に備えることが好ましい。 In the method for manufacturing a light emitting device according to the second feature, in a wafer in which a plurality of base substrates are arrayed and integrated in different first and second directions, the first main surface of the base substrate in the first direction Forming a separation groove between the first main surface and the third main surface, and forming a cutting groove between the first main surfaces adjacent to each other in the second direction of the base substrate and between the third main surfaces. And after the step of embedding an insulator in the separation groove and the cutting groove, and the step of separating the base substrate into the first base substrate and the second base substrate, the first base substrate and the second base substrate A second base substrate adjacent to another base substrate in the first direction is cut in the second direction, and the cutting groove is cut in the first direction at a cutting width smaller than the groove width. In this cut section, part of the insulator remains as an insulating protective film. Preferably further comprising a that step.
本発明によれば、小型化を実現することができる発光装置並びにその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the light-emitting device which can implement | achieve size reduction, and its manufacturing method can be provided.
次に、図面を参照して、本発明の実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。 Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, the drawings are schematic and different from actual ones. In addition, there may be a case where the dimensional relationships and ratios are different between the drawings.
また、以下に示す実施例はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。 Further, the following embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technical idea of the present invention specifies the arrangement of each component as follows. It is not what you do. The technical idea of the present invention can be variously modified within the scope of the claims.
(実施例1)
本発明の実施例1は、発光装置としてLEDに本発明を適用した例を説明するものである。
Example 1
Example 1 of the present invention describes an example in which the present invention is applied to an LED as a light emitting device.
[発光装置のデバイス構造]
図1(A)及び図1(B)に示すように、実施例1に係る発光装置1は、導電性を有し、第1の主面11A、それに対向する第2の主面11B及び第1の主面11Aから第2の主面11Bに至る第1の一側面11Sを有する第1のベース基板11と、導電性を有し、第3の主面12A、それに対向する第4の主面12B及び第3の主面12Aから第4の主面12Bに至る第2の一側面12Sを有し、第1の一側面11Sから離間され第1の一側面11Sに第2の一側面12Sを対向させて配設した第2のベース基板12と、第1のベース基板11の第1の一側面11Sと第2のベース基板12の第2の一側面12Sとの間に配設された絶縁体41と、第1のベース基板11の第1の主面11A上に配設され、第1のベース基板11に電気的に接続された第1の主電極21、第2のベース基板12の第3の主面12Aに電気的に接続された第2の主電極23及び第1の主電極21と第2の主電極23とに電気的に接続された発光層22を有する半導体発光機能層2と、半導体発光機能層2を被覆し、第1のベース基板11の第1の主面11A上及び第2のベース基板12の第3の主面12A上に配設された封止体7とを備えている。
[Device structure of light emitting device]
As shown in FIG. 1A and FIG. 1B, the light-emitting device 1 according to Example 1 has conductivity, and has a first main surface 11A, a second main surface 11B opposite to the first main surface 11B, and the first main surface 11B. A first base substrate 11 having a first one side surface 11S extending from one main surface 11A to a second main surface 11B, and a third main surface 12A having conductivity and a fourth main surface opposite thereto. The second one side surface 12S that extends from the surface 12B and the third main surface 12A to the fourth main surface 12B, is separated from the first one side surface 11S, and the second one side surface 12S is formed on the first one side surface 11S. Are disposed between the second base substrate 12 disposed opposite to each other, the first one side surface 11S of the first base substrate 11 and the second one side surface 12S of the second base substrate 12. The insulator 41 and the first main surface 11A of the first base substrate 11 are disposed on the first base substrate 11 and electrically connected to the first base substrate 11. The first main electrode 21 continued, the second main electrode 23 electrically connected to the third main surface 12A of the second base substrate 12, and the first main electrode 21 and the second main electrode 23. The semiconductor light emitting functional layer 2 having the light emitting layer 22 electrically connected to the semiconductor light emitting layer 22, the semiconductor light emitting functional layer 2 covering the first main surface 11 A of the first base substrate 11, and the second base substrate 12. And a sealing body 7 disposed on the third main surface 12A.
第1のベース基板11及び第2のベース基板12は実施例1において同一のベース基板(ウエーハ)から分離されたものである。第1のベース基板11及び第2のベース基板12を含む第1のベース基板11及び第2のベース基板12が連なる第1の方向X(図1(A)及び図1(B)中、横方向)において発光装置1は例えば0.4mm以下の寸法を有する。第1の方向Xと交差する(ここでは直交する)第2の方向Y(図1(A)中、紙面からその裏側に向かう方向、図1(B)中、縦方向)において、発光装置1は例えば0.2mm以下の寸法を有する。第1の方向X及び第2の方向Yと交差する(ここでは直交する)第3の方向Z(図1(A)中、縦方向)において発光装置1は例えば0.3mm以下の寸法を有する。 The first base substrate 11 and the second base substrate 12 are separated from the same base substrate (wafer) in the first embodiment. In the first direction X in which the first base substrate 11 and the second base substrate 12 including the first base substrate 11 and the second base substrate 12 are continuous (in FIG. 1A and FIG. 1B, the horizontal In the direction), the light emitting device 1 has a dimension of 0.4 mm or less, for example. In a second direction Y (in FIG. 1A, the direction from the plane of the paper toward the back side in FIG. 1A, the vertical direction in FIG. 1B) that intersects (here, orthogonal) the first direction X. For example has a dimension of 0.2 mm or less. In a third direction Z (vertical direction in FIG. 1A) that intersects (in this case, orthogonal) with the first direction X and the second direction Y, the light emitting device 1 has a dimension of, for example, 0.3 mm or less. .
第1のベース基板11及び第2のベース基板12には、例えば前述のように導電性を有し、結晶成長基板としての機能を有するシリコン単結晶基板が使用されている。このシリコン単結晶基板の比抵抗値は例えば0.01Ωcm−0.02Ωcmに設定されている。第1のベース基板11及び第2のベース基板12の厚さは、機械的強度を確保しつつ薄型化を図り、かつ厚さ方向の電気的抵抗値並びに熱的抵抗値を極力減少するために、例えば50μm−100μmに設定されている。なお、第1のベース基板11及び第2のベース基板12には、シリコン単結晶基板以外にも、例えばシリコン多結晶基板、化合物半導体基板、SiC基板等を使用することができる。化合物半導体基板には少なくともGaAs基板、GaP基板、InP基板等が含まれる。 As the first base substrate 11 and the second base substrate 12, for example, a silicon single crystal substrate having conductivity as a crystal growth substrate as described above is used. The specific resistance value of the silicon single crystal substrate is set to 0.01 Ωcm−0.02 Ωcm, for example. The thicknesses of the first base substrate 11 and the second base substrate 12 are designed to reduce the thickness and to reduce the electrical resistance value and the thermal resistance value as much as possible while ensuring the mechanical strength. For example, it is set to 50 μm-100 μm. In addition to the silicon single crystal substrate, for example, a silicon polycrystalline substrate, a compound semiconductor substrate, a SiC substrate, or the like can be used for the first base substrate 11 and the second base substrate 12. The compound semiconductor substrate includes at least a GaAs substrate, a GaP substrate, an InP substrate, and the like.
第1のベース基板11の第1の一側面11Sと第2のベース基板12の第2の一側面12Sとはその全域に渡って向かい合い、第1のベース基板11と第2のベース基板12との間を完全に分離する分離溝31が構築されている。絶縁体31はこの分離溝31内に埋設されている。分離溝31の溝幅は例えば20μm−80μmに設定されている。絶縁体41は基本的には第1のベース基板11と第2のベース基板12との間の電気的な絶縁に使用されており、この絶縁体41には例えば感光性ポリイミド樹脂が使用されている。 The first one side surface 11S of the first base substrate 11 and the second one side surface 12S of the second base substrate 12 face each other over the entire area, and the first base substrate 11 and the second base substrate 12 A separation groove 31 that completely separates them is constructed. The insulator 31 is embedded in the separation groove 31. The groove width of the separation groove 31 is set to 20 μm-80 μm, for example. The insulator 41 is basically used for electrical insulation between the first base substrate 11 and the second base substrate 12, and for example, a photosensitive polyimide resin is used for the insulator 41. Yes.
第1のベース基板11の第1の主面11A(図1(A)中、上側表面)に半導体発光機能層(LED素子部)2が配設されている。半導体発光機能層2は、実施例1において、第1のベース基板11の第1の主面11A上に配設された第1の主電極21と、この第1の主電極21上に配設された発光層(活性層)22と、この活性層22上に配設された第2の主電極23とを備えている。 A semiconductor light emitting functional layer (LED element portion) 2 is disposed on the first main surface 11A of the first base substrate 11 (the upper surface in FIG. 1A). The semiconductor light emitting functional layer 2 is disposed on the first main electrode 21 and the first main electrode 21 disposed on the first main surface 11A of the first base substrate 11 in the first embodiment. The light emitting layer (active layer) 22 and a second main electrode 23 disposed on the active layer 22 are provided.
第1の主電極21はn型クラッド層である。このn型クラッド層は発光層22のバンドギャップよりも大きなバンドギャップを有する。第1の主電極21には例えばn型GaN等の窒化物系半導体層が使用される。なお、n型クラッド層は、必ずしもGaN層に限定されるものではなく、それ以外のAlInGaN、AlGaN等の別の窒化物半導体層に置き換えることができる。実施例1において、第1の主電極21の膜厚は例えば3μm−5μmに設定されている。 The first main electrode 21 is an n-type cladding layer. This n-type cladding layer has a band gap larger than the band gap of the light emitting layer 22. For the first main electrode 21, a nitride semiconductor layer such as n-type GaN is used. The n-type cladding layer is not necessarily limited to the GaN layer, and can be replaced with another nitride semiconductor layer such as AlInGaN or AlGaN. In Example 1, the film thickness of the first main electrode 21 is set to, for example, 3 μm-5 μm.
ここで、第1の主電極21は、n型クラッド層並びに発光層22の結晶性を高めるために、バッファ層を含めてもよい。このバッファ層は、例えば窒化物系半導体により構成されたn型バッファ層であり、例えばn型不純物がドープされたAlN層とn型不純物がドープされたGaN層とを交互に繰返し積層した多層構造により構成されている。繰り返し積層された1つの層のAlN層の厚さは例えば0.5nm−5.0nmに設定される。繰り返し積層された1つの層のGaN層の厚さは例えば5nm〜5500nmに設定される。なお、バッファ層はAlN層とGaN層との多層構造に限定されるものではなく、AlN層の代わりに例えばAlInN、AlGaN及びAlInGaNのいずれかから選択された窒化物系半導体層に置き換えることができる。また、バッファ層のGaN層の代わりに例えばInGaN、AlInN、AlGaN及びAlInGaNのいずれかから選択された窒化物系半導体層に置き換えることができる。また、バッファ層は、AlN層の単層、GaN層の単層等、窒化物系半導体の単層構造により構成してもよい。 Here, the first main electrode 21 may include a buffer layer in order to enhance the crystallinity of the n-type cladding layer and the light emitting layer 22. This buffer layer is an n-type buffer layer made of, for example, a nitride-based semiconductor. For example, a multilayer structure in which AlN layers doped with n-type impurities and GaN layers doped with n-type impurities are alternately stacked. It is comprised by. The thickness of one layer of the AlN layer that is repeatedly laminated is set to 0.5 nm to 5.0 nm, for example. The thickness of the GaN layer of one layer that is repeatedly stacked is set to, for example, 5 nm to 5500 nm. The buffer layer is not limited to the multilayer structure of the AlN layer and the GaN layer, and can be replaced with a nitride-based semiconductor layer selected from, for example, any one of AlInN, AlGaN, and AlInGaN instead of the AlN layer. . Further, instead of the GaN layer of the buffer layer, for example, a nitride semiconductor layer selected from any one of InGaN, AlInN, AlGaN, and AlInGaN can be used. Further, the buffer layer may be configured by a single layer structure of a nitride semiconductor such as a single layer of an AlN layer or a single layer of a GaN layer.
発光層22は、ダブルヘテロ接合LEDを構成するために、第1の主電極(n型クラッド層)21と第2の主電極(p型クラッド層)23との間に配設される。発光層22は例えばInGaN等の窒化物系半導体層により構成されている。発光層22の膜厚は例えば50nm−100nmに設定されている。 The light emitting layer 22 is disposed between the first main electrode (n-type cladding layer) 21 and the second main electrode (p-type cladding layer) 23 in order to constitute a double heterojunction LED. The light emitting layer 22 is composed of a nitride semiconductor layer such as InGaN. The thickness of the light emitting layer 22 is set to, for example, 50 nm-100 nm.
なお、図1(A)中、発光層22は、概略的に1つの層により表されているが、実際には多重量子井戸構造(MQW)により構成されている。また、発光層22は、単一量子井戸構造(SQW)又は単一の半導体層により構成することができる。更に、第1の主電極21と第2の主電極23とを直接接合し、発光層22を省略することができる。 In FIG. 1A, the light emitting layer 22 is schematically represented by a single layer, but is actually composed of a multiple quantum well structure (MQW). Moreover, the light emitting layer 22 can be comprised by a single quantum well structure (SQW) or a single semiconductor layer. Further, the first main electrode 21 and the second main electrode 23 can be directly joined, and the light emitting layer 22 can be omitted.
第2の主電極23はp型クラッド層である。このp型クラッド層は発光層22のバンドギャップよりも大きなバンドギャップを有する。第2の主電極23には例えばp型GaN等の窒化物系半導体層が使用される。なお、p型クラッド層は、必ずしもGaN層に限定されるものではなく、それ以外のAlInGaN、AlGaN等の別の窒化物系半導体層に置き換えることができる。実施例2において、第2の主電極23の膜厚は例えば0.15μm−0.60μmに設定されている。 The second main electrode 23 is a p-type cladding layer. This p-type cladding layer has a band gap larger than that of the light emitting layer 22. For the second main electrode 23, for example, a nitride-based semiconductor layer such as p-type GaN is used. Note that the p-type cladding layer is not necessarily limited to the GaN layer, and can be replaced with another nitride semiconductor layer such as AlInGaN or AlGaN. In Example 2, the film thickness of the second main electrode 23 is set to 0.15 μm−0.60 μm, for example.
なお、半導体発光機能層2は、窒化物系半導体層に限定されるものではなく、ZnSe、ZnO等の亜鉛系半導体層やそれ以外の半導体層であってもよい。すなわち、半導体発光機能層2は電気エネルギを光エネルギに変換することができる機能を有していればよい。 The semiconductor light emitting functional layer 2 is not limited to the nitride semiconductor layer, and may be a zinc semiconductor layer such as ZnSe or ZnO or another semiconductor layer. That is, the semiconductor light emitting functional layer 2 only needs to have a function capable of converting electrical energy into light energy.
第2の主電極23上には光透過性導電膜24が配設されている。光透過性導電膜24は、第2の主電極23に低抵抗で(オーミック的に)接続されている。光透過性導電膜24には例えばITO層を使用することができる。また、光透過性導電膜24には例えばNi−Au合金膜を使用することができる。この光透過性導電膜24は半導体発光機能層2に流れる電流分布の均一化を図る機能を有する。なお、電流分布の均一化が要求されない場合には、光透過性導電膜24を省略することができる。 A light transmissive conductive film 24 is disposed on the second main electrode 23. The light transmissive conductive film 24 is connected to the second main electrode 23 with low resistance (ohmically). For example, an ITO layer can be used for the light transmissive conductive film 24. Further, for example, a Ni—Au alloy film can be used for the light transmissive conductive film 24. The light transmissive conductive film 24 has a function of making the current distribution flowing in the semiconductor light emitting functional layer 2 uniform. Note that the light-transmitting conductive film 24 can be omitted when the current distribution is not required to be uniform.
この半導体発光機能層2は第1のベース基板11の第1の主面11A上に第1の主電極21、発光層22及び第2の主電極23を直接成膜し半導体製造プロセスを用いて加工(エッチング加工)されているので、半導体発光機能層2の平面サイズを極微細にすることができる。例えば、半導体発光機能層2の平面サイズを120μm×120μm〜180μm×180μmに設定することができる。 In the semiconductor light emitting functional layer 2, the first main electrode 21, the light emitting layer 22, and the second main electrode 23 are directly formed on the first main surface 11A of the first base substrate 11, and a semiconductor manufacturing process is used. Since it is processed (etched), the planar size of the semiconductor light emitting functional layer 2 can be made extremely fine. For example, the planar size of the semiconductor light emitting functional layer 2 can be set to 120 μm × 120 μm to 180 μm × 180 μm.
半導体発光機能層2の表面上及び側面を含む第1のベース基板11の主面11A上には絶縁膜5が配設され、この絶縁膜5の光透過性導電膜24上には接続孔5Hが配設されている。絶縁膜5は半導体発光機能層2とこの上層に配設される配線6とを電気的に絶縁するために配設されており、この絶縁膜5には例えば150nm−250nmの膜厚を有するシリコン酸化膜を使用することができる。絶縁膜5は、必ずしもシリコン酸化膜に限定されるものではなく、シリコン窒化膜や、シリコン酸化膜とシリコン窒化膜とを積層した複合膜を使用してもよい。 An insulating film 5 is provided on the main surface 11A of the first base substrate 11 including the surface and side surfaces of the semiconductor light emitting functional layer 2, and a connection hole 5H is formed on the light-transmitting conductive film 24 of the insulating film 5. Is arranged. The insulating film 5 is disposed to electrically insulate the semiconductor light emitting functional layer 2 and the wiring 6 disposed thereon, and the insulating film 5 is formed of silicon having a film thickness of 150 nm to 250 nm, for example. An oxide film can be used. The insulating film 5 is not necessarily limited to a silicon oxide film, and a silicon nitride film or a composite film in which a silicon oxide film and a silicon nitride film are stacked may be used.
配線6は絶縁膜5上に配設され、配線6の一端(右側一端)は接続孔5Hを通し光透過性導電膜24を介在して第2の主電極23に電気的に接続され、配線6の他端(左側他端)は第2のベース基板12の第3の主面12A(図1(A)中、上側表面)に電気的に接続されている。配線6には実施例1において例えば1μm−3μmの膜厚を有するAu、つまり薄膜配線を使用することができる。なお、実施例1において、第1のベース基板11の第1の主面11Aの高さと第2のベース基板12の第3の主面12Aの高さは同一である。また、配線6はTi膜上にAu膜を積層した複合膜を使用することができ、特に第2のベース基板12に高密度において不純物が拡散されている場合には、熱処理を必要としないで、配線6と第2のベース基板12との接触抵抗値を減少することができる。 The wiring 6 is disposed on the insulating film 5, and one end (right end) of the wiring 6 is electrically connected to the second main electrode 23 through the connection hole 5H with the light-transmitting conductive film 24 interposed therebetween. The other end (the other end on the left side) of 6 is electrically connected to the third main surface 12A (the upper surface in FIG. 1A) of the second base substrate 12. In the first embodiment, for example, Au having a thickness of 1 μm to 3 μm, that is, a thin film wiring can be used for the wiring 6. In the first embodiment, the height of the first main surface 11A of the first base substrate 11 and the height of the third main surface 12A of the second base substrate 12 are the same. The wiring 6 can be a composite film in which an Au film is laminated on a Ti film. In particular, when impurities are diffused at a high density in the second base substrate 12, no heat treatment is required. The contact resistance value between the wiring 6 and the second base substrate 12 can be reduced.
封止体7は、半導体発光機能層7及び配線6を被覆し、第1のベース基板11の第1の主面―11A上、第2のベース基板12の第3の主面12A上及び絶縁体41上に配設されている。この封止体7は、半導体発光機能層7から発せられる光を外部に放射するために透明性を有している。封止体7には例えばエポキシ樹脂を使用することができ、封止体7の第3の方向Zの厚さは例えば100μm−300μmに設定されている。 The sealing body 7 covers the semiconductor light emitting functional layer 7 and the wiring 6, and covers the first main surface −11 A of the first base substrate 11, the third main surface 12 A of the second base substrate 12, and the insulation. It is disposed on the body 41. The sealing body 7 has transparency in order to radiate light emitted from the semiconductor light emitting functional layer 7 to the outside. For example, an epoxy resin can be used for the sealing body 7, and the thickness of the sealing body 7 in the third direction Z is set to 100 μm to 300 μm, for example.
第1のベース基板11の第2の主面11B(図1(A)中、下側裏面)には第1の端子81が配設され、この第1の端子81は第1のベース基板11を通して半導体発光機能層2の第1の主電極21に電気的に接続されている。すなわち、第1のベース基板11に導電性を有しているので、半導体発光機能層2はその直下の第1のベース基板11を電流経路として利用して更にその直下の第1の端子81に電気的に接続されている。第1のベース基板11の第1の主面11Aに半導体発光機能層2が配設され、第2の主面11Bに第1の端子81が配設されているので、第1のベース基板11の半導体発光機能層2の占有面積と第1の端子81の占有面積とを重複させ、双方を配設するための占有面積を減少することができる。第1の端子81には、電気伝導性に優れ、実装時のはんだ濡れ性に優れた、例えば下地Ni層の表面にAu層を設けた複合膜を使用することができる。 A first terminal 81 is disposed on the second main surface 11B (the lower back surface in FIG. 1A) of the first base substrate 11, and the first terminal 81 is the first base substrate 11. And is electrically connected to the first main electrode 21 of the semiconductor light emitting functional layer 2. That is, since the first base substrate 11 has conductivity, the semiconductor light emitting functional layer 2 uses the first base substrate 11 immediately below it as a current path and further connects to the first terminal 81 directly below it. Electrically connected. Since the semiconductor light emitting functional layer 2 is provided on the first main surface 11A of the first base substrate 11 and the first terminal 81 is provided on the second main surface 11B, the first base substrate 11 is provided. The occupied area of the semiconductor light emitting functional layer 2 and the occupied area of the first terminal 81 can be overlapped, and the occupied area for arranging both can be reduced. For the first terminal 81, a composite film having excellent electrical conductivity and excellent solder wettability at the time of mounting, for example, an Au layer provided on the surface of the underlying Ni layer can be used.
第2のベース基板12の第4の主面12B(図1(A)中、下側裏面)には第2の端子82が配設され、この第2の端子82は第2のベース基板12及び配線6を通して半導体発光機能層2の第2の主電極23に電気的に接続されている。同様に、第2のベース基板12に導電性を有しているので、第2のベース基板12は電流経路として利用されている。第2の端子82は第1の端子81と同一構造において同一材料により構成されている。 A second terminal 82 is disposed on the fourth main surface 12B (the lower back surface in FIG. 1A) of the second base substrate 12, and the second terminal 82 is the second base substrate 12. And electrically connected to the second main electrode 23 of the semiconductor light emitting functional layer 2 through the wiring 6. Similarly, since the second base substrate 12 has conductivity, the second base substrate 12 is used as a current path. The second terminal 82 has the same structure as the first terminal 81 and is made of the same material.
第1の端子81と第2の端子82との間において、第1のベース基板11の第2の主面11B上、第2のベース基板12の第4の主面12B上及び絶縁体41上には絶縁体9が配設されている。この絶縁体9には、例えばはんだに対する濡れ性が悪いソルダーレジスト膜を実用的に使用することができる。 Between the first terminal 81 and the second terminal 82, on the second main surface 11B of the first base substrate 11, on the fourth main surface 12B of the second base substrate 12, and on the insulator 41 Insulator 9 is disposed. For the insulator 9, for example, a solder resist film having poor wettability with respect to solder can be used practically.
更に、発光装置1においては、図1(B)に示すように、第1のベース基板11の第1の一側面11S以外の他の側面、具体的には図中上側とそれに対向する下側の側面、第2のベース基板12の第2の一側面12S以外の他の側面、同様に図中上側とそれに対向する下側の側面に絶縁性保護膜42が配設されている。この絶縁性保護膜42は第1のベース基板11と第2のベース基板12との間の電気的な短絡、特に塵や異物による短絡を防止するために配設されている。実施例1において、この絶縁性保護膜42には分離溝31に埋設した絶縁体41と同一の材料が使用され、絶縁性保護膜42の側面からの厚さは例えば30μm−40μmに設定されている。 Furthermore, in the light-emitting device 1, as shown in FIG. 1B, other side surfaces of the first base substrate 11 other than the first one side surface 11S, specifically, the upper side in the figure and the lower side opposite thereto. An insulating protective film 42 is disposed on the other side surface, on the other side surface of the second base substrate 12 other than the second one side surface 12S, similarly on the upper side in the figure and the lower side surface opposite thereto. This insulating protective film 42 is disposed to prevent an electrical short circuit between the first base substrate 11 and the second base substrate 12, particularly a short circuit due to dust or foreign matter. In the first embodiment, the insulating protective film 42 is made of the same material as the insulator 41 embedded in the separation groove 31, and the thickness from the side surface of the insulating protective film 42 is set to 30 μm-40 μm, for example. Yes.
[発光装置の製造方法]
前述の実施例1に係る発光装置1の製造方法は以下の通りである。まず最初に、ベース基板10が準備される。ベース基板10は、ここでは、第1の方向X及び第2の方向Yに複数の発光装置1を同時に製造することができるシリコン単結晶ウエーハ(半導体ウエーハ)が使用される(図1(B)及び図10参照。)。このベース基板10の厚さは例えば500μm−1000μmに設定される。
[Method for Manufacturing Light Emitting Device]
The manufacturing method of the light emitting device 1 according to Example 1 described above is as follows. First, the base substrate 10 is prepared. As the base substrate 10, here, a silicon single crystal wafer (semiconductor wafer) capable of simultaneously manufacturing a plurality of light emitting devices 1 in the first direction X and the second direction Y is used (FIG. 1B). And FIG. The thickness of the base substrate 10 is set to 500 μm-1000 μm, for example.
図2に示すように、ベース基板10の第1の主面11Aに相当する領域上に半導体発光機能層2が形成される。この半導体発光機能層2は、エピタキシャル成長法を用いて第1の主電極21、発光層22、第2の主電極23のそれぞれを順次成長させ、これらにパターンニングを行うことにより形成される。パターンニングは、例えばフォトリソグラフィ技術により製作したマスクを用い、反応性イオンエッチング(RIE)等のドライエッチングにより行う。 As shown in FIG. 2, the semiconductor light emitting functional layer 2 is formed on a region corresponding to the first main surface 11 </ b> A of the base substrate 10. The semiconductor light emitting functional layer 2 is formed by sequentially growing each of the first main electrode 21, the light emitting layer 22, and the second main electrode 23 by using an epitaxial growth method, and patterning them. The patterning is performed by dry etching such as reactive ion etching (RIE) using, for example, a mask manufactured by a photolithography technique.
図3に示すように、半導体発光機能層2上に光透過性導電膜24が形成される。光透過性導電膜24は、例えばスパッタリング法を用いて成膜され、パターンニングを行うことにより形成される。パターンニングは、前述と同様にマスクを用い、ドライエッチングにより行う。また、半導体発光機能層2はこの光透過性導電膜24のパターンニングを利用してパターンニングしてもよい。 As shown in FIG. 3, a light transmissive conductive film 24 is formed on the semiconductor light emitting functional layer 2. The light transmissive conductive film 24 is formed by, for example, sputtering and patterning. Patterning is performed by dry etching using a mask as described above. The semiconductor light emitting functional layer 2 may be patterned using the patterning of the light transmissive conductive film 24.
図4及び図10に示すように、複数の発光装置1のそれぞれの形成領域において、第1のベース基板11と第2のベース基板12との間に相当する領域の表面から裏面に至らない範囲内において第2の方向Yに延伸する分離溝31が形成される。実施例1において、分離溝31は、ダイスブレードを用いて機械的或いは物理的にベース基板10の表面部分を削り取ることにより形成される。分離溝31の幅寸法は前述の通り例えば20μm−80μmに設定され、深さは例えば100μm−200μmに設定される。分離溝31が形成されると、第1のベース基板11の形成領域側の分離溝31の内壁が第1の一側面11Sになり、第2のベース基板12の形成領域側の分離溝31の内壁が第2の一側面12Sになる。 As shown in FIGS. 4 and 10, in each formation region of the plurality of light emitting devices 1, a range that does not reach from the front surface to the back surface of the region corresponding to the space between the first base substrate 11 and the second base substrate 12. A separation groove 31 extending in the second direction Y is formed therein. In the first embodiment, the separation groove 31 is formed by mechanically or physically scraping the surface portion of the base substrate 10 using a die blade. As described above, the width dimension of the separation groove 31 is set to 20 μm to 80 μm, for example, and the depth is set to 100 μm to 200 μm, for example. When the separation groove 31 is formed, the inner wall of the separation groove 31 on the formation region side of the first base substrate 11 becomes the first one side surface 11S, and the separation groove 31 on the formation region side of the second base substrate 12 is formed. The inner wall becomes the second one side surface 12S.
この分離溝31を形成する工程と同一工程において、図10に示すように、第2の方向Yに隣り合う発光装置1の形成領域間に第1の方向Xに延伸する切断用溝32が形成される。この切断用溝32は分離溝31と同様にダイスブレードを用いて形成され、切断用溝32の幅寸法は例えば80μm−120μmに設定され、深さは分離溝31と同様に例えば100μm−200μmに設定される。 In the same step as the step of forming the separation groove 31, as shown in FIG. 10, a cutting groove 32 extending in the first direction X is formed between the formation regions of the light emitting devices 1 adjacent in the second direction Y. Is done. The cutting groove 32 is formed using a die blade in the same manner as the separation groove 31, the width dimension of the cutting groove 32 is set to 80 μm to 120 μm, for example, and the depth is set to 100 μm to 200 μm similarly to the separation groove 31. Is set.
図5に示すように、分離溝31内に絶縁体41が埋設されるとともに、図示しないが、絶縁体41と同一工程において同一材料の絶縁性保護膜42が切断用溝32内に埋設される。絶縁体41及び絶縁性保護膜42は、例えば感光性ポリイミド膜を塗布し、この感光性ポリイミド膜にパターンニングを行い、分離溝31内及び切断用溝32内に感光性ポリイミド膜を残存させることにより形成される。パターンニングには露光処理及び現像処理が含まれる。ここで、絶縁体31の上面は分離溝31の開口高さと一致させる必要はなく、むしろ機械的強度を高める観点並びに電流リークパス経路長を稼ぐ観点から、絶縁体31の上部は分離溝31の開口から突出させることが好ましい。 As shown in FIG. 5, an insulator 41 is embedded in the separation groove 31, and although not shown, an insulating protective film 42 of the same material is embedded in the cutting groove 32 in the same process as the insulator 41. . The insulator 41 and the insulating protective film 42 are formed by, for example, applying a photosensitive polyimide film, patterning the photosensitive polyimide film, and leaving the photosensitive polyimide film in the separation groove 31 and the cutting groove 32. It is formed by. Patterning includes exposure processing and development processing. Here, the upper surface of the insulator 31 does not need to coincide with the opening height of the separation groove 31. Rather, from the viewpoint of increasing the mechanical strength and increasing the current leak path path length, the upper portion of the insulator 31 is the opening of the separation groove 31. It is preferable to make it protrude from.
この後、半導体発光機能層2及び第1のベース基板11の第1の主面11Aに相当する領域を覆う絶縁膜5が形成され、この絶縁膜5の半導体発光機能層2上に接続孔5Hが形成される(図6参照。)。図6に示すように、一端が接続孔5Hを通して半導体発光機能層2に電気的に接続され、他端が第2のベース基板12の第3の主面12Aの形成領域に電気的に接続された配線6が絶縁膜5上に形成される。 Thereafter, an insulating film 5 is formed to cover the semiconductor light emitting functional layer 2 and a region corresponding to the first main surface 11A of the first base substrate 11, and the connection hole 5H is formed on the semiconductor light emitting functional layer 2 of the insulating film 5. Is formed (see FIG. 6). As shown in FIG. 6, one end is electrically connected to the semiconductor light emitting functional layer 2 through the connection hole 5H, and the other end is electrically connected to the formation region of the third main surface 12A of the second base substrate 12. A wiring 6 is formed on the insulating film 5.
図7に示すように、半導体発光機能層2及び配線6を被覆する封止体7がベース基板10上に形成される。封止体7は、例えば成形型内に透明性を有するエポキシ樹脂を充填し、このエポキシ樹脂をベース基板10にはめ込むことにより形成される。また、封止体7は、透明性を有するエポキシ樹脂をスピンコートにより塗布し硬化させることにより形成してもよい。 As shown in FIG. 7, a sealing body 7 that covers the semiconductor light emitting functional layer 2 and the wiring 6 is formed on the base substrate 10. The sealing body 7 is formed, for example, by filling a mold with a transparent epoxy resin and fitting the epoxy resin into the base substrate 10. Further, the sealing body 7 may be formed by applying and curing a transparent epoxy resin by spin coating.
図8に示すように、ベース基板10の裏面、つまり第1のベース基板11の第2の主面11Bの領域及び第2のベース基板12の第4の主面12Bの領域にバックグラインド処理を行いこれらの領域を厚さ方向(第3の方向Z)に削り取り、薄型化されたベース基板10Aが形成される。バックグラインド処理は分離溝31内に埋設された絶縁体41に達するまで行われる。最終的なベース基板10Aの厚さは前述の通り例えば50μm−100μmである。バックグラインド処理が終了すると、1つの発光装置1の形成領域において、ベース基板10Aは分離溝31を境に第1のベース基板11及び第2のベース基板12に分離される。 As shown in FIG. 8, the back grinding process is performed on the back surface of the base substrate 10, that is, the region of the second main surface 11B of the first base substrate 11 and the region of the fourth main surface 12B of the second base substrate 12. Then, these regions are shaved off in the thickness direction (third direction Z) to form a thinned base substrate 10A. The back grinding process is performed until the insulator 41 embedded in the separation groove 31 is reached. As described above, the final thickness of the base substrate 10A is, for example, 50 μm-100 μm. When the back grinding process is completed, the base substrate 10 </ b> A is separated into the first base substrate 11 and the second base substrate 12 with the separation groove 31 as a boundary in the formation region of one light emitting device 1.
図9に示すように、第1のベース基板11の第2の主面11B上に第1の端子81が形成されるとともに、第2のベース基板12の第4の主面12B上に第2の端子82が形成される。第1の端子81及び第2の端子82は、例えばスパッタリング法を用いてNi膜を成膜し、引き続きめっき法を用いてA膜を成膜し、これらにパターンニングを行うことにより形成される。パターンニングはフォトリソグラフィ技術により製作されたマスクを用いてエッチングを行う。また、第1の端子81及び第2の端子82は、予めマスクを製作し、この後にNi膜及びAu膜を成膜し、不要な領域のマスクとその上のNi膜及びAu膜を除去するリフトオフ法を用いて形成してもよい。引き続き、第1のベース基板11の第2の主面11B上及び第2のベース基板12の第4の主面12B上であって、第1の端子81及び第2の端子82間に絶縁体9が形成される(図1(A)参照。)。 As shown in FIG. 9, the first terminals 81 are formed on the second main surface 11B of the first base substrate 11 and the second terminals are formed on the fourth main surface 12B of the second base substrate 12. Terminal 82 is formed. The first terminal 81 and the second terminal 82 are formed by, for example, forming a Ni film using a sputtering method, and subsequently forming an A film using a plating method, and patterning them. . In the patterning, etching is performed using a mask manufactured by a photolithography technique. For the first terminal 81 and the second terminal 82, a mask is manufactured in advance, and then a Ni film and an Au film are formed, and a mask in an unnecessary region and the Ni film and the Au film thereon are removed. You may form using a lift-off method. Subsequently, on the second main surface 11B of the first base substrate 11 and the fourth main surface 12B of the second base substrate 12, an insulator is provided between the first terminal 81 and the second terminal 82. 9 is formed (see FIG. 1A).
図11に示すように、仮想的に示したスクライブライン(ダイシングライン)33及び34に沿ってベース基板10Aにスクライブ処理が行われ、ベース基板10Aから分割された複数の発光装置1が製作される。スクライブライン33は、第2の方向Yに隣り合う発光装置1の第1のベース基板11間及び第2のベース領域間を第1の方向Xに延伸するラインである。このスクライブライン33は、丁度切断用溝32と一致しており、この切断溝32の幅寸法よりも小さい幅寸法を有する。従って、スクライブライン33において分離されたそれぞれの発光装置1の第1のベース基板11の側面及び第2のベース基板12の側面には切断用溝32に埋設された絶縁性保護膜42の一部が残存し形成されたままである。換言すれば、第1のベース基板11の側面及び第2のベース基板12の側面に絶縁性保護膜42が形成されるように、スクライブライン33の幅寸法に比べて切断用溝32の溝寸法を予め大きく設定し、切断用溝32内に余分に絶縁性保護膜42が充填されている。スクライブライン34は、発光装置1の第1のベース基板11とそれに第1の方向Xに隣り合う他の発光装置1の第2のベース基板12との間を第2の方向Yに延伸するラインである。 As shown in FIG. 11, a scribing process is performed on the base substrate 10A along imaginary scribe lines (dicing lines) 33 and 34, and a plurality of light emitting devices 1 divided from the base substrate 10A are manufactured. . The scribe line 33 is a line that extends in the first direction X between the first base substrates 11 and between the second base regions of the light emitting device 1 adjacent in the second direction Y. The scribe line 33 exactly coincides with the cutting groove 32 and has a width dimension smaller than the width dimension of the cutting groove 32. Therefore, a part of the insulating protective film 42 embedded in the cutting groove 32 on the side surface of the first base substrate 11 and the side surface of the second base substrate 12 of each light emitting device 1 separated by the scribe line 33. Remains and remains formed. In other words, the groove dimension of the cutting groove 32 is larger than the width dimension of the scribe line 33 so that the insulating protective film 42 is formed on the side surface of the first base substrate 11 and the side surface of the second base substrate 12. Is set large in advance, and an insulating protective film 42 is filled in the cutting groove 32 in excess. The scribe line 34 is a line extending in the second direction Y between the first base substrate 11 of the light emitting device 1 and the second base substrate 12 of another light emitting device 1 adjacent to the first base substrate 11 in the first direction X. It is.
このスクライブ処理が終了すると、複数の発光装置1が完成する。 When this scribing process is completed, a plurality of light emitting devices 1 are completed.
[発光装置の特徴]
このように構成される発光装置1においては、第1のベース基板11の第1の主面11A上に半導体発光機能層2を配設し、この第1のベース基板11をそのままパッケージ基板として使用したので、半導体発光機能層2そのものの機械的強度を配慮する必要がなく、半導体発光機能層2の平面サイズを縮小することができる。また、第1のベース基板11の第1の主面11A上に半導体発光機能層2を積層したこの構造をそのまま利用しているので、第1のベース基板11と半導体発光機能層2とのアライメントの必要がない。また、第1のベース基板11に導電性を備え、第1のベース基板11の第1の主面11Aに半導体発光機能層2の第1の主電極21を積層しつつ電気的に接続しているので、双方の電気的な接続に必要な領域を減少することができる。更に、第1のベース基板11の第1の主面11A上に半導体発光機能層2を配設し、第1のベース基板11の裏面となる第2の主面11B上に半導体発光機能層2の領域と重複させて第1の端子81を配設しているので、双方の配置に要する領域を減少することができる。従って、次世代のモバイル機器に必要とされる発光装置1の小型化を実現することができる。
[Features of light-emitting device]
In the light emitting device 1 configured as described above, the semiconductor light emitting functional layer 2 is disposed on the first main surface 11A of the first base substrate 11, and the first base substrate 11 is used as a package substrate as it is. Therefore, it is not necessary to consider the mechanical strength of the semiconductor light emitting functional layer 2 itself, and the planar size of the semiconductor light emitting functional layer 2 can be reduced. Further, since this structure in which the semiconductor light emitting functional layer 2 is laminated on the first main surface 11A of the first base substrate 11 is used as it is, the alignment between the first base substrate 11 and the semiconductor light emitting functional layer 2 is performed. There is no need for. In addition, the first base substrate 11 has conductivity, and is electrically connected while the first main electrode 21 of the semiconductor light emitting functional layer 2 is laminated on the first main surface 11A of the first base substrate 11. As a result, the area required for the electrical connection between the two can be reduced. Further, the semiconductor light emitting functional layer 2 is disposed on the first main surface 11A of the first base substrate 11, and the semiconductor light emitting functional layer 2 is formed on the second main surface 11B which is the back surface of the first base substrate 11. Since the first terminal 81 is disposed so as to overlap with the area, the area required for both arrangements can be reduced. Accordingly, the light emitting device 1 required for the next generation mobile device can be reduced in size.
また、発光装置1の製造方法においては、ダイシング処理までの工程において大半のパッケージ構造を製作することができ、半導体発光機能層2の搬送、ダイボンディング等の組立工程を必要としないので、大幅に組立工程数を削減することができる。この結果、製造上の歩留まりを向上することができ、又製造コストを削減することができる。 Moreover, in the manufacturing method of the light emitting device 1, most of the package structure can be manufactured in the process up to the dicing process, and the assembly process such as transport of the semiconductor light emitting functional layer 2 and die bonding is not required. The number of assembly steps can be reduced. As a result, the manufacturing yield can be improved and the manufacturing cost can be reduced.
(実施例2)
本発明の実施例2は、前述の実施例1に係る発光装置1において半導体発光機能層2の第2の主電極23と第2のベース基板12との接続構造並びに分離溝31内の絶縁体41の材料を変えた例を説明するものである。
(Example 2)
Example 2 of the present invention relates to a connection structure between the second main electrode 23 of the semiconductor light emitting functional layer 2 and the second base substrate 12 and an insulator in the separation groove 31 in the light emitting device 1 according to Example 1 described above. The example which changed the material of 41 is demonstrated.
[発光装置のデバイス構造]
図12に示すように、実施例2に係る発光装置1は、基本的には前述の実施例1に係る発光装置1の構造と同等の構造を有するが、半導体発光機能層2の第2の主電極23と第2のベース基板2の第3の主面12Aとを接続する配線6にワイヤを使用している。特に材料を限定するものではないが、ワイヤには例えばAuワイヤが使用されている。
[Device structure of light emitting device]
As shown in FIG. 12, the light-emitting device 1 according to Example 2 has basically the same structure as that of the light-emitting device 1 according to Example 1 described above. A wire is used for the wiring 6 that connects the main electrode 23 and the third main surface 12A of the second base substrate 2. Although the material is not particularly limited, for example, an Au wire is used as the wire.
また、配線6をワイヤとしたので、ボンディング時の衝撃を吸収しつつ、ボンダビリティを向上するために、光透過性導電膜24上にはパッド電極25が配設され、第2のベース基板12の第3の主面12A上にはパッド電極26が配設されている。パッド電極25、26のそれぞれは例えばNi膜上にAu膜を積層した複合膜により形成されている。 Further, since the wiring 6 is a wire, a pad electrode 25 is disposed on the light-transmitting conductive film 24 in order to improve the bondability while absorbing the impact during bonding, and the second base substrate 12 is provided. A pad electrode 26 is disposed on the third main surface 12A. Each of the pad electrodes 25 and 26 is formed of, for example, a composite film in which an Au film is stacked on a Ni film.
また、第1のベース基板11と第2のベース基板12との間の分離溝31には封止体7の一部が絶縁体41として埋設されている。 A part of the sealing body 7 is embedded as an insulator 41 in the separation groove 31 between the first base substrate 11 and the second base substrate 12.
[発光装置の製造方法]
実施例2に係る発光装置1の製造方法は以下の通りである。前述の実施例1に係る発光装置1の製造方法の図3に示す工程の後に、図13に示すように、半導体発光機能層2上であって光透過性導電膜24上にパッド電極25が形成されるとともに、第2のベース基板12の第3の主面12A上にパッド電極26が形成される。
[Method for Manufacturing Light Emitting Device]
The manufacturing method of the light emitting device 1 according to Example 2 is as follows. After the step shown in FIG. 3 of the method for manufacturing the light emitting device 1 according to Example 1, the pad electrode 25 is formed on the light emitting conductive layer 24 on the semiconductor light emitting functional layer 2 as shown in FIG. At the same time, the pad electrode 26 is formed on the third main surface 12A of the second base substrate 12.
前述の図4に示す工程と同様に、図14に示すように、ベース基板10に分離溝31(及び切断用溝32)が形成される。 Similar to the process shown in FIG. 4, the separation groove 31 (and the cutting groove 32) are formed in the base substrate 10 as shown in FIG.
引き続き、パッド電極25とパッド電極26との間が配線6により電気的に接続される。配線6には前述のようにワイヤが使用され、例えば超音波振動に熱圧着を併用したボンディング法を用いてこのワイヤのボンディングが行われる(図15参照。)。 Subsequently, the pad electrode 25 and the pad electrode 26 are electrically connected by the wiring 6. As described above, a wire is used for the wiring 6 and, for example, this wire is bonded using a bonding method in which ultrasonic vibration is used in combination with thermocompression (see FIG. 15).
前述の図7に示す工程と同様に、図15に示すように、封止体7が形成される。この封止体7の一部は分離溝31に埋設されて絶縁体41として使用される。図示していないが、切断用溝32にも封止体7の他の一部が埋設され、この他の一部は絶縁性保護膜42として使用される。 Similar to the process shown in FIG. 7, the sealing body 7 is formed as shown in FIG. A part of the sealing body 7 is embedded in the separation groove 31 and used as the insulator 41. Although not shown, another part of the sealing body 7 is also embedded in the cutting groove 32, and the other part is used as the insulating protective film 42.
前述の図8に示す工程と同様に、図16に示すように、ベース基板10の裏面にバックグラインド処理がなされ、ベース基板10が薄型化されたベース基板10Aになるとともに、第1のベース基板11及び第2のベース基板12が形成される。バックグラインド処理は同様に絶縁体41に達すまで行われる。 Similar to the process shown in FIG. 8, the back grinding process is performed on the back surface of the base substrate 10 as shown in FIG. 16, so that the base substrate 10 becomes a thinned base substrate 10A and the first base substrate 11 and the second base substrate 12 are formed. Similarly, the back grinding process is performed until the insulator 41 is reached.
前述の図9に示す工程と同様に、図17に示すように、第1のベース基板11の第2の主面11Bに第1の端子81が形成されるとともに、第2のベース基板12の第4の主面12Bに第2の端子82が形成される。 Similarly to the process shown in FIG. 9, the first terminal 81 is formed on the second main surface 11B of the first base substrate 11 and the second base substrate 12 is formed as shown in FIG. Second terminals 82 are formed on fourth main surface 12B.
そして、前述の実施例1に係る発光装置1の製造方法と同様に、この後に絶縁体9を形成し、スクライブ処理を行うことにより、実施例2に係る発光装置1を完成させることができる。 Then, similarly to the method for manufacturing the light-emitting device 1 according to Example 1 described above, the insulator 9 is formed thereafter, and the scribing process is performed, whereby the light-emitting device 1 according to Example 2 can be completed.
[発光装置の特徴]
このように構成される実施例2に係る発光装置1及びその製造方法においては、基本的には実施例1に係る発光装置1及びその製造方法により得られる効果と同様の効果を奏することができる。更に、実施例2に係る発光装置1においては、配線6にワイヤが使用されているので、薄膜配線のように下地の絶縁膜5及び接続孔5Hを必要としない簡易な接続構造を実現することができる。
[Features of light-emitting device]
In the light emitting device 1 and the manufacturing method thereof according to Example 2 configured as described above, basically the same effects as those obtained by the light emitting device 1 according to Example 1 and the manufacturing method thereof can be obtained. . Furthermore, in the light emitting device 1 according to the second embodiment, since a wire is used for the wiring 6, a simple connection structure that does not require the underlying insulating film 5 and the connection hole 5H like the thin film wiring is realized. Can do.
また、分離溝31に埋設する絶縁体41(及び切断用溝32に埋設する絶縁性保護膜42)が封止体7を利用して構成されているので、絶縁体41(及び絶縁性保護膜42)に相当する部品点数を削減し、簡易な構造を実現することができる。 Moreover, since the insulator 41 (and the insulating protective film 42 embedded in the cutting groove 32) embedded in the separation groove 31 is configured using the sealing body 7, the insulator 41 (and the insulating protective film) The number of parts corresponding to 42) can be reduced, and a simple structure can be realized.
また、実施例2に係る発光装置1の製造方法においては、特に封止体7を形成する工程により分離溝31に埋設する絶縁体41(及び切断用溝32に埋設する絶縁性保護膜42)を形成することができるので、工程数を削減することができる。 Further, in the method for manufacturing the light emitting device 1 according to Example 2, the insulator 41 (and the insulating protective film 42 embedded in the cutting groove 32) embedded in the separation groove 31 particularly in the step of forming the sealing body 7. Therefore, the number of steps can be reduced.
(その他の実施例)
上記のように、本発明を実施例1、その変形例、実施例2及び実施例3によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。例えば、前述の実施例等において、発光装置1の半導体発光機能層2は第1の主電極21、発光層22、第2の主電極23のそれぞれを順次積層した構造としたが、本発明は、発光層22上に第1の主電極21及び第2の主電極23を配設し、半導体発光機能層2の表面側からのみ配線6を引き出すようにしてもよい。また、前述の実施例等において、発光装置1はLEDの場合を例として説明したが、本発明は、Laserを有する発光装置に適用することができる。
(Other examples)
As described above, the present invention has been described in the first embodiment, the modified examples, the second embodiment, and the third embodiment. However, the description and the drawings that constitute a part of this disclosure do not limit the present invention. The present invention can be applied to various alternative embodiments, examples, and operational technologies. For example, in the above-described embodiments, the semiconductor light emitting functional layer 2 of the light emitting device 1 has a structure in which the first main electrode 21, the light emitting layer 22, and the second main electrode 23 are sequentially stacked. Alternatively, the first main electrode 21 and the second main electrode 23 may be provided on the light emitting layer 22 so that the wiring 6 is drawn out only from the surface side of the semiconductor light emitting functional layer 2. Further, in the above-described embodiments and the like, the case where the light emitting device 1 is an LED has been described as an example, but the present invention can be applied to a light emitting device having a laser.
本発明は、小型化を実現することができる発光装置及びその製造方法に広く適用することができる。 The present invention can be widely applied to a light emitting device that can be miniaturized and a manufacturing method thereof.
1…発光装置
10…ベース基板
11…第1のベース基板
11A…第1の主面
11B…第2の主面
11S…第1の一側面
12…第2のベース基板
12A…第3の主面
12B…第4の主面
12S…第2の一側面
2…半導体発光機能層
21…第1の主電極
22…発光層
23…第2の主電極
31…分離溝
32…切断用溝
33、34…スクライブライン
41…絶縁体
42…絶縁性保護膜
6…配線
7…封止体
81…第1の端子
82…第2の端子
DESCRIPTION OF SYMBOLS 1 ... Light-emitting device 10 ... Base substrate 11 ... 1st base substrate 11A ... 1st main surface 11B ... 2nd main surface 11S ... 1st one side surface 12 ... 2nd base substrate 12A ... 3rd main surface 12B ... 4th main surface 12S ... 2nd one side surface 2 ... Semiconductor light emitting functional layer 21 ... 1st main electrode 22 ... Light emitting layer 23 ... 2nd main electrode 31 ... Separation groove 32 ... Grooves 33, 34 for cutting ... scribe line 41 ... insulator 42 ... insulating protective film 6 ... wiring 7 ... sealing body 81 ... first terminal 82 ... second terminal
Claims (6)
導電性を有し、第3の主面、それに対向する第4の主面及び前記第3の主面から前記第4の主面に至る第2の一側面を有し、前記第1の一側面から離間され前記第1の一側面に前記第2の一側面を対向させて配設した第2のベース基板と、
前記第1のベース基板の前記第1の一側面と前記第2のベース基板の第2の一側面との間に配設された絶縁体と、
前記第1のベース基板の前記第1の主面上に配設され、前記第1のベース基板に電気的に接続された第1の主電極、前記第2のベース基板の前記第3の主面に電気的に接続された第2の主電極及び前記第1の主電極と前記第2の主電極とに電気的に接続された発光層を有する半導体発光機能層と、
前記半導体発光機能層を被覆し、前記第1のベース基板の前記第1の主面上及び前記第2のベース基板の前記第3の主面上に配設された封止体と、
を備えたことを特徴とする発光装置。 A first base substrate having conductivity, having a first main surface, a second main surface facing the first main surface, and a first one side surface extending from the first main surface to the second main surface;
The first main surface has a third main surface, a fourth main surface opposite to the third main surface, and a second one side surface extending from the third main surface to the fourth main surface. A second base substrate spaced from the side surface and disposed with the second one side surface facing the first one side surface;
An insulator disposed between the first one side surface of the first base substrate and the second one side surface of the second base substrate;
A first main electrode disposed on the first main surface of the first base substrate and electrically connected to the first base substrate; and the third main electrode of the second base substrate. A semiconductor light emitting functional layer having a second main electrode electrically connected to a surface and a light emitting layer electrically connected to the first main electrode and the second main electrode;
A sealing body that covers the semiconductor light emitting functional layer and is disposed on the first main surface of the first base substrate and on the third main surface of the second base substrate;
A light-emitting device comprising:
前記ベース基板の前記第1の主面と前記第3の主面との間において、前記第1の主面及び前記第3の主面から前記第2の主面及び前記第4の主面まで至らない分離溝を形成する工程と、
前記分離溝内に絶縁体を埋設する工程と、
前記第2の主電極と前記第3の主面との間を電気的に接続する配線を形成する工程と、
前記第1の主面上及び前記第2の主面上に前記半導体発光機能層を被覆する封止体を形成する工程と、
前記ベース基板の前記第2の主面及び前記第4の主面を前記絶縁体が露出するまで取り除き、前記分離溝を境に前記ベース基板を前記第1の主面及び前記第2の主面を有する第1のベース基板と前記第3の主面及び前記第4の主面を有する第2のベース基板とに分離する工程と、
を備えたことを特徴とする発光装置の製造方法。 In a base substrate having a first main surface, a third main surface spaced apart from the first main surface, a second main surface facing the first main surface, and a fourth main surface facing the third main surface, On the first main surface, a first main electrode electrically connected to the first main surface, a light emitting layer electrically connected thereto, and a second main electrode electrically connected thereto. Forming a semiconductor light emitting functional layer having;
From the first main surface and the third main surface to the second main surface and the fourth main surface between the first main surface and the third main surface of the base substrate. Forming a separation groove that does not lead to,
Burying an insulator in the separation groove;
Forming a wiring for electrically connecting the second main electrode and the third main surface;
Forming a sealing body covering the semiconductor light emitting functional layer on the first main surface and the second main surface;
The second main surface and the fourth main surface of the base substrate are removed until the insulator is exposed, and the base substrate is separated from the first main surface and the second main surface with the separation groove as a boundary. Separating the first base substrate having the third main surface and the second base substrate having the fourth main surface;
A method for manufacturing a light emitting device, comprising:
前記分離溝内及び前記切断用溝内に前記絶縁体を埋設する工程と、
前記ベース基板を前記第1のベース基板及び前記第2のベース基板に分離する工程の後に、前記ベース基板の前記第1のベース基板と前記第1の方向に隣り合う他の前記ベース基板の前記第2のベース基板との間を前記第2の方向に切断するとともに、前記切断用溝内をその溝幅よりも小さい切断幅において前記第1の方向に切断し、この切断断面に前記絶縁体の一部を絶縁性保護膜として残存させる工程と、
を更に備えたことを特徴とする請求項5に記載の発光装置の製造方法。 In a wafer in which a plurality of the base substrates are arranged and integrated in a first direction and a second direction different from each other, the first main surface and the third main surface of the base substrate in the first direction Forming a separation groove therebetween, and forming a cutting groove between the first main surfaces of the base substrate adjacent to each other in the second direction and between the third main surfaces;
Burying the insulator in the separation groove and in the cutting groove;
After the step of separating the base substrate into the first base substrate and the second base substrate, the first base substrate of the base substrate and the other base substrate adjacent to the first base substrate in the first direction. The gap between the second base substrate and the second base substrate is cut in the second direction, and the inside of the cutting groove is cut in the first direction at a cutting width smaller than the groove width. A part of which is left as an insulating protective film,
The method of manufacturing a light emitting device according to claim 5, further comprising:
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009137194A JP4930548B2 (en) | 2009-06-08 | 2009-06-08 | Light emitting device and manufacturing method thereof |
KR1020100026918A KR101138709B1 (en) | 2009-06-08 | 2010-03-25 | Light emitting device and method of manufacturing thesame |
CN2010101450572A CN101908595A (en) | 2009-06-08 | 2010-03-26 | Light-emitting device and manufacture method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009137194A JP4930548B2 (en) | 2009-06-08 | 2009-06-08 | Light emitting device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010283267A true JP2010283267A (en) | 2010-12-16 |
JP4930548B2 JP4930548B2 (en) | 2012-05-16 |
Family
ID=43263985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009137194A Expired - Fee Related JP4930548B2 (en) | 2009-06-08 | 2009-06-08 | Light emitting device and manufacturing method thereof |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4930548B2 (en) |
KR (1) | KR101138709B1 (en) |
CN (1) | CN101908595A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012175066A (en) * | 2011-02-24 | 2012-09-10 | Sony Corp | Light-emitting device, lighting apparatus, and display apparatus |
WO2012128270A1 (en) * | 2011-03-24 | 2012-09-27 | 株式会社村田製作所 | Light-emitting-element base substrate, and led device |
KR20130125458A (en) * | 2012-05-09 | 2013-11-19 | 엘지이노텍 주식회사 | Light emitting device package |
JPWO2014132979A1 (en) * | 2013-02-27 | 2017-02-02 | 日亜化学工業株式会社 | Light emitting device, light emitting element mounting method, and light emitting element mounting apparatus |
JP2018503258A (en) * | 2014-12-30 | 2018-02-01 | アルディア | Photoelectric device including light emitting diode |
JP2018518049A (en) * | 2015-05-13 | 2018-07-05 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Optoelectronic semiconductor component and method for manufacturing optoelectronic semiconductor component |
JP2020521180A (en) * | 2017-05-23 | 2020-07-16 | 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. | Micro light emitting diode display panel and manufacturing method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101336699B1 (en) * | 2012-03-06 | 2013-12-04 | 한국프린티드일렉트로닉스연구조합 | Methods for manufacturing and smart packaging of Light Emitting Diode and using printed electronics technology |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08298345A (en) * | 1995-04-26 | 1996-11-12 | Shichizun Denshi:Kk | Chip type light emitting diode |
JP2000077725A (en) * | 1998-08-27 | 2000-03-14 | Shichizun Denshi:Kk | Semiconductor package and manufacture thereof |
JP2001036154A (en) * | 1999-02-18 | 2001-02-09 | Nichia Chem Ind Ltd | Chip-component type light-emitting device and manufacture thereof |
JP2002064225A (en) * | 2000-06-09 | 2002-02-28 | Sanyo Electric Co Ltd | Light application device and its manufacturing method, and lighting device using the light application device |
JP2003008069A (en) * | 2001-06-19 | 2003-01-10 | Sanyo Electric Co Ltd | Light emitting device |
JP2003037296A (en) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | Lighting system and manufacturing method therefor |
JP2003037287A (en) * | 2001-07-26 | 2003-02-07 | Sanken Electric Co Ltd | Light-emitting element |
JP2005109283A (en) * | 2003-09-30 | 2005-04-21 | Toyoda Gosei Co Ltd | GaN GROUP SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW591990B (en) * | 2001-07-25 | 2004-06-11 | Sanyo Electric Co | Method for making an illumination device |
JP2005217308A (en) * | 2004-01-30 | 2005-08-11 | Sanken Electric Co Ltd | Semiconductor light emitting device and method for manufacturing the same |
KR20050096010A (en) * | 2004-03-29 | 2005-10-05 | 삼성전기주식회사 | Nitride semiconductor light emitting diode and fabrication method thereof |
KR100646155B1 (en) * | 2005-04-14 | 2006-11-14 | 주식회사 코스텍시스 | a LED module |
KR100714123B1 (en) * | 2005-12-08 | 2007-05-02 | 한국전자통신연구원 | Silicon light emitting device |
CN100524864C (en) * | 2006-03-22 | 2009-08-05 | 财团法人工业技术研究院 | LED encapsulation structure and its making method |
US7999277B2 (en) * | 2006-11-08 | 2011-08-16 | C. I. Kasei Company, Limited | Light emitting device and production method of same |
-
2009
- 2009-06-08 JP JP2009137194A patent/JP4930548B2/en not_active Expired - Fee Related
-
2010
- 2010-03-25 KR KR1020100026918A patent/KR101138709B1/en not_active IP Right Cessation
- 2010-03-26 CN CN2010101450572A patent/CN101908595A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08298345A (en) * | 1995-04-26 | 1996-11-12 | Shichizun Denshi:Kk | Chip type light emitting diode |
JP2000077725A (en) * | 1998-08-27 | 2000-03-14 | Shichizun Denshi:Kk | Semiconductor package and manufacture thereof |
JP2001036154A (en) * | 1999-02-18 | 2001-02-09 | Nichia Chem Ind Ltd | Chip-component type light-emitting device and manufacture thereof |
JP2002064225A (en) * | 2000-06-09 | 2002-02-28 | Sanyo Electric Co Ltd | Light application device and its manufacturing method, and lighting device using the light application device |
JP2003008069A (en) * | 2001-06-19 | 2003-01-10 | Sanyo Electric Co Ltd | Light emitting device |
JP2003037296A (en) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | Lighting system and manufacturing method therefor |
JP2003037287A (en) * | 2001-07-26 | 2003-02-07 | Sanken Electric Co Ltd | Light-emitting element |
JP2005109283A (en) * | 2003-09-30 | 2005-04-21 | Toyoda Gosei Co Ltd | GaN GROUP SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9065029B2 (en) | 2011-02-24 | 2015-06-23 | Sony Corporation | Light emitting apparatus, illumination apparatus and display apparatus |
JP2012175066A (en) * | 2011-02-24 | 2012-09-10 | Sony Corp | Light-emitting device, lighting apparatus, and display apparatus |
US9679536B2 (en) | 2011-02-24 | 2017-06-13 | Sony Corporation | Light emitting apparatus, illumination apparatus and display apparatus |
US10490533B2 (en) | 2011-02-24 | 2019-11-26 | Sony Corporation | Light emitting apparatus, illumination apparatus and display apparatus |
US10249600B2 (en) | 2011-02-24 | 2019-04-02 | Sony Corporation | Light emitting apparatus, illumination apparatus and display apparatus |
WO2012128270A1 (en) * | 2011-03-24 | 2012-09-27 | 株式会社村田製作所 | Light-emitting-element base substrate, and led device |
EP2690677A1 (en) * | 2011-03-24 | 2014-01-29 | Murata Manufacturing Co., Ltd. | Light-emitting-element base substrate, and led device |
JP5590220B2 (en) * | 2011-03-24 | 2014-09-17 | 株式会社村田製作所 | Base substrate for light emitting element and LED device |
EP2690677A4 (en) * | 2011-03-24 | 2014-11-12 | Murata Manufacturing Co | Light-emitting-element base substrate, and led device |
US9240535B2 (en) | 2011-03-24 | 2016-01-19 | Murata Manufacturing Co., Ltd. | Light-emitting-element mount substrate and LED device |
KR101943448B1 (en) * | 2012-05-09 | 2019-01-29 | 엘지이노텍 주식회사 | Light emitting device package |
KR20130125458A (en) * | 2012-05-09 | 2013-11-19 | 엘지이노텍 주식회사 | Light emitting device package |
JPWO2014132979A1 (en) * | 2013-02-27 | 2017-02-02 | 日亜化学工業株式会社 | Light emitting device, light emitting element mounting method, and light emitting element mounting apparatus |
US9955619B2 (en) | 2013-02-27 | 2018-04-24 | Nichia Corporation | Light emitting device, light emitting element mounting method, and light emitting element mounter |
JP2018503258A (en) * | 2014-12-30 | 2018-02-01 | アルディア | Photoelectric device including light emitting diode |
JP2018518049A (en) * | 2015-05-13 | 2018-07-05 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Optoelectronic semiconductor component and method for manufacturing optoelectronic semiconductor component |
US10381391B2 (en) | 2015-05-13 | 2019-08-13 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component |
JP2020521180A (en) * | 2017-05-23 | 2020-07-16 | 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. | Micro light emitting diode display panel and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20100131911A (en) | 2010-12-16 |
KR101138709B1 (en) | 2012-04-24 |
JP4930548B2 (en) | 2012-05-16 |
CN101908595A (en) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4930548B2 (en) | Light emitting device and manufacturing method thereof | |
JP6833760B2 (en) | Manufacturing method of semiconductor light emitting device | |
KR101945140B1 (en) | Nitride semiconductor ultraviolet light-emitting element and nitride semiconductor ultraviolet light-emitting device | |
TWI595686B (en) | Semiconductor light-emitting device | |
JP5378130B2 (en) | Semiconductor light emitting device | |
JP5101645B2 (en) | Semiconductor light emitting device | |
US8987020B2 (en) | Semiconductor light-emitting device and method for manufacturing same | |
KR101761834B1 (en) | Wafer level led package and method of fabricating the same | |
JP5657591B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP5729126B2 (en) | Manufacturing method of semiconductor device | |
TWI699011B (en) | Semiconductor light emitting device | |
JP2011129861A (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP2011253975A (en) | Light emitting device and method for manufacturing the same | |
KR20130097815A (en) | Semiconductor light emitting device | |
KR20090122833A (en) | Light emitting diode and method for fabricating the same | |
KR102550004B1 (en) | Light emitting device | |
JP2007049045A (en) | Semiconductor light emitting device and semiconductor device using the same | |
JP2014157948A (en) | Semiconductor light-emitting element and light-emitting device | |
JPH1140857A (en) | Semiconductor light-emitting element | |
JP4120493B2 (en) | Light emitting diode and light emitting device | |
JP2006073618A (en) | Optical element and manufacturing method thereof | |
JP5515685B2 (en) | LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE USING THE SAME | |
JP6414454B2 (en) | Light emitting device and manufacturing method thereof | |
JP3917619B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2017038024A (en) | Semiconductor light-emitting element, method for manufacturing the same, light-emitting element package including light-emitting element, and light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4930548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |