JP2010283227A - Wafer manufacturing history tracing method - Google Patents
Wafer manufacturing history tracing method Download PDFInfo
- Publication number
- JP2010283227A JP2010283227A JP2009136477A JP2009136477A JP2010283227A JP 2010283227 A JP2010283227 A JP 2010283227A JP 2009136477 A JP2009136477 A JP 2009136477A JP 2009136477 A JP2009136477 A JP 2009136477A JP 2010283227 A JP2010283227 A JP 2010283227A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- crystal
- block
- semiconductor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000013078 crystal Substances 0.000 claims abstract description 137
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 238000012545 processing Methods 0.000 claims abstract description 58
- 238000003860 storage Methods 0.000 claims abstract description 21
- 235000012431 wafers Nutrition 0.000 claims description 304
- 238000005520 cutting process Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 135
- 229910052710 silicon Inorganic materials 0.000 description 135
- 239000010703 silicon Substances 0.000 description 135
- 238000007726 management method Methods 0.000 description 43
- 238000005498 polishing Methods 0.000 description 33
- 238000007689 inspection Methods 0.000 description 28
- 238000000227 grinding Methods 0.000 description 27
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 17
- 238000004140 cleaning Methods 0.000 description 16
- 230000002950 deficient Effects 0.000 description 16
- 238000010330 laser marking Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000000047 product Substances 0.000 description 9
- 239000004744 fabric Substances 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 4
- 239000006061 abrasive grain Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000012854 evaluation process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000007518 final polishing process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
この発明はウェーハ製造履歴追跡方法、詳しくは半導体ウェーハに対して、１枚単位での各製造工程の履歴を追跡可能なウェーハ製造履歴追跡方法に関する。 The present invention relates to a wafer manufacturing history tracking method, and more particularly to a wafer manufacturing history tracking method capable of tracking the history of each manufacturing process for each semiconductor wafer.
ＵＬＳＩなどの超高集積デバイスの形成基板であるシリコンウェーハは、チョクラルスキー（ＣＺ）法によって引き上げられた単結晶シリコンインゴットに対して、ウェーハ加工を施すことで作製される。具体的には、単結晶シリコンインゴットをブロック切断し、その後、シリコンブロックに研削砥石による外周研削、ワイヤソーによるスライスを順に行い、多数枚のシリコンウェーハを得る。次に、各シリコンウェーハに対して面取り、ラッピング、エッチング、研磨を順次施し、デバイス形成用の製品ウェーハを製造する。 A silicon wafer which is a formation substrate of an ultra-high integrated device such as ULSI is manufactured by performing wafer processing on a single crystal silicon ingot pulled up by the Czochralski (CZ) method. Specifically, the single crystal silicon ingot is cut into blocks, and then the silicon block is subjected to peripheral grinding with a grinding wheel and slicing with a wire saw in order to obtain a large number of silicon wafers. Next, chamfering, lapping, etching, and polishing are sequentially performed on each silicon wafer to manufacture a product wafer for device formation.
従来、単結晶シリコンインゴットを出発材料とした各ウェーハ加工でのシリコンウェーハの管理方法は、一般的に数１０枚〜数１００枚のシリコンウェーハを一纏めとしたロット単位で行われていた（例えば特許文献１）。 Conventionally, a silicon wafer management method in each wafer processing using a single crystal silicon ingot as a starting material has been generally performed in batch units of several tens to several hundreds of silicon wafers (for example, patents). Reference 1).
しかしながら、特許文献１に基づくシリコンウェーハの管理方法は、このようにロット単位でウェーハを管理する技術であった。そのため、特定のシリコンウェーハが、単結晶シリコンインゴットのどの位置からスライスされ、その後、何れのウェーハ加工装置（熱処理装置など）を使用し、どのような条件（熱処理条件など）で加工されたかというウェーハ単位の情報を取得できなかった。
そのため、例えばシリコンウェーハの品質改善や欠陥原因の追跡などを行う場合には、ロット単位での情報のみに頼るため、高精度で最適な品質改善を行うことができなかった。
そこで、発明者は、鋭意研究の結果、ウェーハをＩＤにより枚葉管理すれば、特定のウェーハが何れのインゴットの何番目にスライスされたものか、その後、どのような加工が施されたものかを追跡することができることを知見し、この発明を完成させた。
However, the silicon wafer management method based on
For this reason, for example, when quality improvement of silicon wafers or tracking of the cause of defects is performed, since only the information in units of lots is relied on, it has not been possible to perform optimum quality improvement with high accuracy.
Therefore, as a result of diligent research, the inventor managed a single wafer by ID, and what ingot of which ingot the specific wafer was sliced, and what kind of processing was performed after that. The present invention has been completed.
この発明は、１枚ごとに半導体ウェーハの各種製造情報を取得することができ、しかも半導体ウェーハの１枚単位での製造履歴の追跡を簡易に行うことができるウェーハ製造履歴追跡方法を提供することを目的としている。 The present invention provides a wafer manufacturing history tracking method capable of acquiring various manufacturing information of a semiconductor wafer for each piece and easily tracking the manufacturing history of each semiconductor wafer. It is an object.
請求項１に記載の発明は、半導体結晶から結晶ブロックを得るブロック切断を含む結晶加工と、前記結晶ブロックから多数枚の半導体ウェーハを得るスライスを含むウェーハ加工とを、順次、前記半導体結晶に施して製造された半導体ウェーハの製造履歴を追跡するウェーハ製造履歴追跡方法において、前記半導体結晶に付与された結晶番号を記憶媒体に記憶させ、前記結晶ブロックに付与され、かつ該結晶ブロックの基となる前記半導体結晶に付与された結晶番号から取得される前記半導体結晶の情報と、前記半導体結晶の作製後から該半導体結晶に前記ブロック切断を含む結晶加工を施して前記結晶ブロックが得られるまでの各結晶加工処理情報とが含まれたブロックＩＤを前記記憶媒体に記憶させ、１枚毎に前記半導体ウェーハに付与され、かつ該各半導体ウェーハに対してその基となる前記結晶ブロックに付与されたブロックＩＤから取得される前記結晶ブロックの情報と、該結晶ブロックの作製後から該結晶ブロックに前記スライスを含むウェーハ加工を施して前記各半導体ウェーハが得られるまでの各ウェーハ加工処理情報とが含まれたウェーハＩＤを前記記憶媒体に記憶させ、前記記憶媒体に記憶された前記結晶番号、前記ブロックＩＤおよび前記ウェーハＩＤに基づき、前記１枚毎の半導体ウェーハの製造履歴を追跡するウェーハ製造履歴追跡方法である。 According to the first aspect of the present invention, crystal processing including block cutting for obtaining a crystal block from a semiconductor crystal and wafer processing including a slice for obtaining a plurality of semiconductor wafers from the crystal block are sequentially performed on the semiconductor crystal. In a wafer manufacturing history tracking method for tracking a manufacturing history of a semiconductor wafer manufactured by the method, a crystal number assigned to the semiconductor crystal is stored in a storage medium, assigned to the crystal block, and becomes a base of the crystal block Information on the semiconductor crystal acquired from the crystal number assigned to the semiconductor crystal, and each time after the semiconductor crystal is manufactured until the crystal block is obtained by performing crystal processing including the block cutting on the semiconductor crystal. A block ID including crystal processing information is stored in the storage medium and given to the semiconductor wafer one by one. In addition, the information about the crystal block acquired from the block ID given to the crystal block as a base for each semiconductor wafer, and the wafer including the slice in the crystal block after the crystal block is manufactured A wafer ID including each wafer processing information until processing and each semiconductor wafer is obtained is stored in the storage medium, and the crystal number, block ID, and wafer stored in the storage medium This is a wafer manufacturing history tracking method for tracking the manufacturing history of each semiconductor wafer based on an ID.
請求項１に記載の発明によれば、あらかじめ、記憶媒体に対して、半導体結晶に付与された結晶番号と、結晶ブロックに付与されたブロックＩＤと、各半導体ウェーハに付与されたウェーハＩＤとを記憶させる。
ブロックＩＤには、結晶ブロックの基となる半導体結晶に付与された結晶番号から取得される半導体結晶の情報と、半導体結晶の作製後から半導体結晶にブロック切断を含む結晶加工を施して結晶ブロックが得られるまでの各結晶加工処理情報とが含まれている。
また、ウェーハＩＤには、各半導体ウェーハに対してその基となる結晶ブロックに付与されたブロックＩＤから取得される結晶ブロックの情報と、結晶ブロックの作製後から結晶ブロックにスライスを含むウェーハ加工を施して各半導体ウェーハが得られるまでの各ウェーハ加工処理情報とが含まれている。
その後、記憶媒体に記憶された結晶番号、ブロックＩＤおよびウェーハＩＤに基づき、特定の半導体ウェーハが各加工工程をどのような経路を経て、各加工工程でどのように処理されたかをウェーハ１枚毎に追跡する。これにより、各半導体ウェーハの固有の各種製造情報を取得することができ、しかも半導体ウェーハの１枚単位での製造履歴の追跡を簡易に行うことができる。
換言すると、この発明は、半導体結晶（ＣＺシリコン単結晶など）を切断して複数の結晶ブロックとし、各結晶ブロックをスライスして多数枚の半導体ウェーハを得るとともに、各半導体ウェーハについて複数種の加工・処理（面取り、研削、研磨、熱処理、洗浄、カセット収納、搬送などの全ての処理）を施すことにより出荷用半導体ウェーハ（片面鏡面ウェーハなど）を得る半導体ウェーハの製造プロセスにあって、上記半導体結晶毎に付与された結晶ＩＤ（結晶番号）を記憶媒体（電子的または電磁的記憶媒体）に格納し、上記結晶ブロック毎に付与されたブロックＩＤをその結晶ＩＤと関連付けて上記記憶媒体に格納し（ブロックＩＤには結晶番号を含ませるなど）、上記全ての半導体ウェーハについて各半導体ウェーハ毎に付与されたウェーハＩＤをそのブロックＩＤと関連付けて上記記憶媒体に格納し（ウェーハＩＤにブロックＩＤを含ませるなど）、上記各半導体ウェーハの複数種の加工・処理毎に対応して付与された加工処理情報をそのウェーハＩＤと関連付けて上記記憶媒体に格納した（全てのウェーハについての処理を格納すること、例えば検査での不良品として次工程に搬送されなかったウェーハについてもそれまでの加工処理情報を記憶する）後、上記ウェーハＩＤに基づいて検索することにより、当該出荷用半導体ウェーハの製造履歴を追跡可能としたウェーハ製造履歴追跡方法である。よって、ウェーハＩＤに基づいて記憶媒体をサーチすることで当該半導体ウェーハの加工処理情報および当該半導体結晶での位置情報（ＣＺシリコン単結晶棒のどの位置のウェーハか等の位置情報）を取得することができる。
According to the first aspect of the present invention, the crystal number assigned to the semiconductor crystal, the block ID assigned to the crystal block, and the wafer ID assigned to each semiconductor wafer are previously stored in the storage medium. Remember.
The block ID includes information on the semiconductor crystal obtained from the crystal number assigned to the semiconductor crystal that is the basis of the crystal block, and crystal processing including block cutting on the semiconductor crystal after fabrication of the semiconductor crystal. Each crystal processing information until it is obtained is included.
In addition, the wafer ID includes information on the crystal block obtained from the block ID assigned to the base crystal block for each semiconductor wafer, and wafer processing including a slice in the crystal block after the crystal block is produced. Each wafer processing information until each semiconductor wafer is obtained after being applied is included.
After that, based on the crystal number, block ID, and wafer ID stored in the storage medium, the path through which each specific semiconductor wafer passes through each processing step and how each processing step is processed for each wafer. To track. Thereby, various kinds of unique manufacturing information of each semiconductor wafer can be acquired, and the manufacturing history of each semiconductor wafer can be easily traced.
In other words, the present invention cuts a semiconductor crystal (such as a CZ silicon single crystal) into a plurality of crystal blocks, slices each crystal block to obtain a large number of semiconductor wafers, and processes various types of semiconductor wafers. In a semiconductor wafer manufacturing process for obtaining a semiconductor wafer for shipping (single-sided mirror wafer, etc.) by performing processing (all processing such as chamfering, grinding, polishing, heat treatment, cleaning, cassette storage, conveyance, etc.) The crystal ID (crystal number) assigned to each crystal is stored in a storage medium (electronic or electromagnetic storage medium), and the block ID assigned to each crystal block is stored in the storage medium in association with the crystal ID. (For example, the crystal ID is included in the block ID) and all the above semiconductor wafers are assigned to each semiconductor wafer. The wafer ID associated with the block ID is stored in the storage medium (eg, the block ID is included in the wafer ID), and the processing information given to each of the plurality of types of processing / processing of each semiconductor wafer. Is stored in the storage medium in association with the wafer ID (store processing for all wafers, for example, store processing information for wafers that have not been transferred to the next process as defective products in inspection, for example) Then, the wafer manufacturing history tracking method enables the manufacturing history of the shipping semiconductor wafer to be tracked by searching based on the wafer ID. Therefore, by searching the storage medium based on the wafer ID, the processing information of the semiconductor wafer and the position information in the semiconductor crystal (position information such as the position of the wafer of the CZ silicon single crystal rod) are acquired. Can do.
半導体結晶としては、例えばチョクラルスキー法（ＣＺ法）または浮遊帯域溶解（ＦＺ；Ｆｌｏａｔｉｎｇ−Ｚｏｎｅ）法により育成された単結晶シリコンインゴットを採用することができる。その他、キャスト法などで製造された多結晶シリコンインゴットでもよい。
結晶加工では、半導体結晶を所定長さの結晶ブロックに切断するブロック切断の他にも、例えば、結晶ブロックの外周面に研削を押圧して結晶ブロックの外径を均一化する外周研削が行われる。半導体結晶から切断される結晶ブロックの数は１つでも２つ以上でもよい。
As the semiconductor crystal, for example, a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone dissolution (FZ) method can be employed. In addition, a polycrystalline silicon ingot manufactured by a casting method or the like may be used.
In crystal processing, in addition to block cutting for cutting a semiconductor crystal into a crystal block of a predetermined length, for example, outer periphery grinding is performed to press the grinding against the outer peripheral surface of the crystal block to make the outer diameter of the crystal block uniform. . The number of crystal blocks cut from the semiconductor crystal may be one or two or more.
ウェーハ加工では、スライスの他にも、半導体ウェーハの外周部の面取り、半導体ウェーハの表裏面の平行度を高めるラッピング、半導体ウェーハの加工ダメージを除去するエッチング、半導体ウェーハの表面を鏡面化する研磨などが行われる。
結晶ブロックのスライス方式としては、例えば遊離砥粒をラッピングオイルに混合したスラリ状の砥液を結晶ブロックにかけながら、高速走行するワイヤ列に結晶ブロックを押し付けて研削作用によりこれを切断するワイヤソー方式などを採用することができる。
「半導体ウェーハの製造履歴を追跡する」とは、半導体ウェーハが特定の半導体結晶から結晶加工、ウェーハ加工を順次経て製品ウェーハとして製造されるまでの経路を遡ることをいう。
In wafer processing, in addition to slicing, chamfering of the outer periphery of the semiconductor wafer, lapping to increase the parallelism of the front and back surfaces of the semiconductor wafer, etching to remove the processing damage of the semiconductor wafer, polishing to mirror the surface of the semiconductor wafer, etc. Is done.
Examples of the crystal block slicing method include a wire saw method in which a slurry block in which free abrasive grains are mixed with wrapping oil is applied to the crystal block while the crystal block is pressed against a wire train that runs at high speed and is cut by a grinding action. Can be adopted.
“Tracking the manufacturing history of a semiconductor wafer” refers to tracing a path from a specific semiconductor crystal to a product wafer that is sequentially manufactured through crystal processing and wafer processing.
ここでいう製造履歴として記憶されるものとしては、例えば、原料情報、結晶ブロックや半導体ウェーハの加工履歴、品質情報、加工に要した資材情報などが挙げられる。具体的には、中間製品（半導体結晶、結晶ブロックなど）を含む製品（半導体ウェーハ）の品種や作製順位、製品取り扱い容器の品種や容器番号、加工装置の品種、装置番号など、各加工装置での処理条件などが挙げられる。 Examples of what is stored as the manufacturing history here include raw material information, processing history of crystal blocks and semiconductor wafers, quality information, and material information required for processing. Specifically, in each processing device, such as product types (semiconductor wafers) including intermediate products (semiconductor crystals, crystal blocks, etc.) and manufacturing order, product handling container types and container numbers, processing device types, device numbers, etc. And the like.
ＩＤとして使用される識別標識（識別子）としては、例えば数字、文字、記号、これらの組み合わせなどが挙げられる。ＩＤは、半導体結晶、結晶ブロック、半導体ウェーハに印字またはレーザマーキングしてもよい。ＩＤの表記方法としては、例えば、ウェーハＩＤの場合、ウェーハＩＤが付与される半導体ウェーハの基となる結晶ブロックのブロックＩＤに連続し、ウェーハＩＤを縦列状態で表記してもよい。その他、対応するブロックＩＤから取得可能な結晶ブロックの情報と、結晶ブロックの作製後から結晶ブロックにスライスを含むウェーハ加工を施して各半導体ウェーハが得られるまでの各ウェーハ加工処理情報とを反映した新たな識別子を表記してもよい。
記憶媒体としては、例えばコンピュータ（メモリ）、コンピュータネットワーク、ＣＤ、ＤＶＤ、磁気テープ、紙などを採用することができる。
半導体ウェーハとしては、例えばシリコンウェーハ（単結晶シリコンウェーハ、多結晶シリコンウェーハなど）を採用することができる。
半導体ウェーハの口径は、例えば３００ｍｍ、４５０ｍｍなど任意である。
Examples of the identification mark (identifier) used as the ID include numbers, letters, symbols, and combinations thereof. The ID may be printed or laser marked on a semiconductor crystal, a crystal block, or a semiconductor wafer. As a notation method of ID, for example, in the case of a wafer ID, the wafer ID may be indicated in a column in succession to the block ID of the crystal block that is the basis of the semiconductor wafer to which the wafer ID is assigned. In addition, the information of the crystal block that can be acquired from the corresponding block ID and the information of each wafer processing from when the crystal block is manufactured until each semiconductor wafer is obtained by performing wafer processing including slices on the crystal block are reflected. A new identifier may be written.
As the storage medium, for example, a computer (memory), a computer network, a CD, a DVD, a magnetic tape, paper, or the like can be employed.
As the semiconductor wafer, for example, a silicon wafer (single crystal silicon wafer, polycrystalline silicon wafer, etc.) can be employed.
The diameter of the semiconductor wafer is arbitrary, such as 300 mm and 450 mm.
請求項２に記載の発明は、前記各半導体ウェーハに、固有の前記ウェーハＩＤをレーザマーキングする請求項１に記載のウェーハ製造履歴追跡方法である。 A second aspect of the present invention is the wafer manufacturing history tracking method according to the first aspect, wherein the unique wafer ID is laser-marked on each semiconductor wafer.
請求項２に記載の発明によれば、各半導体ウェーハに、固有のウェーハＩＤをレーザマーキングすることで、デバイス製造プロセスにおいて、その半導体ウェーハに刻印されたウェーハＩＤから、半導体ウェーハの各種の製造情報を取得することができる。
半導体ウェーハにおけるレーザマーキングの位置は、例えばウェーハ表面の外周部などを採用することができる。レーザマーキングの時期は任意である。
According to the second aspect of the present invention, each semiconductor wafer is laser-marked with a unique wafer ID, so that various device wafer manufacturing information can be obtained from the wafer ID stamped on the semiconductor wafer in the device manufacturing process. Can be obtained.
As the position of the laser marking on the semiconductor wafer, for example, the outer peripheral portion of the wafer surface can be adopted. The timing of laser marking is arbitrary.
請求項１に記載の発明によれば、記憶媒体に記憶された結晶番号、ブロックＩＤおよびウェーハＩＤに基づき、特定の半導体ウェーハが各加工工程をどのような経路を経て、各加工工程でどのように処理されてきたかをウェーハ１枚毎に簡単に追跡することができる。これにより、各半導体ウェーハについて、固有の各種製造情報を取得することができる。 According to the first aspect of the present invention, based on the crystal number, the block ID, and the wafer ID stored in the storage medium, the specific semiconductor wafer passes through each processing step and how in each processing step. It can be easily traced for each wafer. Thereby, various unique manufacturing information can be acquired about each semiconductor wafer.
請求項２に記載の発明によれば、各半導体ウェーハに、固有のウェーハＩＤをレーザマーキングすることで、デバイス製造プロセスにおいて、その半導体ウェーハに刻印されたウェーハＩＤから、半導体ウェーハの各種の製造情報を取得することができる。 According to the second aspect of the present invention, each semiconductor wafer is laser-marked with a unique wafer ID, so that various device wafer manufacturing information can be obtained from the wafer ID stamped on the semiconductor wafer in the device manufacturing process. Can be obtained.
以下、この発明の実施例を具体的に説明する。ここでは、チョクラルスキー法により引き上げられた単結晶シリコンインゴットから直径３００ｍｍのシリコンウェーハが製造される場合を例とする。 Examples of the present invention will be specifically described below. Here, a case where a silicon wafer having a diameter of 300 mm is manufactured from a single crystal silicon ingot pulled up by the Czochralski method is taken as an example.
図１のフローシートに示すように、この発明の実施例１に係るウェーハ製造履歴追跡方法が適用される半導体ウェーハの製造プロセスは、結晶引き上げ工程、結晶加工工程、スライス工程、結晶評価工程、面取り工程、ラッピング工程、研削工程、ハードレーザマーキング（ＨＬＭ）工程、研削後洗浄工程、クラック検査工程、仕上げ面取り工程、両面研磨工程、仕上げ研磨工程、エピタキシャル成長工程、外観検査工程、最終洗浄工程、表面検査工程、倉入れ承認工程（ロッド毎の判定）、出荷承認工程（検査成績書発行）、製品出荷工程を備えている。 As shown in the flow sheet of FIG. 1, a semiconductor wafer manufacturing process to which the wafer manufacturing history tracking method according to the first embodiment of the present invention is applied includes a crystal pulling process, a crystal processing process, a slicing process, a crystal evaluation process, and a chamfering. Process, lapping process, grinding process, hard laser marking (HLM) process, post-grinding cleaning process, crack inspection process, finish chamfering process, double-side polishing process, final polishing process, epitaxial growth process, appearance inspection process, final cleaning process, surface inspection It includes a process, a warehouse approval process (determination for each rod), a shipping approval process (inspection report issuance), and a product shipping process.
また、結晶引上げ工程から製品出荷工程までの各工程には、原料情報、結晶ブロック（シリコンブロック）やシリコンウェーハの加工履歴、品質情報、加工に要した資材情報、搬送経路などを管理し、それぞれ他の工程に報告するコンピュータが配備されている。 In addition, each process from the crystal pulling process to the product shipping process manages raw material information, crystal block (silicon block) and silicon wafer processing history, quality information, material information required for processing, transport route, etc. Computers reporting to other processes are in place.
具体的には、結晶引き上げ工程管理用コンピュータ、結晶加工工程管理用コンピュータ、スライス工程管理用コンピュータ、結晶評価工程管理用コンピュータ、面取り工程管理用コンピュータ、ラッピング工程管理用コンピュータ、研削工程管理用コンピュータ、ハードレーザマーキング工程管理用コンピュータ、研削後洗浄工程管理用コンピュータ、クラック検査工程管理用コンピュータ、仕上げ面取り工程管理用コンピュータ、両面研磨工程管理用コンピュータ、仕上げ研磨工程管理用コンピュータ、エピタキシャル成長工程管理用コンピュータ、外観検査工程管理用コンピュータ、最終洗浄工程管理用コンピュータ、表面検査工程管理用コンピュータ、倉入れ承認工程管理用コンピュータ、出荷承認工程管理用コンピュータが配備され、これらはコンピュータネットワーク網（ＬＡＮ）を介して、ホストコンピュータに接続されている。ホストコンピュータでは、ウェーハ単位で報告される前記各種の情報と、各シリコンウェーハとを対応させ、データベース化を行う。 Specifically, a crystal pulling process management computer, a crystal processing process management computer, a slicing process management computer, a crystal evaluation process management computer, a chamfering process management computer, a lapping process management computer, a grinding process management computer, Computer for hard laser marking process management, computer for cleaning process after grinding, computer for crack inspection process management, computer for finishing chamfering process management, computer for double-side polishing process management, computer for finishing polishing process management, computer for epitaxial growth process management, Computer for visual inspection process management, final cleaning process management computer, surface inspection process management computer, warehouse entry approval process management computer, shipping approval process management computer These through a computer network system (LAN), connected to the host computer. The host computer creates a database by associating the various information reported on a wafer basis with each silicon wafer.
以下、前記各工程を具体的に説明する。
結晶引き上げ工程では、チョクラルスキー法により直径３０６ｍｍ、直胴部の長さが２５００ｍｍ、比抵抗が１０ｍΩ・ｃｍ、初期酸素濃度１．０×１０１８ａｔｏｍｓ／ｃｍ３の単結晶シリコンインゴット（半導体結晶）が引き上げられる。ここで、単結晶シリコンインゴットに対して、固有の結晶番号（Ｓ０２８０５０１００００）が付与される。結晶番号は、結晶引き上げ工程管理用コンピュータに入力され、これがコンピュータネットワーク網を経由してホストコンピュータにも入力される。
Hereafter, each said process is demonstrated concretely.
In the crystal pulling step, a single crystal silicon ingot (semiconductor crystal having a diameter of 306 mm, a length of the straight body of 2500 mm, a specific resistance of 10 mΩ · cm, and an initial oxygen concentration of 1.0 × 10 18 atoms / cm 3 by the Czochralski method. ) Is raised. Here, a unique crystal number (S02805010000) is assigned to the single crystal silicon ingot. The crystal number is input to the crystal pulling process management computer, which is also input to the host computer via the computer network.
次に、結晶加工工程では、１本の単結晶シリコンインゴットが、一定の抵抗率範囲の８つの結晶ブロックに切断される。その後、各結晶ブロックは外周研削される。具体的には、♯２００の砥粒（ＳｉＣ）を含むレジノイド研削砥石を有した外周研削装置により、結晶ブロックの外周部が５ｍｍだけ外周研削される。これにより、各結晶ブロックが円柱状に成形される。ここで、各結晶ブロックに対して、固有のブロックＩＤ（Ｓ０２８０５０１０１００〜Ｓ０２８０５０１０８００）が付与される。各結晶ブロックは、トレーＩＤが付与された８つのトレーに個別に載置され、続くスライス工程へ搬送される。各ブロックＩＤおよび各トレーＩＤは、結晶加工工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。なお、各ブロックＩＤには、対応する結晶ブロックが単結晶シリコンインゴットのどこに位置するのかも示されている。 Next, in the crystal processing step, one single crystal silicon ingot is cut into eight crystal blocks having a certain resistivity range. Thereafter, each crystal block is ground peripherally. Specifically, the outer peripheral portion of the crystal block is subjected to outer peripheral grinding by 5 mm by an outer peripheral grinding apparatus having a resinoid grinding wheel containing # 200 abrasive grains (SiC). Thereby, each crystal block is formed in a cylindrical shape. Here, a unique block ID (S02805010100 to S02805010800) is assigned to each crystal block. Each crystal block is individually placed on eight trays to which a tray ID is assigned, and is transported to the subsequent slicing step. Each block ID and each tray ID are input to the crystal processing process management computer, and then input to the host computer via the computer network. Each block ID also indicates where in the single crystal silicon ingot the corresponding crystal block is located.
スライス工程ではワイヤソーにより、各結晶ブロックが厚さ７７５μｍの多数枚のシリコンウェーハにスライスされる。ここでは、スライス工程管理用コンピュータに対して、スライス装置に結晶ブロックをセットする治具を示す金型ＩＤ（ＭＳＡ００４）が入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも金型ＩＤが入力される。スライスされた各シリコンウェーハは、結晶評価工程に搬送される。 In the slicing step, each crystal block is sliced into a large number of silicon wafers having a thickness of 775 μm by a wire saw. Here, a mold ID (MSA004) indicating a jig for setting a crystal block in the slicing apparatus is input to the slicing process management computer, and then the mold ID is also transmitted to the host computer via the computer network. Is entered. Each sliced silicon wafer is transferred to the crystal evaluation process.
結晶評価工程では、スライスされた各シリコンウェーハに対して結晶評価が行われる。具体的には、各シリコンウェーハの結晶特性が評価される。その際、１つの結晶ブロックからスライスされたシリコンウェーハ群に対して、固有のＳＸＬＩＤ（Ｓ０２８０５０１０１０６０〜Ｓ０２８０５０１０８Ｊ６０）が付与される。そのうち、１ロット分のシリコンウェーハに対して、固有のウェーハロットＩＤ（９３Ｂ０８５ＡＡ００、他）も付与される。１ロット分のシリコンウェーハは、キャリアＩＤ（ＢＢ３５０６）が付与された各キャリアに個別に載置され、次の面取り工程に搬送される。各キャリアには、各シリコンウェーハが１枚ずつ装填される多数本の溝が形成されている。各ＳＸＬＩＤ、各キャリアＩＤ（溝番号を含む）は、結晶加工工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。これにより、各シリコンウェーハの識別はキャリアの溝位置で表現することができる。 In the crystal evaluation step, crystal evaluation is performed on each sliced silicon wafer. Specifically, the crystal characteristics of each silicon wafer are evaluated. At that time, a unique SXLID (S028050101060 to S028050108J60) is assigned to the silicon wafer group sliced from one crystal block. Among them, a unique wafer lot ID (93B085AA00, etc.) is also given to one lot of silicon wafers. One lot of silicon wafers are individually placed on each carrier to which a carrier ID (BB3506) is assigned, and are transferred to the next chamfering step. Each carrier is formed with a large number of grooves into which one silicon wafer is loaded. Each SXLID and each carrier ID (including the groove number) are input to the crystal processing process management computer, and then input to the host computer via the computer network. Thereby, the identification of each silicon wafer can be expressed by the groove position of the carrier.
面取り工程では、各シリコンウェーハの外周部にメタルボンド面取り砥石が押し付けられ、ウェーハ外周部が断面砲弾形状に面取りされる。面取り後のシリコンウェーハは、固有のトレーＩＤ（ＬＰ０００１）が付与されたトレーにロット単位で載置され、ラップ加工工程へ搬送される。その際、トレーでのギャザリングは、シリコンウェーハのトップ部のキャリアＩＤから順に行われる。ここでいう「トレーでのギャザリング」とは、シリコンウェーハを次の加工装置（ラッピング装置）に装填し易いように、多数枚のシリコンウェーハを重ね合わせて並べることを意味する。トレーＩＤは、面取り工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the chamfering step, a metal bond chamfering grindstone is pressed against the outer peripheral portion of each silicon wafer, and the wafer outer peripheral portion is chamfered into a cross-sectional shell shape. The chamfered silicon wafer is placed on a tray to which a unique tray ID (LP0001) is assigned in units of lots, and is transferred to a lapping process. At that time, gathering in the tray is performed in order from the carrier ID of the top portion of the silicon wafer. Here, “gathering on a tray” means that a large number of silicon wafers are stacked and arranged so that the silicon wafer can be easily loaded into the next processing apparatus (lapping apparatus). The tray ID is input to the chamfering process management computer and then input to the host computer via the computer network.
ラップ工程では、上下一対のラップ定盤により、テンプレートＩＤ（００３９−３２Ｂ−Ｐ−１２０６、他）が付与されたテンプレートに形成された５つのウェーハ保持孔にシリコンウェーハを保持する。その後、ラップ液を供給しながら、各シリコンウェーハの表裏両面を上下のラップ定盤によりラッピングする。各シリコンウェーハのウェーハ保持孔への投入位置と回収順番は、ホストコンピュータからの指示による。ラッピング後のシリコンウェーハは、キャリアＩＤ（ＢＢ３５０６）が付与された溝付きのキャリアに載置され、研削工程へ搬送される。テンプレートＩＤおよびキャリアＩＤ（溝番号含む）は、ラップ工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the lapping step, the silicon wafer is held in five wafer holding holes formed in the template to which the template ID (0039-32B-P-1206, etc.) is assigned by a pair of upper and lower lapping surface plates. Thereafter, both the front and back surfaces of each silicon wafer are lapped by the upper and lower lapping surface plates while supplying the lapping solution. The loading position and collection order of each silicon wafer into the wafer holding hole are in accordance with instructions from the host computer. The lapped silicon wafer is placed on a grooved carrier to which a carrier ID (BB3506) is assigned and is transferred to a grinding process. The template ID and the carrier ID (including the groove number) are input to the lapping process management computer and then input to the host computer via the computer network.
研削工程では、ラッピング後の各シリコンウェーハに対して表面研削が施される。具体的には、レジノイド研削砥石を有した毎葉式の表面研削装置により、各シリコンウェーハの表面が数１０μｍ研削される。研削された直後の各シリコンウェーハは、１枚毎にハードレーザマーキング工程へ直接搬送される。各シリコンウェーハが研削処理されたことは、研削工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the grinding process, surface grinding is performed on each lapped silicon wafer. Specifically, the surface of each silicon wafer is ground by several tens of μm by a leaf-type surface grinding apparatus having a resinoid grinding wheel. Each silicon wafer immediately after being ground is directly transferred to the hard laser marking process one by one. The fact that each silicon wafer has been ground is input to a grinding process management computer, and then input to a host computer via a computer network.
ハードレーザマーキング工程では、研削直後の各シリコンウェーハに対して、ハードレーザマーキングが施される。具体的には、各キャリアの溝から順番にシリコンウェーハを引き出し、そのウェーハ表面の外周部に対して、ウェーハＩＤとなるレーザマークＩＤ（ＢＤＩＧＲ００２ＳＪＥ５〜）が深さ数１０μｍで刻印される。ハードレーザマーキングされた各シリコンウェーハは、研削後洗浄工程へ直接搬送される。各レーザマークＩＤは、ハードレーザマーキング工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the hard laser marking process, hard laser marking is performed on each silicon wafer immediately after grinding. Specifically, a silicon wafer is sequentially drawn out from the groove of each carrier, and a laser mark ID (BDIGR002SJE5) serving as a wafer ID is imprinted at a depth of several 10 μm on the outer peripheral portion of the wafer surface. Each silicon wafer subjected to hard laser marking is directly transferred to a cleaning process after grinding. Each laser mark ID is input to a hard laser marking process management computer, and then input to a host computer via a computer network.
研削後洗浄工程では、ハードレーザマーキングされた直後の各シリコンウェーハに対して、研削後洗浄が施される。具体的には、アルカリ性溶液による洗浄が行われる。研削後洗浄後の各シリコンウェーハは、ＦＯＵＰＩＤが付与された溝付きの搬送容器の各溝に１枚ずつ収納され、次のクラック検査工程へ搬送される。各ＦＯＵＰＩＤおよび各溝番号は、研削後洗浄工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the post-grinding cleaning process, post-grinding cleaning is performed on each silicon wafer immediately after the hard laser marking. Specifically, cleaning with an alkaline solution is performed. Each silicon wafer after grinding and cleaning is stored one by one in each groove of a grooved transfer container provided with FOUPID, and transferred to the next crack inspection step. Each FOUPID and each groove number are input to a post-grinding cleaning process management computer, and then input to a host computer via a computer network.
クラック検査工程では、研削後洗浄された各シリコンウェーハに対してクラック検査が行われる。具体的には、検査装置を用いて、ＣＣＤカメラによる外周部のクラックとチッピングとの検査が施される。クラック検査直後の各シリコンウェーハは、仕上げ面取り工程へ搬送される。各シリコンウェーハのクラック検査の結果は、クラック検査工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the crack inspection process, a crack inspection is performed on each silicon wafer cleaned after grinding. Specifically, an inspection device is used to inspect the outer periphery for cracks and chipping using a CCD camera. Each silicon wafer immediately after the crack inspection is transported to a finishing chamfering process. The result of the crack inspection of each silicon wafer is input to the crack inspection process management computer, and then input to the host computer via the computer network.
仕上げ面取り工程では、クラック検査で良品と判定された直後の各シリコンウェーハに対して、仕上げ面取りが施される。具体的には、メカノケミカル方式の仕上げ面取り装置により、各シリコンウェーハの面取り部を仕上げ（鏡面）面取りする。仕上げ面取り直後の各シリコンウェーハは、両面研磨工程へ搬送される。各シリコンウェーハが仕上げ面取りされた事実は、仕上げ面取り工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the finishing chamfering process, finishing chamfering is performed on each silicon wafer immediately after being determined to be non-defective by the crack inspection. Specifically, the chamfered portion of each silicon wafer is finished (mirrored) by a mechanochemical finishing chamfering device. Each silicon wafer immediately after the finishing chamfering is transferred to the double-side polishing step. The fact that each silicon wafer has been chamfered is input to the computer for finishing chamfering process management, and then input to the host computer via a computer network.
両面研磨工程では、仕上げ面取りされた直後の各シリコンウェーハに面研磨が施される。具体的には、遊星歯車方式の両面研磨装置を使用し、テンプレートＩＤ（ウェーハ管理ＩＤ、他）が付与されたテンプレートの１つのウェーハ保持孔（孔番付き）にシリコンウェーハを所定順序で保持し、下定盤の上面に貼着された研磨布と上定盤の下面に貼着された研磨布とにより、研磨液を供給しながら、各シリコンウェーハの表裏面を同時に研磨する。各シリコンウェーハのウェーハ保持孔への投入位置と回収順番は、ホストコンピュータからの指示による。各シリコンウェーハの出し入れは自動で行われる。 In the double-side polishing step, surface polishing is performed on each silicon wafer immediately after the finish chamfering. Specifically, a planetary gear type double-side polishing apparatus is used to hold silicon wafers in a predetermined order in one wafer holding hole (with a hole number) of a template assigned with a template ID (wafer management ID, etc.). The front and back surfaces of the silicon wafers are simultaneously polished while supplying the polishing liquid by the polishing cloth adhered to the upper surface of the lower surface plate and the polishing cloth adhered to the lower surface of the upper surface plate. The loading position and collection order of each silicon wafer into the wafer holding hole are in accordance with instructions from the host computer. Loading and unloading of each silicon wafer is performed automatically.
両面研磨後の各シリコンウェーハは、キャリアＩＤ（ＢＺ０５３８、他）が付与された溝付きのキャリアの各溝に順番に収納され、その後、ＦＯＵＰＩＤ（ＦＡ２１４０、他）が付与された溝付きの搬送容器の各溝に順番に収納され、次の仕上げ研磨工程に搬送される。キャリアはオープン状態で保存される容器である。また、テンプレートＩＤ、キャリアＩＤ（溝番号含む）、ＦＯＵＰＩＤ（溝番号含む）は、両面研磨工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 Each silicon wafer after double-side polishing is sequentially stored in each groove of a grooved carrier to which a carrier ID (BZ0538, etc.) is given, and then a grooved transport container to which a FOUPID (FA2140, etc.) is given. Are sequentially stored in the respective grooves and conveyed to the next finish polishing step. A carrier is a container that is stored in an open state. Further, the template ID, the carrier ID (including the groove number), and the FOUPID (including the groove number) are input to the double-side polishing process management computer, and then input to the host computer via the computer network.
両面研磨工程では、仕上げ面取りされた各シリコンウェーハに両面研磨が施される。具体的には、遊星歯車方式の両面研磨装置を使用し、テンプレートＩＤが付与されたテンプレートの５つのウェーハ保持孔にシリコンウェーハを保持し、下定盤の上面に貼着された研磨布と上定盤の下面に貼着された研磨布とにより、各シリコンウェーハの表裏面を同時に研磨する。 In the double-side polishing step, double-side polishing is performed on each finished chamfered silicon wafer. Specifically, using a planetary gear type double-side polishing apparatus, a silicon wafer is held in five wafer holding holes of a template to which a template ID is assigned, and a polishing cloth and an upper surface fixed on the upper surface of a lower surface plate are used. The front and back surfaces of each silicon wafer are simultaneously polished with a polishing cloth adhered to the lower surface of the board.
仕上げ研磨工程では、両面研磨された各シリコンウェーハの表面に、１枚毎仕上げ（鏡面）研磨が施される。ここでは、上面に仕上げ用の研磨布が貼着された研磨定盤と、研磨定盤の上方に対向配置され、下面にシリコンウェーハが所定の保持構造により保持された研磨ヘッドとを備えた毎葉式の仕上げ研磨装置が使用される。研磨時には、研磨砥粒を含む研磨剤（スラリー）を研磨布に供給しながら、研磨ヘッドと一体的に回転中のシリコンウェーハの表面を、研磨布の表面（研磨作用面）に摺接させて仕上げ研磨する。仕上げ研磨された各シリコンウェーハは、キャリアＩＤ（ＢＺ０５５１、他）が付与された溝付きのキャリアの各溝に順番に収納され、次のエピタキシャル成長工程に搬送される。キャリアＩＤは、仕上げ研磨工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the final polishing step, the surface of each silicon wafer subjected to double-side polishing is subjected to finish (mirror surface) polishing one by one. Here, a polishing surface plate having a polishing cloth for finishing attached on the upper surface, and a polishing head disposed on the lower surface facing the polishing surface plate and holding a silicon wafer on a lower surface by a predetermined holding structure. A leaf-type finish polishing apparatus is used. At the time of polishing, the surface of the silicon wafer that is rotating integrally with the polishing head is brought into sliding contact with the surface of the polishing cloth (polishing working surface) while supplying an abrasive (slurry) containing polishing abrasive grains to the polishing cloth. Finish polishing. Each finish-polished silicon wafer is sequentially accommodated in each groove of a grooved carrier to which a carrier ID (BZ0551, etc.) is assigned, and is transferred to the next epitaxial growth step. The carrier ID is input to the finish polishing process management computer, and then also input to the host computer via the computer network.
エピタキシャル成長工程では、各シリコンウェーハの表面にエピタキシャルシリコン膜が成長される。具体的には、毎葉式のエピタキシャル成長装置の反応炉内に設けられたサセプタにシリコンウェーハを載置し、反応炉内にシリコンを含む反応ガスを流しながら所定温度で加熱することで、ウェーハ表面に単結晶シリコン膜をエピタキシャル成長させる。エピタキシャル成長後の各シリコンウェーハは、ＦＯＵＰＩＤ（ＦＤ３５１６）が付与された溝付きの搬送容器の各溝に順番に収納され、次の外観検査工程へ搬送される。ＦＯＵＰＩＤ（ＦＤ３５６１、他；溝番号含む）は、両面研磨工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the epitaxial growth process, an epitaxial silicon film is grown on the surface of each silicon wafer. Specifically, a silicon wafer is placed on a susceptor provided in a reaction furnace of a leaf-type epitaxial growth apparatus, and heated at a predetermined temperature while flowing a reaction gas containing silicon in the reaction furnace, whereby the wafer surface A single crystal silicon film is epitaxially grown. Each silicon wafer after the epitaxial growth is sequentially stored in each groove of a grooved transfer container provided with FOUPID (FD3516), and is transferred to the next appearance inspection process. FOUPID (FD3561, etc .; including groove number) is input to the double-side polishing process management computer, and then input to the host computer via the computer network.
外観検査工程では、各シリコンウェーハに対して、精度測定と外観検査とが行われる。精度測定では、具体的にシリコンウェーハの平坦度に関した厚みやバラツキなどが測定される。外観検査された直後の各シリコンウェーハは、次の最終洗浄工程に搬送される。各シリコンウェーハの精度測定結果と外観検査結果とは、クラック検査工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the appearance inspection process, accuracy measurement and appearance inspection are performed on each silicon wafer. In the accuracy measurement, specifically, the thickness and variation regarding the flatness of the silicon wafer are measured. Each silicon wafer immediately after the appearance inspection is transported to the next final cleaning step. The accuracy measurement result and the appearance inspection result of each silicon wafer are input to the crack inspection process management computer, and then input to the host computer via the computer network.
最終洗浄工程では、外観検査直後の各シリコンウェーハが最終洗浄される。具体的には、各シリコンウェーハに対して、アルカリ溶液と酸溶液とを使用した洗浄が行われる。最終洗浄された直後の各シリコンウェーハは、次の表面検査工程へ搬送される。最終洗浄された事実は、最終洗浄工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the final cleaning step, each silicon wafer immediately after the appearance inspection is finally cleaned. Specifically, each silicon wafer is cleaned using an alkaline solution and an acid solution. Each silicon wafer immediately after the final cleaning is transported to the next surface inspection process. The fact that the final cleaning has been performed is input to the final cleaning process management computer, and then input to the host computer via the computer network.
表面検査工程では、最終洗浄された各シリコンウェーハに対して、表面検査が行われる。具体的には、異物、スクラッチ、スリツプ、ピットなどの欠陥が検査される。表面検査直後の各シリコンウェーハは、次に倉入れ承認工程へ搬送される。各シリコンウェーハの表面検査の結果は、表面検査工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the surface inspection step, surface inspection is performed on each finally cleaned silicon wafer. Specifically, defects such as foreign matter, scratches, slips, and pits are inspected. Each silicon wafer immediately after the surface inspection is then transferred to a warehouse approval process. The result of the surface inspection of each silicon wafer is input to the surface inspection process management computer, and then input to the host computer via the computer network.
倉入れ承認工程では、各シリコンウェーハに対して倉入れが承認され、ロット毎に判定が行われる。「倉入れ」とは、シリコンウェーハの加工工程が全て終了し、出荷容器に詰められた状態を意味する。また、判定では、各シリコンウェーハに対して、製造仕様書とスペックとを判定する。ここで、良品と判定されたシリコンウェーハは、ウェーハ２５枚が１ロットとして纏められ、出荷ロットＩＤ（Ｔ９３Ｂ０８５１（Ｍ）〜Ｔ９３Ｂ０８５７、他）が付与される。各シリコンウェーハは、ロット毎にＦＯＳＢＩＤ（出荷ロットＩＤ，トラックＮｏ、他）が付与された溝付きの出荷容器の各溝に順番に収納され、次の出荷承認工程へ搬送される。ＦＯＳＢＩＤ（溝番号含む）は、倉入れ承認工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。 In the storehouse approval process, storehouse is approved for each silicon wafer, and a determination is made for each lot. “Kura insertion” means a state where all the processing steps of the silicon wafer are completed and packed in a shipping container. In the determination, a manufacturing specification and a specification are determined for each silicon wafer. Here, as for the silicon wafer determined to be non-defective, 25 wafers are collected as one lot, and a shipping lot ID (T93B0851 (M) to T93B0857, etc.) is given. Each silicon wafer is sequentially stored in each groove of a shipping container with a groove to which FOSBID (shipping lot ID, track number, etc.) is assigned for each lot, and is transferred to the next shipping approval process. The FOSBID (including the groove number) is input to the storage approval process management computer, and then input to the host computer via the computer network.
出荷承認工程では、出荷容器の出荷承認を行い、その後、数個を１つに梱包し、梱包番号（４１３５７３〜４１５４９３）を付与するとともに、出荷容器の集合体のＩＤであるシップメントＩＤ（００ＥＡ９４０８００００００１０１、他）が付与されて製品出荷される。梱包番号およびシップメントＩＤは、出荷承認工程管理用コンピュータに入力され、その後、コンピュータネットワーク網を経由してホストコンピュータにも入力される。ウェーハ１枚毎の製造情報（品質情報などを含む）は、コンピュータネットワークを利用してホストコンピュータで一括管理するので、情報の維持や情報の効率的な再利用などを行うことができる。 In the shipping approval process, the shipping container is approved for shipping, then several are packed into one, a packing number (413573 to 415493) is assigned, and a shipment ID (00EA9400800000101) which is an ID of the assembly of shipping containers. , Etc.) are given and shipped. The package number and shipment ID are input to the shipping approval process management computer, and then input to the host computer via the computer network. Manufacturing information (including quality information) for each wafer is collectively managed by a host computer using a computer network, so that information can be maintained and information can be efficiently reused.
このように構成したので、特定のシリコンウェーハが各工程でどのように処理され、その後、どのような経路で次の工程へ搬送されたかは、ホストコンピュータに記憶された結晶番号、ブロックＩＤおよびハードレーザマークＩＤ（ウェーハＩＤ）などを追跡することで、ウェーハ１枚毎に簡単に検索することができる。これにより、各シリコンウェーハについて、固有の各種製造情報を容易に取得することができる。その結果、不良品が検出された場合、それまでの工程での条件の見直しや調整を正確かつ早期に行うことができ、不良品の多発を防止することができる。 With this configuration, how a specific silicon wafer is processed in each process and then transferred to the next process is determined based on the crystal number, block ID and hardware stored in the host computer. By tracking the laser mark ID (wafer ID) or the like, it is possible to easily search for each wafer. Thereby, various unique manufacturing information can be easily acquired about each silicon wafer. As a result, when a defective product is detected, it is possible to review and adjust the conditions in the previous processes accurately and quickly, and to prevent frequent defective products.
すなわち、ウェーハ１枚単位での各種情報を取得できるため、シリコンウェーハの高解析精度、解析時間の短縮、高作業精度が得られる。また、枚葉情報の履歴追跡は、単結晶シリコンインゴットの位置情報をｍｍ単位で関連付けることで、ウェーハ加工工程の品質情報に加えて、単結晶シリコンインゴットの品質情報の検索や解析も可能となる。さらに、加工や計測の各装置をシステム制御と連動させることで、所定のシリコンウェーハが処理された装置の特定のみならず、その装置内での位置情報（例えば、それぞれ複数のチャックが搭載された研削装置や研磨装置のチャック情報や、複数のチャンバが搭載されたエピタキシャル装置のチャンバ情報などの追跡も可能となる。その他、システム制御により、評価ウェーハの選出、出荷ロット構成、不適合ウェーハの分離も可能となる。ここでの製造情報とは、原料情報、結晶ブロックやシリコンウェーハの加工履歴、品質情報、加工に要した資材情報などをいう。
また、従来のようなロット単位でのシリコンウェーハの管理ではなく、ウェーハ１枚１枚のシリコンウェーハの管理が行われるので、各工程における不良などを容易に発見することができ、細部の補正が容易となり緻密な管理を行うことができる。
That is, since various types of information can be acquired for each wafer, high analysis accuracy, shortening of analysis time, and high work accuracy of the silicon wafer can be obtained. In addition, the history tracking of the single wafer information associates the position information of the single crystal silicon ingot in mm units, so that the quality information of the single crystal silicon ingot can be searched and analyzed in addition to the quality information of the wafer processing process. . Furthermore, by linking each processing and measurement device with system control, not only the device that has processed a given silicon wafer, but also the positional information within that device (for example, multiple chucks are mounted on each device). It is also possible to track the chuck information of the grinding and polishing equipment, the chamber information of the epitaxial equipment equipped with multiple chambers, etc. In addition, the system control allows selection of evaluation wafers, shipping lot configuration, and separation of nonconforming wafers. Manufacturing information here refers to raw material information, processing history of crystal blocks and silicon wafers, quality information, material information required for processing, and the like.
In addition, the management of silicon wafers for each wafer is performed rather than the management of silicon wafers in units of lots as in the past, so that defects in each process can be easily found, and detailed corrections can be made. It becomes easy and precise management can be performed.
次に、図２のフローシートを参照して、別の単結晶シリコンインゴットから得られたシリコンウェーハの製造履歴を追跡するウェーハ製造履歴追跡方法を説明する。
ここでは、単結晶シリコンインゴットの結晶番号はＥ０１７００７１００００とする。単結晶シリコンインゴットは５つの結晶ブロックに切断され、このうち、１つの結晶ブロックのブロックＩＤをＥ０１７００７１０４００とする。また、Ｅ０１７００７１０４００の結晶ブロックを２５６枚のシリコンウェーハにスライスし、この状態のウェーハ群に対して、Ｅ０１７００７１０４Ａ２０というＳＸＬＩＤを付与する。
Next, a wafer manufacturing history tracking method for tracking the manufacturing history of a silicon wafer obtained from another single crystal silicon ingot will be described with reference to the flow sheet of FIG.
Here, the crystal number of the single crystal silicon ingot is E01700710000. The single crystal silicon ingot is cut into five crystal blocks, and among these, the block ID of one crystal block is E01700710400. Further, the crystal block of E01700710400 is sliced into 256 silicon wafers, and an SXLID of E0170007104A20 is given to the wafer group in this state.
Ｅ０１７００７１０４Ａ２０のＳＸＬＩＤが付与されたシリコンウェーハ群は、１２１枚のシリコンウェーハからなるウェーハロット（ウェーハロットＩＤ；７Ｙ５０１ＮＡＡ００）と、１２５枚のシリコンウェーハからなる別のウェーハロット（ウェーハロットＩＤ；７Ｙ５０１ＰＡＡ００）とに２分割される。 The silicon wafer group to which the SXLID of E0170007104A20 is assigned is divided into a wafer lot consisting of 121 silicon wafers (wafer lot ID: 7Y501NAA00) and another wafer lot consisting of 125 silicon wafers (wafer lot ID: 7Y501PAA00). Divided into two.
このうち、ウェーハロット（７Ｙ５０１ＮＡＡ００）を構成するシリコンウェーハ群を、６つのサブロット（サブロットＩＤ；７Ｙ５０１ＮＡＡ０１〜７Ｙ５０１ＮＡＡ０６）に分ける。７Ｙ５０１ＮＡＡ０１のサブロットは、１６枚のシリコンウェーハ（ウェーハＩＤ；７Ｙ５０１ＮＡＡ００００１〜７Ｙ５０１ＮＡＡ０００１６）から構成される。７Ｙ５０１ＮＡＡ０２のサブロットは、２４枚のシリコンウェーハ（ウェーハＩＤ；７Ｙ５０１ＮＡＡ０００１７〜７Ｙ５０１ＮＡＡ０００４０）から構成される。７Ｙ５０１ＮＡＡ０３のサブロットは、２５枚のシリコンウェーハ（ウェーハＩＤ；７Ｙ５０１ＮＡＡ０００４１〜７Ｙ５０１ＮＡＡ０００６５）から構成される。７Ｙ５０１ＮＡＡ０４のサブロットは、９枚のシリコンウェーハ（ウェーハＩＤ；７Ｙ５０１ＮＡＡ０００６６〜７Ｙ５０１ＮＡＡ０００７４）から構成される。７Ｙ５０１ＮＡＡ０５のサブロットは、２３枚のシリコンウェーハ（ウェーハＩＤ；７Ｙ５０１ＮＡＡ０００７５〜７Ｙ５０１ＮＡＡ０００９７）から構成され、７Ｙ５０１ＮＡＡ０６のサブロットは、２４枚のシリコンウェーハ（ウェーハＩＤ；７Ｙ５０１ＮＡＡ０００９８〜７Ｙ５０１ＮＡＡ００１２１）から構成される。 Among these, the silicon wafer group constituting the wafer lot (7Y501NAA00) is divided into six sublots (sublot ID; 7Y501NAA01 to 7Y501NAA06). The sub lot of 7Y501NAA01 is composed of 16 silicon wafers (wafer ID; 7Y501NAA00001 to 7Y501NAA00016). The sub lot of 7Y501NAA02 is composed of 24 silicon wafers (wafer ID; 7Y501NAA00017 to 7Y501NAA00040). The sub lot of 7Y501NAA03 is composed of 25 silicon wafers (wafer ID; 7Y501NAA00041 to 7Y501NAA00065). The sub lot of 7Y501NAA04 is composed of nine silicon wafers (wafer ID; 7Y501NAA00066 to 7Y501NAA00074). The sub lot of 7Y501NAA05 is composed of 23 silicon wafers (wafer ID; 7Y501NAA00075 to 7Y501NAA00097), and the sublot of 7Y501NAA06 is composed of 24 silicon wafers (wafer ID; 7Y501NAA00098 to 7Y501NAA00121).
また、ウェーハロット（７Ｙ５０１ＰＡＡ００）を構成するシリコンウェーハ群を、５つのサブロット（サブロットＩＤ；７Ｙ５０１ＰＡＡ０１〜７Ｙ５０１ＰＡＡ０５）に分ける。各サブロットは、２５枚のシリコンウェーハから構成される。具体的には、７Ｙ５０１ＰＡＡ０１のサブロットは、ウェーハＩＤ；７Ｙ５０１ＰＡＡ００００１〜７Ｙ５０１ＰＡＡ０００２５のシリコンウェーハから構成される。７Ｙ５０１ＰＡＡ０２のサブロットは、ウェーハＩＤ；７Ｙ５０１ＰＡＡ０００２６〜７Ｙ５０１ＰＡＡ０００５０のシリコンウェーハから構成される。７Ｙ５０１ＰＡＡ０３のサブロットは、ウェーハＩＤ；７Ｙ５０１ＰＡＡ０００４１〜７Ｙ５０１ＰＡＡ０００６５のシリコンウェーハから構成される。７Ｙ５０１ＰＡＡ０４のサブロットは、ウェーハＩＤ；７Ｙ５０１ＮＡＡ０００６６〜７Ｙ５０１ＰＡＡ０００７４のシリコンウェーハから構成される。７Ｙ５０１ＰＡＡ０５のサブロットは、ウェーハＩＤ；７Ｙ５０１ＰＡＡ０００７５〜７Ｙ５０１ＰＡＡ０００９７のシリコンウェーハから構成される。 Further, the silicon wafer group constituting the wafer lot (7Y501PAA00) is divided into five sublots (sublot ID; 7Y501PAA01 to 7Y501PAA05). Each sublot is composed of 25 silicon wafers. Specifically, the sub lot of 7Y501PAA01 is composed of silicon wafers having wafer IDs: 7Y501PAA00001 to 7Y501PAA00025. The sub lot of 7Y501PAA02 is composed of silicon wafers having wafer IDs: 7Y501PAA02006 to 7Y501PAA000050. The sub lot of 7Y501PAA03 is composed of silicon wafers having wafer IDs: 7Y501PAA00041 to 7Y501PAA00065. The sub lot of 7Y501PAA04 is composed of silicon wafers with wafer IDs: 7Y501NAA00066 to 7Y501PAA00074. The sub lot of 7Y501PAA05 is composed of a silicon wafer having a wafer ID; 7Y501PAA00075 to 7Y501PAA00097.
出荷ロットは１１ロット（出荷ロットＩＤ；Ａ８２５０ＣＨ１Ｍ、Ａ７Ｙ５０３Ｄ１〜Ａ７Ｙ５０３Ｄ４、Ａ７Ｙ５０３Ｊ５Ｍ、Ａ７Ｙ５０３Ｊ１〜Ａ７Ｙ５０３Ｊ４、Ａ７Ｚ５００Ｅ１Ｍ）で、１ロットは２５枚のシリコンウェーハから構成される。また、１つ前の結晶ブロック（Ｅ０１７００７１０３００）をスライスし、各工程を経て出荷されたシリコンウェーハの残りが２０枚あるものとする。
１つ前の結晶ブロックからの残り２０枚のシリコンウェーハと、７Ｙ５０１ＮＡＡ０１のサブロット（不良ウェーハ；０枚）から５枚のシリコンウェーハとがまとめられ、Ａ８２５０ＣＨ１Ｍの出荷ロットが構成される。また、７Ｙ５０１ＮＡＡ０１のサブロットの残り１１枚のシリコンウェーハと、７Ｙ５０１ＮＡＡ０２のサブロット（不良ウェーハ；１枚）からの１４枚のシリコンウェーハとがまとめられ、Ａ７Ｙ５０３Ｄ１の出荷ロットが構成される。
The shipping lot is 11 lots (shipping lot ID; A8250CH1M, A7Y503D1 to A7Y503D4, A7Y503J5M, A7Y503J1 to A7Y503J4, A7Z500E1M), and one lot is composed of 25 silicon wafers. Assume that the previous crystal block (E01700710300) is sliced, and there are 20 remaining silicon wafers shipped through each step.
The remaining 20 silicon wafers from the previous crystal block and the 5 silicon wafers from the 7Y501NAA01 sub-lot (defective wafer; 0) are combined to constitute a shipping lot of A8250CH1M. Further, the remaining 11 silicon wafers in the 7Y501NAA01 sub-lot and the 14 silicon wafers from the 7Y501NAA02 sub-lot (defective wafer; 1) are combined to form a shipping lot of A7Y503D1.
７Ｙ５０１ＮＡＡ０２のサブロットの残り９枚のシリコンウェーハと、７Ｙ５０１ＮＡＡ０３のサブロット（不良ウェーハ；２枚）からの１６枚のシリコンウェーハとがまとめられ、Ａ７Ｙ５０３Ｄ２の出荷ロットが構成される。
７Ｙ５０１ＮＡＡ０３のサブロットの残り７枚のシリコンウェーハと、７Ｙ５０１ＮＡＡ０４のサブロット（不良ウェーハ；１枚）からの８枚のシリコンウェーハと、７Ｙ５０１ＮＡＡ０５のサブロット（不良ウェーハ；２枚）からの１０枚のシリコンウェーハとがまとめられ、Ａ７Ｙ５０３Ｄ３の出荷ロットが構成される。
７Ｙ５０１ＮＡＡ０５のサブロットの残り１１枚のシリコンウェーハと、７Ｙ５０１ＮＡＡ０６のサブロット（不良ウェーハ；１枚）からの１４枚のシリコンウェーハとがまとめられ、Ａ７Ｙ５０３Ｄ４の出荷ロットが構成される。
The remaining 9 silicon wafers in the 7Y501NAA02 sub-lot and the 16 silicon wafers from the 7Y501NAA03 sub-lot (defective wafers: 2) are combined to form a shipping lot of A7Y503D2.
The remaining 7 silicon wafers in the 7Y501NAA03 sub-lot, 8 silicon wafers from the 7Y501NAA04 sub-lot (defective wafer; 1), and 10 silicon wafers from the 7Y501NAA05 sub-lot (defective wafer; 2) Together, a shipping lot of A7Y503D3 is configured.
The remaining 11 silicon wafers in the 7Y501NAA05 sub-lot and the 14 silicon wafers from the 7Y501NAA06 sub-lot (defective wafer; 1) are combined to form a shipping lot of A7Y503D4.
７Ｙ５０１ＮＡＡ０６のサブロットの残り９枚のシリコンウェーハと、７Ｙ５０１ＰＡＡ０１のサブロット（不良ウェーハ；０枚）からの１６枚のシリコンウェーハとがまとめられ、Ａ７Ｙ５０３Ｊ５Ｍの出荷ロットが構成される。
７Ｙ５０１ＰＡＡ０１のサブロットの残り９枚のシリコンウェーハと、７Ｙ５０１ＰＡＡ０２のサブロット（不良ウェーハ；１枚）からの１６枚のシリコンウェーハとがまとめられ、Ａ７Ｙ５０３Ｊ１の出荷ロットが構成される。
７Ｙ５０１ＰＡＡ０２のサブロットの残り８枚のシリコンウェーハと、７Ｙ５０１ＰＡＡ０３のサブロット（不良ウェーハ；０枚）からの１７枚のシリコンウェーハとがまとめられ、Ａ７Ｙ５０３Ｊ２の出荷ロットが構成される。
７Ｙ５０１ＰＡＡ０３のサブロットの残り８枚のシリコンウェーハと、７Ｙ５０１ＰＡＡ０４のサブロット（不良ウェーハ；２枚）からの１７枚のシリコンウェーハとがまとめられ、Ａ７Ｙ５０３Ｊ３の出荷ロットが構成される。
The remaining 9 silicon wafers in the 7Y501NAA06 sub-lot and 16 silicon wafers from the 7Y501PAA01 sub-lot (defective wafer; 0) are combined to form a shipping lot of A7Y503J5M.
The remaining 9 silicon wafers in the 7Y501PAA01 sub-lot and the 16 silicon wafers from the 7Y501PAA02 sub-lot (defective wafer; 1) are combined to form a shipping lot of A7Y503J1.
The remaining 8 silicon wafers in the 7Y501PAA02 sub-lot and the 17 silicon wafers from the 7Y501PAA03 sub-lot (defective wafer; 0) are combined to form a shipping lot of A7Y503J2.
The remaining 8 silicon wafers in the 7Y501PAA03 sub-lot and the 17 silicon wafers from the 7Y501PAA04 sub-lot (defective wafers: 2) are combined to form a shipping lot of A7Y503J3.
７Ｙ５０１ＰＡＡ０４のサブロットの残り６枚のシリコンウェーハと、７Ｙ５０１ＰＡＡ０５のサブロット（不良ウェーハ；０枚）からの１９枚のシリコンウェーハとがまとめられ、Ａ７Ｙ５０３Ｊ４の出荷ロットが構成される。
７Ｙ５０１ＰＡＡ０５のサブロットの残り６枚のシリコンウェーハと、次の結晶ブロック（Ｅ０１７００７１０５００）をスライスし、各工程を経て出荷されるシリコンウェーハの１９枚とがまとめられ、Ａ７Ｚ５００Ｅ１Ｍの出荷ロットが構成される。
各シリコンウェーハの履歴の追跡方法は、図１のフローシートに記載されたものと同じである。
The remaining 6 silicon wafers of the 7Y501PAA04 sub-lot and the 19 silicon wafers from the 7Y501PAA05 sub-lot (defective wafer; 0) are combined to form a shipping lot of A7Y503J4.
The remaining 6 silicon wafers in the 7Y501PAA05 sub-lot and the next crystal block (E01700710500) are sliced and 19 silicon wafers shipped through each process are combined to form a shipping lot of A7Z500E1M.
The method of tracking the history of each silicon wafer is the same as that described in the flow sheet of FIG.
この発明は、単結晶、ポリッシュウェーハ、エピタキシャルウェーハ、アニールウェーハなどの製造情報の履歴を追跡する際に有用である。 The present invention is useful for tracking the history of manufacturing information of single crystals, polished wafers, epitaxial wafers, annealed wafers, and the like.
Claims (2)
前記半導体結晶に付与された結晶番号を記憶媒体に記憶させ、
前記結晶ブロックに付与され、かつ該結晶ブロックの基となる前記半導体結晶に付与された結晶番号から取得される前記半導体結晶の情報と、前記半導体結晶の作製後から該半導体結晶に前記ブロック切断を含む結晶加工を施して前記結晶ブロックが得られるまでの各結晶加工処理情報とが含まれたブロックＩＤを前記記憶媒体に記憶させ、
１枚毎に前記半導体ウェーハに付与され、かつ該各半導体ウェーハに対してその基となる前記結晶ブロックに付与されたブロックＩＤから取得される前記結晶ブロックの情報と、該結晶ブロックの作製後から該結晶ブロックに前記スライスを含むウェーハ加工を施して前記各半導体ウェーハが得られるまでの各ウェーハ加工処理情報とが含まれたウェーハＩＤを前記記憶媒体に記憶させ、
前記記憶媒体に記憶された前記結晶番号、前記ブロックＩＤおよび前記ウェーハＩＤに基づき、前記１枚毎の半導体ウェーハの製造履歴を追跡するウェーハ製造履歴追跡方法。 Manufacturing history of a semiconductor wafer manufactured by sequentially performing crystal processing including block cutting for obtaining a crystal block from a semiconductor crystal and wafer processing including a slice for obtaining a plurality of semiconductor wafers from the crystal block on the semiconductor crystal. In the wafer manufacturing history tracking method for tracking
Storing a crystal number assigned to the semiconductor crystal in a storage medium;
Information on the semiconductor crystal obtained from the crystal number assigned to the crystal block and assigned to the semiconductor crystal that is the basis of the crystal block, and the block cutting of the semiconductor crystal after the semiconductor crystal is manufactured. Storing the block ID including each crystal processing information until the crystal block is obtained by performing the crystal processing including, in the storage medium,
The information of the crystal block obtained from the block ID given to the semiconductor wafer and given to the crystal block that is the basis for each semiconductor wafer, and after the production of the crystal block Wafer ID including each wafer processing information until each semiconductor wafer is obtained by performing wafer processing including the slice on the crystal block is stored in the storage medium,
A wafer manufacturing history tracking method for tracking a manufacturing history of each semiconductor wafer based on the crystal number, the block ID, and the wafer ID stored in the storage medium.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009136477A JP5417998B2 (en) | 2009-06-05 | 2009-06-05 | Wafer manufacturing history tracking method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009136477A JP5417998B2 (en) | 2009-06-05 | 2009-06-05 | Wafer manufacturing history tracking method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010283227A true JP2010283227A (en) | 2010-12-16 |
| JP5417998B2 JP5417998B2 (en) | 2014-02-19 |
Family
ID=43539699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009136477A Active JP5417998B2 (en) | 2009-06-05 | 2009-06-05 | Wafer manufacturing history tracking method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5417998B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013016532A (en) * | 2011-06-30 | 2013-01-24 | Tokyo Electron Ltd | Method of manufacturing silicon parts, and silicon parts for etching process apparatus |
| JP2013258227A (en) * | 2012-06-12 | 2013-12-26 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | Semiconductor wafer manufacturing method |
| JP2014232780A (en) * | 2013-05-28 | 2014-12-11 | 信越半導体株式会社 | Manufacturing method of single crystal wafer |
| WO2016021778A1 (en) * | 2014-08-08 | 2016-02-11 | 에스케이하이닉스 주식회사 | Wafer processing system and wafer processing method using same |
| JP2018056286A (en) * | 2016-09-28 | 2018-04-05 | 株式会社Sumco | Manufacturing method of semiconductor wafer |
| CN108511417A (en) * | 2017-02-24 | 2018-09-07 | 胜高股份有限公司 | The manufacturing method of semiconductor wafer |
| CN109382921A (en) * | 2017-08-04 | 2019-02-26 | 株式会社迪思科 | The generation method of silicon wafer |
| JP2019186276A (en) * | 2018-04-03 | 2019-10-24 | 株式会社ディスコ | Wafer production method |
| KR20200015730A (en) * | 2017-06-21 | 2020-02-12 | 실트로닉 아게 | Methods, control systems and plants for processing semiconductor wafers, and semiconductor wafers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353080A (en) * | 2001-03-21 | 2002-12-06 | Toshiba Corp | Semiconductor wafer, device for manufacturing semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing the semiconductor wafer |
-
2009
- 2009-06-05 JP JP2009136477A patent/JP5417998B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353080A (en) * | 2001-03-21 | 2002-12-06 | Toshiba Corp | Semiconductor wafer, device for manufacturing semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing the semiconductor wafer |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013016532A (en) * | 2011-06-30 | 2013-01-24 | Tokyo Electron Ltd | Method of manufacturing silicon parts, and silicon parts for etching process apparatus |
| JP2013258227A (en) * | 2012-06-12 | 2013-12-26 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | Semiconductor wafer manufacturing method |
| JP2014232780A (en) * | 2013-05-28 | 2014-12-11 | 信越半導体株式会社 | Manufacturing method of single crystal wafer |
| WO2016021778A1 (en) * | 2014-08-08 | 2016-02-11 | 에스케이하이닉스 주식회사 | Wafer processing system and wafer processing method using same |
| US10026632B2 (en) | 2014-08-08 | 2018-07-17 | SK Hynix Inc. | Wafer processing system and wafer processing method using same |
| JP2018056286A (en) * | 2016-09-28 | 2018-04-05 | 株式会社Sumco | Manufacturing method of semiconductor wafer |
| CN108511417A (en) * | 2017-02-24 | 2018-09-07 | 胜高股份有限公司 | The manufacturing method of semiconductor wafer |
| KR20200015730A (en) * | 2017-06-21 | 2020-02-12 | 실트로닉 아게 | Methods, control systems and plants for processing semiconductor wafers, and semiconductor wafers |
| JP2020524909A (en) * | 2017-06-21 | 2020-08-20 | ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ | Method, control system and plant for processing semiconductor wafers, and semiconductor wafers |
| KR102393553B1 (en) * | 2017-06-21 | 2022-05-04 | 실트로닉 아게 | Methods, control systems and plants for processing semiconductor wafers, and semiconductor wafers |
| US11658022B2 (en) | 2017-06-21 | 2023-05-23 | Siltronic Ag | Method, control system, and system for machining a semiconductor wafer, and semiconductor wafer |
| CN109382921A (en) * | 2017-08-04 | 2019-02-26 | 株式会社迪思科 | The generation method of silicon wafer |
| JP2019033134A (en) * | 2017-08-04 | 2019-02-28 | 株式会社ディスコ | Wafer generation method |
| JP2019186276A (en) * | 2018-04-03 | 2019-10-24 | 株式会社ディスコ | Wafer production method |
| JP7073172B2 (en) | 2018-04-03 | 2022-05-23 | 株式会社ディスコ | How to generate a wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5417998B2 (en) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5417998B2 (en) | Wafer manufacturing history tracking method | |
| US5537325A (en) | Apparatus for and method of manufacturing semiconductor wafer | |
| TWI423317B (en) | Wafer processing method | |
| TWI648127B (en) | Plate processing method | |
| JP2007096323A (en) | Unpolished semiconductor disk and method of manufacturing unpolished semiconductor disk | |
| JPS6412094B2 (en) | ||
| JP6493253B2 (en) | Silicon wafer manufacturing method and silicon wafer | |
| KR102165589B1 (en) | Silicon wafer polishing method, silicon wafer manufacturing method and silicon wafer | |
| JP5957220B2 (en) | Method for judging cracks in plate-like workpieces | |
| US6339728B1 (en) | Method for marking semiconductor device using a green laser | |
| CN108511417A (en) | The manufacturing method of semiconductor wafer | |
| JP3891390B2 (en) | Inspection wafer and inspection sample manufacturing method and manufacturing apparatus | |
| JP5650522B2 (en) | Method for manufacturing glass substrate for magnetic recording medium | |
| CN206921815U (en) | Semiconductor wafer and a batch of semiconductor wafer | |
| JP3922513B2 (en) | Inspection wafer, manufacturing method thereof, and manufacturing apparatus thereof | |
| JP6561954B2 (en) | Manufacturing method of semiconductor wafer | |
| JP4127233B2 (en) | Silicon single crystal wafer evaluation method and silicon single crystal wafer using the same | |
| US20220020696A1 (en) | Workpiece management method and sheet cutting machine | |
| JP6711327B2 (en) | Silicon wafer manufacturing process evaluation method and silicon wafer manufacturing method | |
| KR101356400B1 (en) | Wafer contamination prevention method, inspection method and production method | |
| JP2003203890A (en) | Method for manufacturing silicon wafer | |
| JP2001198808A (en) | Double-sided mirror finished sapphire substrate and its manufacturing method | |
| US7578723B2 (en) | Polishing tape and polishing device using same | |
| JPS60167426A (en) | Semiconductor crystal wafer | |
| US7078343B2 (en) | Method of manufacturing compound semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130815 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5417998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |