JP2010237539A - Three-dimensional microfabrication method and three-dimensional microstructure - Google Patents

Three-dimensional microfabrication method and three-dimensional microstructure Download PDF

Info

Publication number
JP2010237539A
JP2010237539A JP2009086680A JP2009086680A JP2010237539A JP 2010237539 A JP2010237539 A JP 2010237539A JP 2009086680 A JP2009086680 A JP 2009086680A JP 2009086680 A JP2009086680 A JP 2009086680A JP 2010237539 A JP2010237539 A JP 2010237539A
Authority
JP
Japan
Prior art keywords
substrate
dimensional
electron beam
oxide film
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009086680A
Other languages
Japanese (ja)
Other versions
JP5267945B2 (en
Inventor
Tadaaki Kaneko
忠昭 金子
Kazuhiro Matsuda
一宏 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kwansei Gakuin Educational Foundation
Original Assignee
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kwansei Gakuin Educational Foundation filed Critical Kwansei Gakuin Educational Foundation
Priority to JP2009086680A priority Critical patent/JP5267945B2/en
Publication of JP2010237539A publication Critical patent/JP2010237539A/en
Application granted granted Critical
Publication of JP5267945B2 publication Critical patent/JP5267945B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Micromachines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a three-dimensional microfabrication method to fabricate a micro mask precisely by reducing regions modified by electronic beams and to fabricate a precise three-dimensional micro structure using the mask. <P>SOLUTION: A three-layer inorganic resist oxidation film 10 including an As thin film 2, a Ga<SB>2</SB>O<SB>3</SB>thin film 4 and an As thin film 5 on the surface of a GaAs substrate 1. In the processes shown in (f) to (g) in selected figures, the Ga<SB>2</SB>O<SB>3</SB>thin film 4 and part of the GaAs substrate 1 are closely fixed by the electronic beams irradiated onto the surface of the three-layer inorganic resist oxidation film 10 in vacuum, thus to form a heat-resistant modified mask portion 17. In the process shown in (h), the As thin film 2 is sublimated, and the Ga<SB>2</SB>O<SB>3</SB>thin film 4 other than the modified mask portion 17 is separated to make the surface of the GaAs substrate 1 expose. In the process shown in (i), the three-dimensional microfabrication structure is fabricated on which a dent is formed by performing etching and by detaching Ga preferably from the exposed portion of the GaAs substrate 1. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、主要には、基板の表面に形成されたIII−V族化合物層の表面、又はIII−V族化合物基板の表面に微細構造を形成する三次元微細加工方法に関する。   The present invention mainly relates to a three-dimensional microfabrication method for forming a microstructure on the surface of a group III-V compound layer formed on the surface of a substrate or on the surface of a group III-V compound substrate.

光リソグラフィーを中心とする現在の半導体微細加工は技術的限界に達しており、半導体関連産業が今後も主たる経済産業分野の牽引役として持続するには、新しいパラダイムに基づいた方法論の展開が急務である。その1つがナノテクノロジーであり、光リソグラフィー技術が抱える装置限界(複雑化・巨大化・高コスト化)の呪縛から解き放つものとして期待されている。   The current semiconductor microfabrication centering on optical lithography has reached the technological limit, and in order for the semiconductor-related industry to continue to be the main driver of the economic and industrial field, it is urgent to develop a methodology based on a new paradigm. is there. One of them is nanotechnology, which is expected to release from the device limitations (complexity, enlargement, and cost increase) of optical lithography technology.

ターゲットとなるべき技術課題とは、少量多品種型生産を可能(設計変更容易・低コスト)にする三次元ナノ微細化技術の開発である。特に“光・電子デバイス”展開の観点からは、求められるプロセス機能として無損傷・無汚染が前提となり、更に“一括デバイス化”と“その場制御化”が必要になる。   The technical issue that should be targeted is the development of 3D nano-miniaturization technology that enables small-lot, multi-product production (easy design change and low cost). In particular, from the viewpoint of the development of “optical / electronic devices”, the required process functions are assumed to be no damage and no contamination, and “collective devices” and “in-situ control” are required.

リソグラフィーに必要な条件はスループット(レジストの高感度化)及び解像度(レジストの分解能)の2つであり、それらのバランスが重要となる。電子ビームは光に比べて波長が短いことから、電子ビームを用いた電子ビームリソグラフィーが、光リソグラフィーの解像度限界を超えるものとして開発が進められている。   There are two conditions required for lithography: throughput (resist sensitivity enhancement) and resolution (resist resolution), and a balance between them is important. Since the electron beam has a shorter wavelength than that of light, the electron beam lithography using the electron beam is being developed as exceeding the resolution limit of the optical lithography.

電子ビームリソグラフィーでは、10nm以下の微小な電子ビーム径が得られる高加速電子線描画装置(例えば加速電圧を50kV以上に設定可能なもの)が従来から用いられているが、電子線の進入深度が深いためレジスト感度の低下が問題になっている。電子ビームリソグラフィーで用いられるレジストとしては、スループットの観点から光リソグラフィーと同様に有機レジストが一般に用いられている。例えばPMMAは、有機レジストの中で感度は比較的低いものの解像度に優れているため、よく用いられる。しかし、近年は、そのように解像度の比較的良いPMMAに対しても一層の解像度の向上が強く要望されているという状況があった。   In electron beam lithography, a high-acceleration electron beam drawing apparatus (for example, an acceleration voltage that can be set to 50 kV or more) that can obtain a minute electron beam diameter of 10 nm or less has been conventionally used. Since it is deep, a decrease in resist sensitivity is a problem. As a resist used in electron beam lithography, an organic resist is generally used in the same manner as optical lithography from the viewpoint of throughput. For example, PMMA is often used because it has a relatively low sensitivity among organic resists but is excellent in resolution. However, in recent years, there has been a strong demand for further improvement in resolution even for such a relatively good resolution PMMA.

一方、無機レジストは解像度が有機レジストに比べて優れており、この点で電子ビームリソグラフィーに適合的であるものの、感度が低いために使いにくいというのが一般的な認識となっている。従って、無機レジストの感度をPMMAと同等とするか若しくはそれを凌駕させることが無機レジスト開発の1つのターゲットになっている。なお、代表的な有機レジスト及び無機レジストについて、レジストの感度と解像度の関係を図1に示す。この図1には、本発明の一実施形態で無機材料マスクとして使用される多層無機レジスト酸化膜の位置付けが併せて示されている。   On the other hand, it is a general recognition that inorganic resists are superior in resolution to organic resists and are suitable for electron beam lithography in this respect, but are difficult to use due to low sensitivity. Accordingly, one of the targets for inorganic resist development is to make the sensitivity of the inorganic resist equal to or exceed that of PMMA. FIG. 1 shows the relationship between resist sensitivity and resolution for typical organic resists and inorganic resists. FIG. 1 also shows the positioning of a multilayer inorganic resist oxide film used as an inorganic material mask in one embodiment of the present invention.

また、電子ビームリソグラフィーには、入射電子だけではなく、レジスト及び基板内からの二次電子散乱の影響(proximity効果)により、レジストの反応領域がビーム径より大きくなってしまう問題があった。レジストの反応領域が大きくなれば、電子ビームの隣接する描画ライン間での解像度が影響を受け、後工程で作製される三次元微細構造に影響が生じてしまう。このようなレジストの反応領域の拡大を低減させるために多くの努力がなされており、その一例が多層レジストによる基板内進入電子線の屈折率制御を用いた実効ビーム径の縮小化である。しかし、現状の技術では、このproximity効果が大きな制限となっており、解像度向上の障害となっていた。微細化の進展には、レジスト膜内でのproximity効果の更なる抑制が望まれる。例えば、proximity効果による改質領域の広がりが電子ビーム径の範囲よりも小さくなることが好ましいのである。   In addition, the electron beam lithography has a problem that the reaction region of the resist becomes larger than the beam diameter due to the influence (proximity effect) of secondary electron scattering from not only the incident electrons but also the resist and the substrate. If the reaction area of the resist is increased, the resolution between adjacent drawing lines of the electron beam is affected, and the three-dimensional microstructure produced in the subsequent process is affected. Many efforts have been made to reduce the expansion of the reaction region of the resist, and one example is the reduction of the effective beam diameter using the refractive index control of the electron beam entering the substrate by the multilayer resist. However, with the current technology, the proximity effect is a major limitation, which has been an obstacle to improving the resolution. For the progress of miniaturization, further suppression of the proximity effect in the resist film is desired. For example, it is preferable that the extent of the modified region due to the proximity effect is smaller than the range of the electron beam diameter.

そこで、proximity効果の抑制や基板表面付近での入射電子の集中によるレジスト感度の向上等を実現する手段として、5kV以下の低加速電圧を用いた電子ビームリソグラフィーが近年注目されている。   Therefore, in recent years, electron beam lithography using a low acceleration voltage of 5 kV or less has attracted attention as means for realizing suppression of the proximity effect and improvement of resist sensitivity by concentration of incident electrons near the substrate surface.

この種の電子ビームを用いてパターン形成する方法を開示するものとして、例えば非特許文献1がある。非特許文献1においては、帯電効果に対するアプローチ方法の一例として、Drouinらによるランダム描画法が報告されている。ランダム描画法とは、数μm程度のデザインルールを基板表面にパターニングする際に、隣接するデザインを順次描画するのではなくランダムに描画することで、低加速電子ビームリソグラフィーにより生じる基板自体の帯電効果を緩和する手法である。   Non-patent document 1, for example, discloses a method of forming a pattern using this type of electron beam. In Non-Patent Document 1, a random drawing method by Drouin et al. Is reported as an example of an approach method for the charging effect. Random drawing is a method of charging the substrate itself by low-acceleration electron beam lithography by patterning design rules on the order of several micrometers on the substrate surface by drawing randomly instead of sequentially drawing adjacent designs. It is a technique to alleviate

また、低加速電子線直接描画法を用いた三次元微細加工方法を開示するものに非特許文献2及び3と、特許文献1、2及び3がある。これらの文献には、Si基板上にスパッタ蒸着させたNi、Cu等の異種金属材料に、電子線を照射することで熱を発生させてシリサイドを形成し、エッチングマスクとして用いる三次元微細加工方法が開示されている。一般に電子線は、ビームの中心が最も電子密度が高く、中心から遠ざかるにつれて低下する(電子密度はガウス分布で予測できる)ので、電子ビームの散乱中心領域のみ(ビーム径以下の領域)が選択的に改質されて、シリサイドが形成されることになる。   Non-Patent Documents 2 and 3 and Patent Documents 1, 2 and 3 disclose three-dimensional microfabrication methods using the low-acceleration electron beam direct writing method. These documents describe a three-dimensional microfabrication method in which silicide is formed by irradiating an electron beam to a dissimilar metal material such as Ni or Cu sputter-deposited on a Si substrate and used as an etching mask. Is disclosed. In general, the electron beam has the highest electron density at the center of the beam and decreases as it moves away from the center (the electron density can be predicted with a Gaussian distribution), so only the scattering center region of the electron beam (region below the beam diameter) is selective. As a result, the silicide is formed.

ところで、一般にレジストは感度の特徴から2種類に分けることができる。1つは電子ビームのエネルギー照射量に依存し、臨界値で急峻な反応が起きるデジタル型レジストである。もう1つはエネルギー照射量に応じて連続的に反応が進行するアナログ型レジストである。この2種類のうち、サブミクロン領域での微細化には空間分解能を得易いデジタル型が有利とされてきた。即ち、デジタル型レジストを用いる場合、形成された“硬い”反応領域がマスクとして用いられ、後工程のエッチングや成長(再成長と呼ばれる)に対して選択的な機能をもたらしてきた。一方、アナログ型レジストは空間分解能に限界はあるものの、後工程のプロセスに対して“柔らかい”マスクとして機能するため、高低差を制御した構造の作製に用いられてきた。任意(様々な形状)の三次元微細構造を作製する観点からは、空間分解能に優れかつ高低差制御に優れたアナログ型のレジスト開発、及び後工程のプロセス開発が必要であった。   In general, resists can be classified into two types based on sensitivity characteristics. One is a digital resist that depends on the energy irradiation amount of an electron beam and causes a steep reaction at a critical value. The other is an analog resist in which the reaction proceeds continuously according to the amount of energy irradiation. Of these two types, a digital type that easily obtains spatial resolution has been advantageous for miniaturization in the submicron region. That is, in the case of using a digital resist, the formed “hard” reaction region is used as a mask, and has provided a selective function with respect to subsequent etching or growth (called regrowth). On the other hand, an analog resist has a limit in spatial resolution, but functions as a “soft” mask for a subsequent process, and thus has been used to fabricate a structure with a controlled height difference. From the viewpoint of producing arbitrary (various shapes) three-dimensional microstructures, it was necessary to develop an analog resist having excellent spatial resolution and excellent height difference control, and a process development of a post process.

マスクパターン形成後の選択的成長プロセスとして、表面拡散長が長いガス種を用いた成長法(CVD、GSMBE、CBE等)が従来から知られている。この手法を用いた選択成長はGaNを含むあらゆる化合物半導体及びSiプロセスに応用され、三次元構造制御手法の1つとして確立されている。例えば、CVD法を用いているものとして、特許文献4に開示されるものがある。この特許文献4は、CVD法の中でも有機金属化学気相蒸着法(以下、MOCVD法とする)を用いて、III−V族化合物半導体を選択成長させるものである。   As a selective growth process after forming a mask pattern, a growth method (CVD, GSMBE, CBE, etc.) using a gas species having a long surface diffusion length is conventionally known. Selective growth using this technique is applied to all compound semiconductors including GaN and Si processes, and has been established as one of three-dimensional structure control techniques. For example, there is one disclosed in Patent Document 4 as using the CVD method. In Patent Document 4, a group III-V compound semiconductor is selectively grown using a metal organic chemical vapor deposition method (hereinafter referred to as MOCVD method) among CVD methods.

米国特許第5918143号明細書US Pat. No. 5,918,143 米国特許第6261938号明細書US Pat. No. 6,261,938 米国特許出願公開第2005/0106861号明細書US Patent Application Publication No. 2005/0106861 特開平8−172053号公報Japanese Patent Laid-Open No. 8-172053

D. Drouin et al, Microsc. Microanal.10(2004) 804D. Drouin et al, Microsc. Microanal. 10 (2004) 804 D. Drouin et al, Jpn. J. Appl. Phys.41(2002) 4122D. Drouin et al, Jpn. J. et al. Appl. Phys. 41 (2002) 4122 D. Drouin et al, J. Vac. Sci. Technol. A 18(2000)681D. Drouin et al, J. MoI. Vac. Sci. Technol. A 18 (2000) 681

低加速電圧を用いた電子ビームリソグラフィーを行う場合、電子線の進入深度が非常に浅い(1kV:深度<10nm)ため、厚みが数nm以下の薄膜レジストが必要になる。しかしながら、従来用いられてきた有機レジストはスピンコーティングにより成膜されるものであるため、10nm程度の厚みで基板全面に均一に有機材料をコートすることは困難であった。   When performing electron beam lithography using a low acceleration voltage, since the penetration depth of an electron beam is very shallow (1 kV: depth <10 nm), a thin film resist having a thickness of several nm or less is required. However, since conventionally used organic resists are formed by spin coating, it has been difficult to uniformly coat organic materials on the entire surface of the substrate with a thickness of about 10 nm.

また、低加速電圧を用いた電子ビームリソグラフィーは、電子同士が反発して、レジスト膜到達時にビーム径が広がってしまうおそれがある。更に、基板表面に電荷が溜まって、電子ビームの描画の妨げや転写パターン形状の歪みの原因となるおそれもあった。従って、低加速電圧を用いた電子ビームリソグラフィーには、改質領域の拡大(レジストに転写された線幅の縮小)の抑制及び帯電を原因とする転写パターン形状の歪みの補正という課題があった。   In addition, in electron beam lithography using a low acceleration voltage, electrons repel each other and the beam diameter may spread when reaching the resist film. In addition, charges may accumulate on the substrate surface, which may hinder the drawing of the electron beam and cause distortion of the transferred pattern shape. Therefore, the electron beam lithography using the low acceleration voltage has problems of suppressing the expansion of the modified region (reduction of the line width transferred to the resist) and correcting the distortion of the transfer pattern shape caused by charging. .

この点、非特許文献1は、金属表面への電子ビームリソグラフィーを行うことで、ランダム描画法による帯電効果の抑制を実証しているものの、帯電し易い酸化膜等をレジストとして使用した場合、帯電効果の影響を確実に排除できる訳ではなかった。また、電子ビームによる改質領域の縮小という観点からも改善の余地があった。   In this regard, Non-Patent Document 1 demonstrates the suppression of the charging effect by the random drawing method by performing electron beam lithography on the metal surface. However, when an easily charged oxide film or the like is used as a resist, The effect of the effect was not surely eliminated. Further, there is room for improvement from the viewpoint of reducing the modified region by the electron beam.

また、非特許文献2及び3、特許文献1から3までに開示されるような低加速電子線直接描画法は、強制的な金属蒸着による基板/金属界面の不均一や欠陥等が生じるおそれがあった。従って、金属の強制蒸着に代わる均一な界面が得られる薄膜形成法が求められていた。加えて、シリサイド形成には、高熱の発生(750℃)が必要となるため、高感度化に向けて限界があった。   In addition, the low-acceleration electron beam direct writing method disclosed in Non-Patent Documents 2 and 3 and Patent Documents 1 to 3 may cause non-uniformity or defects in the substrate / metal interface due to forced metal deposition. there were. Therefore, there has been a demand for a thin film forming method that can provide a uniform interface in place of forced metal deposition. In addition, since the formation of silicide requires generation of high heat (750 ° C.), there has been a limit toward higher sensitivity.

また、表面拡散長が長いガス種を用いた成長法は、サブミクロン領域を含む更に小さな三次元構造制御に対しては、大きな表面拡散長により、極めて微細なマスク領域が埋もれてしまうという問題点がある。この点、特許文献4においても、MOCVD法を用いていることから表面原子の拡散長が長くなり、高密度配列の基板上でのIII−V族化合物半導体の選択成長が十分にはできず、基板を高密度化することが困難であった。また、ナノオーダーで結晶成長方向の各成長結晶膜厚を一定に揃えることができなかった。従って、小さなマスク領域に対応した表面拡散長の短いプロセスと組み合わせる必要があった。   In addition, the growth method using a gas species with a long surface diffusion length has a problem in that an extremely fine mask region is buried due to a large surface diffusion length for further small three-dimensional structure control including a submicron region. There is. In this respect, also in Patent Document 4, since the MOCVD method is used, the diffusion length of the surface atoms becomes long, and the selective growth of the group III-V compound semiconductor on the high-density array substrate cannot be sufficiently performed. It was difficult to increase the density of the substrate. In addition, the thickness of each growth crystal in the crystal growth direction on the nano order could not be made uniform. Therefore, it was necessary to combine with a process having a short surface diffusion length corresponding to a small mask region.

また、近年は、デバイス構造がナノスケールになるにつれて、電子ビームリソグラフィーについても分子レベルで正確な加工精度が要求されている。しかし、従来のようなプラズマイオンを用いたドライエッチング法では、エッチング精度は電子線描画の走査精度に依存するため、サブナノオーダの方位精度を要求することは困難であった。従って、電子線の走査方向のズレをサブナノメーター精度で補正する新たなプロセスが必要であった。   In recent years, as the device structure becomes nanoscale, accurate processing accuracy at the molecular level is also required for electron beam lithography. However, in the conventional dry etching method using plasma ions, the etching accuracy depends on the scanning accuracy of electron beam drawing, and thus it is difficult to require the sub-nano-order orientation accuracy. Therefore, a new process for correcting the deviation in the scanning direction of the electron beam with sub-nanometer accuracy is required.

例えば、電子ビームの形状を変化させることで精密なパターンを転写可能にする方法等が考えられるが、結局のところ電子ビームの走査精度に依存してしまうため、分子レベルの正確なパターニングを基板表面に再現することは困難であった。つまり、パターン形状を電子ビームの走査以外に高精度に補正する手法が必要であった。   For example, it is possible to transfer a precise pattern by changing the shape of the electron beam, but ultimately it depends on the scanning accuracy of the electron beam. It was difficult to reproduce. That is, a method for correcting the pattern shape with high accuracy other than scanning with an electron beam is required.

本発明は、以上の事情に鑑みてなされたものであり、その目的は、電子ビームによる改質領域を縮小して微細なマスクを精密に形成可能にするとともに、当該マスクを利用して精密な三次元微細構造を作製できる三次元微細加工方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to make it possible to precisely form a fine mask by reducing the modified region by the electron beam, and to make precise use of the mask. The object is to provide a three-dimensional microfabrication method capable of producing a three-dimensional microstructure.

課題を解決するための手段及び効果Means and effects for solving the problems

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。   The problems to be solved by the present invention are as described above. Next, means for solving the problems and the effects thereof will be described.

本発明の第1の観点によれば、基板の表面に形成されたIII−V族化合物層の表面、又はIII−V族化合物基板の表面に微細構造を形成するネガ型の三次元微細加工方法において、以下の工程を含む方法が提供される。即ち、第1工程では、基板の表面にV族原子で構成されるV族膜を形成し、更にそのV族膜の表面にIII−V族化合物膜を形成する。第2工程では、前記第1工程で形成したIII−V族化合物膜を過熱水蒸気によってIII族酸化物膜に改質し、このIII族酸化物膜の表面にV族膜を形成することで3層無機レジスト酸化膜を形成する。第3工程では、真空中で3層無機レジスト酸化膜の表面に照射した電子ビームが、前記第2工程で形成された前記V族膜を通過して前記III族酸化物膜の一部分に作用することで、当該III族酸化物膜から余剰な酸素分子を分離可能にする。そして、前記第1工程で前記基板の表面に形成したV族膜の一部が加熱昇華されながら前記基板の表面の一部が酸化されてIII族酸化物が生成される。これによって、前記III族酸化物膜と基板の表面の一部が密着し、熱耐性を有する改質マスク部が電子ビームの照射部分に応じた形状で形成される。第4工程では、真空中で前記基板を昇温させることにより、前記基板の表面に形成されているV族膜が昇華され、前記改質マスク部以外の部分のIII族酸化物膜が脱離して前記基板の表面が露出する。第5工程では、真空にV族原料を供給した環境下で前記基板を所定温度で加熱して、基板の露出部分からIII族原子を優先的に剥離させるエッチング処理を行うことでネガ型の三次元微細構造を作製する。   According to the first aspect of the present invention, a negative three-dimensional microfabrication method for forming a microstructure on the surface of a group III-V compound layer formed on the surface of the substrate or on the surface of a group III-V compound substrate A method comprising the following steps is provided: That is, in the first step, a V group film composed of V group atoms is formed on the surface of the substrate, and a III-V compound film is further formed on the surface of the V group film. In the second step, the group III-V compound film formed in the first step is modified with a superheated steam to a group III oxide film, and a group V film is formed on the surface of the group III oxide film. A layer inorganic resist oxide film is formed. In the third step, the electron beam irradiated on the surface of the three-layer inorganic resist oxide film in vacuum passes through the group V film formed in the second step and acts on a part of the group III oxide film. Thus, excess oxygen molecules can be separated from the group III oxide film. A part of the surface of the substrate is oxidized while a part of the group V film formed on the surface of the substrate in the first step is heated and sublimated to generate a group III oxide. Thereby, a part of the surface of the group III oxide film and the substrate is in close contact, and a modified mask portion having heat resistance is formed in a shape corresponding to the irradiated portion of the electron beam. In the fourth step, by raising the temperature of the substrate in a vacuum, the group V film formed on the surface of the substrate is sublimated, and the group III oxide film other than the modified mask portion is detached. Thus, the surface of the substrate is exposed. In the fifth step, the substrate is heated at a predetermined temperature in an environment in which a group V raw material is supplied to a vacuum, and an etching process is performed to preferentially remove the group III atoms from the exposed portion of the substrate. Create the original microstructure.

これにより、過熱水蒸気を用いることで、III−V族化合物膜を化学的に安定なIII族酸化物に高効率に改質し、基板の表面にその場で無機レジスト酸化膜を形成することができる。また、III族酸化物膜の表面に形成されるV族膜に電子ビームのエネルギーが集中するので、電子ビームのエネルギーを有効に活用して高効率に無機レジスト酸化膜を改質することができるとともに、proximity効果を抑制することができる。従って、第3工程の電子ビームによる無機レジスト酸化膜の改質領域を狭めることができ、ネガ型の無機レジスト酸化膜を用いた三次元微細加工をより精密に行うことができる。   Thus, by using superheated steam, the III-V compound film can be modified with high efficiency into a chemically stable group III oxide, and an inorganic resist oxide film can be formed on the surface of the substrate in situ. it can. Further, since the energy of the electron beam is concentrated on the group V film formed on the surface of the group III oxide film, the inorganic resist oxide film can be modified with high efficiency by effectively utilizing the energy of the electron beam. At the same time, the proximity effect can be suppressed. Therefore, the modified region of the inorganic resist oxide film by the electron beam in the third step can be narrowed, and three-dimensional microfabrication using the negative inorganic resist oxide film can be performed more precisely.

前記の三次元微細加工方法においては、以下の条件を満たすことが好ましい。即ち、前記第1工程で前記基板の表面に形成されるV族膜の厚みは1nm以上5nm以下であり、前記V族膜の表面に形成されるIII−V族化合物膜の厚みが1nm以上5nm以下である。前記第2工程でIII族酸化物膜の表面に形成されるV族膜の厚みが1nm以上10nm以下である。   In the three-dimensional microfabrication method, the following conditions are preferably satisfied. That is, the thickness of the group V film formed on the surface of the substrate in the first step is 1 nm to 5 nm, and the thickness of the group III-V compound film formed on the surface of the group V film is 1 nm to 5 nm. It is as follows. The thickness of the group V film formed on the surface of the group III oxide film in the second step is 1 nm or more and 10 nm or less.

これにより、進入深度が数nm程度の低加速電圧を用いた電子ビームを用いて無機レジスト酸化膜の改質を行うことができる。低加速電圧を用いた電子ビームは、基板の表面付近で入射電子が集中するので、レジスト感度を効率的に向上させることができる。   As a result, the inorganic resist oxide film can be modified using an electron beam using a low acceleration voltage with a penetration depth of about several nanometers. In an electron beam using a low acceleration voltage, incident electrons concentrate near the surface of the substrate, so that the resist sensitivity can be improved efficiently.

本発明の第2の観点によれば、基板の表面に形成されたIII−V族化合物層の表面、又はIII−V族化合物基板の表面に微細構造を形成するネガ型の三次元微細加工方法において、以下の工程を含む方法が提供される。即ち、第1工程では、前記基板の表面にV族原子で構成されるV族膜を形成し、更にそのV族膜の表面にIII−V族化合物膜を形成する。第2工程では、前記第1工程で形成したIII−V族化合物膜を過熱水蒸気によってIII族酸化物膜に改質して2層無機レジスト酸化膜を形成する。第3工程では、真空中で2層無機レジスト酸化膜の表面に電子ビームを照射することにより、III族酸化物膜から余剰な酸素分子を分離可能にする。そして、前記第1工程で前記基板の表面に形成したV族膜の一部が加熱昇華されながら、その昇華された部分で前記基板の表面の一部が酸化されてIII族酸化物が生成される。これによって、前記III族酸化物膜と基板の表面の一部が密着し、熱耐性を有する改質マスク部が電子ビームの照射部分に応じた形状で形成される。第4工程では、真空中で前記基板を昇温させることにより、前記基板の表面に形成されているV族膜が昇華され、改質マスク部以外の部分のIII族酸化物膜が脱離して前記基板の表面が露出する。第5工程では、真空にV族原料を供給した環境下で前記基板を所定温度で加熱して、基板の露出部分からIII族原子を優先的に剥離させるエッチング処理を行うことでネガ型の三次元微細構造を作製する。   According to the second aspect of the present invention, a negative three-dimensional microfabrication method for forming a fine structure on the surface of a group III-V compound layer formed on the surface of a substrate or on the surface of a group III-V compound substrate A method comprising the following steps is provided: That is, in the first step, a group V film composed of group V atoms is formed on the surface of the substrate, and a group III-V compound film is further formed on the surface of the group V film. In the second step, the group III-V compound film formed in the first step is modified to a group III oxide film with superheated steam to form a two-layer inorganic resist oxide film. In the third step, surplus oxygen molecules can be separated from the group III oxide film by irradiating the surface of the two-layer inorganic resist oxide film with an electron beam in a vacuum. Then, while a part of the group V film formed on the surface of the substrate in the first step is heated and sublimated, a part of the surface of the substrate is oxidized at the sublimated part to generate a group III oxide. The Thereby, a part of the surface of the group III oxide film and the substrate is in close contact, and a modified mask portion having heat resistance is formed in a shape corresponding to the irradiated portion of the electron beam. In the fourth step, by raising the temperature of the substrate in a vacuum, the group V film formed on the surface of the substrate is sublimated, and the group III oxide film other than the modified mask portion is detached. The surface of the substrate is exposed. In the fifth step, the substrate is heated at a predetermined temperature in an environment in which a group V raw material is supplied to a vacuum, and an etching process is performed to preferentially remove the group III atoms from the exposed portion of the substrate. Create the original microstructure.

これにより、過熱水蒸気を用いることで、III−V族化合物膜を化学的に安定なIII族酸化物に高効率に改質して、基板の表面にその場で無機レジスト酸化膜を形成することができる。また、電子ビームのエネルギーが基板内部ではなく、基板の表面に形成されるV族膜に集中するので、電子ビームのエネルギーを有効に活用して無機レジスト酸化膜を高効率に改質することができる。また、V族膜にエネルギーが集中する分だけ改質領域を狭めることができる。従って、ネガ型の無機レジスト酸化膜を用いた三次元微細加工を高効率に行うことが可能になる。   Thus, by using superheated steam, the III-V group compound film is highly efficiently modified into a chemically stable group III oxide, and an inorganic resist oxide film is formed in situ on the surface of the substrate. Can do. Further, since the energy of the electron beam is concentrated not on the inside of the substrate but on the group V film formed on the surface of the substrate, the inorganic resist oxide film can be modified with high efficiency by effectively utilizing the energy of the electron beam. it can. In addition, the modified region can be narrowed by the amount of energy concentrated on the group V film. Therefore, three-dimensional microfabrication using a negative inorganic resist oxide film can be performed with high efficiency.

前記の三次元微細加工方法においては、前記第1工程で前記基板の表面に形成されるV族膜の厚みが1nm以上5nm以下であり、前記V族膜の表面に形成されるIII−V族化合物膜の厚みが1nm以上5nm以下であることが好ましい。   In the three-dimensional microfabrication method, the thickness of the group V film formed on the surface of the substrate in the first step is 1 nm or more and 5 nm or less, and the group III-V formed on the surface of the group V film. The thickness of the compound film is preferably 1 nm or more and 5 nm or less.

これにより、進入深度が数nm程度の低加速電圧を用いた電子ビームによる無機レジスト酸化膜の改質を行うことができる。低加速電圧を用いた電子ビームは、基板の表面付近で入射電子が集中するので、レジスト感度を効率的に向上させることができる。   As a result, the inorganic resist oxide film can be modified by an electron beam using a low acceleration voltage with a penetration depth of several nanometers. In an electron beam using a low acceleration voltage, incident electrons concentrate near the surface of the substrate, so that the resist sensitivity can be improved efficiently.

前記の三次元微細加工方法においては、前記III−V族化合物層又はIII−V族化合物基板は、AlxGaIn1−x−yAs1−z(0≦x<1、0≦y、z≦1)で構成されていることが好ましい。 In the three-dimensional microfabrication method, the III-V group compound layer or the III-V group compound substrate is formed of Al x Ga y In 1-xy As z P 1-z (0 ≦ x <1, 0 ≦ y, z ≦ 1) is preferable.

これにより、作製したいパターンに応じて、III−V族化合物層又はIII−V族化合物基板の材料を適宜選択することで、三次元微細構造を効率的に作製することができる。   Thereby, according to the pattern to produce, a three-dimensional fine structure can be produced efficiently by selecting the material of a III-V group compound layer or a III-V group compound substrate suitably.

前記の三次元微細加工方法においては、前記第2工程で形成されるIII族酸化物膜は、Al23薄膜又はIn23薄膜であることが好ましい。 In the three-dimensional microfabrication method, the group III oxide film formed in the second step is preferably an Al 2 O 3 thin film or an In 2 O 3 thin film.

これにより、三次元微細構造を精度良く形成することができる。   Thereby, a three-dimensional fine structure can be formed with high accuracy.

前記の三次元微細加工方法においては、Si又はSiCを基板とすることが好ましい。   In the three-dimensional microfabrication method, Si or SiC is preferably used as the substrate.

これにより、三次元微細構造を低コストで製造できる。   Thereby, a three-dimensional fine structure can be manufactured at low cost.

前記の三次元微細加工方法においては、前記第3工程における前記電子ビームの加速電圧は0.5kV以上20kV以下であり、面ドーズ量の範囲は50nC/cm2以上16μC/cm2以下であり、当該電子ビームの照射は単一ラインモードで行うことが好ましい。 In the three-dimensional microfabrication method of the acceleration voltage of the electron beam in the third step is not more than 20kV than 0.5 kV, the range of the surface dose is at 50 nC / cm 2 or more 16μC / cm 2 or less, The electron beam irradiation is preferably performed in a single line mode.

これにより、改質マスク部を精度良く形成することができるので、微細構造の精度及び再現性を向上させることができる。   Thereby, since the modified mask portion can be formed with high accuracy, the accuracy and reproducibility of the fine structure can be improved.

前記の三次元微細加工方法においては、前記第3工程において電子ビームの描画ラインを複数交差させることが好ましい。   In the three-dimensional microfabrication method, it is preferable that a plurality of electron beam drawing lines intersect each other in the third step.

これにより、窪み状に形成される微細構造単位が縦横に並ぶ三次元微細構造を容易に形成できる。   Thereby, it is possible to easily form a three-dimensional fine structure in which fine structural units formed in a depression shape are arranged vertically and horizontally.

前記の三次元微細加工方法においては、前記描画ラインは、長手方向の中途部で他の描画ラインに交差することが好ましい。   In the three-dimensional microfabrication method, it is preferable that the drawing line intersects with another drawing line at a midway portion in the longitudinal direction.

これにより、基板の表面に複数形成される窪みの形状を均一なものにすることができる。   Thereby, the shape of a plurality of depressions formed on the surface of the substrate can be made uniform.

前記の三次元微細加工方法においては、以下のような工程を含むことが好ましい。即ち、前記第3工程では、電子ビームは、前記基板の結晶方位[100]、[010]、[011]、[01−1]、[110][−110]、[111]、[−1−1−1]の何れかに一致するラインを描画するように照射される。前記第4工程では、前記基板は300℃以上650℃以下の温度に昇温されるものとする。前記第5工程では、前記基板は300℃以上650℃以下の温度に加熱されるとともに、エッチング速度が0.3ML/sec以下である。   The three-dimensional microfabrication method preferably includes the following steps. That is, in the third step, the electron beam is irradiated with crystal orientations [100], [010], [011], [01-1], [110] [−110], [111], [−1] of the substrate. -1-1] is irradiated so as to draw a line that matches any of the above. In the fourth step, the substrate is heated to a temperature of 300 ° C. or higher and 650 ° C. or lower. In the fifth step, the substrate is heated to a temperature of 300 ° C. or higher and 650 ° C. or lower, and an etching rate is 0.3 ML / sec or lower.

これにより、自己組織化によって結晶方位に沿うように三次元微細構造が形成されるので、分子レベルの精密な加工が可能になる。   As a result, a three-dimensional microstructure is formed along the crystal orientation by self-organization, so that precise processing at the molecular level becomes possible.

前記の三次元微細加工方法においては、前記第3工程では、電子ビームを同じ場所に繰り返し照射する多重走査を行うことが好ましい。   In the three-dimensional microfabrication method, it is preferable that in the third step, multiple scanning is performed by repeatedly irradiating the same place with an electron beam.

これにより、描画の妨げや転写パターンの歪みの原因となる基板の表面での帯電を抑制することができ、描画パターンの再現性を効果的に向上させることができる。   As a result, charging on the surface of the substrate, which hinders drawing and causes distortion of the transfer pattern, can be suppressed, and the reproducibility of the drawing pattern can be effectively improved.

前記の三次元微細加工方法においては、前記多重走査は、同じ場所に電子ビームを照射する際には、前回その場所を走査した時から、電子ビームによって1mmを走査するために必要な時間の10倍以上の時間が経過した後に、電子ビームを照射することが好ましい。   In the above three-dimensional microfabrication method, when the same position is irradiated with an electron beam, the multiple scanning is 10 times of the time required to scan 1 mm with the electron beam since the previous scanning of the place. It is preferable to irradiate the electron beam after a time more than double has elapsed.

これにより、帯電効果を効果的に抑制することができる。   Thereby, the charging effect can be effectively suppressed.

前記の三次元微細加工方法においては、前記第3工程では、電子ビームをドーナツ形状のリミッティングアパーチャに通すことで、当該電子ビーム径を収束させて照射することが好ましい。   In the three-dimensional microfabrication method, in the third step, it is preferable that the electron beam is converged and irradiated by passing the electron beam through a donut-shaped limiting aperture.

これにより、電子ビーム径を縮小して、より微細な三次元微細加工を行うことができる。   Thereby, the electron beam diameter can be reduced and finer three-dimensional microfabrication can be performed.

前記の三次元微細加工方法においては、固体成長原料を用いた分子線エピタキシャル成長法を行うことで、前記第5工程でエッチング処理を行った部分にIII−V族化合物結晶を選択成長させる第6工程を更に含むことが好ましい。   In the three-dimensional microfabrication method, a sixth step of selectively growing a group III-V compound crystal in a portion etched in the fifth step by performing a molecular beam epitaxial growth method using a solid growth raw material. It is preferable that it is further included.

これにより、高密度のパターンであっても、MBE法の成長条件を制御して表面原子拡散長を制御することにより、III−V族化合物結晶の選択成長を容易に行うことができる。また、結晶成長方向の結晶膜厚を一定に揃えることも容易である。更に、III−V族化合物の成長結晶は、その根元部において壁の立ち上がりが良好であり、高精度の微細構造を形成することができる。   Thereby, even if it is a high-density pattern, the selective growth of a III-V group compound crystal can be easily performed by controlling the growth conditions of MBE method and controlling the surface atom diffusion length. It is also easy to make the crystal film thickness in the crystal growth direction uniform. Furthermore, the growth crystal of the III-V group compound has a good wall rise at the base portion, and can form a highly accurate fine structure.

前記の三次元微細加工方法においては、前記第6工程において、以下の条件を満たすことが好ましい。即ち、前記基板は300℃以上650℃以下の温度に加熱されるものとする。また、固体成長原料のV族とIII族のフラックス比FV/FIIIは1以上100以下である。また、結晶成長速度は0.01ML/sec以上2ML/sec以下である。 In the three-dimensional microfabrication method, it is preferable that the following conditions are satisfied in the sixth step. That is, the substrate is heated to a temperature of 300 ° C. or higher and 650 ° C. or lower. Further, the flux ratio F V / F III of the group V and group III of the solid growth raw material is 1 or more and 100 or less. Further, the crystal growth rate is 0.01 ML / sec or more and 2 ML / sec or less.

これにより、三次元微細構造を精度良く形成することができる。   Thereby, a three-dimensional fine structure can be formed with high accuracy.

前記の三次元微細加工方法においては、ポジ型の三次元微細構造を作製する工程及びネガ型の三次元微細構造を作製する工程を組み合わせて三次元微細構造を多段階で作製することが好ましい。   In the above-described three-dimensional microfabrication method, it is preferable that a three-dimensional microstructure is produced in multiple stages by combining a step of producing a positive three-dimensional microstructure and a step of producing a negative three-dimensional microstructure.

これにより、複雑な形状の三次元微細構造を形成することができる。   Thereby, a complicated-shaped three-dimensional microstructure can be formed.

前記の三次元微細加工方法においては、ポジ型の三次元微細構造の表面に、又はネガ型の三次元微細構造の表面に、III族酸化物膜の改質マスク部を形成し、エッチング処理によって新たな三次元微細構造を更に形成することが好ましい。   In the three-dimensional microfabrication method, a modified mask portion of a group III oxide film is formed on the surface of a positive three-dimensional microstructure or on the surface of a negative three-dimensional microstructure, and is etched. It is preferable to further form a new three-dimensional microstructure.

これにより、三次元微細構造をより精密かつ複雑に作製することができる。   Thereby, a three-dimensional fine structure can be produced more precisely and complicatedly.

本発明の第3の観点によれば、前記三次元微細加工方法により作製される三次元微細構造が提供される。   According to a third aspect of the present invention, a three-dimensional microstructure manufactured by the three-dimensional microfabrication method is provided.

前記の三次元微細構造においては、隣り合う単位構造同士の間隔がサブミクロン以下であることが好ましい。   In the three-dimensional microstructure described above, the interval between adjacent unit structures is preferably submicron or less.

これにより、三次元ナノ微細化技術に好適に適用できる高密度の微細構造を提供できる。   Thereby, a high-density microstructure that can be suitably applied to the three-dimensional nano-miniaturization technology can be provided.

代表的な有機レジスト及び無機レジストのレジスト感度と平均分子量(分解能)の比較を示すグラフ。The graph which shows the comparison of the resist sensitivity and average molecular weight (resolution) of typical organic resist and inorganic resist. GaAs基板に3層無機レジスト酸化膜を形成する工程を(a)から(e)の順に段階的に示した説明図。Explanatory drawing which showed the process of forming a three-layer inorganic resist oxide film in a GaAs substrate in steps from (a) to (e). 3層無機レジスト酸化膜を用いて三次元構造体を形成し、当該三次元構造体に固体成長原料を用いた分子線エピタキシャル成長法(MBE)により結晶を選択成長させる様子を(f)から(j)の順に段階的に示した説明図。From (f) to (j), a three-dimensional structure is formed using a three-layer inorganic resist oxide film, and crystals are selectively grown on the three-dimensional structure by molecular beam epitaxy (MBE) using a solid growth raw material. Explanatory drawing shown in steps of the order. 本実施形態の三次元微細加工方法における各工程の温度推移の一例を示すグラフ。The graph which shows an example of the temperature transition of each process in the three-dimensional microfabrication method of this embodiment. 電子ビームを照射したときの基板内部での電子ビームの広がりの様子を模式的に示した説明図。Explanatory drawing which showed typically the mode of the expansion of the electron beam inside a board | substrate when irradiated with an electron beam. 電子ビームを照射したときの基板内部での電子エネルギー分布のシミュレーション結果を示した説明図。Explanatory drawing which showed the simulation result of the electron energy distribution inside a board | substrate when irradiated with an electron beam. 3層無機レジスト酸化膜を用いた場合のproximity効果の抑制を示した説明図。Explanatory drawing which showed suppression of the proximity effect at the time of using a 3 layer inorganic resist oxide film. 電子ビームのアパーチャにドーナツ形状を用いた場合の改質領域の縮小を示した説明図。Explanatory drawing which showed reduction of the modification | reformation area | region at the time of using a donut shape for the aperture of an electron beam. エッチングによるマスク幅の縮小を段階的に示した説明図。Explanatory drawing which showed reduction of the mask width by etching in steps. 3層無機レジスト酸化膜、2層無機レジスト酸化膜及び自然酸化膜における加速電圧に対する感光感度の変化を示すグラフ。The graph which shows the change of the photosensitive sensitivity with respect to the acceleration voltage in a 3 layer inorganic resist oxide film, a 2 layer inorganic resist oxide film, and a natural oxide film. 3層無機レジスト酸化膜を用いた場合のマスク幅と、2層無機レジスト酸化膜を用いた場合のマスク幅の違いを模式的に示した説明図。Explanatory drawing which showed typically the difference of the mask width at the time of using a 3 layer inorganic resist oxide film, and the mask width at the time of using a 2 layer inorganic resist oxide film. 3層無機レジスト酸化膜を用いた場合のマスク幅と、2層無機レジスト酸化膜を用いた場合のマスク幅の違いを示す顕微鏡写真。The microscope picture which shows the difference between the mask width at the time of using a 3 layer inorganic resist oxide film, and the mask width at the time of using a 2 layer inorganic resist oxide film. AlAs層を基板に追加して作製された三次元構造体及びAlAs層を追加しないで作製された三次元構造体を模式的に示した説明図。Explanatory drawing which showed typically the three-dimensional structure produced without adding an AlAs layer and the three-dimensional structure produced by adding an AlAs layer to a board | substrate. AlAs層を基板に追加して作製された三次元構造体及びAlAs層を追加しないで作製された三次元構造体の様子を示した顕微鏡写真。The microscope picture which showed the mode of the three-dimensional structure produced without adding an AlAs layer and the three-dimensional structure produced by adding an AlAs layer to a board | substrate. In23を含む3層無機レジスト酸化膜が表面に形成されるGaAs基板の様子を模式的に示す説明図。In explanatory view schematically showing a three-layer inorganic resist oxide film is the state of the GaAs substrate formed on the surface including the 2 O 3. In23を含む3層無機レジスト酸化膜を用いて作製された三次元構造体の様子を示す顕微鏡写真。In micrograph showing the state of the three-dimensional structure manufactured using the three-layer inorganic resist oxide film containing 2 O 3. エッチング時間の経過に伴うマスク幅の縮小の様子を模式的に示した説明図。Explanatory drawing which showed typically the mode of the reduction | decrease of the mask width accompanying progress of etching time. エッチング時間の経過に伴うマスク幅の縮小の様子を段階的に示した顕微鏡写真。A photomicrograph showing step by step how the mask width is reduced over time. 電子ビームの描画パターンを示した模式図。The schematic diagram which showed the drawing pattern of the electron beam. 電子ビームの描画パターンに応じた形状で形成される三次元構造体を示した顕微鏡写真。The photomicrograph which showed the three-dimensional structure formed in the shape according to the drawing pattern of an electron beam. 基板の結晶方位に対して10度傾けたラインに沿って電子ビームを照射した場合の結晶の一部の様子を模式的に示した説明図。Explanatory drawing which showed typically the mode of a part of crystal | crystallization at the time of irradiating an electron beam along the line inclined 10 degree | times with respect to the crystal orientation of a board | substrate. 基板の結晶方位に対して10度傾けたラインに沿って電子ビームを照射して作製した三次元構造体の様子を示した顕微鏡写真。The microscope picture which showed the mode of the three-dimensional structure produced by irradiating an electron beam along the line inclined 10 degree | times with respect to the crystal orientation of a board | substrate. 電子ビームを多重走査して作製した三次元構造体の様子を示す顕微鏡写真。A photomicrograph showing the state of a three-dimensional structure produced by multiple scanning of electron beams. 電子ビームを多重走査して作製された三次元微細構造にMBE法によってGaAs成長結晶を選択成長させたGaAs基板表面の様子を示す顕微鏡写真。A photomicrograph showing the surface of a GaAs substrate on which a GaAs growth crystal is selectively grown by MBE on a three-dimensional microstructure produced by multiple scanning of electron beams. ネガ型の三次元構造体にポジ型微細加工によってInAs結晶を成長させる様子を模式的に示した説明図。Explanatory drawing which showed typically a mode that an InAs crystal was made to grow by negative type | mold microfabrication on a negative type three-dimensional structure. ネガ型の三次元構造体にポジ型微細加工によってInAs結晶を成長させた三次元構造体の様子を示す顕微鏡写真。The microscope picture which shows the mode of the three-dimensional structure which grew the InAs crystal | crystallization by the positive microfabrication on the negative three-dimensional structure. Al23とGa23とが混合した混合酸化膜を無機レジスト酸化膜に用いて三次元構造体を形成した実施例を示す顕微鏡写真。Micrograph showing an embodiment of forming a three-dimensional structure using a mixed oxide film and al 2 O 3 and Ga 2 O 3 was mixed with the inorganic resist oxide film. Al23とGa23とが混合した混合酸化膜を無機レジスト酸化膜に用いてSi基板にGaAs成長結晶を形成した様子を模式的に示した説明図。Al 2 O 3 and Ga 2 O 3 and is a state in which the formation of the GaAs growth crystal Si substrate using a mixed oxide film obtained by mixing the inorganic resist oxide film shown schematically illustration. Si基板に形成されるGaAs結晶成長の様子を示す顕微鏡写真。A photomicrograph showing the growth of GaAs crystals formed on a Si substrate.

次に、発明の実施の形態について説明する。なお、以下の説明で「3層無機レジスト酸化膜」とは、V族膜と、このV族膜に隣接するIII族酸化物膜と、このIII族酸化物膜に隣接するV族膜と、の3層から構成される無機レジスト層を意味する。また、「2層無機レジスト酸化膜」とは、V族膜と、このV族膜に隣接するIII族酸化物膜と、の2層から構成される無機レジスト層を意味する。   Next, embodiments of the invention will be described. In the following description, the “three-layer inorganic resist oxide film” means a V group film, a Group III oxide film adjacent to the Group V film, a Group V film adjacent to the Group III oxide film, The inorganic resist layer comprised from these three layers is meant. The “two-layer inorganic resist oxide film” means an inorganic resist layer composed of two layers of a group V film and a group III oxide film adjacent to the group V film.

まず、図2、図3及び図4を参照して、III−V族化合物基板に3層無機レジスト酸化膜を形成して三次元微細構造を作製する工程と、この三次元微細構造にIII−V族化合物の成長結晶を生成して三次元微細構造を作製する工程と、を説明する。図2は、GaAs基板1に3層無機レジスト酸化膜10を形成する工程を(a)から(e)の順に段階的に示した説明図である。図3は、3層無機レジスト酸化膜10を用いて形成した三次元構造体に固体成長原料を用いた分子線エピタキシャル成長法(MBE)により結晶を選択成長させる様子を(f)から(j)の順に段階的に示した説明図である。図4は、本実施形態の三次元微細加工方法における各工程の温度推移の一例を示すグラフであり、グラフに示された(a)〜(i)は、図2(a)から図2(e)及び図3(f)から図3(i)にそれぞれ対応している。   First, referring to FIG. 2, FIG. 3 and FIG. 4, a process of forming a three-dimensional microstructure by forming a three-layer inorganic resist oxide film on a III-V group compound substrate, A step of producing a three-dimensional microstructure by generating a growth crystal of a group V compound will be described. FIG. 2 is an explanatory diagram showing the steps of forming the three-layer inorganic resist oxide film 10 on the GaAs substrate 1 in order from (a) to (e). FIG. 3 shows how a crystal is selectively grown on a three-dimensional structure formed using a three-layer inorganic resist oxide film 10 by molecular beam epitaxy (MBE) using a solid growth raw material from (f) to (j). It is explanatory drawing shown in order step by step. FIG. 4 is a graph showing an example of the temperature transition of each step in the three-dimensional microfabrication method of the present embodiment, and (a) to (i) shown in the graph are shown in FIG. This corresponds to e) and FIGS. 3 (f) to 3 (i), respectively.

まず、GaAs基板1の表面に3層無機レジスト酸化膜10を形成する工程について説明する。図2(a)には、微細加工の対象物の一例としてのGaAs基板(III−V族化合物基板)1が示されている。図2(b)に示すように、GaAs基板1の表面に、超高真空環境下で分子線エピタキシャル成長によってAsを堆積させてAs薄膜2を形成する。このAs薄膜2は、厚みが1nm以上5nm以下であることが好ましい。   First, the process of forming the three-layer inorganic resist oxide film 10 on the surface of the GaAs substrate 1 will be described. FIG. 2A shows a GaAs substrate (III-V compound substrate) 1 as an example of an object to be finely processed. As shown in FIG. 2B, an As thin film 2 is formed on the surface of the GaAs substrate 1 by depositing As by molecular beam epitaxial growth in an ultra-high vacuum environment. The As thin film 2 preferably has a thickness of 1 nm to 5 nm.

次に、図2(c)に示すように、As薄膜2の表面にGaAsを堆積させて、GaAs薄膜(III−V族化合物膜)3を形成する。このGaAs薄膜3の厚みは、厚みが1nm以上5nm以下であることが好ましい。次に、図2(d)に示すように、過熱水蒸気処理を行い、GaAs薄膜3に酸化反応を生じさせてGaAs薄膜3を酸化物Ga23薄膜4(III族酸化物)に酸化処理する。過熱水蒸気がGaAsをGa23に改質する化学式を以下に示す。
2GaAs+3H2O → Ga23+As2+3H2
又は、
2GaAs+3H2O → Ga23+2AsH3
なお、この酸化処理は、150℃から250℃の加熱環境下で、300℃の過熱水蒸気を用いて行い、処理時間は1分以上15分以下であることが好ましい。
Next, as shown in FIG. 2C, GaAs is deposited on the surface of the As thin film 2 to form a GaAs thin film (III-V group compound film) 3. The thickness of the GaAs thin film 3 is preferably 1 nm or more and 5 nm or less. Next, as shown in FIG. 2 (d), superheated steam treatment is performed to cause an oxidation reaction in the GaAs thin film 3, and the GaAs thin film 3 is oxidized into an oxide Ga 2 O 3 thin film 4 (group III oxide). To do. The chemical formula in which superheated steam modifies GaAs to Ga 2 O 3 is shown below.
2GaAs + 3H 2 O → Ga 2 O 3 + As 2 + 3H 2
Or
2GaAs + 3H 2 O → Ga 2 O 3 + 2AsH 3
This oxidation treatment is performed using superheated steam at 300 ° C. in a heating environment at 150 ° C. to 250 ° C., and the treatment time is preferably 1 minute or more and 15 minutes or less.

次に、図2(e)に示すように、Ga23薄膜4の表面にAsを堆積させて、As薄膜5を形成する。このAs薄膜5は、厚みが1nm以上10nm以下であることが好ましい。この状態では、GaAs基板1の表面には、GaAs基板1側からAs薄膜2、Ga23薄膜4、As薄膜5の順に3層の薄膜が形成されている。これによって、GaAs基板1の表面に3層無機レジスト酸化膜10が形成されることになる。 Next, as shown in FIG. 2 (e), by depositing As the surface of the Ga 2 O 3 thin film 4 to form the As thin film 5. The As thin film 5 preferably has a thickness of 1 nm to 10 nm. In this state, three layers of thin films are formed on the surface of the GaAs substrate 1 in order of the As thin film 2, the Ga 2 O 3 thin film 4, and the As thin film 5 from the GaAs substrate 1 side. As a result, a three-layer inorganic resist oxide film 10 is formed on the surface of the GaAs substrate 1.

なお、上記に示すように、3層無機レジスト酸化膜の作製(堆積)は、固体原料を用いた分子線エピタキシャル(MBE)法を用いることが好ましい。MBE法を用いることで、以下のような利点がある。第1に、MBE法による薄膜の形成では、薄膜の無機材料を堆積させる方法であるスパッタ法等で問題となるような、薄膜と基板との界面での欠陥発生を誘発する基板表面の損傷が生じるおそれがない。第2に、MBE法は、有機金属気相成長(MOCVD)法や化学気相成長(CVD)法のようなガス種の化学分解を必要としないため、室温以下の低温環境下で、蒸気圧が高い金属Asを半導体基板表面に堆積させることが可能である。第3に、MBE法は、反射高速電子線回折装置(RHEED)を用いたその場観察により、分子層単位での精密な薄膜制御が可能になる。   As described above, the production (deposition) of the three-layer inorganic resist oxide film is preferably performed by a molecular beam epitaxial (MBE) method using a solid material. Using the MBE method has the following advantages. First, in the formation of a thin film by the MBE method, damage to the substrate surface that induces defects at the interface between the thin film and the substrate, which is a problem in the sputtering method that deposits the inorganic material of the thin film, is caused. There is no risk. Secondly, the MBE method does not require chemical decomposition of gas species like the metal organic chemical vapor deposition (MOCVD) method and the chemical vapor deposition (CVD) method, and therefore, under a low temperature environment below room temperature, the vapor pressure High metal As can be deposited on the surface of the semiconductor substrate. Third, the MBE method enables precise thin film control in molecular layer units by in-situ observation using a reflection high-energy electron diffraction apparatus (RHEED).

次に、3層無機レジスト酸化膜10をネガ型の無機レジスト層として用いてGaAs基板1の表面にマスクを形成し、そのマスクを利用して三次元微細構造を形成する工程について説明する。   Next, a process of forming a mask on the surface of the GaAs substrate 1 using the three-layer inorganic resist oxide film 10 as a negative inorganic resist layer and forming a three-dimensional microstructure using the mask will be described.

まず、図3(f)に示すように、3層無機レジスト酸化膜が形成されたGaAs基板1を用意する。次に、図3(g)に示すように、真空中で、電子ビーム径及び電流密度等が予め所定の値に設定された電子ビームを3層無機レジスト酸化膜10に照射する。照射された電子ビームは、3層無機レジスト酸化膜10の最上層にあるAs薄膜5を通過して、As薄膜5の下地のGa23薄膜4に作用する。この電子ビームの作用によってGa23薄膜4の一部から酸素分子が分離する。そして、Ga23薄膜4の下地であるAs薄膜2の一部が高効率に加熱昇華されながら、Ga23薄膜4から分離した酸素分子によってGaAs基板1表面が酸化され、化学的に安定なGa23が生成される。As薄膜2の一部が加熱昇華された部分にGa23が生成されることで、GaAs基板1の表面の一部と、Ga23薄膜4と、が密着するような形になる(改質マスク部17の形成)。この基板と密着しているGa23薄膜4の一部(改質マスク部17)が後述の工程でマスクとして機能する。改質マスク部17はGaAs基板1表面の一部と密着することで熱耐性が向上している。今回の説明のように、Ga23薄膜4を含む3層無機レジスト酸化膜10の場合、改質マスク部17は580℃以上の熱耐性を有する。 First, as shown in FIG. 3F, a GaAs substrate 1 on which a three-layer inorganic resist oxide film is formed is prepared. Next, as shown in FIG. 3G, the three-layer inorganic resist oxide film 10 is irradiated with an electron beam whose electron beam diameter, current density, and the like are set to predetermined values in a vacuum. The irradiated electron beam passes through the As thin film 5 on the uppermost layer of the three-layer inorganic resist oxide film 10 and acts on the Ga 2 O 3 thin film 4 underlying the As thin film 5. Oxygen molecules from part of the Ga 2 O 3 thin film 4 by the action of the electron beam is separated. The surface of the GaAs substrate 1 is oxidized chemically by oxygen molecules separated from the Ga 2 O 3 thin film 4 while a part of the As thin film 2 that is the base of the Ga 2 O 3 thin film 4 is heated and sublimated with high efficiency. Stable Ga 2 O 3 is produced. A part of the surface of the GaAs substrate 1 and the Ga 2 O 3 thin film 4 are brought into close contact with each other by forming Ga 2 O 3 in a part where the part of the As thin film 2 is heated and sublimated. (Formation of modified mask portion 17). A part of the Ga 2 O 3 thin film 4 (modified mask portion 17) that is in close contact with the substrate functions as a mask in a process described later. The modified mask portion 17 is in close contact with a part of the surface of the GaAs substrate 1 to improve heat resistance. As described herein, in the case of the three-layer inorganic resist oxide film 10 including the Ga 2 O 3 thin film 4, the modified mask portion 17 has a heat resistance of 580 ° C. or higher.

また、改質マスク部17は、電子ビームの描画パターンに応じた形状で形成されることになる。次に、電子ビームの照射について説明する。   The modified mask portion 17 is formed in a shape corresponding to the electron beam drawing pattern. Next, electron beam irradiation will be described.

電子ビームの描画ラインを複数交差させる周期的パターンを描画することで、後述の工程により、GaAs基板1表面の優先剥離(昇華)によって、結晶方位に正確に自己組織化された低指数面で構成される窪みが形成されることになる。なお、窪みの形状を均一なものにする観点から、前記描画ラインは長手方向の中途部で他の描画ラインに交差することが好ましい。   By drawing a periodic pattern that intersects multiple electron beam drawing lines, it is composed of low index planes that are self-organized accurately in crystal orientation by preferential separation (sublimation) of the surface of the GaAs substrate 1 by a process described later. Will be formed. In addition, it is preferable that the said drawing line cross | intersects other drawing lines in the middle part of a longitudinal direction from a viewpoint of making the shape of a hollow uniform.

なお、高精度のパターンを形成する観点から、電子ビームの照射にあたっては、加速電圧を0.5kV以上20kV以下の範囲とし、0.5から5kVの加速電圧を中核とすることが好ましい。また、面ドーズ量の範囲は50μC/cm2以上16mC/cm2以下であり、電子ビームの照射は単一ラインモードで行うことが好ましい。 From the viewpoint of forming a highly accurate pattern, it is preferable that the electron beam irradiation has an acceleration voltage in the range of 0.5 kV to 20 kV and an acceleration voltage of 0.5 to 5 kV as the core. The range of the surface dose is 50 μC / cm 2 or more and 16 mC / cm 2 or less, and the electron beam irradiation is preferably performed in a single line mode.

また、前記電子ビームは、GaAs基板1の結晶方位[100]、[010]、[011]、[01−1]、[110][−110]、[111]、[−1−1−1]の何れかに一致するラインにほぼ合わせて描画することが好ましい。これによって、後述の工程により形成される窪みの形状が、結晶方位[100]、[010]、[011]、[01−1]、[110][−110]のラインに完全に一致することになるからである。   Further, the electron beam is emitted from the crystal orientation [100], [010], [011], [01-1], [110] [−110], [111], [−1-1-1] of the GaAs substrate 1. It is preferable that the drawing is performed almost in line with a line that matches any of the above. As a result, the shape of the recess formed by the process described later must completely match the lines of crystal orientation [100], [010], [011], [01-1], [110] [−110]. Because it becomes.

更に、電子ビームの照射は、必要な電子ドーズ量を基板表面に一度に照射するのではなく、低い電子ドーズ量を複数回に分けて描画する多重走査を行うことが好ましい。これにより、GaAs基板1の表面の帯電効果が抑制され、描画の妨げや転写パターンの歪みの原因を除去して描画パターンの再現性を効果的に向上させることができる。また、改質マスク部17の端付近(電子ビームガウス分布のテール部分に相当)でのボケを最小限に抑えることができるので、改質マスク部17の端付近の熱耐性が向上する。   Furthermore, it is preferable that the electron beam is irradiated not by irradiating the substrate surface with a necessary electron dose at a time but by performing multiple scanning for drawing a low electron dose in a plurality of times. Thereby, the charging effect on the surface of the GaAs substrate 1 is suppressed, and the reproducibility of the drawing pattern can be effectively improved by removing the cause of the hindrance to the drawing and the distortion of the transfer pattern. In addition, since the blur near the end of the modified mask portion 17 (corresponding to the tail portion of the electron beam Gaussian distribution) can be minimized, the heat resistance near the end of the modified mask portion 17 is improved.

また、前記多重走査において、同じ場所に電子ビームを照射する際には、所定の時間が経過した後に照射するように設定する。GaAs基板1表面の帯電効果を確実に除去する観点から、電子ビームによって1mmを走査するために必要な時間の10倍以上の時間が経過した後に電子ビームを照射することが好ましい。   Further, in the multiple scanning, when the electron beam is irradiated to the same place, the irradiation is set so that a predetermined time has passed. From the viewpoint of reliably removing the charging effect on the surface of the GaAs substrate 1, it is preferable to irradiate the electron beam after 10 times or more of the time necessary for scanning 1 mm with the electron beam has elapsed.

次に、改質マスク部17以外のGa23薄膜4を脱離する工程について説明する。図3(h)に示す工程では、真空中にAs4を供給した環境下で、300℃以上650℃以下の所定温度で加熱し、As薄膜2、改質マスク部17以外のGa23薄膜4及び最上層のAs薄膜5をGaAs基板1から除去する。このとき、GaAs基板1を図4のグラフに示すように580℃以上で加熱すると、改質マスク部17以外のGa23薄膜4を良好に除去でき、好ましい。その結果、GaAs基板1表面に、後述の工程でマスクとして機能するGa23無機材料マスク6が形成される。前述したように、電子ビームによって周期的なパターンを描画することで、このGa23無機材料マスク6も周期的なものになる。 Next, a process of detaching the Ga 2 O 3 thin film 4 other than the modified mask portion 17 will be described. In the step shown in FIG. 3H, heating is performed at a predetermined temperature of 300 ° C. or more and 650 ° C. or less in an environment where As 4 is supplied in a vacuum, and Ga 2 O 3 other than the As thin film 2 and the modified mask portion 17 is used. The thin film 4 and the uppermost As thin film 5 are removed from the GaAs substrate 1. At this time, it is preferable to heat the GaAs substrate 1 at 580 ° C. or higher as shown in the graph of FIG. 4 because the Ga 2 O 3 thin film 4 other than the modified mask portion 17 can be removed satisfactorily. As a result, a Ga 2 O 3 inorganic material mask 6 that functions as a mask in a process described later is formed on the surface of the GaAs substrate 1. As described above, the Ga 2 O 3 inorganic material mask 6 becomes periodic by drawing a periodic pattern with an electron beam.

なお、この酸化膜(Ga23薄膜4)の脱離は、以下のような現象により説明できると考えられる。即ち、As薄膜2が加熱昇華されることで、GaAs基板1の表面からGa原子の分離が可能になる。これによって、改質マスク部17以外のGa23薄膜4と、GaAs基板1表面から分離した前記Ga原子と、が反応し、揮発性の高いGa2Oが生成される。この反応によってGa23薄膜4が脱離するのである。ただし、Ga23薄膜4が、As薄膜2とともにリフトオフすることでGaAs基板1から除去されると考えることもできる。 This desorption of the oxide film (Ga 2 O 3 thin film 4) can be explained by the following phenomenon. That is, as the As thin film 2 is heated and sublimated, Ga atoms can be separated from the surface of the GaAs substrate 1. As a result, the Ga 2 O 3 thin film 4 other than the modified mask portion 17 reacts with the Ga atoms separated from the surface of the GaAs substrate 1 to generate highly volatile Ga 2 O. By this reaction, the Ga 2 O 3 thin film 4 is detached. However, it can be considered that the Ga 2 O 3 thin film 4 is removed from the GaAs substrate 1 by being lifted off together with the As thin film 2.

次に、エッチング処理について説明する。図3(i)に示す工程では、真空中にAs(V族原料)を供給した環境下で、所定温度(図4の例では650℃)で、GaAs基板1に対する加熱を継続する。本実施形態においては、この所定温度が580℃以上650℃以下であることが好ましい。すると、Ga23無機材料マスク6に覆われていないGaAs基板1の露出部分からGa原子が優先的に剥離されて拡散し、昇華される。電子ビームの描画が周期的なパターンで行われている場合は、拡散したGa原子の一部が描画領域の端部に移動し、堆積する。この結果、GaAs基板1の前記露出部分に、自己組織化的に低指数面で構成される窪み18が周期的に形成された三次元微細構造が作製される。なお、エッチング速度は0.3ML/sec以下であることが好ましい。更に、GaAs基板1のエッチング深さを単一ラインの電子ビーム照射領域程度とすることが好ましい。 Next, the etching process will be described. In the step shown in FIG. 3I, heating of the GaAs substrate 1 is continued at a predetermined temperature (650 ° C. in the example of FIG. 4) in an environment in which As (V group raw material) is supplied in a vacuum. In the present embodiment, the predetermined temperature is preferably 580 ° C. or higher and 650 ° C. or lower. Then, Ga atoms are peeled off preferentially from the exposed portion of the GaAs substrate 1 that is not covered by the Ga 2 O 3 inorganic material mask 6 and diffused and sublimated. When the electron beam drawing is performed in a periodic pattern, a part of the diffused Ga atoms moves to the edge of the drawing region and accumulates. As a result, a three-dimensional microstructure is formed in which the recesses 18 formed of self-organized low index surfaces are periodically formed in the exposed portion of the GaAs substrate 1. Note that the etching rate is preferably 0.3 ML / sec or less. Furthermore, it is preferable that the etching depth of the GaAs substrate 1 be about the single-line electron beam irradiation region.

なお、この自己組織化による三次元構造体の形成において、改質マスク部の端(電子ビームガウス分布のテール部分)は、GaAs基板1に生じる昇華に伴い脱離するため、改質部の幅を電子ビーム径よりも小さくすることが可能になる。   In the formation of the three-dimensional structure by self-organization, the edge of the modified mask portion (tail portion of the electron beam Gaussian distribution) is detached due to sublimation occurring in the GaAs substrate 1, so that the width of the modified portion is increased. Can be made smaller than the electron beam diameter.

次に、分子線エピタキシー法(MBE法)によって窪み18にGaAsを選択成長させる工程について説明する。このMBE法は、GaAsの成長方向をGaAs基板1の面方位(001)に合わせて、以下の条件を満たすように行う。即ち、結晶成長温度を450℃以上600℃以下の所定温度(図4の例では580℃)とし、As4分子とGa原子とのフラックス比(FAs/FGa)は1以上100以下の範囲とする。そして、GaAs結晶成長速度を0.01ML/sec以上2ML/sec以下(分子層/秒:二次元薄膜に対する成長速度換算)として行う。 Next, a process of selectively growing GaAs in the recess 18 by molecular beam epitaxy (MBE) will be described. This MBE method is carried out so that the growth direction of GaAs matches the plane orientation (001) of the GaAs substrate 1 and satisfies the following conditions. That is, the crystal growth temperature of 450 ° C. or higher 600 ° C. below the predetermined temperature (580 ° C. in the example of FIG. 4), the flux ratio of As 4 molecular and Ga atoms (F As / F Ga) in the range of 1 to 100, inclusive And Then, the GaAs crystal growth rate is set to 0.01 ML / sec or more and 2 ML / sec or less (molecular layer / second: growth rate conversion for a two-dimensional thin film).

この結果、図3(j)に示すように、窪み18にGaAs成長結晶7が形成されることになる。こうして得られるGaAs成長層膜の厚みは、改質マスク部17と改質マスク部17との間に形成される開口部の大きさにほぼ反比例する。更に、このGaAs成長層膜は、電子ビームを描画する間隔(例えば、隣り合う平行ラインの間隔)程度であることが好ましい。   As a result, the GaAs growth crystal 7 is formed in the depression 18 as shown in FIG. The thickness of the GaAs growth layer film thus obtained is almost inversely proportional to the size of the opening formed between the modified mask portion 17 and the modified mask portion 17. Further, it is preferable that the GaAs growth layer film has an interval for drawing an electron beam (for example, an interval between adjacent parallel lines).

ここで、GaAs結晶成長速度は、試料薄膜や基板の表面状態をその場観察するための反射高速電子線回折装置(以下、RHEEDと称する)を用いて調整することが好ましい。GaAs結晶成長速度が決定されれば、GaAs結晶成長時間の調整により成長結晶の膜厚を制御することができる。   Here, the GaAs crystal growth rate is preferably adjusted using a reflection high-energy electron diffraction apparatus (hereinafter referred to as RHEED) for in situ observation of the surface state of the sample thin film or the substrate. If the GaAs crystal growth rate is determined, the film thickness of the grown crystal can be controlled by adjusting the GaAs crystal growth time.

以上により、GaAs基板1の表面にGaAs成長結晶7が形成され、ポジ型の三次元微細構造を作製することができる(図3(j))。   As described above, the GaAs growth crystal 7 is formed on the surface of the GaAs substrate 1, and a positive three-dimensional microstructure can be produced (FIG. 3 (j)).

なお、上記実施形態では、図2(e)の工程で、Ga23薄膜4の表面にAs薄膜5を更に形成しているが、この工程は省略することもできる。この場合、GaAs薄膜3から改質されたGa23薄膜4に直接的に電子ビームを照射することになる。なお、As薄膜5の蒸着工程を省略した場合でも、その他の工程については上記で説明したのと全く同様に行うことができる。 In the above embodiment, the As thin film 5 is further formed on the surface of the Ga 2 O 3 thin film 4 in the step of FIG. 2E, but this step may be omitted. In this case, the modified Ga 2 O 3 thin film 4 from the GaAs thin film 3 is directly irradiated with an electron beam. Even when the vapor deposition step of the As thin film 5 is omitted, the other steps can be performed in exactly the same manner as described above.

次に、図5及び図6を参照しながら、多層無機レジスト酸化膜を用いたレジストの高感度化についてGaAs基板(III−V族化合物基板)1を例にして説明する。   Next, with reference to FIG. 5 and FIG. 6, the sensitivity enhancement of the resist using the multilayer inorganic resist oxide film will be described using the GaAs substrate (III-V compound substrate) 1 as an example.

まず、図5を参照して、レジスト層として2層無機レジスト酸化膜20を用いた場合の基板内部での電子ビームの広がり方について説明する。図5は、電子ビームを照射したときのGaAs基板1内部での電子ビームの広がりの様子を模式的に示した説明図である。   First, with reference to FIG. 5, how the electron beam spreads inside the substrate when the two-layer inorganic resist oxide film 20 is used as the resist layer will be described. FIG. 5 is an explanatory view schematically showing how the electron beam spreads inside the GaAs substrate 1 when the electron beam is irradiated.

図5(a)には、2層無機レジスト酸化膜20が表面に形成されるGaAs基板1が示されている。この2層無機レジスト酸化膜20は、GaAs基板1上に形成されるAs薄膜2と、このAs薄膜2の上に形成されるGa23薄膜4と、により構成されている。図5(b)には、GaAs自然酸化膜51が表面に形成されるGaAs基板1が示されている。このGaAs自然酸化膜51の表面付近の組成は、2層無機レジスト酸化膜20と同様にGa23を主成分として構成されており、GaAs基板1との界面付近には、金属As52が不均一な状態で沈殿している。 FIG. 5A shows a GaAs substrate 1 on which a two-layer inorganic resist oxide film 20 is formed. The two-layer inorganic resist oxide film 20 is composed of an As thin film 2 formed on the GaAs substrate 1 and a Ga 2 O 3 thin film 4 formed on the As thin film 2. FIG. 5B shows a GaAs substrate 1 on which a GaAs natural oxide film 51 is formed. The composition of the vicinity of the surface of the GaAs native oxide film 51 is formed as a main component similarly Ga 2 O 3 has a two-layer inorganic resist oxide film 20, the vicinity of the interface between the GaAs substrate 1, a metal As52 is not Precipitates in a uniform state.

5kV以下の低い加速電圧を用いた電子ビームを2層無機レジスト酸化膜20の表面に照射した場合、電子ビーム内部散乱の広がりの中心50は、図5(a)に示すように、As薄膜2又はGaAs基板1表面近傍に位置する。一方、上記と同一の条件で電子ビームをGaAs自然酸化膜51の表面に照射した場合、電子ビーム内部散乱の広がりの中心50は、図5(b)に示すように、GaAs基板1内の表面よりも奥側(図面下側)に位置する。図5(a)と図5(b)を比較すると、2層無機レジスト酸化膜20の方が、電子ビーム内部散乱の広がりの中心50が、As薄膜2又はGaAs基板1表面側に位置することが判る。従って、同じ条件で電子ビームを照射した場合、2層無機レジスト酸化膜20を用いた方が、基板表面に形成されるレジスト層側に電子ビーム内部散乱の中心50が位置するので、当該レジスト層を高効率に改質することができる。   When the surface of the two-layer inorganic resist oxide film 20 is irradiated with an electron beam using a low acceleration voltage of 5 kV or less, the center 50 of the spread of the internal scattering of the electron beam is as shown in FIG. Alternatively, it is located near the surface of the GaAs substrate 1. On the other hand, when the surface of the GaAs natural oxide film 51 is irradiated with the electron beam under the same conditions as described above, the center 50 of the spread of the internal scattering of the electron beam is the surface in the GaAs substrate 1 as shown in FIG. It is located on the back side (lower side of the drawing). Comparing FIG. 5A and FIG. 5B, in the two-layer inorganic resist oxide film 20, the center 50 of the electron beam internal scattering spread is located on the As thin film 2 or GaAs substrate 1 surface side. I understand. Therefore, when the electron beam is irradiated under the same conditions, the electron beam internal scattering center 50 is located on the resist layer side formed on the substrate surface when the two-layer inorganic resist oxide film 20 is used. Can be modified with high efficiency.

次に、図6を参照しながら、GaAs基板1内部の電子ビームのエネルギー分布のシミュレーション結果について説明する。図6は、電子ビームを照射したときのGaAs基板1内の電子エネルギー分布のシミュレーション結果を示した説明図である。なお、以下に示すシミュレーションにおいて、電子ビームの加速電圧は1kV、電子ビーム径は500nmとし、電子の個数は10万個として計算した。   Next, the simulation result of the energy distribution of the electron beam inside the GaAs substrate 1 will be described with reference to FIG. FIG. 6 is an explanatory diagram showing a simulation result of electron energy distribution in the GaAs substrate 1 when irradiated with an electron beam. In the simulation shown below, the calculation was performed assuming that the acceleration voltage of the electron beam was 1 kV, the electron beam diameter was 500 nm, and the number of electrons was 100,000.

図6(a)の左側には、2層無機レジスト酸化膜20が表面に形成されるGaAs基板1の模式図が示されている。この2層無機レジスト酸化膜20は、GaAs基板1上に形成されるAs薄膜2の厚みが1.5nmに、このAs薄膜2の上に形成されるGa23薄膜4の厚みが1.5nmにそれぞれ設定されている。そして、図6(a)の右側には、前述した2層無機レジスト酸化膜20の表面に、前記照射条件で電子ビームを照射した場合におけるGaAs基板1内の電子ビームエネルギー分布のシミュレーション結果が示されている。 On the left side of FIG. 6A, a schematic diagram of the GaAs substrate 1 on which the two-layer inorganic resist oxide film 20 is formed is shown. In the two-layer inorganic resist oxide film 20, the thickness of the As thin film 2 formed on the GaAs substrate 1 is 1.5 nm, and the thickness of the Ga 2 O 3 thin film 4 formed on the As thin film 2 is 1. Each is set to 5 nm. 6A shows the simulation result of the electron beam energy distribution in the GaAs substrate 1 when the surface of the two-layer inorganic resist oxide film 20 is irradiated with the electron beam under the irradiation conditions. Has been.

図6(b)の左側に示すGaAs基板1の表面に形成されるGa23薄膜34は、厚みが3.0nmに設定されている。そして、図6(b)の右側には、GaAs基板1の表面上に形成されているGa23薄膜34に前記照射条件の電子ビームを照射した場合におけるGaAs基板1内の電子ビームエネルギー分布のシミュレーション結果が示されている。 The thickness of the Ga 2 O 3 thin film 34 formed on the surface of the GaAs substrate 1 shown on the left side of FIG. 6B is set to 3.0 nm. On the right side of FIG. 6B, the electron beam energy distribution in the GaAs substrate 1 when the Ga 2 O 3 thin film 34 formed on the surface of the GaAs substrate 1 is irradiated with the electron beam under the irradiation conditions. The simulation results are shown.

図6(a)及び図6(b)に示すシミュレーション結果を比較すると、2層無機レジスト酸化膜20を用いた場合の方が、GaAs基板1表面付近でのビームのエネルギー密度が高くなっていることが判る。これは、2層無機レジスト酸化膜20に電子ビームを照射した場合、GaAs基板1の表面に形成されるAs薄膜2で電子ビームのエネルギーが集中することを示している。   Comparing the simulation results shown in FIGS. 6A and 6B, the energy density of the beam near the surface of the GaAs substrate 1 is higher when the two-layer inorganic resist oxide film 20 is used. I understand that. This indicates that when the two-layer inorganic resist oxide film 20 is irradiated with an electron beam, the energy of the electron beam is concentrated on the As thin film 2 formed on the surface of the GaAs substrate 1.

このように、電子ビームのエネルギーがGaAs基板1内部ではなく、GaAs基板1の表面に形成されるAs薄膜2に集中するので、電子ビームのエネルギーを有効に活用して高効率に無機レジスト酸化膜を改質することができる。また、As薄膜2に電子ビームのエネルギーが集中するので、改質領域を狭めることができる。   Thus, since the energy of the electron beam is concentrated not on the GaAs substrate 1 but on the As thin film 2 formed on the surface of the GaAs substrate 1, the inorganic resist oxide film is efficiently utilized by effectively utilizing the electron beam energy. Can be modified. In addition, since the energy of the electron beam is concentrated on the As thin film 2, the modified region can be narrowed.

次に図7を参照して、3層無機レジスト酸化膜10を用いた場合のproximity効果の抑制について説明する。図7は、3層無機レジスト酸化膜10を用いた場合の電子ビーム照射によるproximity効果の抑制を示した説明図である。   Next, suppression of the proximity effect when the three-layer inorganic resist oxide film 10 is used will be described with reference to FIG. FIG. 7 is an explanatory diagram showing suppression of the proximity effect by electron beam irradiation when the three-layer inorganic resist oxide film 10 is used.

図7(a)には、3層無機レジスト酸化膜10の表面に電子ビームを照射したときの基板内での電子ビーム内部散乱の広がりの様子が示されている。図7(b)には、2層無機レジスト酸化膜20の表面に電子ビームを照射したときの基板内での電子ビーム内部散乱の広がりの様子が示されている。なお、図7(a)及び図7(b)に示す何れの場合においても、5kV以下の低い加速電圧を用いた電子ビームを用いている。   FIG. 7A shows the state of electron beam internal scattering spreading in the substrate when the surface of the three-layer inorganic resist oxide film 10 is irradiated with an electron beam. FIG. 7B shows the state of the internal scattering of the electron beam in the substrate when the surface of the two-layer inorganic resist oxide film 20 is irradiated with the electron beam. In both cases shown in FIGS. 7A and 7B, an electron beam using a low acceleration voltage of 5 kV or less is used.

図7(a)に示すように、3層無機レジスト酸化膜10を用いた場合は、最上層に形成されるAs薄膜5に電子ビームのエネルギーが集中するため、電子ビーム内部散乱の中心50が最上層のAs薄膜5内に位置している。また、As薄膜5で広がった電子ビーム内部散乱の広がりは、下地にあたるGa23薄膜4では小さくなっている。そして、GaAs基板1上に形成されるAs薄膜2では、As薄膜5内での広がりに比べると小さいものの、Ga23薄膜4内より電子ビーム内散乱の広がりが大きくなっている。このように、上下に挟まれるAs薄膜に比べて、Ga23薄膜4での電子ビームの内部散乱の広がりが小さくなっていることが判る。これは、Ga23薄膜4が電子ビームによって改質される領域が小さくなっていることを意味する。 As shown in FIG. 7A, when the three-layer inorganic resist oxide film 10 is used, the energy 50 of the electron beam is concentrated on the As thin film 5 formed on the uppermost layer. It is located in the uppermost As thin film 5. Further, the spread of the internal scattering of the electron beam spread by the As thin film 5 is small in the Ga 2 O 3 thin film 4 which is the base. In the As thin film 2 formed on the GaAs substrate 1, the spread of scattering in the electron beam is larger than that in the Ga 2 O 3 thin film 4, although it is smaller than the spread in the As thin film 5. Thus, it can be seen that the spread of internal scattering of the electron beam in the Ga 2 O 3 thin film 4 is smaller than that of the As thin film sandwiched between the upper and lower sides. This means that the region where the Ga 2 O 3 thin film 4 is modified by the electron beam is small.

また、電子ビームが照射される最上層にAs薄膜5で形成される金属層が存在しているので、改質領域は、電子ビーム径の半値幅より細くなる可能性がある。金属層が表面に存在するレジスト膜表面に低加速の電子ビームを直接描画した場合、改質領域幅が電子ビームのエネルギー分布の半値幅(電子ビーム径)より細くなることが非特許文献1で報告されているからである。本実施形態では、金属層としてNi等を使用していないので、基板と金属層界面において欠陥発生を誘発するスパッタ蒸着をする必要もない。加えて、非特許文献1に示される方法のように、改質に必要な閾値電子ドーズ量を非常に高い値(19mC/cm2程度)に設定する必要もない。このように、本発明を適用することで、電子ビームの改質領域の縮小を効率的に行うことが可能になっているのである。 In addition, since the metal layer formed of the As thin film 5 exists in the uppermost layer irradiated with the electron beam, the modified region may be thinner than the half-value width of the electron beam diameter. Non-Patent Document 1 shows that when a low-acceleration electron beam is directly drawn on the resist film surface on which the metal layer is present, the modified region width becomes narrower than the half-value width (electron beam diameter) of the energy distribution of the electron beam. This is because it has been reported. In this embodiment, since Ni or the like is not used as the metal layer, it is not necessary to perform sputter deposition that induces the generation of defects at the interface between the substrate and the metal layer. In addition, unlike the method disclosed in Non-Patent Document 1, it is not necessary to set the threshold electron dose required for reforming to a very high value (about 19 mC / cm 2 ). Thus, by applying the present invention, it is possible to efficiently reduce the electron beam modification region.

一方、図7(b)では、最上層にはAs薄膜が形成されていないため、電子ビーム内部散乱の広がりの中心は、基板上に形成されるAs薄膜2とGaAs基板1表面との界面近傍に位置している。Ga23薄膜4に直接照射された電子ビームは、Ga23薄膜4よりAs薄膜2内で大きく散乱している。 On the other hand, in FIG. 7B, since the As thin film is not formed in the uppermost layer, the center of the electron beam internal scattering spread is near the interface between the As thin film 2 formed on the substrate and the surface of the GaAs substrate 1. Is located. Ga 2 O 3 directly irradiated electron beam to the thin film 4 is made larger scattering in Ga 2 O 3 thin film 4 from inside As thin film 2.

図7(a)と図7(b)を比較した場合、2層無機レジスト酸化膜20よりも3層無機レジスト酸化膜10をGaAs基板1に形成した場合の方が、電子ビーム内部散乱の広がりの中心が最上面側に位置している。この電子ビーム内部散乱の中心50位置の違いは、図5及び図6を用いて既に説明したように、As薄膜内で電子ビームのエネルギーが集中することに起因している。より具体的には、最上層に形成されるAs薄膜5に電子エネルギーが集中するか、GaAs基板1の表面に形成されるAs薄膜2に電子エネルギーが集中するかによって、GaAs基板1に対する電子エネルギーの中心位置が変わってくるのである。   When comparing FIG. 7A and FIG. 7B, the electron beam internal scattering spreads more when the three-layer inorganic resist oxide film 10 is formed on the GaAs substrate 1 than the two-layer inorganic resist oxide film 20. The center of is located on the top side. The difference in the position of the center 50 of the internal scattering of the electron beam is due to the concentration of the electron beam energy in the As thin film as already described with reference to FIGS. More specifically, the electron energy for the GaAs substrate 1 depends on whether the electron energy is concentrated on the As thin film 5 formed on the uppermost layer or the As thin film 2 formed on the surface of the GaAs substrate 1. The center position of will change.

このように、3層無機レジスト酸化膜10を用いることで、GaAs自然酸化膜51(図5(b)参照)を無機レジストとして用いる場合よりも、Ga23薄膜4内でのproximity効果を抑制できる。従って、改質領域をより狭くすることができ、高密度の微細構造、例えば隣り合う単位構造同士の間隔がサブミクロン以下であるような微細構造も容易に作製することができる。 Thus, by using the three-layer inorganic resist oxide film 10, the proximity effect in the Ga 2 O 3 thin film 4 can be obtained more than when the GaAs natural oxide film 51 (see FIG. 5B) is used as the inorganic resist. Can be suppressed. Therefore, the modified region can be made narrower, and a high-density fine structure, for example, a fine structure in which the interval between adjacent unit structures is sub-micron or less can be easily produced.

以上に示したように、本実施形態の三次元微細構造は、以下のような工程を経て作製される。即ち、図2(a)から図2(c)に示す工程では、GaAs基板1の表面にAs薄膜2を形成し、そのAs薄膜2の表面にGaAs薄膜3を形成する。図2(d)から図2(e)に示す工程では、GaAs薄膜3を過熱水蒸気によってGa23薄膜4に改質し、このGa23薄膜4の表面にAs薄膜5を形成して3層無機レジスト酸化膜10を形成する。図3(f)から図3(g)に示す工程では、真空中で3層無機レジスト酸化膜10の表面に照射した電子ビームが、As薄膜5を通過してGa23薄膜4の一部分に作用することで、当該Ga23薄膜4から余剰な酸素分子を分離可能にする。そして、As薄膜2の一部が加熱昇華されながらGaAs基板1の表面の一部が酸化されてGa23が生成される。これによって、Ga23薄膜4とGaAs基板1の表面の一部が密着し、580℃以上の熱耐性を有する改質マスク部17が電子ビームの照射部分に応じた形状で形成される。図3(h)に示す工程では、真空中でGaAs基板1を昇温させることにより、GaAs基板1の表面に形成されているAs薄膜2が昇華され、改質マスク部17以外の部分のGa23薄膜4が脱離してGaAs基板1の表面が露出する。図3(i)に示す工程では、真空にAs4を供給した環境下でGaAs基板1を所定温度で加熱することで、GaAs基板1の露出部分からGaを優先的に剥離させるエッチング処理を行うことで三次元微細構造を作製する。 As described above, the three-dimensional microstructure of this embodiment is manufactured through the following steps. That is, in the steps shown in FIGS. 2A to 2C, the As thin film 2 is formed on the surface of the GaAs substrate 1 and the GaAs thin film 3 is formed on the surface of the As thin film 2. In the steps shown in FIGS. 2D to 2E, the GaAs thin film 3 is modified to a Ga 2 O 3 thin film 4 by superheated steam, and an As thin film 5 is formed on the surface of the Ga 2 O 3 thin film 4. A three-layer inorganic resist oxide film 10 is formed. In the steps shown in FIGS. 3F to 3G, the electron beam irradiated on the surface of the three-layer inorganic resist oxide film 10 in vacuum passes through the As thin film 5 and a part of the Ga 2 O 3 thin film 4. By acting on, the excess oxygen molecules can be separated from the Ga 2 O 3 thin film 4. Then, while a part of the As thin film 2 is heated and sublimated, a part of the surface of the GaAs substrate 1 is oxidized to generate Ga 2 O 3 . As a result, the Ga 2 O 3 thin film 4 and a part of the surface of the GaAs substrate 1 are in close contact with each other, and the modified mask portion 17 having a heat resistance of 580 ° C. or higher is formed in a shape corresponding to the irradiated portion of the electron beam. In the step shown in FIG. 3 (h), by raising the temperature of the GaAs substrate 1 in a vacuum, the As thin film 2 formed on the surface of the GaAs substrate 1 is sublimated, and a portion of the Ga other than the modified mask portion 17 is Ga. The 2 O 3 thin film 4 is detached and the surface of the GaAs substrate 1 is exposed. In the step shown in FIG. 3I, the GaAs substrate 1 is heated at a predetermined temperature in an environment where As 4 is supplied to a vacuum, thereby performing an etching process for preferentially peeling Ga from the exposed portion of the GaAs substrate 1. This creates a three-dimensional microstructure.

これにより、過熱水蒸気を用いることで、GaAs薄膜3を化学的に安定なGa23薄膜4に高効率に改質し、GaAs基板1の表面にその場で無機レジスト酸化膜を形成することができる。また、電子ビームのエネルギーがGa23薄膜4の表面に形成されるAs薄膜5に集中するので、電子ビームのエネルギーを有効に活用して高効率に無機レジスト酸化膜を改質することができるとともに、proximity効果を抑制することができる。従って、電子ビームによる無機レジスト酸化膜の改質領域を狭めることができ、ネガ型の無機レジスト酸化膜を用いた三次元微細加工をより精密に行うことができる。 Thus, by using superheated steam, the GaAs thin film 3 is highly efficiently modified to a chemically stable Ga 2 O 3 thin film 4 and an inorganic resist oxide film is formed on the surface of the GaAs substrate 1 in situ. Can do. Further, since the energy of the electron beam is concentrated on the As thin film 5 formed on the surface of the Ga 2 O 3 thin film 4, it is possible to modify the inorganic resist oxide film with high efficiency by effectively utilizing the energy of the electron beam. In addition, the proximity effect can be suppressed. Therefore, the modified region of the inorganic resist oxide film by the electron beam can be narrowed, and three-dimensional microfabrication using the negative inorganic resist oxide film can be performed more precisely.

また、本実施形態の三次元微細加工方法においては、以下の条件を満たしている。GaAs基板1の表面に形成されるAs薄膜2の厚みは1nm以上5nm以下である。図2(c)の工程で、As薄膜2の表面に形成されるGaAs薄膜3の厚みが1nm以上5nm以下である。Ga23薄膜4の表面に形成されるAs薄膜5の厚みが1nm以上10nm以下である。 Moreover, in the three-dimensional microfabrication method of this embodiment, the following conditions are satisfied. The thickness of the As thin film 2 formed on the surface of the GaAs substrate 1 is 1 nm or more and 5 nm or less. In the step of FIG. 2C, the thickness of the GaAs thin film 3 formed on the surface of the As thin film 2 is 1 nm or more and 5 nm or less. The thickness of the As thin film 5 formed on the surface of the Ga 2 O 3 thin film 4 is 1 nm or more and 10 nm or less.

これにより、進入深度が数nm程度の低加速電圧を用いた電子ビームを用いて無機レジスト酸化膜の改質を行うことができる。低加速電圧を用いた電子ビームは、GaAs基板1の表面付近で入射電子が集中するので、レジスト感度を効率的に向上させることができる。   As a result, the inorganic resist oxide film can be modified using an electron beam using a low acceleration voltage with a penetration depth of about several nanometers. In the electron beam using the low acceleration voltage, incident electrons concentrate near the surface of the GaAs substrate 1, so that the resist sensitivity can be improved efficiently.

また、本実施形態の三次元微細加工方法においては、固体成長原料を用いたMBE法を行うことで、エッチング処理を行うことで形成された窪み18に、GaAs成長結晶7を選択成長させる図3(j)に示す工程を更に含んでいる。   In the three-dimensional microfabrication method of this embodiment, the GaAs growth crystal 7 is selectively grown in the depression 18 formed by performing the etching process by performing the MBE method using the solid growth raw material. It further includes the step shown in (j).

これにより、高密度のパターンであっても、MBE法の成長条件を制御して表面原子拡散長を制御することにより、GaAs成長結晶7の選択成長を容易に行うことができる。また、結晶成長方向の結晶膜厚を一定に揃えることも容易である。更に、GaAs成長結晶7の成長結晶は、その根元部において壁の立ち上がりが良好であり、高精度の微細構造を形成することができる。   Thereby, even if it is a high-density pattern, the selective growth of the GaAs growth crystal 7 can be easily performed by controlling the growth conditions of the MBE method and controlling the surface atom diffusion length. It is also easy to make the crystal film thickness in the crystal growth direction uniform. Further, the growth crystal of the GaAs growth crystal 7 has a good wall rise at the base portion, and can form a highly accurate fine structure.

なお、上記実施形態では通常のポイントビームによって電子ビームを照射しているが、電子ビームの照射の形態を変更することもできる。次に、図8を参照して、ドーナツ形状のリング型アパーチャを用いた場合の電子ビームの照射について説明する。図8(a)には、2層無機レジスト酸化膜20が形成されたGaAs基板1に、電子ビームをドーナツ形状のリミッティングアパーチャに通すことで、当該電子ビーム径を収束させて照射した場合の電子ビームエネルギー分布及び改質領域が模式的に示されている。図8(b)には、2層無機レジスト酸化膜20が形成されたGaAs基板1に通常のポイントビームを用いて電子ビームを照射した場合の電子ビームエネルギー分布及び改質領域が模式的に示されている。   In the above embodiment, the electron beam is irradiated by a normal point beam, but the form of electron beam irradiation can be changed. Next, with reference to FIG. 8, irradiation of an electron beam when a donut-shaped ring aperture is used will be described. FIG. 8A shows a case where an electron beam is passed through a donut-shaped limiting aperture to GaAs substrate 1 on which a two-layer inorganic resist oxide film 20 is formed, thereby converging the electron beam diameter. The electron beam energy distribution and the modified region are schematically shown. FIG. 8B schematically shows the electron beam energy distribution and the modified region when the GaAs substrate 1 on which the two-layer inorganic resist oxide film 20 is formed is irradiated with an electron beam using a normal point beam. Has been.

図8(a)に示すように、ドーナツ形状のリング型アパーチャを用いた場合の電子ビームは、そのビーム径が絞られる。これにより、通常のポイントビームを用いる場合と比較して、改質領域幅をより小さくすることができる。従って、3層無機レジスト酸化膜10及び2層無機レジスト酸化膜20と組み合わせることで、より精密な三次元微細構造を作製することが可能になる。   As shown in FIG. 8A, the beam diameter of the electron beam when a donut-shaped ring aperture is used is reduced. Thereby, compared with the case where a normal point beam is used, the modification area | region width | variety can be made smaller. Therefore, by combining with the three-layer inorganic resist oxide film 10 and the two-layer inorganic resist oxide film 20, a more precise three-dimensional microstructure can be produced.

次に図9を参照して、GaAs基板1の昇華エッチングの際に生じるGa23無機材料マスク6幅の縮小について説明する。図9は、エッチングによるGa23無機材料マスク6幅の縮小を段階的に示した説明図である。 Referring now to FIG. 9 will be described Ga 2 O 3 reduction of inorganic material mask 6 the width occurring during sublimation etching of the GaAs substrate 1. FIG. 9 is an explanatory view showing stepwise reduction of the width of the Ga 2 O 3 inorganic material mask 6 by etching.

図9(a)に示すように、GaAs基板1の表面に形成された2層無機レジスト酸化膜20に所定条件の電子ビームを照射することで、当該2層無機レジスト酸化膜20が改質される。次に、GaAs基板1を真空中で加熱処理する。この加熱処理により、GaAs基板1が分解され、GaAs基板1の表面からGa原子が融解する。融解した前記Ga原子の殆どは、真空中に昇華エッチングされ、GaAs基板1の表面に結晶面で構成された三次元構造体が自己組織化される。しかしながら、融解した前記Ga原子の一部は、GaAs基板1の表面をマイグレーションするため、マイグレーションしたGa原子は、Ga23無機材料マスク6と反応する。この反応によって揮発性の高いGa2Oが生成され、Ga23無機材料マスク6の幅が縮小していくことになる。 As shown in FIG. 9A, the two-layer inorganic resist oxide film 20 is modified by irradiating the two-layer inorganic resist oxide film 20 formed on the surface of the GaAs substrate 1 with an electron beam under a predetermined condition. The Next, the GaAs substrate 1 is heat-treated in a vacuum. By this heat treatment, the GaAs substrate 1 is decomposed, and Ga atoms are melted from the surface of the GaAs substrate 1. Most of the molten Ga atoms are subjected to sublimation etching in a vacuum, and a three-dimensional structure composed of crystal planes on the surface of the GaAs substrate 1 is self-organized. However, some of the molten Ga atoms migrate on the surface of the GaAs substrate 1, so that the migrated Ga atoms react with the Ga 2 O 3 inorganic material mask 6. High Ga 2 O volatile by this reaction is generated, so that the width of the Ga 2 O 3 inorganic material mask 6 is gradually reduced.

以下、実施例によって本発明を更に具体的に説明する。なお、各実施例において、MBE法における結晶成長速度はRHEEDを用いて測定及び制御した。   Hereinafter, the present invention will be described more specifically with reference to examples. In each example, the crystal growth rate in the MBE method was measured and controlled using RHEED.

まず、図10を参照して、多層無機レジスト酸化膜を用いた場合の感光感度の向上について説明する。図10は、3層無機レジスト酸化膜10、2層無機レジスト酸化膜20及び自然酸化膜における電子ビーム加速電圧に対する感光感度の変化を示すグラフである。   First, with reference to FIG. 10, the improvement of the photosensitivity when a multilayer inorganic resist oxide film is used will be described. FIG. 10 is a graph showing changes in photosensitive sensitivity with respect to the electron beam acceleration voltage in the three-layer inorganic resist oxide film 10, the two-layer inorganic resist oxide film 20, and the natural oxide film.

図10に示すように、それぞれの無機レジスト酸化膜は加速電圧が低下するにつれて、感光感度の絶対値が低下(高感度化)している。一方、それぞれの無機レジスト酸化膜における感光感度の違いに着目すると、自然酸化膜より2層無機レジスト酸化膜20及び3層無機レジスト酸化膜10の方が、その感光感度が高くなっていることが判る。また、それぞれは加速電圧の変化に応じて感光感度が変化するものの、自然酸化膜、2層無機レジスト酸化膜20及び3層無機レジスト酸化膜10の間での感光感度の相対的な関係には殆ど変化がない。即ち、自然酸化膜、2層無機レジスト酸化膜20及び3層無機レジスト酸化膜10は、略一定の比率で加速電圧が増加するに伴って感光感度の絶対値が増加する挙動をそれぞれ示している。この結果は、加速電圧の増加に伴うそれぞれの無機レジスト酸化膜における感光感度の悪化が、表面酸化膜内で反応する電子の減少数にのみ依存していることを示し、それぞれの無機レジスト酸化膜における電子ビームによる酸化膜改質機構が同一であることを意味している。   As shown in FIG. 10, the absolute value of the photosensitivity of each inorganic resist oxide film decreases (higher sensitivity) as the acceleration voltage decreases. On the other hand, paying attention to the difference in the photosensitivity of each inorganic resist oxide film, the two-layer inorganic resist oxide film 20 and the three-layer inorganic resist oxide film 10 have higher photosensitivity than the natural oxide film. I understand. In addition, although the photosensitivity changes in accordance with the change in acceleration voltage, the relative relationship of the photosensitivity between the natural oxide film, the two-layer inorganic resist oxide film 20 and the three-layer inorganic resist oxide film 10 is There is almost no change. That is, the natural oxide film, the two-layer inorganic resist oxide film 20 and the three-layer inorganic resist oxide film 10 each exhibit a behavior in which the absolute value of the photosensitivity increases as the acceleration voltage increases at a substantially constant ratio. . This result shows that the deterioration of the photosensitivity in each inorganic resist oxide film with the increase in acceleration voltage depends only on the number of electrons that react in the surface oxide film. This means that the mechanism for modifying the oxide film by the electron beam is the same.

次に、図11及び図12を参照して、3層無機レジスト酸化膜10を用いた場合のGa23無機材料マスク6の幅と、2層無機レジスト酸化膜20を用いた場合のGa23無機材料マスク26の幅と、の違いについて説明する。図11(a)は、3層無機レジスト酸化膜10を用いた場合のGa23無機材料マスク6の様子を模式図で示し、図11(b)は、2層無機レジスト酸化膜20を用いた場合のGa23無機材料マスク26の様子を模式図で示している。図12(a)は、3層無機レジスト酸化膜10を用いた場合のGa23無機材料マスク6の様子を顕微鏡写真で示し、図12(b)は、2層無機レジスト酸化膜20を用いた場合のGa23無機材料マスク26の様子を顕微鏡写真で示している。 Next, referring to FIGS. 11 and 12, the width of the Ga 2 O 3 inorganic material mask 6 when the three-layer inorganic resist oxide film 10 is used and the Ga when the two-layer inorganic resist oxide film 20 is used. The difference between the width of the 2 O 3 inorganic material mask 26 will be described. FIG. 11A schematically shows the state of the Ga 2 O 3 inorganic material mask 6 when the three-layer inorganic resist oxide film 10 is used, and FIG. 11B shows the two-layer inorganic resist oxide film 20. A state of the Ga 2 O 3 inorganic material mask 26 when used is schematically shown. 12A shows a state of the Ga 2 O 3 inorganic material mask 6 in the case of using the three-layer inorganic resist oxide film 10 by a micrograph, and FIG. 12B shows the two-layer inorganic resist oxide film 20. The state of the Ga 2 O 3 inorganic material mask 26 when used is shown by a micrograph.

なお、3層無機レジスト酸化膜10を用いた場合及び2層無機レジスト酸化膜20を用いた場合の何れの場合も、電子ビームの描画条件として、加速電圧が1kV、面ドーズ量が500μC/cm2となるように設定されている。また、電子ビームの描画パターンは、GaAs基板1の[110]方向に一致する複数の平行ラインと、[−110]方向に一致する複数の平行ラインと、が垂直に交差するように設定されている。なお、複数の前記平行ラインは、そのライン間隔が2.4μmになるように描画された。ここで、本明細書においてライン間隔とは、電子ビームを単一ラインモードで照射し、次に照射するラインまで平行移動させる距離(電子ビームの幅方向中心線間の距離)をいう。 In both cases of using the three-layer inorganic resist oxide film 10 and the two-layer inorganic resist oxide film 20, the acceleration voltage is 1 kV and the surface dose is 500 μC / cm as the electron beam drawing conditions. It is set to be 2 . The electron beam drawing pattern is set so that a plurality of parallel lines matching the [110] direction of the GaAs substrate 1 and a plurality of parallel lines matching the [−110] direction intersect perpendicularly. Yes. The plurality of parallel lines were drawn so that the line spacing was 2.4 μm. Here, the line interval in this specification refers to a distance (distance between center lines in the width direction of the electron beam) that is irradiated with an electron beam in a single line mode and then translated to the next irradiated line.

以下、3層無機レジスト酸化膜10を用いた場合について説明する。即ち、自然酸化膜を脱離させたGaAs基板1の(001)面に、超高真空(分子線エピタキシャル成長)環境下でAs薄膜2を1.5nmの厚みで堆積した。また、そのAs薄膜2上にGaAsを1.5nm堆積させた。その後、過熱水蒸気酸化処理を行い、GaAs基板1表面にGa23薄膜4を形成した。この酸化処理は、200℃の加熱環境下で、300℃の過熱水蒸気を用いて5分間行われた。そして、Ga23薄膜4上に再びAs薄膜5を5nm堆積した。このようにして作製した3層無機レジスト酸化膜10に対して上記条件の電子ビームを照射することで、図11(a)の上側に示すようにGaAs基板1とGa23薄膜4を選択的に(描画パターンの形状に応じた形で)密着させた。 Hereinafter, a case where the three-layer inorganic resist oxide film 10 is used will be described. That is, the As thin film 2 was deposited to a thickness of 1.5 nm on the (001) plane of the GaAs substrate 1 from which the natural oxide film was removed in an ultrahigh vacuum (molecular beam epitaxial growth) environment. Further, GaAs was deposited on the As thin film 2 by 1.5 nm. Thereafter, superheated steam oxidation treatment was performed to form a Ga 2 O 3 thin film 4 on the surface of the GaAs substrate 1. This oxidation treatment was performed for 5 minutes using superheated steam at 300 ° C. in a heating environment at 200 ° C. Then, an As thin film 5 was again deposited on the Ga 2 O 3 thin film 4 by 5 nm. By irradiating the three-layer inorganic resist oxide film 10 thus produced with the electron beam under the above conditions, the GaAs substrate 1 and the Ga 2 O 3 thin film 4 are selected as shown in the upper side of FIG. In close contact (in a form corresponding to the shape of the drawing pattern).

次に、GaAs基板1を真空中で580℃以上に加熱し、電子ビームによって改質されていない部分のGa23薄膜4を剥離させた。その後、0.7ML/secのAs4分子供給下でGaAs基板を650℃で3時間加熱した。これによって、Ga23無機材料マスク6によってマスクされていないGaAs基板1の表面部分でのGaAs昇華が促され、図11(a)の下側に示すように、GaAs基板1表面に開口部が形成された三次元構造体が形成された。 Next, the GaAs substrate 1 was heated to 580 ° C. or higher in a vacuum, and the portion of the Ga 2 O 3 thin film 4 that was not modified by the electron beam was peeled off. Thereafter, the GaAs substrate was heated at 650 ° C. for 3 hours under the supply of 0.7 ML / sec As 4 molecules. This promotes GaAs sublimation at the surface portion of the GaAs substrate 1 that is not masked by the Ga 2 O 3 inorganic material mask 6, and as shown in the lower side of FIG. A three-dimensional structure was formed.

2層無機レジスト酸化膜20を用いる場合においても、同様の条件でGaAs基板1表面に三次元構造体を形成させた。なお、この場合の三次元構造体を形成する方法としては、Ga23薄膜4上にAs薄膜5を5nm堆積する工程が省略される以外は、上述した3層無機レジスト酸化膜10の場合と同様である。 Even when the two-layer inorganic resist oxide film 20 was used, a three-dimensional structure was formed on the surface of the GaAs substrate 1 under the same conditions. In this case, as a method of forming the three-dimensional structure, the above-described three-layer inorganic resist oxide film 10 is used except that the step of depositing an As thin film 5 on the Ga 2 O 3 thin film 4 is omitted. It is the same.

この結果、図12に示すように、3層無機レジスト酸化膜10及び2層無機レジスト酸化膜20の何れの場合にも、Ga23無機材料マスク6が表面に形成された三次元構造体が自己組織化されて、GaAs基板1上に縦横に整列する開口部が形成された。この三次元構造体は、(110)面と(111)A面とから構成されている。図12(a)と図12(b)とを比較すると、3層無機レジスト酸化膜10を用いた場合の方が、2層無機レジスト酸化膜20を用いた場合よりも、Ga23無機材料マスク幅が細くなっていることが判る。これは、Ga23薄膜4上に堆積させたAs薄膜5に電子ビームのエネルギーが集中することで、GaAs基板1と3層無機レジスト酸化膜10との界面における電子ビームの広がり(proximity効果)が効果的に抑制されたことを実証しているといえる。 As a result, as shown in FIG. 12, in any case of the three-layer inorganic resist oxide film 10 and the two-layer inorganic resist oxide film 20, the three-dimensional structure having the Ga 2 O 3 inorganic material mask 6 formed on the surface. Were self-assembled to form openings aligned vertically and horizontally on the GaAs substrate 1. This three-dimensional structure is composed of a (110) plane and a (111) A plane. Comparing FIG. 12A and FIG. 12B, the case where the three-layer inorganic resist oxide film 10 is used is more Ga 2 O 3 inorganic than the case where the two-layer inorganic resist oxide film 20 is used. It can be seen that the material mask width is narrowed. This is because the energy of the electron beam concentrates on the As thin film 5 deposited on the Ga 2 O 3 thin film 4, thereby spreading the electron beam at the interface between the GaAs substrate 1 and the three-layer inorganic resist oxide film 10 (proximity effect). ) Proved to be effectively suppressed.

次に、図13及び図14を参照して、GaAs基板1上にAlAs層11を形成して三次元構造体を作製する実施例について説明する。図13(a)は、GaAs基板1にAlAs層11を追加した場合に作製される三次元構造体の様子を模式図で示している。図13(b)は、AlAs層11を追加しなかった場合に作製される三次元構造体の様子を模式図で示している。図14(a)は、AlAs層11を追加して作製された三次元構造体の様子を顕微鏡写真で示し、図14(b)は、AlAs層11を追加せずに作製された三次元構造体の様子を顕微鏡写真で示している。   Next, with reference to FIGS. 13 and 14, an embodiment in which a three-dimensional structure is produced by forming an AlAs layer 11 on a GaAs substrate 1 will be described. FIG. 13A schematically shows a three-dimensional structure produced when an AlAs layer 11 is added to the GaAs substrate 1. FIG. 13B schematically shows the state of the three-dimensional structure produced when the AlAs layer 11 is not added. FIG. 14A shows a state of the three-dimensional structure produced by adding the AlAs layer 11 with a micrograph, and FIG. 14B shows the three-dimensional structure produced without adding the AlAs layer 11. The state of the body is shown by a photomicrograph.

まず、自然酸化膜を脱離させたGaAs基板1の(001)面に、厚みが10nmのAlAs層を堆積させた。このときの条件としては、成長温度580℃、Al供給速度0.5ML/sec、As4供給速度2.0ML/secとした。 First, an AlAs layer having a thickness of 10 nm was deposited on the (001) plane of the GaAs substrate 1 from which the natural oxide film was removed. The conditions at this time were a growth temperature of 580 ° C., an Al supply rate of 0.5 ML / sec, and an As 4 supply rate of 2.0 ML / sec.

そして、このAlAs層11の表面に、厚みが100nmのGaAs層15を更に堆積させた。このときの条件としては、成長温度580℃、Ga供給速度0.5ML/sec、As供給速度2.0ML/secとした。   Then, a GaAs layer 15 having a thickness of 100 nm was further deposited on the surface of the AlAs layer 11. The conditions at this time were a growth temperature of 580 ° C., a Ga supply rate of 0.5 ML / sec, and an As supply rate of 2.0 ML / sec.

次に、過熱水蒸気酸化処理を行ってGaAs層15の表面部分を酸化し、当該表面をGa23薄膜に改質した。本実施例では、200℃の加熱環境下で、300℃の過熱水蒸気を用いて5分間この酸化処理を行うことで、Ga23薄膜をGaAs層15上部に形成した。 Next, superheated steam oxidation treatment was performed to oxidize the surface portion of the GaAs layer 15, and the surface was modified to a Ga 2 O 3 thin film. In this example, a Ga 2 O 3 thin film was formed on the GaAs layer 15 by performing this oxidation treatment for 5 minutes using 300 ° C. superheated steam in a 200 ° C. heating environment.

次に、GaAs層15上部に形成されたGa23薄膜に電子ビームを照射することで、GaAs基板1表面に、580℃以上の熱耐性を有する改質マスク部を選択的に形成した。この電子ビームの照射は、加速電圧が5kV、面ドーズ量が8mC/cm2となるように設定して行った。また、電子ビームの描画パターンは、GaAs基板1の[110]方向に一致する複数の平行ラインと、[−110]方向に一致する複数の平行ラインと、が垂直に交差するように設定された。なお、複数の前記平行ラインは、そのライン間隔が2.4μmになるように描画された。 Next, a modified mask portion having a heat resistance of 580 ° C. or higher was selectively formed on the surface of the GaAs substrate 1 by irradiating the Ga 2 O 3 thin film formed on the GaAs layer 15 with an electron beam. This electron beam irradiation was performed by setting the acceleration voltage to 5 kV and the surface dose to 8 mC / cm 2 . Further, the drawing pattern of the electron beam was set such that a plurality of parallel lines matching the [110] direction of the GaAs substrate 1 and a plurality of parallel lines matching the [−110] direction intersect perpendicularly. . The plurality of parallel lines were drawn so that the line spacing was 2.4 μm.

次に、真空環境下でGaAs基板1を580℃以上に加熱し、電子ビームによって改質されていない部分(熱安定なGa23に改質されていない部分)のGa23を剥離させた。これによって、AlAs層11の上に形成されたGaAs層15の表面にGa23無機材料マスク16が形成されることになる。そして、GaAs基板1を650℃で5時間加熱することで、GaAs層15のGa23無機材料マスク16に覆われていない表面からGaAsの昇華を促した。この結果、図13(a)及び図14(a)に示すように、Ga23無機材料マスク16に覆われていない部分に開口部が形成された三次元構造体を得ることができた。 Then heated GaAs substrate 1 over 580 ° C. in a vacuum environment, peeling the Ga 2 O 3 of the portion not modified by electron beam (part which is not modified in thermostable Ga 2 O 3) I let you. As a result, a Ga 2 O 3 inorganic material mask 16 is formed on the surface of the GaAs layer 15 formed on the AlAs layer 11. Then, by heating the GaAs substrate 1 at 650 ° C. for 5 hours, GaAs sublimation was promoted from the surface of the GaAs layer 15 not covered with the Ga 2 O 3 inorganic material mask 16. As a result, as shown in FIGS. 13A and 14A, a three-dimensional structure having an opening formed in a portion not covered with the Ga 2 O 3 inorganic material mask 16 could be obtained. .

図13(a)に示すように、上記の方法で得られた三次元構造体は、GaAs基板1の(100)面に対して垂直方向に伸びる(1−10)面で形成されていた。また、エッチング深さは100nmであった。これは、AlAs層11に堆積したGaAs層15の厚みであり、AlAs層11に達すると、深さ方向のエッチングが停止するためである。   As shown in FIG. 13A, the three-dimensional structure obtained by the above method was formed with a (1-10) plane extending in a direction perpendicular to the (100) plane of the GaAs substrate 1. The etching depth was 100 nm. This is because the thickness of the GaAs layer 15 deposited on the AlAs layer 11 reaches the AlAs layer 11 and etching in the depth direction stops.

一方、図13(b)及び図14(b)に示すAlAs層11を追加しない場合においても同様の条件で三次元微細構造体を作製した。この結果、図13(b)及び図14(b)に示すように、(111)A面と(110)面とで構成された三次元構造体が自己組織化される結果となった。   On the other hand, even when the AlAs layer 11 shown in FIGS. 13B and 14B was not added, a three-dimensional microstructure was produced under the same conditions. As a result, as shown in FIGS. 13B and 14B, the three-dimensional structure composed of the (111) A plane and the (110) plane is self-organized.

以上に示すように、III−V族化合物層にAlAsを追加することで、GaAs基板1の(100)面に対して垂直方向に伸びる(1−10)面で構成された三次元構造体を得ることができた。   As described above, by adding AlAs to the III-V group compound layer, a three-dimensional structure composed of a (1-10) plane extending in a direction perpendicular to the (100) plane of the GaAs substrate 1 is obtained. I was able to get it.

次に、図15及び図16を参照して、In23を含んだ3層無機レジスト酸化膜30を用いて三次元構造を形成する実施例について説明する。図15は、In23を含む3層無機レジスト酸化膜30が表面に形成されるGaAs基板1の様子を模式的に示す説明図である。図16は、In23を含む3層無機レジスト酸化膜30を用いて作製された三次元構造体の様子を示す顕微鏡写真である。 Next, with reference to FIGS. 15 and 16, an embodiment in which a three-dimensional structure is formed using a three-layer inorganic resist oxide film 30 containing In 2 O 3 will be described. FIG. 15 is an explanatory view schematically showing the state of the GaAs substrate 1 on which the three-layer inorganic resist oxide film 30 containing In 2 O 3 is formed. FIG. 16 is a photomicrograph showing the three-dimensional structure produced using the three-layer inorganic resist oxide film 30 containing In 2 O 3 .

まず、自然酸化膜を脱離させたGaAs基板1の(001)面に、MBE法を用いて超高真空環境下で、As薄膜2を1.5nm堆積させ、このAs薄膜2の上にIn薄膜を1.5nm堆積させた。次に、200℃の環境下で、過熱水蒸気酸化処理を5分間行って前記In薄膜を酸化し、In23薄膜8に改質した。このようにして形成されたIn23薄膜8の上にAs薄膜5を更に堆積させた。 First, an As thin film 2 is deposited to a thickness of 1.5 nm on the (001) plane of the GaAs substrate 1 from which the natural oxide film has been removed using an MBE method in an ultrahigh vacuum environment. A thin film was deposited at 1.5 nm. Next, in an environment of 200 ° C., a superheated steam oxidation treatment was performed for 5 minutes to oxidize the In thin film, and the In 2 O 3 thin film 8 was modified. An As thin film 5 was further deposited on the In 2 O 3 thin film 8 thus formed.

上記のように形成された3層無機レジスト酸化膜30に電子ビームを照射することで、580℃以上の熱耐性を有する改質マスク部をIn23薄膜8の一部として形成した。この電子ビームの照射は、加速電圧が1kV、面ドーズ量が200μC/cm2となるように設定して行った。また、電子ビームの描画パターンは、GaAs基板1の[110]方向に一致する複数の平行ラインと、[−110]方向に一致する複数の平行ラインと、が交差するように設定した。なお、複数の前記平行ラインは、そのライン間隔が2.0μmになるように描画された。 The three-layer inorganic resist oxide film 30 formed as described above was irradiated with an electron beam to form a modified mask portion having a heat resistance of 580 ° C. or more as a part of the In 2 O 3 thin film 8. This electron beam irradiation was performed with an acceleration voltage of 1 kV and a surface dose of 200 μC / cm 2 . Further, the drawing pattern of the electron beam was set so that a plurality of parallel lines matching the [110] direction of the GaAs substrate 1 intersect a plurality of parallel lines matching the [−110] direction. The plurality of parallel lines were drawn so that the line spacing was 2.0 μm.

次に、GaAs基板1を真空中で580℃以上に加熱し、電子ビームによって改質されていない部分(熱安定なIn23に改質されていない部分)のIn23を剥離させた。これにより、GaAs基板1にIn23無機材料マスクが形成されることになる。次に、GaAs基板1を650℃で4時間加熱することで、GaAs基板1のIn23無機材料マスクに覆われていない表面からGaAsの昇華を促して、エッチング処理を行った。これによって、図16に示すように、基板上に開口部が形成される三次元構造体を得ることができた。このように、In23を3層無機レジスト酸化膜30に用いた場合においても、三次元微細構造を精度良く形成することができる。 Then, the GaAs substrate 1 is heated to above 580 ° C. in vacuo, stripped of In 2 O 3 of the portion not modified by electron beam (part which is not modified in heat-stable In 2 O 3) It was. As a result, an In 2 O 3 inorganic material mask is formed on the GaAs substrate 1. Next, the GaAs substrate 1 was heated at 650 ° C. for 4 hours to promote sublimation of GaAs from the surface of the GaAs substrate 1 not covered with the In 2 O 3 inorganic material mask, and an etching process was performed. As a result, as shown in FIG. 16, a three-dimensional structure having an opening formed on the substrate could be obtained. Thus, even when In 2 O 3 is used for the three-layer inorganic resist oxide film 30, a three-dimensional microstructure can be formed with high accuracy.

ところで、図5(b)を用いて既に説明したように、GaAs自然酸化膜はGa23を主成分として構成されており、当該自然酸化膜とGaAs基板1との界面の近傍には金属Asが沈殿している。また、図10を参照した説明で述べたように、無機レジスト酸化膜における電子ビームによる酸化膜改質機構は自然酸化膜を用いた場合と同一であるといえる。 By the way, as already described with reference to FIG. 5B, the GaAs natural oxide film is composed mainly of Ga 2 O 3 , and a metal is present in the vicinity of the interface between the natural oxide film and the GaAs substrate 1. As is precipitated. Further, as described in the description with reference to FIG. 10, it can be said that the oxide film modification mechanism by the electron beam in the inorganic resist oxide film is the same as that in the case of using the natural oxide film.

即ち、上記実施形態で説明してきた3層無機レジスト酸化膜10や2層無機レジスト酸化膜20の電子ビームによる酸化膜の改質は、自然酸化膜の電子ビームによる酸化膜の改質と、改質領域の違い等はあるものの、本質的には同様であるといえる。次に、無機レジスト酸化膜として自然酸化膜を利用した実施例を用いてエッチングや電子ビームの描画方法について説明する。なお、以下に示す実施例は、3層無機レジスト酸化膜10や2層無機レジスト酸化膜20を無機レジストとして用いた場合でも適用できるものである。   That is, the modification of the oxide film by the electron beam of the three-layer inorganic resist oxide film 10 or the two-layer inorganic resist oxide film 20 described in the above embodiment is the same as the modification of the oxide film by the electron beam of the natural oxide film. Although there are differences in quality areas, it is essentially the same. Next, an etching and electron beam drawing method will be described using an embodiment using a natural oxide film as an inorganic resist oxide film. In addition, the Example shown below is applicable even when the 3 layer inorganic resist oxide film 10 and the 2 layer inorganic resist oxide film 20 are used as an inorganic resist.

まず、図17を参照して、エッチング時間の経過に伴う改質領域の幅の縮小に関する実施例について説明する。図17は、エッチング時間の経過に伴うマスク幅の縮小の様子を模式的に示した説明図である。図18は、エッチング時間の経過に伴うマスク幅の縮小の様子を段階的に示した顕微鏡写真である。   First, with reference to FIG. 17, an embodiment relating to the reduction of the width of the modified region as the etching time elapses will be described. FIG. 17 is an explanatory view schematically showing how the mask width is reduced as the etching time elapses. FIG. 18 is a photomicrograph showing the state of the reduction of the mask width as the etching time elapses.

GaAs基板1の(001)面に形成されている自然酸化膜表面に電子ビームを描画することで、電子ビームの照射部分の自然酸化膜が、化学的に安定した酸化物Ga23(III族酸化物)に置換される。このGa23は、高い熱耐性(580℃以上)を有する無機材料マスクとして機能する。この電子ビームの照射は、加速電圧が5kV、面ドーズ量が8mC/cm2となるように設定して行った。また、電子ビームの描画パターンは、GaAs基板1の[110]方向に一致する複数の平行ラインと、[−110]方向に一致する複数の平行ラインと、が交差するように設定した。更に、電子ビーム径は500nmに設定されており、これによって、電子ビーム照射によって形成されるマスク幅は1μm以上になっている。 By drawing an electron beam on the surface of the natural oxide film formed on the (001) surface of the GaAs substrate 1, the natural oxide film irradiated with the electron beam becomes a chemically stable oxide Ga 2 O 3 (III Group oxide). This Ga 2 O 3 functions as an inorganic material mask having high heat resistance (580 ° C. or higher). This electron beam irradiation was performed by setting the acceleration voltage to 5 kV and the surface dose to 8 mC / cm 2 . Further, the drawing pattern of the electron beam was set so that a plurality of parallel lines matching the [110] direction of the GaAs substrate 1 intersect a plurality of parallel lines matching the [−110] direction. Further, the diameter of the electron beam is set to 500 nm, whereby the width of the mask formed by electron beam irradiation is 1 μm or more.

次に、真空環境下でGaAs基板1を580℃以上に加熱し、Ga23に置換された部分以外の自然酸化膜を熱脱離して除去した。その後、0.7ML/secのAs4分子供給下でGaAs基板を650℃に加熱することで、GaAs基板の酸化膜が剥離した部分のGaAs基板1表面のGaAs昇華を促し、自己組織化した三次元構造体を作製した。 Next, the GaAs substrate 1 was heated to 580 ° C. or higher in a vacuum environment, and the natural oxide film other than the portion replaced with Ga 2 O 3 was removed by thermal desorption. Thereafter, the GaAs substrate is heated to 650 ° C. under supply of As 4 molecules at 0.7 ML / sec, thereby promoting GaAs sublimation on the surface of the GaAs substrate 1 where the oxide film of the GaAs substrate is peeled off, and self-organized tertiary. An original structure was produced.

図17に示すように、この昇華エッチングによって、{001}面、{110}面、及び{111}A面から構成された三次元構造体が自己組織化される結果になった。また、エッチング初期に1μm以上あったマスク幅は、エッチング時間が長くなるにつれてそのマスク幅が縮小していった。より具体的には、図18に示すように、マスク幅は、3時間のエッチングでは600nmになり、5時間のエッチングでは400nmになり、10時間のエッチングでは、50nm程度に縮小加工される結果となった。   As shown in FIG. 17, this sublimation etching resulted in the self-organization of a three-dimensional structure composed of {001} plane, {110} plane, and {111} A plane. Further, the mask width, which was 1 μm or more in the initial stage of etching, was reduced as the etching time became longer. More specifically, as shown in FIG. 18, the mask width is 600 nm in 3 hours etching, 400 nm in 5 hours etching, and reduced to about 50 nm in 10 hours etching. became.

次に、図19及び図20を参照して、電子ビームの描画ラインを複数交差させる周期的パターンについて説明する。図19は、電子ビームの描画パターンを示した模式図である。図20は、電子ビームの描画パターンに応じた形状で形成される三次元構造体を示した顕微鏡写真である。   Next, a periodic pattern in which a plurality of electron beam drawing lines intersect will be described with reference to FIGS. 19 and 20. FIG. 19 is a schematic diagram showing an electron beam drawing pattern. FIG. 20 is a photomicrograph showing a three-dimensional structure formed in a shape corresponding to an electron beam drawing pattern.

図19(a)及び図19(b)は何れも、GaAs基板1の[110]方向に一致する複数の平行ラインと、[−110]方向に一致する複数の平行ラインと、が垂直に交差する描画パターンである。図19(a)の描画パターンは、複数の平行ラインの一側の端部(図面下側の端部)が、異なる方向に伸びる平行ラインに接した状態になっている。一方、図19(b)の描画パターンは、図19(a)のように、平行ラインの一側の端部が異なる方向に伸びる平行ラインをオーバーランするように交差している。   In both FIG. 19A and FIG. 19B, a plurality of parallel lines matching the [110] direction of the GaAs substrate 1 and a plurality of parallel lines matching the [−110] direction intersect perpendicularly. This is a drawing pattern. The drawing pattern in FIG. 19A is in a state in which one end portion (lower end portion in the drawing) of a plurality of parallel lines is in contact with parallel lines extending in different directions. On the other hand, as shown in FIG. 19A, the drawing pattern of FIG. 19B intersects so that the end of one side of the parallel line overruns parallel lines extending in different directions.

この19(a)又は19(b)に示される描画パターンに従って電子ビームの照射を行って、後述の工程により図20(a)又は図20(b)の顕微鏡写真に示される三次元構造体を得ることができた。図20に示すように、電子ビームが2方向の複数の平行ラインに沿って描写されることで、GaAs基板上には、開口部が周期的に形成されている。   The electron beam is irradiated according to the drawing pattern shown in 19 (a) or 19 (b), and the three-dimensional structure shown in the micrograph of FIG. 20 (a) or FIG. I was able to get it. As shown in FIG. 20, the electron beam is drawn along a plurality of parallel lines in two directions, so that openings are periodically formed on the GaAs substrate.

図20(a)と図20(b)とを比較すると、図20(a)に示される描画パターンは、平行ライン下側の端部近傍(点線で囲まれる範囲)に形成される開口部の形状が、中央部に形成される開口部の形状と異なったものとなり、開口部の形状が不均一となった。一方、図20(b)に示すように、オーバーランさせる描画パターンは、平行ライン下側の端部近傍の開口部と、中央部に配置される開口部と、に形状の違いがなく、全体を通じて均一な開口部が形成された。この結果は、描画パターンの終端をオーバーランするように電子ビームを描写することで、描画パターン全体(終端部分を含む)での表面拡散が均一化されたことを意味する。   Comparing FIG. 20A and FIG. 20B, the drawing pattern shown in FIG. 20A shows the opening formed in the vicinity of the lower end of the parallel line (the range surrounded by the dotted line). The shape was different from the shape of the opening formed in the central portion, and the shape of the opening became non-uniform. On the other hand, as shown in FIG. 20B, the drawing pattern to be overrun has no difference in shape between the opening near the end on the lower side of the parallel line and the opening arranged in the center, and the whole A uniform opening was formed through. This result means that the surface diffusion in the entire drawing pattern (including the end portion) is made uniform by drawing the electron beam so as to overrun the end of the drawing pattern.

なお、本実施例は以下の条件に基づいて行った。即ち、GaAs基板1の(001)面に形成されている自然酸化膜表面に電子ビームを照射することとし、この照射条件は、加速電圧が5kV、面ドーズ量が8mC/cm2となるように設定した。電子ビームを照射した後は、真空環境下でGaAs基板1を580℃以上に加熱し、Ga23に置換された部分以外の自然酸化膜を熱脱離により除去した。その後、0.7ML/secのAs4分子供給下でGaAs基板を650℃で3時間加熱することで、GaAs基板の酸化膜が剥離した部分の表面のGaAs昇華を促し、自己組織化した三次元構造体を形成させた。 This example was performed based on the following conditions. That is, the surface of the natural oxide film formed on the (001) surface of the GaAs substrate 1 is irradiated with an electron beam. Under this irradiation condition, the acceleration voltage is 5 kV and the surface dose is 8 mC / cm 2. Set. After irradiation with the electron beam, the GaAs substrate 1 was heated to 580 ° C. or higher in a vacuum environment, and the natural oxide film other than the portion replaced with Ga 2 O 3 was removed by thermal desorption. Then, by heating the GaAs substrate at 650 ° C. for 3 hours under the supply of 0.7 ML / sec As 4 molecules, it promotes GaAs sublimation on the surface where the oxide film of the GaAs substrate peeled off, and self-organized three-dimensional A structure was formed.

次に、図21及び図22を参照して、結晶方位に対して所定角度傾けた方向に電子ビームを照射した場合の三次元構造体について説明する。図21は、GaAs基板1の結晶方位に対して描画ラインを10度傾けて電子ビームを照射した場合の結晶の一部の様子を模式的に示した説明図である。図22(a)は、GaAs基板1の結晶方位に対して10度傾けて電子ビームを照射して作製された三次元構造体の様子を示した顕微鏡写真である。図22(b)は、GaAs基板の結晶方位に対して描画ラインを傾けることなく電子ビームを照射して作製された三次元構造体の様子を示した顕微鏡写真である。   Next, with reference to FIG. 21 and FIG. 22, a three-dimensional structure when the electron beam is irradiated in a direction inclined by a predetermined angle with respect to the crystal orientation will be described. FIG. 21 is an explanatory view schematically showing a part of the crystal when the drawing line is inclined by 10 degrees with respect to the crystal orientation of the GaAs substrate 1 and the electron beam is irradiated. FIG. 22A is a photomicrograph showing a three-dimensional structure produced by irradiating an electron beam with an inclination of 10 degrees with respect to the crystal orientation of the GaAs substrate 1. FIG. 22B is a photomicrograph showing a three-dimensional structure produced by irradiating an electron beam without tilting the drawing line with respect to the crystal orientation of the GaAs substrate.

なお、本実施例においても、GaAs基板1の(001)面に形成されている自然酸化膜表面に電子ビームを描画することとした。本実施例の電子ビームの照射は、加速電圧が5kV、面ドーズ量が8mC/cm2となるように設定して行った。 In this embodiment, an electron beam is drawn on the surface of the natural oxide film formed on the (001) plane of the GaAs substrate 1. The electron beam irradiation in this example was performed with the acceleration voltage set to 5 kV and the surface dose amount set to 8 mC / cm 2 .

まず、図21に示すように、電子ビームの描画ラインの方向を結晶方位の方向から所定角度傾けた場合について説明する。本実施例では、GaAs基板1の[010]方向に一致する複数の平行ラインと、[100]方向から10度傾けた方向に一致する複数の平行ラインと、が交差するように電子ビームの描画パターンを設定して、電子ビームの照射を行った。この描画パターンに従った電子ビームの照射を行った後、GaAsの昇華エッチングを行うことで得られたのが図22(a)に示す顕微鏡写真である。   First, as shown in FIG. 21, a case where the direction of the drawing line of the electron beam is inclined by a predetermined angle from the direction of the crystal orientation will be described. In this embodiment, the electron beam is drawn so that a plurality of parallel lines that coincide with the [010] direction of the GaAs substrate 1 and a plurality of parallel lines that coincide with a direction inclined by 10 degrees from the [100] direction intersect. A pattern was set and electron beam irradiation was performed. The micrograph shown in FIG. 22A is obtained by performing electron beam irradiation according to this drawing pattern and then performing GaAs sublimation etching.

図22(a)に示すように、GaAs基板上には、電子ビームの描画パターンに応じた三次元構造体が形成されており、複数の開口部が縦横に形成されている。図22(a)において[010]方向に着目すると、開口部は当該[010]方向に沿って直線状に整列するように配置されている。一方、[100]方向に着目すると、当該[100]方向で隣り合う開口部は、[010]方向に若干オフセットする位置関係になっている。なお、個々の開口部の輪郭は、[010]方向及び[100]方向のそれぞれに対して一致する部分を有している。   As shown in FIG. 22A, a three-dimensional structure corresponding to a drawing pattern of an electron beam is formed on a GaAs substrate, and a plurality of openings are formed vertically and horizontally. When focusing on the [010] direction in FIG. 22A, the openings are arranged so as to be linearly aligned along the [010] direction. On the other hand, focusing on the [100] direction, the openings adjacent in the [100] direction are in a positional relationship slightly offset in the [010] direction. In addition, the outline of each opening part has a part which corresponds with respect to each of [010] direction and [100] direction.

また、同様の条件で、電子ビームの描画方向をGaAs基板1の[010]方向に一致する複数の平行ラインと、[100]方向に一致する複数の平行ラインと、が直角に交差するように描画したものを示すものが図22(b)の顕微鏡写真である。図22(b)に示すように、結晶方位に沿うラインに従って電子ビームが描画されると、上記のような隣り合う開口部の間のオフセットが生じず、縦横に綺麗に整列することが判る。また、個々の開口部の輪郭は、[010]方向及び[100]方向の何れにも沿うように形成されている。   Further, under the same conditions, a plurality of parallel lines whose electron beam drawing direction matches the [010] direction of the GaAs substrate 1 and a plurality of parallel lines that match the [100] direction intersect at right angles. What is drawn is the photomicrograph of FIG. As shown in FIG. 22B, it can be seen that when the electron beam is drawn along the line along the crystal orientation, the offset between the adjacent openings as described above does not occur, and the lines are neatly arranged vertically and horizontally. Further, the contour of each opening is formed so as to follow both the [010] direction and the [100] direction.

図22(a)と図22(b)とを比較すると、個々の開口部(窪み)の向きは同じであり、[010]方向及び[100]方向の何れにも沿うように自己組織化されている点では共通している。このことから、結晶方位に沿うように平行ラインを描画することで、開口部の向きが結晶方位に沿うように自己組織化することが判る。これによって、電子ビームの走査精度の限界を超えて分子レベルで正確な三次元微細構造を作製することができる。なお、描画間隔を3μm以上として電子ビームを描画した場合には、[100]方向に沿うことなく、図22の状態と比較した場合には、開口部が傾くような状態となった。従って、結晶方位に沿って自己組織化させるという観点からは、ライン間隔は3μm未満であることが好ましい。   Comparing FIG. 22 (a) and FIG. 22 (b), the directions of the individual openings (dents) are the same, and they are self-organized along both the [010] direction and the [100] direction. In common. From this, it can be seen that by drawing parallel lines along the crystal orientation, the orientation of the opening is self-organized so as to follow the crystal orientation. As a result, it is possible to produce an accurate three-dimensional microstructure at the molecular level exceeding the limit of scanning accuracy of the electron beam. When the electron beam was drawn with a drawing interval of 3 μm or more, the opening was tilted when compared with the state of FIG. 22 without being along the [100] direction. Therefore, from the viewpoint of self-organization along the crystal orientation, the line spacing is preferably less than 3 μm.

次に、図23を参照して、電子ビームを多重走査して作製された三次元構造体の実施例について説明する。図23は、電子ビームを多重走査して作製した三次元構造体の様子を示す顕微鏡写真である。   Next, with reference to FIG. 23, an example of a three-dimensional structure manufactured by multiple scanning of electron beams will be described. FIG. 23 is a photomicrograph showing a three-dimensional structure produced by multiple scanning of electron beams.

本実施例においても、GaAs基板1の(001)面に形成されている自然酸化膜表面に電子ビームを描画することとし、その描画条件としては、加速電圧が5kV、1回の走査の面ドーズ量が0.04μC/cm2となるように設定した。そして、電子ビームを3秒間隔で[−110]方向に200回の多重走査を行った。なお、200回走査を繰り返すことで、基板に照射された電子ドーズ量の合計は8mC/cm2となった。 Also in this embodiment, an electron beam is drawn on the surface of the natural oxide film formed on the (001) surface of the GaAs substrate 1, and the drawing condition is that the acceleration voltage is 5 kV and the surface dose of one scan. The amount was set to 0.04 μC / cm 2 . The electron beam was subjected to 200 multiple scans in the [−110] direction at intervals of 3 seconds. In addition, by repeating the scanning 200 times, the total amount of electron dose irradiated to the substrate was 8 mC / cm 2 .

次に、真空環境下でGaAs基板1を580℃以上に加熱し、Ga23に置換された部分以外の自然酸化膜を熱脱離して除去した。その後、0.7ML/secのAs4分子供給下でGaAs基板を650℃で5時間加熱することで、GaAs基板の酸化膜が剥離した部分の表面のGaAs昇華を促し、自己組織化した三次元構造体を形成させた。こうして得られた三次元構造を示すのが図23(a)の顕微鏡写真である。 Next, the GaAs substrate 1 was heated to 580 ° C. or higher in a vacuum environment, and the natural oxide film other than the portion replaced with Ga 2 O 3 was removed by thermal desorption. Then, by heating the GaAs substrate at 650 ° C. for 5 hours under the supply of 0.7 ML / sec As 4 molecules, it promotes GaAs sublimation on the surface where the oxide film of the GaAs substrate peeled off, and self-organized three-dimensional A structure was formed. The three-dimensional structure thus obtained is shown in the micrograph of FIG.

なお、比較のために、電子ビームの面ドーズ量を8mC/cm2に設定して電子ビームの照射を1回行ったものについても、三次元構造体を作製した。この比較例としての三次元構造体を図23(b)の顕微鏡写真に示す。 For comparison, a three-dimensional structure was also produced for a sample that was irradiated with an electron beam once with the surface dose of the electron beam set to 8 mC / cm 2 . A three-dimensional structure as a comparative example is shown in the micrograph of FIG.

図23(a)と図23(b)とを比較すると、図23(b)に示すような1回走査によって得られた無機材料のマスク幅よりも、多重走査によって得られた無機材料のマスク幅の方が太くなっていることが判る。この結果は、多重走査によって、マスク部の端付近(電子ビームガウス分布のテール部分に相当)の熱耐性が向上したことを示している。   Comparing FIG. 23 (a) and FIG. 23 (b), the mask of the inorganic material obtained by multiple scanning is larger than the mask width of the inorganic material obtained by single scanning as shown in FIG. 23 (b). It can be seen that the width is thicker. This result shows that the thermal resistance near the edge of the mask portion (corresponding to the tail portion of the electron beam Gaussian distribution) is improved by the multiple scanning.

次に、図24を参照して、電子ビームを照射する際に前記多重走査を行うことで、MBE成長による選択成長において個々の三次元構造体の分離特性が向上した実施例を示す。図24は、電子ビームを多重走査して作製された三次元微細構造にMBE法によってGaAs成長結晶を選択成長させたGaAs基板表面の様子を示す顕微鏡写真である。   Next, referring to FIG. 24, an embodiment in which the separation characteristics of individual three-dimensional structures are improved in selective growth by MBE growth by performing the multiple scanning when irradiating an electron beam will be described. FIG. 24 is a photomicrograph showing the state of the surface of a GaAs substrate on which a GaAs growth crystal is selectively grown by the MBE method on a three-dimensional microstructure produced by multiple scanning of electron beams.

本実施例においても、GaAs基板1の(001)面に形成されている自然酸化膜表面に電子ビームを描画して改質マスク部を作製した。電子ビームの照射は、加速電圧が5kV、面ドーズ量が0.04μC/cm2となるように設定して行った。また、電子ビームの描画パターンは、GaAs基板1の[110]方向に一致する複数の平行ラインと、[−110]方向に一致する複数の平行ラインと、が垂直に交差するように設定した。複数の前記平行ラインは、そのライン間隔が2.0μmになるように描画された。そして、本実施例では、[−110]方向に200回の多重走査を行った(全電子ドーズ量は8mC/cm2であった)。 Also in this example, an electron beam was drawn on the surface of the natural oxide film formed on the (001) plane of the GaAs substrate 1 to produce a modified mask portion. The electron beam irradiation was performed by setting the acceleration voltage to 5 kV and the surface dose to 0.04 μC / cm 2 . Further, the drawing pattern of the electron beam was set so that a plurality of parallel lines matching the [110] direction of the GaAs substrate 1 and a plurality of parallel lines matching the [−110] direction intersect perpendicularly. The plurality of parallel lines were drawn so that the line spacing was 2.0 μm. In this example, multiple scans were performed 200 times in the [−110] direction (the total electron dose was 8 mC / cm 2 ).

次に、真空環境下でGaAs基板1を610℃で20分間加熱保持した。これによって、Ga23に置換された部分以外の自然酸化膜が熱脱離して除去され、GaAs基板1表面に無機材料マスクが形成されることになる。その後、無機材料マスクが形成されたGaAs基板に対して、固体原料のGa原子とAs4分子を用いたMBE法を行った。このMBE法の条件としては、成長温度を580℃、Ga供給速度を0.5ML/sec、As供給速度を2.0ML/secとし、当該条件下でGaAsを35分間堆積させた。このようにして得られた三次元構造体を示すのが図24(a)の顕微鏡写真である。 Next, the GaAs substrate 1 was heated and held at 610 ° C. for 20 minutes in a vacuum environment. As a result, the natural oxide film other than the portion replaced with Ga 2 O 3 is thermally desorbed and removed, and an inorganic material mask is formed on the surface of the GaAs substrate 1. Thereafter, an MBE method using Ga atoms and As 4 molecules as solid raw materials was performed on the GaAs substrate on which the inorganic material mask was formed. As conditions for this MBE method, the growth temperature was 580 ° C., the Ga supply rate was 0.5 ML / sec, the As supply rate was 2.0 ML / sec, and GaAs was deposited for 35 minutes under these conditions. The micrograph of FIG. 24A shows the three-dimensional structure thus obtained.

また、比較のために、電子ビームの電子ドーズ量を8mC/cm2に設定して電子ビーム走査を1回だけ行う以外は上記多重走査を行った場合と同様の条件で、GaAsを結晶成長させ、三次元構造体を作製した。この比較例の三次元構造体を図24(b)の顕微鏡写真に示す。 For comparison, GaAs is crystal-grown under the same conditions as in the case of the multiple scanning except that the electron dose of the electron beam is set to 8 mC / cm 2 and the electron beam scanning is performed only once. A three-dimensional structure was produced. The three-dimensional structure of this comparative example is shown in the micrograph of FIG.

図24(a)と図24(b)とを比較すると、多重走査を行った場合は図24(a)に示すように、マスク間に形成されるGaAsの結晶は、マスクを挟んで隣り合う成長結晶と一体化することなく、それぞれが独立した状態で分離している。一方、図24(b)に示す1回走査の場合、隣り合うGaAsの結晶が互いに接続してしまい、混然一体となってしまっている。この結果から、多重走査を行うことで、MBE成長による選択成長において、個々の三次元構造体の分離特性が向上することが判る。これは、多重走査によって帯電の影響が小さくなっているからである。   Comparing FIG. 24A and FIG. 24B, when multiple scanning is performed, as shown in FIG. 24A, GaAs crystals formed between the masks are adjacent to each other with the mask interposed therebetween. Each is separated in an independent state without being integrated with the grown crystal. On the other hand, in the case of the one-time scanning shown in FIG. 24B, adjacent GaAs crystals are connected to each other and are mixed together. From this result, it can be seen that, by performing multiple scanning, the separation characteristics of individual three-dimensional structures are improved in selective growth by MBE growth. This is because the influence of charging is reduced by multiple scanning.

次に、図25及び図26を参照して、エピタキシー選択成長が結晶方位に正確に配列する実施例について説明する。図25は、ネガ型の三次元構造体にポジ型微細加工によってInAs結晶40を成長させる様子を模式的に示した説明図である。図26は、ネガ型の三次元構造体にポジ型微細加工によってInAs結晶を成長させた三次元構造体の様子を示す顕微鏡写真である。   Next, with reference to FIGS. 25 and 26, an embodiment in which the epitaxy selective growth is accurately arranged in the crystal orientation will be described. FIG. 25 is an explanatory view schematically showing a state in which an InAs crystal 40 is grown on a negative three-dimensional structure by positive microfabrication. FIG. 26 is a photomicrograph showing the state of a three-dimensional structure in which an InAs crystal is grown on a negative three-dimensional structure by positive microfabrication.

本実施例においても、GaAs基板1の(001)面に形成されている自然酸化膜表面に電子ビームを描画することとし、その照射条件としては、加速電圧が5kV、面ドーズ量が8.0μC/cm2となるように設定されている。また、電子ビームの描画パターンは、GaAs基板1の[110]方向に一致する複数の平行ラインと、[−110]方向に一致する複数の平行ラインと、が交差するように設定した。なお、複数の前記平行ラインは、そのライン間隔が1.8μmになるように設定された。 Also in this embodiment, an electron beam is drawn on the surface of the natural oxide film formed on the (001) surface of the GaAs substrate 1, and the irradiation conditions include an acceleration voltage of 5 kV and a surface dose of 8.0 μC. / Cm 2 is set. Further, the drawing pattern of the electron beam was set so that a plurality of parallel lines matching the [110] direction of the GaAs substrate 1 intersect a plurality of parallel lines matching the [−110] direction. The plurality of parallel lines were set so that the line interval was 1.8 μm.

次に、真空環境下でGaAs基板1を580℃以上に加熱し、Ga23に置換された部分以外の自然酸化膜を熱脱離により除去した。この結果、Ga23無機材料マスク36がGaAs基板1上に形成されることになる。図25(a)に示すように、0.7ML/secのAs4分子供給下でGaAs基板を650℃で5時間加熱することで、GaAs基板1の酸化膜が剥離した部分の表面のGaAsが昇華するように促し、自己組織化した三次元構造体を作製した。このようにして得られた三次元構造体が、図26(a)の左側に顕微鏡写真として示されている。 Next, the GaAs substrate 1 was heated to 580 ° C. or higher in a vacuum environment, and the natural oxide film other than the portion replaced with Ga 2 O 3 was removed by thermal desorption. As a result, the Ga 2 O 3 inorganic material mask 36 is formed on the GaAs substrate 1. As shown in FIG. 25A, by heating the GaAs substrate at 650 ° C. for 5 hours under the supply of 0.7 ML / sec As 4 molecules, the GaAs on the surface of the GaAs substrate 1 where the oxide film is peeled is removed. A self-organized three-dimensional structure was produced by encouraging sublimation. The three-dimensional structure thus obtained is shown as a micrograph on the left side of FIG.

また、平行ラインの間隔が1.8μmから3.0μmに変更された以外は同様の条件で行って得られた三次元構造体が、図26(a)の右側に示されている。このようにネガ型微細加工が行われることによって、(110)面と(111)A面とで構成された三次元構造体が得られることになる。   In addition, a three-dimensional structure obtained under the same conditions except that the interval between the parallel lines is changed from 1.8 μm to 3.0 μm is shown on the right side of FIG. By performing negative microfabrication in this way, a three-dimensional structure composed of the (110) plane and the (111) A plane is obtained.

更に、このように形成された三次元構造体に対して、図26(b)に示すように、InAs結晶40をMBE法によって成長させた。このときの結晶成長温度は580℃とし、As4分子とGa原子とのフラックス比(FAs/FGa)を7とし、InAs結晶成長速度を0.3ML/sec(分子層/秒;二次元薄膜に対する成長速度換算)とし、結晶成長時間を20分とした。この結果、ポジ型微細加工が行われ、図26(b)に示すような表面構造を有する基板が得られた。 Furthermore, as shown in FIG. 26B, an InAs crystal 40 was grown on the three-dimensional structure formed in this way by the MBE method. The crystal growth temperature at this time is 580 ° C., the flux ratio (F As / F Ga ) between As 4 molecules and Ga atoms is 7, and the InAs crystal growth rate is 0.3 ML / sec (molecular layer / second; two-dimensional The crystal growth time was 20 minutes. As a result, positive microfabrication was performed, and a substrate having a surface structure as shown in FIG. 26B was obtained.

以上に本発明の実施形態及び実施例を説明したが、上記の構成は更に以下のように変更することができる。   Although the embodiments and examples of the present invention have been described above, the above configuration can be further modified as follows.

上記実施形態及び実施例では、無機レジスト酸化膜としてGa23薄膜4及びIn23薄膜8を用いたが、この構成に限定されるものではない。例えば、Al23薄膜や、Al23とGa23とが混合した酸化膜を、3層無機レジスト酸化膜10や2層無機レジスト酸化膜20に用いることが可能である。この場合、GaAs基板1の表面にAs薄膜2を形成し、このAs薄膜2の上にAl23とGa23とが混合した混合酸化膜を形成し、この混合酸化膜の更に上にAs薄膜5を形成して3層無機レジスト酸化膜を形成する方法等が考えられる。 In the above-described embodiment and examples, the Ga 2 O 3 thin film 4 and the In 2 O 3 thin film 8 are used as the inorganic resist oxide film, but the present invention is not limited to this configuration. , For example, Al 2 O 3 thin film or the Al 2 O 3 and Ga 2 O 3 are mixed and oxide film, it is possible to use a three-layered inorganic resist oxide film 10 and the two-layer inorganic resist oxide film 20. In this case, an As thin film 2 is formed on the surface of the GaAs substrate 1, a mixed oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed is formed on the As thin film 2, and further above the mixed oxide film. For example, a method of forming an As thin film 5 to form a three-layer inorganic resist oxide film can be considered.

以下、Al23とGa23とが混合した酸化膜を無機レジスト酸化膜に使用した実施例を説明する。なお、以下の実施例では、As薄膜2等のV族膜を形成せずに、Al23とGa23とが混合した混合酸化膜のみを無機レジスト酸化膜として三次元構造体を作製している。図27(a)は、Al23とGa23とが混合した酸化膜を含んだ2層無機レジスト酸化膜を用いて電子ビームを描画した後、610℃で20分間加熱した状態のGaAs基板1表面の様子を示すAFM像である。図27(b)は、GaAs基板1表面に選択成長させたGaAs成長結晶の様子を示す断面SEM像である。 Hereinafter, an embodiment in which an oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed is used as an inorganic resist oxide film will be described. In the following embodiments, a three-dimensional structure is formed by using only a mixed oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed as an inorganic resist oxide film without forming a group V film such as the As thin film 2. I am making it. FIG. 27A shows an electron beam drawn using a two-layer inorganic resist oxide film containing an oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed, and then heated at 610 ° C. for 20 minutes. It is an AFM image which shows the mode of the GaAs substrate 1 surface. FIG. 27B is a cross-sectional SEM image showing a state of a GaAs growth crystal selectively grown on the surface of the GaAs substrate 1.

本実施例では、まず、自然酸化膜を脱離させたGaAs基板1の(001)面に、厚みが1nmのAlGaAs薄膜を堆積させた。このときの条件は、基板温度が580℃、Al供給速度が0.1ML/sec、Ga供給速度が0.4ML/sec、As供給速度が2.0ML/secであり、当該条件でAlGaAsを7秒間堆積させた。その後、200℃の加熱環境下で、300℃の過熱水蒸気を用いて過熱水蒸気酸化処理を1分間行うことで、Al23とGa23が混合した混合酸化膜をGaAs基板表面に形成した。 In this example, first, an AlGaAs thin film having a thickness of 1 nm was deposited on the (001) plane of the GaAs substrate 1 from which the natural oxide film was removed. The conditions at this time are a substrate temperature of 580 ° C., an Al supply rate of 0.1 ML / sec, a Ga supply rate of 0.4 ML / sec, and an As supply rate of 2.0 ML / sec. For 2 seconds. Then, a mixed oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed is formed on the surface of the GaAs substrate by performing superheated steam oxidation for one minute using 300 ° C superheated steam in a 200 ° C heating environment. did.

次に、上記のようにして形成されたAl23とGa23との混合酸化膜に電子ビームを照射することで、580℃以上の熱耐性を有する改質マスク部を選択的に形成した。この電子ビームの照射は、加速電圧が5kV、面ドーズ量が5mC/cm2となるように設定して行った。また、電子ビームは、GaAs基板1の[110]方向に一致する複数の平行ラインを、ライン間隔が1.6μmの間隔になるように描画した。 Next, by irradiating the mixed oxide film of Al 2 O 3 and Ga 2 O 3 formed as described above with an electron beam, a modified mask portion having a heat resistance of 580 ° C. or higher is selectively used. Formed. This electron beam irradiation was performed by setting the acceleration voltage to 5 kV and the surface dose to 5 mC / cm 2 . Further, the electron beam was drawn with a plurality of parallel lines coinciding with the [110] direction of the GaAs substrate 1 so that the line interval was 1.6 μm.

次に、真空環境下で、GaAs基板1を610℃で20分間加熱保持することで、電子ビームによって改質されていない部分を剥離させた。この結果、図27(a)に示すように、GaAs基板1上に無機材料マスク領域が形成されることになる。このマスク領域が形成されたGaAs基板1に対して、固体原料のGa原子とAs4分子を用いたMBE成長を行った。このときの条件としては、成長温度を580℃、Ga供給速度を0.5ML/sec、As供給速度を2.0ML/secとし、この条件下でGaAsを35分間堆積させた。これにより、酸化膜が剥離した部分の表面に選択的にGaAsを結晶成長させた。 Next, in a vacuum environment, the GaAs substrate 1 was heated and held at 610 ° C. for 20 minutes to peel off the portion that was not modified by the electron beam. As a result, an inorganic material mask region is formed on the GaAs substrate 1 as shown in FIG. MBE growth using Ga atoms and As 4 molecules as solid raw materials was performed on the GaAs substrate 1 on which the mask region was formed. The conditions at this time were a growth temperature of 580 ° C., a Ga supply rate of 0.5 ML / sec, and an As supply rate of 2.0 ML / sec. Under these conditions, GaAs was deposited for 35 minutes. As a result, GaAs was selectively grown on the surface of the portion where the oxide film was peeled off.

この結果から、図27(b)に示すようなGaAs成長結晶を得ることができた。このGaAs成長結晶は、(001)面に対して、垂直方向に伸びる{1−10}面と(111)B面、(001)面から構成された三次元構造体の開口部が[110]方向に沿って配列する結果となった。これは、Al23とGa23とが混合された酸化膜材料が電子ビームの描画によって580℃以上の熱耐性を有し、かつ、MBE法を用いた選択成長用のマスクとして機能したことを意味する。 From this result, it was possible to obtain a GaAs growth crystal as shown in FIG. In this GaAs growth crystal, an opening of a three-dimensional structure composed of a {1-10} plane, a (111) B plane, and a (001) plane extending in a direction perpendicular to the (001) plane is [110]. The result was arranged along the direction. This is because an oxide film material in which Al 2 O 3 and Ga 2 O 3 are mixed has a heat resistance of 580 ° C. or more by electron beam writing, and functions as a mask for selective growth using the MBE method. Means that

次に、図28及び図29を参照して、Al23とGa23とを混合させた酸化膜を含む2層無機レジスト酸化膜を用いて三次元構造体をSi基板41の表面に形成した実施例について説明する。図28は、Al23とGa23とが混合した酸化膜を含む2層無機レジスト酸化膜を用いてSi基板にGaAs成長結晶を形成した様子を模式的に示した説明図である。図29は、Si基板41に形成されるGaAs成長結晶47の様子を示す顕微鏡写真である。なお、図29は、Si基板の(001)面を45度傾けた状態で、基板上に形成されたGaAs成長結晶47を観察したものである。 Next, referring to FIG. 28 and FIG. 29, the three-dimensional structure is formed on the surface of the Si substrate 41 using a two-layer inorganic resist oxide film including an oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed. Examples formed in the following will be described. FIG. 28 is an explanatory view schematically showing a state in which a GaAs growth crystal is formed on a Si substrate using a two-layer inorganic resist oxide film including an oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed. . FIG. 29 is a photomicrograph showing the appearance of the GaAs growth crystal 47 formed on the Si substrate 41. FIG. 29 shows the GaAs growth crystal 47 formed on the substrate with the (001) plane of the Si substrate tilted by 45 degrees.

Si基板41にGaAs成長結晶47を形成する工程について説明する。まず、自然酸化膜を脱離させたSi基板41の(001)面に、厚みが3nmのAlGaAs薄膜を堆積させた。このときの条件は、室温下であって、Al供給速度を0.005ML/sec、Ga供給速度を0.1ML/sec、As供給速度を2.0ML/secとし、AlGaAsを101秒間堆積させた。これにより、Si基板41の表面に前記AlGaAs薄膜を形成した。その後、200℃の加熱環境下で、300℃の過熱水蒸気を用いて過熱水蒸気酸化処理を5分間行うことで、Al23とGa23が混合した混合酸化膜を含む2層無機レジスト酸化膜をSi基板41表面に形成した。 A process of forming the GaAs growth crystal 47 on the Si substrate 41 will be described. First, an AlGaAs thin film having a thickness of 3 nm was deposited on the (001) plane of the Si substrate 41 from which the natural oxide film was removed. The conditions at this time were room temperature, Al supply rate was 0.005 ML / sec, Ga supply rate was 0.1 ML / sec, As supply rate was 2.0 ML / sec, and AlGaAs was deposited for 101 seconds. . As a result, the AlGaAs thin film was formed on the surface of the Si substrate 41. Then, a two-layer inorganic resist containing a mixed oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed by performing a superheated steam oxidation process using a 300 ° C superheated steam in a 200 ° C heating environment for 5 minutes. An oxide film was formed on the surface of the Si substrate 41.

次に、上記のように形成されたAl23とGa23との混合酸化膜に電子ビームを照射して、580℃以上の熱耐性を有する改質マスク部を選択的に形成した。電子ビームの照射は、加速電圧が5kV、面ドーズ量が8mC/cm2となるように設定して行った。電子ビームの描画パターンは、Si基板41の[110]方向に一致する複数の平行ラインと、[−110]方向に一致する複数の平行ラインと、が垂直に交差するように設定した。なお、複数の前記平行ラインは、そのライン間隔が1.8μmになるように描画された。 Then, a mixed oxide film of Al 2 O 3 and Ga 2 O 3 formed as described above by irradiating the electron beam, and selectively forming the modified mask portion having a 580 ° C. or more heat resistant . The electron beam irradiation was performed by setting the acceleration voltage to 5 kV and the surface dose to 8 mC / cm 2 . The drawing pattern of the electron beam was set such that a plurality of parallel lines matching the [110] direction of the Si substrate 41 and a plurality of parallel lines matching the [−110] direction intersect perpendicularly. The plurality of parallel lines were drawn so that the line spacing was 1.8 μm.

次に、真空環境下で、Si基板41を610℃で20分間加熱保持した後、580℃に温度を下げ、固体原料のGa原子と、As4分子を用いたMBE成長を行った。このMBE成長の条件としては、成長温度を580℃、Ga供給速度を0.1ML/sec、As供給速度を2.0ML/secとし、この条件下でMBE法によってGaAsを59分間堆積させた。この結果、図28に示されるようなGaAs成長結晶47を得ることができた。また、図29に顕微鏡写真として示すように、Si基板41の表面に混合無機材料マスク46が周期的に(電子ビームの描画パターンに応じて)配列されるとともに、前記Si基板41の表面にGaAs成長結晶47が選択的に形成される結果となった。 Next, the Si substrate 41 was heated and held at 610 ° C. for 20 minutes in a vacuum environment, and then the temperature was lowered to 580 ° C. to perform MBE growth using Ga atoms as solid raw materials and As 4 molecules. As conditions for this MBE growth, the growth temperature was 580 ° C., the Ga supply rate was 0.1 ML / sec, and the As supply rate was 2.0 ML / sec. Under these conditions, GaAs was deposited for 59 minutes by the MBE method. As a result, a GaAs growth crystal 47 as shown in FIG. 28 was obtained. Further, as shown in FIG. 29 as a photomicrograph, a mixed inorganic material mask 46 is periodically arranged on the surface of the Si substrate 41 (according to the drawing pattern of the electron beam), and the surface of the Si substrate 41 is made of GaAs. As a result, the grown crystal 47 was selectively formed.

この結果から、Al23とGa23が混合した混合酸化膜が無機レジスト酸化膜として機能したことが判る。即ち、電子ビームの照射によって、Al23とGa23が混合した混合酸化膜の一部が580℃以上の熱耐性機能を有する改質マスク部に改質される。次に、電子ビームによって改質されていない混合酸化膜がエッチング処理によって除去されることで、電子ビームが照射された部分がSi基板41の表面に形成され、MBE法を用いた選択成長用のマスクとして機能したのである。 From this result, it can be seen that the mixed oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed functions as an inorganic resist oxide film. That is, a part of the mixed oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed is modified into a modified mask portion having a heat resistance function of 580 ° C. or more by irradiation with an electron beam. Next, the mixed oxide film that has not been modified by the electron beam is removed by an etching process, whereby a portion irradiated with the electron beam is formed on the surface of the Si substrate 41, and is used for selective growth using the MBE method. It acted as a mask.

以上の実施例により、Al23とGa23とを混合した混合酸化膜は無機レジスト酸化膜として機能することが示された。従って、これらの無機レジスト酸化膜を3層無機レジスト酸化膜及び2層無機レジスト酸化膜に用いて三次元微細構造を作製することも可能である。 From the above examples, it was shown that the mixed oxide film in which Al 2 O 3 and Ga 2 O 3 are mixed functions as an inorganic resist oxide film. Therefore, it is also possible to produce a three-dimensional microstructure using these inorganic resist oxide films as a three-layer inorganic resist oxide film and a two-layer inorganic resist oxide film.

また、上記実施形態に示した3層無機レジスト酸化膜10及び2層無機レジスト酸化膜20を用いて三次元微細構造を作製する際の基板の材料として、Si又はSiCを選択することができる。例えば、Si又はSiCで構成された基板の表面にGaAs層を形成し、このGaAs層に上記3層無機レジスト酸化膜10又は2層無機レジスト酸化膜20を形成する構成に変更することもできる。   In addition, Si or SiC can be selected as a material for a substrate when a three-dimensional microstructure is formed using the three-layer inorganic resist oxide film 10 and the two-layer inorganic resist oxide film 20 shown in the above embodiment. For example, a configuration in which a GaAs layer is formed on the surface of a substrate made of Si or SiC, and the three-layer inorganic resist oxide film 10 or the two-layer inorganic resist oxide film 20 is formed on the GaAs layer can be changed.

上述してきたように、本発明を用いた三次元微細加工方法においては、ポジ型の三次元微細構造を作製する工程及びネガ型の三次元微細構造を作製する工程を任意に組み合わせて三次元微細構造を多段階で作製することができる。例えば、ポジ型の三次元微細構造の表面に、又はネガ型の三次元微細構造の表面に、III族酸化物膜の改質マスク部を形成し、エッチング処理によって新たな三次元微細構造を更に形成するような形態も可能である。また、電子ビームの設定や温度等の各種の条件も、上記実施形態に限定される訳ではなく、事情に応じて適宜変更することができる。   As described above, in the three-dimensional microfabrication method using the present invention, the three-dimensional microfabrication is performed by arbitrarily combining the steps of producing a positive three-dimensional microstructure and a negative three-dimensional microstructure. The structure can be made in multiple stages. For example, a modified mask portion of a group III oxide film is formed on the surface of a positive three-dimensional microstructure or on the surface of a negative three-dimensional microstructure, and a new three-dimensional microstructure is further formed by etching treatment. Forms to form are also possible. Also, various conditions such as the setting of the electron beam and temperature are not limited to the above-described embodiment, and can be appropriately changed according to circumstances.

1 GaAs基板(III−V族化合物基板)
2 As薄膜(V族膜)
3 GaAs薄膜(III−V族化合物膜)
4 Ga23薄膜(III族酸化物膜)
5 As薄膜(V族膜)
7 GaAs成長結晶(III−V族化合物結晶)
10 3層無機レジスト酸化膜
20 2層無機レジスト酸化膜
1 GaAs substrate (III-V group compound substrate)
2 As thin film (Group V film)
3 GaAs thin film (III-V compound film)
4 Ga 2 O 3 thin film (Group III oxide film)
5 As thin film (Group V film)
7 GaAs growth crystal (III-V group compound crystal)
10 Three-layer inorganic resist oxide film 20 Two-layer inorganic resist oxide film

Claims (20)

基板の表面に形成されたIII−V族化合物層の表面、又はIII−V族化合物基板の表面に微細構造を形成する三次元微細加工方法において、
前記基板の表面にV族原子で構成されるV族膜を形成し、更にそのV族膜の表面にIII−V族化合物膜を形成する第1工程と、
前記第1工程で形成したIII−V族化合物膜を過熱水蒸気によってIII族酸化物膜に改質し、このIII族酸化物膜の表面にV族膜を形成することで3層無機レジスト酸化膜を形成する第2工程と、
真空中で3層無機レジスト酸化膜の表面に照射した電子ビームが、前記第2工程で形成された前記V族膜を通過して前記III族酸化物膜の一部分に作用することで、当該III族酸化物膜から余剰な酸素分子を分離可能にし、前記第1工程で前記基板の表面に形成したV族膜の一部が加熱昇華されながら前記基板の表面の一部が酸化されてIII族酸化物が生成されることで、前記III族酸化物膜と基板の表面の一部が密着し、熱耐性を有する改質マスク部が電子ビームの照射部分に応じた形状で形成される第3工程と、
真空中で前記基板を昇温させることにより、前記基板の表面に形成されているV族膜が昇華され、前記改質マスク部以外の部分のIII族酸化物膜が脱離して前記基板の表面が露出する第4工程と、
真空にV族原料を供給した環境下で前記基板を所定温度で加熱して、基板の露出部分からIII族原子を優先的に剥離させるエッチング処理を行うことでネガ型の三次元微細構造を作製する第5工程と、
を含むことを特徴とする三次元微細加工方法。
In the three-dimensional microfabrication method for forming a microstructure on the surface of the III-V compound layer formed on the surface of the substrate or the surface of the III-V compound substrate,
Forming a group V film composed of group V atoms on the surface of the substrate, and further forming a group III-V compound film on the surface of the group V film;
The group III-V compound film formed in the first step is modified to a group III oxide film with superheated steam, and a group V film is formed on the surface of the group III oxide film, thereby forming a three-layer inorganic resist oxide film. A second step of forming
The electron beam irradiated on the surface of the three-layer inorganic resist oxide film in a vacuum passes through the group V film formed in the second step and acts on a part of the group III oxide film, so that the III Excess oxygen molecules can be separated from the group oxide film, and a part of the surface of the substrate is oxidized while a part of the group V film formed on the surface of the substrate in the first step is heated and sublimated to form a group III. When the oxide is generated, a part of the surface of the group III oxide film and the substrate is in close contact, and a modified mask portion having heat resistance is formed in a shape corresponding to the irradiated portion of the electron beam. Process,
By raising the temperature of the substrate in a vacuum, the group V film formed on the surface of the substrate is sublimated, and the group III oxide film in a portion other than the modified mask portion is detached, and the surface of the substrate A fourth step in which is exposed;
A negative three-dimensional microstructure is produced by heating the substrate at a predetermined temperature in an environment where a Group V raw material is supplied to a vacuum and performing an etching process that preferentially removes Group III atoms from the exposed portion of the substrate. And a fifth step to
A three-dimensional micromachining method comprising:
請求項1に記載の三次元微細加工方法であって、
前記第1工程で前記基板の表面に形成されるV族膜の厚みは1nm以上5nm以下であり、前記V族膜の表面に形成されるIII−V族化合物膜の厚みが1nm以上5nm以下であり、
前記第2工程でIII族酸化物膜の表面に形成されるV族膜の厚みが1nm以上10nm以下であることを特徴とする三次元微細加工方法。
The three-dimensional microfabrication method according to claim 1,
The thickness of the group V film formed on the surface of the substrate in the first step is 1 nm to 5 nm, and the thickness of the group III-V compound film formed on the surface of the group V film is 1 nm to 5 nm. Yes,
A three-dimensional microfabrication method, wherein the thickness of the group V film formed on the surface of the group III oxide film in the second step is 1 nm or more and 10 nm or less.
基板の表面に形成されたIII−V族化合物層の表面、又はIII−V族化合物基板の表面に微細構造を形成する三次元微細加工方法において、
前記基板の表面にV族原子で構成されるV族膜を形成し、更にそのV族膜の表面にIII−V族化合物膜を形成する第1工程と、
前記第1工程で形成したIII−V族化合物膜を過熱水蒸気によってIII族酸化物膜に改質して2層無機レジスト酸化膜を形成する第2工程と、
真空中で2層無機レジスト酸化膜の表面に電子ビームを照射することにより、III族酸化物膜から余剰な酸素分子を分離可能にし、前記第1工程で前記基板の表面に形成したV族膜の一部が加熱昇華されながら、その昇華された部分で前記基板の表面の一部が酸化されてIII族酸化物が生成されることで、前記III族酸化物膜と基板の表面の一部が密着し、熱耐性を有する改質マスク部が電子ビームの照射部分に応じた形状で形成される第3工程と、
真空中で前記基板を昇温させることにより、前記基板の表面に形成されているV族膜が昇華され、改質マスク部以外の部分のIII族酸化物膜が脱離して前記基板の表面が露出する第4工程と、
真空にV族原料を供給した環境下で前記基板を所定温度で加熱して、基板の露出部分からIII族原子を優先的に剥離させるエッチング処理を行うことでネガ型の三次元微細構造を作製する第5工程と、
を含むことを特徴とする三次元微細加工方法。
In the three-dimensional microfabrication method for forming a microstructure on the surface of the III-V compound layer formed on the surface of the substrate or the surface of the III-V compound substrate,
Forming a group V film composed of group V atoms on the surface of the substrate, and further forming a group III-V compound film on the surface of the group V film;
A second step of forming a two-layer inorganic resist oxide film by modifying the III-V compound film formed in the first step into a group III oxide film with superheated steam;
By irradiating the surface of the two-layer inorganic resist oxide film in vacuum with an electron beam, excess oxygen molecules can be separated from the group III oxide film, and the group V film formed on the surface of the substrate in the first step While a part of the substrate is heated and sublimated, a part of the surface of the substrate is oxidized at the sublimated part to generate a group III oxide, whereby the group III oxide film and a part of the surface of the substrate Is a third step in which the modified mask portion having heat resistance is formed in a shape corresponding to the irradiated portion of the electron beam,
By raising the temperature of the substrate in a vacuum, the group V film formed on the surface of the substrate is sublimated, and the group III oxide film in portions other than the modified mask portion is desorbed, so that the surface of the substrate becomes A fourth step to be exposed;
A negative three-dimensional microstructure is produced by heating the substrate at a predetermined temperature in an environment where a Group V raw material is supplied to a vacuum and performing an etching process that preferentially removes Group III atoms from the exposed portion of the substrate. And a fifth step to
A three-dimensional micromachining method comprising:
請求項3に記載の三次元微細加工方法であって、
前記第1工程で前記基板の表面に形成されるV族膜の厚みが1nm以上5nm以下であり、前記V族膜の表面に形成されるIII−V族化合物膜の厚みが1nm以上5nm以下であることを特徴とする三次元微細加工方法。
The three-dimensional microfabrication method according to claim 3,
The thickness of the group V film formed on the surface of the substrate in the first step is 1 nm to 5 nm, and the thickness of the group III-V compound film formed on the surface of the group V film is 1 nm to 5 nm. A three-dimensional microfabrication method characterized by being.
請求項1から4までの何れか一項に記載の三次元微細加工方法であって、
前記III−V族化合物層又はIII−V族化合物基板は、AlxGayIn1−x−yAs1−z(0≦x<1、0≦y、z≦1)で構成されていることを特徴とする三次元微細加工方法。
A three-dimensional microfabrication method according to any one of claims 1 to 4,
The III-V group compound layer or the III-V group compound substrate is composed of AlxGayIn 1-xy As z P 1-z (0 ≦ x <1, 0 ≦ y, z ≦ 1). A characteristic three-dimensional micromachining method.
請求項1から5までの何れか一項に記載の三次元微細加工方法であって、
前記第2工程で形成されるIII族酸化物膜は、Al23薄膜又はIn23薄膜であることを特徴とする三次元微細加工方法。
A three-dimensional microfabrication method according to any one of claims 1 to 5,
The group III oxide film formed in the second step is an Al 2 O 3 thin film or an In 2 O 3 thin film.
請求項1から6までの何れか一項に記載の三次元微細加工方法であって、
Si又はSiCを基板とすることを特徴とする三次元微細加工方法。
A three-dimensional micromachining method according to any one of claims 1 to 6,
A three-dimensional microfabrication method characterized by using Si or SiC as a substrate.
請求項1から7までの何れか一項に記載の三次元微細加工方法であって、
前記第3工程における前記電子ビームの加速電圧は0.5kV以上20kV以下であり、面ドーズ量の範囲は50nC/cm2以上16μC/cm2以下であり、当該電子ビームの照射は単一ラインモードで行うことを特徴とする三次元微細加工方法。
A three-dimensional microfabrication method according to any one of claims 1 to 7,
The accelerating voltage of the electron beam in the third step is not more than 20kV than 0.5 kV, the range of the surface dose is at 50 nC / cm 2 or more 16μC / cm 2 or less, the irradiation of the electron beam is the single-line mode A three-dimensional microfabrication method characterized in that
請求項1から8までの何れか一項に記載の三次元微細加工方法であって、
前記第3工程において電子ビームの描画ラインを複数交差させることを特徴とする三次元微細加工方法。
A three-dimensional microfabrication method according to any one of claims 1 to 8,
A three-dimensional microfabrication method characterized by crossing a plurality of electron beam drawing lines in the third step.
請求項9に記載の三次元微細加工方法であって、
前記描画ラインは、長手方向の中途部で他の描画ラインに交差することを特徴とする三次元微細加工方法。
The three-dimensional microfabrication method according to claim 9,
3. The three-dimensional microfabrication method according to claim 1, wherein the drawing line intersects with another drawing line at a middle portion in the longitudinal direction.
請求項1から10までの何れか一項に記載の三次元微細加工方法であって、
前記第3工程では、電子ビームは、前記基板の結晶方位[100]、[010]、[011]、[01−1]、[110][−110]、[111]、[−1−1−1]の何れかに一致するラインを描画するように照射され、
前記第4工程では、前記基板は300℃以上650℃以下の温度に昇温されるものとし、
前記第5工程では、前記基板は300℃以上650℃以下の温度に加熱されるとともに、エッチング速度が0.3ML/sec以下であることを特徴とする三次元微細加工方法。
A three-dimensional microfabrication method according to any one of claims 1 to 10,
In the third step, the electron beam is irradiated with crystal orientations [100], [010], [011], [01-1], [110] [−110], [111], [-1-1] of the substrate. -1] is irradiated so as to draw a line that matches any one of
In the fourth step, the substrate is heated to a temperature of 300 ° C. or higher and 650 ° C. or lower,
In the fifth step, the substrate is heated to a temperature of 300 ° C. or more and 650 ° C. or less, and an etching rate is 0.3 ML / sec or less.
請求項1から11までの何れか一項に記載の三次元微細加工方法であって、
前記第3工程では、電子ビームを同じ場所に繰り返し照射する多重走査を行うことを特徴とする三次元微細加工方法。
A three-dimensional microfabrication method according to any one of claims 1 to 11,
In the third step, multiple scanning is performed by repeatedly irradiating an electron beam to the same place.
請求項12に記載の三次元微細加工方法であって、
前記多重走査は、同じ場所に電子ビームを照射する際には、前回その場所を走査した時から、電子ビームによって1mmを走査するために必要な時間の10倍以上の時間が経過した後に、電子ビームを照射することを特徴とする三次元微細加工方法。
The three-dimensional microfabrication method according to claim 12,
In the multiple scanning, when irradiating an electron beam to the same place, the electron beam is scanned after a time more than 10 times the time required for scanning 1 mm by the electron beam has elapsed since the last time the place was scanned. A three-dimensional microfabrication method characterized by irradiating a beam.
請求項1から13までの何れか一項に記載の三次元微細加工方法であって、
前記第3工程では、電子ビームをドーナツ形状のリミッティングアパーチャを通すことで、電子ビーム径を収束させて照射することを特徴とする三次元微細加工方法。
A three-dimensional microfabrication method according to any one of claims 1 to 13,
In the third step, the electron beam is irradiated with a converged electron beam diameter by passing the electron beam through a donut-shaped limiting aperture.
請求項1から14までの何れか一項に記載の三次元微細加工方法であって、
固体成長原料を用いた分子線エピタキシャル成長法を行うことで、前記第5工程でエッチング処理を行った部分にIII−V族化合物結晶を選択成長させる第6工程を更に含むことを特徴とする三次元微細加工方法。
A three-dimensional microfabrication method according to any one of claims 1 to 14,
A three-dimensional process further comprising a sixth step of selectively growing a group III-V compound crystal in a portion etched by the fifth step by performing a molecular beam epitaxial growth method using a solid growth source. Fine processing method.
請求項15に記載の三次元微細加工方法であって、
前記第6工程において、前記基板は300℃以上650℃以下の温度に加熱されるものとし、固体成長原料のV族とIII族のフラックス比FV/FIIIは1以上100以下であり、結晶成長速度は0.01ML/sec以上2ML/sec以下であることを特徴とする三次元微細加工方法。
The three-dimensional microfabrication method according to claim 15,
In the sixth step, the substrate is heated to a temperature of 300 ° C. or more and 650 ° C. or less, and the solid growth raw material group V and group III flux ratio F V / F III is 1 or more and 100 or less. A three-dimensional microfabrication method characterized in that the growth rate is 0.01 ML / sec or more and 2 ML / sec or less.
請求項1から16までの何れか一項に記載の三次元微細加工方法であって、
ポジ型の三次元微細構造を作製する工程及びネガ型の三次元微細構造を作製する工程を組み合わせて三次元微細構造を多段階で作製することを特徴とする三次元微細加工方法。
A three-dimensional microfabrication method according to any one of claims 1 to 16,
A three-dimensional microfabrication method characterized in that a three-dimensional microstructure is produced in multiple stages by combining a step of producing a positive three-dimensional microstructure and a step of producing a negative three-dimensional microstructure.
請求項17に記載の三次元微細加工方法であって、
ポジ型の三次元微細構造の表面に、又はネガ型の三次元微細構造の表面に、III族酸化物膜の改質マスク部を形成し、エッチング処理によって新たな三次元微細構造を更に形成することを特徴とする三次元微細加工方法。
The three-dimensional microfabrication method according to claim 17,
A modified mask portion of a group III oxide film is formed on the surface of a positive three-dimensional microstructure or on the surface of a negative three-dimensional microstructure, and a new three-dimensional microstructure is further formed by etching treatment. A three-dimensional microfabrication method characterized by that.
請求項1から18までの何れか一項に記載の三次元微細加工方法により作製されることを特徴とする三次元微細構造。   A three-dimensional microstructure produced by the three-dimensional microfabrication method according to any one of claims 1 to 18. 請求項19に記載の三次元微細構造であって、隣り合う単位構造同士の間隔がサブミクロン以下であることを特徴とする三次元微細構造。   The three-dimensional microstructure according to claim 19, wherein the interval between adjacent unit structures is equal to or less than submicron.
JP2009086680A 2009-03-31 2009-03-31 Three-dimensional fine processing method and three-dimensional fine structure Expired - Fee Related JP5267945B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009086680A JP5267945B2 (en) 2009-03-31 2009-03-31 Three-dimensional fine processing method and three-dimensional fine structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009086680A JP5267945B2 (en) 2009-03-31 2009-03-31 Three-dimensional fine processing method and three-dimensional fine structure

Publications (2)

Publication Number Publication Date
JP2010237539A true JP2010237539A (en) 2010-10-21
JP5267945B2 JP5267945B2 (en) 2013-08-21

Family

ID=43091901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009086680A Expired - Fee Related JP5267945B2 (en) 2009-03-31 2009-03-31 Three-dimensional fine processing method and three-dimensional fine structure

Country Status (1)

Country Link
JP (1) JP5267945B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102303841A (en) * 2011-07-11 2012-01-04 西安交通大学 Method for forming micro-nano composite structure by micro-spraying-printing and dielectrophoretic force
CN102358611A (en) * 2011-07-11 2012-02-22 西安交通大学 Dielectrophoretic force embossing and forming method for manufacturing microlens array with parabolic concave surface
WO2012053609A1 (en) 2010-10-22 2012-04-26 日産自動車株式会社 Regenerative braking control device of vehicle
JP2018526230A (en) * 2015-06-10 2018-09-13 サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィクCentre National De La Recherche Scientifique Method for producing nanostructures

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175175A (en) * 1991-12-20 1993-07-13 Nec Corp Dry etching method
JPH05175173A (en) * 1991-12-24 1993-07-13 Res Dev Corp Of Japan Method for precisely working on compound semiconductor
JPH08321483A (en) * 1994-09-12 1996-12-03 Imperial College Of Sci Technol & Medicine Method of etching semiconductor crystal
JP2003051488A (en) * 2001-08-07 2003-02-21 New Industry Research Organization Ion beam micromachining method
JP2003179032A (en) * 2001-12-11 2003-06-27 New Industry Research Organization Ion beam microfabrication method of inorganic multilayer resist and semiconductor device, quantum device, micromachine component and fine structure thereby
JP2003332237A (en) * 2002-03-08 2003-11-21 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor thin film
JP2004349597A (en) * 2003-05-26 2004-12-09 Kwansei Gakuin Electron beam microfabrication method
WO2006114886A1 (en) * 2005-04-25 2006-11-02 Riber Method of mask forming and method of three-dimensional microfabrication

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175175A (en) * 1991-12-20 1993-07-13 Nec Corp Dry etching method
JPH05175173A (en) * 1991-12-24 1993-07-13 Res Dev Corp Of Japan Method for precisely working on compound semiconductor
JPH08321483A (en) * 1994-09-12 1996-12-03 Imperial College Of Sci Technol & Medicine Method of etching semiconductor crystal
JP2003051488A (en) * 2001-08-07 2003-02-21 New Industry Research Organization Ion beam micromachining method
JP2003179032A (en) * 2001-12-11 2003-06-27 New Industry Research Organization Ion beam microfabrication method of inorganic multilayer resist and semiconductor device, quantum device, micromachine component and fine structure thereby
JP2003332237A (en) * 2002-03-08 2003-11-21 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor thin film
JP2004349597A (en) * 2003-05-26 2004-12-09 Kwansei Gakuin Electron beam microfabrication method
WO2006114886A1 (en) * 2005-04-25 2006-11-02 Riber Method of mask forming and method of three-dimensional microfabrication

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053609A1 (en) 2010-10-22 2012-04-26 日産自動車株式会社 Regenerative braking control device of vehicle
CN102303841A (en) * 2011-07-11 2012-01-04 西安交通大学 Method for forming micro-nano composite structure by micro-spraying-printing and dielectrophoretic force
CN102358611A (en) * 2011-07-11 2012-02-22 西安交通大学 Dielectrophoretic force embossing and forming method for manufacturing microlens array with parabolic concave surface
JP2018526230A (en) * 2015-06-10 2018-09-13 サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィクCentre National De La Recherche Scientifique Method for producing nanostructures
US11085130B2 (en) 2015-06-10 2021-08-10 Centre National De La Recherche Scientifique Method for producing nanostructures

Also Published As

Publication number Publication date
JP5267945B2 (en) 2013-08-21

Similar Documents

Publication Publication Date Title
JP4454931B2 (en) Manufacturing method of substrate having dot pattern and manufacturing method of columnar structure
US8084365B2 (en) Method of manufacturing a nano structure by etching, using a substrate containing silicon
JP5267945B2 (en) Three-dimensional fine processing method and three-dimensional fine structure
JP4755643B2 (en) Mask forming method and three-dimensional fine processing method
US6033972A (en) Growing method of GaAs quantum dots using chemical beam epitaxy
JP3763021B2 (en) Electron beam micromachining method
JPH0778807A (en) Mask and its forming method and etching method using same
US9725801B2 (en) Method for implanted-ion assisted growth of metal oxide nanowires and patterned device fabricated using the method
EP0969126A2 (en) Method of fabrication of Si nanostructures
JP4908913B2 (en) Mold manufacturing method
JP4803513B2 (en) Ion beam micromachining method
JP5152715B2 (en) Three-dimensional fine processing method and three-dimensional fine structure
JP4052430B2 (en) Ion beam microfabrication method of inorganic multilayer resist and semiconductor device, quantum device, micromachine component and microstructure by this method
KR101855950B1 (en) Method of forming nanowire by controlling the geometry of metal catalyst
JP5494992B2 (en) 3D microfabricated substrate
KR101026507B1 (en) Method of three-dimensional microfabrication and high-density three-dimensional fine structure
JP2004281954A (en) Method of manufacturing quantum dot
CN116313756A (en) Method for implanting oxygen atoms into monocrystalline silicon surface layer, preparation method and detection method of silicon nano channel
WO2003054973A1 (en) Light receiving element and light receiving device incorporating circuit and optical disc drive
JP2004269913A (en) Manufacturing method and preparing apparatus for microstructure
JP4041887B2 (en) Method for forming antimony quantum dots
JP2004281953A (en) Method of manufacturing microstructure
JP4331437B2 (en) Method for producing compound / alloy structure
JP2007324284A (en) Aperture mask, manufacturing method thereof, and charged particle beam drawing apparatus and method
JP2000200788A (en) Structure of fine semiconductor element and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5267945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees