JP2010232749A

JP2010232749A - Amplifier circuit, and optical pickup having the same

Info

Publication number: JP2010232749A
Application number: JP2009075377A
Authority: JP
Inventors: Keita Miyaji; 慶太宮地
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2009-03-26
Filing date: 2009-03-26
Publication date: 2010-10-14
Anticipated expiration: 2029-03-26
Also published as: JP5110017B2

Abstract

<P>PROBLEM TO BE SOLVED: To improve a response speed or the like of amplifier circuits suitable for amplification of output signals of photodiodes. <P>SOLUTION: The amplifier circuit 1 includes a differential amplifier circuit 20, a plurality of source follower circuits 30, a plurality of phase compensation blocks 300, and a plurality of feedback circuits 40. The differential amplifier circuit 20 includes N-channel MOS transistors 23, 24 to which an input signal and a reference signal are inputted, and switches 18-1-3, 18-2-3 select connection points (P1, P2) from which a differential output current should be taken out. Switches 18-1-1, 18-1-2 are selected by the plurality of feedback circuits 40. Switches 18-1-1, 18-2-1, 18-1-2, and 18-2-2, are mutually linked for operation. When the switch 18-1-1 is on, a feedback circuit 40-1, a connection point P1, a phase compensation block 300-1, and a source follower circuit 30-1 are selected in a lump. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は増幅回路に関し、特に、フォトダイオードの出力信号の増幅に好適な増幅回路及びこれを備える光ピックアップに関する。 The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit suitable for amplification of an output signal of a photodiode and an optical pickup including the same.

ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ブルーレイディスク（Blu-ray Disc）（登録商標）等の光ディスクへのデータの記録および再生を行う光記録再生装置は、光ピックアップを備える。光ピックアップには、光源であるレーザーダイオード（Laser Diode）や、光ディスクが反射したレーザービームを受光するフォトダイオード（Photo Diode）などが備えられている。フォトダイオードは、受光したレーザービームを電気信号に変換する素子であり、その出力信号を参照することにより光ディスクに記録されている情報を読み取ることが可能となる（たとえば、特許文献１参照）。 An optical recording / reproducing apparatus for recording and reproducing data on an optical disc such as a CD (Compact Disc), a DVD (Digital Versatile Disc), and a Blu-ray Disc (registered trademark) includes an optical pickup. The optical pickup includes a laser diode that is a light source, a photodiode that receives a laser beam reflected by an optical disk, and the like. The photodiode is an element that converts a received laser beam into an electrical signal, and information recorded on the optical disk can be read by referring to the output signal (see, for example, Patent Document 1).

フォトダイオードの出力信号は極めて微弱であることから、これを外部に出力するためには、増幅回路が必要である。したがって、光ピックアップにはこのような増幅回路（受光アンプ）も搭載されることになる。 Since the output signal of the photodiode is extremely weak, an amplifier circuit is required to output it to the outside. Therefore, such an amplifier circuit (light receiving amplifier) is also mounted on the optical pickup.

特開２０００−３３２５４６号公報JP 2000-332546 A

増幅回路の電圧増幅率（利得）は、帰還回路の抵抗値によって変化する。そこで、増幅回路に抵抗値が異なる複数の帰還回路を設け、これらのうちのいずれかを選択するように構成しておけば、単一の増幅回路により複数の電圧増幅率を実現できる。増幅回路から出力される電流の経路には、位相補償用のキャパシタを設ける。 The voltage amplification factor (gain) of the amplifier circuit varies depending on the resistance value of the feedback circuit. Therefore, if a plurality of feedback circuits having different resistance values are provided in the amplifier circuit and any one of them is selected, a plurality of voltage amplification factors can be realized by a single amplifier circuit. A phase compensation capacitor is provided in the path of the current output from the amplifier circuit.

このようなタイプの増幅回路として、一般的に考え得る構成を図１２に示す。オペアンプ１００３の内部では、差動増幅回路１００４とソースフォロア回路１００６が縦続接続されている。増幅回路１００１の電圧増幅率は、帰還回路１０４０Ａ、１０４０Ｂの抵抗値と、フォトダイオード１０００の内部抵抗の抵抗値によって決まる。帰還回路１０４０Ａ、１０４０Ｂは、スイッチＳＡ１、ＳＢ１のオン・オフによりいずれか一方が選択される。帰還回路１０４０Ａ、１０４０Ｂのそれぞれに対応して、位相補償用のキャパシタＣＡ、ＣＢを設ける。位相補償用のキャパシタＣＡ、ＣＢは、差動増幅回路１００４からソースフォロア回路１００６に至る経路に接続される。キャパシタＣＡは帰還回路１０４０Ａが選択されたときの位相補償に好適な静電容量のキャパシタであり、キャパシタＣＢは帰還回路１０４０Ｂに対応した静電容量のキャパシタである。増幅回路１００１において、差動増幅回路１００４からキャパシタＣＡ、ＣＢへの導通はスイッチＳＡ２、ＳＢ２により制御される。帰還回路１０４０Ａが選択されるときには、スイッチＳＡ２のオンによりキャパシタＣＡへの経路が導通し、スイッチＳＢ２のオフによりキャパシタＣＢへの経路は遮断される。帰還回路１０４０Ｂが選択されるときはその逆である。 A generally conceivable configuration for such a type of amplifier circuit is shown in FIG. Inside the operational amplifier 1003, a differential amplifier circuit 1004 and a source follower circuit 1006 are connected in cascade. The voltage amplification factor of the amplifier circuit 1001 is determined by the resistance values of the feedback circuits 1040A and 1040B and the resistance value of the internal resistance of the photodiode 1000. One of the feedback circuits 1040A and 1040B is selected by turning on and off the switches SA1 and SB1. Corresponding to each of feedback circuits 1040A and 1040B, capacitors CA and CB for phase compensation are provided. The phase compensation capacitors CA and CB are connected to a path from the differential amplifier circuit 1004 to the source follower circuit 1006. Capacitor CA is a capacitance capacitor suitable for phase compensation when feedback circuit 1040A is selected, and capacitor CB is a capacitance capacitor corresponding to feedback circuit 1040B. In the amplifier circuit 1001, conduction from the differential amplifier circuit 1004 to the capacitors CA and CB is controlled by switches SA2 and SB2. When the feedback circuit 1040A is selected, the path to the capacitor CA becomes conductive by turning on the switch SA2, and the path to the capacitor CB is cut off by turning off the switch SB2. The reverse is true when feedback circuit 1040B is selected.

設計上、帰還回路１０４０Ａを使用するときにはキャパシタＣＡのみが位相補償を担当し、キャパシタＣＢは増幅回路１００１の特性に影響しない。しかし、差動増幅回路１００４の出力電流の一部は、オフとなっているはずのスイッチＳＢ２を介して、グラウンドやキャパシタＣＢに漏れている可能性がある。これは、スイッチＳＢ２が内包する浮遊容量のためである。通常、スイッチＳＢ２の浮遊容量は無視できるほど小さいが、出力電流の周波数が高くなったり、あるいは、出力電流自体が大きくなると、こういった浮遊容量の影響が顕在化してくる。このように図１２に示す増幅回路１００１では、スイッチＳＡ２やＳＢ２が内包する浮遊容量により、応答速度などの面において増幅回路としての特性が劣化している可能性がある。 By design, when the feedback circuit 1040A is used, only the capacitor CA is responsible for phase compensation, and the capacitor CB does not affect the characteristics of the amplifier circuit 1001. However, a part of the output current of the differential amplifier circuit 1004 may be leaked to the ground or the capacitor CB through the switch SB2 that should be turned off. This is because of the stray capacitance included in the switch SB2. Normally, the stray capacitance of the switch SB2 is negligibly small, but when the frequency of the output current increases or the output current itself increases, the effect of such stray capacitance becomes obvious. As described above, in the amplifier circuit 1001 shown in FIG. 12, the characteristics as the amplifier circuit may be deteriorated in terms of response speed due to the stray capacitance included in the switches SA2 and SB2.

本発明の主たる目的は、増幅回路、特に、光ピックアップに用いられる増幅回路の特性を改善するための技術、特に、スイッチの浮遊容量に起因する特性の劣化を抑制するための技術、を提供することにある。 The main object of the present invention is to provide a technique for improving the characteristics of an amplifier circuit, in particular, an amplifier circuit used in an optical pickup, in particular, a technique for suppressing deterioration of characteristics caused by stray capacitance of a switch. There is.

本発明は、増幅回路に関する。この増幅回路は、一方に入力信号が入力され他方に基準信号が入力される第１及び第２の入力トランジスタと、第１の入力トランジスタに動作電流を供給する複数の第１の電流供給回路と、を含み、複数の第１の電流供給回路と第１の入力トランジスタとのそれぞれの接続点から出力信号が取り出される差動増幅回路を備える。また、この増幅回路は、複数の第１の電流供給回路のいずれかを活性化させ、出力信号が取り出されるべき接続点を選択するための第１のスイッチと、第１のスイッチにより選択された接続点から取り出される出力信号の位相補償のために、複数の接続点それぞれに接続される複数のキャパシタと、複数の接続点から、出力信号をそれぞれ受ける複数のソースフォロア回路と、複数のソースフォロア回路それぞれの出力端と、入力信号が入力される側の入力トランジスタとの間に設けられた複数の帰還回路と、複数の帰還回路のいずれかを選択するための第２のスイッチと、を備える。第１及び第２のスイッチは、互いに連動するスイッチである。 The present invention relates to an amplifier circuit. The amplifier circuit includes first and second input transistors that receive an input signal on one side and a reference signal on the other side, and a plurality of first current supply circuits that supply an operating current to the first input transistor, , And a differential amplifier circuit that takes out an output signal from each connection point between the plurality of first current supply circuits and the first input transistor. The amplifier circuit is selected by a first switch for activating one of the plurality of first current supply circuits and selecting a connection point from which an output signal is to be extracted, and the first switch. For phase compensation of an output signal extracted from a connection point, a plurality of capacitors connected to each of the plurality of connection points, a plurality of source follower circuits that respectively receive output signals from the plurality of connection points, and a plurality of source followers A plurality of feedback circuits provided between an output terminal of each circuit and an input transistor to which an input signal is input; and a second switch for selecting one of the plurality of feedback circuits. . The first and second switches are switches that interlock with each other.

本発明によれば、第２のスイッチにより帰還回路を選択するとき、第２のスイッチと連動する第１のスイッチにより差動増幅回路から出力される電流(以下、「差動出力電流」とよぶ）が流れる経路も変化する。第２のスイッチにより１以上の帰還回路を選択することにより、帰還回路全体としてのインピーダンスも変化するが、これにあわせて位相補償のためのキャパシタを切り換えることができる。第１のスイッチにより、差動増幅電流の出力経路とその出力経路に接続される位相補償用のキャパシタが選択されるため、差動出力電流が無関係な位相補償用のキャパシタに流れ込んでしまうのを抑制しやすくなる。これにより、応答速度や位相特性、周波数帯域といった増幅回路の特性(以下、まとめて「増幅特性」とよぶ）を向上させやすくなる。 According to the present invention, when the feedback circuit is selected by the second switch, the current output from the differential amplifier circuit by the first switch interlocked with the second switch (hereinafter referred to as “differential output current”). ) Also changes. By selecting one or more feedback circuits by the second switch, the impedance of the feedback circuit as a whole also changes. In accordance with this, the capacitor for phase compensation can be switched. Since the differential switch current output path and the phase compensation capacitor connected to the output path are selected by the first switch, the differential output current flows into the irrelevant phase compensation capacitor. It becomes easy to suppress. This facilitates improving the characteristics of the amplifier circuit such as response speed, phase characteristics, and frequency band (hereinafter collectively referred to as “amplification characteristics”).

複数の帰還回路は、互いにインピーダンスが異なる回路であり、複数のキャパシタは、複数の帰還回路の電圧増幅特性に対応した互いに異なる静電容量のキャパシタであってもよい。 The plurality of feedback circuits may be circuits having different impedances, and the plurality of capacitors may be capacitors having different capacitances corresponding to voltage amplification characteristics of the plurality of feedback circuits.

本発明によれば、複数種類の電圧増幅率に対応した位相補償を実現しやすくなる。 According to the present invention, it becomes easy to realize phase compensation corresponding to a plurality of types of voltage amplification factors.

複数のキャパシタのいずれかを選択するための第３のスイッチを更に備え、第３のスイッチは、第１及び第２のスイッチと連動するスイッチであってもよい。 A third switch for selecting any one of the plurality of capacitors may be further provided, and the third switch may be a switch that operates in conjunction with the first and second switches.

いずれかの帰還回路が選択されたとき、その帰還回路に対応するキャパシタへの経路だけを導通させ、それ以外のキャパシタへの経路を遮断することにより、無関係なキャパシタへ電流が流れ込むのをいっそう抑制しやすくなる。 When one of the feedback circuits is selected, only the path to the capacitor corresponding to the feedback circuit is turned on, and the path to the other capacitors is cut off, thereby further suppressing the current from flowing into unrelated capacitors. It becomes easy to do.

差動増幅回路は、第２の入力トランジスタに動作電流を供給する第２の電流供給回路を更に含み、第２の電流供給回路はカレントミラー回路の入力側を構成し、第１のスイッチにより活性化された第１の電流供給回路はこのカレントミラー回路の出力側を構成してもよい。 The differential amplifier circuit further includes a second current supply circuit for supplying an operating current to the second input transistor, and the second current supply circuit constitutes an input side of the current mirror circuit and is activated by the first switch. The converted first current supply circuit may constitute the output side of the current mirror circuit.

本発明によれば、第１のスイッチによりカレントミラー回路を構成すべき第１の電流供給回路を選択できるので、差動増幅回路における電流供給経路と差動出力電流の出力経路を簡易に制御しやすくなる。 According to the present invention, since the first current supply circuit that should constitute the current mirror circuit can be selected by the first switch, the current supply path and the output path of the differential output current in the differential amplifier circuit can be easily controlled. It becomes easy.

この増幅回路は、第１の入力トランジスタから複数の第１の電流供給回路に至る経路それぞれに間挿され、所定のバイアス電圧が印加されたときに経路を導通させる複数の第４のトランジスタと、バイアス電圧の第４のトランジスタへの印加を制御するための第４のスイッチと、を更に備えてもよい。第４のスイッチは、第１のスイッチにより活性化される第１の電流供給回路から第１の入力トランジスタに至る経路上にある第４のトランジスタにバイアス電圧を印加するように第１のスイッチと連動するスイッチであってもよい。 The amplifying circuit includes a plurality of fourth transistors that are inserted in each path from the first input transistor to the plurality of first current supply circuits, and that conduct the path when a predetermined bias voltage is applied; And a fourth switch for controlling application of the bias voltage to the fourth transistor. The fourth switch is configured to apply a bias voltage to the fourth transistor on the path from the first current supply circuit activated by the first switch to the first input transistor. An interlocking switch may be used.

本発明によれば、入力信号を増幅するための動作電流の供給経路を第４のスイッチにより制御できる。したがって、差動増幅回路における電流供給経路と差動出力電流の出力経路をいっそう確実に制御しやすくなる。 According to the present invention, the supply path of the operating current for amplifying the input signal can be controlled by the fourth switch. Therefore, it becomes easier to control the current supply path and the output path of the differential output current in the differential amplifier circuit more reliably.

入力信号はフォトダイオードの出力信号であってもよい。このような態様によれば、フォトダイオードの出力信号を増幅するための増幅回路の応答特性を向上させやすくなる。 The input signal may be an output signal of a photodiode. According to such an aspect, it becomes easy to improve the response characteristic of the amplifier circuit for amplifying the output signal of the photodiode.

本発明における増幅回路は、一方に入力信号が入力され他方に基準信号が入力される第１及び第２の入力トランジスタが共通化され、出力信号を複数の出力経路のいずれかから出力する差動増幅回路と、出力信号が取り出されるべき出力経路を選択するための第１のスイッチと、複数の出力経路それぞれに設けられ、出力信号の位相を補償する複数のキャパシタと、複数の出力経路それぞれに設けられ、出力信号を受ける複数のソースフォロア回路と、複数のソースフォロア回路それぞれに設けられ、各ソースフォロア回路の出力端から差動増幅回路の入力端を接続する複数の帰還経路と、複数の帰還回路のいずれかを選択するための第２のスイッチと、を備え、第１及び第２のスイッチは、互いに連動するスイッチであってもよい。 In the amplifier circuit according to the present invention, the first and second input transistors to which the input signal is input on one side and the reference signal is input on the other side are shared, and the output signal is output from any one of the plurality of output paths. An amplifier circuit; a first switch for selecting an output path from which an output signal is to be extracted; a plurality of capacitors provided in each of the plurality of output paths and compensating for the phase of the output signal; and a plurality of output paths A plurality of source follower circuits that receive output signals, a plurality of source follower circuits, a plurality of feedback paths that connect the input ends of the differential amplifier circuits to the output ends of the source follower circuits, A second switch for selecting one of the feedback circuits, and the first and second switches may be switches that are linked to each other.

この場合も、帰還回路の選択と連動して、差動出力電流の出力経路や位相補償のためのキャパシタが切り換わる。差動出力電流が無関係な位相補償用のキャパシタに流れ込んでしまうのを抑制しやすくなり、増幅特性を向上させやすくなる。 In this case as well, the output path of the differential output current and the capacitor for phase compensation are switched in conjunction with the selection of the feedback circuit. It becomes easy to prevent the differential output current from flowing into the irrelevant phase compensation capacitor, and it becomes easy to improve the amplification characteristic.

本発明における光ピックアップは、レーザービームを受光するフォトダイオードと、フォトダイオードの出力信号を増幅する増幅回路を備える。増幅回路は、一方に入力信号が入力され他方に基準信号が入力される第１及び第２の入力トランジスタと、第１の入力トランジスタに動作電流を供給する複数の第１の電流供給回路と、を含み、複数の第１の電流供給回路と第１の入力トランジスタとのそれぞれの接続点から出力信号が取り出される差動増幅回路と、複数の第１の電流供給回路のいずれかを活性化させ、出力信号が取り出されるべき接続点を選択するための第１のスイッチと、第１のスイッチにより選択された接続点から取り出される出力信号の位相補償のために、複数の接続点それぞれと接続される複数のキャパシタと、複数の接続点から、出力信号をそれぞれ受ける複数のソースフォロア回路と、複数のソースフォロア回路それぞれの出力端と、第１及び第２の入力トランジスタのうち入力信号が入力される側の入力トランジスタとの間に設けられた複数の帰還回路と、複数の帰還回路のいずれかを選択するための第２のスイッチと、を備えてもよい。第１及び第２のスイッチは、互いに連動するスイッチであってもよい。 An optical pickup according to the present invention includes a photodiode that receives a laser beam and an amplifier circuit that amplifies an output signal of the photodiode. The amplifier circuit includes first and second input transistors that receive an input signal on one side and a reference signal on the other side, and a plurality of first current supply circuits that supply an operating current to the first input transistor; A differential amplifier circuit that extracts an output signal from each connection point between the plurality of first current supply circuits and the first input transistor, and activates one of the plurality of first current supply circuits A first switch for selecting a connection point from which an output signal is to be extracted, and a plurality of connection points for phase compensation of the output signal extracted from the connection point selected by the first switch. A plurality of capacitors, a plurality of source follower circuits that respectively receive output signals from a plurality of connection points, output terminals of the plurality of source follower circuits, and first and second input transistors. A plurality of feedback circuits provided between the side of the input transistor to which an input signal is input of the register, a second switch for selecting one of a plurality of feedback circuits, may be provided. The first and second switches may be switches that interlock with each other.

本発明によれば、光ピックアップ内の増幅回路の応答特性を向上させやすくなる。 According to the present invention, it becomes easy to improve the response characteristic of the amplifier circuit in the optical pickup.

本発明によれば、スイッチの浮遊容量による影響を抑制することにより、増幅回路、特に、光ピックアップに用いられる増幅回路の特性を改善する上で効果がある。 According to the present invention, it is effective to improve the characteristics of an amplifier circuit, particularly an amplifier circuit used in an optical pickup, by suppressing the influence of the stray capacitance of the switch.

第１の実施形態にかかる増幅回路の回路図である。1 is a circuit diagram of an amplifier circuit according to a first embodiment. ＮチャンネルＭＯＳトランジスタの具体的な構成を示す図である。It is a figure which shows the specific structure of an N channel MOS transistor. 一方の帰還回路を選択したときの増幅回路における電流の経路を示す模式図である。It is a schematic diagram which shows the path | route of the electric current in an amplifier circuit when one feedback circuit is selected. 他方の帰還回路を選択したときの増幅回路における電流の経路を示す模式図である。It is a schematic diagram which shows the path | route of the electric current in an amplifier circuit when the other feedback circuit is selected. 光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣの外観例を示す図である。1 is a diagram showing an example of the appearance of a PDIC used in an optical recording / reproducing apparatus that performs recording / reproduction of an optical disc. 図１の増幅回路を含むＰＤＩＣの内部回路構成を示す第１の図である。FIG. 2 is a first diagram illustrating an internal circuit configuration of a PDIC including the amplifier circuit of FIG. 1. 図１の増幅回路を含むＰＤＩＣの内部回路構成を示す第２の図である。FIG. 3 is a second diagram showing an internal circuit configuration of a PDIC including the amplifier circuit of FIG. 1. 図６、図７のＰＤＩＣを備える光ピックアップの構成を示す模式図である。It is a schematic diagram which shows the structure of an optical pick-up provided with PDIC of FIG. 6, FIG. 増幅回路の電流電圧変換ゲインについてのボード線図である。It is a Bode diagram about the current voltage conversion gain of an amplifier circuit. 増幅回路の利得についてのボード線図である。It is a Bode diagram about the gain of an amplifier circuit. 増幅回路の位相についてのボード線図である。It is a Bode diagram about the phase of an amplifier circuit. 増幅回路とフォトダイオードの一般的に考えられる構成を示す図である。It is a figure which shows the structure which can be generally considered of an amplifier circuit and a photodiode.

以下、添付の図面を参照しながら、本発明の好ましい実施の形態について説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

［実施形態１］
図１は、第１の実施形態にかかる増幅回路１の回路図である。ここでは増幅回路１の構成を中心として説明し、動作の詳細については図３、図４に関連して後述する。増幅回路１は、帰還回路４０−１、４０−２（以下、まとめていうときには、単に「帰還回路４０」とよぶ。）により、電圧増幅率を変更可能に形成された増幅回路として想定したものである。 [Embodiment 1]
FIG. 1 is a circuit diagram of an amplifier circuit 1 according to the first embodiment. Here, the configuration of the amplifier circuit 1 will be mainly described, and details of the operation will be described later with reference to FIGS. The amplifier circuit 1 is assumed to be an amplifier circuit formed so that the voltage amplification factor can be changed by feedback circuits 40-1 and 40-2 (hereinafter simply referred to as "feedback circuit 40" when collectively referred to). is there.

増幅回路１は差動増幅回路２０、ソースフォロア回路３０−１、３０−２（以下、まとめていうときには、単に「ソースフォロア回路３０」とよぶ）および位相補償ブロック３００−１、３００−２（以下、まとめていうときには、単に「位相補償ブロック３００」とよぶ）を含む。差動増幅回路２０とソースフォロア回路３０は、１対多の関係にあり、縦続接続される。以下、差動増幅回路２０からソースフォロア回路３０に出力される電流を「差動出力電流」、ソースフォロア回路３０から出力される電流を、単に、「出力電流」とよぶ。差動増幅回路２０の反転入力端子（−）にはフォトダイオード２が接続され、差動増幅回路２０の非反転入力端子（＋）には基準電圧源１４が接続される。差動増幅回路２０とソースフォロア回路３０−１の中間点Ｑ１には位相補償ブロック３００−１が接続され、差動増幅回路２０とソースフォロア回路３０−２の中間点Ｑ２には位相補償ブロック３００−２が接続される。 The amplifier circuit 1 includes a differential amplifier circuit 20, source follower circuits 30-1 and 30-2 (hereinafter simply referred to as “source follower circuit 30”) and phase compensation blocks 300-1 and 300-2 (hereinafter referred to as “source follower circuit 30”). In other words, it is simply referred to as “phase compensation block 300”). The differential amplifier circuit 20 and the source follower circuit 30 have a one-to-many relationship and are connected in cascade. Hereinafter, the current output from the differential amplifier circuit 20 to the source follower circuit 30 is referred to as “differential output current”, and the current output from the source follower circuit 30 is simply referred to as “output current”. The photodiode 2 is connected to the inverting input terminal (−) of the differential amplifier circuit 20, and the reference voltage source 14 is connected to the non-inverting input terminal (+) of the differential amplifier circuit 20. A phase compensation block 300-1 is connected to an intermediate point Q1 between the differential amplifier circuit 20 and the source follower circuit 30-1, and a phase compensation block 300 is connected to an intermediate point Q2 between the differential amplifier circuit 20 and the source follower circuit 30-2. -2 is connected.

ソースフォロア回路３０−１の出力端Ｅ１と差動増幅回路２０の反転入力端子（−）との間には帰還回路４０−１、ソースフォロア回路３０−２の出力端Ｅ２と差動増幅回路２０の反転入力端子（−）との間には帰還回路４０−２が接続される。 Between the output terminal E1 of the source follower circuit 30-1 and the inverting input terminal (−) of the differential amplifier circuit 20, the feedback circuit 40-1, the output terminal E2 of the source follower circuit 30-2, and the differential amplifier circuit 20 are connected. The inverting input terminal (−) is connected to the feedback circuit 40-2.

帰還回路４０−１は、抵抗１６−１−１（帰還抵抗）とキャパシタ１７−１−１、スイッチ１８−１−１を含む。帰還回路４０−２は、抵抗１６−２−１とキャパシタ１７−２−１、スイッチ１８−２−１を含む。以下、抵抗１６−１−１、１６−２−１等をまとめていうときには、単に「抵抗１６」とよぶ。キャパシタ１７、スイッチ１８についても同様である。これらの構成により、増幅回路１はいわゆる反転増幅回路を構成している。 The feedback circuit 40-1 includes a resistor 16-1-1 (feedback resistor), a capacitor 17-1-1 and a switch 18-1-1. The feedback circuit 40-2 includes a resistor 16-2-1, a capacitor 17-2-1 and a switch 18-2-1. Hereinafter, when the resistors 16-1-1, 16-2-1, etc. are collectively referred to as “resistor 16”. The same applies to the capacitor 17 and the switch 18. With these configurations, the amplifier circuit 1 forms a so-called inverting amplifier circuit.

差動増幅回路２０は、ＰチャンネルＭＯＳトランジスタ２１−１、２１−２（以下、まとめていうときには、単に、「ＰチャンネルＭＯＳトランジスタ２１」とよぶ）、ＰチャンネルＭＯＳトランジスタ２２、ＮチャンネルＭＯＳトランジスタ２７−１、２７−２（以下、まとめていうときには、単に、「ＮチャンネルＭＯＳトランジスタ２７」とよぶ）、ＮチャンネルＭＯＳトランジスタ２６、ＮチャンネルＭＯＳトランジスタ２３、ＮチャンネルＭＯＳトランジスタ２４を含む。 The differential amplifier circuit 20 includes P-channel MOS transistors 21-1, 21-2 (hereinafter simply referred to as “P-channel MOS transistor 21”), a P-channel MOS transistor 22, an N-channel MOS transistor 27- 1 and 27-2 (hereinafter simply referred to as “N-channel MOS transistor 27”), an N-channel MOS transistor 26, an N-channel MOS transistor 23, and an N-channel MOS transistor 24.

ＮチャンネルＭＯＳトランジスタ２３は差動増幅回路２０の反転入力端子（−）となる入力用のトランジスタ、ＮチャンネルＭＯＳトランジスタ２４は差動増幅回路２０の非反転入力端子（＋）となる入力用のトランジスタである。ＮチャンネルＭＯＳトランジスタ２４のゲートには、基準電圧源１４から基準信号としてのバイアス電圧が印加される。 The N-channel MOS transistor 23 is an input transistor that becomes the inverting input terminal (−) of the differential amplifier circuit 20, and the N-channel MOS transistor 24 is an input transistor that becomes the non-inverting input terminal (+) of the differential amplifier circuit 20. It is. A bias voltage as a reference signal is applied from the reference voltage source 14 to the gate of the N-channel MOS transistor 24.

フォトダイオード２は、光ディスクにて反射したレーザービームを受光し、光電変換を行う素子である。一例では、フォトダイオード２はＰＮダイオード、逆バイアス電源、抵抗を含んで構成され、ＰＮダイオードにレーザービームが当たることによって抵抗の両端の電圧が変動する。この電圧は所定の電圧値（バイアス電圧）を基準として上下に変動し、フォトダイオード２の出力Ｖｉｎとなる。以下では、基準電圧源１４のバイアス電圧は１．６５Ｖであるとする。 The photodiode 2 is an element that receives a laser beam reflected by the optical disc and performs photoelectric conversion. In one example, the photodiode 2 includes a PN diode, a reverse bias power source, and a resistor, and the voltage across the resistor varies when the PN diode hits the laser beam. This voltage fluctuates up and down with a predetermined voltage value (bias voltage) as a reference and becomes the output Vin of the photodiode 2. In the following, it is assumed that the bias voltage of the reference voltage source 14 is 1.65V.

フォトダイオード２の出力Ｖｉｎはまず差動増幅回路２０に供給され、さらに差動増幅回路２０の出力である差動出力電流がソースフォロア回路３０−１または３０−２に供給される。これらの構成により、増幅回路１は、フォトダイオード２の出力Ｖｉｎを増幅して出力する。その結果、増幅回路１の出力Ｖｏｕｔ１またはＶｏｕｔ２には、受光したレーザービームの強度に応じた出力が得られる。 The output Vin of the photodiode 2 is first supplied to the differential amplifier circuit 20, and the differential output current that is the output of the differential amplifier circuit 20 is supplied to the source follower circuit 30-1 or 30-2. With these configurations, the amplifier circuit 1 amplifies and outputs the output Vin of the photodiode 2. As a result, an output corresponding to the intensity of the received laser beam is obtained as the output Vout1 or Vout2 of the amplifier circuit 1.

ＮチャンネルＭＯＳトランジスタ２３のゲート（反転入力端子）はフォトダイオード２に接続され、ＮチャンネルＭＯＳトランジスタ２４のゲート（非反転入力端子）は基準電圧源１４に接続されている。基準電圧源１４はフォトダイオード２のバイアス電圧と同値の電圧（１．６５Ｖ）を発生する。差動増幅回路２０の出力は、ＰチャンネルＭＯＳトランジスタ２１−１とＮチャンネルＭＯＳトランジスタ２３の接続点Ｐ１、または、ＰチャンネルＭＯＳトランジスタ２１−２とＮチャンネルＭＯＳトランジスタ２３の接続点Ｐ２から取り出される。 The gate (inverting input terminal) of the N-channel MOS transistor 23 is connected to the photodiode 2, and the gate (non-inverting input terminal) of the N-channel MOS transistor 24 is connected to the reference voltage source 14. The reference voltage source 14 generates a voltage (1.65 V) equal to the bias voltage of the photodiode 2. The output of the differential amplifier circuit 20 is taken out from a connection point P1 between the P-channel MOS transistor 21-1 and the N-channel MOS transistor 23 or a connection point P2 between the P-channel MOS transistor 21-2 and the N-channel MOS transistor 23.

接続点Ｐ１から差動出力電流を受けるソースフォロア回路３０−１は、差動増幅回路２０の出力がゲートに供給されるＮチャンネルＭＯＳトランジスタ３１−１と、ＮチャンネルＭＯＳトランジスタ３１−１のソースに接続された定電流源３２−１を含む。ソースフォロア回路３０−１の出力は、ＮチャンネルＭＯＳトランジスタ３１−１のソースから取り出され、増幅回路１の出力Ｖｏｕｔ１となる。ＮチャンネルＭＯＳトランジスタ３１−１は、いわゆるデプレッション型のＭＯＳトランジスタである。すなわち、ＮチャンネルＭＯＳトランジスタ３１−１のしきい値電圧Ｖｔｈはゼロまたはマイナス値である。 The source follower circuit 30-1 receiving the differential output current from the connection point P1 is connected to the N channel MOS transistor 31-1 to which the output of the differential amplifier circuit 20 is supplied to the gate and to the source of the N channel MOS transistor 31-1. It includes a connected constant current source 32-1. The output of the source follower circuit 30-1 is taken out from the source of the N-channel MOS transistor 31-1, and becomes the output Vout1 of the amplifier circuit 1. The N-channel MOS transistor 31-1 is a so-called depletion type MOS transistor. That is, the threshold voltage Vth of the N-channel MOS transistor 31-1 is zero or a negative value.

接続点Ｐ２から差動出力電流を受けるソースフォロア回路３０−２は、差動増幅回路２０の出力がゲートに供給されるＮチャンネルＭＯＳトランジスタ３１−２と、ＮチャンネルＭＯＳトランジスタ３１−２のソースに接続された定電流源３２−２を含む。ソースフォロア回路３０−１とソースフォロア回路３０−２の基本的な構成は同じである。 The source follower circuit 30-2 that receives the differential output current from the connection point P2 has an N-channel MOS transistor 31-2 that receives the output of the differential amplifier circuit 20 supplied to its gate and a source of the N-channel MOS transistor 31-2. It includes a connected constant current source 32-2. The basic configurations of the source follower circuit 30-1 and the source follower circuit 30-2 are the same.

ＰチャンネルＭＯＳトランジスタ２１−１、２１−２、２２の各ソース、およびＮチャンネルＭＯＳトランジスタ３１−１、３１−２のドレインには電源電圧Ｖｄｄが供給される。 The power supply voltage Vdd is supplied to the sources of the P-channel MOS transistors 21-1, 21-2, and 22 and the drains of the N-channel MOS transistors 31-1 and 31-2.

ここで、増幅回路１の電圧増幅率は、抵抗１６の抵抗値とフォトダイオード２の内部抵抗値の調節により、適宜設定される。ただし、フォトダイオード２の出力電圧がバイアス電圧の電圧値１．６５Ｖである場合、電圧増幅率にかかわらず、ソースフォロア回路３０の出力電圧（ＮチャンネルＭＯＳトランジスタ３１のソース電圧）は約１．６５Ｖ程度となる。 Here, the voltage amplification factor of the amplifier circuit 1 is appropriately set by adjusting the resistance value of the resistor 16 and the internal resistance value of the photodiode 2. However, when the output voltage of the photodiode 2 is a bias voltage value of 1.65V, the output voltage of the source follower circuit 30 (source voltage of the N-channel MOS transistor 31) is about 1.65V regardless of the voltage amplification factor. It will be about.

ＮチャンネルＭＯＳトランジスタ３１−１のしきい値電圧をＶｔｈとすると、ＮチャンネルＭＯＳトランジスタ３１のゲート電圧は、Ｖｏｕｔ＋Ｖｔｈで与えられる。増幅回路１のＮチャンネルＭＯＳトランジスタ３１はデプレッション型であるため、Ｖｔｈ≦０である。したがって、ＮチャンネルＭＯＳトランジスタ３１−１のゲート電圧は、ソース電圧とほぼ同じか、むしろこれよりも低くなる。たとえば、しきい値電圧Ｖｔｈがほぼ０Ｖであるとすると、ＮチャンネルＭＯＳトランジスタ３１−１のゲート電圧は出力Ｖｏｕｔ１の電圧とほぼ一致することになる。その結果、出力Ｖｏｕｔ１の電圧が約１．６５Ｖであるとすれば、トランジスタ３１のゲート電圧も約１．６５Ｖとなる。ソースフォロア回路３０−２についても同様である。 When the threshold voltage of N channel MOS transistor 31-1 is Vth, the gate voltage of N channel MOS transistor 31 is given by Vout + Vth. Since the N-channel MOS transistor 31 of the amplifier circuit 1 is a depletion type, Vth ≦ 0. Therefore, the gate voltage of N-channel MOS transistor 31-1 is substantially the same as the source voltage or rather lower than this. For example, if the threshold voltage Vth is approximately 0 V, the gate voltage of the N-channel MOS transistor 31-1 substantially matches the voltage of the output Vout1. As a result, if the voltage of the output Vout1 is about 1.65V, the gate voltage of the transistor 31 is also about 1.65V. The same applies to the source follower circuit 30-2.

増幅回路１では、ＮチャンネルＭＯＳトランジスタ３１−１、３１−２としてデプレッション型のＭＯＳトランジスタを用いているが、エンハンスメント型のＭＯＳトランジスタを用いることも可能である。なお、ＮチャンネルＭＯＳトランジスタ３１−１、３１−２の代わりに、ＮＰＮバイポーラトランジスタを使用することも可能である。また、増幅回路１を構成するＭＯＳトランジスタのそれぞれをバイポーラトランジスタで代用することも可能である。 In the amplifier circuit 1, depletion type MOS transistors are used as the N-channel MOS transistors 31-1 and 31-2, but enhancement type MOS transistors can also be used. An NPN bipolar transistor can be used instead of the N-channel MOS transistors 31-1 and 31-2. Each of the MOS transistors constituting the amplifier circuit 1 can be replaced with a bipolar transistor.

増幅回路１は、２つ帰還回路４０を備えるが、３個以上であっても基本的な原理は同様である。各帰還回路４０に含まれる抵抗１６の抵抗値は互いに異なる。このため、いずれの帰還回路４０を使用するかによって、増幅回路１の電圧増幅率を変更できる。帰還回路４０に含まれるキャパシタ１７は進み位相補償のために設けられる。 The amplifier circuit 1 includes two feedback circuits 40, but the basic principle is the same even when there are three or more. The resistance values of the resistors 16 included in each feedback circuit 40 are different from each other. For this reason, the voltage amplification factor of the amplifier circuit 1 can be changed depending on which feedback circuit 40 is used. The capacitor 17 included in the feedback circuit 40 is provided for lead phase compensation.

帰還回路４０−１に含まれる抵抗１６−１−１は、一端がソースフォロア回路３０−１の出力端Ｅ１に接続され、他端はスイッチ１８−１−１を介して差動増幅回路２０の入力端Ｓ、より具体的には、差動増幅回路２０の反転入力端子（−）に接続される。スイッチ１８−１−１は、抵抗１６−１−１から入力端Ｓに至る経路に間挿される。同様にして、帰還回路４０−２の抵抗１６−２−１も、一端は出力端Ｅ２に接続され、他端はスイッチ１８−２−１を介して差動増幅回路２０の入力端Ｓに接続される。 The resistor 16-1-1 included in the feedback circuit 40-1 has one end connected to the output terminal E1 of the source follower circuit 30-1, and the other end connected to the differential amplifier circuit 20 via the switch 18-1-1. The input terminal S is connected to the inverting input terminal (−) of the differential amplifier circuit 20, more specifically. The switch 18-1-1 is inserted in a path from the resistor 16-1-1 to the input terminal S. Similarly, the resistor 16-2-1 of the feedback circuit 40-2 has one end connected to the output end E2, and the other end connected to the input end S of the differential amplifier circuit 20 via the switch 18-2-1. Is done.

帰還回路４０−１に含まれるキャパシタ１７−１−１は、抵抗１６−１−１と並列接続される。したがって、キャパシタ１７−１−１は、抵抗１６−１−１と同様、スイッチ１８−１−１を介して入力端Ｓと接続されている。帰還回路４０−２のキャパシタ１７−２−１についても同様である。 The capacitor 17-1-1 included in the feedback circuit 40-1 is connected in parallel with the resistor 16-1-1. Therefore, the capacitor 17-1-1 is connected to the input terminal S via the switch 18-1-1, like the resistor 16-1-1. The same applies to the capacitor 17-2-1 of the feedback circuit 40-2.

増幅回路１の使用に際しては、帰還スイッチ１８−１−１か１８−２−２のいずれかのみを導通(以下、「オン」とよぶ）させる。たとえば、帰還スイッチ１８−１−１がオンされるときには、スイッチ１８−２−１はオフとする。各帰還回路４０に含まれる抵抗１６の抵抗値は、抵抗１６−１−１の方が抵抗１６−２−１よりも大きい。電圧増幅率（利得）は、帰還回路４０における抵抗１６の抵抗値が大きいほど高くなる。したがって、高利得動作時にはスイッチ１８−１−１、低利得動作時にはスイッチ１８−２−１をオンすればよい。 When the amplifier circuit 1 is used, only one of the feedback switches 18-1-1 and 18-2-2 is made conductive (hereinafter referred to as “on”). For example, when the feedback switch 18-1-1 is turned on, the switch 18-2-1 is turned off. The resistance value of the resistor 16 included in each feedback circuit 40 is larger in the resistor 16-1-1 than in the resistor 16-2-1. The voltage amplification factor (gain) increases as the resistance value of the resistor 16 in the feedback circuit 40 increases. Therefore, the switch 18-1-1 may be turned on during the high gain operation, and the switch 18-2-1 may be turned on during the low gain operation.

増幅回路１では、外部信号によってスイッチ１８−１−１と１８−２−１のいずれかを選択することにより、使用対象となる帰還回路４０を切り換える。スイッチ１８の選択により、抵抗１６とあわせて位相補償用のキャパシタ１７も切り換えられる。 In the amplifier circuit 1, the feedback circuit 40 to be used is switched by selecting one of the switches 18-1-1 and 18-2-1 according to an external signal. Selection of the switch 18 switches the phase compensation capacitor 17 together with the resistor 16.

位相補償ブロック３００−１は、帰還回路４０−１がスイッチ１８−１−１により選択されたとき、出力信号の零点調節による位相補償を実現するために設けられる。位相補償ブロック３００−２は、帰還回路４０−２に対応する。位相補償ブロック３００−１は、中間点Ｑ１からグラウンドまで、スイッチ１８−１−２、抵抗１６−１−２、キャパシタ１７−１−２を直列に接続する回路である。位相補償ブロック３００−２についても同様である。 The phase compensation block 300-1 is provided to realize phase compensation by adjusting the zero point of the output signal when the feedback circuit 40-1 is selected by the switch 18-1-1. The phase compensation block 300-2 corresponds to the feedback circuit 40-2. The phase compensation block 300-1 is a circuit that connects the switch 18-1-2, the resistor 16-1-2, and the capacitor 17-1-2 in series from the intermediate point Q1 to the ground. The same applies to the phase compensation block 300-2.

スイッチ１８−１−１がオンされ、帰還回路４０−１が選択されるときには、スイッチ１８−１−２がオンされ、位相補償ブロック３００−１が選択される。スイッチ１８−１−１がオンのときには、スイッチ１８−２−１、１８−２−２はオフとなる。したがって、帰還回路４０−１が選択されるとき、差動出力電流は、帰還回路４０−１のキャパシタ１７−１−１と位相補償ブロック３００−１のキャパシタ１７−１−２により位相補償される。 When the switch 18-1-1 is turned on and the feedback circuit 40-1 is selected, the switch 18-1-2 is turned on and the phase compensation block 300-1 is selected. When the switch 18-1-1 is on, the switches 18-2-1 and 18-2-2 are off. Therefore, when the feedback circuit 40-1 is selected, the differential output current is phase compensated by the capacitor 17-1-1 of the feedback circuit 40-1 and the capacitor 17-1-2 of the phase compensation block 300-1. .

スイッチ１８−２−１がオンされ、帰還回路４０−２が選択されるときには、スイッチ１８−２−２がオンされ、位相補償ブロック３００−２が選択される。このように、スイッチ１８−１−１と１８−１−２のグループ(以下、「第１グループスイッチ」とよぶ）と、スイッチ１８−２−１と１８−２−２(以下、「第２グループスイッチ」とよぶ）のグループを排他的関係にてオン・オフさせることにより、帰還回路４０の選択に応じて、いいかえれば、電圧増幅特性に応じて、最適な位相補償結果を得ることができる。スイッチ１８−１−２とスイッチ１８−２−２は、いずれもＮチャンネルＭＯＳトランジスタによるトランジスタ・スイッチであるとする。 When the switch 18-2-1 is turned on and the feedback circuit 40-2 is selected, the switch 18-2-2 is turned on and the phase compensation block 300-2 is selected. In this way, a group of switches 18-1-1 and 18-1-2 (hereinafter referred to as “first group switch”) and switches 18-2-1 and 18-2-2 (hereinafter referred to as “second group switches”). By turning on and off the group of “group switch” in an exclusive relationship, an optimum phase compensation result can be obtained according to the selection of the feedback circuit 40, in other words, according to the voltage amplification characteristic. . It is assumed that both the switch 18-1-2 and the switch 18-2-2 are transistor switches using N-channel MOS transistors.

差動増幅回路２０は、スイッチ１８−１−３、１８−２−３、１８−１−４、１８−２−４を含む。スイッチ１８−１−３と１８−１−４は第１グループスイッチであり、スイッチ１８−２−３と１８−２−４は第２グループスイッチである。したがって、スイッチ１８−１−１がオンされ、帰還回路４０−１が選択されるときには、スイッチ１８−１−３、１８−１−４もオンとなる。このとき、スイッチ１８−２−３、１８−２−４はオフとなる。一方、スイッチ１８−２−１がオンされ、帰還回路４０−２が選択されるときには、スイッチ１８−２−３、１８−２−４もオンとなる。このとき、スイッチ１８−１−３、１８−１−４はオフとなる。 The differential amplifier circuit 20 includes switches 18-1-3, 18-2-3, 18-1-4, and 18-2-4. The switches 18-1-3 and 18-1-4 are first group switches, and the switches 18-2-3 and 18-2-4 are second group switches. Therefore, when the switch 18-1-1 is turned on and the feedback circuit 40-1 is selected, the switches 18-1-3 and 18-1-4 are also turned on. At this time, the switches 18-2-3 and 18-2-4 are turned off. On the other hand, when the switch 18-2-1 is turned on and the feedback circuit 40-2 is selected, the switches 18-2-3 and 18-2-4 are also turned on. At this time, the switches 18-1-3 and 18-1-4 are turned off.

スイッチ１８−１−３と１８−２−３により、ＰチャンネルＭＯＳトランジスタ２２とカレントミラー回路を構成すべきトランジスタを選択する。スイッチ１８−１−３がオンのとき、ＰチャンネルＭＯＳトランジスタ２１−１のゲートとＰチャンネルＭＯＳトランジスタ２２のゲートが導通し、ＰチャンネルＭＯＳトランジスタ２２とＰチャンネルＭＯＳトランジスタ２１−１によりカレントミラー回路が構成される。このカレントミラー回路がＮチャンネルＭＯＳトランジスタ２３へ動作電流を供給する。このとき、スイッチ１８−２−３はオフとなり、ＰチャンネルＭＯＳトランジスタ２１−２のゲートは、Ｖｄｄと接続される。したがって、負論理のＰチャンネルＭＯＳトランジスタ２１−２はオフとなる。このように、スイッチ１８−１−３と１８−２−３のいずれがオンとなるかにより、ＮチャンネルＭＯＳトランジスタ２３に動作電流を供給するカレントミラー回路が変更される。 The switches 18-1-3 and 18-2-3 are used to select a transistor that should form a current mirror circuit with the P-channel MOS transistor 22. When the switch 18-1-3 is on, the gate of the P-channel MOS transistor 21-1 and the gate of the P-channel MOS transistor 22 become conductive, and the current mirror circuit is formed by the P-channel MOS transistor 22 and the P-channel MOS transistor 21-1. Composed. This current mirror circuit supplies an operating current to the N-channel MOS transistor 23. At this time, the switch 18-2-3 is turned off, and the gate of the P-channel MOS transistor 21-2 is connected to Vdd. Therefore, the negative logic P-channel MOS transistor 21-2 is turned off. Thus, the current mirror circuit that supplies the operating current to the N-channel MOS transistor 23 is changed depending on which of the switches 18-1-3 and 18-2-3 is turned on.

正論理のＮチャンネルＭＯＳトランジスタ２６のゲートには、バイアス電圧源７６から所定のバイアス電圧が印加されており、常時、オン状態となっている。スイッチ１８−１−４がオンのとき、ＮチャンネルＭＯＳトランジスタ２７−１のゲートにもバイアス電圧源７６からバイアス電圧が印加され、ＮチャンネルＭＯＳトランジスタ２７がオンとなる。これにより、Ｖｄｄ、ＰチャンネルＭＯＳトランジスタ２１−１からＮチャンネルＭＯＳトランジスタ２３へ動作電流が供給される。スイッチ１８−２−４はオフとなり、ＮチャンネルＭＯＳトランジスタ２７−２はオフとなる。スイッチ１８−２−４がオンのときにはその逆である。このように、スイッチ１８−１−４と１８−２−４のいずれがオンとなるかにより、ＮチャンネルＭＯＳトランジスタ２３への動作電流の供給経路が変化する。 A predetermined bias voltage is applied from the bias voltage source 76 to the gate of the positive logic N-channel MOS transistor 26 and is always in an ON state. When the switch 18-1-4 is on, a bias voltage is applied from the bias voltage source 76 to the gate of the N-channel MOS transistor 27-1, and the N-channel MOS transistor 27 is turned on. As a result, operating current is supplied from the Vdd, P-channel MOS transistor 21-1 to the N-channel MOS transistor 23. The switch 18-2-4 is turned off and the N-channel MOS transistor 27-2 is turned off. The reverse is true when switch 18-2-4 is on. As described above, the supply path of the operating current to the N-channel MOS transistor 23 varies depending on which of the switches 18-1-4 and 18-2-4 is turned on.

第１グループスイッチがオンのとき、ＰチャンネルＭＯＳトランジスタ２１−１、ＮチャンネルＭＯＳトランジスタ２７−１が導通するため、その接続点Ｐ１からは差動出力電流が取り出される。この差動出力電流を受けるのはソースフォロア回路３０−１であり、中間点Ｑ１に接続される位相補償ブロック３００−１により零点調整の位相補償がなされる。一方、ＰチャンネルＭＯＳトランジスタ２１−２、ＮチャンネルＭＯＳトランジスタ２７−２は共にオフであるため、接続点Ｐ２は電気的に孤立する。接続点Ｐ２から差動出力電流が取り出されないため、接続点Ｐ２に接続される位相補償ブロック３００−２の影響を排除できる。 When the first group switch is on, the P-channel MOS transistor 21-1 and the N-channel MOS transistor 27-1 are turned on, so that a differential output current is taken out from the connection point P1. The source follower circuit 30-1 receives this differential output current, and phase compensation for zero adjustment is performed by the phase compensation block 300-1 connected to the intermediate point Q1. On the other hand, since both the P-channel MOS transistor 21-2 and the N-channel MOS transistor 27-2 are off, the connection point P2 is electrically isolated. Since the differential output current is not extracted from the connection point P2, the influence of the phase compensation block 300-2 connected to the connection point P2 can be eliminated.

第２グループスイッチがオンのときには、ＰチャンネルＭＯＳトランジスタ２１−２、ＮチャンネルＭＯＳトランジスタ２７−２が導通するため、その接続点Ｐ２から差動出力電流が取り出される。この差動出力電流を受けるのはソースフォロア回路３０−２であり、中間点Ｑ２に接続される位相補償ブロック３００−２により零点調整の位相補償がなされる。一方、ＰチャンネルＭＯＳトランジスタ２１−１、ＮチャンネルＭＯＳトランジスタ２７−１は共にオフであるため、接続点Ｐ１は電気的に孤立する。接続点Ｐ１の出力経路から差動出力電流が取り出されることはないため、接続点Ｐ１に接続される位相補償ブロック３００−１の影響を排除できる。 When the second group switch is on, the P-channel MOS transistor 21-2 and the N-channel MOS transistor 27-2 become conductive, so that a differential output current is taken out from the connection point P2. The source follower circuit 30-2 receives this differential output current, and phase compensation for zero adjustment is performed by the phase compensation block 300-2 connected to the intermediate point Q2. On the other hand, since both the P-channel MOS transistor 21-1 and the N-channel MOS transistor 27-1 are off, the connection point P1 is electrically isolated. Since the differential output current is not extracted from the output path of the connection point P1, the influence of the phase compensation block 300-1 connected to the connection point P1 can be eliminated.

増幅回路１においては、スイッチ１８−１−３、１８−２−３、１８−１−４、１８−２−４の制御により、差動出力電流は接続点Ｐ１、Ｐ２のいずれか一方から取り出される。また、接続点Ｐ１、Ｐ２のそれぞれに対応して、ソースフォロア回路３０−１、３０−２、位相補償ブロック３００−１、３００−２が設けられている。 In the amplifier circuit 1, the differential output current is taken out from either one of the connection points P1 and P2 under the control of the switches 18-1-3, 18-2-3, 18-1-4, and 18-2-4. It is. In addition, source follower circuits 30-1 and 30-2 and phase compensation blocks 300-1 and 300-2 are provided corresponding to the connection points P1 and P2, respectively.

ソースフォロア回路３０−１の出力信号は出力端Ｅ１から取り出される。また、出力端Ｅ１からの帰還電流は、帰還回路４０−１を介して、差動増幅回路２０の入力端Ｓに戻る。ソースフォロア回路３０−２からの出力信号は出力端Ｅ２から取り出される。出力端Ｅ２からの帰還電流は、帰還回路４０−２を介して、差動増幅回路２０の入力端Ｓに戻る。 The output signal of the source follower circuit 30-1 is taken out from the output terminal E1. The feedback current from the output terminal E1 returns to the input terminal S of the differential amplifier circuit 20 via the feedback circuit 40-1. The output signal from the source follower circuit 30-2 is taken out from the output terminal E2. The feedback current from the output terminal E2 returns to the input terminal S of the differential amplifier circuit 20 via the feedback circuit 40-2.

まとめると、第１グループスイッチがオンとなるときには、帰還回路４０−１が選択され、接続点Ｐ１の出力経路から差動出力電流が取り出され、位相補償ブロック３００−１により零点調整の位相補償がなされ、ソースフォロア回路３０−１から出力信号がＶｏｕｔ１として取り出される。第２グループスイッチがオンとなるときには、帰還回路４０−２が選択され、接続点Ｐ２の出力経路から差動出力電流が取り出され、位相補償ブロック３００−２により零点調整の位相補償がなされ、ソースフォロア回路３０−２から出力信号がＶｏｕｔ２として取り出される。次に、スイッチ１８が内包する浮遊容量とその影響について説明する。 In summary, when the first group switch is turned on, the feedback circuit 40-1 is selected, the differential output current is taken out from the output path of the connection point P1, and the phase compensation block 300-1 performs phase compensation for zero adjustment. Then, the output signal is taken out as Vout1 from the source follower circuit 30-1. When the second group switch is turned on, the feedback circuit 40-2 is selected, the differential output current is taken out from the output path of the connection point P2, the phase compensation block 300-2 performs phase compensation for zero adjustment, and the source An output signal is taken out as Vout2 from the follower circuit 30-2. Next, the stray capacitance included in the switch 18 and its influence will be described.

図２は、ＮチャンネルＭＯＳトランジスタの具体的な構成を示す図である。ＮチャンネルＭＯＳトランジスタにおいては、Ｐ型シリコン基板５０にＮ型ソース領域５２とＮ型ドレイン領域５４が形成される。Ｎ型ソース領域５２とＮ型ドレイン領域５４の間にはチャンネル領域６０とよばれる隙間が形成される。チャンネル領域６０の上にはゲート酸化膜５６、更に、ゲート電極５８が形成される。ゲート電極５８に電圧を印加し、ゲート電極５８からＰ型シリコン基板５０の向きに電界を発生させると、Ｐ型シリコン基板５０の電子がチャンネル領域６０に誘引され、チャンネル領域６０には電子の通り道であるチャンネル６２が形成され、Ｎ型ソース領域５２とＮ型ドレイン領域５４が導通する。ＮチャンネルＭＯＳトランジスタは、ゲート電圧によりソース・ドレイン間の導通を制御できるため、スイッチとして機能する。 FIG. 2 is a diagram showing a specific configuration of the N-channel MOS transistor. In the N channel MOS transistor, an N type source region 52 and an N type drain region 54 are formed on a P type silicon substrate 50. A gap called a channel region 60 is formed between the N-type source region 52 and the N-type drain region 54. A gate oxide film 56 and a gate electrode 58 are formed on the channel region 60. When a voltage is applied to the gate electrode 58 to generate an electric field in the direction from the gate electrode 58 to the P-type silicon substrate 50, electrons in the P-type silicon substrate 50 are attracted to the channel region 60, and the channel region 60 has a path of electrons. The channel 62 is formed, and the N-type source region 52 and the N-type drain region 54 are brought into conduction. The N-channel MOS transistor functions as a switch because the conduction between the source and the drain can be controlled by the gate voltage.

通常、ＮチャンネルＭＯＳトランジスタは、その内部にさまざまな浮遊容量を含む。たとえば、ゲート電極５８とＮ型ドレイン領域５４の間、ゲート電極５８とＮ型ソース領域５２の間、・・・など多くの箇所に浮遊容量が生じる。Ｐ型シリコン基板５０がグラウンド接地される場合には、Ｎ型ドレイン領域５４とＰ型シリコン基板５０の間に形成される浮遊容量により、Ｎ型ドレイン領域５４がグラウンドと導通する。Ｎ型ソース領域５２についても同様である。ただし、通常、こういった浮遊容量は無視できるほど小さい。しかし、高周波の電流を取り扱う場合には、こういった浮遊容量の影響が顕在化しやすくなる。なお、ＰチャンネルＭＯＳトランジスタをスイッチとして使用するときにも同様である。 Normally, an N channel MOS transistor includes various stray capacitances therein. For example, stray capacitance is generated in many places such as between the gate electrode 58 and the N-type drain region 54, between the gate electrode 58 and the N-type source region 52, and so on. When the P-type silicon substrate 50 is grounded, the N-type drain region 54 is electrically connected to the ground due to the stray capacitance formed between the N-type drain region 54 and the P-type silicon substrate 50. The same applies to the N-type source region 52. However, usually these stray capacitances are negligibly small. However, when high-frequency current is handled, the effect of such stray capacitance is likely to become obvious. The same applies when a P-channel MOS transistor is used as a switch.

図１２に示した増幅回路１００１は、いずれの帰還回路１０４０Ａ、１０４０Ｂを選択するかに関わらず、オペアンプ１００３の出力電流の経路は１系統である。そして、この経路にスイッチＳＡ２、ＳＢ２が接続されている。このため、帰還回路１０４０Ａが選択されたときでも、出力電流はスイッチＳＡ２（オン）の経路だけでなく、スイッチＳＢ２（オフ）の経路にも流れ込む可能性がある。そして、スイッチＳＢ２がオフであっても、スイッチＳＢ２が内包する浮遊容量により、出力電流の一部はスイッチＳＢ２を介してグラウンドに漏れてしまう。あるいは、スイッチＳＢ２のソースとドレインが浮遊容量によりわずかに導通するため、出力電流の一部がからキャパシタＣＢ２に流れ込む可能性もある。設計上想定していない浮遊容量が増幅回路１００１の位相特性等に影響し、増幅回路１００１の増幅特性を劣化させる。 The amplifier circuit 1001 shown in FIG. 12 has one path for the output current of the operational amplifier 1003 regardless of which feedback circuit 1040A, 1040B is selected. The switches SA2 and SB2 are connected to this path. For this reason, even when the feedback circuit 1040A is selected, the output current may flow not only to the path of the switch SA2 (ON) but also to the path of the switch SB2 (OFF). Even when the switch SB2 is off, a part of the output current leaks to the ground via the switch SB2 due to the stray capacitance included in the switch SB2. Alternatively, since the source and drain of the switch SB2 are slightly conducted by the stray capacitance, a part of the output current may flow into the capacitor CB2. The stray capacitance that is not assumed in the design affects the phase characteristics and the like of the amplifier circuit 1001 and degrades the amplification characteristics of the amplifier circuit 1001.

これに対して、第１の実施形態における増幅回路１では、帰還回路４０の選択により、の差動出力電流の経路自体が変更になるため、無関係な位相補償ブロック３００に含まれる浮遊容量の影響を排除できる。 On the other hand, in the amplifier circuit 1 according to the first embodiment, since the path of the differential output current itself is changed by the selection of the feedback circuit 40, the influence of the stray capacitance included in the irrelevant phase compensation block 300 is affected. Can be eliminated.

図３は、帰還回路４０−１を選択したときの増幅回路１における電流の経路を示す模式図である。図３では、フォトダイオード２から出力された電流が入力信号として、ＮチャンネルＭＯＳトランジスタ２３のゲートに流れ込んでいるとする。図３では、電流の流れる経路を太線で示している。第１グループスイッチ（スイッチ１８−１−１、１８−１−２、１８−１−３、１８−１−４）がオンとなり、ＰチャンネルＭＯＳトランジスタ２１−１、ＮチャンネルＭＯＳトランジスタ２７−１がオンとなる。負論理で動作するＰチャンネルＭＯＳトランジスタ２１−２のゲートにはＶｄｄが印加されるため、ＰチャンネルＭＯＳトランジスタ２１−２はオフとなる。ＰチャンネルＭＯＳトランジスタ２２とＰチャンネルＭＯＳトランジスタ２１−１がカレントミラー回路を形成する。このカレントミラー回路が差動増幅回路２０の能動負荷として機能する。 FIG. 3 is a schematic diagram showing a current path in the amplifier circuit 1 when the feedback circuit 40-1 is selected. In FIG. 3, it is assumed that the current output from the photodiode 2 flows into the gate of the N-channel MOS transistor 23 as an input signal. In FIG. 3, the path through which the current flows is indicated by a bold line. The first group switches (switches 18-1-1, 18-1-2, 18-1-3, 18-1-4) are turned on, and the P-channel MOS transistor 21-1 and the N-channel MOS transistor 27-1 are turned on. Turn on. Since Vdd is applied to the gate of the P-channel MOS transistor 21-2 operating in negative logic, the P-channel MOS transistor 21-2 is turned off. P-channel MOS transistor 22 and P-channel MOS transistor 21-1 form a current mirror circuit. This current mirror circuit functions as an active load of the differential amplifier circuit 20.

スイッチ１８−１−４がオンとなり、スイッチ１８−２−４がオフとなるため、正論理で動作するＮチャンネルＭＯＳトランジスタ２７−１はオンとなり、ＮチャンネルＭＯＳトランジスタ２７−２はオフとなる。まとめると、差動増幅回路２０に含まれる各トランジスタのうち、ＰチャンネルＭＯＳトランジスタ２１−２とＮチャンネルＭＯＳトランジスタ２７−２がオフとなり、それ以外はオンとなる。この結果、差動出力電流は接続点Ｐ１の出力経路から取り出される。 Since the switch 18-1-4 is turned on and the switch 18-2-4 is turned off, the N-channel MOS transistor 27-1 operating in the positive logic is turned on and the N-channel MOS transistor 27-2 is turned off. In summary, among the transistors included in the differential amplifier circuit 20, the P-channel MOS transistor 21-2 and the N-channel MOS transistor 27-2 are turned off, and the others are turned on. As a result, the differential output current is taken out from the output path of the connection point P1.

接続点Ｐ１の出力経路から取り出された差動出力電流は、位相補償ブロック３００−１により位相補償される。ＮチャンネルＭＯＳトランジスタ３１−１がオンとなるため、出力信号は、ソースフォロア回路３０−１からＶｏｕｔ１として取り出される。一部は帰還電流として、帰還回路４０−１を介して差動増幅回路２０の入力端Ｓに戻る。 The differential output current taken out from the output path of the connection point P1 is phase compensated by the phase compensation block 300-1. Since the N-channel MOS transistor 31-1 is turned on, the output signal is taken out as Vout1 from the source follower circuit 30-1. A part of the feedback current returns to the input terminal S of the differential amplifier circuit 20 via the feedback circuit 40-1.

接続点Ｐ２は、ＰチャンネルＭＯＳトランジスタ２１−２、ＮチャンネルＭＯＳトランジスタ２７−２のオフにより電流の経路から遮断されている。このため、接続点Ｐ２の出力経路から位相補償ブロック３００−２やソースフォロア回路３０−２、帰還回路４０−２には電流は流れ込まない。したがって、第１グループスイッチをオンするとき、位相補償ブロック３００−２の影響を排除しやすい構成となっている。また、増幅回路１のスイッチ１８−１−３、１８−２−３、１８−１−４、１８−２−４は、いずれも微弱なゲート電流を制御対象とするスイッチである。このため、スイッチ１８−１−２や１８−２−２のように大きな差動出力電流が流れ込むスイッチに比べて、スイッチ自体の浮遊容量による影響を格段に小さくできる。 The connection point P2 is cut off from the current path by turning off the P-channel MOS transistor 21-2 and the N-channel MOS transistor 27-2. For this reason, no current flows from the output path of the connection point P2 to the phase compensation block 300-2, the source follower circuit 30-2, and the feedback circuit 40-2. Therefore, when the first group switch is turned on, the influence of the phase compensation block 300-2 is easily eliminated. In addition, the switches 18-1-3, 18-2-3, 18-1-4, and 18-2-4 of the amplifier circuit 1 are switches whose control targets are weak gate currents. For this reason, the influence of the stray capacitance of the switch itself can be remarkably reduced as compared with the switch into which a large differential output current flows like the switch 18-1-2 or 18-2-2.

更に、位相補償ブロック３００−２にスイッチ１８−２−２を設け、これをオフすれば、第１グループスイッチがオンのときの位相補償ブロック３００−２の影響をいっそう確実に排除できる。 Furthermore, if the switch 18-2-2 is provided in the phase compensation block 300-2 and is turned off, the influence of the phase compensation block 300-2 when the first group switch is on can be more reliably eliminated.

図４は、帰還回路４０−２を選択したときの増幅回路１における電流の経路を示す模式図である。図４も、フォトダイオード２から出力された電流が入力信号として、ＮチャンネルＭＯＳトランジスタ２３のゲートに流れ込んでいる状態を示す。図４でも、電流の流れる経路を太線で示している。第２グループスイッチ（スイッチ１８−２−１、１８−２−２、１８−２−３、１８−２−４）がオンとなり、ＰチャンネルＭＯＳトランジスタ２１−２、ＮチャンネルＭＯＳトランジスタ２７−２がオンとなる。負論理で動作するＰチャンネルＭＯＳトランジスタ２１−１のゲートにはＶｄｄが印加されるため、ＰチャンネルＭＯＳトランジスタ２１−１はオフとなる。ＰチャンネルＭＯＳトランジスタ２２とＰチャンネルＭＯＳトランジスタ２１−２はカレントミラー回路を形成する。このカレントミラー回路が差動増幅回路２０の能動負荷として機能する。 FIG. 4 is a schematic diagram showing a current path in the amplifier circuit 1 when the feedback circuit 40-2 is selected. FIG. 4 also shows a state in which the current output from the photodiode 2 flows into the gate of the N-channel MOS transistor 23 as an input signal. Also in FIG. 4, a path through which a current flows is indicated by a thick line. The second group switches (switches 18-2-1, 18-2-2, 18-2-3, 18-2-4) are turned on, and the P-channel MOS transistor 21-2 and the N-channel MOS transistor 27-2 are turned on. Turn on. Since Vdd is applied to the gate of the P-channel MOS transistor 21-1 operating in negative logic, the P-channel MOS transistor 21-1 is turned off. P-channel MOS transistor 22 and P-channel MOS transistor 21-2 form a current mirror circuit. This current mirror circuit functions as an active load of the differential amplifier circuit 20.

スイッチ１８−２−４がオンとなり、スイッチ１８−１−４がオフとなるため、正論理で動作するＮチャンネルＭＯＳトランジスタ２７−２はオンとなり、ＮチャンネルＭＯＳトランジスタ２７−１はオフとなる。まとめると、差動増幅回路２０に含まれる各トランジスタのうち、ＰチャンネルＭＯＳトランジスタ２１−１とＮチャンネルＭＯＳトランジスタ２７−１がオフとなり、それ以外はオンとなる。差動出力電流は接続点Ｐ２の出力経路から取り出される。 Since the switch 18-2-4 is turned on and the switch 18-1-4 is turned off, the N-channel MOS transistor 27-2 operating in the positive logic is turned on, and the N-channel MOS transistor 27-1 is turned off. In summary, among the transistors included in the differential amplifier circuit 20, the P-channel MOS transistor 21-1 and the N-channel MOS transistor 27-1 are turned off, and the others are turned on. The differential output current is taken from the output path at the connection point P2.

接続点Ｐ２の出力経路から取り出された差動出力電流は、位相補償ブロック３００−２により位相補償される。ＮチャンネルＭＯＳトランジスタ３１−２がオンとなるため、出力信号は、ソースフォロア回路３０−２からＶｏｕｔ２として取り出される。一部は帰還電流として、帰還回路４０−２を介して差動増幅回路２０の入力端Ｓに戻る。接続点Ｐ１の出力経路は、ＰチャンネルＭＯＳトランジスタ２１−１、ＮチャンネルＭＯＳトランジスタ２７−１のオフにより電流の経路から遮断されている。 The differential output current extracted from the output path of the connection point P2 is phase compensated by the phase compensation block 300-2. Since the N-channel MOS transistor 31-2 is turned on, the output signal is taken out as Vout2 from the source follower circuit 30-2. A part returns to the input terminal S of the differential amplifier circuit 20 through the feedback circuit 40-2 as a feedback current. The output path of the connection point P1 is cut off from the current path by turning off the P-channel MOS transistor 21-1 and the N-channel MOS transistor 27-1.

［実施形態２］
増幅回路１は、フォトダイオード２と同一チップ上に集積することができ、このようなチップは、通常、フォトダイオードＩＣ（ＰＤＩＣ：Photo Diode Integrated Circuit）と呼ばれる。第２の実施形態では、このＰＤＩＣを用いる光記録再生装置の回路構成の具体例を挙げ、さらに、この光記録再生装置内において用いられる光ピックアップの構成について説明する。 [Embodiment 2]
The amplifier circuit 1 can be integrated on the same chip as the photodiode 2, and such a chip is usually called a photodiode IC (PDIC: Photo Diode Integrated Circuit). In the second embodiment, a specific example of the circuit configuration of an optical recording / reproducing apparatus using this PDIC will be given, and further, the configuration of an optical pickup used in the optical recording / reproducing apparatus will be described.

図５は、光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣ１００の外観例を示す図である。同図に示すＰＤＩＣ１００は、光記録再生装置の中でも特にＣＤ／ＤＶＤ／ＢＤコンパチブルレコーダーに用いられるものであり、２０個のフォトダイオード（Ａ，Ｂ，Ｃ，Ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｆ１，Ｆ２，Ｆ３，Ｆ４，ａ，ｂ，ｃ，ｄ，ｅ１，ｅ２，ｆ１，ｆ２）を備える。各フォトダイオードは、それぞれ受光部Ｒ−１〜６のいずれかに配置されている。 FIG. 5 is a diagram showing an example of the appearance of the PDIC 100 used in an optical recording / reproducing apparatus that performs recording / reproducing of an optical disc. The PDIC 100 shown in the figure is used for a CD / DVD / BD compatible recorder among optical recording / reproducing apparatuses, and includes 20 photodiodes (A, B, C, D, E1, E2, E3, E4, etc.). F1, F2, F3, F4, a, b, c, d, e1, e2, f1, f2). Each photodiode is disposed in any one of the light receiving portions R-1 to R-6.

受光部Ｒ−１〜３はＢＤ／ＤＶＤ記録再生用である。受光部Ｒ−１は４つのフォトダイオードＡ，Ｂ，Ｃ，Ｄにより構成され、ＢＤまたはＤＶＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−２は４つのフォトダイオードＥ１，Ｅ２，Ｅ３，Ｅ４により構成され、ＢＤまたはＤＶＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−３は４つのフォトダイオードＦ１，Ｆ２，Ｆ３，Ｆ４により構成され、ＢＤまたはＤＶＤで反射したサブビームＳＢ２を受光する。 The light receiving parts R-1 to R-3 are for BD / DVD recording / reproduction. The light receiving unit R-1 includes four photodiodes A, B, C, and D, and receives the main beam MB reflected by the BD or DVD. The light receiving unit R-2 includes four photodiodes E1, E2, E3, and E4, and receives the sub beam SB1 reflected from the BD or DVD. The light receiving unit R-3 includes four photodiodes F1, F2, F3, and F4, and receives the sub beam SB2 reflected by the BD or DVD.

受光部Ｒ−４〜６はＣＤ記録再生用である。受光部Ｒ−４は４つのフォトダイオードａ，ｂ，ｃ，ｄにより構成され、ＣＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−５は２つのフォトダイオードｅ１，ｅ２により構成され、ＣＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−６は２つのフォトダイオードｆ１，ｆ２により構成され、ＣＤで反射したサブビームＳＢ２を受光する。 The light receiving parts R-4 to 6 are for CD recording / reproduction. The light receiving unit R-4 is composed of four photodiodes a, b, c, and d, and receives the main beam MB reflected by the CD. The light receiving unit R-5 includes two photodiodes e1 and e2, and receives the sub beam SB1 reflected by the CD. The light receiving unit R-6 includes two photodiodes f1 and f2, and receives the sub beam SB2 reflected by the CD.

図６及び図７は、増幅回路１を含む上記ＰＤＩＣ１００の内部回路構成を示す図である。なお、図６及び図７は、２つの図で１つのＰＤＯＣ１００の内部回路構成を示しており、実際には図６の下部と図７の上部とがつながっている。各フォトダイオードにかかる回路構成には互いに類似している部分が多いので、以下では、フォトダイオードＡ及びフォトダイオードａに着目して説明を行うこととする。 6 and 7 are diagrams showing an internal circuit configuration of the PDIC 100 including the amplifier circuit 1. 6 and 7 show the internal circuit configuration of one PDOC 100 in the two diagrams, and the lower part of FIG. 6 and the upper part of FIG. 7 are actually connected. Since there are many parts that are similar to each other in the circuit configuration of each photodiode, the following description will be made by paying attention to the photodiode A and the photodiode a.

図６に示す回路４４は、フォトダイオードＡ及びフォトダイオードａの他、第１の実施形態で説明した増幅回路１を含み、さらにスイッチ４１及びリミッタ回路４２を含んで構成される。 The circuit 44 shown in FIG. 6 includes the amplifier circuit 1 described in the first embodiment in addition to the photodiode A and the photodiode a, and further includes a switch 41 and a limiter circuit 42.

増幅回路１の反転入力端子（−）（＝差動増幅回路２０の反転入力端子（−））には、外部からの制御に応じたスイッチ４１の動作により、記録再生対象メディアがＢＤ又はＤＶＤである場合にフォトダイオードＡが接続され、記録再生対象メディアがＣＤである場合にフォトダイオードａが接続される。一方、増幅回路１の非反転入力端子（＋）（＝差動増幅回路２０の非反転入力端子（＋））には、所定電圧の電源Ｖｓが接続される。これらの構成により、増幅回路１は、フォトダイオードの出力信号に増幅処理を施す。 At the inverting input terminal (−) of the amplifier circuit 1 (= the inverting input terminal (−) of the differential amplifier circuit 20), the recording / playback target medium is BD or DVD by the operation of the switch 41 according to the control from the outside. In some cases, the photodiode A is connected, and when the recording / playback target medium is a CD, the photodiode a is connected. On the other hand, a power supply Vs having a predetermined voltage is connected to the non-inverting input terminal (+) of the amplifier circuit 1 (= the non-inverting input terminal (+) of the differential amplifier circuit 20). With these configurations, the amplifier circuit 1 performs an amplification process on the output signal of the photodiode.

増幅回路１内のスイッチ１８−１−１、１８−１−２、１８−１−３、１８−１−４、１８−２−１、１８−２−２、１８−２−３、１８−２−４（図６では図示していない）のオンオフは、ゲイン制御部５５により制御される。ゲイン制御部５５は、外部からの指示に従ってハイ信号又はロー信号を生成することにより各スイッチ１８を制御する。 Switches 18-1-1, 18-1-2, 18-1-3, 18-1-4, 18-2-1, 18-2-2, 18-2-3, 18- in the amplifier circuit 1 On / off of 2-4 (not shown in FIG. 6) is controlled by the gain control unit 55. The gain control unit 55 controls each switch 18 by generating a high signal or a low signal in accordance with an instruction from the outside.

リミッタ回路４２は、増幅回路１から出力された信号の振幅が所定の最大値を超えている場合、超えた分の振幅をクリップして、後段に出力する。 When the amplitude of the signal output from the amplifier circuit 1 exceeds a predetermined maximum value, the limiter circuit 42 clips the excess amplitude and outputs it to the subsequent stage.

リミッタ回路４２の出力信号は、端子ＶＡ／Ｖａから出力されるとともに、合成回路６７にも入力される。端子ＶＡ／Ｖａからの出力信号は、図示しない制御回路において、光スポットのデフォーカスやトラックからのずれを検出するためのサーボ信号として用いられる。 The output signal of the limiter circuit 42 is output from the terminals VA / Va and also input to the synthesis circuit 67. An output signal from the terminal VA / Va is used as a servo signal for detecting defocusing of the light spot or deviation from the track in a control circuit (not shown).

合成回路６７には、上記リミッタ回路４２の出力信号の他、フォトダイオードＢ，Ｃ，Ｄ又はフォトダイオードｂ，ｃ，ｄからも同様にリミッタ回路の出力信号が入力される。これらの各出力信号は合成され、端子ＶＲＦＰ及び端子ＶＲＦＮから出力される。なお、端子ＶＲＦＰ及び端子ＶＲＦＮの出力信号は互いに逆相となる。こうして出力される信号は、図示しない制御回路において、記録されているデータを示すデータ信号として用いられる。 In addition to the output signal of the limiter circuit 42, the output signal of the limiter circuit is similarly input to the combining circuit 67 from the photodiodes B, C, and D or the photodiodes b, c, and d. These output signals are combined and output from the terminal VRFP and the terminal VRFN. Note that the output signals of the terminal VRFP and the terminal VRFN are out of phase with each other. The signal output in this way is used as a data signal indicating recorded data in a control circuit (not shown).

図８は、上記ＰＤＩＣ１００を備える光ピックアップ１０１の構成を示す模式図である。光ピックアップ１０１は、レーザ光源１０２と、レーザ光源１０２からのレーザービームを複数に分割する回折格子１０３と、回折格子１０３から出射されたレーザービームを平行光にするコリメートレンズ１０４と、平行光とされたレーザービームを光ディスク２００側へ導くミラー１０５と、ミラー１０５で反射されたレーザービームを円偏光に変換して対物レンズ１０６に入射する１／４波長板１１０と、１／４波長板１１０から入射されたレーザービームをディスク面に収束させる対物レンズ１０６と、光ディスク２００により反射されミラー１０５でさらに反射された光をＰＤＩＣ１００側へ導くビームスプリッタ１０７と、ビームスプリッタ１０７からの反射光を収束させるアナモフィックレンズ１０８と、アナモフィックレンズ１０８によって収束された反射光を受光するＰＤＩＣ１００とを備えている。ＰＤＩＣ１００は、上述したように２０個のフォトダイオードを備え、各フォトダイオードは、上記反射光を受光して光電変換し、反射光の強度に応じた電圧信号を出力する。 FIG. 8 is a schematic diagram showing a configuration of an optical pickup 101 including the PDIC 100. As shown in FIG. The optical pickup 101 includes a laser light source 102, a diffraction grating 103 that divides the laser beam from the laser light source 102 into a plurality of beams, a collimator lens 104 that converts the laser beam emitted from the diffraction grating 103 into parallel light, and parallel light. A mirror 105 that guides the laser beam to the optical disc 200 side, a quarter-wave plate 110 that converts the laser beam reflected by the mirror 105 into circularly polarized light and enters the objective lens 106, and enters from the quarter-wave plate 110 An objective lens 106 for converging the laser beam to the disk surface, a beam splitter 107 for guiding the light reflected by the optical disk 200 and further reflected by the mirror 105 to the PDIC 100 side, and an anamorphic lens for converging the reflected light from the beam splitter 107 108 and Anamorphic Len And a PDIC100 receiving reflected lights converged by 108. The PDIC 100 includes 20 photodiodes as described above, and each photodiode receives the reflected light, performs photoelectric conversion, and outputs a voltage signal corresponding to the intensity of the reflected light.

なお、光ディスク２００に対する対物レンズ１０６の位置は、対物レンズ駆動装置１０９によって高精度に制御される。詳細には、対物レンズ１０６をフォーカス方向へ駆動することにより、光ディスク２００の記録面にビームスポットの焦点を合わせるフォーカス補正が行われ、トラッキング方向へ駆動することにより、光ディスク２００のトラックにビームスポットを追従させるトラッキング補正が行われる。また、タンジェンシャル方向を回転軸にして対物レンズ１０６をトラッキング方向に回転させることにより、ディスクの反りに対応するチルト角の補正が行われる。 Note that the position of the objective lens 106 with respect to the optical disc 200 is controlled with high accuracy by the objective lens driving device 109. Specifically, by driving the objective lens 106 in the focus direction, focus correction is performed to focus the beam spot on the recording surface of the optical disc 200, and by driving in the tracking direction, the beam spot is applied to the track of the optical disc 200. Tracking correction to follow is performed. Further, the tilt angle corresponding to the warp of the disk is corrected by rotating the objective lens 106 in the tracking direction with the tangential direction as the rotation axis.

以上、実施の形態に基づいて、増幅回路の特性を改善するための方法について説明した。増幅回路１は、帰還回路４０の選択に応じて、差動増幅回路２０から差動出力電流が取り出されるべき接続点（Ｐ１、Ｐ２）、いいかえれば、差動出力電流の出力経路そのものが変更される。そして各接続点に位相補償ブロック３００を接続している。いわば、差動出力電流の出口が分離されているため、差動出力電流の一部が無関係な位相補償ブロック３００に流れ込みにくい構成となっている。帰還回路４０のインピーダンスによって電圧増幅特性が変化するが、電圧増幅特性に応じて零点調整のための位相補償に最適なキャパシタも異なる。各中間点（Ｑ１、Ｑ２）にそれぞれ異なる位相補償ブロック３００を設けることにより、帰還回路４０の選択に応じて最適な位相補償を実現しやすくなる。 The method for improving the characteristics of the amplifier circuit has been described above based on the embodiment. According to the selection of the feedback circuit 40, the amplifier circuit 1 changes the connection points (P1, P2) from which the differential output current should be extracted from the differential amplifier circuit 20, in other words, the output path itself of the differential output current. The The phase compensation block 300 is connected to each connection point. In other words, since the differential output current outlet is separated, a part of the differential output current is difficult to flow into the irrelevant phase compensation block 300. Although the voltage amplification characteristic varies depending on the impedance of the feedback circuit 40, the optimum capacitor for phase compensation for zero adjustment varies depending on the voltage amplification characteristic. By providing different phase compensation blocks 300 at the respective intermediate points (Q1, Q2), it becomes easy to realize optimum phase compensation according to the selection of the feedback circuit 40.

差動増幅回路２０の内部的なスイッチ１８は、差動出力電流のような大電流ではなく、ゲート電流のような小さな電流を制御対象としている。このため、スイッチ１８−１−３、１８−２−３、１８−１−４、１８−２−４が浮遊容量要素を有するとしても、その影響は現れにくい構成となる。 The internal switch 18 of the differential amplifier circuit 20 controls not a large current such as a differential output current but a small current such as a gate current. For this reason, even if the switches 18-1-3, 18-2-3, 18-1-4, and 18-2-4 have stray capacitance elements, the influence thereof hardly appears.

図９は、増幅回路１の電流電圧変換ゲインについてのボード線図である。横軸は周波数を対数軸にて示す。縦軸は、帰還回路４０−１を選択したとき抵抗１６−１−１にかかる電圧とフォトダイオード２の入力電流の比率を示している。実線（ａ）は増幅回路１、点線（ｂ）は増幅回路１００１のように出力経路を１系統とした増幅回路の特性を示す。実線（ａ）の場合においては−３ｄＢとなるカットオフ周波数は１２５ＭＨｚであり、点線（ｂ）の場合においては１０３ＭＨｚであった。すなわち、帰還回路４０に応じて出力経路を切り換えることにより、使用可能な周波数帯域が拡大されている。 FIG. 9 is a Bode diagram for the current-voltage conversion gain of the amplifier circuit 1. The horizontal axis indicates the frequency on a logarithmic axis. The vertical axis indicates the ratio of the voltage applied to the resistor 16-1-1 and the input current of the photodiode 2 when the feedback circuit 40-1 is selected. The solid line (a) shows the characteristics of the amplifier circuit 1 and the dotted line (b) shows the characteristics of the amplifier circuit having one output path such as the amplifier circuit 1001. In the case of the solid line (a), the cutoff frequency of −3 dB was 125 MHz, and in the case of the dotted line (b), it was 103 MHz. That is, the usable frequency band is expanded by switching the output path according to the feedback circuit 40.

図１０は、増幅回路１の利得についてのボード線図である。帰還回路４０−１を選択しているとする。横軸は周波数を対数軸にて示す。縦軸は、オペアンプ１０のオープンループゲインを示す。実線（ｃ）は増幅回路１、点線（ｄ）は増幅回路１００１のように出力経路を１系統とした増幅回路の特性を示す。オペアンプ１０の利得についても周波数特性が改善している。 FIG. 10 is a Bode diagram for the gain of the amplifier circuit 1. It is assumed that the feedback circuit 40-1 is selected. The horizontal axis indicates the frequency on a logarithmic axis. The vertical axis represents the open loop gain of the operational amplifier 10. The solid line (c) indicates the characteristics of the amplifier circuit 1 and the dotted line (d) indicates the characteristics of the amplifier circuit having one output path such as the amplifier circuit 1001. The frequency characteristics of the gain of the operational amplifier 10 are also improved.

図１１は、増幅回路１の位相についてのボード線図である。帰還回路４０−１を選択しているとする。横軸は周波数を対数軸にて示す。縦軸は、オペアンプ１０の入力信号（Ｖｉｎ）に対する出力信号（Ｖｏｕｔ）の位相を示す。実線（ｅ）は増幅回路１、点線（ｆ）は増幅回路１００１のように出力経路を１系統とした増幅回路の特性を示す。オペアンプ１０の位相についても周波数特性が改善している。 FIG. 11 is a Bode diagram for the phase of the amplifier circuit 1. It is assumed that the feedback circuit 40-1 is selected. The horizontal axis indicates the frequency on a logarithmic axis. The vertical axis represents the phase of the output signal (Vout) with respect to the input signal (Vin) of the operational amplifier 10. The solid line (e) indicates the characteristics of the amplifier circuit 1 and the dotted line (f) indicates the characteristics of the amplifier circuit having one output path such as the amplifier circuit 1001. The frequency characteristic of the phase of the operational amplifier 10 is also improved.

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、いろいろな変形および変更が本発明の特許請求範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。 The present invention has been described based on the embodiments. It will be understood by those skilled in the art that the embodiments are illustrative, and that various modifications and changes are possible within the scope of the claims of the present invention, and that such modifications and changes are also within the scope of the claims of the present invention. By the way. Accordingly, the description and drawings herein are to be regarded as illustrative rather than restrictive.

なお、請求項に記載の第１の電流供給経路は、第１の実施形態において、ＶｄｄからＰチャンネルＭＯＳトランジスタ２１に至る経路が対応する。同様に、第２の電流供給経路は、第１の実施の形態において、ＶｄｄからＰチャンネルＭＯＳトランジスタ２２に至る経路が対応する。請求項に記載の第１、第２、第３、第４のスイッチは、第１の実施形態において、スイッチ１８−１−３と１８−２−３のセット、１８−１−１と１８−２−１のセット、１８−１−２と１８−２−２のセット、１８−１−４と１８−２−４のセットがそれぞれ対応する。これら請求項に記載の各構成要件が果たすべき機能は、各実施形態において示された各部材の単体もしくはそれらの連係によって実現されることも当業者には理解されるところである。 The first current supply path described in the claims corresponds to the path from Vdd to the P-channel MOS transistor 21 in the first embodiment. Similarly, the second current supply path corresponds to the path from Vdd to the P-channel MOS transistor 22 in the first embodiment. In the first embodiment, the first, second, third, and fourth switches described in the claims are a set of switches 18-1-3 and 18-2-3, 18-1-1 and 18-, A set of 2-1, a set of 18-1-2 and 18-2-2, and a set of 18-1-4 and 18-2-4 correspond to each other. It should also be understood by those skilled in the art that the functions to be performed by the constituent elements described in the claims are realized by a single member or a combination of the members shown in the embodiments.

１増幅回路
２フォトダイオード
１４基準電圧源
１６抵抗
１７キャパシタ
１８スイッチ
２０差動増幅回路
２１、２２ＰチャンネルＭＯＳトランジスタ
２３、２４、２６、２７、３１ＮチャンネルＭＯＳトランジスタ
２５定電流源
３０ソースフォロア回路
３２定電流源
４０帰還回路
４２リミッタ回路
６７合成回路
７４浮遊容量
７６バイアス電圧源
１００ＰＤＩＣ
１０２レーザー光源
１０３回折格子
１０５ミラー
２００光ディスク
３００位相補償ブロック DESCRIPTION OF SYMBOLS 1 Amplifier circuit 2 Photodiode 14 Reference voltage source 16 Resistance 17 Capacitor 18 Switch 20 Differential amplifier circuit 21, 22 P channel MOS transistor 23, 24, 26, 27, 31 N channel MOS transistor 25 Constant current source 30 Source follower circuit 32 Constant current source 40 Feedback circuit 42 Limiter circuit 67 Composite circuit 74 Floating capacitance 76 Bias voltage source 100 PDIC
102 Laser light source 103 Diffraction grating 105 Mirror 200 Optical disk 300 Phase compensation block

Claims

First and second input transistors that receive an input signal on one side and a reference signal on the other side, and a plurality of first current supply circuits that supply an operating current to the first input transistor, A differential amplifier circuit from which an output signal is taken out from each connection point between the plurality of first current supply circuits and the first input transistor;
A first switch for activating any of the plurality of first current supply circuits and selecting the connection point from which the output signal is to be extracted;
A plurality of capacitors connected to each of the plurality of connection points, each for compensating the phase of an output signal extracted from the corresponding connection point;
A plurality of source follower circuits respectively receiving the output signals from a plurality of connection points;
A plurality of feedback circuits provided between an output terminal of each of the plurality of source follower circuits and the one of the first and second input transistors;
A second switch for selecting any of the plurality of feedback circuits,
The amplifying circuit, wherein the first and second switches are switches interlocking with each other.

The plurality of feedback circuits are circuits having different impedances from each other,
2. The amplifier circuit according to claim 1, wherein the plurality of capacitors are capacitors having different capacitances corresponding to voltage amplification characteristics of the plurality of feedback circuits.

A third switch for selecting any of the plurality of capacitors;
3. The amplifier circuit according to claim 1, wherein the third switch is a switch that works in conjunction with the first and second switches.

The differential amplifier circuit further includes a second current supply circuit that supplies an operating current to the second input transistor,
The second current supply circuit constitutes an input side of a current mirror circuit, and the first current supply circuit activated by the first switch constitutes an output side of the current mirror circuit. Item 4. The amplifier circuit according to any one of Items 1 to 3.

A plurality of fourth transistors that are inserted in each of the paths from the first input transistor to the plurality of first current supply circuits and that conduct the path when a predetermined bias voltage is applied;
A fourth switch for controlling application of the bias voltage to the fourth transistor;
The fourth switch applies the bias voltage to the fourth transistor on the path from the first current supply circuit activated by the first switch to the first input transistor. The amplifier circuit according to any one of claims 1 to 4, wherein the amplifier circuit is a switch interlocking with the first switch.

The amplifier circuit according to claim 1, wherein the input signal is an output signal of a photodiode.

A first and a second input transistors that receive an input signal on one side and a reference signal on the other side, and a differential amplifier circuit that outputs an output signal from one of a plurality of output paths;
A first switch for selecting the output path from which the output signal is to be extracted;
A plurality of capacitors provided in each of the plurality of output paths for compensating the phase of the output signal;
A plurality of source follower circuits provided in each of the plurality of output paths and receiving the output signal;
A plurality of feedback paths that are provided in each of the plurality of source follower circuits and connect the input ends of the differential amplifier circuits from the output ends of the source follower circuits;
A second switch for selecting any of the plurality of feedback circuits,
The amplifying circuit, wherein the first and second switches are switches interlocking with each other.

A photodiode that receives the laser beam, and an amplifier circuit that amplifies the output signal of the photodiode;
The amplifier circuit is
First and second input transistors that receive an input signal on one side and a reference signal on the other side, and a plurality of first current supply circuits that supply an operating current to the first input transistor, A differential amplifier circuit from which an output signal is taken out from each connection point between the plurality of first current supply circuits and the first input transistor;
A first switch for activating any of the plurality of first current supply circuits and selecting the connection point from which the output signal is to be extracted;
A plurality of capacitors connected to each of the plurality of connection points, each for compensating the phase of an output signal extracted from the corresponding connection point;
A plurality of source follower circuits respectively receiving the output signals from a plurality of connection points;
A plurality of feedback circuits provided between an output terminal of each of the plurality of source follower circuits and the one of the first and second input transistors;
A second switch for selecting any of the plurality of feedback circuits,
The optical pickup according to claim 1, wherein the first and second switches are switches interlocking with each other.