JP5169941B2

JP5169941B2 - Amplifier circuit and optical pickup provided with the same

Info

Publication number: JP5169941B2
Application number: JP2009076650A
Authority: JP
Inventors: 慶太宮地
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2009-03-26
Filing date: 2009-03-26
Publication date: 2013-03-27
Anticipated expiration: 2029-03-26
Also published as: JP2010232838A

Description

本発明は増幅回路に関し、特に、フォトダイオードの出力信号の増幅に好適な増幅回路及びこれを備える光ピックアップに関する。 The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit suitable for amplification of an output signal of a photodiode and an optical pickup including the same.

ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ブルーレイディスク（Blu-ray Disc）（登録商標）等の光ディスクへのデータの記録及び再生を行う光記録再生装置は光ピックアップを備える。光ピックアップには、光源であるレーザーダイオード（Laser Diode）や、光ディスクが反射したレーザービームを受光するフォトダイオード（Photo Diode）などが備えられている。フォトダイオードは、受光したレーザービームを電気信号に変換する素子であり、その出力信号を参照することにより光ディスクに記録されている情報を読み取ることが可能となる（たとえば、特許文献１参照）。 An optical recording / reproducing apparatus for recording and reproducing data on an optical disc such as a CD (Compact Disc), a DVD (Digital Versatile Disc), and a Blu-ray Disc (registered trademark) includes an optical pickup. The optical pickup includes a laser diode that is a light source, a photodiode that receives a laser beam reflected by an optical disk, and the like. The photodiode is an element that converts a received laser beam into an electrical signal, and information recorded on the optical disk can be read by referring to the output signal (see, for example, Patent Document 1).

フォトダイオードの出力信号は極めて微弱であることから、これを外部に出力するためには、増幅回路が必要である。したがって、光ピックアップにはこのような増幅回路（受光アンプ）も搭載されることになる。 Since the output signal of the photodiode is extremely weak, an amplifier circuit is required to output it to the outside. Therefore, such an amplifier circuit (light receiving amplifier) is also mounted on the optical pickup.

特開２０００−３３２５４６号公報JP 2000-332546 A

増幅回路の電圧増幅率（利得）は、帰還経路の抵抗値によって変化する。そこで、増幅回路に抵抗値が異なる複数の帰還経路を設け、これらのうちのいずれかを選択するように構成しておけば、単一の増幅回路により複数の電圧増幅率を実現できる。帰還経路には抵抗だけではなく位相補償用のキャパシタが設けられることがある。 The voltage amplification factor (gain) of the amplifier circuit varies depending on the resistance value of the feedback path. Therefore, if a plurality of feedback paths having different resistance values are provided in the amplifier circuit and any one of them is selected, a plurality of voltage amplification factors can be realized by a single amplifier circuit. In some cases, not only a resistor but also a phase compensation capacitor is provided in the feedback path.

たとえば、帰還経路Ａ、Ｂを備える増幅回路を想定する。増幅回路から出力される電流は、帰還経路ＡまたはＢを介して入力段に戻る(以下、このような入力段に戻る電流を「帰還電流」とよぶ）。帰還経路Ａが選択されるときには帰還経路Ｂは遮断される。帰還経路Ｂが選択されるときには帰還経路Ａが遮断される。 For example, an amplifier circuit including feedback paths A and B is assumed. The current output from the amplifier circuit returns to the input stage via the feedback path A or B (hereinafter, the current returning to the input stage is referred to as “feedback current”). When the return path A is selected, the return path B is blocked. When the feedback path B is selected, the feedback path A is blocked.

帰還経路Ａを導通させ、帰還経路Ｂを遮断すれば、設計上、帰還経路Ａだけに帰還電流が流れ込み、帰還経路Ｂに帰還電流が流れ込むことはない。しかし、帰還経路Ｂに設けられるキャパシタが浮遊容量を介してグラウンドと導通すると、未使用であるべき帰還経路Ｂに帰還電流の一部が漏出する可能性がある。この場合、帰還経路Ｂの浮遊容量が影響し、応答速度などの面において増幅回路としての特性が劣化する可能性があると本発明者は認識した。 If the feedback path A is made conductive and the feedback path B is cut off, the feedback current flows only into the feedback path A and the feedback current does not flow into the feedback path B by design. However, if the capacitor provided in the feedback path B is electrically connected to the ground via the stray capacitance, a part of the feedback current may leak to the feedback path B that should not be used. In this case, the present inventor has recognized that the stray capacitance of the feedback path B has an effect and the characteristics as an amplifier circuit may be deteriorated in terms of response speed and the like.

本発明の主たる目的は、増幅回路、特に、光ピックアップに用いられる増幅回路の特性を改善するための技術、を提供することにある。 A main object of the present invention is to provide an amplifying circuit, in particular, a technique for improving the characteristics of an amplifying circuit used in an optical pickup.

本発明のある態様は増幅回路に関する。この増幅回路は、入力信号が供給される差動増幅回路と、差動増幅回路の出力を受けるソースフォロア回路と、ソースフォロア回路の出力端、差動増幅回路の入力端、差動増幅回路の出力端とソースフォロア回路の入力端の間の中間端点のそれぞれと接続される複数の帰還経路ブロックと、中間端点から一以上の帰還経路ブロックへの導通を遮断するための解放スイッチを備える。帰還経路ブロックは、一端がソースフォロア回路の出力端、他端が差増増幅回路の入力端に接続される帰還抵抗と、帰還抵抗に直列に接続される選択スイッチと、一端が中間端点、他端が帰還抵抗の他端と接続されるキャパシタを含む。また、解放スイッチは、中間端点から一以上の帰還経路ブロックに含まれるキャパシタに至る経路に間挿される。 One embodiment of the present invention relates to an amplifier circuit. The amplifier circuit includes a differential amplifier circuit to which an input signal is supplied, a source follower circuit that receives an output of the differential amplifier circuit, an output terminal of the source follower circuit, an input terminal of the differential amplifier circuit, and a differential amplifier circuit. A plurality of feedback path blocks connected to each of the intermediate end points between the output end and the input end of the source follower circuit, and a release switch for interrupting conduction from the intermediate end point to one or more feedback path blocks. The feedback path block has one end connected to the output end of the source follower circuit, the other end connected to the input end of the differential amplifier circuit, a selection switch connected in series with the feedback resistor, one end connected to the intermediate end, It includes a capacitor whose end is connected to the other end of the feedback resistor. The release switch is inserted in a path from the intermediate end point to a capacitor included in one or more feedback path blocks.

このような態様によれば、解放スイッチにより、差動増幅回路から出力される電流が、未選択の帰還経路ブロックに含まれるキャパシタにまで流れ込むのを抑制できる。いいかえれば、未選択のキャパシタが形成する浮遊容量の影響を排除しやすくなる。これにより、応答速度や位相特性、周波数帯域といった増幅回路の特性(以下、まとめて「増幅特性」とよぶ）を向上させやすくなる。 According to such an aspect, the release switch can suppress the current output from the differential amplifier circuit from flowing into the capacitors included in the unselected feedback path block. In other words, it becomes easy to eliminate the influence of stray capacitance formed by unselected capacitors. This facilitates improving the characteristics of the amplifier circuit such as response speed, phase characteristics, and frequency band (hereinafter collectively referred to as “amplification characteristics”).

複数の帰還経路ブロックは、互いに異なる静電容量のキャパシタを含み、解放スイッチは、少なくとも、中間端点から複数の帰還経路ブロックのうち最も静電容量が大きいキャパシタを含む帰還経路ブロックに至る経路に間挿されてもよい。 The plurality of feedback path blocks include capacitors having different capacitances, and the release switch is provided at least on the path from the intermediate end point to the feedback path block including the capacitor having the largest capacitance among the plurality of feedback path blocks. It may be inserted.

静電容量の大きいキャパシタほど、電極面積が大きい分、大きな浮遊容量を発生させやすい。いいかえれば、静電容量の大きなキャパシタが形成する浮遊容量の増幅特性に対する影響は大きなものとなりやすい。そこで、少なくとも、大静電容量のキャパシタへの導通を遮断するための手段として解放スイッチを設けてやれば、増幅特性を効率的に改善しやすい。 A capacitor having a large capacitance is likely to generate a large stray capacitance due to a large electrode area. In other words, the influence of the stray capacitance formed by the capacitor having a large capacitance on the amplification characteristics tends to be large. Therefore, if at least a release switch is provided as a means for interrupting conduction to a capacitor having a large capacitance, it is easy to efficiently improve amplification characteristics.

中間端点から複数の帰還経路ブロックに至る経路である中間帰還経路は、複数の帰還経路ブロックのうち最も静電容量が小さいキャパシタを含む帰還経路ブロックに至る第１の経路と、中間端点から複数の帰還経路ブロックのうち最も静電容量が大きいキャパシタを含む帰還経路ブロックに至る第２の経路に分岐し、解放スイッチは、中間帰還経路のうち、第２の経路部分に間挿されてもよい。 The intermediate feedback path, which is a path from the intermediate endpoint to the plurality of feedback path blocks, includes a first path to the feedback path block including the capacitor having the smallest capacitance among the plurality of feedback path blocks, and a plurality of paths from the intermediate endpoint to the plurality of feedback path blocks. The feedback switch may branch to a second path that reaches the feedback path block including the capacitor having the largest capacitance among the feedback path blocks, and the release switch may be inserted in the second path portion of the intermediate feedback path.

最小静電容量のキャパシタを含む帰還経路ブロックを使用しているときには、最大静電容量のキャパシタが生じさせる浮遊容量の影響は相対的に大きくなりやすい。そこで、最小静電容量のキャパシタを含む帰還経路ブロックを使用しているときには、最大静電容量のキャパシタを含む帰還経路ブロックへの導通を解放スイッチにより遮断することにより、増幅特性を効率的に改善しやすくなる。「第２の経路」は、最小静電容量キャパシタを含む帰還経路ブロック以外の帰還経路ブロックに至る経路であればよい。たとえば、第２の経路は、最大静電容量のキャパシタを含む帰還経路ブロックに至る経路だけでなく、２番目に大きい静電容量のキャパシタを含む帰還経路ブロックに至る経路とも共通化された経路であってもよい。 When a feedback path block including a capacitor having a minimum capacitance is used, the influence of the stray capacitance generated by the capacitor having the maximum capacitance tends to be relatively large. Therefore, when the feedback path block including the capacitor with the minimum capacitance is used, the amplification characteristic is efficiently improved by blocking the conduction to the feedback path block including the capacitor with the maximum capacitance by the release switch. It becomes easy to do. The “second path” may be a path that reaches a feedback path block other than the feedback path block including the minimum capacitance capacitor. For example, the second path is a path that is shared not only with the path leading to the feedback path block including the capacitor with the maximum capacitance but also with the path leading to the feedback path block including the capacitor with the second largest capacitance. There may be.

入力信号はフォトダイオードの出力信号であってもよい。このような態様によれば、フォトダイオードの出力信号を増幅するための増幅回路の応答特性を向上させやすくなる。 The input signal may be an output signal of a photodiode. According to such an aspect, it becomes easy to improve the response characteristic of the amplifier circuit for amplifying the output signal of the photodiode.

本発明の別の態様は、レーザービームを受光するフォトダイオードと、フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップに関する。この増幅回路は、入力信号が供給される差動増幅回路と、差動増幅回路の出力を受けるソースフォロア回路と、ソースフォロア回路の出力端、差動増幅回路の入力端、差動増幅回路の出力端とソースフォロア回路の入力端の間の中間端点のそれぞれと接続される複数の帰還経路ブロックと、中間端点から一以上の帰還経路ブロックへの導通を遮断するための解放スイッチを備える。帰還経路ブロックは、一端がソースフォロア回路の出力端、他端が差増増幅回路の入力端に接続される帰還抵抗と、帰還抵抗に直列に接続される選択スイッチと、一端が中間端点、他端が帰還抵抗の他端と接続されるキャパシタを含む。また、解放スイッチは、中間端点から一以上の帰還経路ブロックに含まれるキャパシタに至る経路に間挿される。 Another aspect of the present invention relates to an optical pickup including a photodiode that receives a laser beam and an amplifier circuit that amplifies an output signal of the photodiode. The amplifier circuit includes a differential amplifier circuit to which an input signal is supplied, a source follower circuit that receives an output of the differential amplifier circuit, an output terminal of the source follower circuit, an input terminal of the differential amplifier circuit, and a differential amplifier circuit. A plurality of feedback path blocks connected to each of the intermediate end points between the output end and the input end of the source follower circuit, and a release switch for interrupting conduction from the intermediate end point to one or more feedback path blocks. The feedback path block has one end connected to the output end of the source follower circuit, the other end connected to the input end of the differential amplifier circuit, a selection switch connected in series with the feedback resistor, one end connected to the intermediate end, It includes a capacitor whose end is connected to the other end of the feedback resistor. The release switch is inserted in a path from the intermediate end point to a capacitor included in one or more feedback path blocks.

このような態様によれば、光ピックアップ内の増幅回路の応答特性を向上させやすくなる。 According to such an aspect, it becomes easy to improve the response characteristic of the amplifier circuit in the optical pickup.

本発明によれば、増幅回路、特に、光ピックアップに用いられる増幅回路の特性を改善する上で効果がある。 The present invention is effective in improving the characteristics of an amplifier circuit, particularly an amplifier circuit used in an optical pickup.

増幅回路の詳細を示す回路図である。It is a circuit diagram which shows the detail of an amplifier circuit. 図２（ａ）は、図１に示す増幅回路に含まれるキャパシタの構造図である。図２（ｂ）は、図１に示す増幅回路に含まれるキャパシタの等価回路図である。FIG. 2A is a structural diagram of a capacitor included in the amplifier circuit shown in FIG. FIG. 2B is an equivalent circuit diagram of a capacitor included in the amplifier circuit shown in FIG. 図１に示す増幅回路において、浮遊容量に基づく電流の漏れを説明するための模式図である。FIG. 2 is a schematic diagram for explaining current leakage based on stray capacitance in the amplifier circuit shown in FIG. 1. 図１、図３に示した増幅回路に解放スイッチを追加した第１の実施形態にかかる増幅回路の回路図である。FIG. 4 is a circuit diagram of an amplifier circuit according to a first embodiment in which a release switch is added to the amplifier circuit shown in FIGS. 1 and 3. 図１、図３に示した増幅回路における帰還経路ブロックそれぞれに解放スイッチを追加した第２の実施形態にかかる増幅回路の回路図である。FIG. 4 is a circuit diagram of an amplifier circuit according to a second embodiment in which a release switch is added to each feedback path block in the amplifier circuit shown in FIGS. 1 and 3. 光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣの外観例を示す図である。1 is a diagram showing an example of the appearance of a PDIC used in an optical recording / reproducing apparatus that performs recording / reproduction of an optical disc. 図４の増幅回路を含むＰＤＩＣの内部回路構成を示す第１の図である。FIG. 5 is a first diagram illustrating an internal circuit configuration of a PDIC including the amplifier circuit of FIG. 4. 図４の増幅回路を含むＰＤＩＣの内部回路構成を示す第２の図である。FIG. 5 is a second diagram showing an internal circuit configuration of a PDIC including the amplifier circuit of FIG. 4. 図７、図８のＰＤＩＣを備える光ピックアップの構成を示す模式図である。It is a schematic diagram which shows the structure of an optical pick-up provided with PDIC of FIG. 7, FIG. 図４に示す増幅回路の電流電圧変換ゲインについてのボード線図である。FIG. 5 is a Bode diagram for a current-voltage conversion gain of the amplifier circuit shown in FIG. 4. 図４に示す増幅回路の利得についてのボード線図である。FIG. 5 is a Bode diagram for the gain of the amplifier circuit shown in FIG. 4. 図４に示す増幅回路の位相についてのボード線図である。FIG. 5 is a Bode diagram for the phase of the amplifier circuit shown in FIG. 4.

図１は、増幅回路１ａとフォトダイオード２の基本構成を示す図である。増幅回路１ａは、帰還経路ブロック４０−１、４０−２、４０−３（以下、まとめていうときには、単に「帰還経路ブロック４０」とよぶ。）により、電圧増幅率を変更可能に形成された増幅回路として想定したものである。まず、図１から図３に関連して、増幅回路１ａの構成および問題点について説明する。そのあと、これらの問題点を解決するための増幅回路１ｂ、１ｃの構成を図４、図５に関連して説明する。 FIG. 1 is a diagram showing the basic configuration of the amplifier circuit 1 a and the photodiode 2. The amplifier circuit 1a is an amplifier formed so that the voltage amplification factor can be changed by feedback path blocks 40-1, 40-2, and 40-3 (hereinafter simply referred to as "feedback path block 40"). It is assumed as a circuit. First, the configuration and problems of the amplifier circuit 1a will be described with reference to FIGS. Then, the configuration of the amplifier circuits 1b and 1c for solving these problems will be described with reference to FIGS.

増幅回路１ａはオペアンプ１０を含む。オペアンプ１０は差動増幅回路２０およびソースフォロア回路３０を含み、これらは従属接続されている。差動増幅回路２０の反転入力端子（−）にはフォトダイオード２が接続され、差動増幅回路２０の非反転入力端子（＋）には基準電圧源１４が接続される。増幅回路１ａは、ソースフォロア回路３０の出力端と差動増幅回路２０の反転入力端子（−）とを接続する帰還経路ブロック４０−１、４０−２、４０−３を備える。帰還経路ブロック４０−１は、抵抗１６−１（帰還抵抗）とキャパシタ１７−１を含む。以下、抵抗１６−１、１６−２、１６−３をまとめていうときには、単に「抵抗１６」とよぶ。キャパシタ１７、選択スイッチ１８についても同様である。これらの構成により、増幅回路１ａはいわゆる反転増幅回路を構成している。 The amplifier circuit 1 a includes an operational amplifier 10. The operational amplifier 10 includes a differential amplifier circuit 20 and a source follower circuit 30, which are connected in cascade. The photodiode 2 is connected to the inverting input terminal (−) of the differential amplifier circuit 20, and the reference voltage source 14 is connected to the non-inverting input terminal (+) of the differential amplifier circuit 20. The amplifier circuit 1a includes feedback path blocks 40-1, 40-2, and 40-3 that connect the output terminal of the source follower circuit 30 and the inverting input terminal (−) of the differential amplifier circuit 20. The feedback path block 40-1 includes a resistor 16-1 (feedback resistor) and a capacitor 17-1. Hereinafter, when the resistors 16-1, 16-2, and 16-3 are collectively referred to, they are simply referred to as “resistor 16”. The same applies to the capacitor 17 and the selection switch 18. With these configurations, the amplifier circuit 1a forms a so-called inverting amplifier circuit.

フォトダイオード２は、光ディスクにて反射したレーザービームを受光し、光電変換を行う素子である。一例では、フォトダイオード２はＰＮダイオード、逆バイアス電源、抵抗を含んで構成され、ＰＮダイオードにレーザービームが当たることによって抵抗の両端の電圧が変動する。この電圧は所定の電圧値（バイアス電圧）を基準として上下に変動し、フォトダイオード２の出力Ｖｉｎとなる。以下では、このバイアス電圧は１．６５Ｖであるとする。 The photodiode 2 is an element that receives a laser beam reflected by the optical disc and performs photoelectric conversion. In one example, the photodiode 2 includes a PN diode, a reverse bias power source, and a resistor, and the voltage across the resistor varies when the PN diode hits the laser beam. This voltage fluctuates up and down with a predetermined voltage value (bias voltage) as a reference and becomes the output Vin of the photodiode 2. Hereinafter, this bias voltage is assumed to be 1.65V.

フォトダイオード２の出力Ｖｉｎはまず差動増幅回路２０に供給され、さらに差動増幅回路２０の出力がソースフォロア回路３０に供給される。これらの構成により、増幅回路１ａは、フォトダイオード２の出力Ｖｉｎを増幅して出力する。その結果、増幅回路１ａの出力Ｖｏｕｔには、受光したレーザービームの強度に応じた出力が得られる。 The output Vin of the photodiode 2 is first supplied to the differential amplifier circuit 20, and the output of the differential amplifier circuit 20 is further supplied to the source follower circuit 30. With these configurations, the amplifier circuit 1a amplifies and outputs the output Vin of the photodiode 2. As a result, an output corresponding to the intensity of the received laser beam is obtained as the output Vout of the amplifier circuit 1a.

差動増幅回路２０は、カレントミラー接続されたＰチャンネルＭＯＳ（Metal Oxide Semiconductor）トランジスタ２１、２２と、ＰチャンネルＭＯＳトランジスタ２１、２２にそれぞれ直列接続されたＮチャンネルＭＯＳトランジスタ２３、２４と、ＮチャンネルＭＯＳトランジスタ２３、２４のソースに接続された定電流源２５を含む。ＮチャンネルＭＯＳトランジスタ２３のゲートはフォトダイオード２に接続され、ＮチャンネルＭＯＳトランジスタ２４のゲートは基準電圧源１４に接続されている。基準電圧源１４はフォトダイオード２のバイアス電圧と同値の電圧（１．６５Ｖ）を発生する。差動増幅回路２０の出力は、ＰチャンネルＭＯＳトランジスタ２１とＮチャンネルＭＯＳトランジスタ２３の接続点から取り出される。 The differential amplifier circuit 20 includes P-channel MOS (Metal Oxide Semiconductor) transistors 21 and 22 connected in a current mirror, N-channel MOS transistors 23 and 24 connected in series to the P-channel MOS transistors 21 and 22, and an N-channel, respectively. A constant current source 25 connected to the sources of the MOS transistors 23 and 24 is included. The gate of the N channel MOS transistor 23 is connected to the photodiode 2, and the gate of the N channel MOS transistor 24 is connected to the reference voltage source 14. The reference voltage source 14 generates a voltage (1.65 V) equal to the bias voltage of the photodiode 2. The output of the differential amplifier circuit 20 is taken out from the connection point between the P channel MOS transistor 21 and the N channel MOS transistor 23.

ソースフォロア回路３０は、差動増幅回路２０の出力がゲートに供給されるＮチャンネルＭＯＳトランジスタ３１と、ＮチャンネルＭＯＳトランジスタ３１のソースに接続された定電流源３２によって構成されている。ソースフォロア回路３０の出力は、ＮチャンネルＭＯＳトランジスタ３１のソースから取り出され、増幅回路１ａの出力Ｖｏｕｔとなる。ＮチャンネルＭＯＳトランジスタ３１は、いわゆるデプレッション型のＭＯＳトランジスタである。すなわち、ＮチャンネルＭＯＳトランジスタ３１のしきい値電圧Ｖｔｈはゼロまたはマイナス値である。 The source follower circuit 30 includes an N channel MOS transistor 31 to which the output of the differential amplifier circuit 20 is supplied to the gate, and a constant current source 32 connected to the source of the N channel MOS transistor 31. The output of the source follower circuit 30 is taken out from the source of the N-channel MOS transistor 31 and becomes the output Vout of the amplifier circuit 1a. The N-channel MOS transistor 31 is a so-called depletion type MOS transistor. That is, the threshold voltage Vth of the N-channel MOS transistor 31 is zero or a negative value.

ＰチャンネルＭＯＳトランジスタ２１、２２の各ソース、およびＮチャンネルＭＯＳトランジスタ３１のドレインには電源電圧Ｖｄｄが供給される。 The power supply voltage Vdd is supplied to the sources of the P channel MOS transistors 21 and 22 and the drain of the N channel MOS transistor 31.

ここで、増幅回路１ａの電圧増幅率は、抵抗１６の抵抗値とフォトダイオード２の内部抵抗値の調節により、適宜設定される。ただし、フォトダイオード２の出力電圧がバイアス電圧の電圧値１．６５Ｖである場合、電圧増幅率にかかわらず、ソースフォロア回路３０の出力電圧（ＮチャンネルＭＯＳトランジスタ３１のソース電圧）は約１．６５Ｖ程度となる。 Here, the voltage amplification factor of the amplifier circuit 1 a is appropriately set by adjusting the resistance value of the resistor 16 and the internal resistance value of the photodiode 2. However, when the output voltage of the photodiode 2 is a bias voltage value of 1.65V, the output voltage of the source follower circuit 30 (source voltage of the N-channel MOS transistor 31) is about 1.65V regardless of the voltage amplification factor. It will be about.

ＮチャンネルＭＯＳトランジスタ３１のしきい値電圧をＶｔｈとすると、ＮチャンネルＭＯＳトランジスタ３１のゲート電圧は、Ｖｏｕｔ＋Ｖｔｈで与えられる。増幅回路１ａのＮチャンネルＭＯＳトランジスタ３１はデプレッション型であるため、Ｖｔｈ≦０である。したがって、ＮチャンネルＭＯＳトランジスタ３１のゲート電圧は、ソース電圧とほぼ同じか、むしろこれよりも低くなる。たとえば、しきい値電圧Ｖｔｈがほぼ０Ｖであるとすると、ＮチャンネルＭＯＳトランジスタ３１のゲート電圧は出力Ｖｏｕｔの電圧とほぼ一致することになる。その結果、出力Ｖｏｕｔの電圧が約１．６５Ｖであるとすれば、トランジスタ３１のゲート電圧も約１．６５Ｖとなる。 When the threshold voltage of N channel MOS transistor 31 is Vth, the gate voltage of N channel MOS transistor 31 is given by Vout + Vth. Since the N-channel MOS transistor 31 of the amplifier circuit 1a is a depletion type, Vth ≦ 0. Therefore, the gate voltage of the N-channel MOS transistor 31 is almost the same as the source voltage or rather lower than this. For example, if the threshold voltage Vth is approximately 0 V, the gate voltage of the N-channel MOS transistor 31 substantially matches the voltage of the output Vout. As a result, if the voltage of the output Vout is about 1.65V, the gate voltage of the transistor 31 is also about 1.65V.

増幅回路１ａでは、ＮチャンネルＭＯＳトランジスタ３１としてデプレッション型のＭＯＳトランジスタを用いているが、エンハンスメント型のＭＯＳトランジスタを用いることも可能である。なお、ＮチャンネルＭＯＳトランジスタ３１の代わりに、ＮＰＮバイポーラトランジスタを使用することも可能である。また、増幅回路１ａを構成するＭＯＳトランジスタのそれぞれをバイポーラトランジスタで代用することも可能である。 In the amplifier circuit 1a, a depletion-type MOS transistor is used as the N-channel MOS transistor 31, but an enhancement-type MOS transistor can also be used. An NPN bipolar transistor can be used in place of the N-channel MOS transistor 31. Each of the MOS transistors constituting the amplifier circuit 1a can be replaced with a bipolar transistor.

各帰還経路ブロック４０は、抵抗１６、キャパシタ１７および選択スイッチ１８を含む。キャパシタ１７はゼロ点調整による位相補償と進み位相補償とを実現するためのものである。ここでは、帰還経路ブロック４０は３個であるとして説明するが、２個でも、あるいは４個以上であっても基本的な原理は同様である。 Each feedback path block 40 includes a resistor 16, a capacitor 17 and a selection switch 18. The capacitor 17 is for realizing the phase compensation by the zero point adjustment and the lead phase compensation. Here, the description will be made assuming that there are three return path blocks 40, but the basic principle is the same regardless of whether there are two or four or more.

増幅回路１ａは、複数の帰還経路ブロック４０を備える。各帰還経路ブロック４０に含まれる抵抗１６の抵抗値は互いに異なる。このため、いずれの帰還経路ブロック４０を使用するかによって、増幅回路１ａの電圧増幅率を変更できる。帰還経路ブロック４０−１に含まれる抵抗１６−１は、一端がソースフォロア回路３０の出力端Ｅに接続され、他端は選択スイッチ１８−１を介して差動増幅回路２０の入力端Ｓ、より具体的には、差動増幅回路２０の反転入力端子（−）に接続される。選択スイッチ１８−１は、抵抗１６−１から入力端Ｓに至る経路に間挿される。同様にして、帰還経路ブロック４０−２の抵抗１６−２も、一端は出力端Ｅに接続され、他端は選択スイッチ１８−２を介して差動増幅回路２０の入力端Ｓに接続される。帰還経路ブロック４０−３の抵抗１６−３についても同様である。 The amplifier circuit 1a includes a plurality of feedback path blocks 40. The resistance values of the resistors 16 included in each feedback path block 40 are different from each other. Therefore, the voltage amplification factor of the amplifier circuit 1a can be changed depending on which feedback path block 40 is used. The resistor 16-1 included in the feedback path block 40-1 has one end connected to the output terminal E of the source follower circuit 30, and the other end connected to the input terminal S of the differential amplifier circuit 20 via the selection switch 18-1. More specifically, it is connected to the inverting input terminal (−) of the differential amplifier circuit 20. The selection switch 18-1 is inserted in a path from the resistor 16-1 to the input terminal S. Similarly, one end of the resistor 16-2 of the feedback path block 40-2 is connected to the output end E, and the other end is connected to the input end S of the differential amplifier circuit 20 via the selection switch 18-2. . The same applies to the resistor 16-3 of the feedback path block 40-3.

帰還経路ブロック４０−１に含まれるキャパシタ１７−１は、一端が差動増幅回路２０の出力端Ｅとソースフォロア回路３０の入力端Ｓの間の中間端点Ｍに接続され、他端は同図に示す端点Ｂ１にて抵抗１６−１と接続される。したがって、キャパシタ１７−１は、抵抗１６−１と同様、選択スイッチ１８−１を介して入力端Ｓと接続されている。帰還経路ブロック４０−２のキャパシタ１７−２、帰還経路ブロック４０−３のキャパシタ１７−３についても同様であり、端点Ｂ２、Ｂ３によりそれぞれ抵抗１６−２、１６−３と接続されている。 One end of the capacitor 17-1 included in the feedback path block 40-1 is connected to the intermediate end point M between the output end E of the differential amplifier circuit 20 and the input end S of the source follower circuit 30, and the other end is the same diagram. Is connected to the resistor 16-1 at the end point B1 shown in FIG. Therefore, the capacitor 17-1 is connected to the input terminal S through the selection switch 18-1 similarly to the resistor 16-1. The same applies to the capacitor 17-2 of the feedback path block 40-2 and the capacitor 17-3 of the feedback path block 40-3, which are connected to the resistors 16-2 and 16-3 by the end points B2 and B3, respectively.

増幅回路１ａの使用に際しては、選択スイッチ１８−１〜１８−３のいずれかのみを導通(以下、「オン」とよぶ）させる。たとえば、選択スイッチ１８−１がオンされるときには、選択スイッチ１８−２、１８−３はオフとする。各帰還経路ブロック４０に含まれる抵抗１６の抵抗値は、抵抗１６−１が最も大きく、抵抗１６−２、抵抗１６−３の順に小さくなる。電圧増幅率（利得）は、帰還経路ブロック４０における抵抗１６の抵抗値が大きいほど高くなる。したがって、高利得動作時には選択スイッチ１８−１、中利得動作時には選択スイッチ１８−２、低利得動作時には選択スイッチ１８−３をオンすればよい。 When the amplifier circuit 1a is used, only one of the selection switches 18-1 to 18-3 is turned on (hereinafter referred to as “on”). For example, when the selection switch 18-1 is turned on, the selection switches 18-2 and 18-3 are turned off. The resistance value of the resistor 16 included in each feedback path block 40 is the largest in the resistor 16-1 and decreases in the order of the resistor 16-2 and the resistor 16-3. The voltage amplification factor (gain) increases as the resistance value of the resistor 16 in the feedback path block 40 increases. Therefore, the selection switch 18-1 may be turned on during high gain operation, the selection switch 18-2 during medium gain operation, and the selection switch 18-3 during low gain operation.

キャパシタ１７−１の容量Ｃｆｂ１、キャパシタ１７−２の容量Ｃｆｂ２、キャパシタ１７−２の容量Ｃｆｂ３は、それぞれ式（１）、（２）、（３）で表される。Ｒｆｂ１、Ｒｆｂ２、Ｒｆｂ３は、それぞれ抵抗１６−１及び抵抗１６−２、抵抗１６−３の抵抗値である。ＣＴはフォトダイオードの容量、ωはピーク周波数である。

The capacitance Cfb1 of the capacitor 17-1, the capacitance Cfb2 of the capacitor 17-2, and the capacitance Cfb3 of the capacitor 17-2 are expressed by equations (1), (2), and (3), respectively. Rfb1, Rfb2, and Rfb3 are resistance values of the resistor 16-1, the resistor 16-2, and the resistor 16-3, respectively. CT is the capacitance of the photodiode, and ω is the peak frequency.

帰還経路ブロック４０−１〜４０−３を同一周波数帯域で動作させることを前提とするならば、上記の式からも明らかなように、各帰還経路ブロック４０に含まれるキャパシタ１７の静電容量は、キャパシタ１７−３が最も大きく、キャパシタ１７−２、キャパシタ１７−３の順に小さくなる。 Assuming that the feedback path blocks 40-1 to 40-3 are operated in the same frequency band, the capacitance of the capacitor 17 included in each feedback path block 40 is, as is apparent from the above formula, as follows. The capacitor 17-3 is the largest, and the capacitor 17-2 and the capacitor 17-3 become smaller in this order.

増幅回路１ａでは、外部信号によっていずれかの選択スイッチ１８を選択することにより、使用対象となる帰還経路ブロック４０を切り換える。選択スイッチ１８の選択により、抵抗１６とあわせて位相補償用のキャパシタ１７も切り換えられる。 In the amplifier circuit 1a, the feedback path block 40 to be used is switched by selecting one of the selection switches 18 according to an external signal. By selection of the selection switch 18, the phase compensation capacitor 17 is switched together with the resistor 16.

キャパシタ１７は、特に限定されるものではないが、半導体基板上に形成されているとする。キャパシタ１７−１の中間端点Ｍ側の端点をａ（図１参照）、選択スイッチ１８−１側の端点をｂ（図１参照）として、次の図２においてキャパシタ１７の構造を説明する。 The capacitor 17 is not particularly limited, but is assumed to be formed on a semiconductor substrate. The structure of the capacitor 17 will be described with reference to FIG.

図２（ａ）は、キャパシタ１７の具体的な構造を示す図である。図２（ｂ）はキャパシタ１７の等価回路図である。キャパシタ１７では、電極５２や電極５３とｎ層５４で酸化膜等の絶縁層５０を挟んだ構造となっている。電極５２と電極５３は、アルミニウムにより形成される。電極５２は、キャパシタ１７−１の端点ａに対応する。電極５３は、キャパシタ１７−１の端点ｂに対応する。電極５３は、コンタクト孔５５を介して、ｎ層５４のＮエピタキシャル層５７と接続される。ｎ層５４は、ｐ層５６上にウェル（Well）として形成される。ここでは、ｐ層５６はグラウンド電位に設定されている。 FIG. 2A is a diagram showing a specific structure of the capacitor 17. FIG. 2B is an equivalent circuit diagram of the capacitor 17. The capacitor 17 has a structure in which an insulating layer 50 such as an oxide film is sandwiched between the electrode 52 and the electrode 53 and the n layer 54. The electrodes 52 and 53 are made of aluminum. The electrode 52 corresponds to the end point a of the capacitor 17-1. The electrode 53 corresponds to the end point b of the capacitor 17-1. The electrode 53 is connected to the N epitaxial layer 57 of the n layer 54 through the contact hole 55. The n layer 54 is formed as a well on the p layer 56. Here, the p layer 56 is set to the ground potential.

ｎ層５４とｐ層５６のＰＮ接合により、ｎ層５４とｐ層５６の境界付近には空乏層が形成される。空乏層は、キャリアが極端に少ない領域であるため、絶縁体に近い特性を示す。この結果、Ｎエピタキシャル層５７とｐ層５６（グラウンド電位）の間にはキャパシタとしての効果が発生し、浮遊容量Ｃｐ１が生じる。また、電極５２（配線）とｐ層５６（グラウンド電位）の間にも浮遊容量Ｃｐ２が生じる。したがって、電極として機能するｎ層５４の結線によらず浮遊容量が存在することになる。なお、静電容量の大きなキャパシタ１７−３の場合には、キャパシタ１７の電極として機能するｎ層５４の面積が大きいため浮遊容量Ｃｐ１も大きなものとなりやすい。ただし、浮遊容量Ｃｐ２は、配線と基板との間に存在する絶縁層の厚みがキャパシタを形成する絶縁層より厚く、かつ、配線の総面積が小さいので空乏層に起因する浮遊容量Ｃｐ１より一般的には小さいものとなる。 Due to the PN junction between the n layer 54 and the p layer 56, a depletion layer is formed near the boundary between the n layer 54 and the p layer 56. Since the depletion layer is a region with extremely few carriers, the depletion layer exhibits characteristics close to those of an insulator. As a result, an effect as a capacitor occurs between the N epitaxial layer 57 and the p layer 56 (ground potential), and a stray capacitance Cp1 is generated. A stray capacitance Cp2 is also generated between the electrode 52 (wiring) and the p layer 56 (ground potential). Therefore, stray capacitance exists regardless of the connection of the n layer 54 functioning as an electrode. In the case of the capacitor 17-3 having a large capacitance, the stray capacitance Cp1 tends to be large because the area of the n layer 54 functioning as the electrode of the capacitor 17 is large. However, the stray capacitance Cp2 is more general than the stray capacitance Cp1 caused by the depletion layer because the thickness of the insulating layer existing between the wiring and the substrate is thicker than the insulating layer forming the capacitor and the total area of the wiring is small. It will be small.

図３は、図１に示す増幅回路において、浮遊容量による電流漏出を説明するための模式図である。ここでは、選択スイッチ１８−１をオンし、それ以外の選択スイッチ１８−２、１８−３をオフしている。すなわち、帰還経路ブロック４０−１が選択されている。以下においては、帰還経路ブロック４０−１のように選択されている帰還経路ブロック４０を「使用ブロック」、帰還経路ブロック４０−２、４０−３のように選択されていない帰還経路ブロック４０を「未使用ブロック」とよぶ。 FIG. 3 is a schematic diagram for explaining current leakage due to stray capacitance in the amplifier circuit shown in FIG. Here, the selection switch 18-1 is turned on, and the other selection switches 18-2 and 18-3 are turned off. That is, the feedback path block 40-1 is selected. In the following description, the selected feedback path block 40 such as the feedback path block 40-1 is “used block”, and the unselected feedback path block 40 such as the feedback path blocks 40-2 and 40-3 is “ It is called “unused block”.

理想的には、差動増幅回路２０から出力された電流の一部はソースフォロア回路３０のＮチャンネルＭＯＳトランジスタ３１に流れ、残りは中間端点Ｍからキャパシタ１７−１、オンされている選択スイッチ１８−１を介して差動増幅回路２０の入力端Ｓに帰還する。以下、このような中間端点Ｍから帰還経路ブロック４０に向かって流れる電流を「中間帰還電流」とよぶ。中間帰還電流は、図３に示す第０経路６４を通って帰還経路ブロック４０に向かう。選択スイッチ１８−２、１８−３はオフされているため、第０経路６４の中間帰還電流は、すべて図３に示す第１経路６６に向かい、キャパシタ１７−１、選択スイッチ１８−１を通り、入力端Ｓに向かうことが想定される。しかし、実際には、中間帰還電流の一部は、使用ブロック（帰還経路ブロック４０−１）だけでなく未使用ブロック（帰還経路ブロック４０−１、４０−２）にも流れ込む。 Ideally, a part of the current output from the differential amplifier circuit 20 flows to the N-channel MOS transistor 31 of the source follower circuit 30, and the rest from the intermediate end point M to the capacitor 17-1, the selection switch 18 turned on. The signal is fed back to the input terminal S of the differential amplifier circuit 20 through -1. Hereinafter, such a current flowing from the intermediate end point M toward the feedback path block 40 is referred to as an “intermediate feedback current”. The intermediate feedback current travels toward the feedback path block 40 through the 0th path 64 shown in FIG. Since the selection switches 18-2 and 18-3 are off, all the intermediate feedback currents in the zeroth path 64 are directed to the first path 66 shown in FIG. 3 and pass through the capacitor 17-1 and the selection switch 18-1. It is assumed that it goes to the input terminal S. However, in practice, a part of the intermediate feedback current flows not only in the used block (feedback path block 40-1) but also in the unused block (feedback path blocks 40-1 and 40-2).

より具体的には、第０経路６４を流れる中間帰還電流の多くは第１経路６６に向かうが、一部は第２経路６８の方向にも流れる。選択スイッチ１８−２はオフであるため、キャパシタ１７−２に流れ込んだ中間帰還電流（第３経路７４）が差動増幅回路２０の入力端Ｓまで流れ込むことはない。しかし、キャパシタ１７−２とグラウンドとの間に浮遊容量６０−２が発生するため、キャパシタ１７−２はグラウンドと浮遊容量６０−２を介して導通することになる。このため、キャパシタ１７−２に向かって流れ出た中間帰還電流の一部は、浮遊容量６０−２を介してグラウンドに漏れてしまう（図３の第１漏出経路７８）。 More specifically, most of the intermediate feedback current flowing through the zeroth path 64 is directed to the first path 66, but part of the intermediate feedback current also flows toward the second path 68. Since the selection switch 18-2 is off, the intermediate feedback current (third path 74) that has flowed into the capacitor 17-2 does not flow to the input terminal S of the differential amplifier circuit 20. However, since the stray capacitance 60-2 is generated between the capacitor 17-2 and the ground, the capacitor 17-2 becomes conductive through the ground and the stray capacitance 60-2. For this reason, a part of the intermediate feedback current that flows out toward the capacitor 17-2 leaks to the ground through the stray capacitance 60-2 (first leakage path 78 in FIG. 3).

同様にして、選択スイッチ１８−３はオフであるため、キャパシタ１７−３に流れ込んだ中間帰還電流（第４経路７６）が差動増幅回路２０の入力端Ｓまで流れ込むことはない。しかし、キャパシタ１７−３とグラウンドとの間に浮遊容量６０−３が発生するため、キャパシタ１７−３はグラウンドと浮遊容量６０−３を介して導通することになる。このため、キャパシタ１７−３に向かって流れ出た中間帰還電流の一部は、浮遊容量６０−３を介してグラウンドに漏れてしまう（図３の第２漏出経路８２）。設計上想定していない浮遊容量６０が増幅回路１ａの位相特性等に影響し、増幅回路１ａの増幅特性劣化要因となっている可能性がある。静電容量が最も大きいキャパシタ１７−３に起因する浮遊容量６０−３は、特に、大きな値となる可能性がある。 Similarly, since the selection switch 18-3 is OFF, the intermediate feedback current (fourth path 76) that has flowed into the capacitor 17-3 does not flow to the input terminal S of the differential amplifier circuit 20. However, since the stray capacitance 60-3 is generated between the capacitor 17-3 and the ground, the capacitor 17-3 becomes conductive through the ground and the stray capacitance 60-3. For this reason, a part of the intermediate feedback current that flows out toward the capacitor 17-3 leaks to the ground via the stray capacitance 60-3 (second leakage path 82 in FIG. 3). There is a possibility that the stray capacitance 60 that is not assumed in the design affects the phase characteristics of the amplifier circuit 1a and the like, and is a cause of deterioration of the amplification characteristics of the amplifier circuit 1a. In particular, the stray capacitance 60-3 caused by the capacitor 17-3 having the largest capacitance may have a large value.

以下、添付の図面を参照しながら、本発明の好ましい実施の形態について説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

［実施形態１］
図４は、図１、図３に示した増幅回路１ａに解放スイッチ７０を追加した第１の実施形態にかかる増幅回路１ｂの回路図である。解放スイッチ７０は、帰還経路ブロック４０−１が使用ブロックであるときに、中間帰還電流が未使用ブロックである帰還経路ブロック４０−２、４０−３に流れ込むのを阻止するためのスイッチである。選択スイッチ１８−１がオンのときには解放スイッチ７０をオフし、選択スイッチ１８−２、１８−３のいずれかがオンのときには解放スイッチ７０はオンされる。図４に示すように、第１の実施形態にかかる増幅回路１ｂにおいては、第０経路６４が第１経路６６と第２経路６８に分岐したとき、第２経路６８への中間帰還電流の流入を制御するために、第２経路６８の部分に間挿される。 [Embodiment 1]
FIG. 4 is a circuit diagram of an amplifier circuit 1b according to the first embodiment in which a release switch 70 is added to the amplifier circuit 1a shown in FIGS. The release switch 70 is a switch for preventing the intermediate feedback current from flowing into the feedback path blocks 40-2 and 40-3 that are unused blocks when the feedback path block 40-1 is a used block. The release switch 70 is turned off when the selection switch 18-1 is on, and the release switch 70 is turned on when any of the selection switches 18-2 and 18-3 is on. As shown in FIG. 4, in the amplifier circuit 1 b according to the first embodiment, when the zeroth path 64 branches into the first path 66 and the second path 68, the intermediate feedback current flows into the second path 68. In order to control the second path 68.

帰還経路ブロック４０−１が使用ブロックの場合：選択スイッチ１８−１はオン、選択スイッチ１８−２、１８−３はオフとなる。また、解放スイッチ７０もオフとなる。解放スイッチ７０がオフされているため第２経路６８が遮断され、中間帰還電流は帰還経路ブロック４０−２、４０−３に流れ込まない。浮遊容量６０−２、６０−３（図３参照）を介した中間帰還電流の流出を抑制できるため、増幅回路１ａに比べて増幅回路１ｂの増幅特性が向上する。特に、キャパシタ１７−１は最も静電容量が小さいため、帰還経路ブロック４０−１を使用ブロックとするときには浮遊容量６０−２、６０−３の影響を受けやすい。したがって、最小静電容量のキャパシタ１７−１を使用するとき、それ以上の静電容量のキャパシタ１７−２、１７−３の方向に中間帰還電流が向かうのを解放スイッチ７０によって阻止することにより、増幅特性を効率的に改善できる。 When the feedback path block 40-1 is a used block: the selection switch 18-1 is turned on, and the selection switches 18-2 and 18-3 are turned off. The release switch 70 is also turned off. Since the release switch 70 is turned off, the second path 68 is blocked, and the intermediate feedback current does not flow into the feedback path blocks 40-2 and 40-3. Since the outflow of the intermediate feedback current through the stray capacitances 60-2 and 60-3 (see FIG. 3) can be suppressed, the amplification characteristic of the amplifier circuit 1b is improved as compared with the amplifier circuit 1a. In particular, since the capacitor 17-1 has the smallest capacitance, when the feedback path block 40-1 is used, it is easily affected by the stray capacitances 60-2 and 60-3. Therefore, when using the capacitor 17-1 having the minimum capacitance, the release switch 70 prevents the intermediate feedback current from being directed toward the capacitors 17-2 and 17-3 having the higher capacitance. Amplification characteristics can be improved efficiently.

帰還経路ブロック４０−２が使用ブロックの場合：選択スイッチ１８−２と解放スイッチ７０はオンとなり、選択スイッチ１８−１、１８−３はオフとなる。この場合には、中間帰還電流の一部は、帰還経路ブロック４０−１や帰還経路ブロック４０−３にも流れ込むことになる。しかし、キャパシタ１７−１よりもキャパシタ１７−２の方が静電容量が大きいため、キャパシタ１７−１に対する浮遊容量６０の影響に比べれば、キャパシタ１７−２に対する浮遊容量６０の影響は相対的に小さくなる。設計上、解放スイッチ７０の数を増やすのが難しいときには、図４に示すように帰還経路ブロック４０−１と帰還経路ブロック４０−２の間に解放スイッチ７０を設置するのが最も効果的である。解放スイッチ７０を更に追加可能であれば、帰還経路ブロック４０−２と帰還経路ブロック４０−３の間（図３の第４経路７６の部分）にも別の解放スイッチ７０を挿入し、帰還経路ブロック４０−２を使用するときに帰還経路ブロック４０−３に中間帰還電流が流れるのを阻止してもよい。 When the return path block 40-2 is a used block: the selection switch 18-2 and the release switch 70 are turned on, and the selection switches 18-1 and 18-3 are turned off. In this case, part of the intermediate feedback current also flows into the feedback path block 40-1 and the feedback path block 40-3. However, since the capacitance of the capacitor 17-2 is larger than that of the capacitor 17-1, the influence of the stray capacitance 60 on the capacitor 17-2 is relatively smaller than the influence of the stray capacitance 60 on the capacitor 17-1. Get smaller. When it is difficult to increase the number of release switches 70 by design, it is most effective to install release switches 70 between the feedback path block 40-1 and the feedback path block 40-2 as shown in FIG. . If a release switch 70 can be further added, another release switch 70 is also inserted between the feedback path block 40-2 and the feedback path block 40-3 (part of the fourth path 76 in FIG. 3), and the feedback path An intermediate feedback current may be prevented from flowing through the feedback path block 40-3 when using the block 40-2.

帰還経路ブロック４０−３が使用ブロックの場合：選択スイッチ１８−３と解放スイッチ７０はオンとなり、選択スイッチ１８−１、１８−２はオフとなる。この場合には、中間帰還電流の一部は、帰還経路ブロック４０−１、４０−２にも流れ込むことになる。しかし、キャパシタ１７−３は最も静電容量が大きいため、キャパシタ１７−３に対する浮遊容量６０の影響は相対的に小さい。 When the feedback path block 40-3 is a used block: the selection switch 18-3 and the release switch 70 are turned on, and the selection switches 18-1 and 18-2 are turned off. In this case, part of the intermediate feedback current also flows into the feedback path blocks 40-1 and 40-2. However, since the capacitor 17-3 has the largest capacitance, the influence of the stray capacitance 60 on the capacitor 17-3 is relatively small.

増幅回路１ｂの場合、中間端点Ｍからキャパシタ１７−１に至る経路(第０経路６４、第１経路６６）、中間端点Ｍからキャパシタ１７−２に至る経路(第０経路６４、第２経路６８、第３経路７４）、中間端点Ｍからキャパシタ１７−３に至る経路(第０経路６４、第２経路６８、第４経路７６）は一部において共通化されている。したがって、第４経路７６上に解放スイッチ７０を設ければ、帰還経路ブロック４０−３への中間帰還電流の流入を抑制できる。第２経路６８に解放スイッチ７０を設ければ、帰還経路ブロック４０−２、４０−３への中間帰還電流の流入を抑制できる。 In the case of the amplifier circuit 1b, a path from the intermediate end point M to the capacitor 17-1 (0th path 64, first path 66) and a path from the intermediate end point M to the capacitor 17-2 (0th path 64, second path 68). , The third path 74), and the path from the intermediate end point M to the capacitor 17-3 (the 0th path 64, the second path 68, and the fourth path 76) are partially shared. Therefore, if the release switch 70 is provided on the fourth path 76, the inflow of the intermediate feedback current to the feedback path block 40-3 can be suppressed. If the release switch 70 is provided in the second path 68, the inflow of the intermediate feedback current to the feedback path blocks 40-2 and 40-3 can be suppressed.

［実施形態２］
図５は、図１、図３に示した増幅回路１ａにおける帰還経路ブロック４０それぞれに解放スイッチ７０を追加した第２の実施形態にかかる増幅回路１ｃの回路図である。増幅回路１ｂの場合、中間帰還電流は中間端点Ｍから図５に示す第０経路６４を通って第５経路８４、第６経路８６、第７経路８８に分岐する。第５経路８４、第６経路８６、第７経路８８を通る中間帰還電流は、それぞれ、キャパシタ１７−１、１７−２、１７−３に向かう。図４に示した増幅回路１ｂと異なり、増幅回路１ｃにおいては、帰還経路ブロック４０−１、４０−２、４０−３それぞれに解放スイッチ７０−１、７０−２、７０−３が設けられている。より具体的には、解放スイッチ７０−１はキャパシタ１７−１に至る経路（第５経路８４）に間挿され、解放スイッチ７０−２はキャパシタ１７−２に至る経路（第６経路８６）に間挿され、解放スイッチ７０−３はキャパシタ１７−３に至る経路（第７経路８８）に間挿されている。 [Embodiment 2]
FIG. 5 is a circuit diagram of an amplifier circuit 1c according to the second embodiment in which a release switch 70 is added to each of the feedback path blocks 40 in the amplifier circuit 1a shown in FIGS. In the case of the amplifier circuit 1b, the intermediate feedback current branches from the intermediate end point M to the fifth path 84, the sixth path 86, and the seventh path 88 through the zeroth path 64 shown in FIG. The intermediate feedback currents passing through the fifth path 84, the sixth path 86, and the seventh path 88 are directed to the capacitors 17-1, 17-2, and 17-3, respectively. Unlike the amplifier circuit 1b shown in FIG. 4, in the amplifier circuit 1c, release switches 70-1, 70-2, 70-3 are provided in the feedback path blocks 40-1, 40-2, 40-3, respectively. Yes. More specifically, the release switch 70-1 is inserted into a path (fifth path 84) that reaches the capacitor 17-1, and the release switch 70-2 is connected to a path (sixth path 86) that reaches the capacitor 17-2. The release switch 70-3 is inserted in a path (seventh path 88) leading to the capacitor 17-3.

帰還経路ブロック４０−１が使用ブロックの場合：選択スイッチ１８−１はオン、選択スイッチ１８−２、１８−３はオフとなる。また、解放スイッチ７０−１はオン、解放スイッチ７０−２、７０−３はオフとなる。解放スイッチ７０−２、７０−３がオフされているため、中間帰還電流は帰還経路ブロック４０−２、４０−３に流れ込まない。増幅回路１ｂと同様、図１に示した増幅回路１ａに比べて増幅特性が向上する。 When the feedback path block 40-1 is a used block: the selection switch 18-1 is turned on, and the selection switches 18-2 and 18-3 are turned off. Further, the release switch 70-1 is turned on, and the release switches 70-2 and 70-3 are turned off. Since the release switches 70-2 and 70-3 are turned off, the intermediate feedback current does not flow into the feedback path blocks 40-2 and 40-3. Similar to the amplifier circuit 1b, the amplification characteristics are improved as compared with the amplifier circuit 1a shown in FIG.

帰還経路ブロック４０−２が使用ブロックの場合：選択スイッチ１８−２はオン、選択スイッチ１８−１、１８−３はオフとなる。また、解放スイッチ７０−２はオン、解放スイッチ７０−１、７０−３はオフとなる。解放スイッチ７０−１、７０−３がオフされているため、中間帰還電流は帰還経路ブロック４０−１、４０−３に流れ込むことができない。 When the return path block 40-2 is a used block: the selection switch 18-2 is turned on and the selection switches 18-1 and 18-3 are turned off. Further, the release switch 70-2 is turned on, and the release switches 70-1 and 70-3 are turned off. Since the release switches 70-1 and 70-3 are turned off, the intermediate feedback current cannot flow into the feedback path blocks 40-1 and 40-3.

帰還経路ブロック４０−３が使用ブロックの場合：選択スイッチ１８−３はオン、選択スイッチ１８−１、１８−２はオフとなる。また、解放スイッチ７０−３はオン、解放スイッチ７０−１、７０−２はオフとなる。中間帰還電流は、解放スイッチ７０−１、７０−２がオフされているため、帰還経路ブロック４０−１、４０−２に流れ込むことができない。 When the feedback path block 40-3 is a used block: the selection switch 18-3 is turned on and the selection switches 18-1 and 18-2 are turned off. Further, the release switch 70-3 is turned on, and the release switches 70-1 and 70-2 are turned off. The intermediate feedback current cannot flow into the feedback path blocks 40-1 and 40-2 because the release switches 70-1 and 70-2 are turned off.

解放スイッチ７０の数や挿入箇所については、増幅回路の設計要件にしたがって最適数、最適箇所を決定することが好ましい。 As for the number of release switches 70 and insertion positions, it is preferable to determine the optimum number and the optimum location according to the design requirements of the amplifier circuit.

［実施形態３］
増幅回路１ａ〜１ｃは、フォトダイオード２と同一チップ上に集積することができ、このようなチップは、通常、フォトダイオードＩＣ（ＰＤＩＣ：Photo Diode Integrated Circuit）と呼ばれる。第２の実施形態では、このＰＤＩＣを用いる光記録再生装置の回路構成の具体例を挙げ、さらに、この光記録再生装置内において用いられる光ピックアップの構成について説明する。 [Embodiment 3]
The amplifier circuits 1a to 1c can be integrated on the same chip as the photodiode 2, and such a chip is usually called a photodiode IC (PDIC: Photo Diode Integrated Circuit). In the second embodiment, a specific example of the circuit configuration of an optical recording / reproducing apparatus using this PDIC will be given, and further, the configuration of an optical pickup used in the optical recording / reproducing apparatus will be described.

図６は、光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣ１００の外観例を示す図である。同図に示すＰＤＩＣ１００は、光記録再生装置の中でも特にＣＤ／ＤＶＤ／ＢＤコンパチブルレコーダーに用いられるものであり、２０個のフォトダイオード（Ａ，Ｂ，Ｃ，Ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｆ１，Ｆ２，Ｆ３，Ｆ４，ａ，ｂ，ｃ，ｄ，ｅ１，ｅ２，ｆ１，ｆ２）を備える。各フォトダイオードは、それぞれ受光部Ｒ−１〜６のいずれかに配置されている。 FIG. 6 is a diagram showing an example of the appearance of the PDIC 100 used in an optical recording / reproducing apparatus that performs recording / reproduction of an optical disc. The PDIC 100 shown in the figure is used for a CD / DVD / BD compatible recorder among optical recording / reproducing apparatuses, and includes 20 photodiodes (A, B, C, D, E1, E2, E3, E4, etc.). F1, F2, F3, F4, a, b, c, d, e1, e2, f1, f2). Each photodiode is disposed in any one of the light receiving portions R-1 to R-6.

受光部Ｒ−１〜３はＢＤ／ＤＶＤ記録再生用である。受光部Ｒ−１は４つのフォトダイオードＡ，Ｂ，Ｃ，Ｄにより構成され、ＢＤまたはＤＶＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−２は４つのフォトダイオードＥ１，Ｅ２，Ｅ３，Ｅ４により構成され、ＢＤまたはＤＶＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−３は４つのフォトダイオードＦ１，Ｆ２，Ｆ３，Ｆ４により構成され、ＢＤまたはＤＶＤで反射したサブビームＳＢ２を受光する。 The light receiving parts R-1 to R-3 are for BD / DVD recording / reproduction. The light receiving unit R-1 includes four photodiodes A, B, C, and D, and receives the main beam MB reflected by the BD or DVD. The light receiving unit R-2 includes four photodiodes E1, E2, E3, and E4, and receives the sub beam SB1 reflected from the BD or DVD. The light receiving unit R-3 includes four photodiodes F1, F2, F3, and F4, and receives the sub beam SB2 reflected by the BD or DVD.

受光部Ｒ−４〜６はＣＤ記録再生用である。受光部Ｒ−４は４つのフォトダイオードａ，ｂ，ｃ，ｄにより構成され、ＣＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−５は２つのフォトダイオードｅ１，ｅ２により構成され、ＣＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−６は２つのフォトダイオードｆ１，ｆ２により構成され、ＣＤで反射したサブビームＳＢ２を受光する。 The light receiving parts R-4 to 6 are for CD recording / reproduction. The light receiving unit R-4 is composed of four photodiodes a, b, c, and d, and receives the main beam MB reflected by the CD. The light receiving unit R-5 includes two photodiodes e1 and e2, and receives the sub beam SB1 reflected by the CD. The light receiving unit R-6 includes two photodiodes f1 and f2, and receives the sub beam SB2 reflected by the CD.

図７と図８は、増幅回路１ｂを含む上記ＰＤＩＣ１００の内部回路構成を示す図である。なお、図７と図８は、２つの図で１つのＰＤＩＣ１００の内部回路構成を示しており、実際には図７の下部と図８の上部とがつながっている。各フォトダイオードにかかる回路構成には互いに類似している部分が多いので、以下では、フォトダイオードＡ及びフォトダイオードａに着目して説明を行うこととする。 7 and 8 are diagrams showing an internal circuit configuration of the PDIC 100 including the amplifier circuit 1b. 7 and 8 show the internal circuit configuration of one PDIC 100 in the two diagrams, and the lower part of FIG. 7 and the upper part of FIG. 8 are actually connected. Since there are many parts that are similar to each other in the circuit configuration of each photodiode, the following description will be made by paying attention to the photodiode A and the photodiode a.

図７に示す回路４２は、フォトダイオードＡおよびフォトダイオードａの他、オペアンプ１０、抵抗１６−１、抵抗１６−２、キャパシタ１７−１、キャパシタ１７−２、選択スイッチ１８−１、選択スイッチ１８−２、切換スイッチ４１、リミッタ回路４４を含んで構成される。オペアンプ１０、抵抗１６−１、抵抗１６−２、キャパシタ１７−１、キャパシタ１７−２、選択スイッチ１８−１、選択スイッチ１８−２は第１の実施形態で説明したものであり、図４に示した増幅回路１ｂを構成している。もちろん、図５に示した増幅回路１ｃであってもよい。ここでは、帰還経路ブロック４０を２つだけ示しているが、３つ以上である場合についても基本的な原理は同様である。 7 includes an operational amplifier 10, a resistor 16-1, a resistor 16-2, a capacitor 17-1, a capacitor 17-2, a selection switch 18-1, and a selection switch 18 in addition to the photodiode A and the photodiode a. -2, a changeover switch 41 and a limiter circuit 44. The operational amplifier 10, the resistor 16-1, the resistor 16-2, the capacitor 17-1, the capacitor 17-2, the selection switch 18-1, and the selection switch 18-2 are those described in the first embodiment. The amplifier circuit 1b shown is configured. Of course, the amplifier circuit 1c shown in FIG. 5 may be used. Here, only two feedback path blocks 40 are shown, but the basic principle is the same when there are three or more feedback path blocks.

オペアンプ１０の反転入力端子（−）には、外部からの制御に応じた切換スイッチ４１の動作により、記録再生対象メディアがＢＤまたはＤＶＤである場合にフォトダイオードＡが接続され、記録再生対象メディアがＣＤである場合にフォトダイオードａが接続される。一方、オペアンプ１０の非反転入力端子（＋）には、所定電圧の電源Ｖｓが接続される。オペアンプ１０および抵抗１６を含んで構成される増幅回路１ｃは、フォトダイオードの出力信号に増幅処理を施す。 The inverting input terminal (−) of the operational amplifier 10 is connected to the photodiode A when the recording / reproduction target medium is BD or DVD by the operation of the changeover switch 41 according to the control from the outside. In the case of CD, the photodiode a is connected. On the other hand, a power supply Vs having a predetermined voltage is connected to the non-inverting input terminal (+) of the operational amplifier 10. The amplifier circuit 1c including the operational amplifier 10 and the resistor 16 performs an amplification process on the output signal of the photodiode.

選択スイッチ１８−１および選択スイッチ１８−２のオン・オフはゲイン制御部７２により制御される。ゲイン制御部７２は、外部からの指示に従ってハイ信号またはロー信号を生成することにより各選択スイッチ１８および解放スイッチ７０を制御する。 On / off of the selection switch 18-1 and the selection switch 18-2 is controlled by the gain control unit 72. The gain control unit 72 controls each selection switch 18 and the release switch 70 by generating a high signal or a low signal in accordance with an instruction from the outside.

リミッタ回路４４は、オペアンプ１０から出力された信号の振幅が所定の最大値を超えている場合、超えた分の振幅をクリップして、後段に出力する。 When the amplitude of the signal output from the operational amplifier 10 exceeds a predetermined maximum value, the limiter circuit 44 clips the excess amplitude and outputs it to the subsequent stage.

リミッタ回路４４の出力信号は、端子ＶＡ／Ｖａから出力されるとともに、合成回路６２にも入力される。端子ＶＡ／Ｖａからの出力信号は、図示しない制御回路において、光スポットのデフォーカスやトラックからのずれを検出するためのサーボ信号として用いられる。 The output signal of the limiter circuit 44 is output from the terminals VA / Va and also input to the synthesis circuit 62. An output signal from the terminal VA / Va is used as a servo signal for detecting defocusing of the light spot or deviation from the track in a control circuit (not shown).

合成回路６２には、上記リミッタ回路４４の出力信号の他、フォトダイオードＢ，Ｃ，Ｄまたはフォトダイオードｂ，ｃ，ｄからも同様にリミッタ回路の出力信号が入力される。これらの各出力信号は合成され、端子ＶＲＦＰおよび端子ＶＲＦＮから出力される。なお、端子ＶＲＦＰおよび端子ＶＲＦＮの出力信号は互いに逆相となる。こうして出力される信号は、図示しない制御回路において、記録されているデータを示すデータ信号として用いられる。 In addition to the output signal of the limiter circuit 44, the output signal of the limiter circuit is similarly input to the combining circuit 62 from the photodiodes B, C, and D or the photodiodes b, c, and d. These output signals are combined and output from the terminal VRFP and the terminal VRFN. Note that the output signals of the terminal VRFP and the terminal VRFN are out of phase with each other. The signal output in this way is used as a data signal indicating recorded data in a control circuit (not shown).

図９は、ＰＤＩＣ１００を備える光ピックアップ１０１の構成を示す模式図である。光ピックアップ１０１は、レーザ光源１０２と、レーザ光源１０２からのレーザービームを複数に分割する回折格子１０３と、回折格子１０３から出射されたレーザービームを平行光にするコリメートレンズ１０４と、平行光とされたレーザービームを光ディスク２００側へ導くミラー１０５と、ミラー１０５で反射されたレーザービームを円偏光に変換して対物レンズ１０６に入射させる１／４波長板１１０と、１／４波長板１１０から入射されたレーザービームをディスク面に収束させる対物レンズ１０６と、光ディスク２００により反射されミラー１０５でさらに反射された光をＰＤＩＣ１００側へ導くビームスプリッタ１０７と、ビームスプリッタ１０７からの反射光を収束させるアナモフィックレンズ１０８と、アナモフィックレンズ１０８によって収束された反射光を受光するＰＤＩＣ１００とを備えている。ＰＤＩＣ１００は、上述したように２０個のフォトダイオードを備え、各フォトダイオードは、上記反射光を受光して光電変換し、反射光の強度に応じた電圧信号を出力する。 FIG. 9 is a schematic diagram illustrating a configuration of an optical pickup 101 including the PDIC 100. The optical pickup 101 includes a laser light source 102, a diffraction grating 103 that divides the laser beam from the laser light source 102 into a plurality of beams, a collimator lens 104 that converts the laser beam emitted from the diffraction grating 103 into parallel light, and parallel light. A mirror 105 that guides the laser beam to the optical disc 200 side, a quarter-wave plate 110 that converts the laser beam reflected by the mirror 105 into circularly polarized light and makes it incident on the objective lens 106, and enters from the quarter-wave plate 110 An objective lens 106 for converging the laser beam to the disk surface, a beam splitter 107 for guiding the light reflected by the optical disk 200 and further reflected by the mirror 105 to the PDIC 100 side, and an anamorphic lens for converging the reflected light from the beam splitter 107 108 and anamorphic And a PDIC100 for receiving the reflected light is converged by's 108. The PDIC 100 includes 20 photodiodes as described above, and each photodiode receives the reflected light, performs photoelectric conversion, and outputs a voltage signal corresponding to the intensity of the reflected light.

なお、光ディスク２００に対する対物レンズ１０６の位置は、対物レンズ駆動装置１０９によって高精度に制御される。詳細には、対物レンズ１０６をフォーカス方向へ駆動することにより、光ディスク２００の記録面にビームスポットの焦点を合わせるフォーカス補正が行われ、トラッキング方向へ駆動することにより、光ディスク２００のトラックにビームスポットを追従させるトラッキング補正が行われる。また、タンジェンシャル方向を回転軸にして対物レンズ１０６をトラッキング方向に回転させることにより、ディスクの反りに対応するチルト角の補正が行われる。 Note that the position of the objective lens 106 with respect to the optical disc 200 is controlled with high accuracy by the objective lens driving device 109. Specifically, by driving the objective lens 106 in the focus direction, focus correction is performed to focus the beam spot on the recording surface of the optical disc 200, and by driving in the tracking direction, the beam spot is applied to the track of the optical disc 200. Tracking correction to follow is performed. Further, the tilt angle corresponding to the warp of the disk is corrected by rotating the objective lens 106 in the tracking direction with the tangential direction as the rotation axis.

以上、実施の形態に基づいて、増幅回路の特性を改善するための方法について説明した。未使用ブロックのキャパシタ１７へ中間帰還電流が流れ込むのを防ぐための解放スイッチ７０を設けることにより、浮遊容量の影響を効果的に排除できる。特に、静電容量の大きなキャパシタ１７は、浮遊容量も大きなものとなりやすい。このため、静電容量の小さなキャパシタ１７−１を使用するときに静電容量の大きなキャパシタ１７−３に中間帰還電流が流れ込むと、増幅特性の劣化が顕在化しやすい。一方、静電容量の大きなキャパシタ１７−３を使用するときに静電容量の小さなキャパシタ１７−１に中間帰還電流が流れ込んだ場合は、浮遊容量の影響は比較的小さい。そこで、静電容量の小さなキャパシタ１７−１を使用するときに、静電容量の大きなキャパシタ１７−３に向かって中間帰還電流が流れ込まないように解放スイッチ７０を設ければ（図４参照）、増幅特性を効率的に改善できる。 The method for improving the characteristics of the amplifier circuit has been described above based on the embodiment. By providing the release switch 70 for preventing the intermediate feedback current from flowing into the unused block capacitor 17, the influence of the stray capacitance can be effectively eliminated. In particular, the capacitor 17 having a large capacitance tends to have a large stray capacitance. For this reason, when the intermediate feedback current flows into the capacitor 17-3 having a large capacitance when the capacitor 17-1 having a small capacitance is used, the deterioration of the amplification characteristic is likely to be manifested. On the other hand, when the intermediate feedback current flows into the capacitor 17-1 having a small capacitance when using the capacitor 17-3 having a large capacitance, the influence of the stray capacitance is relatively small. Therefore, when the capacitor 17-1 having a small capacitance is used, if a release switch 70 is provided so that the intermediate feedback current does not flow toward the capacitor 17-3 having a large capacitance (see FIG. 4), Amplification characteristics can be improved efficiently.

実装によっては、浮遊容量をあえて利用してもよい。たとえば、帰還経路ブロック４０−３を使用するときにキャパシタ１７−１が形成する浮遊容量によって位相が好適に微調整されるのならば、敢えて、中間帰還電流の一部を帰還経路ブロック４０−１にも流すとしてもよい。 Depending on the implementation, stray capacitance may be used. For example, if the phase is suitably finely adjusted by the stray capacitance formed by the capacitor 17-1 when the feedback path block 40-3 is used, a part of the intermediate feedback current is dared to be used. You can also shed it.

図５に示した増幅回路１ｃのように、キャパシタ１７ごとに解放スイッチ７０を設ければ、未使用ブロックに中間帰還電流が流れ込むのいっそう確実に抑止しやすくなる。解放スイッチ７０の数や挿入箇所については、増幅回路に求められる性能や規模、配線レイアウト等を勘案して最適設計を探ることが望ましい。 If the release switch 70 is provided for each capacitor 17 as in the amplifier circuit 1c shown in FIG. 5, it becomes easier to more reliably prevent the intermediate feedback current from flowing into the unused block. As for the number of release switches 70 and insertion positions, it is desirable to search for an optimum design in consideration of performance, scale, wiring layout, and the like required for the amplifier circuit.

図１０は、増幅回路１ｂの電流電圧変換ゲインについてのボード線図である。横軸は周波数を対数軸にて示す。縦軸は、帰還経路ブロック４０−１を使用ブロックとするとき抵抗１６−１にかかる電圧とフォトダイオード２の入力電流の比率を示している。実線（ｅ）は、解放スイッチ７０を設けてこれをオフした場合の特性を示す。点線（ｆ）は解放スイッチ７０を設けない場合の特性を示す。実線（ｅ）の場合においては−３ｄＢとなるカットオフ周波数は１１３ＭＨｚであり、点線（ｆ）の場合においては８３ＭＨｚであった。すなわち、解放スイッチ７０により未使用ブロックへの中間帰還電流の流入を阻止することにより、使用可能な周波数帯域が拡大されている。 FIG. 10 is a Bode diagram for the current-voltage conversion gain of the amplifier circuit 1b. The horizontal axis indicates the frequency on a logarithmic axis. The vertical axis indicates the ratio of the voltage applied to the resistor 16-1 and the input current of the photodiode 2 when the feedback path block 40-1 is used. The solid line (e) shows the characteristics when the release switch 70 is provided and turned off. A dotted line (f) indicates a characteristic when the release switch 70 is not provided. In the case of the solid line (e), the cutoff frequency of −3 dB was 113 MHz, and in the case of the dotted line (f), it was 83 MHz. That is, by using the release switch 70 to prevent the intermediate feedback current from flowing into the unused block, the usable frequency band is expanded.

図１１は、増幅回路１ｂの利得についてのボード線図である。帰還経路ブロック４０−１を使用ブロックとしている。横軸は周波数を対数軸にて示す。縦軸は、オペアンプ１０のオープンループゲインを示す。実線（ｇ）は、解放スイッチ７０を設けてこれをオフしたときの特性を示す。点線（ｈ）は解放スイッチ７０を設けない場合の特性を示す。解放スイッチ７０により未使用ブロックへの中間帰還電流の流入を阻止することにより、オペアンプ１０の利得についても周波数特性が改善している。 FIG. 11 is a Bode diagram for the gain of the amplifier circuit 1b. The return path block 40-1 is used. The horizontal axis indicates the frequency on a logarithmic axis. The vertical axis represents the open loop gain of the operational amplifier 10. A solid line (g) indicates characteristics when the release switch 70 is provided and turned off. A dotted line (h) indicates a characteristic when the release switch 70 is not provided. By preventing the intermediate feedback current from flowing into the unused block by the release switch 70, the frequency characteristic of the gain of the operational amplifier 10 is improved.

図１２は、増幅回路１ｂの位相についてのボード線図である。帰還経路ブロック４０−１を使用ブロックとしている。横軸は周波数を対数軸にて示す。縦軸は、オペアンプ１０の入力信号（Ｖｉｎ）に対する出力信号（Ｖｏｕｔ）の位相を示す。実線（ｉ）は、解放スイッチ７０を設けてこれをオフしたときの特性を示す。点線（ｊ）は解放スイッチ７０を設けない場合の特性を示す。解放スイッチ７０により未使用ブロックへの中間帰還電流の流入を阻止することにより、オペアンプ１０の位相についても周波数特性が改善している。 FIG. 12 is a Bode diagram for the phase of the amplifier circuit 1b. The return path block 40-1 is used. The horizontal axis indicates the frequency on a logarithmic axis. The vertical axis represents the phase of the output signal (Vout) with respect to the input signal (Vin) of the operational amplifier 10. A solid line (i) indicates characteristics when the release switch 70 is provided and turned off. A dotted line (j) indicates a characteristic when the release switch 70 is not provided. By preventing the intermediate feedback current from flowing into the unused block by the release switch 70, the frequency characteristic of the phase of the operational amplifier 10 is also improved.

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、いろいろな変形および変更が本発明の特許請求範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。 The present invention has been described based on the embodiments. It will be understood by those skilled in the art that the embodiments are illustrative, and that various modifications and changes are possible within the scope of the claims of the present invention, and that such modifications and changes are also within the scope of the claims of the present invention. By the way. Accordingly, the description and drawings herein are to be regarded as illustrative rather than restrictive.

１ａ、１ｂ、１ｃ増幅回路
２フォトダイオード
１０オペアンプ
１４基準電圧源
１６抵抗
１７キャパシタ
１８選択スイッチ
２０差動増幅回路
２５定電圧源
３０ソースフォロア回路
４０帰還経路ブロック
６０浮遊容量
７０解放スイッチ
１００ＰＤＩＣ
１０１光ピックアップ
１０２レーザー光源
１０３回折格子
１０４コリメートレンズ
１０５ミラー
１０６対物レンズ
１０７ビームスプリッタ
１０８アナモフィックレンズ
１０９対物レンズ駆動装置
１１０１／４波長板
２００光ディスク DESCRIPTION OF SYMBOLS 1a, 1b, 1c Amplification circuit 2 Photodiode 10 Operational amplifier 14 Reference voltage source 16 Resistance 17 Capacitor 18 Selection switch 20 Differential amplification circuit 25 Constant voltage source 30 Source follower circuit 40 Feedback path block 60 Floating capacitance 70 Release switch 100 PDIC
DESCRIPTION OF SYMBOLS 101 Optical pick-up 102 Laser light source 103 Diffraction grating 104 Collimating lens 105 Mirror 106 Objective lens 107 Beam splitter 108 Anamorphic lens 109 Objective lens drive device 110 1/4 wavelength plate 200 Optical disk

Claims

A differential amplifier circuit to which an input signal is supplied; and
A source follower circuit for receiving the output of the differential amplifier circuit;
A block connected to each of an output end of the source follower circuit, an input end of the differential amplifier circuit, and an intermediate end point between the output end of the differential amplifier circuit and the input end of the source follower circuit,
A feedback resistor having one end connected to the output end of the source follower circuit and the other end connected to the input end of the differential amplifier circuit;
A selection switch connected in series between the other end of the feedback resistor and the input end of the differential amplifier circuit;
A selection switch connected in series to the feedback resistor;
A capacitor having one end connected to the intermediate end and the other end connected to the other end of the feedback resistor;
A plurality of return path blocks including
A release switch inserted in a path from the intermediate end point to the capacitor included in one or more of the feedback path blocks;
An amplifier circuit comprising:

The plurality of feedback path blocks include the capacitors having different capacitances,
2. The amplification according to claim 1, wherein the release switch is inserted at least in a path from the intermediate end point to a feedback path block including a capacitor having the largest capacitance among the plurality of feedback path blocks. circuit.

An intermediate feedback path that is a path from the intermediate end point to the plurality of feedback path blocks is a first path that reaches a feedback path block including a capacitor having the smallest capacitance among the plurality of feedback path blocks, and the intermediate path Branching to a second path from the end point to the feedback path block including the capacitor having the largest capacitance among the plurality of feedback path blocks;
The amplifier circuit according to claim 2, wherein the release switch is inserted in the second path portion of the intermediate feedback path.

The amplifier circuit according to any one of claims 1 to 3, wherein the input signal is an output signal of a photodiode.

An optical pickup comprising a photodiode for receiving a laser beam and an amplification circuit for amplifying an output signal of the photodiode,
The amplifier circuit is
A differential amplifier circuit to which an input signal is supplied; and
A source follower circuit for receiving the output of the differential amplifier circuit;
A block connected to each of an output terminal of the source follower circuit, an input terminal of the differential amplifier circuit, and an intermediate terminal point between the output terminal of the differential amplifier circuit and the input terminal of the source follower circuit;
A feedback resistor having one end connected to the output end of the source follower circuit and the other end connected to the input end of the differential amplifier circuit;
A selection switch connected in series between the other end of the feedback resistor and the input end of the differential amplifier circuit;
A capacitor having one end connected to the intermediate end and the other end connected to the other end of the feedback resistor;
A plurality of return path blocks including
A release switch inserted in a path from the intermediate end point to the capacitor included in one or more of the feedback path blocks;
An optical pickup comprising: