JP4706683B2 - Amplifier circuit and optical pickup provided with the same - Google Patents

Amplifier circuit and optical pickup provided with the same Download PDF

Info

Publication number
JP4706683B2
JP4706683B2 JP2007251519A JP2007251519A JP4706683B2 JP 4706683 B2 JP4706683 B2 JP 4706683B2 JP 2007251519 A JP2007251519 A JP 2007251519A JP 2007251519 A JP2007251519 A JP 2007251519A JP 4706683 B2 JP4706683 B2 JP 4706683B2
Authority
JP
Japan
Prior art keywords
load
amplifier circuit
capacitance
load capacity
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007251519A
Other languages
Japanese (ja)
Other versions
JP2009088586A (en
Inventor
裕宜 横山
浩 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007251519A priority Critical patent/JP4706683B2/en
Publication of JP2009088586A publication Critical patent/JP2009088586A/en
Application granted granted Critical
Publication of JP4706683B2 publication Critical patent/JP4706683B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Head (AREA)
  • Amplifiers (AREA)

Description

本発明は増幅回路に関し、特に、フォトダイオードの出力信号の増幅に用いることが好適な増幅回路に関する。また、本発明はこのような増幅回路を備えた光ピックアップに関する。   The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit suitable for use in amplification of an output signal of a photodiode. The present invention also relates to an optical pickup provided with such an amplifier circuit.

CD、DVD、ブルーレイディスク等の光ディスクへのデータの記録及び再生を行う光記録再生装置は光ピックアップを備えている。光ピックアップには、光源であるレーザーダイオードや、光ディスクにて反射したレーザービームを受光するフォトダイオードなどが備えられている。フォトダイオードは、受光したレーザービームを電気信号に変換する素子であり、その出力信号を参照することにより光ディスクに記録されている情報を読み取ることが可能となる。   An optical recording / reproducing apparatus that records and reproduces data on an optical disc such as a CD, DVD, or Blu-ray disc includes an optical pickup. The optical pickup includes a laser diode that is a light source, a photodiode that receives a laser beam reflected by an optical disk, and the like. The photodiode is an element that converts a received laser beam into an electric signal, and information recorded on the optical disk can be read by referring to the output signal.

しかしながら、フォトダイオードの出力信号は極めて微弱であることから、これを外部に出力するためには、増幅回路が必要である。したがって、光ピックアップにはこのような増幅回路(受光アンプ)も搭載されることになる。特許文献1には、このような増幅回路の一例が示されている。
特開2000−332546号公報
However, since the output signal of the photodiode is very weak, an amplifier circuit is required to output it to the outside. Therefore, such an amplifier circuit (light receiving amplifier) is also mounted on the optical pickup. Patent Document 1 shows an example of such an amplifier circuit.
JP 2000-332546 A

ところで、増幅回路のカットオフ周波数は、出力端に接続される容量性負荷の容量値によって変動する。図8のグラフG1は、この変動をグラフ化したものである。このような変動は回路設計に制限を課すものであり、好ましくない。   By the way, the cutoff frequency of the amplifier circuit varies depending on the capacitance value of the capacitive load connected to the output terminal. A graph G1 in FIG. 8 is a graph showing this variation. Such fluctuations impose restrictions on circuit design and are undesirable.

したがって、本発明の目的は、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる増幅回路を提供することにある。   Accordingly, an object of the present invention is to provide an amplifier circuit that can suppress a variation in cutoff frequency due to a capacitance value of a capacitive load connected to an output terminal.

また、本発明の他の目的は、MOSトランジスタを用いたフォトダイオード用の改良された増幅回路を提供することにある。   Another object of the present invention is to provide an improved amplifier circuit for a photodiode using MOS transistors.

また、本発明のさらに他の目的は、このような増幅回路を備える光ピックアップを提供することにある。   Another object of the present invention is to provide an optical pickup provided with such an amplifier circuit.

上記目的を達成するための本発明にかかる増幅回路は、増幅部と、前記増幅部からの出力信号を外部に出力する出力端子と、前記出力端子に接続される負荷の容量を制御する負荷容量制御手段と、を含むことを特徴とする。   In order to achieve the above object, an amplifier circuit according to the present invention includes an amplifying unit, an output terminal that outputs an output signal from the amplifying unit to the outside, and a load capacitance that controls a capacitance of a load connected to the output terminal And control means.

本発明によれば、増幅回路内に負荷容量制御手段を設けたので、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる。   According to the present invention, since the load capacity control means is provided in the amplifier circuit, fluctuations in the cutoff frequency due to the capacitance value of the capacitive load connected to the output terminal can be suppressed.

また、上記増幅回路において、前記負荷容量制御手段は、一端が前記増幅部と前記出力端子との間に接続され、他端が接地された1又は複数の負荷容量制御器により構成され、前記各負荷容量制御器はキャパシタとスイッチとが直列接続された構成を有する、こととしてもよい。これによれば、スイッチのオンオフ制御により、負荷容量を制御することができる。   Further, in the amplifier circuit, the load capacity control means includes one or a plurality of load capacity controllers having one end connected between the amplifier and the output terminal and the other end grounded. The load capacity controller may have a configuration in which a capacitor and a switch are connected in series. According to this, the load capacity can be controlled by the on / off control of the switch.

また、上記各増幅回路において、当該増幅回路の入力信号がフォトダイオードの出力信号であることとしてもよい。これによれば、フォトダイオードの出力信号を増幅する増幅回路において、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる。   In each of the amplifier circuits, the input signal of the amplifier circuit may be an output signal of a photodiode. According to this, in the amplifier circuit that amplifies the output signal of the photodiode, it is possible to suppress variation in the cutoff frequency due to the capacitance value of the capacitive load connected to the output terminal.

また、本発明にかかる光ピックアップは、レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップであって、前記増幅回路は、増幅部と、前記増幅部からの出力信号を外部に出力するための出力端子と、前記出力端子に接続される負荷の容量を制御する負荷容量制御手段と、を含むことを特徴とする。これによれば、光ピックアップ内の増幅回路において、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる。   The optical pickup according to the present invention is an optical pickup including a photodiode that receives a laser beam and an amplification circuit that amplifies an output signal of the photodiode, and the amplification circuit includes an amplification unit and the amplification unit. An output terminal for outputting an output signal from the unit to the outside, and load capacity control means for controlling the capacity of a load connected to the output terminal. According to this, in the amplifier circuit in the optical pickup, it is possible to suppress variation in the cutoff frequency due to the capacitance value of the capacitive load connected to the output end.

このように、本発明によれば、増幅回路の出力端に接続される容量性負荷の容量値による、該増幅回路のカットオフ周波数の変動を抑制できる。   As described above, according to the present invention, it is possible to suppress the variation in the cutoff frequency of the amplifier circuit due to the capacitance value of the capacitive load connected to the output terminal of the amplifier circuit.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[実施形態1]
図1は、本発明の実施形態1にかかる増幅回路1及びフォトダイオード2の基本構成を示す回路図である。
[Embodiment 1]
FIG. 1 is a circuit diagram showing a basic configuration of an amplifier circuit 1 and a photodiode 2 according to Embodiment 1 of the present invention.

図1に示すように、増幅回路1は、オペアンプ10の反転入力端子(−)にフォトダイオード2が接続され、オペアンプ10の非反転入力端子(+)に基準電圧源14が接続された構成を有している。また、増幅回路1は、オペアンプ10の出力端と反転入力端子(−)とを接続する帰還回路を備えている。この帰還回路は抵抗16を含んで構成される。これらの構成により、オペアンプ10と帰還回路は増幅部を構成し、この増幅部は所謂反転増幅回路を構成している。   As shown in FIG. 1, the amplifier circuit 1 has a configuration in which a photodiode 2 is connected to an inverting input terminal (−) of an operational amplifier 10 and a reference voltage source 14 is connected to a non-inverting input terminal (+) of the operational amplifier 10. Have. The amplifier circuit 1 also includes a feedback circuit that connects the output terminal of the operational amplifier 10 and the inverting input terminal (−). This feedback circuit includes a resistor 16. With these configurations, the operational amplifier 10 and the feedback circuit constitute an amplification unit, and this amplification unit constitutes a so-called inverting amplification circuit.

増幅回路1はさらに、上記増幅部からの出力信号を外部に出力する出力端子OTと、出力端子OTに接続される負荷の容量を制御する負荷容量制御手段12aと、を含んで構成される。これらの詳細については後述する。   The amplifying circuit 1 further includes an output terminal OT that outputs an output signal from the amplifying unit to the outside, and load capacity control means 12a that controls the capacity of a load connected to the output terminal OT. Details of these will be described later.

一方、フォトダイオード2は、光ディスクにて反射したレーザービームを受光し、光電変換を行う素子である。一例では、フォトダイオード2はPNダイオード、逆バイアス電源、抵抗を含んで構成され、PNダイオードにレーザービームが当たることによって抵抗の両端の電圧が変動する。この電圧は所定の電圧値(バイアス電圧)を基準として上下に変動し、フォトダイオード2の出力Vinとなる。以下では、このバイアス電圧は1.65Vであるとする。   On the other hand, the photodiode 2 is an element that receives a laser beam reflected by the optical disc and performs photoelectric conversion. In one example, the photodiode 2 includes a PN diode, a reverse bias power source, and a resistor, and the voltage across the resistor varies when the PN diode hits the laser beam. This voltage fluctuates up and down with a predetermined voltage value (bias voltage) as a reference and becomes the output Vin of the photodiode 2. Hereinafter, this bias voltage is assumed to be 1.65V.

増幅回路1は、フォトダイオード2の出力Vinを増幅して出力する。その結果、増幅回路1の出力Voutには、受光したレーザービームの強度に応じた出力が得られる。   The amplifier circuit 1 amplifies and outputs the output Vin of the photodiode 2. As a result, an output corresponding to the intensity of the received laser beam is obtained as the output Vout of the amplifier circuit 1.

図2は、本実施形態による増幅回路1をより詳細に示す回路図である。   FIG. 2 is a circuit diagram showing the amplifier circuit 1 according to the present embodiment in more detail.

図2に示すように、オペアンプ10は差動増幅回路20及びソースフォロア回路30からなり、これらが従属接続された構成を有している。つまり、フォトダイオード2の出力Vinはまず差動増幅回路20に供給され、さらに差動増幅回路20の出力がソースフォロア回路30に供給される。   As shown in FIG. 2, the operational amplifier 10 includes a differential amplifier circuit 20 and a source follower circuit 30, and these are connected in cascade. That is, the output Vin of the photodiode 2 is first supplied to the differential amplifier circuit 20, and the output of the differential amplifier circuit 20 is further supplied to the source follower circuit 30.

差動増幅回路20は、カレントミラー接続されたPチャンネルMOSトランジスタ21,22と、トランジスタ21,22にそれぞれ直列接続されたNチャンネルMOSトランジスタ23,24と、トランジスタ23,24のソースに接続された定電流源25によって構成されている。トランジスタ23のゲートはフォトダイオード2に接続され、トランジスタ24のゲートは基準電圧源14に接続されている。基準電圧源14はフォトダイオード2のバイアス電圧と同値の電圧(ここでは1.65V。)を発生する。差動増幅回路20の出力は、トランジスタ21とトランジスタ23の接続点から取り出される。   The differential amplifier circuit 20 is connected to P-channel MOS transistors 21 and 22 connected in a current mirror, N-channel MOS transistors 23 and 24 connected in series to the transistors 21 and 22, respectively, and sources of the transistors 23 and 24. The constant current source 25 is used. The gate of the transistor 23 is connected to the photodiode 2, and the gate of the transistor 24 is connected to the reference voltage source 14. The reference voltage source 14 generates a voltage (here, 1.65 V) having the same value as the bias voltage of the photodiode 2. The output of the differential amplifier circuit 20 is taken out from the connection point between the transistor 21 and the transistor 23.

ソースフォロア回路30は、差動増幅回路20の出力がゲートに供給されるNチャンネルMOSトランジスタ31と、トランジスタ31のソースに接続された定電流源32によって構成されている。ソースフォロア回路30の出力は、トランジスタ31のソースから取り出され、増幅回路1の出力Voutとなる。トランジスタ31は、いわゆるデプレッション型のMOSトランジスタである。すなわち、トランジスタ31のしきい値電圧Vthはゼロ又はマイナス値である。   The source follower circuit 30 includes an N-channel MOS transistor 31 to which the output of the differential amplifier circuit 20 is supplied to the gate, and a constant current source 32 connected to the source of the transistor 31. The output of the source follower circuit 30 is extracted from the source of the transistor 31 and becomes the output Vout of the amplifier circuit 1. The transistor 31 is a so-called depletion type MOS transistor. That is, the threshold voltage Vth of the transistor 31 is zero or a negative value.

なお、トランジスタ21,22の各ソース,及びトランジスタ31のドレインには電源電圧Vddが供給されている。   Note that a power supply voltage Vdd is supplied to the sources of the transistors 21 and 22 and the drain of the transistor 31.

ここで、増幅回路1の電圧増幅度は、抵抗16の抵抗値とフォトダイオード2の内部抵抗値の調節により、適宜設定される。ただし、フォトダイオード2の出力電圧がバイアス電圧の電圧値1.65Vである場合、電圧増幅度にかかわらず、ソースフォロア回路30の出力電圧(トランジスタ31のソース電圧)は約1.65V程度となる。   Here, the voltage amplification degree of the amplifier circuit 1 is appropriately set by adjusting the resistance value of the resistor 16 and the internal resistance value of the photodiode 2. However, when the output voltage of the photodiode 2 is 1.65 V as the bias voltage, the output voltage of the source follower circuit 30 (source voltage of the transistor 31) is about 1.65 V regardless of the voltage amplification degree. .

トランジスタ31のしきい値電圧をVthとすると、トランジスタ31のゲート電圧は、Vout+Vthで与えられるが、本実施形態においてはトランジスタ31がデプレッション型であるため、Vth≦0である。したがって、トランジスタ31のゲート電圧は、ソース電圧とほぼ同じか、寧ろこれよりも低くなる。例えば、しきい値電圧Vthがほぼ0Vであるとすると、トランジスタ31のゲート電圧は出力Voutの電圧とほぼ一致することになる。その結果、例えば出力Voutの電圧が約1.65Vであるとすれば、トランジスタ31のゲート電圧も約1.65Vとなる。   When the threshold voltage of the transistor 31 is Vth, the gate voltage of the transistor 31 is given by Vout + Vth. In this embodiment, since the transistor 31 is a depletion type, Vth ≦ 0. Therefore, the gate voltage of the transistor 31 is substantially the same as or lower than the source voltage. For example, if the threshold voltage Vth is approximately 0V, the gate voltage of the transistor 31 is substantially equal to the voltage of the output Vout. As a result, for example, if the voltage of the output Vout is about 1.65V, the gate voltage of the transistor 31 is also about 1.65V.

これにより、カレントミラー回路を構成するトランジスタ21,22のソースドレイン間電圧が従来に比べて拡大される。つまり、トランジスタ31としてエンハンスメント型のトランジスタを用いると、トランジスタ31のゲート電圧は出力Voutの電圧よりもしきい値電圧分高くなり、その結果、トランジスタ21,22のソースドレイン間電圧が低下し、ダイナミックレンジが狭くなる。このため、ダイナミックレンジを十分に確保するためには、上述したように、電源電圧Vddを高くする必要が生じる。   As a result, the source-drain voltage of the transistors 21 and 22 constituting the current mirror circuit is increased compared to the conventional case. That is, when an enhancement type transistor is used as the transistor 31, the gate voltage of the transistor 31 becomes higher than the voltage of the output Vout by the threshold voltage, and as a result, the source-drain voltage of the transistors 21 and 22 is lowered, resulting in a dynamic range. Becomes narrower. For this reason, in order to ensure a sufficient dynamic range, it is necessary to increase the power supply voltage Vdd as described above.

これに対し、本実施形態では、トランジスタ31としてデプレッション型のトランジスタを用いていることから、電源電圧Vddが比較的低くてもダイナミックレンジを十分に確保することが可能となる。例えば、電源電圧Vddが3.3Vであるとすると、トランジスタ21,22のソースドレイン間電圧の振幅の最大値(差動増幅回路20が出力し得る信号の振幅の最大値)は約1.65V(=3.3V−1.65V(フォトダイオード2のバイアス電圧の電圧値))となり、十分な振幅が確保される。なお、この場合における増幅回路1のダイナミックレンジの上限値は3.3Vとなる。   On the other hand, in the present embodiment, since a depletion type transistor is used as the transistor 31, a sufficient dynamic range can be secured even if the power supply voltage Vdd is relatively low. For example, when the power supply voltage Vdd is 3.3 V, the maximum amplitude of the source-drain voltage of the transistors 21 and 22 (the maximum amplitude of the signal that can be output by the differential amplifier circuit 20) is about 1.65 V. (= 3.3V-1.65V (voltage value of the bias voltage of the photodiode 2)), and sufficient amplitude is ensured. In this case, the upper limit value of the dynamic range of the amplifier circuit 1 is 3.3V.

さて、ここから負荷容量制御手段12aについての説明を行う。負荷容量制御手段12aは、一端が増幅部(オペアンプ10+帰還回路)と出力端子OTとの間に接続され、他端が接地された1又は複数の負荷容量制御器により構成されている。各負荷容量制御器はキャパシタ71とスイッチ72とが、接地端側からこの順で直列接続された構成を有する。図2には、特に2つの負荷容量制御器を備えた負荷容量制御手段12aの例を示している。すなわち、図2に示した負荷容量制御手段12aは、キャパシタ71−1及びスイッチ72−1により構成される負荷容量制御器と、キャパシタ71−2及びスイッチ72−2により構成される負荷容量制御器と、を備えている。   Now, the load capacity control means 12a will be described here. The load capacity control means 12a is composed of one or a plurality of load capacity controllers, one end of which is connected between the amplifier (the operational amplifier 10 + feedback circuit) and the output terminal OT, and the other end is grounded. Each load capacity controller has a configuration in which a capacitor 71 and a switch 72 are connected in series in this order from the ground end side. FIG. 2 shows an example of load capacity control means 12a provided with two load capacity controllers. That is, the load capacity control means 12a shown in FIG. 2 includes a load capacity controller composed of a capacitor 71-1 and a switch 72-1, and a load capacity controller composed of a capacitor 71-2 and a switch 72-2. And.

スイッチ72の制御は外部信号によって行われる。スイッチ72がオンとなっている場合、対応するキャパシタ71は、増幅回路1の出力端に接続される容量性負荷LCと並列回路を構成する。したがって、例えばキャパシタ71−1の容量をC1、キャパシタ71−2の容量をC2、容量性負荷LCの容量値をCLとすると、スイッチ72−1及び72−2のオンオフに伴って表1のように全体としての負荷容量が変動する。

Figure 0004706683
The switch 72 is controlled by an external signal. When the switch 72 is turned on, the corresponding capacitor 71 forms a parallel circuit with the capacitive load LC connected to the output terminal of the amplifier circuit 1. Therefore, for example, when the capacitance of the capacitor 71-1 is C1, the capacitance of the capacitor 71-2 is C2, and the capacitance value of the capacitive load LC is CL, as shown in Table 1 along with the on / off of the switches 72-1 and 72-2. The load capacity as a whole fluctuates.
Figure 0004706683

このことは、適切な容量のキャパシタ71を有する負荷容量制御器を適当数予め準備しておけば、スイッチ72の制御により、出力端(出力端子OT)に接続される容量性負荷LCの容量値に関わらず増幅回路1の負荷容量を一定値に保つことができる、ということを意味している。つまり、増幅回路1では、負荷容量制御手段12aを用いることにより、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる。   This is because the capacity value of the capacitive load LC connected to the output terminal (output terminal OT) is controlled by the switch 72 if an appropriate number of load capacity controllers having an appropriate capacity capacitor 71 are prepared in advance. This means that the load capacity of the amplifier circuit 1 can be maintained at a constant value regardless of the case. That is, in the amplifier circuit 1, by using the load capacity control means 12a, it is possible to suppress variation in the cutoff frequency due to the capacity value of the capacitive load connected to the output terminal.

図3の実線グラフG2は、負荷容量制御手段12aを備える増幅回路1のカットオフ周波数と容量性負荷の容量値の関係をグラフ化したものである。なお、同図中の点線グラフG1は、図8で示したものと同一である。また、図3には、負荷容量制御器を、2つだけでなく多数備えている増幅回路1の例を示している。グラフG2に示されるように、負荷容量制御手段12aを備える増幅回路1のカットオフ周波数は、出力端に接続される容量性負荷の容量値によらず一定となっている。   The solid line graph G2 in FIG. 3 is a graph showing the relationship between the cutoff frequency of the amplifier circuit 1 including the load capacity control means 12a and the capacitance value of the capacitive load. The dotted line graph G1 in the figure is the same as that shown in FIG. FIG. 3 shows an example of the amplifier circuit 1 including a large number of load capacity controllers instead of two. As shown in the graph G2, the cutoff frequency of the amplifier circuit 1 including the load capacity control unit 12a is constant regardless of the capacitance value of the capacitive load connected to the output terminal.

なお、上記実施形態1では、初段が差動増幅回路、次段がソースフォロア回路である2段構成のオペアンプを用いる増幅回路の例を取り上げて説明したが、本発明は、一段構成のオペアンプを用いる増幅回路など、他の種類の増幅回路にも適用可能である。   In the first embodiment, an example of an amplifier circuit using a two-stage operational amplifier in which the first stage is a differential amplifier circuit and the next stage is a source follower circuit has been described. However, the present invention provides a single-stage operational amplifier. The present invention can also be applied to other types of amplifier circuits such as an amplifier circuit used.

[実施形態2]
実施形態1において説明した増幅回路1は、フォトダイオード2と同一チップ上に集積することができ、このようなチップは、通常、フォトダイオードIC(PDIC)と呼ばれる。本実施形態では、このPDICを用いる光記録再生装置の回路構成の具体例を挙げ、さらに、この光記録再生装置内において用いられる光ピックアップの構成について説明する。
[Embodiment 2]
The amplifier circuit 1 described in the first embodiment can be integrated on the same chip as the photodiode 2, and such a chip is usually called a photodiode IC (PDIC). In the present embodiment, a specific example of the circuit configuration of an optical recording / reproducing apparatus using this PDIC will be given, and further, the configuration of an optical pickup used in the optical recording / reproducing apparatus will be described.

まず、図4は、光ディスクの記録再生を行う光記録再生装置において用いられるPDIC100の外観例を示す図である。同図に示すPDIC100は、光記録再生装置の中でも特にCD(Compact Disc)/DVD/BD(Blu-ray Disc(登録商標))コンパチブルレコーダーに用いられるものであり、20個のフォトダイオード(A,B,C,D,E1,E2,E3,E4,F1,F2,F3,F4,a,b,c,d,e1,e2,f1,f2)を備えている。各フォトダイオードは、それぞれ受光部R−1〜6のいずれかに配置されている。   First, FIG. 4 is a diagram showing an example of the appearance of the PDIC 100 used in an optical recording / reproducing apparatus that performs recording / reproducing of an optical disc. A PDIC 100 shown in the figure is used for a CD (Compact Disc) / DVD / BD (Blu-ray Disc (registered trademark)) compatible recorder, among other optical recording / reproducing apparatuses, and includes 20 photodiodes (A, B, C, D, E1, E2, E3, E4, F1, F2, F3, F4, a, b, c, d, e1, e2, f1, f2). Each photodiode is disposed in any one of the light receiving portions R-1 to R-6.

受光部R−1〜3はBD/DVD記録再生用に用いられるものである。受光部R−1は4つのフォトダイオードA,B,C,Dにより構成され、BD又はDVDで反射したメインビームMBを受光する。また、受光部R−2は4つのフォトダイオードE1,E2,E3,E4により構成され、BD又はDVDで反射したサブビームSB1を受光する。また、受光部R−3は4つのフォトダイオードF1,F2,F3,F4により構成され、BD又はDVDで反射したサブビームSB2を受光する。   The light receiving parts R-1 to R-3 are used for BD / DVD recording / reproduction. The light receiving unit R-1 includes four photodiodes A, B, C, and D, and receives the main beam MB reflected by the BD or DVD. The light receiving unit R-2 includes four photodiodes E1, E2, E3, and E4, and receives the sub beam SB1 reflected from the BD or DVD. The light receiving unit R-3 includes four photodiodes F1, F2, F3, and F4, and receives the sub beam SB2 reflected by the BD or the DVD.

受光部R−4〜6はCD記録再生用に用いられるものである。受光部R−4は4つのフォトダイオードa,b,c,dにより構成され、CDで反射したメインビームMBを受光する。また、受光部R−5は2つのフォトダイオードe1,e2により構成され、CDで反射したサブビームSB1を受光する。また、受光部R−6は2つのフォトダイオードf1,f2により構成され、CDで反射したサブビームSB2を受光する。   The light receiving parts R-4 to 6 are used for CD recording / reproduction. The light receiving unit R-4 is composed of four photodiodes a, b, c, and d, and receives the main beam MB reflected by the CD. The light receiving unit R-5 includes two photodiodes e1 and e2, and receives the sub beam SB1 reflected by the CD. The light receiving unit R-6 includes two photodiodes f1 and f2, and receives the sub beam SB2 reflected by the CD.

図5及び図6は、上記PDIC100の内部回路構成を示す図である。なお、図5及び図6は、2つの図で1つのPDOC100の内部回路構成を示しており、実際には図5の下部と図6の上部とがつながっている。各フォトダイオードにかかる回路構成には互いに類似している部分が多いので、以下では、フォトダイオードA及びフォトダイオードaに着目して説明を行うこととする。   5 and 6 are diagrams showing the internal circuit configuration of the PDIC 100. FIG. 5 and 6 show the internal circuit configuration of one PDOC 100 in the two diagrams, and the lower part of FIG. 5 and the upper part of FIG. 6 are actually connected. Since there are many parts that are similar to each other in the circuit configuration of each photodiode, the following description will be made by paying attention to the photodiode A and the photodiode a.

図5に示す回路40は、フォトダイオードA及びフォトダイオードaの他、オペアンプ10、抵抗16、スイッチ41、リミッタ回路42、スイッチ43、抵抗44、負荷容量制御手段12aを含んで構成される。オペアンプ10、抵抗16、負荷容量制御手段12aは実施形態1で説明したものであり、実施形態1にかかる増幅回路1を構成している。ただし、本実施形態では、オペアンプ10と負荷容量制御手段12aの間にリミッタ回路42を挿入している。また、リミッタ回路42と負荷容量制御手段12aの間を、合成回路60と接続している。   A circuit 40 shown in FIG. 5 includes an operational amplifier 10, a resistor 16, a switch 41, a limiter circuit 42, a switch 43, a resistor 44, and a load capacitance control unit 12a in addition to the photodiode A and the photodiode a. The operational amplifier 10, the resistor 16, and the load capacitance control unit 12 a are the same as those described in the first embodiment, and constitute the amplifier circuit 1 according to the first embodiment. However, in the present embodiment, a limiter circuit 42 is inserted between the operational amplifier 10 and the load capacitance control means 12a. Further, the synthesis circuit 60 is connected between the limiter circuit 42 and the load capacity control means 12a.

オペアンプ10の反転入力端子(−)には、外部からの制御に応じたスイッチ41の動作により、記録再生対象メディアがBD又はDVDである場合にフォトダイオードAが接続され、記録再生対象メディアがCDである場合にフォトダイオードaが接続される。一方、オペアンプ10の非反転入力端子(+)には、所定電圧の電源Vsが接続される。オペアンプ10及び抵抗16により構成される増幅回路1は、フォトダイオードの出力信号に増幅処理を施す。   The inverting input terminal (−) of the operational amplifier 10 is connected to the photodiode A when the recording / reproduction target medium is BD or DVD by the operation of the switch 41 according to the control from the outside. Is connected to the photodiode a. On the other hand, a power supply Vs having a predetermined voltage is connected to the non-inverting input terminal (+) of the operational amplifier 10. The amplifier circuit 1 including the operational amplifier 10 and the resistor 16 performs an amplification process on the output signal of the photodiode.

ゲイン制御部50は、外部からの指示に従ってスイッチ43を制御する。これにより抵抗44の帰還回路への組み入れと、それによる増幅回路1のゲイン制御が可能になっている。   The gain control unit 50 controls the switch 43 according to an instruction from the outside. As a result, it is possible to incorporate the resistor 44 into the feedback circuit and thereby control the gain of the amplifier circuit 1.

リミッタ回路42は、オペアンプ10から出力された信号の振幅が所定の最大値を超えている場合、超えた分の振幅をクリップして、後段に出力する。   When the amplitude of the signal output from the operational amplifier 10 exceeds a predetermined maximum value, the limiter circuit 42 clips the excess amplitude and outputs it to the subsequent stage.

リミッタ回路42の出力信号は、端子VA/Vaから出力されるとともに、合成回路60にも入力される。端子VA/Vaからの出力信号は、図示しない制御回路において、光スポットのデフォーカスやトラックからのずれを検出するためのサーボ信号として用いられる。本実施形態において、負荷容量制御手段12aは、この端子VA/Vaに接続される容量性負荷の容量値による、増幅回路1のカットオフ周波数の変動を抑制するために設けられているものである。   The output signal of the limiter circuit 42 is output from the terminals VA / Va and also input to the synthesis circuit 60. An output signal from the terminal VA / Va is used as a servo signal for detecting defocusing of the light spot or deviation from the track in a control circuit (not shown). In the present embodiment, the load capacity control means 12a is provided to suppress fluctuations in the cutoff frequency of the amplifier circuit 1 due to the capacitance value of the capacitive load connected to the terminals VA / Va. .

合成回路60には、上記リミッタ回路42の出力信号の他、フォトダイオードB,C,D又はフォトダイオードb,c,dからも同様にリミッタ回路の出力信号が入力される。これらの各出力信号は合成され、端子VRFP及び端子VRFNから出力される。なお、端子VRFP及び端子VRFNの出力信号は互いに逆相となる。こうして出力される信号は、図示しない制御回路において、記録されているデータを示すデータ信号として用いられる。   In addition to the output signal of the limiter circuit 42, the output signal of the limiter circuit is similarly input to the combining circuit 60 from the photodiodes B, C, and D or the photodiodes b, c, and d. These output signals are combined and output from the terminal VRFP and the terminal VRFN. Note that the output signals of the terminal VRFP and the terminal VRFN are out of phase with each other. The signal output in this way is used as a data signal indicating recorded data in a control circuit (not shown).

なお、図5に示したように、負荷容量制御手段12aは、サーボ信号の出力用端子(端子VA/Va等)の前段だけでなく、データ信号の出力用端子(端子VRFP及び端子VRFN)の前段にも設けられる。これらの負荷容量制御手段12aは、端子VRFP又は端子VRFNに接続される容量性負荷の容量値による、その前段の増幅回路のカットオフ周波数の変動を抑制するために設けられているものである。   As shown in FIG. 5, the load capacity control means 12a is provided not only at the front stage of the servo signal output terminals (terminal VA / Va etc.) but also at the data signal output terminals (terminal VRFP and terminal VRFN). It is also provided in the previous stage. These load capacity control means 12a are provided in order to suppress fluctuations in the cutoff frequency of the amplifier circuit in the preceding stage due to the capacitance value of the capacitive load connected to the terminal VRFP or the terminal VRFN.

次に、図7は、上記PDIC100を備える光ピックアップ101の構成を示す模式図である。   Next, FIG. 7 is a schematic diagram illustrating a configuration of an optical pickup 101 including the PDIC 100.

図7に示すように、光ピックアップ101は、レーザ光源102と、レーザ光源102からのレーザービームを複数に分割する回折格子103と、回折格子103から出射されたレーザービームを平行光にするコリメートレンズ104と、平行光とされたレーザービームを光ディスク200側へ導くミラー105と、ミラー105で反射されたレーザービームを円偏光に変換して対物レンズ106に入射する1/4波長板110と、1/4波長板110から入射されたレーザービームをディスク面に収束させる対物レンズ106と、光ディスク200により反射されミラー105でさらに反射された光をPDIC100側へ導くビームスプリッタ107と、ビームスプリッタ107からの反射光を収束させるアナモフィックレンズ108と、アナモフィックレンズ108によって収束された反射光を受光するPDIC100とを備えている。PDIC100は、上述したように20個のフォトダイオードを備え、各フォトダイオードは、上記反射光を受光して光電変換し、反射光の強度に応じた電圧信号を出力する。   As shown in FIG. 7, the optical pickup 101 includes a laser light source 102, a diffraction grating 103 that divides the laser beam from the laser light source 102 into a plurality, and a collimator lens that collimates the laser beam emitted from the diffraction grating 103. 104, a mirror 105 that guides the parallel laser beam to the optical disc 200, a quarter-wave plate 110 that converts the laser beam reflected by the mirror 105 into circularly polarized light and enters the objective lens 106, and 1 An objective lens 106 for converging the laser beam incident from the quarter-wave plate 110 onto the disk surface, a beam splitter 107 for guiding the light reflected by the optical disk 200 and further reflected by the mirror 105 to the PDIC 100 side, and from the beam splitter 107 An anamorphic lens 108 for converging the reflected light; And a PDIC100 for receiving the reflected light is converged by Namo Fick lens 108. The PDIC 100 includes 20 photodiodes as described above, and each photodiode receives the reflected light, performs photoelectric conversion, and outputs a voltage signal corresponding to the intensity of the reflected light.

なお、光ディスク200に対する対物レンズ106の位置は、対物レンズ駆動装置109によって高精度に制御される。詳細には、対物レンズ106をフォーカス方向へ駆動することにより、光ディスク200の記録面にビームスポットの焦点を合わせるフォーカス補正が行われ、トラッキング方向へ駆動することにより、光ディスク200のトラックにビームスポットを追従させるトラッキング補正が行われる。また、タンジェンシャル方向を回転軸にして対物レンズ106をトラッキング方向に回転させることにより、ディスクの反りに対応するチルト角の補正が行われる。   Note that the position of the objective lens 106 with respect to the optical disc 200 is controlled with high accuracy by the objective lens driving device 109. Specifically, by driving the objective lens 106 in the focus direction, focus correction is performed to focus the beam spot on the recording surface of the optical disc 200, and by driving in the tracking direction, the beam spot is applied to the track of the optical disc 200. Tracking correction to follow is performed. Further, the tilt angle corresponding to the warp of the disk is corrected by rotating the objective lens 106 in the tracking direction with the tangential direction as the rotation axis.

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.

例えば、上記実施形態では、本発明による増幅回路をPDICに適用した場合を例に説明したが、本発明の適用範囲がこれに限定されるものではない。   For example, in the above embodiment, the case where the amplifier circuit according to the present invention is applied to a PDIC has been described as an example, but the scope of the present invention is not limited to this.

また、差動増幅回路の構成についても図2に示した構成に限定されず、これとは異なる回路構成を有していても構わない。   Further, the configuration of the differential amplifier circuit is not limited to the configuration shown in FIG. 2, and may have a circuit configuration different from this.

本発明の実施形態1にかかる増幅回路の基本構成を示す回路図である。1 is a circuit diagram showing a basic configuration of an amplifier circuit according to a first embodiment of the present invention. 本発明の実施形態1にかかる増幅回路をより詳細に示す回路図である。1 is a circuit diagram showing in more detail an amplifier circuit according to a first embodiment of the present invention. FIG. 本発明の実施形態1にかかる増幅回路のカットオフ周波数と容量性負荷の容量値の関係をグラフ化した図である。It is the figure which graphed the relationship between the cutoff frequency of the amplifier circuit concerning Embodiment 1 of this invention, and the capacitance value of a capacitive load. 本発明の実施形態2にかかるPDICの外観例を示す図である。It is a figure which shows the example of an external appearance of PDIC concerning Embodiment 2 of this invention. 本発明の実施形態2にかかるPDICの内部回路構成を示す図である。It is a figure which shows the internal circuit structure of PDIC concerning Embodiment 2 of this invention. 本発明の実施形態2にかかるPDICの内部回路構成を示す図である。It is a figure which shows the internal circuit structure of PDIC concerning Embodiment 2 of this invention. 本発明の実施形態2にかかるPDICを備える光ピックアップの構成を示す模式図である。It is a schematic diagram which shows the structure of an optical pick-up provided with PDIC concerning Embodiment 2 of this invention. 増幅回路のカットオフ周波数と、その出力端に接続される容量性負荷の容量値と、の関係を示す図である。It is a figure which shows the relationship between the cutoff frequency of an amplifier circuit, and the capacitance value of the capacitive load connected to the output terminal.

符号の説明Explanation of symbols

1 増幅回路
2,A,B,C,D,a,b,c,d,E1,E2,E3,E4,F1,F2,F3,F4,e1,e2,f1,f2 フォトダイオード
10 オペアンプ
12a,12b,12c 負荷容量制御手段
14 基準電圧源
16,44 抵抗
20 差動増幅回路
21,22 PチャンネルMOSトランジスタ
23,24 NチャンネルMOSトランジスタ
31 デプレッション型トランジスタ
25,32 定電流源
30 ソースフォロア回路
40 回路
41,43 スイッチ
42 リミッタ回路
50 ゲイン制御部
60 合成回路
71 キャパシタ
72 スイッチ
100 PDIC
101 光ピックアップ
102 レーザ光源
103 回折格子
104 コリメートレンズ
105 ミラー
106 対物レンズ
107 ビームスプリッタ
108 アナモフィックレンズ
109 対物レンズ駆動装置
110 1/4波長板
200 光ディスク
LC 容量性負荷
OT 出力端子
1 amplifying circuit 2, A, B, C, D, a, b, c, d, E1, E2, E3, E4, F1, F2, F3, F4, e1, e2, f1, f2 photodiode 10 operational amplifier 12a, 12b, 12c Load capacity control means 14 Reference voltage source 16, 44 Resistor 20 Differential amplifier circuit 21, 22 P channel MOS transistor 23, 24 N channel MOS transistor 31 Depletion type transistor 25, 32 Constant current source 30 Source follower circuit 40 circuit 41, 43 switch 42 limiter circuit 50 gain controller 60 combining circuit 71 the capacitor 72 switch 100 PDIC
DESCRIPTION OF SYMBOLS 101 Optical pick-up 102 Laser light source 103 Diffraction grating 104 Collimating lens 105 Mirror 106 Objective lens 107 Beam splitter 108 Anamorphic lens 109 Objective lens drive device 110 1/4 wavelength plate 200 Optical disk LC Capacitive load OT Output terminal

Claims (5)

増幅部と、
前記増幅部からの出力信号を外部に出力する出力端子と、
前記出力端子を介して、前記増幅部の出力端を負荷に接続する配線と、
荷容量制御手段とを含み、
前記負荷容量制御手段は、一端が前記配線のうち前記増幅部と前記出力端子との間の部分に接続され、他端が接地された複数の負荷容量制御器により構成され、
前記各負荷容量制御器は、キャパシタとスイッチとが直列接続された構成を有し、
前記キャパシタ及び前記スイッチはそれぞれ、前記負荷容量制御器ごとに設けられ、
前記各負荷容量制御器を構成する複数の前記スイッチそれぞれのオンオフ制御によって、前記各負荷容量制御器を構成する複数の前記キャパシタのうち、対応する前記スイッチがオンとなっているものの容量と前記負荷の容量との合成容量である前記増幅回路の負荷容量が制御されることにより、前記負荷の容量値の変動に伴う前記増幅回路のカットオフ周波数の変動が抑制される
とを特徴とする増幅回路。
An amplification unit;
An output terminal for outputting an output signal from the amplifying portion to the outside,
Via the output terminal, and a wiring connecting the output terminal of the amplifying section to a load,
And a load capacity control means,
The load capacity control means is composed of a plurality of load capacity controllers, one end of which is connected to the portion of the wiring between the amplifier and the output terminal, and the other end of which is grounded.
Each load capacitance controller has a configuration in which the capacitor and the switch are connected in series,
Wherein each capacitor and the switch are provided for each of the load capacitance controller,
By the on / off control of each of the plurality of switches constituting each load capacity controller, among the plurality of capacitors constituting each load capacity controller, the capacity and the load of the corresponding switch being on By controlling the load capacitance of the amplifier circuit, which is a combined capacitance with the capacitance of the capacitor, fluctuations in the cutoff frequency of the amplification circuit due to fluctuations in the capacitance value of the load are suppressed.
Amplifier circuit according to claim and this.
前記複数のスイッチは、前記負荷の容量値にかかわらず前記カットオフ周波数が一定となるようオンオフ制御されるThe plurality of switches are on / off controlled so that the cut-off frequency is constant regardless of the capacitance value of the load.
ことを特徴とする請求項1に記載の増幅回路。The amplifier circuit according to claim 1.
前記各負荷容量制御器は、前記キャパシタと前記スイッチとが、接地端側からこの順で直列接続された構成を有するEach of the load capacity controllers has a configuration in which the capacitor and the switch are connected in series in this order from the ground end side.
ことを特徴とする請求項1又は2に記載の増幅回路。The amplifier circuit according to claim 1 or 2.
当該増幅回路の入力信号がフォトダイオードの出力信号であることを特徴とする請求項1乃至3のいずれか一項に記載の増幅回路。 Amplifier circuit according to any one of claims 1 to 3 input signal of the amplifier circuit is characterized in that the output signal of the photodiode. レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップであって、
前記増幅回路は、
増幅部と、
前記増幅部からの出力信号を外部に出力するための出力端子と、
前記出力端子を介して、前記増幅部の出力端を負荷に接続する配線と、
荷容量制御手段とを含み
前記負荷容量制御手段は、一端が前記配線のうち前記増幅部と前記出力端子との間の部分に接続され、他端が接地された複数の負荷容量制御器により構成され、
前記各負荷容量制御器は、キャパシタとスイッチとが直列接続された構成を有し、
前記キャパシタ及び前記スイッチはそれぞれ、前記負荷容量制御器ごとに設けられ、
前記各負荷容量制御器を構成する複数の前記スイッチそれぞれのオンオフ制御によって、前記各負荷容量制御器を構成する複数の前記キャパシタのうち、対応する前記スイッチがオンとなっているものの容量と前記負荷の容量との合成容量である前記増幅回路の負荷容量が制御されることにより、前記負荷の容量値の変動に伴う前記増幅回路のカットオフ周波数の変動が抑制される
とを特徴とする光ピックアップ。
An optical pickup comprising a photodiode for receiving a laser beam and an amplification circuit for amplifying an output signal of the photodiode,
The amplifier circuit is
An amplification unit;
An output terminal for outputting an output signal from the amplifying portion to the outside,
Via the output terminal, and a wiring connecting the output terminal of the amplifying section to a load,
And a load capacity control means,
The load capacity control means is composed of a plurality of load capacity controllers, one end of which is connected to the portion of the wiring between the amplifier and the output terminal, and the other end of which is grounded.
Each load capacitance controller has a configuration in which the capacitor and the switch are connected in series,
Wherein each capacitor and the switch are provided for each of the load capacitance controller,
By the on / off control of each of the plurality of switches constituting each load capacity controller, among the plurality of capacitors constituting each load capacity controller, the capacity and the load of the corresponding switch being on By controlling the load capacitance of the amplifier circuit, which is a combined capacitance with the capacitance of the capacitor, fluctuations in the cutoff frequency of the amplification circuit due to fluctuations in the capacitance value of the load are suppressed.
The optical pick-up which is characterized a call.
JP2007251519A 2007-09-27 2007-09-27 Amplifier circuit and optical pickup provided with the same Expired - Fee Related JP4706683B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007251519A JP4706683B2 (en) 2007-09-27 2007-09-27 Amplifier circuit and optical pickup provided with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007251519A JP4706683B2 (en) 2007-09-27 2007-09-27 Amplifier circuit and optical pickup provided with the same

Publications (2)

Publication Number Publication Date
JP2009088586A JP2009088586A (en) 2009-04-23
JP4706683B2 true JP4706683B2 (en) 2011-06-22

Family

ID=40661491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007251519A Expired - Fee Related JP4706683B2 (en) 2007-09-27 2007-09-27 Amplifier circuit and optical pickup provided with the same

Country Status (1)

Country Link
JP (1) JP4706683B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417190A (en) * 1990-05-11 1992-01-21 Hitachi Ltd Semiconductor device
JP2003234623A (en) * 2002-02-12 2003-08-22 Sharp Corp Light receiving amplifier circuit and optical pickup using the same
JP2004151035A (en) * 2002-10-31 2004-05-27 Sharp Corp Inspection method and device of semiconductor device
JP2005348288A (en) * 2004-06-07 2005-12-15 Alpine Electronics Inc Digital amplifier
JP2006270419A (en) * 2005-03-23 2006-10-05 Sony Corp Buffer amplifier for single power source, reference voltage supply circuit, and imaging apparatus
JP2007036623A (en) * 2005-07-26 2007-02-08 Matsushita Electric Ind Co Ltd Photoelectric-current amplifier circuit and optical pickup device
JP2009088584A (en) * 2007-09-27 2009-04-23 Tdk Corp Amplifier circuit and optical pickup having the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417190A (en) * 1990-05-11 1992-01-21 Hitachi Ltd Semiconductor device
JP2003234623A (en) * 2002-02-12 2003-08-22 Sharp Corp Light receiving amplifier circuit and optical pickup using the same
JP2004151035A (en) * 2002-10-31 2004-05-27 Sharp Corp Inspection method and device of semiconductor device
JP2005348288A (en) * 2004-06-07 2005-12-15 Alpine Electronics Inc Digital amplifier
JP2006270419A (en) * 2005-03-23 2006-10-05 Sony Corp Buffer amplifier for single power source, reference voltage supply circuit, and imaging apparatus
JP2007036623A (en) * 2005-07-26 2007-02-08 Matsushita Electric Ind Co Ltd Photoelectric-current amplifier circuit and optical pickup device
JP2009088584A (en) * 2007-09-27 2009-04-23 Tdk Corp Amplifier circuit and optical pickup having the same

Also Published As

Publication number Publication date
JP2009088586A (en) 2009-04-23

Similar Documents

Publication Publication Date Title
US7449670B2 (en) Amplifier circuit and optical pickup device
JP2007104136A (en) Photoelectric current amplifier circuit, and optical pickup apparatus
JP4804076B2 (en) Photocurrent amplifier circuit and optical pickup device
JP4687699B2 (en) Amplifier circuit and optical pickup provided with the same
JP4798610B2 (en) Semiconductor device
JP4090476B2 (en) Photocurrent amplifier circuit and optical pickup device
JP4129464B2 (en) Light receiving amplification circuit and optical pickup device
US6480042B2 (en) Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data
JP4706683B2 (en) Amplifier circuit and optical pickup provided with the same
US7408143B2 (en) Previous amplifier circuit, light-receiving amplifier circuit, and optical pickup apparatus having grounded emitter amplifier circuits each with a grounded emitter transistor
JP2009088580A (en) Amplifier circuit, and optical pickup provided with same
JP2009088587A (en) Amplification circuit and optical pickup having the same
JP2009088584A (en) Amplifier circuit and optical pickup having the same
JP2007066469A (en) Light receiving element circuit, method of deriving laser light emitting quantity control signal, and optical pickup apparatus
JP2009088583A (en) Amplification circuit and optical pickup having the same
US7567489B2 (en) Light detector, optical pickup, and optical disc apparatus
JP4566893B2 (en) Light receiving amplification circuit and optical pickup device
JP2009088585A (en) Integrated circuit for photodiode and optical pickup equipped with same
JP4687700B2 (en) Integrated circuit for photodiode and optical pickup having the same
JP2009088582A (en) Amplification circuit and optical pickup having the same
US20070035801A1 (en) Light receiving element circuit and optical disk device
JP5110017B2 (en) Amplifier circuit and optical pickup provided with the same
JP2007026487A (en) Photodetector circuit and optical disk device
JP5169941B2 (en) Amplifier circuit and optical pickup provided with the same
JP4680118B2 (en) Light receiving amplification circuit and optical pickup

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

LAPS Cancellation because of no payment of annual fees