JP2010226552A - 伝送線路 - Google Patents

伝送線路 Download PDF

Info

Publication number
JP2010226552A
JP2010226552A JP2009073087A JP2009073087A JP2010226552A JP 2010226552 A JP2010226552 A JP 2010226552A JP 2009073087 A JP2009073087 A JP 2009073087A JP 2009073087 A JP2009073087 A JP 2009073087A JP 2010226552 A JP2010226552 A JP 2010226552A
Authority
JP
Japan
Prior art keywords
signal wiring
ground
wiring
back surface
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009073087A
Other languages
English (en)
Inventor
Atsushi Suwa
敦 諏訪
Yoshiki Hayazaki
嘉城 早崎
Takeshi Hashimoto
健 橋本
Koji Yokoyama
浩司 横山
Takeo Shirai
健雄 白井
Futoshi Nishimura
太 西村
Masakazu Adachi
雅和 足立
Takaaki Yoshihara
孝明 吉原
Toru Baba
徹 馬場
Narimasa Iwamoto
成正 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2009073087A priority Critical patent/JP2010226552A/ja
Priority to PCT/JP2009/071596 priority patent/WO2010074232A1/ja
Publication of JP2010226552A publication Critical patent/JP2010226552A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Waveguides (AREA)

Abstract

【課題】埋込グランド配線15同士の間隔が信号配線10を伝送する高周波の波長の1/4となる時に発生する共振現象を抑制する。
【解決手段】伝送線路は、対向する表面及び裏面を有する誘電体基板21と、この表面上に配置され且つ高周波を伝送する信号配線10と、表面上に配置され且つ信号配線10から絶縁された表面グランド電極11と、誘電体基板21の表裏面を貫通し且つ信号配線10に接続された貫通信号配線12と、基板裏面上に配置された裏面グランド電極14と、誘電体基板21に埋め込まれ且つ貫通信号配線12の周囲に円弧状且つ等間隔に配置された複数の埋込グランド配線15a〜15gとを有する。各埋込グランド配線15a〜15gが、表面グランド電極11及び裏面グランド電極14の少なくともいずれか一方に接続され、複数の埋込グランド配線15a〜15gが、前記した高周波の波長の1/4未満の間隔で配置されている。
【選択図】図3

Description

本発明は、マイクロ波などを伝送する伝送線路に関する。
従来から、マイクロ波などを伝送するストリップ線路を用いた伝送線路が知られている(例えば、特許文献1参照)。特許文献1の第4図では、PTFEからなる誘電体基板の表面側に第1ストリップ導体を設け、誘電体基板の裏面側には、第1ストリップ導体の一端と接続用スルーホールを介して一端が電気的に接続された第2ストリップ導体を設けている。更に、誘電体基板の裏面側に第1接地導体を設け、誘電体基板の表面側に第2接地導体を設けることにより、誘電体基板の表裏面それぞれにマイクロストリップ線路を形成している。
そして、接続用スルーホールを囲むように、上端が第2接地導体に接続された複数の接地用スルーホールを設けている。これにより、円柱形誘電体線路と同等の伝送特性が得られ、接続用スルーホールの伝送路のインピーダンスを安定させることができるとされている。
特開平10−173410号公報
しかし、接続用スルーホールを囲むように複数の接地用スルーホールを配置しただけでは、接地用スルーホール同士の間で発生する共振現象を抑制することができない。具体的には、接地用スルーホール同士の間隔が接続用スルーホールを伝送する高周波の波長の1/4となる時に発生する共振現象を抑制することができず、伝送線路の通過特性にリプルが発生してしまう。
本発明は、上記問題点に鑑みて成されたものであり、その目的は、埋込グランド配線同士の間隔が信号配線を伝送する高周波の波長の1/4となる時に発生する共振現象を抑制する伝送線路を提供することである。
本発明の第1の特徴は、MEMS構造体に用いられる伝送線路であって、当該伝送線路が、対向する第1の主表面及び第2の主表面を有する誘電体基板と、第1の主表面上に配置され、且つ高周波を伝送する信号配線と、第1の主表面上に配置され、且つ信号配線から電気的に絶縁された表面グランド電極と、誘電体基板の第1の主表面から第2の主表面までを貫通し、且つ信号配線に電気的に接続された貫通信号配線と、第2の主表面上に配置され、且つ貫通信号配線から電気的に絶縁された裏面グランド電極と、誘電体基板に埋め込まれ、且つ貫通信号配線の周囲に円弧状且つ等間隔に配置された複数の埋込グランド配線とを有し、埋込グランド配線の各々が、表面グランド電極及び裏面グランド電極の少なくともいずれか一方に電気的に接続され、複数の埋込グランド配線が、信号配線を伝送する高周波の波長の1/4未満の間隔で配置されていることである。
本発明の第1の特徴によれば、信号配線を伝送する高周波の波長の1/4未満の間隔で複数の埋込グランド配線を配置することにより、埋込グランド配線同士の間隔が信号配線を伝送する高周波の波長の1/4となる時に発生する共振現象、及びこれによるリップルの発生を抑制することができる。すなわち、埋込グランド配線同士の間隔を、伝送線路が伝送する高周波の帯域のうち最も短い波長の1/4よりも短く設定すれば、この共振現象及びリップルの発生を抑制することができる。
本発明の第1の特徴において、一部の埋込グランド配線が、表面グランド電極または裏面グランド電極のいずれか一方にだけ電気的に接続されていてもよい。これにより、第1の主表面或いは第2の主表面において信号配線または裏面取出配線と重なっている位置でも、埋込グランド配線を配置することができる。よって、上記した共振現象を抑制する効果が増加する。また、貫通信号配線を円弧状に囲む範囲が広がり、擬似的な同軸構造が強まり、インピーダンスを一定にすることができる。
本発明の第1の特徴において、信号配線に重なる部分に配置される一部の埋込グランド配線の第1の主表面側端部と信号配線との間には誘電体基板が介在し、一部の埋込グランド配線の第2の主表面側端部は裏面グランド電極に電気的に接続されていてもよい。これにより、第1の主表面において信号配線と重なっている位置でも、埋込グランド配線を配置することができる。よって、上記した共振現象を抑制する効果が増加する。また、貫通信号配線を円弧状に囲む範囲が広がり、擬似的な同軸構造が強まり、インピーダンスを一定にすることができる。
また、伝送線路は、第2の主表面上に配置され、且つ貫通信号配線に電気的に接続された裏面取出電極を更に備え、裏面取出電極線に重なる部分に配置される他の一部の埋込グランド配線の第2の主表面側端部と裏面取出電極との間には誘電体基板が介在し、他の一部の埋込グランド配線の第1の主表面側端部は表面グランド電極に電気的に接続されていてもよい。これにより、第2の主表面において裏面取出電極と重なっている位置でも、埋込グランド配線を配置することができる。よって、上記した共振現象を抑制する効果が増加する。また、貫通信号配線を円弧状に囲む範囲が広がり、擬似的な同軸構造が強まり、インピーダンスを一定にすることができる。
本発明の第2の特徴は、MEMS構造体に用いられる伝送線路であって、当該伝送線路が、対向する第1の主表面及び第2の主表面を有する誘電体基板と、第1の主表面上に配置され、且つ高周波を伝送する信号配線と、第1の主表面上に配置され、且つ信号配線から電気的に絶縁された表面グランド電極と、誘電体基板の第1の主表面から第2の主表面までを貫通し、且つ信号配線に電気的に接続された貫通信号配線と、第2の主表面上に配置され、貫通信号配線から電気的に絶縁された裏面グランド電極と、誘電体基板に埋め込まれ、且つ貫通信号配線の周囲を円弧状且つ連続して取り囲む埋込グランド配線とを有し、埋込グランド配線が、表面グランド電極及び裏面グランド電極の少なくともいずれか一方に電気的に接続されていることである。
本発明の第2の特徴によれば、埋込グランド配線が貫通信号配線の周囲を円弧状且つ連続して取り囲むことにより、埋込グランド配線同士の間隔が信号配線を伝送する高周波の波長の1/4となる時に発生する共振現象、及びこれによるリップルの発生を防止することができる。また、擬似的な同軸構造が強まり、インピーダンスを一定にすることができる。
本発明の伝送線路によれば、埋込グランド配線同士の間隔が信号配線を伝送する高周波の波長の1/4となる時に発生する共振現象を抑制することができる。
本発明の第1の実施の形態に関わる伝送線路を用いたマイクロリレーの外観を示す斜視図である。 図1のベース20、機能部30、カバー40及び駆動装置50を積層方向(z方向)に分離した状態で示す斜視図である。 図3(a)は、図2の点線Gで囲んだ部分に適用される、本発明の第1の実施の形態に関わる伝送線路の構成を示す上面図であり、図3(b)は、その底面図である。 図4(a)は、信号配線10の一端における貫通信号配線12及び埋込グランド配線15a〜15gの配置を示す斜視図であり、図4(b)は、図3(a)におけるA−A切断面に沿った断面図である。 図5(a)は、図2の点線Gで囲んだ部分に適用される、本発明の第2の実施の形態に関わる伝送線路の構成を示す上面図であり、図5(b)は、その底面図である。 図6(a)は、信号配線10の一端における貫通信号配線12及び埋込グランド配線15a〜15c、15e〜15gの配置を示す斜視図であり、図6(b)は、図5(a)におけるB−B切断面に沿った断面図である。 図7(a)は、図2の点線Gで囲んだ部分に適用される、本発明の第3の実施の形態に関わる伝送線路の構成を示す上面図であり、図7(b)は、その底面図であり、図7(c)は、信号配線10の一端における貫通信号配線12及び埋込グランド配線17の配置を示す斜視図である。 図8(a)は、図2の点線Gで囲んだ部分に適用される、本発明の第1の実施の形態の変形例に関わる伝送線路の構成を示す上面図であり、図8(b)は、その底面図であり、図8(c)は、図8(a)におけるCD切断面に沿った断面図である。
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
(第1の実施の形態)
先ず、図1及び図2を参照して、本発明の第1の実施の形態に関わる伝送線路を用いたMEMS構造体の一例として、マイクロリレーの構成を説明する。本発明の第1の実施の形態に関わるマイクロリレーは、高周波の電気信号を取り扱い、且つ半導体プロセスを用いて作製される微小駆動機構を有するMEMSリレーであり、更に、常開接点と常閉接点とを備えた所謂ラッチング型リレーである。
図1に示すように、マイクロリレーは、ベース20と、機能部30と、カバー40と、電磁石装置51を有する駆動装置50とを備えている。図2は、ベース20、機能部30、カバー40及び駆動装置50の各構成を図示するため、各々を積層方向(z方向)に分離した状態で示している。本発明の第1の実施の形態に関わる伝送線路は、ベース20の一部分、例えば、点線Gで囲んだ部分に用いられている。
次に、図2を参照して、ベース20、機能部30、カバー40及び駆動装置50の各構成を説明する。
ベース20は、例えば、直方体状のガラス基板21と、機能部30に対向するガラス基板21の第1の主表面(以後、「表面」という)上に配置された信号配線10とを備える。信号配線10は、ガラス基板21の表面上における長手方向両端側それぞれに対を成して配置されている。各信号配線10の長さ方向は、ガラス基板21の短手方向(x方向)と一致し、1対の信号配線10は、その長さ方向に並んで配置されている。
ガラス基板21の表面上には、信号配線10に電気的に接続される複数の固定接点26がそれぞれ形成されている。各固定接点26は、各信号配線10においてガラス基板21の内側となる端部に接続されている。よって、ガラス基板21の長手方向の両端側それぞれに、一対の固定接点26が設けられている。
固定接点26は、例えば、銅(Cu)や金(Au)などの導電性が良好な金属材料からなる金属薄膜である。このような固定接点26は、スパッタ法や、電気めっき法、真空蒸着法などを利用して形成することができる。また、固定接点26は、単層構造に限らず、例えば、Au層と、Au層とベース20との間に介在されるTi層とからなる多層構造であってもよい。
機能部30は、主として、可動部32と、可動部32を囲むフレーム33とを有する。
フレーム33は、矩形枠状に形成されている。フレーム33の長手方向の両端側それぞれには、信号配線10をカバー40側に臨ませる開口(以下、本実施形態において「第1の開口」と称する)31が形成されている。また、フレーム33の中央部には、可動部32用の開口(以下、本実施形態において「第2の開口」と称する)34が形成されている。第1の開口31それぞれと第2の開口34とは、フレーム33の短手方向の中央部において互いに連通されている。なお、フレーム33における第1の開口31それぞれと第2の開口34との間の部位が、フレーム33の長手方向に沿った方向への可動部32の移動を規制する一対の規制突起を構成する。また、フレーム33の外形サイズは、ベース20の外形サイズを等しい。
可動部32は、フレーム33の第2の開口34内に配置される本体部320と、フレーム33の第1の開口31内にそれぞれ配置される接点用突片321とを有している。本体部320は、矩形板状に形成されている。本体部320の長手方向とフレーム33の長手方向とは略一致している。本体部320の長手方向の両端部それぞれの中央部には、接点用突片321が突設されている。接点用突片321の先端部は、第1の開口31内に配置されている。接点用突片321におけるベース20との対向面(図2における下面)には可動接点322が設けられている。可動接点322が一対の固定接点26それぞれに同時に接触した時、可動接点322は当該一対の固定接点26間を短絡させる。一方、本体部320の短手方向の両端部それぞれの中央部には、支点用突片323が突設されている。支点用突片323におけるカバー40との対向面(図2における上面)には支点突起324が設けられている。支点突起324は、可動部32の揺動動作(シーソ動作)の支点として使用される。
可動部32は、複数(例えば4つ)の支持片35によりフレーム33と一体に連結されている。各支持片35は、フレーム33の第2の開口34の長手方向における内側面と、本体部320の短手方向の外側面とを一体に連結している。4つの支持片35は、本体部320の中心に対して点対称となる位置に配置されている。
支持片35は、積層方向(z方向)に直交する平面内で本体部320の長手方向に沿った方向に蛇行しながら進む曲線形状を有する。これによって、可動部32はフレーム33に対して揺動自在に支持される。支持片35を蛇行形状に形成することで、支持片35の長さを長くできる。そのため、可動部32が揺動する際に支持片35がねじられることで生じるばね力のばね定数を適切に小さくすることができ、支持片35に加えられる応力も分散することができる。
可動部32、フレーム33及び支持片35は、例えば、50μm〜300μm程度、好ましくは200μm程度の厚みの半導体基板(例えば、シリコン基板や、SOI基板)をフォトリソグラフィ技術およびエッチング技術などの半導体微細加工技術を利用してパターニングすることにより形成することができる。
可動部32の本体部320におけるカバー40との対向面(図2における上面)側には、アーマチュア60が設けられている。アーマチュア60は、例えば、電磁軟鉄、電磁ステンレス、パーマロイなどの磁性材料を矩形板状に機械加工したものからなり、接着、溶接、熱着、或いはロウ付けなどの方法で本体部320に接合される。アーマチュア60は、駆動装置50の電磁石装置51が発生する磁場により可動部32を揺動させるために使用される。一方、可動部32におけるベース20との対向面側には、レシジュアル(レシジャル)70が設けられている。レシジュアル70は、可動部32とベース20との距離を好適な距離に設定するために使用される。
上記した機能部30のフレーム33は、可動接点322と一対の固定接点26とがそれぞれ対向するように位置合わせを行った状態で、ベース20に接合される。これにより、機能部30はベース20の表面側に取り付けられる。なお、フレーム33をベース20に接合するにあたっては、接合用の金属層(図示せず)を用いることができる。当該金属層は、グランドとして利用することができる。
カバー40は、例えば、直方体状のガラス基板45と、閉塞板42とを有する。ガラス基板45の外形サイズは、ベース20の外形サイズと等しい。ガラス基板45の中央部には、ガラス基板45を積層方向(z方向)に貫通する開孔部41が形成されている。閉塞板42は、ガラス基板45における機能部30との対向面(図2における下面)に密着接合され、開孔部41全体を閉塞している。したがって、開孔部41の内周面と閉塞板42とで囲まれる空間部が駆動装置50の収納室を構成している。閉塞板42は、例えば、厚みが5〜50μm程度、好ましくは20μm程度に形成されたシリコン板やガラス板などの薄板からなる。カバー40は、フレーム33におけるベース20側とは反対側の面(図2における上面)に接合される。なお、ガラス基板45をフレーム33に接合するにあたっては、接合用の金属層(図示せず)を用いることができる。当該金属層は、高周波用のシールド層として利用することができる。ただし、駆動装置50の磁場を遮断することがないように、当該金属層の材料には、非磁性体を用いる。
駆動装置50は、アーマチュア60を吸引する磁場を発生させる電磁石装置51と、可動部32をラッチするための永久磁石52とを備えている。電磁石装置51は、主として、ヨーク53と、一対のコイル54とを備えている。ヨーク53は、長尺矩形板状の主片530と、主片530の表面側(図2における下面側)の長手方向両端部それぞれに突設された矩形板状の脚片531とを一体に備えている。このようなヨーク53は、電磁軟鉄などの鉄板を曲げ加工あるいは鍛造加工することにより形成されている。永久磁石52は、直方体状に形成され、積層方向の一面側と他面側とが互いに異極となるように着磁されている。永久磁石52は、その他面をヨーク53の主片530の上記表面における長手方向中央部に当接させるようにして、ヨーク53に取り付けられる。各コイル54は、主片530における各脚片531と永久磁石52との間の部位それぞれに巻回される。また、駆動装置50には、一対のコイル端子55が設けられている。これら一対のコイル端子55間に電圧を印加することで、各コイル54に電流が流れる。このような駆動装置50は、カバー40の上記収納室に収納される。
なお、図1および図2に示すマイクロリレーでは、コイル54に通電するための駆動電極(図示せず)がガラス基板21の表面に対向する第2の主表面(裏面)上に形成されている。また、ガラス基板45における機能部30側とは反対側の面に、コイル端子55が接続される配線パターン43が形成されている。ここで、上記した駆動電極と配線パターン43とは、ガラス基板21を積層方向に貫通する貫通ビア27と、フレーム33を厚み方向に貫通する貫通ビア36と、カバー40を厚み方向に貫通する貫通ビア44とによって、電気的に接続されている。
また、図1及び図2には示さないが、1対の信号配線10においてベース20の外側となる端部は、ガラス基板21を貫通する孔の内部に埋め込まれた貫通信号配線を介して、ガラス基板21の第2の主表面(裏面)上に配置された裏面取出電極に電気的に接続されている。本発明の第1の実施の形態に関わる伝送線路は、信号配線10、貫通信号配線、及び裏面取出電極を含む、図2の点線Gで囲んだ部分に適用される。
次に、図3及び図4を参照して、図2に示すベース20における点線Gで囲んだ部分に適用される、本発明の第1の実施の形態に関わる伝送線路の構成を説明する。図3(a)は、図2に示すベース20における点線Gで囲んだ部分の機能部30側の面(表面)を示す平面図であり、図3(b)は、表面に対向する裏面を示す平面図である。
本発明の第1の実施の形態に関わる伝送線路は、MEMS構造体の一例としてのマイクロリレーに用いられる伝送線路であって、対向する第1の主表面(表面)及び第2の主表面(裏面)を有する誘電体基板の一例としてのガラス基板21と、ガラス基板21の表面上に配置され、且つ高周波を伝送する信号配線10と、ガラス基板21の表面上に配置され、且つ信号配線10から電気的に絶縁された表面グランド電極11と、ガラス基板21の表面から裏面までを貫通し、且つ信号配線10に電気的に接続された貫通信号配線12と、ガラス基板21の裏面上に配置され、且つ貫通信号配線12から電気的に絶縁された裏面グランド電極14と、ガラス基板21に埋め込まれ、且つ貫通信号配線12の周囲に円弧状且つ等間隔に配置された複数の埋込グランド配線15a、15b、15c、15d、15e、15f、15gとを有する。埋込グランド配線15a〜15gの各々は、表面グランド電極11及び裏面グランド電極14の少なくともいずれか一方に電気的に接続されている。複数の埋込グランド配線15a〜15gは、信号配線10を伝送する高周波の波長の1/4未満の間隔で配置されている。
図3(a)の信号配線10は、1つの線状の配線であって、その両端において貫通信号配線12に接触している。図2のベース20における信号配線10に適用する場合、図3の信号配線10の中央部分を削除して、1対の信号配線10とすればよい。
表面グランド電極11は、ガラス基板21の表面において、信号配線10の周りを囲むように配置され、表面グランド電極11と信号配線10との間には所定の隙間が形成されている。この所定の隙間は、信号配線10の長手方向に沿って一定であり、所定の隙間にはガラス基板21が表出している。なお、表面グランド電極11には接地電位が印加される。
図3(b)に示すように、ガラス基板21の裏面上には、裏面取出電極13が配置されている。裏面取出電極13は、図3(a)の貫通信号配線12に対応する位置に配置されている。また、裏面グランド電極14は、ガラス基板21の裏面において、裏面取出電極13の周りを囲むように配置され、裏面グランド電極14と裏面取出電極13との間には所定の隙間が形成されている。所定の隙間にはガラス基板21が表出している。裏面取出電極13は、裏面グランド電極14から電気的に絶縁されている。
第1の実施の形態において、埋込グランド配線15a〜15gの各々は、表面グランド電極11及び裏面グランド電極14の両方に電気的に接続されている。
なお、信号配線10の長手方向に沿って信号配線10の両脇に複数の貫通グランドビア16が配列されている。複数の貫通グランドビア16は、表面グランド電極11及び裏面グランド電極14の両方に電気的に接続されている。複数の貫通グランドビア16は、可能な限り信号配線10に近い位置で表面グランド電極11に接触している。
次に、図4(a)を参照して、信号配線10の一端における貫通信号配線12及び埋込グランド配線15a〜15gの配置を説明する。図4(a)は、ガラス基板21を除いて配線及び電極だけを表示している。
貫通信号配線12は、ガラス基板21の表面から裏面までを貫通し、貫通信号配線12の上端及び下端は、信号配線10及び裏面取出電極13にそれぞれ電気的に接続されている。複数の埋込グランド配線15a〜15gは、ガラス基板21の表面から裏面までを貫通し、且つ貫通信号配線12の周囲のうち、信号配線10を除いた部分に、円弧状且つ等間隔に配置されている。信号配線10の部分を除く理由は、ガラス基板21の表面から裏面までを貫通する埋込グランド配線を信号配線10が配置された部分に配置してしまうと、ガラス基板21の表面において、埋込グランド配線は信号配線10と接触してしまうからである。
埋込グランド配線15a〜15g及び貫通信号配線12は円柱状の形状を有している。各埋込グランド配線15a〜15gの中心と貫通信号配線12の中心との距離は等しく、埋込グランド配線15a〜15gは、貫通信号配線12を中心とする1つの円弧上に配置されている。埋込グランド配線15a〜15g間の距離は、等しく、且つ信号配線10を伝送する高周波の波長の1/4未満である。ここでは、信号配線10の一端において7つの埋込グランド配線15a〜15gを配置した場合を示すが、埋込グランド配線15a〜15g同士の間隔が信号配線10を伝送する高周波の波長の1/4未満であれば、埋込グランド配線15a〜15gの数は増減しても構わない。
例えば、40GHzの高周波を伝送する伝送線路を設計する場合において、埋込グランド配線15a〜15g同士の間隔を50GHzの高周波の波長の1/4に設計することにより、40GHzの高周波の波長の1/5の間隔で埋込グランド配線15a〜15gを配置することができる。
また、貫通信号配線12の直径、及び貫通信号配線12と埋込グランド配線15a〜15gとの距離を調整することにより、伝送線路の特性インピーダンスを任意に設計することができる。
図4(b)に示すように、埋込グランド配線15dの上端及び下端は、表面グランド電極11及び裏面グランド電極14にそれぞれ電気的に接続されている。貫通信号配線12の上端及び下端は、信号配線10及び裏面取出電極13にそれぞれ電気的に接続されている。また、信号配線10と表面グランド電極11との間、及び裏面取出電極13と裏面グランド電極14との間にはガラス基板21がそれぞれ表出している。信号配線10と表面グランド電極11との距離、及び裏面取出電極13と裏面グランド電極14との距離を調整することにより、伝送線路の特性インピーダンスを任意に設計することができる。なお、図示は省略するが、埋込グランド配線15a〜15c、15e〜15gは、埋込グランド配線15dと同じ断面構造を有している。
次に、図3及び図4に示した伝送線路の製造方法の一例を説明する。ガラス基板21に対して、貫通信号配線12、埋込グランド配線15a〜15g及び貫通グランドビア16用のスルーホールを、ブラスト加工などを用いて形成する。そして、ガラス基板21の裏面上に、金(Au)または銅(Cu)等の金属膜をメッキ処理によって成膜する。この時、上記したスルーホール内に金属膜が充填される。その後、フォトリソグラフィ技術及びエッチング技術を用いて、図3(b)に示すように、裏面グランド電極14及び裏面取出電極13をパターニングする。
同様にして、ガラス基板21の表面上に、AuまたはCu等の金属膜をメッキ処理によって成膜する。その後、フォトリソグラフィ技術及びエッチング技術を用いて、図3(a)に示すように、表面グランド電極11及び信号配線10をパターニングする。
以上説明したように、本発明の第1の実施の形態によれば、信号配線10を伝送する高周波の波長λの1/4未満の間隔で複数の埋込グランド配線15a〜15gを配置することにより、埋込グランド配線同士の間隔が信号配線10を伝送する高周波の波長の1/4となる時に発生する共振現象及び当該共振現象によるリップルの発生を抑制することができる。すなわち、埋込グランド配線15a〜15g同士の間隔を、伝送線路を伝送する高周波の帯域のうち最も短い波長の1/4よりも短く設定すれば、この共振現象及びリップルの発生を抑制することができる。
また、ガラス基板21の表面上に配置された信号配線10を伝送する信号を裏面へ引き出す際に使用される貫通信号配線12の周囲に、複数の埋込グランド配線15a〜15gを配置することにより、擬似的な同軸構造を実現することができる。そして、貫通信号配線12と各埋込グランド配線15a〜15gとの間の静電容量が貫通信号配線12のどの部分でも一定となる。よって、貫通信号配線12の特性インピーダンスを整合させることができるので、信号の反射、この反射による信号同士の相互干渉を抑制し、伝送線路の高周波伝達特性を向上させることができる。
(第2の実施の形態)
第2の実施の形態では、裏面取出電極がそれぞれ信号配線10よりも外側へ引き延ばされ、これにより埋込グランド配線の配置が変更される場合について説明する。
図5(a)に示すように、本発明の第2の実施の形態に関わる伝送線路は、埋込グランド配線15dを有していない点が図3(a)と異なり、その他の構成は図3(a)と同じである。また、図5(b)に示すように、本発明の第2の実施の形態に関わる伝送線路において、裏面取出電極13bがそれぞれ信号配線10よりも外側へ引き延ばされている点が異なり、その他の構成は図3(b)と同じである。
次に、図6(a)及び図6(b)を参照して、信号配線10の一端における貫通信号配線12及び埋込グランド配線15a〜15c、15e〜15gの配置を説明する。図6(a)は、ガラス基板21を除いて配線及び電極だけを表示している。図6(b)は図5(a)のB−B切断面に沿った断面図である。
裏面取出電極13bは、その長手方向が信号配線10の長手方向と一致する方向に延長されている。このため、裏面取出電極13bの延長部分と埋込グランド配線15dとが重なってしまう。埋込グランド配線15dは、ガラス基板21の裏面まで貫通しているので、ガラス基板21の裏面に配置される裏面取出電極13bの延長部分と接触してしまう。そこで、第2の実施の形態では、裏面取出電極13bがそれぞれ信号配線10よりも外側へ引き延ばされたため、埋込グランド配線15dを除いた埋込グランド配線15a〜15c、15e〜15gのみが配置されている。
以上説明したように、本発明の第2の実施の形態によれば、埋込グランド配線15a〜15cが信号配線10を伝送する高周波の波長λの1/4未満の間隔で配置され、埋込グランド配線15e〜15gが信号配線10を伝送する高周波の波長λの1/4未満の間隔で配置されていることにより、埋込グランド配線同士の間隔が信号配線10を伝送する高周波の波長の1/4となる時に発生する共振現象及び当該共振現象によるリップルの発生を抑制することができる。すなわち、埋込グランド配線15a〜15c同士の間隔及び埋込グランド配線15e〜15g同士の間隔を、伝送線路を伝送する高周波の帯域のうち最も短い波長の1/4よりも短く設定すれば、この共振現象及びリップルの発生を抑制することができる。
(第3の実施の形態)
第3の実施の形態では、複数の埋込グランド配線15a〜15gの替わりに、貫通信号配線の周囲を円弧状且つ連続して取り囲むスリット状の埋込グランド配線を用いた場合について説明する。
次に、図7を参照して、図2に示すベース20における点線Gで囲んだ部分に適用される、本発明の第3の実施の形態に関わる伝送線路の構成を説明する。図7(a)は、図2に示すベース20における点線Gで囲んだ部分の機能部30側の面(表面)を示す平面図であり、図7(b)は、表面に対向する裏面を示す平面図である。図7(c)は、ガラス基板21を除いて配線及び電極だけを表示している。
本発明の第3の実施の形態に関わる伝送線路は、MEMS構造体の一例としてのマイクロリレーに用いられる伝送線路であって、対向する表面及び裏面を有するガラス基板21と、表面上に配置され、且つ高周波を伝送する信号配線10と、表面上に配置され、且つ信号配線10から電気的に絶縁された表面グランド電極11と、ガラス基板21の表面から裏面までを貫通し、且つ信号配線10に電気的に接続された貫通信号配線12と、裏面上に配置され、貫通信号配線12から電気的に絶縁された裏面グランド電極14と、ガラス基板21に埋め込まれ、且つ貫通信号配線12の周囲を円弧状且つ連続して取り囲むスリット状の埋込グランド配線17とを有する。
図7(b)に示すように、ガラス基板21の裏面上には、裏面取出電極13が配置されている。裏面取出電極13は、図7(a)の貫通信号配線12に対応する位置に配置されている。また、裏面グランド電極14は、ガラス基板21の裏面において、裏面取出電極13の周りを囲むように配置され、裏面グランド電極14と裏面取出電極13との間には所定の隙間が形成されている。所定の隙間にはガラス基板21が表出している。裏面取出電極13は、裏面グランド電極14から電気的に絶縁されている。
第3の実施の形態において、埋込グランド配線17は、表面グランド電極11及び裏面グランド電極14の両方に電気的に接続されている。埋込グランド配線17は、ガラス基板21の表面から裏面までを貫通し、且つ貫通信号配線12の周囲のうち、信号配線10を除いた部分に、円弧状且つ連続して配置されている。換言すれば、埋込グランド配線17は、貫通信号配線12を中心とする1つの円弧上に配置され、アルファベットの「C」に近似した平面形状を有する。信号配線10の部分を除く理由は、ガラス基板21の表面から裏面までを貫通する埋込グランド配線17を信号配線10が配置された部分に配置してしまうと、ガラス基板21の表面において、埋込グランド配線17は信号配線10と接触してしまうからである。
貫通信号配線12の直径、及び貫通信号配線12と埋込グランド配線17との距離を調整することにより、伝送線路の特性インピーダンスを任意に設計することができる。
その他の構成は、図3及び図4に示した構成と同じであり、説明を省略する。
以上説明したように、本発明の第3の実施の形態によれば、スリット状の埋込グランド配線17が貫通信号配線12の周囲を円弧状且つ連続して取り囲むことにより、擬似的な同軸構造が強まり、インピーダンスを一定にすることができる。
第1及び第2の実施の形態では、複数の埋込グランド配線15を貫通信号配線12の周囲に円弧状に配列したため、埋込グランド配線15同士の間隔を所定値以下まで調整する必要があった。これに対して、第3の実施の形態では、複数の埋込グランド配線15の替わりに連続する1つの埋込グランド配線17を貫通信号配線12の周囲に配置したため、埋込グランド配線同士の間隔が信号配線10を伝送する高周波の波長の1/4となる時に発生する共振現象、及びこれによるリップルの発生を防止することができる。すなわち、埋込グランド配線同士の間隔という概念がなくなり、高周波の波長λの1/4を考慮しなくてもよく、伝送線路の設計が容易となる。
(その他の実施の形態)
上記のように、本発明は、第1乃至第3の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
図8(a)は、図2の点線Gで囲んだ部分に適用される、本発明の第1の実施の形態の変形例に関わる伝送線路の構成を示す上面図であり、図8(b)は、その底面図である。例えば、図8(a)及び図8(b)に示すように、本発明の第1の実施の形態の変形例として、複数の埋込グランド配線15a〜15g、15h、15jを、信号配線10に重なる部分を含めて貫通信号配線12の周囲に円状且つ等間隔に配置してもよい。
すなわち、図3(a)及び図3(b)に示した円弧状に配置された複数の埋込グランド配線15a〜15gに対して、信号配線10に重なる部分に配置される埋込グランド配線15h、15jを更に追加して、円状且つ等間隔に配置された複数の埋込グランド配線15a〜15jとしても構わない。これにより、埋込グランド配線同士の間隔が信号配線10を伝送する高周波の波長の1/4となる時に発生する共振現象を抑制する効果が増加する。また、貫通信号配線12を円弧状に囲む範囲が広がり、擬似的な同軸構造が強まり、インピーダンスを一定にすることができる。
図8(c)は、図8(a)におけるCD切断面に沿った断面図である。ただし、図8(c)に示すように、埋込グランド配線15a〜15g(15b〜15fは図示省略)はガラス基板21の表面から裏面までを貫通して表面グランド電極11及び裏面グランド電極14に接触しているが、信号配線10に重なる部分に配置される埋込グランド配線15h、15jの表面側端部は、ガラス基板21の表面まで到達せずに、信号配線10との間にガラス基板21が介在している。これにより、埋込グランド配線と信号配線10とを電気的に絶縁することができる。なお、埋込グランド配線15h、15jの裏面側端部は、ガラス基板21の裏面まで到達して、裏面グランド電極14に接触している。これにより、埋込グランド配線15h、15jに対して接地電位を印加することができる。
埋込グランド配線15h、15jと信号配線10との距離を調整することにより、伝送線路の特性インピーダンスを任意に設計することができる。例えば、エッチング選択性を有する2以上の異なる材料からなる積層構造を有するガラス基板21を用意し、エッチング選択性を利用すれば、埋込グランド配線15h、15jの埋め込み深さ、すなわち埋込グランド配線15h、15jと信号配線10との距離を容易に一定にすることができる。さらに、ガラス基板21の各層の厚さを調整することにより、伝送線路の特性インピーダンスを任意に設計することができる。
更に、図5及び図6に示した伝送線路に対しても、同様にして適用することができる。この場合、裏面取出電極13bに重なる部分に配置される埋込グランド配線15dの裏面側端部は、ガラス基板21の裏面まで到達せずに、裏面取出電極13bとの間にガラス基板21を介在している。
また、本発明の第1乃至第3の実施の形態では、誘電体基板の一例としてガラス基板21について説明したが、誘電体基板は、単結晶シリコンからなるシリコン基板や、低温同時焼成セラミックス基板(LTCC基板)であっても構わない。それぞれの基板の利点を述べる。先ず、シリコン基板の場合は、フォトリソグラフィ技術及びエッチング技術といった半導体微細加工技術を利用することができるから、ガラス基板21を用いる場合に比べて、ベース20の加工を容易に行うことができる。特に、機能部30は、シリコンを用いて形成されているから、機能部30とベース20との線膨張係数をおおよそ等しくすることができる。そのため、線膨張係数の差に起因する応力を低減することができる。なお、シリコン基板としては、高抵抗のシリコンを用いることが望ましい。この場合には、高周波特性(特にスローウェーブモードでの高周波特性)を向上させることができる。
誘電体基板がガラス基板21である場合、比較的誘電率が低い物質であるガラスを用いることで高周波特性を向上させることができる。
低温同時焼成セラミックス基板は、ガラス基板21に比べて、直径が一様な円形状の貫通孔や内部配線(グランド層)を容易に形成することができる。貫通孔の直径が一様である場合には、貫通孔の直径が一様でない場合(例えば、孔の深さに従って径が変化する場合)に比べて、高周波特性が向上する。また、基板内部にグランド層を設けることにより、インピーダンスを調整することができ、インピーダンスの設計が容易になる。よって、ガラス基板に比べて、高周波の伝送特性を向上させることができる。
また、本発明の第1乃至第3の実施の形態では、MEMS構造体の一例として、マイクロリレーについて説明したが、これに限らず、高周波の電気信号を取り扱う、高周波スイッチ、共振器、フィルタ、発振器なども含まれる。
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
10 信号配線
11 表面グランド電極
12 貫通信号配線
13、13b 裏面取出電極
14 裏面グランド電極
15a〜15h、15j、17 埋込グランド配線
16 貫通グランドビア
20 ベース
21 ガラス基板(誘電体基板)
26 固定接点
27、36、44 貫通ビア
30 機能部
31 第1の開口
32 可動部
33 フレーム
34 第2の開口
35 支持片
40 カバー
41 開孔部
42 閉塞板
43 配線パターン
45 ガラス基板
50 駆動装置
51 電磁石装置
52 永久磁石
53 ヨーク
54 コイル
55 コイル端子
60 アーマチュア
70 レシジュアル
320 本体部
321 接点用突片
322 可動接点
323 支点用突片
324 支点突起
530 主片
531 脚片
G 点線

Claims (4)

  1. MEMS構造体に用いられる伝送線路であって、
    対向する第1の主表面及び第2の主表面を有する誘電体基板と、
    前記第1の主表面上に配置され、且つ高周波を伝送する信号配線と、
    前記第1の主表面上に配置され、且つ前記信号配線から電気的に絶縁された表面グランド電極と、
    前記誘電体基板の前記第1の主表面から前記第2の主表面までを貫通し、且つ前記信号配線に電気的に接続された貫通信号配線と、
    前記第2の主表面上に配置され、且つ前記貫通信号配線から電気的に絶縁された裏面グランド電極と、
    前記誘電体基板に埋め込まれ、且つ前記貫通信号配線の周囲に円弧状且つ等間隔に配置された複数の埋込グランド配線とを有し、
    前記埋込グランド配線の各々は、前記表面グランド電極及び前記裏面グランド電極の少なくともいずれか一方に電気的に接続され、前記複数の埋込グランド配線は、前記信号配線を伝送する高周波の波長の1/4未満の間隔で配置されていることを特徴とする伝送線路。
  2. 前記信号配線に重なる部分に配置される一部の埋込グランド配線の第1の主表面側端部と前記信号配線との間には前記誘電体基板が介在し、前記一部の埋込グランド配線の第2の主表面側端部は前記裏面グランド電極に電気的に接続されていることを特徴とする請求項1に記載の伝送線路。
  3. 前記第2の主表面上に配置され、且つ前記貫通信号配線に電気的に接続された裏面取出電極を更に備え、
    前記裏面取出電極線に重なる部分に配置される他の一部の埋込グランド配線の第2の主表面側端部と前記裏面取出電極との間には誘電体基板が介在し、前記他の一部の埋込グランド配線の第1の主表面側端部は前記表面グランド電極に電気的に接続されていることを特徴とする請求項1又は2に記載の伝送線路。
  4. MEMS構造体に用いられる伝送線路であって、
    対向する第1の主表面及び第2の主表面を有する誘電体基板と、
    前記第1の主表面上に配置され、且つ高周波を伝送する信号配線と、
    前記第1の主表面上に配置され、且つ前記信号配線から電気的に絶縁された表面グランド電極と、
    前記誘電体基板の前記第1の主表面から前記第2の主表面までを貫通し、且つ前記信号配線に電気的に接続された貫通信号配線と、
    前記第2の主表面上に配置され、前記貫通信号配線から電気的に絶縁された裏面グランド電極と、
    前記誘電体基板に埋め込まれ、且つ前記貫通信号配線の周囲を円弧状且つ連続して取り囲む埋込グランド配線とを有し、
    前記埋込グランド配線は、前記表面グランド電極及び前記裏面グランド電極の少なくともいずれか一方に電気的に接続されていることを特徴とする伝送線路。
JP2009073087A 2008-12-26 2009-03-25 伝送線路 Withdrawn JP2010226552A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009073087A JP2010226552A (ja) 2009-03-25 2009-03-25 伝送線路
PCT/JP2009/071596 WO2010074232A1 (ja) 2008-12-26 2009-12-25 配線構造およびこれを有するマイクロリレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009073087A JP2010226552A (ja) 2009-03-25 2009-03-25 伝送線路

Publications (1)

Publication Number Publication Date
JP2010226552A true JP2010226552A (ja) 2010-10-07

Family

ID=43043235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009073087A Withdrawn JP2010226552A (ja) 2008-12-26 2009-03-25 伝送線路

Country Status (1)

Country Link
JP (1) JP2010226552A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200273824A1 (en) * 2019-02-22 2020-08-27 Intel Corporation Transceiver die interconnect interfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200273824A1 (en) * 2019-02-22 2020-08-27 Intel Corporation Transceiver die interconnect interfaces

Similar Documents

Publication Publication Date Title
US8525623B2 (en) Integrated electromechanical relays
EP2164088A1 (en) A micro relay
JP3841305B2 (ja) 可変共振器及び可変移相器
CN109155221B (zh) 一种具有集成传输线的mems膜
JPH10505202A (ja) 能動マイクロ波素子及び少なくとも1つの受動素子を備えた集積回路構造
JP2010226552A (ja) 伝送線路
JP2010226450A (ja) 伝送線路
JP2006252956A (ja) マイクロマシンスイッチ及び電子機器
WO2011145549A1 (ja) 配線構造を備えた構造体およびmemsリレー
JP2001185912A (ja) 非可逆回路素子および通信装置
JP2010225431A (ja) 伝送線路
WO2010074232A1 (ja) 配線構造およびこれを有するマイクロリレー
WO2010110315A1 (ja) 伝送線路
US9184007B1 (en) Millimeter-wave electro-mechanical stripline switch
JP2004048176A (ja) 高周波スイッチ、単極双投スイッチおよび多極多投スイッチ
JP2010149268A (ja) 配線構造およびmemsリレー
JP4606367B2 (ja) 高周波スイッチならびにこれを備える高周波送信器、高周波受信器、高周波送受信器およびレーダ装置
WO2010074221A1 (ja) マイクロリレー
JP4702325B2 (ja) マイクロリレー
JPH0731480Y2 (ja) 伝送線路用スイッチ
JP2011096409A (ja) 接点装置及びそれを用いたリレー、並びにマイクロリレー
JPH1167540A (ja) 静磁波デバイス
JP2004200826A (ja) 分布定数型フィルタ素子
JPH11339619A (ja) 高周波リレー及びその製造方法
JP2012243673A (ja) Memsリレーの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111207

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20111215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120118

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605