JP2010225725A - Thin film varistor and method of manufacturing the same - Google Patents

Thin film varistor and method of manufacturing the same Download PDF

Info

Publication number
JP2010225725A
JP2010225725A JP2009069513A JP2009069513A JP2010225725A JP 2010225725 A JP2010225725 A JP 2010225725A JP 2009069513 A JP2009069513 A JP 2009069513A JP 2009069513 A JP2009069513 A JP 2009069513A JP 2010225725 A JP2010225725 A JP 2010225725A
Authority
JP
Japan
Prior art keywords
thin film
varistor
zno
buffer layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009069513A
Other languages
Japanese (ja)
Inventor
Hiroyuki Seto
弘之 瀬戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009069513A priority Critical patent/JP2010225725A/en
Publication of JP2010225725A publication Critical patent/JP2010225725A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin film varistor that improves the humidity resistance without deterioration of initial characteristics of an element associated with provision of a protection film, and that has a high reliability. <P>SOLUTION: The thin film varistor has: an insulating base body 1; a ZnO varistor layer 2 formed on the base body; surface planar type electrodes 3a and 3b arranged on the surface of the ZnO varistor layer 2 so as to oppose to each other via a predetermined gap 13 between electrodes; a buffer layer 4 arranged so as to cover at least an area exposed to the gap 13 between the electrodes in the surface of the ZnO varistor layer, and which consists of a high-resistance ZnO thin film; and a protection film 5 arranged so as to cover the buffer layer. At least one selected from a group consisting of a silicon oxide thin film, a silicon nitride thin film, and a silicon nitride oxide thin film is used as the protection film. An average diameter of crystal grain of the surface of the ZnO thin film having varistor characteristics is set to 50 nm or greater. The high-resistance ZnO thin film that serves as the buffer layer is formed by carrying out sputtering film formation in an atmosphere including oxygen. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、薄膜バリスタおよびその製造方法に関し、詳しくは、絶縁体基板上に配設されたバリスタ特性を持つZnO薄膜の表面に、所定のギャップを介して対向するように表面プレーナ型電極を配設してなる薄膜バリスタおよびその製造方法に関する。   The present invention relates to a thin film varistor and a method of manufacturing the same, and more specifically, a surface planar electrode is disposed on a surface of a ZnO thin film having a varistor characteristic disposed on an insulator substrate so as to face a predetermined gap. The present invention relates to a thin film varistor and a manufacturing method thereof.

バリスタとしては、古くから知られている単板型のバリスタの他、積層型のバリスタ(特許文献1参照)や、絶縁体基板上に配設されたバリスタ特性を有する薄膜の表面に、所定のギャップを介して対向するように電極を配設した構造のもの(以下、プレーナ型)(特許文献2の実施例1,2(特に図3,図5)参照)など種々の形状・構造のものが知られている。   As a varistor, in addition to a single plate type varistor that has been known for a long time, a laminated type varistor (see Patent Document 1), or a surface of a thin film having a varistor characteristic disposed on an insulator substrate, is used. Various shapes and structures such as a structure in which electrodes are arranged so as to face each other through a gap (hereinafter referred to as a planar type) (see Examples 1 and 2 (especially FIGS. 3 and 5) of Patent Document 2) It has been known.

そして、特許文献2の実施例2のように、一対のくし歯状電極の両方を同一平面上に設けた構造の場合、「ZnOバリスタ薄膜14を面方向に電極間で挟み込む構造であるので、電極間容量を小さくすることができ、高速応答性に優れた素子を構成できる」とされている(特許文献2の段落0058参照)。   And, in the case of the structure in which both of the pair of comb-like electrodes are provided on the same plane as in Example 2 of Patent Document 2, “Because the ZnO varistor thin film 14 is sandwiched between the electrodes in the plane direction, The interelectrode capacitance can be reduced, and an element excellent in high-speed response can be configured "(see paragraph 0058 of Patent Document 2).

上記従来のバリスタにおいては、いずれの場合も素子表面には保護膜を形成することが望ましいが、特にプレーナ型の電極構造を有するバリスタの場合、電極間にあるバリスタ特性を発揮する部分(活性領域)が、表面に露出しているので、保護膜を設けて保護するようにしていない場合には、空気中の水分などの影響を受けて特性が経時的に変化するおそれがあるので、保護膜を設けることが必須となる。   In any of the above conventional varistors, it is desirable to form a protective film on the element surface. However, particularly in the case of a varistor having a planar electrode structure, a portion that exhibits varistor characteristics between the electrodes (active region) ) Is exposed on the surface, so if a protective film is not provided for protection, the characteristics may change over time due to the influence of moisture in the air. It is essential to provide

ところで、このような保護膜として、例えばSiO2膜などを用いることが知られているが(特許文献1参照)、特許文献1のような積層構造の場合、保護膜と活性領域の相互作用はほとんど問題になることはない。 By the way, it is known that, for example, a SiO 2 film or the like is used as such a protective film (see Patent Document 1). In the case of a laminated structure such as Patent Document 1, the interaction between the protective film and the active region is as follows. Almost no problem.

一方、プレーナ型の電極構造を有するバリスタ素子の場合、活性領域と保護膜が直に接触することになり、その間に起こる相互作用を十分吟味しておくことが必要になる。これは、バリスタ素子の活性領域では、強い非線形性を得るために、意図的に粒界にバリア構造を形成した微細な構造が与えられており、保護膜を含む外部環境の影響を受けやすいことによる。   On the other hand, in the case of a varistor element having a planar type electrode structure, the active region and the protective film are in direct contact, and it is necessary to thoroughly examine the interaction that occurs between them. This is because, in the active region of the varistor element, a fine structure in which a barrier structure is intentionally formed at the grain boundary is given in order to obtain strong nonlinearity, and it is easily affected by the external environment including the protective film. by.

この点に関し、特許文献2では、保護膜のない状態での特性が議論されているのみで、活性領域の特性に悪影響を与えないためにどのような方策を講じるべきであるかについて十分な考慮がされていない、すなわち、活性領域の特性を安定して良好に維持するためにどのような保護膜を設けるべきであるのかという課題が解決されていないのが実情である。  In this regard, Patent Document 2 only discusses characteristics without a protective film, and considers what measures should be taken in order not to adversely affect the characteristics of the active region. In reality, the problem of what kind of protective film should be provided in order to stably and satisfactorily maintain the characteristics of the active region has not been solved.

特開平5−335115号公報JP-A-5-335115 特開2008−218592号公報JP 2008-218592 A

本発明は、上記課題を解決するものであり、保護膜を設けることによるバリスタ素子の初期特性の劣化を招くことなく、耐湿性を改善して気中放電などを抑制することが可能な、信頼性の高い薄膜バリスタおよびその製造方法を提供することを目的とする。   The present invention solves the above-described problems, and can improve the moisture resistance and suppress air discharge and the like without causing deterioration of the initial characteristics of the varistor element by providing a protective film. An object of the present invention is to provide a thin film varistor having high performance and a method for manufacturing the same.

上記課題を解決するために、本発明の薄膜バリスタは、
絶縁性の基体と、
前記基体上に形成されたバリスタ特性を有するZnO薄膜からなるZnOバリスタ層と、
前記ZnOバリスタ層の表面に、所定の電極間ギャップを介して互いに対向するように配設された一対の表面プレーナ型電極と、
前記電極間ギャップに露出した前記ZnOバリスタ層の表面を覆うように配設された、抵抗率が107Ωcm以上の高抵抗ZnO薄膜からなるバッファ層と、
前記バッファ層を介して前記ZnOバリスタ層を覆うように配設された保護膜と
を具備することを特徴としている。
In order to solve the above problems, the thin film varistor of the present invention is
An insulating substrate;
A ZnO varistor layer comprising a ZnO thin film having varistor characteristics formed on the substrate;
A pair of surface planar electrodes disposed on the surface of the ZnO varistor layer so as to face each other with a predetermined inter-electrode gap;
A buffer layer made of a high-resistance ZnO thin film having a resistivity of 10 7 Ωcm or more, disposed so as to cover the surface of the ZnO varistor layer exposed in the interelectrode gap;
And a protective film disposed so as to cover the ZnO varistor layer with the buffer layer interposed therebetween.

また、本発明の薄膜バリスタにおいては、前記ZnOバリスタ層の表面の,前記電極間ギャップ以外に露出した領域も前記バッファ層により覆われており、かつ、前記バッファ層を介して前記保護膜により覆われていることが望ましい。   In the thin film varistor of the present invention, the exposed region of the surface of the ZnO varistor layer other than the gap between the electrodes is also covered with the buffer layer, and is covered with the protective film via the buffer layer. It is desirable that

また、本発明の薄膜バリスタにおいては、前記保護膜が、シリコン酸化物薄膜、シリコン窒化物薄膜およびシリコン窒化酸化物薄膜からなる群より選ばれる少なくとも1種であることが望ましい。   In the thin film varistor of the present invention, it is desirable that the protective film is at least one selected from the group consisting of a silicon oxide thin film, a silicon nitride thin film, and a silicon nitride oxide thin film.

また、本発明の薄膜バリスタにおいては、バリスタ特性を有する前記ZnO薄膜の表面の結晶粒の平均的な直径が、50nm以上であることが望ましい。   In the thin film varistor of the present invention, it is desirable that the average diameter of crystal grains on the surface of the ZnO thin film having varistor characteristics is 50 nm or more.

また、本発明の薄膜バリスタの製造方法は、請求項1〜4のいずれかに記載の薄膜バリスタの製造方法であって、
酸素を含む雰囲気中でスパッタ成膜することにより、前記バッファ層である高抵抗ZnO薄膜を形成すること
を特徴としている。
Moreover, the manufacturing method of the thin film varistor of this invention is a manufacturing method of the thin film varistor in any one of Claims 1-4,
A high-resistance ZnO thin film serving as the buffer layer is formed by sputtering film formation in an atmosphere containing oxygen.

本発明の薄膜バリスタは、ZnOバリスタ層の表面に表面プレーナ型電極を配設するとともに、電極間ギャップに露出したZnOバリスタ層を覆うように、抵抗率が107Ωcm以上の高抵抗ZnO薄膜からなるバッファ層を配設し、このバッファ層を介してZnOバリスタ層を覆うように保護膜を形成するようにしているので、保護膜を設けることによる素子の初期特性の劣化を招くことなく、耐湿性を改善して気中放電などを抑制することが可能な、信頼性の高い薄膜バリスタを得ることが可能になる。 The thin film varistor of the present invention is a high resistance ZnO thin film having a resistivity of 10 7 Ωcm or more so that a surface planar type electrode is disposed on the surface of the ZnO varistor layer and the ZnO varistor layer exposed in the interelectrode gap is covered. And a protective film is formed so as to cover the ZnO varistor layer through the buffer layer, so that the initial characteristics of the element due to the provision of the protective film are not deteriorated and the moisture resistance is reduced. It is possible to obtain a highly reliable thin film varistor capable of improving the performance and suppressing air discharge and the like.

すなわち、非常に急峻な非線形電流−電圧(I−V)特性を有するZnO薄膜の表面に、直接に保護膜(例えばSiNx膜やSiO2膜など)を形成すると、ZnO薄膜の表面抵抗が下がり、素子特性が劣化する。そこで本発明では、これを防ぐために、まずZnO薄膜上にバッファ層として抵抗の高いZnO薄膜を形成し、このバッファ層を介して、耐湿性保護膜であるSiNx膜やSiO2膜を形成するようにした。これにより、保護膜を設けることによる素子の初期特性の劣化を招くことなく、耐湿性の高い保護膜を形成することが可能になり、耐湿性に優れた信頼性の高い薄膜バリスタを提供することが可能になる。 That is, if a protective film (eg, SiN x film or SiO 2 film) is directly formed on the surface of a ZnO thin film having a very steep nonlinear current-voltage (IV) characteristic, the surface resistance of the ZnO thin film decreases. Element characteristics deteriorate. Therefore, in the present invention, in order to prevent this, first, a ZnO thin film having high resistance is formed as a buffer layer on the ZnO thin film, and a SiN x film or a SiO 2 film as a moisture-resistant protective film is formed through this buffer layer. I did it. Accordingly, it is possible to form a protective film with high moisture resistance without causing deterioration of the initial characteristics of the element due to provision of the protective film, and to provide a highly reliable thin film varistor with excellent moisture resistance. Is possible.

なお、抵抗の高いZnO薄膜は、例えば、スパッタ法などによる成膜時に十分な酸素(概ね1.8%以上)を供給することによって効率よく形成することができる。   Note that a highly resistive ZnO thin film can be efficiently formed by supplying sufficient oxygen (approximately 1.8% or more) at the time of film formation by sputtering, for example.

また、保護膜を設けることにより初期特性の劣化、すなわち抵抗の減少が生じるのは、ZnOバリスタ層の表面にSiNxやSiO2などからなる保護膜が形成される過程において、ZnO側の酸素原子がSi原子と結合することによりZnOバリスタ層の表面付近から酸素原子が取り去られ、その欠損部分が2個の電子を発生する結果、高い導電性を持つようになるものと考えられる。そして、この傾向は、粒界にバリア構造を有する非線形性の強い薄膜に顕著に現れると考えられるが、バリスタ特性を有するZnO薄膜(ZnOバリスタ層)と、SiO2などの保護膜の間に、抵抗の高いZnO薄膜をバッファ層として形成することによりこれを回避できる。 Further, deterioration of the initial characteristics by providing the protective film, i.e., the decrease in resistance occurs in the course of the protective film on the surface of the ZnO varistor layer made of SiN x or SiO 2 is formed, the ZnO side oxygen atom By bonding with Si atoms, oxygen atoms are removed from the vicinity of the surface of the ZnO varistor layer, and the defect portion generates two electrons. And this tendency is considered to appear conspicuously in a thin film having a non-linearity having a barrier structure at the grain boundary, but between a ZnO thin film (ZnO varistor layer) having varistor characteristics and a protective film such as SiO 2 , This can be avoided by forming a ZnO thin film having a high resistance as a buffer layer.

また、本発明の薄膜バリスタにおいては、ZnOバリスタ層の表面の電極間ギャップに露出した領域(活性領域)を、バッファ層である高抵抗のZnO薄膜で覆うことにより、電極間ギャップ以外の領域に露出したZnOバリスタ層がバッファ層および保護膜により被覆されていなくても、本発明の目的は一応達成されるが、バリスタ特性を有するZnO薄膜の表面の、電極間ギャップ以外に露出した領域もバッファ層を介して保護膜により被覆された構成とすることにより、さらに確実に耐湿性を改善して信頼性を向上させることが可能になる。   In the thin film varistor of the present invention, a region (active region) exposed in the interelectrode gap on the surface of the ZnO varistor layer is covered with a high resistance ZnO thin film that is a buffer layer, so that the region other than the interelectrode gap is formed. Even if the exposed ZnO varistor layer is not covered with the buffer layer and the protective film, the object of the present invention is achieved. However, the exposed region other than the gap between the electrodes on the surface of the ZnO thin film having varistor characteristics is also buffered. By adopting a configuration in which the protective film is covered via the layer, it is possible to improve the moisture resistance more reliably and improve the reliability.

また、本発明の薄膜バリスタにおいては、保護膜を、シリコン酸化物薄膜、シリコン窒化物薄膜およびシリコン窒化酸化物薄膜からなる群より選ばれる少なくとも1種とすることにより、保護膜を設けることによる素子の初期特性の劣化を招くことなく、耐湿性に優れた信頼性の高い薄膜バリスタを提供することが可能になる。   In the thin film varistor of the present invention, the protective film is at least one selected from the group consisting of a silicon oxide thin film, a silicon nitride thin film and a silicon nitride oxide thin film, thereby providing an element by providing the protective film. Thus, it is possible to provide a highly reliable thin film varistor having excellent moisture resistance without deteriorating the initial characteristics.

また、バリスタ特性を有するZnO薄膜の表面における結晶粒の平均的な直径が50nm以上となるようにした場合、良好な粒界バリア構造を形成することが可能になるとともに、電極間ギャップにおける粒界の数を少なくすることが可能になり、バリスタ電圧(ブレークダウン電圧)を小さくすることが可能になる。   In addition, when the average diameter of crystal grains on the surface of the ZnO thin film having varistor characteristics is set to 50 nm or more, it becomes possible to form a good grain boundary barrier structure and to form grain boundaries in the gap between electrodes. Can be reduced, and the varistor voltage (breakdown voltage) can be reduced.

また、本発明の薄膜バリスタの製造方法においては、酸素を含む雰囲気中でスパッタ成膜することにより、高抵抗ZnO薄膜(バッファ層)を形成するようにしているので、抵抗率が107Ωcm以上と高く、その上に形成されるシリコン化合物などからなる保護膜との接触によっても特性変動の少ない、高抵抗ZnO薄膜からなる好ましいバッファ層を効率よく形成することが可能になり、耐湿性に優れた信頼性の高い薄膜バリスタを提供することが可能になる。 In the method of manufacturing a thin film varistor of the present invention, a high resistance ZnO thin film (buffer layer) is formed by sputtering film formation in an atmosphere containing oxygen, so that the resistivity is 10 7 Ωcm or more. It is possible to efficiently form a preferable buffer layer made of a high-resistance ZnO thin film with little characteristic fluctuation even when contacted with a protective film made of a silicon compound or the like formed thereon, and has excellent moisture resistance. It is possible to provide a highly reliable thin film varistor.

本発明の実施例1にかかる薄膜バリスタを示す図であって、(a)は平面図、(b)は正面断面図である。It is a figure which shows the thin film varistor concerning Example 1 of this invention, Comprising: (a) is a top view, (b) is front sectional drawing. 本発明の実施例1にかかる薄膜バリスタの製造工程のバッファ層を形成する前の状態を示す図である。It is a figure which shows the state before forming the buffer layer of the manufacturing process of the thin film varistor concerning Example 1 of this invention. 本発明の実施例1にかかる薄膜バリスタの製造工程のバッファ層、保護膜を形成した後の状態を示す図である。It is a figure which shows the state after forming the buffer layer and protective film of the manufacturing process of the thin film varistor concerning Example 1 of this invention. 本発明の実施例1にかかる薄膜バリスタ(バッファ層および、保護膜を形成する前の素子)の電流電圧特性を示す図である。It is a figure which shows the current-voltage characteristic of the thin film varistor (element before forming a buffer layer and a protective film) concerning Example 1 of this invention. 実施例1で作製した各試料(薄膜バリスタ)について調べた絶縁抵抗の大きさを示す図である。It is a figure which shows the magnitude | size of the insulation resistance investigated about each sample (thin film varistor) produced in Example 1. FIG. 本発明の実施例2にかかる薄膜バリスタ(バッファ層および、保護膜を形成する前の素子)の電流電圧特性を示す図である。It is a figure which shows the current-voltage characteristic of the thin film varistor (element before forming a buffer layer and a protective film) concerning Example 2 of this invention. 本発明の実施例2の薄膜バリスタについて、電極ギャップ間の粒界数をSEM写真から求め、ブレークダウン電圧との関係をプロットした図である。It is the figure which calculated | required the number of the grain boundaries between electrode gaps from the SEM photograph about the thin film varistor of Example 2 of this invention, and plotted the relationship with a breakdown voltage. 本発明の実施例2で作製した薄膜バリスタを構成するZnOバリスタ層の、電極間(電極ギャップ間)の粒界数とブレークダウン電圧との関係を示す図である。It is a figure which shows the relationship between the number of grain boundaries between electrodes (between electrode gaps), and a breakdown voltage of the ZnO varistor layer which comprises the thin film varistor produced in Example 2 of this invention.

以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。   Examples of the present invention will be described below to describe the features of the present invention in more detail.

図1は本発明の一実施例にかかる薄膜バリスタの構成を模式的に示す図であり、(a)は平面図、(b)は正面断面図である。   FIG. 1 is a diagram schematically showing the configuration of a thin film varistor according to one embodiment of the present invention, in which (a) is a plan view and (b) is a front sectional view.

この薄膜バリスタは、図1(a),(b)に示すように、絶縁性の基体である、表面にSiO2膜1aが形成されたシリコン基板(基体)1と、Si基板1上に形成されたバリスタ特性を有するZnO薄膜からなるZnOバリスタ層2と、ZnOバリスタ層2の表面に、所定の電極間ギャップ13を介して互いに対向するように配設された一対の表面プレーナ型電極3a,3bと、ZnOバリスタ層2の、電極間ギャップ13に露出した領域および、その他の露出領域、すなわち、表面プレーナ型電極3a,3bが配設されていない領域を覆うように配設された、抵抗率が107Ωcm以上の高抵抗ZnO薄膜からなるバッファ層4と、バッファ層4を介して、ZnOバリスタ層2の露出領域を覆うように配設された保護膜5とを具備している。なお、表面プレーナ型電極3a,3bの中央部は、外部との接続のため、バッファ層4と保護膜5は除去されており、表面プレーナ型電極3a,3bが露出している。 As shown in FIGS. 1A and 1B, this thin film varistor is formed on a silicon substrate (substrate) 1 having an SiO 2 film 1a formed on the surface, which is an insulating substrate, and on the Si substrate 1. A ZnO varistor layer 2 made of a ZnO thin film having varistor characteristics, and a pair of surface planar electrodes 3a disposed on the surface of the ZnO varistor layer 2 so as to face each other with a predetermined inter-electrode gap 13. 3b and the resistance of the ZnO varistor layer 2 disposed so as to cover the region exposed in the interelectrode gap 13 and the other exposed region, that is, the region where the surface planar electrodes 3a and 3b are not disposed. A buffer layer 4 made of a high-resistance ZnO thin film with a rate of 10 7 Ωcm or more and a protective film 5 disposed so as to cover the exposed region of the ZnO varistor layer 2 with the buffer layer 4 interposed therebetween. Note that the buffer layer 4 and the protective film 5 are removed at the center of the surface planar type electrodes 3a and 3b for connection to the outside, and the surface planar type electrodes 3a and 3b are exposed.

この薄膜バリスタにおいて、Si基板1としては、表面に厚みが650nmのSiO2膜が形成された,厚さが500μmのSi基板が用いられている。 In this thin film varistor, as the Si substrate 1, a Si substrate having a thickness of 500 μm and a SiO 2 film having a thickness of 650 nm formed on the surface is used.

また、ZnOバリスタ層2は、高周波マグネトロンスパッタにより形成された、厚さ0.6μmのZnO薄膜が用いられている。   The ZnO varistor layer 2 is a 0.6 μm thick ZnO thin film formed by high frequency magnetron sputtering.

さらに、表面プレーナ型電極3,3bは、フォトレジストで電極用リフトオフパターンを形成した後、電子ビーム蒸着法により形成されたAl薄膜からなるものであり、その膜厚は約500nmである。   Further, the surface planar type electrodes 3 and 3b are made of an Al thin film formed by electron beam evaporation after forming an electrode lift-off pattern with a photoresist, and the film thickness thereof is about 500 nm.

また、バッファ層4は、ZnOバリスタ層2の表面の、電極間ギャップ13に露出した領域、および、表面プレーナ型電極およびZnOバリスタ層の周縁部を覆うように配設されており、このバッファ層4としては、抵抗率が107Ωcm以上の高抵抗のZnO薄膜が用いられている。また、この実施例1では、バッファ層4の厚みは約80nmとされている。 The buffer layer 4 is disposed so as to cover the region of the surface of the ZnO varistor layer 2 exposed in the interelectrode gap 13 and the peripheral portion of the surface planar type electrode and the ZnO varistor layer. 4, a high-resistance ZnO thin film having a resistivity of 10 7 Ωcm or more is used. In Example 1, the buffer layer 4 has a thickness of about 80 nm.

この実施例では、バッファ層4として、無添加ZnOからなる高抵抗のバッファ層を備えた試料と、Bi23、Er23を含む高抵抗のZnO薄膜からなるバッファ層を備えた試料を作製した。 In this embodiment, as the buffer layer 4, a sample having a high resistance buffer layer made of additive-free ZnO and a sample having a buffer layer made of a high resistance ZnO thin film containing Bi 2 O 3 and Er 2 O 3 are used. Was made.

さらに、このバッファ層4の上面に形成された保護膜5は、ZnOバリスタ層と同様に、高周波マグネトロンスパッタにより形成されたSiO2膜であり、膜厚は250nmとされている。
次に、この薄膜バリスタの製造方法について説明する。
Further, the protective film 5 formed on the upper surface of the buffer layer 4 is a SiO 2 film formed by high-frequency magnetron sputtering, like the ZnO varistor layer, and has a film thickness of 250 nm.
Next, a manufacturing method of this thin film varistor will be described.

[実施例の試料の作成]
(1)基板の用意
基板として、図2に示すように、表面に厚さ約650nmのSiO2膜1aが表面に形成されたSi基板(厚さ500μm)1を用意した。
[Preparation of Example Sample]
(1) Preparation of Substrate As a substrate, as shown in FIG. 2, a Si substrate (thickness 500 μm) 1 having a SiO 2 film 1a with a thickness of about 650 nm formed on the surface was prepared.

(2)ZnOバリスタ層の形成
それから、このSi基板1上に、バリスタ特性を有するZnO薄膜(ZnOバリスタ層)2を形成した。ZnOバリスタ層2を形成するにあたっては、高周波マグネトロンスパッタ法を用い、以下の条件で、Si基板1の表面のSiO2膜1a上にZnOバリスタ層2(図2)を形成した。
(2) Formation of ZnO Varistor Layer A ZnO thin film (ZnO varistor layer) 2 having varistor characteristics was then formed on the Si substrate 1. In forming the ZnO varistor layer 2, a high frequency magnetron sputtering method was used, and the ZnO varistor layer 2 (FIG. 2) was formed on the SiO 2 film 1a on the surface of the Si substrate 1 under the following conditions.

a)ターゲット
ZnOバリスタ層を形成するためのターゲットとしては、ZnO焼結体に、Bi23を6重量%、Er23を4重量%含んだ厚さ5mm、直径100mmのものを、銅製バッキングプレートに貼り付けたものを用いた。
b)高周波マグネトロンスパッタの条件
ターゲットに対向させて配置した基板をセットし、背圧10-4Pa台まで排気した後、アルゴンガスを導入し、圧力2.1×10-1Pa、RFパワー250W、基板加熱なし、の条件でZnOバリスタ層の成膜を行なった。基板ホルダーは、自公転させた。
また、成膜時間は、75分間とし、ZnOバリスタ層を膜厚約0.6μmまで成長させた。
そして、成膜後には、酸素を2%含む窒素雰囲気中で500℃、1時間の熱処理を行なった。
As a target for forming the a) target ZnO varistor layer, the ZnO sintered body, the Bi 2 O 3 6 wt%, the Er 2 O 3 4% by weight inclusive thickness 5 mm, a diameter of 100 mm, What was affixed on the copper backing plate was used.
b) Conditions for high-frequency magnetron sputtering A substrate placed facing the target is set, exhausted to a back pressure of 10 −4 Pa, argon gas is introduced, pressure is 2.1 × 10 −1 Pa, RF power is 250 W. The ZnO varistor layer was formed under the conditions of no substrate heating. The substrate holder was revolved.
The film formation time was 75 minutes, and the ZnO varistor layer was grown to a film thickness of about 0.6 μm.
After the film formation, heat treatment was performed at 500 ° C. for 1 hour in a nitrogen atmosphere containing 2% oxygen.

(3)表面プレーナ型電極の形成
それから、フォトレジストで電極用リフトオフパターンを形成した後、約500nmの膜厚のAl薄膜を電子ビーム蒸着法により、所定のパターンの表面プレーナ型電極3a,3bを形成した。その後、有機溶剤中でリフトオフを行ない、図2、図1(a),(b)に示すようなパターンの,一対の表面プレーナ型電極3a,3bを形成した。
(3) Formation of surface planar type electrode Then, after forming a lift-off pattern for the electrode with a photoresist, surface planar type electrodes 3a and 3b having a predetermined pattern are formed by an electron beam evaporation method using an Al thin film having a thickness of about 500 nm. Formed. Thereafter, lift-off was performed in an organic solvent to form a pair of surface planar electrodes 3a and 3b having a pattern as shown in FIGS. 2 and 1A and 1B.

なお、この実施例では、一対の表面プレーナ型電極3a,3b間の電極間ギャップ13の幅W(図1(b)参照)の値が1.5μmの試料(バリスタ素子)を作製した。
そして得られたバリスタ素子,すなわち、バッファ層4および、保護膜5を形成する前の素子について、電流電圧特性を調べた。
In this example, a sample (varistor element) in which the value of the width W (see FIG. 1B) of the interelectrode gap 13 between the pair of surface planar electrodes 3a and 3b was 1.5 μm was produced.
And the current-voltage characteristic was investigated about the obtained varistor element, ie, the element before forming the buffer layer 4 and the protective film 5. FIG.

図4に、電極間ギャップ13の幅Wが1.5μmのバリスタ素子(バッファ層4および、保護膜5を形成する前の素子)の電流電圧特性を示す。図4に示すように、電流値が1mAとなるバリスタ電圧(ブレークダウン電圧)は約90Vが得られた。なお、非線形係数αは約50程度であった。   FIG. 4 shows current-voltage characteristics of a varistor element (an element before the buffer layer 4 and the protective film 5 are formed) having a width W of the interelectrode gap 13 of 1.5 μm. As shown in FIG. 4, a varistor voltage (breakdown voltage) with a current value of 1 mA was about 90V. The nonlinear coefficient α was about 50.

(4)バッファ層の形成
次に、以上の初期特性が得られたバリスタ素子に、下記の条件で、無添加ZnOからなる、高純度で、抵抗率が107Ωcm以上の高抵抗のZnO薄膜をバッファ層4として形成した(図3)。
(4) Formation of Buffer Layer Next, the varistor element having the above initial characteristics is made of a highly pure ZnO thin film made of additive-free ZnO and having a resistivity of 10 7 Ωcm or more under the following conditions. Was formed as a buffer layer 4 (FIG. 3).

a)ターゲットとしては、Bi23、Er23を含むターゲットと、添加物のない高純度ZnOからなるターゲット(無添加ZnOターゲット)とを用意した。
b)ガス流量は、アルゴン:50SCCM、酸素:5SCCMとした。
c)成膜時間は10分間とした。
その他の条件は上記のZnOバリスタ層の成膜の場合と同じとした。
a) As a target, a target containing Bi 2 O 3 and Er 2 O 3 and a target made of high-purity ZnO without additives (non-added ZnO target) were prepared.
b) The gas flow rates were argon: 50 SCCM and oxygen: 5 SCCM.
c) The film formation time was 10 minutes.
Other conditions were the same as those in the case of forming the ZnO varistor layer.

そして、この実施例では、上述のように、Bi23、Er23を含むターゲットと、Bi23、Er23を含まない無添加ZnOターゲットとを用いて、バッファ層の成膜を行い、Bi23、Er23を含むZnO薄膜からなるバッファ層を備えた試料(完成後に表1の試料番号4の試料となるもの)と、Bi23、Er23を含まない、高純度で高抵抗のZnO薄膜からなるバッファ層を備えた試料(完成後に表1の試料番号8の試料となるもの)を作製した。 Then, in this embodiment, as described above, by using a target containing Bi 2 O 3, Er 2 O 3, and a non-doped ZnO target containing no Bi 2 O 3, Er 2 O 3, the buffer layer A sample having a buffer layer formed of a ZnO thin film containing Bi 2 O 3 and Er 2 O 3 (a sample of sample number 4 in Table 1 after completion), Bi 2 O 3 , Er 2 is formed. A sample (a sample of sample number 8 in Table 1 after completion) having a buffer layer made of a ZnO thin film having a high purity and high resistance and containing no O 3 was prepared.

(5)保護膜の形成
次に、図3に示すように、上記(4)で形成したバッファ層4上に、保護膜5としてSiO2膜を以下の条件で形成した。
a)ターゲットとしては、高純度SiO2を用いた。
b)ガス流量は、アルゴン:30SCCM、酸素:13SCCMとした。
c)RFパワーは500Wとした。
d)成膜時間は60分間とした。 その他の条件は上記のZnOバリスタ層の成膜の場合と同じとした。
(5) Formation of Protective Film Next, as shown in FIG. 3, an SiO 2 film was formed as the protective film 5 on the buffer layer 4 formed in the above (4) under the following conditions.
a) As a target, high-purity SiO 2 was used.
b) The gas flow rates were argon: 30 SCCM and oxygen: 13 SCCM.
c) The RF power was 500W.
d) The film formation time was 60 minutes. Other conditions were the same as those in the case of forming the ZnO varistor layer.

(6)バッファ層および保護膜のエッチング(表面プレーナ型電極の露出)
上述のようにして、保護膜5を形成した後、フォトレジストでエッチングパターンを形成し、ドライエッチングにより、保護膜(SiO2膜)5およびバッファ層(高抵抗のZnO薄膜)4を選択除去し、表面プレーナ型電極3a,3bの一部(中央部)を露出させた。これにより、図1に示すような構造を有する試料番号4および8の試料(薄膜バリスタ)を得た。
(6) Etching of buffer layer and protective film (exposure of surface planar electrode)
After forming the protective film 5 as described above, an etching pattern is formed with a photoresist, and the protective film (SiO 2 film) 5 and the buffer layer (high resistance ZnO thin film) 4 are selectively removed by dry etching. The surface planar type electrodes 3a and 3b were partially exposed (center portion). As a result, samples Nos. 4 and 8 (thin film varistors) having the structure shown in FIG. 1 were obtained.

[比較用の試料の作製]
また、比較のため、無酸素雰囲気でBi23、Er23を含むバッファ層を形成し、このバッファ層を介して保護膜を設けた試料(表1の試料番号2の試料)を作製した。なお、無酸素雰囲気でバッファ層を形成した試料番号2の試料は、バッファ層が本願発明の要件である、抵抗率が107Ωcm以上という要件を備えていない試料である。
[Preparation of sample for comparison]
For comparison, a sample (sample No. 2 in Table 1) in which a buffer layer containing Bi 2 O 3 and Er 2 O 3 is formed in an oxygen-free atmosphere and a protective film is provided via the buffer layer is provided. Produced. Note that the sample No. 2 in which the buffer layer is formed in an oxygen-free atmosphere is a sample that does not have the requirement that the resistivity is 10 7 Ωcm or more, which is a requirement of the present invention.

さらに、比較のため、ZnOバリスタ層上に、SiO2保護膜が直接形成された薄膜バリスタ(表1の試料番号6の試料)(本発明の要件を満たしていない試料)を作製した。 Furthermore, for comparison, a thin film varistor (sample No. 6 in Table 1) in which a SiO 2 protective film was directly formed on a ZnO varistor layer (a sample not satisfying the requirements of the present invention) was produced.

また、上述の試料番号2,4,6,8の各試料を作製する工程において、該試料番号2,4,6,8の各試料用のZnOバリスタ層と同じバッチで作製したZnOバリスタ層を、バッチ間の差を含まない基本特性比較用の、表1の試料番号1,3,5,7の試料(バッファ層および保護膜を備えていない薄膜バリスタ)として用意した。   Further, in the step of producing each sample of sample numbers 2, 4, 6, and 8 described above, a ZnO varistor layer produced in the same batch as the ZnO varistor layer for each sample of sample numbers 2, 4, 6, and 8 was prepared. Samples Nos. 1, 3, 5, and 7 in Table 1 (thin film varistors not provided with a buffer layer and a protective film) were prepared for comparison of basic characteristics not including differences between batches.

上述のようにして作製した各試料について調べた抵抗値の大きさを、表1および図5に示す。なお、図5において、横軸は面内での分布(基板中心からの距離)を示している。   Table 1 and FIG. 5 show the magnitudes of the resistance values examined for the samples prepared as described above. In FIG. 5, the horizontal axis indicates the distribution in the plane (distance from the substrate center).

なお、理解を容易にするため、ここで、表1における各試料を整理して説明しておく。
(a)試料番号2の試料は、無酸素雰囲気でBi23、Er23を含むバッファ層を形成し、その上に保護膜を形成した、本願発明の要件を備えていない試料である薄膜バリスタである。
(b)試料番号4の試料は、有酸素雰囲気でBi23、Er23を含むバッファ層を形成し、さらにその上に保護膜を形成した、本発明の要件を備えた薄膜バリスタである。
(c)試料番号6の試料は、バッファ層を形成せずに、ZnOバリスタ層上に、SiO2保護膜を直接形成した、本願発明の要件を備えていない薄膜バリスタである。
(d)試料番号8の試料は、有酸素雰囲気でBi23、Er23を含まないバッファ層を形成し、さらにその上に保護膜を形成した、本発明の要件を備えた薄膜バリスタである。
(e)試料番号1,3,5,7の試料は、上述の試料番号2,4,6,8の各試料を構成する、それぞれのZnOバリスタ層と同じバッチで作製したZnOバリスタ層のみからなる、本発明の要件を備えていない薄膜バリスタ(バッファ層および保護膜を備えていない薄膜バリスタ)である。
In order to facilitate understanding, each sample in Table 1 is organized and described here.
(a) Sample No. 2 is a sample that does not satisfy the requirements of the present invention, in which a buffer layer containing Bi 2 O 3 and Er 2 O 3 is formed in an oxygen-free atmosphere and a protective film is formed thereon. A thin film varistor.
(b) The sample No. 4 is a thin film varistor having the requirements of the present invention, in which a buffer layer containing Bi 2 O 3 and Er 2 O 3 is formed in an aerobic atmosphere and a protective film is further formed thereon. It is.
(c) Sample No. 6 is a thin film varistor that does not have the requirements of the present invention, in which a SiO 2 protective film is directly formed on a ZnO varistor layer without forming a buffer layer.
(d) Sample No. 8 is a thin film having the requirements of the present invention, in which a buffer layer not containing Bi 2 O 3 and Er 2 O 3 is formed in an aerobic atmosphere, and a protective film is further formed thereon. It is a varistor.
(e) Samples Nos. 1, 3, 5, and 7 are composed only of ZnO varistor layers made of the same batches as the respective ZnO varistor layers constituting the samples Nos. 2, 4, 6, and 8 described above. It is a thin film varistor (thin film varistor not provided with a buffer layer and a protective film) that does not have the requirements of the present invention.

以下、表1及び図5を参照しつつ、各試料(バリスタ素子)の絶縁抵抗について説明する。
なお、図5においては、試料番号2および6の試料を除いた各試料のデータが一部重畳して、抵抗値の値は読み取りにくくなっているが、図5は、試料番号2および6の試料と、他の試料との抵抗値の差異が確認できて、かつ、抵抗値が十分に大きいことを認識するのに有意義であるとの考えから示したものであり、それぞれの抵抗値の値は表1に示されているところである。
Hereinafter, the insulation resistance of each sample (varistor element) will be described with reference to Table 1 and FIG.
In FIG. 5, the data of each sample excluding the samples of sample numbers 2 and 6 are partially overlapped to make it difficult to read the resistance value, but FIG. The difference between the resistance value of the sample and other samples can be confirmed, and it is shown from the idea that it is meaningful to recognize that the resistance value is sufficiently large. Is shown in Table 1.

表1および図5より、試料番号1,3,5,7の、バッファ層および保護膜が形成されていない、ZnOバリスタ層のみの試料の場合、高い絶縁抵抗を備えていることが確認された。しかしながら、これらの試料の場合、保護層を備えていないので、外部環境の影響を受けやすく実用上問題があるのが実情である。   From Table 1 and FIG. 5, it was confirmed that the samples Nos. 1, 3, 5, and 7 having a buffer layer and a protective film and having only a ZnO varistor layer have high insulation resistance. . However, since these samples do not have a protective layer, they are easily affected by the external environment and have practical problems.

また、無酸素雰囲気でBi23、Er23を含むバッファ層を形成した試料番号2の試料の場合、高い絶縁抵抗を得ることはできなかった。これは、無酸素雰囲気でBi23、Er23を含むバッファ層を形成した場合、抵抗値の十分に高いバッファ層を形成することができなかったことによる。 In the case of the sample of sample number 2 in which the buffer layer containing Bi 2 O 3 and Er 2 O 3 was formed in an oxygen-free atmosphere, high insulation resistance could not be obtained. This is because when a buffer layer containing Bi 2 O 3 and Er 2 O 3 was formed in an oxygen-free atmosphere, a buffer layer having a sufficiently high resistance value could not be formed.

また、バッファ層を形成せずに、ZnOバリスタ層上にSiO2保護膜を直接形成した試料番号6の薄膜バリスタの場合も、高い絶縁抵抗を得ることはできなかった。これは、ZnOバリスタ層上に直接に保護膜を形成したため、その影響を受けて絶縁抵抗が低下したものである。 In addition, in the case of the thin film varistor of sample number 6 in which the SiO 2 protective film was directly formed on the ZnO varistor layer without forming the buffer layer, a high insulation resistance could not be obtained. This is because the protective film is formed directly on the ZnO varistor layer, and the insulation resistance is reduced due to the influence.

一方、酸素を含む雰囲気中で形成したバッファ層を介して保護膜を設けた試料(試料番号4および8の試料)においては、保護膜(SiO2膜)の形成後も良好な絶縁抵抗が保たれることが確認された。 On the other hand, in the sample (sample Nos. 4 and 8) provided with a protective film through a buffer layer formed in an atmosphere containing oxygen, a good insulation resistance is maintained even after the protective film (SiO 2 film) is formed. It was confirmed that it would sag.

なお、試料番号4の試料は、Bi23やEr23を含んだターゲットを用いて形成した、Bi23やEr23を含むバッファ層を有する試料であり、試料番号8の試料は、Bi23やEr23を含まない無添加ZnOターゲットを用いて形成した、Bi23やEr23を含まないバッファ層を有する試料であるが、いずれも良好な絶縁抵抗を保っている。したがって、バッファ層としては、Bi23やEr23を含むもの、あるいはBi23やEr23を含まないもの、いずれのバッファ層を設けるようにしてもよいことがわかる。ただし、絶縁抵抗以外の種々の特性などを考慮すれば、不純物を含まない高純度のバッファ層を形成するようにした方がより望ましい。 Incidentally, the sintered sample 4 was formed using a target containing Bi 2 O 3 and Er 2 O 3, a sample with a buffer layer containing Bi 2 O 3 and Er 2 O 3, Sample No. 8 the samples were formed using a non-doped ZnO target containing no Bi 2 O 3 and Er 2 O 3, is a sample with a buffer layer containing no Bi 2 O 3 and Er 2 O 3, both good Maintains a good insulation resistance. Thus, as the buffer layer, those containing Bi 2 O 3 and Er 2 O 3, or containing no Bi 2 O 3 and Er 2 O 3, it is understood that may be provided either of the buffer layer. However, in consideration of various characteristics other than the insulation resistance, it is more desirable to form a high-purity buffer layer that does not contain impurities.

なお、ここで形成した高抵抗のバッファ層は、薄くてZnOバリスタ層とも一体化しているため、その特性を単独で求めることはできない。そこで、類似の条件で単層の酸素添加ZnO膜を形成し、その抵抗率を調べた。その結果、抵抗率は概ね1.2×107Ωcm程度と見積もられた。したがって、バッファ層が1.2×107Ωcm程度の抵抗率を有するものであれば、その上にSiO2やSiNxなどの保護膜を形成しても抵抗の劣化は発生しないことになる。 Note that the high-resistance buffer layer formed here is thin and integrated with the ZnO varistor layer, and thus its characteristics cannot be obtained independently. Therefore, a single-layer oxygen-added ZnO film was formed under similar conditions, and the resistivity was examined. As a result, the resistivity was estimated to be approximately 1.2 × 10 7 Ωcm. Therefore, if the buffer layer has a resistivity of about 1.2 × 10 7 Ωcm, the resistance does not deteriorate even if a protective film such as SiO 2 or SiN x is formed thereon.

上述の実施例1より、本発明の要件を備えるバッファ層を介して保護膜を設けるようにした場合、保護膜を設けることによる素子の初期特性の劣化を招くことなく、耐湿性を改善して気中放電などを抑制することが可能な、信頼性の高い薄膜バリスタが得られることが確認された。   From Example 1 described above, when the protective film is provided via the buffer layer having the requirements of the present invention, the moisture resistance is improved without deteriorating the initial characteristics of the element due to the provision of the protective film. It was confirmed that a highly reliable thin film varistor capable of suppressing air discharge and the like can be obtained.

実施例1で用いたものと同じ、表面にSiO2膜を備えたSi基板上に、ZnOバリスタ層を形成した。成膜時間は、225分間とし、ZnOバリスタ層を膜厚約1.7μmまで成長させた。他の条件は、上記実施例1の場合と同じとした。
そして、ZnOバリスタ層の成膜後、上記実施例1の場合と同じ方法および同じ条件で、表面プレーナ型電極を形成した。
なお、この実施例2では、図1(b)に示す、一対の表面プレーナ型電極3a,3b間の電極間ギャップ13の幅Wの値が、1μm、1.5μm、2.5μmの試料(バリスタ素子)を作製した。
A ZnO varistor layer was formed on a Si substrate having the same SiO 2 film on the surface as that used in Example 1. The film formation time was 225 minutes, and the ZnO varistor layer was grown to a film thickness of about 1.7 μm. Other conditions were the same as those in Example 1 above.
Then, after the formation of the ZnO varistor layer, a surface planar type electrode was formed by the same method and the same conditions as in Example 1 above.
In Example 2, a sample (with a width W of the inter-electrode gap 13 between the pair of surface planar electrodes 3a and 3b shown in FIG. 1B having a value of 1 μm, 1.5 μm, and 2.5 μm ( A varistor element was manufactured.

そして、得られたバリスタ素子、すなわち、バッファ層および、保護膜を形成する前の素子について、電流電圧特性を調べた。図6に、電極間ギャップの幅が1.5μmのバリスタ素子(バッファ層および、保護膜を形成する前の素子)の電流電圧特性を示す。図6より、電流値が1mAとなるバリスタ電圧(ブレークダウン電圧)は約58Vが得られた。なお、非線形係数αは約50程度であった。   The current-voltage characteristics of the obtained varistor element, that is, the element before forming the buffer layer and the protective film were examined. FIG. 6 shows current-voltage characteristics of a varistor element (an element before forming the buffer layer and the protective film) having a gap width between electrodes of 1.5 μm. From FIG. 6, a varistor voltage (breakdown voltage) with a current value of 1 mA was about 58V. The nonlinear coefficient α was about 50.

なお、電極ギャップの幅が実施例1と同じ1.5μmでありながら、実施例1の試料のバリスタ電圧は約90Vで、この実施例2の試料のバリスタ電圧は約58Vと、実施例2の試料のほうがバリスタ電圧が小さいのは、ZnOバリスタ層を約1.7μmまで厚く成長させているため(実施例1ではZnOバリスタ層の厚み:0.6μm)、結晶粒が大きく成長して、電極間ギャップの粒界数が少なくなったことによる。これは、以下の解析からも明らかである。   Although the width of the electrode gap is 1.5 μm, which is the same as that of Example 1, the varistor voltage of the sample of Example 1 is about 90V, and the varistor voltage of the sample of Example 2 is about 58V. The reason why the varistor voltage is smaller in the sample is that the ZnO varistor layer is grown to a thickness of about 1.7 μm (in Example 1, the thickness of the ZnO varistor layer: 0.6 μm). This is because the number of grain boundaries in the gap is reduced. This is clear from the following analysis.

図7は、ZnOバリスタ層の表面のSEM観察による結晶粒の様子を示す。
また、表2には、この実施例で作製した試料の電極間ギャップ13の幅Wと、電極ギャップ13に存在する粒界数と、バリスタ電圧との関係を示す。
FIG. 7 shows the state of crystal grains by SEM observation of the surface of the ZnO varistor layer.
Table 2 shows the relationship between the width W of the interelectrode gap 13, the number of grain boundaries existing in the electrode gap 13, and the varistor voltage of the sample produced in this example.

この実施例2では、ZnOバリスタ層の成膜時間が異なり、結晶粒の直径も異なるが、電極間(電極ギャップ間)の粒界数をSEM写真から求め(表2参照)、ブレークダウン電圧との関係をプロットすると、図8に示すように、ほぼ直線上に乗り、その傾きはおおむね 2.7Vとなった。   In Example 2, although the film formation time of the ZnO varistor layer is different and the diameter of the crystal grain is also different, the number of grain boundaries between the electrodes (between electrode gaps) is obtained from the SEM photograph (see Table 2), and the breakdown voltage and When the relationship is plotted, as shown in FIG. 8, it is almost on a straight line, and its inclination is approximately 2.7V.

このことは、結晶粒がある程度以上(概ね100nm)成長すれば、粒径に依らず、1粒界あたりのブレークダウン電圧は一定であることを示している。なお、上記の2.7Vというブレークダウン電圧は、ZnOバルク素子(セラミックバリスタ)における1粒界あたりのブレークダウン電圧とされる2.0〜3.5Vと合致する。   This indicates that the breakdown voltage per grain boundary is constant regardless of the grain size if the crystal grains grow to a certain extent (approximately 100 nm). Note that the breakdown voltage of 2.7 V corresponds to 2.0 to 3.5 V, which is a breakdown voltage per grain boundary in a ZnO bulk element (ceramic varistor).

セラミックバリスタでは、粒界にバリア構造が形成され、それが非線形の電気特性を発現させていると考えられており、この実施例の薄膜バリスタにおいて、電極ギャップ間の粒界数とブレークダウン電圧との間に、図8に示すような関係が成り立っているとすれば、同様の機構が薄膜でも再現していると考えられる。そして、このような意図的に粒界にバリア構造を形成した微細な構造が形成される過程では、酸素が強く関与しているため、その表面に成膜されるSiO2などの酸化物との相互作用が大きく、ZnOバリスタ層の表面に直接に保護膜を形成した場合、抵抗の劣化を招くことになる。しかしながら、そのようなバリスタ素子であっても、上記実施例と同様にして、バッファ層(高抵抗のZnO薄膜)を介してSiO2保護膜を形成することにより、抵抗の劣化を招くことなく、耐湿性に優れた保護膜を形成することができ、信頼性の高い薄膜バリスタを得ることができた。 In a ceramic varistor, it is considered that a barrier structure is formed at the grain boundary, and that it develops non-linear electrical characteristics. In the thin film varistor of this example, the number of grain boundaries between electrode gaps, breakdown voltage, If the relationship shown in FIG. 8 is established between the two, the same mechanism is considered to be reproduced in the thin film. In the process of forming such a fine structure in which a barrier structure is intentionally formed at the grain boundary, oxygen is strongly involved, and therefore, with an oxide such as SiO 2 formed on the surface, When the interaction is large and the protective film is formed directly on the surface of the ZnO varistor layer, the resistance is deteriorated. However, even in such a varistor element, the SiO 2 protective film is formed through the buffer layer (high-resistance ZnO thin film) in the same manner as in the above-described embodiment, so that the resistance is not deteriorated. A protective film excellent in moisture resistance could be formed, and a highly reliable thin film varistor could be obtained.

なお、上記の各実施例では、表面プレーナ型電極として、平面形状が方形の電極を備えた薄膜バリスタを示したが、表面プレーナ型電極の形状は上記実施例のような方形の形状のものに限られるものではなく、例えば、くし歯状電極をはじめ、種々の形状とすることが可能である。   In each of the above embodiments, a thin film varistor having a square planar electrode is shown as the surface planar electrode. However, the surface planar electrode has a square shape as in the above embodiment. The shape is not limited, and various shapes such as a comb-like electrode can be used.

本発明はさらにその他の点においても上記実施例に限定されるものではなく、基体の構成材料、バッファ層の形成方法、保護膜の構成材料の種類などに関し、発明の範囲内において、応用、変形を加えることが可能である。   The present invention is not limited to the above-described embodiments in other respects, but relates to the constituent material of the substrate, the method of forming the buffer layer, the kind of the constituent material of the protective film, and the like within the scope of the invention. Can be added.

1 シリコン基板(基体)
1a SiO2
2 ZnOバリスタ層
13 電極間ギャップ
3a,3b 表面プレーナ型電極
4 バッファ層
5 保護膜
1 Silicon substrate (base)
1a SiO 2 film 2 ZnO varistor layer 13 electrode gap 3a, 3b the surface planar electrode 4 a buffer layer 5 protective film

Claims (5)

絶縁性の基体と、
前記基体上に形成されたバリスタ特性を有するZnO薄膜からなるZnOバリスタ層と、
前記ZnOバリスタ層の表面に、所定の電極間ギャップを介して互いに対向するように配設された一対の表面プレーナ型電極と、
前記電極間ギャップに露出した前記ZnOバリスタ層の表面を覆うように配設された、抵抗率が107Ωcm以上の高抵抗ZnO薄膜からなるバッファ層と、
前記バッファ層を介して前記ZnOバリスタ層を覆うように配設された保護膜と
を具備することを特徴とする薄膜バリスタ。
An insulating substrate;
A ZnO varistor layer comprising a ZnO thin film having varistor characteristics formed on the substrate;
A pair of surface planar electrodes disposed on the surface of the ZnO varistor layer so as to face each other with a predetermined inter-electrode gap;
A buffer layer made of a high-resistance ZnO thin film having a resistivity of 10 7 Ωcm or more, disposed so as to cover the surface of the ZnO varistor layer exposed in the interelectrode gap;
A thin film varistor comprising: a protective film disposed so as to cover the ZnO varistor layer with the buffer layer interposed therebetween.
前記ZnO薄膜の表面の,前記電極間ギャップ以外に露出した領域も前記バッファ層により覆われており、かつ、前記バッファ層を介して前記保護膜により覆われていることを特徴とする請求項1記載の薄膜バリスタ。   The exposed region of the surface of the ZnO thin film other than the gap between the electrodes is also covered with the buffer layer, and is covered with the protective film via the buffer layer. The thin film varistor described. 前記保護膜が、シリコン酸化物薄膜、シリコン窒化物薄膜およびシリコン窒化酸化物薄膜からなる群より選ばれる少なくとも1種であることを特徴とする請求項1または2記載の薄膜バリスタ。   3. The thin film varistor according to claim 1, wherein the protective film is at least one selected from the group consisting of a silicon oxide thin film, a silicon nitride thin film, and a silicon nitride oxide thin film. バリスタ特性を有する前記ZnO薄膜の表面の結晶粒の平均的な直径が、50nm以上であることを特徴とする請求項1〜3のいずれかに記載の薄膜バリスタ。   4. The thin film varistor according to claim 1, wherein an average diameter of crystal grains on the surface of the ZnO thin film having varistor characteristics is 50 nm or more. 請求項1〜4のいずれかに記載の薄膜バリスタの製造方法であって、
酸素を含む雰囲気中でスパッタ成膜することにより、前記バッファ層である高抵抗ZnO薄膜を形成すること
を特徴とする薄膜バリスタの製造方法。
It is a manufacturing method of the thin film varistor in any one of Claims 1-4, Comprising:
A method of manufacturing a thin film varistor, comprising forming a high-resistance ZnO thin film, which is the buffer layer, by sputtering film formation in an atmosphere containing oxygen.
JP2009069513A 2009-03-23 2009-03-23 Thin film varistor and method of manufacturing the same Withdrawn JP2010225725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009069513A JP2010225725A (en) 2009-03-23 2009-03-23 Thin film varistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009069513A JP2010225725A (en) 2009-03-23 2009-03-23 Thin film varistor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010225725A true JP2010225725A (en) 2010-10-07

Family

ID=43042633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009069513A Withdrawn JP2010225725A (en) 2009-03-23 2009-03-23 Thin film varistor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010225725A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110515A (en) * 2011-11-18 2013-06-06 Denso Corp Circuit for driving power semiconductor element
CN105869807A (en) * 2016-05-03 2016-08-17 中国地质大学(北京) Preparation method of zinc oxide-bismuth oxide thin film varistor
GB2586518A (en) * 2019-08-21 2021-02-24 Pragmatic Printing Ltd Resistor Geometry

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110515A (en) * 2011-11-18 2013-06-06 Denso Corp Circuit for driving power semiconductor element
CN105869807A (en) * 2016-05-03 2016-08-17 中国地质大学(北京) Preparation method of zinc oxide-bismuth oxide thin film varistor
GB2586518A (en) * 2019-08-21 2021-02-24 Pragmatic Printing Ltd Resistor Geometry
GB2586518B (en) * 2019-08-21 2022-04-20 Pragmatic Printing Ltd Resistor Geometry

Similar Documents

Publication Publication Date Title
JP2010050165A (en) Semiconductor device, method of manufacturing the same, transistor substrate, light emitting device, and display device
TWI285381B (en) Multilayer ceramic capacitor
US7884010B2 (en) Wiring structure and method for fabricating the same
TW201341200A (en) Composite substrate
JP2010225725A (en) Thin film varistor and method of manufacturing the same
JP2002509347A (en) Electric field generator with bulk resistive spacer
US8173905B2 (en) Wiring structure and method for fabricating the same
JP6703428B2 (en) Voltage nonlinear resistance element and manufacturing method thereof
JP2008218592A (en) Thin-film varistor and its manufacturing method
JP5093946B2 (en) Variable capacitor and manufacturing method
JPH05211228A (en) Electrostatic chuck
JP4798870B2 (en) Variable capacitor
JP4235487B2 (en) Voltage nonlinear resistor
JPH06275130A (en) Transparent conductive film
Koga et al. Non-linearity variation of single junctions and its analysis using nano-prober within fine-grained ZnO-based multilayer varistors
JP3709842B2 (en) Field emission electron source and manufacturing method thereof
JP4302428B2 (en) Wafer heating device having electrostatic adsorption function
JP2022031015A (en) Resistor and method for manufacturing resistor
JP2021120943A (en) Surge protective element and manufacturing method of the same
JP2017092331A (en) Wiring film for device, and aluminum alloy sputtering target material
KR101569624B1 (en) MoOx arreste
JPH0523042B2 (en)
KR20040013236A (en) conductive ceramic electrode and including a electrostatic chuck
KR20220030790A (en) Oxide sputtering target, method of manufacturing the same, and method of forming a thin film
JP2864480B2 (en) Active matrix type liquid crystal display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605