JP2010224140A - Driving method for electrophoretic display device, electrophoretic display device, and electronic equipment - Google Patents

Driving method for electrophoretic display device, electrophoretic display device, and electronic equipment Download PDF

Info

Publication number
JP2010224140A
JP2010224140A JP2009070190A JP2009070190A JP2010224140A JP 2010224140 A JP2010224140 A JP 2010224140A JP 2009070190 A JP2009070190 A JP 2009070190A JP 2009070190 A JP2009070190 A JP 2009070190A JP 2010224140 A JP2010224140 A JP 2010224140A
Authority
JP
Japan
Prior art keywords
potential
display
common electrode
electrophoretic
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009070190A
Other languages
Japanese (ja)
Inventor
Toshimichi Yamada
利道 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009070190A priority Critical patent/JP2010224140A/en
Publication of JP2010224140A publication Critical patent/JP2010224140A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving method for an electrophoretic display device that suppresses flickering of display. <P>SOLUTION: In the driving method for the electrophoretic display device, in a full screen displaying step of shifting all pixels in a display section to the same gradation, a potential for full screen display which is a potential lower than the lowest potential inputted to a pixel electrode or a potential higher than the highest potential, is inputted to a common electrode. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器に関するものである。   The present invention relates to an electrophoretic display device driving method, an electrophoretic display device, and an electronic apparatus.

アクティブマトリクス型の電気泳動表示装置として、画素内に選択トランジスタとメモリ回路とを備えたものが知られている(例えば、特許文献1,2を参照)。これらの文献に記載の表示装置では、選択トランジスタや画素電極が形成された素子基板上に、帯電粒子を内蔵した複数のマイクロカプセルを備えた電気泳動素子が接着されており、共通電極が設けられた対向基板と素子基板との間に電気泳動素子を挟持していた。   As an active matrix electrophoretic display device, one having a selection transistor and a memory circuit in a pixel is known (see, for example, Patent Documents 1 and 2). In the display devices described in these documents, an electrophoretic element including a plurality of microcapsules containing charged particles is bonded to an element substrate on which a selection transistor and a pixel electrode are formed, and a common electrode is provided. The electrophoretic element was sandwiched between the counter substrate and the element substrate.

上記の電気泳動表示装置では、共通電極電位を遷移させることで白黒粒子を駆動させ、所望のコントラストの表示を得ていた(コモン振り駆動)。また表示画像の消去時には、全ての画素電極の電位と共通電極の電位とを、ハイレベル/ローレベル、ローレベル/ハイレベルの組み合わせで交互に繰り返すことで、全面黒消去、全面白消去を行っていた。   In the above electrophoretic display device, black and white particles are driven by changing the common electrode potential to obtain a desired contrast display (common swing drive). When erasing the display image, all the pixel electrodes and the common electrode potential are alternately repeated in a combination of high level / low level and low level / high level to perform full black erase and full white erase. It was.

特開2008−33241号公報JP 2008-33241 A 特開2008−249794号公報JP 2008-249794 A

しかしながら、上記の電気泳動表示装置では、素子基板に形成された画素回路の耐電圧が低いため、電気泳動素子に対して15V程度の電圧しか印加することができなかった。そのため、画像消去時に画素電極又は共通電極に入力するパルス幅を大きくする必要があり、黒表示と白表示の切り替え動作が表示のちらつきとして視認されてしまうという課題があった。   However, in the above electrophoretic display device, since the withstand voltage of the pixel circuit formed on the element substrate is low, only a voltage of about 15 V can be applied to the electrophoretic element. Therefore, it is necessary to increase the pulse width input to the pixel electrode or the common electrode when erasing the image, and there is a problem that the switching operation between black display and white display is visually recognized as display flicker.

本発明は、上記従来技術の問題点に鑑み成されたものであって、表示のちらつきを抑えることができる電気泳動表示装置の駆動方法及び電気泳動表示装置を提供することを目的の一つとする。   The present invention has been made in view of the above-described problems of the prior art, and an object thereof is to provide an electrophoretic display device driving method and an electrophoretic display device capable of suppressing display flicker. .

本発明の電気泳動表示装置の駆動方法は、一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極とを備えた電気泳動表示装置の駆動方法であって、前記表示部の全ての前記画素を同一階調に移行させる全面表示ステップにおいて、前記共通電極に、前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を入力することを特徴とする。   The driving method of the electrophoretic display device according to the present invention includes a display unit in which an electrophoretic element including electrophoretic particles is sandwiched between a pair of substrates and a plurality of pixels are arranged, and the pixel formed for each pixel A driving method of an electrophoretic display device comprising an electrode and a plurality of pixel electrodes and a common electrode facing each other through the electrophoretic element, wherein all the pixels of the display unit are shifted to the same gradation In the entire display step, an entire display potential that is lower than the lowest potential input to the pixel electrode or higher than the highest potential is input to the common electrode.

この駆動方法によれば、全面表示用電位を入力された共通電極と画素電極との間に大きな電位差を発生させることができ、より高い駆動電圧で電気泳動素子を駆動することができる。これにより、画像表示用のハイレベル電位とローレベル電位とを用いて全面表示を行う場合に比して電気泳動素子の応答速度を向上させることができるので、共通電極及び画素電極に入力するパルスのパルス幅を小さくすることができる。そして、このようにパルス幅を小さくすることで、全面を同一階調で表示する期間を短くし、画面の切り換え速度を高めることができるので、表示のちらつきを大きく軽減することができる。
また本発明では、共通電極のみに画像表示用の電位を超える全面表示用電位を入力し、画素電極には全面表示用電位は入力しない。したがって、画素電極と接続された画素回路に高電圧が印加されることはなく、画素回路が破損するおそれもない。
According to this driving method, a large potential difference can be generated between the common electrode to which the full-screen display potential is input and the pixel electrode, and the electrophoretic element can be driven with a higher driving voltage. As a result, the response speed of the electrophoretic element can be improved as compared with the case where the entire display is performed using the high-level potential and the low-level potential for image display. Therefore, the pulses input to the common electrode and the pixel electrode The pulse width can be reduced. By reducing the pulse width in this way, the period during which the entire surface is displayed with the same gradation can be shortened and the screen switching speed can be increased, so that the display flicker can be greatly reduced.
In the present invention, the entire display potential exceeding the image display potential is input only to the common electrode, and the entire display potential is not input to the pixel electrode. Therefore, a high voltage is not applied to the pixel circuit connected to the pixel electrode, and the pixel circuit is not damaged.

前記全面表示ステップが、前記画素電極に前記最低電位である第1の電位を入力し、前記共通電極に前記最高電位よりも高電位である第1の全面表示用電位を入力する第1の表示ステップと、前記画素電極に前記最高電位である第2の電位を入力し、前記共通電極に前記最低電位よりも低電位である第2の全面表示用電位を入力する第2の表示ステップと、を有することが好ましい。
この駆動方法によれば、上記最高電位よりも高電位の第1の全面表示用電位と、上記最低電位よりも低電位の第2の全面表示用電位を用いるので、画素電極が相対的に高電位、共通電極が相対的に低電位となる場合の表示階調(第1の階調)と、画素電極が相対的に低電位、共通電極が相対的に高電位となる場合の表示階調(第2の階調)の双方において、高速の全面表示を行い、表示のちらつきを抑えることができる。また、第1の階調を表示する場合と第2の階調を表示する場合とで電気泳動素子の電圧印加履歴に差異が生じるのを防止できるので、電気泳動素子や画素電極、共通電極の劣化を防止することができる。
In the entire display step, a first potential that is the lowest potential is input to the pixel electrode, and a first entire display potential that is higher than the highest potential is input to the common electrode. A second display step of inputting a second potential that is the highest potential to the pixel electrode and inputting a second full-surface display potential that is lower than the lowest potential to the common electrode; It is preferable to have.
According to this driving method, the first full-surface display potential that is higher than the highest potential and the second full-surface display potential that is lower than the lowest potential are used. Display gradation when the common electrode has a relatively low potential (first gradation) and display gradation when the pixel electrode has a relatively low potential and the common electrode have a relatively high potential In both (second gradation), high-speed full-surface display can be performed and display flicker can be suppressed. In addition, since it is possible to prevent a difference in the voltage application history of the electrophoretic element between the case of displaying the first gradation and the case of displaying the second gradation, the electrophoretic element, the pixel electrode, and the common electrode Deterioration can be prevented.

前記全面表示ステップが、前記画素電極に前記最低電位である第1の電位を入力し、前記共通電極に前記最高電位よりも高電位である前記全面表示用電位を入力する第1の表示ステップと、前記画素電極に前記最高電位である第2の電位を入力し、前記共通電極に前記第1の電位を入力する第2の表示ステップと、を有することも好ましい。
この駆動方法によれば、少なくとも第1の表示ステップにおいて電気泳動素子に大きな駆動電圧を印加することができ、高速表示を行えるため、表示のちらつきを抑える効果を相当程度得ることができる。
The first display step in which the entire display step inputs the first potential that is the lowest potential to the pixel electrode, and inputs the entire display potential that is higher than the highest potential to the common electrode; And a second display step of inputting the second potential which is the highest potential to the pixel electrode and inputting the first potential to the common electrode.
According to this driving method, a large driving voltage can be applied to the electrophoretic element at least in the first display step, and high-speed display can be performed. Therefore, a considerable effect of suppressing display flicker can be obtained.

前記第1の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅が、前記第2の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅よりも小さいことが好ましい。
この駆動方法によれば、第1の表示ステップと第2の表示ステップとで電気泳動素子の電圧印加履歴に差異が生じるのを防止できるので、電気泳動素子や画素電極、共通電極の劣化を防止することができる。
The pulse width of the pulse input to the common electrode in the first display step is preferably smaller than the pulse width of the pulse input to the common electrode in the second display step.
According to this driving method, it is possible to prevent a difference in the voltage application history of the electrophoretic element between the first display step and the second display step, thereby preventing deterioration of the electrophoretic element, the pixel electrode, and the common electrode. can do.

前記全面表示ステップが、前記画素電極に前記最低電位である第1の電位を入力し、前記共通電極に前記最高電位である第2の電位を入力する第1の表示ステップと、前記画素電極に前記最高電位である第2の電位を入力し、前記共通電極に前記最低電位よりも低電位である前記全面表示用電位を入力する第2の表示ステップと、を有することも好ましい。
この駆動方法によれば、少なくとも第2の表示ステップにおいて電気泳動素子に大きな駆動電圧を印加することができ、高速表示を行えるため、表示のちらつきを抑える効果を相当程度得ることができる。
The entire display step includes a first display step in which the first potential, which is the lowest potential, is input to the pixel electrode, and a second potential, which is the highest potential, is input to the common electrode; It is also preferable to include a second display step of inputting the second potential that is the highest potential and inputting the entire display potential that is lower than the lowest potential to the common electrode.
According to this driving method, a large driving voltage can be applied to the electrophoretic element at least in the second display step, and high-speed display can be performed. Therefore, a considerable effect of suppressing display flicker can be obtained.

前記第2の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅が、前記第1の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅よりも小さいことが好ましい。
この駆動方法によれば、第1の表示ステップと第2の表示ステップとで電気泳動素子の電圧印加履歴に差異が生じるのを防止できるので、電気泳動素子や画素電極、共通電極の劣化を防止することができる。
It is preferable that the pulse width of the pulse input to the common electrode in the second display step is smaller than the pulse width of the pulse input to the common electrode in the first display step.
According to this driving method, it is possible to prevent a difference in the voltage application history of the electrophoretic element between the first display step and the second display step, thereby preventing deterioration of the electrophoretic element, the pixel electrode, and the common electrode. can do.

前記全面表示ステップが、前記表示部の画像を消去する画像消去ステップであることが好ましい。
この駆動方法によれば、表示のちらつきを抑えることができ、しかも残像の少ない画像消去動作を実現することができる。
It is preferable that the full-screen display step is an image erasing step for erasing an image on the display unit.
According to this driving method, display flicker can be suppressed, and an image erasing operation with little afterimage can be realized.

前記全面表示ステップにおいて、前記第1の表示ステップと前記第2の表示ステップとを交互に複数回繰り返すことが好ましい。
この駆動方法によれば、より残像の少ない画像消去動作を実現することができる。
In the entire display step, it is preferable that the first display step and the second display step are alternately repeated a plurality of times.
According to this driving method, an image erasing operation with less afterimage can be realized.

前記表示部に画像を表示させる画像表示ステップが、前記全面表示ステップと、前記全面表示ステップで表示された階調と異なる階調の画像成分を表示する画像成分表示ステップと、を有することも好ましい。
この駆動方法によれば、画像表示動作における全面表示を高速化することができるので、高速に画像を表示させることができる。
It is also preferable that the image display step for displaying an image on the display unit includes the entire surface display step and an image component display step for displaying an image component having a gradation different from the gradation displayed in the entire surface display step. .
According to this driving method, since the entire display in the image display operation can be speeded up, an image can be displayed at high speed.

次に、本発明の電気泳動表示装置は、一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極とを備えた電気泳動表示装置であって、前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を、前記共通電極に対して入力可能の共通電極駆動回路を有することを特徴とする。
この構成によれば、先に記載の本発明の駆動方法を実行可能な電気泳動表示装置を実現できる。
Next, an electrophoretic display device of the present invention includes a display unit in which an electrophoretic element including electrophoretic particles is sandwiched between a pair of substrates and a plurality of pixels are arranged, and the pixels formed for each of the pixels An electrophoretic display device comprising an electrode and a plurality of pixel electrodes and a common electrode facing each other with the electrophoretic element interposed therebetween, wherein the potential is lower than the lowest potential input to the pixel electrode or higher than the highest potential A common electrode driving circuit capable of inputting a full-surface display potential, which is a high potential, to the common electrode.
According to this configuration, an electrophoretic display device capable of executing the driving method of the present invention described above can be realized.

前記共通電極駆動回路が、前記最高電位よりも高電位である第1の全面表示用電位と、前記最低電位よりも低電位である第2の全面表示用電位とを前記共通電極に供給可能であることが好ましい。
この構成によれば、複数の全面表示用電位を用いた全面表示動作が可能な電気泳動表示装置を実現できる。
The common electrode driving circuit can supply a first full-surface display potential that is higher than the highest potential and a second full-surface display potential that is lower than the lowest potential to the common electrode. Preferably there is.
According to this configuration, it is possible to realize an electrophoretic display device capable of a full-screen display operation using a plurality of full-screen display potentials.

本発明の電気泳動表示装置は、一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極と、前記画素電極及び前記共通電極の電位を制御する制御部と、を備えた電気泳動表示装置であって、前記制御部は、前記表示部の全ての前記画素を同一階調に移行させる全面表示動作において、前記共通電極に、前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を入力することを特徴とする。   An electrophoretic display device of the present invention includes an electrophoretic element including electrophoretic particles between a pair of substrates, a display unit in which a plurality of pixels are arranged, a pixel electrode formed for each of the pixels, An electrophoretic display device comprising: a common electrode facing the plurality of pixel electrodes via the electrophoretic element; and a control unit that controls a potential of the pixel electrode and the common electrode, wherein the control unit includes: In a full-surface display operation in which all the pixels of the display unit are shifted to the same gradation, the entire surface of the common electrode is lower than the lowest potential input to the pixel electrode or higher than the highest potential. A display potential is input.

この構成によれば、全面表示用電位を入力された共通電極と画素電極との間に大きな電位差を発生させることができ、より高い駆動電圧で電気泳動素子を駆動することができる。これにより、画像表示用のハイレベル電位とローレベル電位とを用いて全面表示を行う場合に比して電気泳動素子の応答速度を向上させることができるので、共通電極及び画素電極に入力するパルスのパルス幅を小さくすることができる。そして、このようにパルス幅を小さくすることで、全面を同一階調で表示する期間を短くし、画面の切り換え速度を高めることができるので、表示のちらつきを大きく軽減することができる。
また本発明では、共通電極のみに画像表示用の電位を超える全面表示用電位を入力し、画素電極には全面表示用電位は入力しない。したがって、画素電極と接続された画素回路に高電圧が印加されることはなく、画素回路が破損するおそれもない。
According to this configuration, a large potential difference can be generated between the common electrode to which the entire display potential is input and the pixel electrode, and the electrophoretic element can be driven with a higher driving voltage. As a result, the response speed of the electrophoretic element can be improved as compared with the case where the entire display is performed using the high-level potential and the low-level potential for image display. Therefore, the pulses input to the common electrode and the pixel electrode The pulse width can be reduced. By reducing the pulse width in this way, the period during which the entire surface is displayed with the same gradation can be shortened and the screen switching speed can be increased, so that the display flicker can be greatly reduced.
In the present invention, the entire display potential exceeding the image display potential is input only to the common electrode, and the entire display potential is not input to the pixel electrode. Therefore, a high voltage is not applied to the pixel circuit connected to the pixel electrode, and the pixel circuit is not damaged.

前記表示部は、前記全面表示動作に際して、前記画素電極に前記最低電位である第1の電位を入力し、前記共通電極に前記最高電位よりも高電位である第1の全面表示用電位を入力する第1の表示動作と、前記画素電極に前記最高電位である第2の電位を入力し、前記共通電極に前記最低電位よりも低電位である第2の全面表示用電位を入力する第2の表示動作と、を実行することが好ましい。
この構成によれば、上記最高電位よりも高電位の第1の全面表示用電位と、上記最低電位よりも低電位の第2の全面表示用電位を用いるので、画素電極が相対的に高電位、共通電極が相対的に低電位となる場合の表示階調(第1の階調)と、画素電極が相対的に低電位、共通電極が相対的に高電位となる場合の表示階調(第2の階調)の双方において、高速の全面表示を行い、表示のちらつきを抑えることができる。また、第1の階調を表示する場合と第2の階調を表示する場合とで電気泳動素子の電圧印加履歴に差異が生じるのを防止できるので、電気泳動素子や画素電極、共通電極の劣化を防止することができる。
The display unit inputs a first potential that is the lowest potential to the pixel electrode and inputs a first full-surface display potential that is higher than the highest potential to the common electrode during the entire surface display operation. A first display operation, a second potential that is the second potential that is the highest potential is input to the pixel electrode, and a second whole display potential that is lower than the lowest potential is input to the common electrode. It is preferable to execute the display operation.
According to this configuration, since the first full-surface display potential that is higher than the highest potential and the second full-surface display potential that is lower than the lowest potential are used, the pixel electrode has a relatively high potential. The display gradation (first gradation) when the common electrode has a relatively low potential, and the display gradation (first gradation) when the pixel electrode has a relatively low potential and the common electrode has a relatively high potential (first gradation). In both of the second gradation), high-speed full surface display can be performed and display flicker can be suppressed. In addition, since it is possible to prevent a difference in the voltage application history of the electrophoretic element between the case of displaying the first gradation and the case of displaying the second gradation, the electrophoretic element, the pixel electrode, and the common electrode Deterioration can be prevented.

前記全面表示動作が、前記表示部の画像を消去する画像消去動作であることが好ましい。
この構成によれば、表示のちらつきを抑えることができ、しかも残像の少ない画像消去動作が可能な電気泳動表示装置を実現することができる。
The full-screen display operation is preferably an image erasing operation for erasing an image on the display unit.
According to this configuration, it is possible to realize an electrophoretic display device that can suppress display flicker and can perform an image erasing operation with little afterimage.

本発明の電子機器は、先に記載の電気泳動表示装置を備えたことを特徴とする。
この構成によれば、表示のちらつきが抑えられ、表示品に優れた表示手段を具備した電子機器を提供することができる。
An electronic apparatus according to the present invention includes the electrophoretic display device described above.
According to this configuration, it is possible to provide an electronic device including display means that suppresses display flickering and is excellent in display products.

実施形態に係る電気泳動表示装置の概略構成図。1 is a schematic configuration diagram of an electrophoretic display device according to an embodiment. 画素回路を示す図。FIG. 6 illustrates a pixel circuit. 電気泳動表示装置の部分断面図及びマイクロカプセルの断面図。The fragmentary sectional view of an electrophoretic display device, and the sectional view of a microcapsule. 電気泳動表示装置の動作説明図。FIG. 6 is an operation explanatory diagram of the electrophoretic display device. 実施形態に係る駆動方法を示すフローチャート。The flowchart which shows the drive method which concerns on embodiment. 図5に対応するタイミングチャート。6 is a timing chart corresponding to FIG. 駆動方法の説明対象とした2画素の電位状態を示す図。The figure which shows the electric potential state of 2 pixels used as description object of the drive method. 第1変形例に係る駆動方法におけるタイミングチャート。The timing chart in the drive method which concerns on a 1st modification. 第2変形例に係る駆動方法におけるタイミングチャート。The timing chart in the drive method which concerns on a 2nd modification. 第3変形例に係る駆動方法におけるタイミングチャート。The timing chart in the drive method which concerns on a 3rd modification. 電子機器の一例である腕時計の正面図。The front view of the wristwatch which is an example of an electronic device. 電子機器の一例である電子ペーパーの斜視図。The perspective view of the electronic paper which is an example of an electronic device. 電子機器の一例である電子ノートの斜視図。The perspective view of the electronic notebook which is an example of an electronic device.

以下、図面を用いて本発明の一実施の形態であるアクティブマトリクス方式の電気泳動表示装置について説明する。
なお、本実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、図面を見やすくするために実際の構成とは適宜異ならせて表示している。
Hereinafter, an active matrix electrophoretic display device according to an embodiment of the present invention will be described with reference to the drawings.
Note that this embodiment shows one aspect of the present invention, and does not limit the present invention, and can be arbitrarily changed within the scope of the technical idea of the present invention. Further, in the following drawings, in order to make the drawings easy to see, the actual configuration is appropriately displayed.

図1(a)は、本実施形態に係る電気泳動表示装置100の概略構成図である。
電気泳動表示装置100は、複数の画素40がマトリクス状に配列された表示部5を備えている。表示部5の周辺には、走査線駆動回路61、データ線駆動回路62、コントローラー(制御部)63、及び共通電源変調回路64が配置されている。走査線駆動回路61、データ線駆動回路62、及び共通電源変調回路64は、それぞれコントローラー63と接続されている。コントローラー63は、上位装置から供給される画像データや同期信号に基づき、これらを総合的に制御する。
FIG. 1A is a schematic configuration diagram of an electrophoretic display device 100 according to the present embodiment.
The electrophoretic display device 100 includes a display unit 5 in which a plurality of pixels 40 are arranged in a matrix. Around the display unit 5, a scanning line driving circuit 61, a data line driving circuit 62, a controller (control unit) 63, and a common power supply modulation circuit 64 are arranged. The scanning line driving circuit 61, the data line driving circuit 62, and the common power supply modulation circuit 64 are each connected to the controller 63. The controller 63 comprehensively controls these based on image data and synchronization signals supplied from the host device.

表示部5には走査線駆動回路61から延びる複数の走査線66と、データ線駆動回路62から延びる複数のデータ線68とが形成されており、これらの交差位置に対応して画素40が設けられている。   A plurality of scanning lines 66 extending from the scanning line driving circuit 61 and a plurality of data lines 68 extending from the data line driving circuit 62 are formed in the display unit 5, and the pixels 40 are provided corresponding to the intersection positions thereof. It has been.

走査線駆動回路61は、m本の走査線66(Y1、Y2、…、Ym)を介して各々の画素40に接続されており、コントローラー63の制御のもと、1行目からm行目までの走査線66を順次選択し、画素40に設けられた選択トランジスタ41(図2参照)のオンタイミングを規定する選択信号を、選択した走査線66を介して供給する。   The scanning line driving circuit 61 is connected to each pixel 40 via m scanning lines 66 (Y1, Y2,..., Ym). Under the control of the controller 63, the first to mth rows are connected. The scanning lines 66 are sequentially selected, and a selection signal defining the ON timing of the selection transistor 41 (see FIG. 2) provided in the pixel 40 is supplied via the selected scanning line 66.

データ線駆動回路62は、n本のデータ線68(X1、X2、…、Xn)を介して各々の画素40に接続されており、コントローラー63の制御のもと、画素40の各々に対応する1ビットの画素データを規定する画像信号を画素40に供給する。
なお、本実施形態では、画素データ「0」を規定する場合にはローレベル(L)の画像信号を画素40に供給し、画素データ「1」を規定する場合はハイレベル(H)の画像信号を画素40に供給するものとする。
The data line driving circuit 62 is connected to each pixel 40 via n data lines 68 (X1, X2,..., Xn), and corresponds to each pixel 40 under the control of the controller 63. An image signal defining 1-bit pixel data is supplied to the pixel 40.
In the present embodiment, a low level (L) image signal is supplied to the pixel 40 when the pixel data “0” is defined, and a high level (H) image is defined when the pixel data “1” is defined. It is assumed that a signal is supplied to the pixel 40.

表示部5にはまた、共通電源変調回路64から延びる低電位電源線49、高電位電源線50、及び共通電極配線55が設けられており、それぞれの配線は画素40と接続されている。共通電源変調回路64は、コントローラー63の制御のもと、上記の配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断(ハイインピーダンス(Hi−Z)化)を行う。   The display unit 5 is also provided with a low potential power line 49, a high potential power line 50, and a common electrode wiring 55 extending from the common power modulation circuit 64, and each wiring is connected to the pixel 40. The common power supply modulation circuit 64 generates various signals to be supplied to each of the wires under the control of the controller 63, and electrically connects and disconnects these wires (high impedance (Hi-Z)). )I do.

さらに、本実施形態の場合、後述する駆動方法を実行可能とするために、共通電源変調回路64について、図1(b)に示す構成が採用されている。
図1(b)は、コントローラー63と共通電源変調回路64の要部を示す図である。
図1(b)に示すように、共通電源変調回路64には、共通電極配線55に供給する電位を選択する電位選択回路67が設けられている。電位選択回路67は、コントローラー63に設けられた電源回路65と接続されている。電位選択回路67は、コントローラー63から入力される制御信号により、電源回路65から供給される5種類の電位(−15V、0V、15V、30V、Hi−Z)をスイッチングし、共通電極配線55を選択した電位状態とする。
本実施形態の場合、画像表示用のハイレベル電位VH1として15V、画像表示用のローレベル電位VL1として0V、第1の全面表示用電位VH2として30V、第2の全面表示用電位VL2として−15Vが用いられる。
Furthermore, in the case of the present embodiment, the configuration shown in FIG. 1B is adopted for the common power supply modulation circuit 64 in order to enable the driving method described later.
FIG. 1B is a diagram showing the main parts of the controller 63 and the common power supply modulation circuit 64.
As shown in FIG. 1B, the common power supply modulation circuit 64 is provided with a potential selection circuit 67 that selects a potential supplied to the common electrode wiring 55. The potential selection circuit 67 is connected to a power supply circuit 65 provided in the controller 63. The potential selection circuit 67 switches the five types of potentials (-15 V, 0 V, 15 V, 30 V, Hi-Z) supplied from the power supply circuit 65 according to the control signal input from the controller 63, and sets the common electrode wiring 55. Set to the selected potential state.
In the present embodiment, the image display high level potential VH1 is 15V, the image display low level potential VL1 is 0V, the first entire surface display potential VH2 is 30V, and the second entire surface display potential VL2 is -15V. Is used.

図2は、画素40の回路構成図である。
画素40には、選択トランジスタ(Thin Film Transistor)41(画素スイッチング素子)と、ラッチ回路(メモリ回路)70と、スイッチ回路80と、電気泳動素子32と、画素電極35と、共通電極37とが設けられている。画素40には、走査線66と、データ線68と、低電位電源線49と、高電位電源線50と、第1の制御線91と、第2の制御線92と、が接続されている。画素40は、ラッチ回路70により画像信号を電位として保持するSRAM(Static Random Access Memory)方式の構成である。
FIG. 2 is a circuit configuration diagram of the pixel 40.
The pixel 40 includes a selection transistor (Thin Film Transistor) 41 (pixel switching element), a latch circuit (memory circuit) 70, a switch circuit 80, an electrophoretic element 32, a pixel electrode 35, and a common electrode 37. Is provided. A scanning line 66, a data line 68, a low-potential power line 49, a high-potential power line 50, a first control line 91, and a second control line 92 are connected to the pixel 40. . The pixel 40 has an SRAM (Static Random Access Memory) type configuration in which the latch circuit 70 holds an image signal as a potential.

選択トランジスタ41は、N−MOS(Negative Metal Oxide Semiconductor)トランジスタからなる画素スイッチング素子である。選択トランジスタ41のゲート端子は走査線66に接続され、ソース端子はデータ線68に接続され、ドレイン端子はラッチ回路70のデータ入力端子N1に接続されている。   The selection transistor 41 is a pixel switching element composed of an N-MOS (Negative Metal Oxide Semiconductor) transistor. The selection transistor 41 has a gate terminal connected to the scanning line 66, a source terminal connected to the data line 68, and a drain terminal connected to the data input terminal N 1 of the latch circuit 70.

ラッチ回路70は、転送インバータ70tと帰還インバータ70fとを備えている。転送インバータ70t及び帰還インバータ70fはいずれもC−MOSインバータである。
転送インバータ70tと帰還インバータ70fとは、互いの入力端子に他方の出力端子が接続されたループ構造を成しており、それぞれのインバータには、高電位電源端子PHを介して接続された高電位電源線50と、低電位電源端子PLを介して接続された低電位電源線49とから電源電圧が供給される。
The latch circuit 70 includes a transfer inverter 70t and a feedback inverter 70f. Both the transfer inverter 70t and the feedback inverter 70f are C-MOS inverters.
The transfer inverter 70t and the feedback inverter 70f have a loop structure in which the other output terminal is connected to each other's input terminal, and each inverter has a high potential connected via a high potential power supply terminal PH. A power supply voltage is supplied from the power supply line 50 and the low potential power supply line 49 connected via the low potential power supply terminal PL.

転送インバータ70tは、それぞれのドレイン端子をデータ出力端子N2に接続されたP−MOS(Positive Metal Oxide Semiconductor)トランジスタ71とN−MOSトランジスタ72とを有している。P−MOSトランジスタ71のソース端子は高電位電源端子PHに接続され、N−MOSトランジスタ72のソース端子は低電位電源端子PLに接続されている。P−MOSトランジスタ71及びN−MOSトランジスタ72のゲート端子(転送インバータ70tの入力端子)は、データ入力端子N1(帰還インバータ70fの出力端子)と接続されている。   The transfer inverter 70t includes a P-MOS (Positive Metal Oxide Semiconductor) transistor 71 and an N-MOS transistor 72 each having a drain terminal connected to the data output terminal N2. The source terminal of the P-MOS transistor 71 is connected to the high potential power supply terminal PH, and the source terminal of the N-MOS transistor 72 is connected to the low potential power supply terminal PL. The gate terminals of the P-MOS transistor 71 and the N-MOS transistor 72 (input terminal of the transfer inverter 70t) are connected to the data input terminal N1 (output terminal of the feedback inverter 70f).

帰還インバータ70fは、それぞれのドレイン端子をデータ入力端子N1に接続されたP−MOSトランジスタ73とN−MOSトランジスタ74とを有している。P−MOSトランジスタ73及びN−MOSトランジスタ74のゲート端子(帰還インバータ70fの入力端子)は、データ出力端子N2(転送インバータ70tの出力端子)と接続されている。   The feedback inverter 70f has a P-MOS transistor 73 and an N-MOS transistor 74 whose drain terminals are connected to the data input terminal N1. The gate terminals of the P-MOS transistor 73 and the N-MOS transistor 74 (input terminal of the feedback inverter 70f) are connected to the data output terminal N2 (output terminal of the transfer inverter 70t).

スイッチ回路80は、第1のトランスミッションゲートTG1と、第2のトランスミッションゲートTG2とを備えて構成されている。
第1のトランスミッションゲートTG1は、P−MOSトランジスタ81とN−MOSトランジスタ82とからなる。P−MOSトランジスタ81及びN−MOSトランジスタ82のソース端子は第1の制御線91に接続され、P−MOSトランジスタ81及びN−MOSトランジスタ82のドレイン端子は画素電極35に接続されている。また、P−MOSトランジスタ81のゲート端子は、ラッチ回路70のデータ入力端子N1に接続され、N−MOSトランジスタ82のゲート端子は、ラッチ回路70のデータ出力端子N2に接続されている。
The switch circuit 80 includes a first transmission gate TG1 and a second transmission gate TG2.
The first transmission gate TG1 includes a P-MOS transistor 81 and an N-MOS transistor 82. The source terminals of the P-MOS transistor 81 and the N-MOS transistor 82 are connected to the first control line 91, and the drain terminals of the P-MOS transistor 81 and the N-MOS transistor 82 are connected to the pixel electrode 35. The gate terminal of the P-MOS transistor 81 is connected to the data input terminal N1 of the latch circuit 70, and the gate terminal of the N-MOS transistor 82 is connected to the data output terminal N2 of the latch circuit 70.

第2のトランスミッションゲートTG2は、P−MOSトランジスタ83とN−MOSトランジスタ84とからなる。P−MOSトランジスタ83及びN−MOSトランジスタ84のソース端子は第2の制御線92に接続され、P−MOSトランジスタ83及びN−MOSトランジスタ84のドレイン端子は、画素電極35に接続されている。また、P−MOSトランジスタ83のゲート端子は、ラッチ回路70のデータ出力端子N2に接続され、N−MOSトランジスタ84のゲート端子は、ラッチ回路70のデータ入力端子N1に接続されている。また、画素電極35と共通電極37との間に電気泳動素子32が挟持されている。   The second transmission gate TG 2 includes a P-MOS transistor 83 and an N-MOS transistor 84. The source terminals of the P-MOS transistor 83 and the N-MOS transistor 84 are connected to the second control line 92, and the drain terminals of the P-MOS transistor 83 and the N-MOS transistor 84 are connected to the pixel electrode 35. The gate terminal of the P-MOS transistor 83 is connected to the data output terminal N 2 of the latch circuit 70, and the gate terminal of the N-MOS transistor 84 is connected to the data input terminal N 1 of the latch circuit 70. Further, the electrophoretic element 32 is sandwiched between the pixel electrode 35 and the common electrode 37.

以上の構成を備えた画素40において、ラッチ回路70にローレベル(L)の画像信号(画素データ「0」)が記憶され、データ出力端子N2からハイレベル(H)の信号が出力された場合、第1のトランスミッションゲートTG1がオン状態となり、第1の制御線91を介して供給される電位S1が画素電極35に入力される。
一方、ラッチ回路70にハイレベル(H)の画像信号(画素データ「1」)が記憶され、データ出力端子N2からローレベル(L)の信号が出力された場合、第2のトランスミッションゲートTG2がオン状態となり、第2の制御線92を介して供給される電位S2が画素電極35に入力される。
そして、画素電極35に入力された電位S1、S2と、共通電極配線55(図1)を介して共通電極37に入力された電位Vcomとの電位差に基づいて電気泳動素子32が駆動されることで、画素40が入力された画像信号に応じた階調で表示される。
In the pixel 40 having the above configuration, a low level (L) image signal (pixel data “0”) is stored in the latch circuit 70, and a high level (H) signal is output from the data output terminal N2. The first transmission gate TG1 is turned on, and the potential S1 supplied via the first control line 91 is input to the pixel electrode 35.
On the other hand, when a high level (H) image signal (pixel data “1”) is stored in the latch circuit 70 and a low level (L) signal is output from the data output terminal N2, the second transmission gate TG2 The potential S <b> 2 supplied through the second control line 92 is input to the pixel electrode 35.
The electrophoretic element 32 is driven based on the potential difference between the potentials S1 and S2 input to the pixel electrode 35 and the potential Vcom input to the common electrode 37 via the common electrode wiring 55 (FIG. 1). Thus, the pixel 40 is displayed with a gradation corresponding to the input image signal.

次に、図3(a)は、表示部5における電気泳動表示装置100の部分断面図である。電気泳動表示装置100は、素子基板(第1基板)30と対向基板(第2基板)31との間に、複数のマイクロカプセル20を配列してなる電気泳動素子32を挟持した構成を備えている。   Next, FIG. 3A is a partial cross-sectional view of the electrophoretic display device 100 in the display unit 5. The electrophoretic display device 100 includes a configuration in which an electrophoretic element 32 formed by arranging a plurality of microcapsules 20 is sandwiched between an element substrate (first substrate) 30 and a counter substrate (second substrate) 31. Yes.

表示部5において、素子基板30の電気泳動素子32側には、図1や図2に示した走査線66、データ線68、選択トランジスタ41、ラッチ回路70などが形成された回路層34が設けられており、回路層34上に複数の画素電極35が配列形成されている。
素子基板30は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。画素電極35は、Cu(銅)箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Al(アルミニウム)、ITO(インジウム・スズ酸化物)などにより形成された電気泳動素子32に電圧を印加する電極である。
In the display unit 5, the circuit layer 34 on which the scanning line 66, the data line 68, the selection transistor 41, the latch circuit 70, and the like illustrated in FIGS. 1 and 2 are provided on the electrophoretic element 32 side of the element substrate 30. A plurality of pixel electrodes 35 are arranged on the circuit layer 34.
The element substrate 30 is a substrate made of glass, plastic, or the like and is not required to be transparent because it is disposed on the side opposite to the image display surface. The pixel electrode 35 has a voltage applied to an electrophoretic element 32 formed by laminating nickel plating and gold plating on a Cu (copper) foil in this order, Al (aluminum), ITO (indium tin oxide), or the like. Is an electrode to which is applied.

一方、対向基板31の電気泳動素子32側には複数の画素電極35と対向する平面形状の共通電極37が形成されており、共通電極37上に電気泳動素子32が設けられている。
対向基板31はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極37は、画素電極35とともに電気泳動素子32に電圧を印加する電極であり、MgAg(マグネシウム銀)、ITO(インジウム・スズ酸化物)、IZO(インジウム・亜鉛酸化物)などから形成された透明電極である。
そして、電気泳動素子32と画素電極35とが、接着剤層33を介して接着されることで、素子基板30と対向基板31とが接合されている。
On the other hand, a planar common electrode 37 facing the plurality of pixel electrodes 35 is formed on the electrophoretic element 32 side of the counter substrate 31, and the electrophoretic element 32 is provided on the common electrode 37.
The counter substrate 31 is a substrate made of glass, plastic, or the like, and is a transparent substrate because it is disposed on the image display side. The common electrode 37 is an electrode for applying a voltage to the electrophoretic element 32 together with the pixel electrode 35, and is formed of MgAg (magnesium silver), ITO (indium tin oxide), IZO (indium zinc oxide) or the like. It is a transparent electrode.
Then, the electrophoretic element 32 and the pixel electrode 35 are bonded via the adhesive layer 33, so that the element substrate 30 and the counter substrate 31 are bonded.

なお、電気泳動素子32は、あらかじめ対向基板31側に形成され、接着剤層33までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層33の表面に保護用の離型シートが貼り付けられた状態で取り扱われる。そして、別途製造された素子基板30(画素電極35や各種回路などが形成されている)に対して、離型シートを剥がした当該電気泳動シートを貼り付けることによって、表示部5を形成する。このため、接着剤層33は画素電極35側のみに存在することになる。   In general, the electrophoretic element 32 is formed in advance on the counter substrate 31 side, and is handled as an electrophoretic sheet including the adhesive layer 33. In the manufacturing process, the electrophoretic sheet is handled in a state where a protective release sheet is attached to the surface of the adhesive layer 33. And the display part 5 is formed by sticking the said electrophoretic sheet which peeled the release sheet with respect to the element board | substrate 30 (The pixel electrode 35, various circuits, etc.) which were manufactured separately. For this reason, the adhesive layer 33 exists only on the pixel electrode 35 side.

図3(b)は、マイクロカプセル20の模式断面図である。マイクロカプセル20は、例えば50μm程度の粒径を有しており、内部に分散媒21と、複数の白色粒子(電気泳動粒子)27と、複数の黒色粒子(電気泳動粒子)26とを封入した球状体である。マイクロカプセル20は、図3(a)に示すように共通電極37と画素電極35とに挟持され、1つの画素40内に1つ又は複数のマイクロカプセル20が配置される。   FIG. 3B is a schematic cross-sectional view of the microcapsule 20. The microcapsule 20 has a particle size of, for example, about 50 μm and encloses therein a dispersion medium 21, a plurality of white particles (electrophoretic particles) 27, and a plurality of black particles (electrophoretic particles) 26. It is a spherical body. As shown in FIG. 3A, the microcapsule 20 is sandwiched between the common electrode 37 and the pixel electrode 35, and one or more microcapsules 20 are disposed in one pixel 40.

マイクロカプセル20の外殻部(壁膜)は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒21は、白色粒子27と黒色粒子26とをマイクロカプセル20内に分散させる液体である。分散媒21としては、水、アルコール系溶媒(メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど)、エステル類(酢酸エチル、酢酸ブチルなど)、ケトン類(アセトン、メチルエチルケトン、メチルイソブチルケトンなど)、脂肪族炭化水素(ぺンタン、ヘキサン、オクタンなど)、脂環式炭化水素(シクロへキサン、メチルシクロへキサンなど)、芳香族炭化水素(ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類(キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど))、ハロゲン化炭化水素(塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタンなど)、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
The outer shell (wall film) of the microcapsule 20 is formed using a transparent polymer resin such as acrylic resin such as polymethyl methacrylate and polyethyl methacrylate, urea resin, and gum arabic.
The dispersion medium 21 is a liquid that disperses the white particles 27 and the black particles 26 in the microcapsules 20. Examples of the dispersion medium 21 include water, alcohol solvents (methanol, ethanol, isopropanol, butanol, octanol, methyl cellosolve, etc.), esters (ethyl acetate, butyl acetate, etc.), ketones (acetone, methyl ethyl ketone, methyl isobutyl ketone, etc.). ), Aliphatic hydrocarbons (pentane, hexane, octane, etc.), alicyclic hydrocarbons (cyclohexane, methylcyclohexane, etc.), aromatic hydrocarbons (benzene, toluene, benzenes having a long-chain alkyl group ( Xylene, hexylbenzene, hebutylbenzene, octylbenzene, nonylbenzene, decylbenzene, undecylbenzene, dodecylbenzene, tridecylbenzene, tetradecylbenzene)), halogenated hydrocarbons (methylene chloride, chloroform, tetrachloride) Element, and 1,2-dichloroethane), can be exemplified a carboxylate, it may be other oils. These substances can be used alone or as a mixture, and a surfactant or the like may be further blended.

白色粒子27は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子(高分子あるいはコロイド)であり、例えば負に帯電されて用いられる。黒色粒子26は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子(高分子あるいはコロイド)であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子26及び白色粒子27に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部5に赤色、緑色、青色などを表示することができる。
The white particles 27 are particles (polymer or colloid) made of a white pigment such as titanium dioxide, zinc white, and antimony trioxide, and are used, for example, by being negatively charged. The black particles 26 are particles (polymer or colloid) made of a black pigment such as aniline black or carbon black, and are used by being charged positively, for example.
These pigments include electrolytes, surfactants, metal soaps, resins, rubbers, oils, varnishes, compound charge control agents, titanium-based coupling agents, aluminum-based coupling agents, silanes as necessary. A dispersant such as a system coupling agent, a lubricant, a stabilizer, and the like can be added.
Further, instead of the black particles 26 and the white particles 27, for example, pigments such as red, green, and blue may be used. According to such a configuration, red, green, blue, or the like can be displayed on the display unit 5.

図4は、電気泳動素子の動作説明図である。図4(a)は、画素40を白表示する場合、図4(b)は、画素40を黒表示する場合をそれぞれ示している。
図4(a)に示す白表示の場合には、共通電極37が相対的に高電位、画素電極35が相対的に低電位に保持される。これにより、負に帯電した白色粒子27が共通電極37に引き寄せられる一方、正に帯電した黒色粒子26が画素電極35に引き寄せられる。その結果、表示面側となる共通電極37側からこの画素を見ると、白色(W)が認識される。
図4(b)に示す黒表示の場合、共通電極37が相対的に低電位、画素電極35が相対的に高電位に保持される。これにより、正に帯電した黒色粒子26が共通電極37に引き寄せられる一方、負に帯電した白色粒子27が画素電極35に引き寄せられる。その結果、共通電極37側からこの画素を見ると黒色(B)が認識される。
FIG. 4 is an operation explanatory diagram of the electrophoretic element. 4A shows a case where the pixel 40 displays white, and FIG. 4B shows a case where the pixel 40 displays black.
In the case of white display shown in FIG. 4A, the common electrode 37 is held at a relatively high potential and the pixel electrode 35 is held at a relatively low potential. As a result, the negatively charged white particles 27 are attracted to the common electrode 37, while the positively charged black particles 26 are attracted to the pixel electrode 35. As a result, when this pixel is viewed from the common electrode 37 side which is the display surface side, white (W) is recognized.
In the case of black display shown in FIG. 4B, the common electrode 37 is held at a relatively low potential, and the pixel electrode 35 is held at a relatively high potential. As a result, the positively charged black particles 26 are attracted to the common electrode 37, while the negatively charged white particles 27 are attracted to the pixel electrode 35. As a result, when this pixel is viewed from the common electrode 37 side, black (B) is recognized.

[駆動方法]
次に、図5から図8を参照して本実施形態の電気泳動表示装置の駆動方法について説明する。
図5は、電気泳動表示装置100の駆動方法を示すフローチャートである。図6は、図5のフローチャートに対応するタイミングチャートである。図7は、本実施形態の駆動方法の説明対象である隣接する2画素の電位状態を示す図である。
[Driving method]
Next, a driving method of the electrophoretic display device of this embodiment will be described with reference to FIGS.
FIG. 5 is a flowchart showing a method for driving the electrophoretic display device 100. FIG. 6 is a timing chart corresponding to the flowchart of FIG. FIG. 7 is a diagram illustrating a potential state of two adjacent pixels, which is an object for explaining the driving method of the present embodiment.

図5には、図7に示す画素40Aを黒表示、画素40Bを白表示する場合のフローが示されている。図6には、共通電極37の電位Vcom、第1の制御線91の電位S1、第2の制御線92の電位S2が示されている。
なお、図7において、各符号の「A」「B」「a」「b」の添字は、説明の対象とした2つの画素40(40A、40B)と、それらに属する構成要素を明確に区別するために付したものであって他意はない。
FIG. 5 shows a flow when the pixel 40A shown in FIG. 7 is displayed in black and the pixel 40B is displayed in white. FIG. 6 shows the potential Vcom of the common electrode 37, the potential S1 of the first control line 91, and the potential S2 of the second control line 92.
In FIG. 7, the subscripts “A”, “B”, “a”, and “b” in each symbol clearly distinguish the two pixels 40 (40A, 40B) that are the objects of the description and the components that belong to them. It is attached to do so and has no other intention.

図5に示すように、本実施形態に係る駆動方法は、画像消去ステップS101と、画像表示ステップS102と、画像保持ステップS103と、を含む。   As shown in FIG. 5, the driving method according to the present embodiment includes an image erasing step S101, an image displaying step S102, and an image holding step S103.

まず、画像消去ステップS101以前の表示部5では、各回路は電源オフ状態である。
画像消去ステップS101に移行すると、走査線駆動回路61やデータ線駆動回路62、共通電源変調回路64に電力が供給され、各回路に接続された配線が電位供給可能な状態となる。また、画素40のラッチ回路70にも高電位電源線50及び低電位電源線49を介して電力が供給され、画像信号を記憶可能な状態となる。
First, in the display unit 5 before the image erasing step S101, each circuit is in a power-off state.
When the process proceeds to the image erasing step S101, power is supplied to the scanning line driving circuit 61, the data line driving circuit 62, and the common power supply modulation circuit 64, and the wiring connected to each circuit can be supplied with a potential. In addition, power is supplied to the latch circuit 70 of the pixel 40 via the high potential power supply line 50 and the low potential power supply line 49, and the image signal can be stored.

なお、本実施形態では、データ線68におけるローレベル(L)の電位と、低電位電源線49のローレベル電位VLとがいずれも0(ゼロ)Vであるとして説明する。また、図6の各部に示した−15V、0V、15V、30V等の電位は、発明の説明のために一例として付したものであり、各配線の電位はこれらの具体的数値に限定されるものではない。   In this embodiment, the low level (L) potential of the data line 68 and the low level potential VL of the low potential power supply line 49 are both assumed to be 0 (zero) V. Further, the potentials such as −15 V, 0 V, 15 V, and 30 V shown in the respective parts of FIG. 6 are given as an example for explaining the invention, and the potential of each wiring is limited to these specific numerical values. It is not a thing.

次に、各々の画素40のラッチ回路70に画像信号が入力される。すなわち、走査線66に選択信号であるハイレベル(H;例えば7V)のパルスが入力され、かかる走査線66に接続された選択トランジスタ41がオン状態とされてデータ線68とラッチ回路70とが接続される。これにより、ラッチ回路70に画像信号が入力される。
本実施形態の場合、画像表示ステップS102において表示部5に表示される画像の画像信号が入力される。このような駆動方法とすることで、画像表示ステップS102において改めて画像信号を入力する動作が不要になる。
Next, an image signal is input to the latch circuit 70 of each pixel 40. That is, a high-level (H; for example, 7 V) pulse that is a selection signal is input to the scanning line 66, the selection transistor 41 connected to the scanning line 66 is turned on, and the data line 68 and the latch circuit 70 are connected. Connected. As a result, an image signal is input to the latch circuit 70.
In the case of the present embodiment, an image signal of an image displayed on the display unit 5 is input in the image display step S102. By adopting such a driving method, the operation of inputting an image signal again in the image display step S102 becomes unnecessary.

なお、画像消去ステップS101において用いられる画像信号は、画像消去ステップS101以前に電源オフ状態であったラッチ回路70の状態を規定するために用いられるものであり、任意の画像信号を用いることができる。例えば、全ての画素40に対してローレベル又はハイレベルの画像信号を供給してもよい。
また、画像消去ステップS101においてすでにラッチ回路70が画像信号を保持している場合には、画像消去ステップS101において画像信号を入力する必要はない。ただしこの場合には、後段の画像表示ステップS102において表示部5に表示される画像の画像信号を改めて入力することになる。
Note that the image signal used in the image erasing step S101 is used to define the state of the latch circuit 70 that was in the power-off state before the image erasing step S101, and any image signal can be used. . For example, low level or high level image signals may be supplied to all the pixels 40.
If the latch circuit 70 has already held the image signal in the image erasing step S101, it is not necessary to input the image signal in the image erasing step S101. However, in this case, the image signal of the image displayed on the display unit 5 in the subsequent image display step S102 is input again.

図7に示す画素40Aでは、選択トランジスタ41aを介してデータ線68aからラッチ回路70aにローレベル(L;例えば0V)の画像信号が入力される。これにより、ラッチ回路70aのデータ入力端子N1aがローレベル電位(例えば0V)となり、データ出力端子N2aの電位は画像信号入力用のハイレベル電位(例えば5V)となる。その結果、画素40Aでは、第1のトランスミッションゲートTG1aがオン状態となり、第1の制御線91と画素電極35aとが電気的に接続される。   In the pixel 40A shown in FIG. 7, a low level (L; for example, 0V) image signal is input from the data line 68a to the latch circuit 70a via the selection transistor 41a. As a result, the data input terminal N1a of the latch circuit 70a becomes a low level potential (eg, 0V), and the potential of the data output terminal N2a becomes a high level potential (eg, 5V) for image signal input. As a result, in the pixel 40A, the first transmission gate TG1a is turned on, and the first control line 91 and the pixel electrode 35a are electrically connected.

一方、画素40Bでは、選択トランジスタ41bを介してデータ線68bからラッチ回路70bにハイレベル(H;例えば5V)の画像信号が入力される。これにより、ラッチ回路70bのデータ入力端子N1bの電位が画像信号入力用のハイレベル電位となり、データ出力端子N2bの電位はローレベル電位となる。その結果、画素40Bでは、第2のトランスミッションゲートTG2bがオン状態となり、第2の制御線92と画素電極35bとが電気的に接続される。   On the other hand, in the pixel 40B, a high-level (H; for example, 5V) image signal is input from the data line 68b to the latch circuit 70b via the selection transistor 41b. As a result, the potential of the data input terminal N1b of the latch circuit 70b becomes a high level potential for image signal input, and the potential of the data output terminal N2b becomes a low level potential. As a result, in the pixel 40B, the second transmission gate TG2b is turned on, and the second control line 92 and the pixel electrode 35b are electrically connected.

画素40A、40Bにそれぞれ画像信号が入力されたならば、高電位電源線50の電位Vddが、画像信号入力用のハイレベル電位から画像表示用のハイレベル電位VH(15V)に引き上げられる。低電位電源線49の電位Vssは画像表示用のローレベル電位VL(0V)とされる。   If an image signal is input to each of the pixels 40A and 40B, the potential Vdd of the high potential power supply line 50 is raised from the high level potential for image signal input to the high level potential VH (15V) for image display. The potential Vss of the low potential power line 49 is set to a low level potential VL (0 V) for image display.

そして、図6に示すように、共通電極37に第1の全面表示用電位VH2(30V)と、第2の全面表示用電位VL2(−15V)とを所定周期で繰り返す矩形波状のパルス波が入力される。また、第1の制御線91に画像表示用のローレベル電位VLとハイレベル電位VHとを所定周期で繰り返す矩形状のパルス波が入力される。さらに第2の制御線92には、第1の制御線91と同期した同一のパルス波が入力される。
第1及び第2の制御線91、92に入力されるパルス波は、共通電極37に入力されるパルス波と180°位相がずれたパルス波である。すなわち、共通電極37の電位Vcomが第1の全面表示用電位VH2である期間にローレベル電位VLとなり、電位Vcomが第2の全面表示用電位VL2である期間にハイレベル電位VHとなるパルス波である。
As shown in FIG. 6, a rectangular wave pulse wave that repeats the first full-surface display potential VH2 (30 V) and the second full-surface display potential VL2 (−15 V) at a predetermined cycle is applied to the common electrode 37. Entered. In addition, a rectangular pulse wave that repeats the low-level potential VL and the high-level potential VH for image display in a predetermined cycle is input to the first control line 91. Further, the same pulse wave synchronized with the first control line 91 is input to the second control line 92.
The pulse wave input to the first and second control lines 91 and 92 is a pulse wave that is 180 ° out of phase with the pulse wave input to the common electrode 37. That is, the pulse wave in which the potential Vcom of the common electrode 37 becomes the low level potential VL during the period when the first full-surface display potential VH2 and the potential Vcom becomes the high level potential VH when the potential Vcom is the second full-surface display potential VL2. It is.

上記の電位入力により、画素40Aでは、第1のトランスミッションゲートTG1aを介して画素電極35aに第1の制御線91から上記のパルス波が入力される。一方、画素40Bでは、第2のトランスミッションゲートTG2bを介して画素電極35bに第2の制御線92から上記のパルス波が入力される。   With the potential input, in the pixel 40A, the pulse wave is input from the first control line 91 to the pixel electrode 35a via the first transmission gate TG1a. On the other hand, in the pixel 40B, the pulse wave is input from the second control line 92 to the pixel electrode 35b via the second transmission gate TG2b.

本実施形態の画像消去ステップS101では、画素電極35a、35b及び共通電極37の電位に応じて、表示部5を全面白表示する動作(第1の表示ステップST1)と、表示部5を全面黒表示する動作(第2の表示ステップST2)とが交互に実行される。   In the image erasing step S101 of the present embodiment, the display unit 5 is displayed in white on the entire surface according to the potentials of the pixel electrodes 35a and 35b and the common electrode 37 (first display step ST1), and the display unit 5 is entirely black. The display operation (second display step ST2) is executed alternately.

第1の表示ステップは、共通電極37の電位Vcomが第1の全面表示用電位VH2(30V)であり、第1及び第2の制御線91、92の電位がローレベル電位VL(0V)である期間に対応する。かかる期間では、表示部5のすべての画素電極35はローレベル電位VLとなり、第1の全面表示用電位VH2である共通電極37との電位差により電気泳動素子32が駆動される。すなわち、図4(a)に示したように、負に帯電した白色粒子27が共通電極37側に引き寄せられ、正に帯電した黒色粒子26が画素電極35側に引き寄せられて、すべての画素40が白表示される。   In the first display step, the potential Vcom of the common electrode 37 is the first full-surface display potential VH2 (30 V), and the potentials of the first and second control lines 91 and 92 are the low-level potential VL (0 V). Corresponds to a certain period. During this period, all the pixel electrodes 35 of the display unit 5 are at the low level potential VL, and the electrophoretic element 32 is driven by the potential difference with the common electrode 37 that is the first full-surface display potential VH2. That is, as shown in FIG. 4A, the negatively charged white particles 27 are attracted to the common electrode 37 side, and the positively charged black particles 26 are attracted to the pixel electrode 35 side. Is displayed in white.

第2の表示ステップは、共通電極37の電位Vcomが第2の全面表示用電位VL2(−15V)であり、第1及び第2の制御線91、92の電位がハイレベル電位VH(15V)である期間に対応する。かかる期間では、表示部5のすべての画素電極35はハイレベル電位VHとなり、第2の全面表示用電位VL2である共通電極37との電位差により電気泳動素子32が駆動される。すなわち、図4(b)に示したように、正に帯電した黒色粒子26が共通電極37側に引き寄せられ、負に帯電した白色粒子27が画素電極35側に引き寄せられて、すべての画素40が黒表示される。   In the second display step, the potential Vcom of the common electrode 37 is the second full-surface display potential VL2 (−15V), and the potentials of the first and second control lines 91 and 92 are the high level potential VH (15V). Corresponds to a period of time. During this period, all the pixel electrodes 35 of the display unit 5 are at the high level potential VH, and the electrophoretic element 32 is driven by the potential difference with the common electrode 37 that is the second full-surface display potential VL2. That is, as shown in FIG. 4B, the positively charged black particles 26 are attracted to the common electrode 37 side, and the negatively charged white particles 27 are attracted to the pixel electrode 35 side. Is displayed in black.

そして、上記の第1の表示ステップと第2の表示ステップとを交互に複数回繰り返すことで、表示部5に表示されていた画像が消去される。本実施形態では、画像消去ステップS101の最後に第1の表示ステップST1が実行され、表示部5が全面白表示された状態で画像消去ステップS101が終了する。   Then, the image displayed on the display unit 5 is erased by repeating the first display step and the second display step alternately a plurality of times. In the present embodiment, the first display step ST1 is executed at the end of the image erasing step S101, and the image erasing step S101 ends with the display unit 5 displaying the entire surface white.

次に、画像表示ステップS102に移行すると、図6に示すように、共通電極37に、画像表示用のハイレベル電位VH1(15V)と画像表示用のローレベル電位VL1(0V)とを所定周期で繰り返す矩形波状のパルス波が入力される。また、第1の制御線91にハイレベル電位VH(15V)が入力され、第2の制御線92にローレベル電位VL(0V)が入力される。   Next, when proceeding to the image display step S102, as shown in FIG. 6, a high level potential VH1 (15V) for image display and a low level potential VL1 (0V) for image display are applied to the common electrode 37 at a predetermined cycle. A rectangular wave pulse wave repeated at is input. In addition, a high level potential VH (15 V) is input to the first control line 91, and a low level potential VL (0 V) is input to the second control line 92.

そうすると、画素40Aでは、共通電極37が画像表示用のローレベル電位VL1である期間に、画素電極35a(電位VH)と共通電極37(電位VL1)との電位差により電気泳動素子32が駆動される。これにより、画素40Aが黒表示される。
一方、画素40Bでは、共通電極37が画像表示用のハイレベル電位VH1である期間に、画素電極35b(電位VL)と共通電極37(電位VH1)との間の電位差によって電気泳動素子32が駆動される。これにより、画素40Bが白表示される。
以上の動作により、表示部5に黒表示の画素40と白表示の画素40とからなる画像が表示される。
Then, in the pixel 40A, the electrophoretic element 32 is driven by the potential difference between the pixel electrode 35a (potential VH) and the common electrode 37 (potential VL1) while the common electrode 37 is at the low level potential VL1 for image display. . Thereby, the pixel 40A is displayed in black.
On the other hand, in the pixel 40B, the electrophoretic element 32 is driven by the potential difference between the pixel electrode 35b (potential VL) and the common electrode 37 (potential VH1) while the common electrode 37 is at the high level potential VH1 for image display. Is done. Thereby, the pixel 40B is displayed in white.
Through the above operation, an image including the black display pixels 40 and the white display pixels 40 is displayed on the display unit 5.

本実施形態の画像表示ステップS102では、共通電極37に、画像表示用のハイレベル電位VH1とローレベル電位VL1とを所定周期で繰り返す矩形状のパルスが入力され、コモン振り駆動により画像表示動作が実行される。したがって、上記の画素40Aにおける黒表示動作と画素40Bにおける白表示動作とは、共通電極37の電位に応じて互いに独立に実行される。   In the image display step S102 of this embodiment, a rectangular pulse that repeats a high level potential VH1 and a low level potential VL1 for image display at a predetermined cycle is input to the common electrode 37, and an image display operation is performed by common swing driving. Executed. Therefore, the black display operation in the pixel 40 </ b> A and the white display operation in the pixel 40 </ b> B are performed independently of each other according to the potential of the common electrode 37.

コモン振り駆動を採用した駆動方法によれば、黒色粒子と白色粒子をより確実に所望の電極に移動させることができるためコントラストを高めることができる。また画素電極と共通電極とに印加する電位をハイレベル電位VHとローレベル電位VLの二値により制御可能であるため、低電圧化が図れるとともに、回路構成をシンプルにすることができる。また、画素電極35のスイッチング素子としてTFTを用いた場合には、低電圧駆動によりTFTの信頼性を確保することができるというメリットがある。
なお、コモン振り駆動の周波数及び周期数は、電気泳動素子32の仕様及び特性に応じて適宜定めることが好ましい。
According to the driving method adopting the common swing driving, the black particles and the white particles can be moved to the desired electrode more reliably, so that the contrast can be increased. In addition, since the potential applied to the pixel electrode and the common electrode can be controlled by binary values of the high level potential VH and the low level potential VL, the voltage can be reduced and the circuit configuration can be simplified. Further, when a TFT is used as the switching element of the pixel electrode 35, there is an advantage that the reliability of the TFT can be secured by low voltage driving.
In addition, it is preferable that the frequency and the number of cycles of the common swing drive are appropriately determined according to the specifications and characteristics of the electrophoretic element 32.

以上の画像表示ステップS102が終了したならば、画像保持ステップS103に移行する。画像保持ステップS103では、各回路の電源供給が停止される。これにより、画素40A、40Bに接続されている配線がハイインピーダンス状態とされ、画素電極35a、35b、及び共通電極37もハイインピーダンス状態となる。このハイインピーダンス状態を保持することで、電力を消費することなく表示部5に画像を表示し続けることができる。   When the above image display step S102 is completed, the process proceeds to an image holding step S103. In the image holding step S103, the power supply to each circuit is stopped. Thereby, the wiring connected to the pixels 40A and 40B is set to a high impedance state, and the pixel electrodes 35a and 35b and the common electrode 37 are also set to a high impedance state. By maintaining this high impedance state, it is possible to continue displaying images on the display unit 5 without consuming power.

以上、詳細に説明したように、本実施形態の電気泳動表示装置100の駆動方法では、画像消去ステップS101の第1の表示ステップST1において、画素電極35に入力される最高電位であるハイレベル電位VHよりも高電位である第1の全面表示用電位VH2を共通電極37に入力することで、全面白表示動作による画像消去を行っている。また、第2の表示ステップST2において、画素電極35に入力される最低電位であるローレベル電位VLよりも低電位である第2の全面表示用電位VL2を共通電極37に入力することで、全面黒表示動作による画像消去を行っている。   As described above in detail, in the driving method of the electrophoretic display device 100 of the present embodiment, the high level potential that is the highest potential input to the pixel electrode 35 in the first display step ST1 of the image erasing step S101. By inputting the first full-surface display potential VH2 having a higher potential than VH to the common electrode 37, the image is erased by the full-white display operation. Further, in the second display step ST2, the second entire display potential VL2 that is lower than the low level potential VL that is the lowest potential input to the pixel electrode 35 is input to the common electrode 37, so that the entire surface is displayed. The image is erased by the black display operation.

このような駆動方法とすることで、図6に示すように、共通電極37と画素電極35との間に大きな電位差を発生させることができ、より高い駆動電圧で電気泳動素子32を駆動することができる。これにより、画像表示用のハイレベル電位VH1及びローレベル電位VL1を用いて画像消去を行う場合に比して、電気泳動素子32の応答速度を向上させることができるので、共通電極37及び画素電極35に入力するパルスのパルス幅を小さくすることができる。例えば、従来20ms程度であったパルス幅を、10ms以下にすることができる。   By adopting such a driving method, a large potential difference can be generated between the common electrode 37 and the pixel electrode 35 as shown in FIG. 6, and the electrophoretic element 32 is driven with a higher driving voltage. Can do. Accordingly, the response speed of the electrophoretic element 32 can be improved as compared with the case of erasing an image using the high level potential VH1 and the low level potential VL1 for image display. The pulse width of the pulse input to 35 can be reduced. For example, the pulse width, which was conventionally about 20 ms, can be made 10 ms or less.

そして、共通電極37及び画素電極35に入力するパルスのパルス幅を小さくすることで、第1の表示ステップST1により全面白表示される期間と、第2の表示ステップST2により全面黒表示される期間との切り換え速度を高めることができるので、画像消去ステップS101における表示のちらつきを大きく軽減することができる。   Then, by reducing the pulse width of the pulses input to the common electrode 37 and the pixel electrode 35, the entire white display period in the first display step ST1 and the entire black display period in the second display step ST2. The display flickering in the image erasing step S101 can be greatly reduced.

また、本実施形態の駆動方法では、図6に示すように、電気泳動素子32に大きな駆動電圧を印加するので、電気泳動粒子(黒色粒子26、白色粒子27)に作用する力も大きくなる。これにより、マイクロカプセル20の壁膜から電気泳動粒子を容易に引き離すことができるため、残像の少ない画像消去動作が可能である。   In the driving method of the present embodiment, as shown in FIG. 6, a large driving voltage is applied to the electrophoretic element 32, so that the force acting on the electrophoretic particles (black particles 26, white particles 27) also increases. Thereby, since the electrophoretic particles can be easily separated from the wall film of the microcapsule 20, an image erasing operation with little afterimage is possible.

また、共通電極37には画像表示用のハイレベル電位VH1とローレベル電位VL1とを超える第1及び第2の全面表示用電位VH2、VL2を入力する一方で、画素電極35には画像表示ステップS102と同等のハイレベル電位VH及びローレベル電位VLを入力している。したがって、画素電極35と接続された画素回路(トランスミッションゲートTG1、TG2)に高電圧が印加されることはなく、画素回路が破損するおそれもない。   Further, the first and second full-surface display potentials VH2 and VL2 exceeding the high level potential VH1 and the low level potential VL1 for image display are input to the common electrode 37, while the image display step is performed to the pixel electrode 35. A high level potential VH and a low level potential VL equivalent to S102 are input. Accordingly, a high voltage is not applied to the pixel circuits (transmission gates TG1, TG2) connected to the pixel electrode 35, and the pixel circuit is not damaged.

また、本実施形態の駆動方法は、図1に示したように、共通電源変調回路64に対して供給可能な電位を追加するとともに、共通電源変調回路64に第1の全面表示用電位VH2と第2の全面表示用電位VL2とを選択可能な電位選択回路67を設けることで実現可能である。したがって、コントローラー63や共通電源変調回路64の構成を大きく変更する必要が無く、これらの回路のコスト上昇を抑えることができる。   In the driving method of the present embodiment, as shown in FIG. 1, a potential that can be supplied to the common power supply modulation circuit 64 is added, and the first full-surface display potential VH2 is added to the common power supply modulation circuit 64. This can be realized by providing a potential selection circuit 67 capable of selecting the second full-surface display potential VL2. Therefore, it is not necessary to greatly change the configuration of the controller 63 and the common power supply modulation circuit 64, and the cost increase of these circuits can be suppressed.

(変形例)
以下、図8から図10を参照しつつ本発明の変形例について説明する。
なお、図8から図10において、先の実施の形態と同様の構成要素には同一の符号を付し、それらの詳細な説明は省略することとする。また、以下の第1〜第3変形例では、先の実施形態から変更した部分についてのみ詳細に説明することとし、その他の部分については、特に断りのない限り先の実施形態と同様である。
(Modification)
Hereinafter, modifications of the present invention will be described with reference to FIGS.
8 to 10, the same reference numerals are given to the same components as those in the previous embodiment, and detailed description thereof will be omitted. In the following first to third modifications, only the parts changed from the previous embodiment will be described in detail, and the other parts are the same as those of the previous embodiment unless otherwise specified.

[第1変形例]
図8は、第1変形例に係る駆動方法におけるタイミングチャートである。
先の実施形態では、共通電極37に入力可能な全面表示用電位として、第1の全面表示用電位VH2と、第2の全面表示用電位VL2とを用いることとしたが、全面表示用電位は、VH2、VL2のいずれか一方のみを用いることとしてもよい。
[First Modification]
FIG. 8 is a timing chart in the driving method according to the first modification.
In the previous embodiment, the first full display potential VH2 and the second full display potential VL2 are used as the full display potential that can be input to the common electrode 37. , VH2, or VL2 may be used alone.

図8(a)に示す駆動方法では、画像消去ステップS101において、共通電極37に、第1の全面表示用電位VH2と、画像表示用のローレベル電位VL1とを周期的に繰り返す矩形波状のパルス波が入力される。第1及び第2の制御線91、92に入力されるパルス波は先の実施形態と同様である。   In the driving method shown in FIG. 8A, in the image erasing step S101, a rectangular wave-like pulse that periodically repeats the first full-surface display potential VH2 and the image display low-level potential VL1 to the common electrode 37. A wave is input. The pulse waves input to the first and second control lines 91 and 92 are the same as in the previous embodiment.

この場合、共通電極37の電位Vcomが第1の全面表示用電位VH2(30V)である期間(第1の表示ステップST1)では、画素電極35(電位VL)との間に大きな電位差が発生する。その一方で、共通電極37の電位Vcomが画像表示用のローレベル電位VL1である期間(第2の表示ステップST2)では、画素電極35(電位VH)との間に発生する電位差は、画像表示ステップS102の場合と同等である。   In this case, a large potential difference is generated between the common electrode 37 and the pixel electrode 35 (potential VL) during a period (first display step ST1) in which the potential Vcom of the common electrode 37 is the first full-surface display potential VH2 (30V). . On the other hand, during the period (second display step ST2) in which the potential Vcom of the common electrode 37 is the low level potential VL1 for image display, the potential difference generated between the pixel electrode 35 (potential VH) is an image display. This is equivalent to the case of step S102.

次に、図8(b)に示す駆動方法では、画像消去ステップS101において、共通電極37に、第2の全面表示用電位VL2と、画像表示用のハイレベル電位VH1とを周期的に繰り返す矩形波状のパルス波が入力される。第1及び第2の制御線91、92に入力されるパルス波は先の実施形態と同様である。
この場合、共通電極37の電位Vcomが第2の全面表示用電位VL2である期間(第2の表示ステップST2)では、画素電極35(電位VH)との間に大きな電位差が発生する。その一方で、共通電極37の電位Vcomが画像表示用のハイレベル電位VH1である期間(第1の表示ステップST1)では、画素電極35(電位VL)との間に発生する電位差は、画像表示ステップS102の場合と同等である。
Next, in the driving method shown in FIG. 8B, in the image erasing step S101, the common electrode 37 has a rectangular shape that periodically repeats the second full-surface display potential VL2 and the high-level potential VH1 for image display. A wavy pulse wave is input. The pulse waves input to the first and second control lines 91 and 92 are the same as in the previous embodiment.
In this case, a large potential difference is generated between the common electrode 37 and the pixel electrode 35 (potential VH) in a period during which the potential Vcom of the common electrode 37 is the second full-surface display potential VL2 (second display step ST2). On the other hand, during the period (first display step ST1) in which the potential Vcom of the common electrode 37 is the high-level potential VH1 for image display, the potential difference generated between the pixel electrode 35 (potential VL) This is equivalent to the case of step S102.

このように、第1変形例に係る駆動方法では、第1の表示ステップST1及び第2の表示ステップST2の少なくとも一方において、電気泳動素子32に大きな駆動電圧を印加することができる。したがって、表示のちらつきを抑える効果は先の実施形態よりも小さくなるが、少なくとも第1の全面表示用電位VH2を用いる期間、及び第2の全面表示用電位VL2を用いる期間においてパルス幅を小さくすることができるので、従来に比して表示のちらつきを抑える効果を得ることが可能である。   As described above, in the driving method according to the first modification, a large driving voltage can be applied to the electrophoretic element 32 in at least one of the first display step ST1 and the second display step ST2. Therefore, although the effect of suppressing the display flicker is smaller than that of the previous embodiment, the pulse width is reduced at least in the period in which the first full display potential VH2 is used and in the period in which the second full display potential VL2 is used. Therefore, it is possible to obtain an effect of suppressing display flickering as compared with the conventional case.

[第2変形例]
図9は、第2変形例に係る駆動方法におけるタイミングチャートである。
先の第1変形例では、共通電極37に対して第1の全面表示用電位VH2と、第2の全面表示用電位VL2のいずれか一方を入力することとした。しかし第1変形例では、白表示動作における駆動電圧と黒表示動作における駆動電圧とが大きく異なるため、図8に示したように、第1の表示ステップST1と第2の表示ステップST2の期間(パルス幅)を等しくしていると、電気泳動素子32の電圧印加履歴に差異が生じ、電気泳動素子32や画素電極35、共通電極37の劣化を生じるおそれがある。
[Second Modification]
FIG. 9 is a timing chart in the driving method according to the second modification.
In the first modification, either the first full-surface display potential VH2 or the second full-screen display potential VL2 is input to the common electrode 37. However, in the first modified example, the drive voltage in the white display operation and the drive voltage in the black display operation are greatly different. Therefore, as shown in FIG. 8, the period of the first display step ST1 and the second display step ST2 ( If the pulse widths are equal, there is a difference in the voltage application history of the electrophoretic element 32, which may cause deterioration of the electrophoretic element 32, the pixel electrode 35, and the common electrode 37.

そこで、図9に示す第2変形例では、第1の表示ステップST1の期間(パルス幅)と、第2の表示ステップST2の期間(パルス幅)を異ならせている。
具体的には、図9(a)に示す駆動方法は、共通電極37に第1の全面表示用電位VH2と画像表示用のローレベル電位VL1とを所定周期で繰り返す矩形波状のパルス波が入力され、第1及び第2の制御線91、92にハイレベル電位VHとローレベル電位VLとを所定周期で繰り返す矩形波状のパルス波が入力される点は、図8(a)に示した駆動方法と共通である。
その一方で、図9(a)に示す駆動方法では、第1変形例と比べて、第2の表示ステップST2の期間を長く(パルス幅を大きく)している。すなわち、共通電極37に画像表示用のローレベル電位VL1が入力され、画素電極35にハイレベル電位VHが入力される期間を相対的に長くしている。
これにより、第1の表示ステップST1において電気泳動素子32に入力される電力と、第2の表示ステップST2において電気泳動素子32に入力される電力との差を小さくすることができる。したがって、電気泳動素子32における電圧印加履歴の差異を小さくすることができ、電気泳動素子32や画素電極35、共通電極37の劣化を防止することができる。
Therefore, in the second modified example shown in FIG. 9, the period (pulse width) of the first display step ST1 is different from the period (pulse width) of the second display step ST2.
Specifically, in the driving method shown in FIG. 9A, a rectangular pulse wave that repeats the first full-surface display potential VH2 and the image display low-level potential VL1 at a predetermined cycle is input to the common electrode 37. The point that the rectangular wave pulse wave that repeats the high level potential VH and the low level potential VL at a predetermined cycle is input to the first and second control lines 91 and 92 is the driving shown in FIG. It is common with the method.
On the other hand, in the driving method shown in FIG. 9A, the period of the second display step ST2 is increased (the pulse width is increased) as compared with the first modification. That is, the period during which the low-level potential VL1 for image display is input to the common electrode 37 and the high-level potential VH is input to the pixel electrode 35 is relatively long.
Thereby, the difference between the electric power input to the electrophoretic element 32 in the first display step ST1 and the electric power input to the electrophoretic element 32 in the second display step ST2 can be reduced. Therefore, the difference in the voltage application history in the electrophoretic element 32 can be reduced, and deterioration of the electrophoretic element 32, the pixel electrode 35, and the common electrode 37 can be prevented.

また、図9(b)に示す駆動方法では、第1変形例における図8(b)に示した駆動方法と比べて、第1の表示ステップST1の期間を長く(パルス幅を大きく)している。すなわち、共通電極37に画像表示用のハイレベル電位VH1が入力され、画素電極35にローレベル電位VLが入力される期間を相対的に長くしている。
これにより、第1の表示ステップST1において電気泳動素子32に入力される電力と、第2の表示ステップST2において電気泳動素子32に入力される電力との差を小さくすることができる。したがって、電気泳動素子32における電圧印加履歴の差異を小さくすることができ、電気泳動素子32や画素電極35、共通電極37の劣化を防止することができる。
Further, in the driving method shown in FIG. 9B, the period of the first display step ST1 is made longer (the pulse width is made larger) than the driving method shown in FIG. 8B in the first modification. Yes. That is, the period during which the high-level potential VH1 for image display is input to the common electrode 37 and the low-level potential VL is input to the pixel electrode 35 is relatively long.
Thereby, the difference between the electric power input to the electrophoretic element 32 in the first display step ST1 and the electric power input to the electrophoretic element 32 in the second display step ST2 can be reduced. Therefore, the difference in the voltage application history in the electrophoretic element 32 can be reduced, and deterioration of the electrophoretic element 32, the pixel electrode 35, and the common electrode 37 can be prevented.

なお、第2変形例において、第1の表示ステップST1の期間(パルス幅)と第2の表示ステップST2の期間(パルス幅)との比率は、電気泳動素子32の特性等に応じて適宜に設定することができる。例えば、表示ステップST1、ST2で電気泳動素子32に印加される電圧の比率の逆数とすることができる。また、画素電極35と共通電極37とで劣化しやすさの程度に差がある場合などには、劣化が生じにくくなるように上記の比率を設定してもよい。   In the second modification, the ratio between the period (pulse width) of the first display step ST1 and the period (pulse width) of the second display step ST2 is appropriately set according to the characteristics of the electrophoretic element 32 and the like. Can be set. For example, the reciprocal of the ratio of the voltage applied to the electrophoretic element 32 in the display steps ST1 and ST2 can be used. Further, when there is a difference in the degree of ease of deterioration between the pixel electrode 35 and the common electrode 37, the above ratio may be set so that the deterioration is less likely to occur.

[第3変形例]
先の実施形態では、第1及び第2の全面表示用電位VH2、VL2を、画像消去ステップS101のみで用いることとしたが、第1及び第2の全面表示用電位VH2、VL2は、画像表示ステップS102で用いることもできる。
図10は第3変形例の駆動方法を示すタイミングチャートである。
本例の駆動方法では、画像表示ステップS102における動作が変更されている。より詳細には、画像表示ステップS102において、全面表示ステップST3と、画像成分表示ステップST4とが実行される。
[Third Modification]
In the previous embodiment, the first and second full display potentials VH2 and VL2 are used only in the image erasing step S101. However, the first and second full display potentials VH2 and VL2 are used for image display. It can also be used in step S102.
FIG. 10 is a timing chart showing the driving method of the third modification.
In the driving method of this example, the operation in the image display step S102 is changed. More specifically, in the image display step S102, a full display step ST3 and an image component display step ST4 are executed.

全面表示ステップST3では、図10に示すように、共通電極37に第1の全面表示用電位VH2が入力される一方、第1及び第2の制御線91、92にローレベル電位VLが入力される。そうすると、表示部5のすべての画素電極35がローレベル電位VLとなり、共通電極37(電位VH2)との電位差により電気泳動素子32が駆動され、表示部5は全面白表示される。   In the full-screen display step ST3, as shown in FIG. 10, the first full-screen display potential VH2 is input to the common electrode 37, while the low-level potential VL is input to the first and second control lines 91 and 92. The Then, all the pixel electrodes 35 of the display unit 5 become the low level potential VL, the electrophoretic element 32 is driven by the potential difference with the common electrode 37 (potential VH2), and the display unit 5 is displayed in white on the entire surface.

次に、画像成分表示ステップST4では、共通電極37に画像表示用のローレベル電位VL1が入力される。また第1の制御線91にハイレベル電位VHが入力され、第2の制御線92にローレベル電位VLが入力される。
そうすると、図7に示した画素40Aでは、画素電極35a(電位VH)と共通電極37(電位VL1)との電位差により電気泳動素子32が駆動され、画素40Aが黒表示される。一方、図7に示した画素40Bでは、画素電極35b(電位VL)と共通電極37(電位VL1)とは同電位となるため、表示は変化しない。
以上の動作により、全面表示ステップST3で白表示された背景に、黒表示の画像成分が表示され、表示部5に画像が表示される。
Next, in the image component display step ST4, a low level potential VL1 for image display is input to the common electrode 37. Further, a high level potential VH is input to the first control line 91, and a low level potential VL is input to the second control line 92.
Then, in the pixel 40A shown in FIG. 7, the electrophoretic element 32 is driven by the potential difference between the pixel electrode 35a (potential VH) and the common electrode 37 (potential VL1), and the pixel 40A is displayed in black. On the other hand, in the pixel 40B shown in FIG. 7, since the pixel electrode 35b (potential VL) and the common electrode 37 (potential VL1) have the same potential, the display does not change.
With the above operation, the black display image component is displayed on the white background displayed in the entire display step ST3, and the image is displayed on the display unit 5.

以上の第3変形例の駆動方法によれば、画像表示ステップS102における全面白表示動作において、電気泳動素子32に大きな駆動電圧を印加して表示動作を行わせることができるので、全面表示ステップST3の期間(パルス幅)を短くすることができる。したがって、高速に画像を表示させることが可能である。   According to the driving method of the third modification described above, in the entire white display operation in the image display step S102, the display operation can be performed by applying a large driving voltage to the electrophoretic element 32. Therefore, the entire display step ST3. This period (pulse width) can be shortened. Therefore, it is possible to display an image at high speed.

なお、第3変形例では、全面表示ステップST3で全面白表示を行い、画像成分表示ステップST4で黒表示の画像成分を表示させることとしたが、全面表示ステップST3で全面黒表示を行い、画像成分表示ステップST4で白表示の画像成分を表示させてもよいのはもちろんである。   In the third modification, the entire white display is performed in the entire surface display step ST3 and the black image component is displayed in the image component display step ST4. However, the entire black display is performed in the entire surface display step ST3. Of course, the white display image component may be displayed in the component display step ST4.

なお、上記の実施形態及び変形例では、画素40にラッチ回路70とスイッチ回路80とが設けられている電気泳動表示装置100とその駆動方法について説明したが、本発明の技術範囲はかかる実施の形態に限定されるものではない。
例えば、画素40にスイッチ回路80が設けられておらず、ラッチ回路70のデータ出力端子N2に画素電極35が接続されている構成(5トランジスタ型)の電気泳動表示装置や、ラッチ回路70及びスイッチ回路80に代えて、キャパシタが設けられた構成(1トランジスタ1キャパシタ型)、あるいは、個々の画素電極35を駆動回路により直接駆動する構成(セグメント方式)の電気泳動表示装置に本願発明を採用してもよい。
In the above-described embodiments and modifications, the electrophoretic display device 100 in which the pixel 40 is provided with the latch circuit 70 and the switch circuit 80 and the driving method thereof have been described. However, the technical scope of the present invention is such an implementation. The form is not limited.
For example, an electrophoretic display device in which the pixel 40 is not provided with the switch circuit 80 and the pixel electrode 35 is connected to the data output terminal N2 of the latch circuit 70 (5-transistor type), the latch circuit 70, and the switch Instead of the circuit 80, the present invention is applied to an electrophoretic display device having a configuration in which capacitors are provided (one transistor and one capacitor type) or a configuration in which each pixel electrode 35 is directly driven by a drive circuit (segment method). May be.

(電子機器)
次に、上記各実施形態の電気泳動表示装置100を、電子機器に適用した場合について説明する。
図11は、腕時計1000の正面図である。腕時計1000は、時計ケース1002と、時計ケース1002に連結された一対のバンド1003とを備えている。
時計ケース1002の正面には、上記実施形態の電気泳動表示装置100からなる表示部1005と、秒針1021と、分針1022と、時針1023とが設けられている。時計ケース1002の側面には、操作子としての竜頭1010と操作ボタン1011とが設けられている。竜頭1010は、ケース内部に設けられる巻真(図示は省略)に連結されており、巻真と一体となって多段階(例えば2段階)で押し引き自在、かつ、回転自在に設けられている。表示部1005では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを表示することができる。
(Electronics)
Next, a case where the electrophoretic display device 100 of each of the above embodiments is applied to an electronic device will be described.
FIG. 11 is a front view of the wrist watch 1000. The wrist watch 1000 includes a watch case 1002 and a pair of bands 1003 connected to the watch case 1002.
On the front surface of the watch case 1002, a display unit 1005 including the electrophoretic display device 100 of the above embodiment, a second hand 1021, a minute hand 1022, and an hour hand 1023 are provided. On the side surface of the watch case 1002, a crown 1010 and an operation button 1011 are provided as operation elements. The crown 1010 is connected to a winding stem (not shown) provided inside the case, and is integrally provided with the winding stem so that it can be pushed and pulled in multiple stages (for example, two stages) and can be rotated. . The display unit 1005 can display a background image, a character string such as date and time, or a second hand, a minute hand, and an hour hand.

図12は電子ペーパー1100の構成を示す斜視図である。電子ペーパー1100は、上記実施形態の電気泳動表示装置100を表示領域1101に備えている。電子ペーパー1100は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体1102を備えて構成されている。   FIG. 12 is a perspective view illustrating a configuration of the electronic paper 1100. An electronic paper 1100 includes the electrophoretic display device 100 of the above embodiment in a display area 1101. The electronic paper 1100 is flexible and includes a main body 1102 made of a rewritable sheet having the same texture and flexibility as conventional paper.

図13は、電子ノート1200の構成を示す斜視図である。電子ノート1200は、上記の電子ペーパー1100が複数枚束ねられ、カバー1201に挟まれているものである。カバー1201は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。   FIG. 13 is a perspective view showing the configuration of the electronic notebook 1200. An electronic notebook 1200 is obtained by bundling a plurality of the electronic papers 1100 and sandwiching them between covers 1201. The cover 1201 includes display data input means (not shown) for inputting display data sent from an external device, for example. Thereby, according to the display data, the display content can be changed or updated while the electronic paper is bundled.

以上の腕時計1000、電子ペーパー1100、及び電子ノート1200によれば、本発明に係る電気泳動表示装置100が採用されているので、表示のちらつきが抑えられ、表示品位に優れた表示手段を備えた電子機器となる。
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。
According to the wristwatch 1000, the electronic paper 1100, and the electronic notebook 1200 described above, the electrophoretic display device 100 according to the present invention is employed, so that display flickering is suppressed and display means having excellent display quality is provided. It becomes an electronic device.
In addition, said electronic device illustrates the electronic device which concerns on this invention, Comprising: The technical scope of this invention is not limited. For example, the electrophoretic display device according to the present invention can be suitably used for a display portion of an electronic device such as a mobile phone or a portable audio device.

100 電気泳動表示装置、5 表示部、20 マイクロカプセル、32 電気泳動素子、35,35a,35b 画素電極、37 共通電極、40,40A,40B 画素、61 走査線駆動回路、62 データ線駆動回路、63 コントローラー(制御部)、64 共通電源変調回路(共通電極駆動回路)、S101 画像消去ステップ、S102 画像表示ステップ、S103 画像保持ステップ、ST1 第1の表示ステップ、ST2 第2の表示ステップ、ST3 全面表示ステップ、ST4 画像成分表示ステップ   100 electrophoretic display device, 5 display unit, 20 microcapsule, 32 electrophoretic element, 35, 35a, 35b pixel electrode, 37 common electrode, 40, 40A, 40B pixel, 61 scanning line driving circuit, 62 data line driving circuit, 63 controller (control unit), 64 common power supply modulation circuit (common electrode drive circuit), S101 image erasing step, S102 image display step, S103 image holding step, ST1 first display step, ST2 second display step, ST3 Display step, ST4 Image component display step

Claims (15)

一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極とを備えた電気泳動表示装置の駆動方法であって、
前記表示部の全ての前記画素を同一階調に移行させる全面表示ステップにおいて、
前記共通電極に、前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を入力することを特徴とする電気泳動表示装置の駆動方法。
An electrophoretic element including electrophoretic particles is sandwiched between a pair of substrates, and includes a display unit in which a plurality of pixels are arranged, a pixel electrode formed for each pixel, a plurality of the pixel electrodes, and the electrophoresis A method of driving an electrophoretic display device comprising a common electrode facing through an element,
In the entire display step of shifting all the pixels of the display unit to the same gradation,
A driving method of an electrophoretic display device, wherein a potential for full-screen display that is lower than a minimum potential input to the pixel electrode or higher than a maximum potential is input to the common electrode.
前記全面表示ステップが、
前記画素電極に前記最低電位である第1の電位を入力し、前記共通電極に前記最高電位よりも高電位である第1の全面表示用電位を入力する第1の表示ステップと、
前記画素電極に前記最高電位である第2の電位を入力し、前記共通電極に前記最低電位よりも低電位である第2の全面表示用電位を入力する第2の表示ステップと、
を有することを特徴とする請求項1に記載の電気泳動表示装置の駆動方法。
The full display step includes
A first display step of inputting a first potential which is the lowest potential to the pixel electrode and inputting a first full-surface display potential which is higher than the highest potential to the common electrode;
A second display step of inputting a second potential which is the highest potential to the pixel electrode and inputting a second whole-surface display potential which is lower than the lowest potential to the common electrode;
The method for driving an electrophoretic display device according to claim 1, wherein:
前記全面表示ステップが、
前記画素電極に前記最低電位である第1の電位を入力し、前記共通電極に前記最高電位よりも高電位である前記全面表示用電位を入力する第1の表示ステップと、
前記画素電極に前記最高電位である第2の電位を入力し、前記共通電極に前記第1の電位を入力する第2の表示ステップと、
を有することを特徴とする請求項1に記載の電気泳動表示装置の駆動方法。
The full display step includes
A first display step of inputting the first potential, which is the lowest potential, to the pixel electrode, and inputting the full-surface display potential, which is higher than the highest potential, to the common electrode;
A second display step of inputting the second potential, which is the highest potential, to the pixel electrode and inputting the first potential to the common electrode;
The method for driving an electrophoretic display device according to claim 1, wherein:
前記第1の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅が、前記第2の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅よりも小さいことを特徴とする請求項3に記載の電気泳動表示装置の駆動方法。   The pulse width of the pulse input to the common electrode in the first display step is smaller than the pulse width of the pulse input to the common electrode in the second display step. A driving method of the electrophoretic display device described. 前記全面表示ステップが、
前記画素電極に前記最低電位である第1の電位を入力し、前記共通電極に前記最高電位である第2の電位を入力する第1の表示ステップと、
前記画素電極に前記最高電位である第2の電位を入力し、前記共通電極に前記最低電位よりも低電位である前記全面表示用電位を入力する第2の表示ステップと、
を有することを特徴とする請求項1に記載の電気泳動表示装置の駆動方法。
The full display step includes
A first display step of inputting the first potential, which is the lowest potential, to the pixel electrode and inputting the second potential, which is the highest potential, to the common electrode;
A second display step of inputting the second potential, which is the highest potential, to the pixel electrode, and inputting the whole-surface display potential, which is lower than the lowest potential, to the common electrode;
The method for driving an electrophoretic display device according to claim 1, wherein:
前記第2の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅が、前記第1の表示ステップにおいて前記共通電極に入力されるパルスのパルス幅よりも小さいことを特徴とする請求項5に記載の電気泳動表示装置の駆動方法。   6. The pulse width of a pulse input to the common electrode in the second display step is smaller than a pulse width of a pulse input to the common electrode in the first display step. A driving method of the electrophoretic display device described. 前記全面表示ステップが、前記表示部の画像を消去する画像消去ステップであることを特徴とする請求項1から6のいずれか1項に記載の電気泳動表示装置の駆動方法。   The method for driving an electrophoretic display device according to claim 1, wherein the entire surface display step is an image erasing step of erasing an image on the display unit. 前記全面表示ステップにおいて、前記第1の表示ステップと前記第2の表示ステップとを交互に複数回繰り返すことを特徴とする請求項7に記載の電気泳動表示装置の駆動方法。   8. The method of driving an electrophoretic display device according to claim 7, wherein in the entire surface display step, the first display step and the second display step are alternately repeated a plurality of times. 前記表示部に画像を表示させる画像表示ステップが、前記全面表示ステップと、前記全面表示ステップで表示された階調と異なる階調の画像成分を表示する画像成分表示ステップと、を有することを特徴とする請求項1から6のいずれか1項に記載の電気泳動表示装置の駆動方法。   The image display step for displaying an image on the display unit includes the entire surface display step and an image component display step for displaying an image component having a gradation different from the gradation displayed in the entire surface display step. The method for driving an electrophoretic display device according to claim 1. 一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極とを備えた電気泳動表示装置であって、
前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を、前記共通電極に対して入力可能の共通電極駆動回路を有することを特徴とする電気泳動表示装置。
An electrophoretic element including electrophoretic particles is sandwiched between a pair of substrates, and includes a display unit in which a plurality of pixels are arranged, a pixel electrode formed for each pixel, a plurality of the pixel electrodes, and the electrophoresis An electrophoretic display device comprising a common electrode facing through an element,
An electric circuit comprising: a common electrode driving circuit capable of inputting a full-screen display potential that is lower than the lowest potential or higher than the highest potential input to the pixel electrode to the common electrode. Electrophoretic display device.
前記共通電極駆動回路が、前記最高電位よりも高電位である第1の全面表示用電位と、前記最低電位よりも低電位である第2の全面表示用電位とを前記共通電極に供給可能であることを特徴とする請求項10に記載の電気泳動表示装置。   The common electrode driving circuit can supply a first full-surface display potential that is higher than the highest potential and a second full-surface display potential that is lower than the lowest potential to the common electrode. The electrophoretic display device according to claim 10. 一対の基板間に電気泳動粒子を含んだ電気泳動素子を挟持し、複数の画素が配列された表示部を備え、前記画素ごとに形成された画素電極と、複数の前記画素電極と前記電気泳動素子を介して対向する共通電極と、前記画素電極及び前記共通電極の電位を制御する制御部と、を備えた電気泳動表示装置であって、
前記制御部は、
前記表示部の全ての前記画素を同一階調に移行させる全面表示動作において、
前記共通電極に、前記画素電極に入力される最低電位よりも低電位、又は最高電位よりも高電位である全面表示用電位を入力することを特徴とする電気泳動表示装置。
An electrophoretic element including electrophoretic particles is sandwiched between a pair of substrates, and includes a display unit in which a plurality of pixels are arranged, a pixel electrode formed for each pixel, a plurality of the pixel electrodes, and the electrophoresis An electrophoretic display device comprising: a common electrode facing through an element; and a control unit that controls a potential of the pixel electrode and the common electrode,
The controller is
In the entire display operation for shifting all the pixels of the display unit to the same gradation,
An electrophoretic display device, wherein a potential for full-screen display that is lower than a minimum potential input to the pixel electrode or higher than a maximum potential is input to the common electrode.
前記表示部は、前記全面表示動作に際して、
前記画素電極に前記最低電位である第1の電位を入力し、前記共通電極に前記最高電位よりも高電位である第1の全面表示用電位を入力する第1の表示動作と、
前記画素電極に前記最高電位である第2の電位を入力し、前記共通電極に前記最低電位よりも低電位である第2の全面表示用電位を入力する第2の表示動作と、
を実行することを特徴とする請求項12に記載の電気泳動表示装置。
The display unit is configured to perform the entire display operation.
A first display operation in which a first potential that is the lowest potential is input to the pixel electrode, and a first full-surface display potential that is higher than the highest potential is input to the common electrode;
A second display operation in which a second potential that is the highest potential is input to the pixel electrode, and a second whole-surface display potential that is lower than the lowest potential is input to the common electrode;
The electrophoretic display device according to claim 12, wherein the electrophoretic display device is executed.
前記全面表示動作が、前記表示部の画像を消去する画像消去動作であることを特徴とする請求項12又は13に記載の電気泳動表示装置。   The electrophoretic display device according to claim 12 or 13, wherein the full-screen display operation is an image erasing operation for erasing an image on the display unit. 請求項10から14のいずれか1項に記載の電気泳動表示装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the electrophoretic display device according to claim 10.
JP2009070190A 2009-03-23 2009-03-23 Driving method for electrophoretic display device, electrophoretic display device, and electronic equipment Pending JP2010224140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009070190A JP2010224140A (en) 2009-03-23 2009-03-23 Driving method for electrophoretic display device, electrophoretic display device, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009070190A JP2010224140A (en) 2009-03-23 2009-03-23 Driving method for electrophoretic display device, electrophoretic display device, and electronic equipment

Publications (1)

Publication Number Publication Date
JP2010224140A true JP2010224140A (en) 2010-10-07

Family

ID=43041411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009070190A Pending JP2010224140A (en) 2009-03-23 2009-03-23 Driving method for electrophoretic display device, electrophoretic display device, and electronic equipment

Country Status (1)

Country Link
JP (1) JP2010224140A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013250385A (en) * 2012-05-31 2013-12-12 Fuji Xerox Co Ltd Drive device of display medium, drive program of the display medium and display device
JP2014157306A (en) * 2013-02-18 2014-08-28 Seiko Epson Corp Drive method of electrophoretic display device, control circuit of electrophoretic display device, electrophoretic display device, and electronic equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013250385A (en) * 2012-05-31 2013-12-12 Fuji Xerox Co Ltd Drive device of display medium, drive program of the display medium and display device
JP2014157306A (en) * 2013-02-18 2014-08-28 Seiko Epson Corp Drive method of electrophoretic display device, control circuit of electrophoretic display device, electrophoretic display device, and electronic equipment

Similar Documents

Publication Publication Date Title
JP5504567B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP5169251B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP5287157B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP5353165B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP5262217B2 (en) Voltage selection circuit, electrophoretic display device, and electronic device
JP5370087B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP2009258614A (en) Method for driving electrophoretic display device, electrophoretic display device and electronic device
JP2009175409A (en) Electrophoretic display device driving method, electrophoretic display device and electronic equipment
JP2009229832A (en) Method of driving electrophoretic display device, electrophoretic display device, and electronic apparatus
JP2011150010A (en) Electrooptical device, method of driving the same, and electronic apparatus
JP2011123216A (en) Method of driving electrophoretic display device, electrophoretic display device and electronic equipment
JP2010113282A (en) Method of driving electrophoretic display device, electrophoretic display device, and electronic device
JP5375007B2 (en) Matrix device drive circuit, matrix device, image display device, electrophoretic display device, and electronic apparatus
JP5304324B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP5359840B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP2011150009A (en) Electrooptical device, method of driving the same, and electronic apparatus
JP5499638B2 (en) Electrophoretic display device, driving method thereof, and electronic apparatus
JP2009169365A (en) Electrophoresis display device, its driving method, and electronic device
JP2010224140A (en) Driving method for electrophoretic display device, electrophoretic display device, and electronic equipment
JP2011095564A (en) Electrophoretic display device, driving method of the same, and electronic apparatus
JP5286973B2 (en) Electrophoretic display device, driving method thereof, and electronic apparatus
JP2009288685A (en) Method of driving electrophoretic display, electrophoretic display, and electronic device
JP5488219B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP2010211048A (en) Method of driving electrohoretic display device, electrohoretic display device, and electronic device
JP2010211049A (en) Method of driving electrophoretic display device, electrophoretic display device, and electronic device