JP2010221426A - 駆動信号生成回路、流体噴射装置 - Google Patents

Abstract

【課題】容量性負荷の放電時に、より多くの電荷を回生する。
【解決手段】駆動信号生成回路は、電流増幅回路と、チャージポンプ回路と、蓄電素子と、を備える。チャージポンプ回路は、電流増幅回路の高圧側電源電圧端子に一端が接続され電流増幅回路の低圧側電源電圧端子に他端が接続されたコンデンサーと、コンデンサーの前記他端の電圧を調整する調整部とを有する。調整部は、第１制御信号で制御される第１スイッチと、第２制御信号で制御される第２スイッチを有し、容量性負荷の充電時に原駆動信号が所定電圧よりも高い電圧になるときに、第１制御信号によって第１スイッチをオンにして、充電されたコンデンサーの他端の電圧を上げて、電流増幅回路の高圧側電源電圧端子の電圧を所定電圧よりも高い電圧にし、容量性負荷の放電時であって原駆動信号が所定電圧になる前に、第２制御信号によって第２スイッチをオフにして、電流増幅回路の低圧側電源電圧端子からの電荷を蓄電素子に蓄積する。
【選択図】図１０

Description

本発明は、駆動信号生成回路、流体噴射装置に関する。

インクを噴射して画像を印刷するインクジェットプリンターでは、圧電素子（例えばピエゾ素子）を用いてインクを噴射するものが知られている。圧電素子は、電気的にはコンデンサーのような容量性負荷となる。圧電素子はノズル毎に設けられており、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。このため、原駆動信号を電流増幅回路で増幅し、増幅された駆動信号をヘッドに供給している（例えば、特許文献１を参照）。

特開２００１−８００６９号公報

特許文献１の電流増幅回路では、電流増幅回路の高圧側電源電圧端子が電源に接続され、低圧側電源電圧端子が接地されている。このような電流増幅回路で原駆動信号の電流増幅を行う場合、充電用トランジスタにおける消費電力は、高圧側電源電圧と駆動信号との電圧差に電流を乗じた量になり、放電用トランジスタにおける消費電力は、低圧側電源電圧と駆動信号との電圧差に電流を乗じた量になるため、各トランジスタにおける消費電力は大きくなる。

そこで、本発明は、消費電力を低減する構成を提供することを目的とする。加えて、本発明では、消費電力を低減するためにチャージポンプ回路を採用した構成において放電時の電荷を回生する際に、回生できる電荷を増やすことを目的とする。

上記目的を達成するための主たる発明は、原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、前記電流増幅回路の高圧側電源電圧端子に一端が接続され前記電流増幅回路の低圧側電源電圧端子に他端が接続されたコンデンサーと、前記コンデンサーの前記他端の電圧を調整する調整部とを有するチャージポンプ回路であって、前記電流増幅回路の前記高圧側電源電圧端子に前記原駆動信号よりも高い電圧を印加し、前記電流増幅回路の前記低圧側電源電圧端子に前記原駆動信号よりも低い電圧を印加するチャージポンプ回路と、前記容量性負荷の放電時の電荷を蓄積する蓄電素子と、を備えた駆動信号生成回路であって、前記調整部は、第１制御信号で制御される第１スイッチと、第２制御信号で制御される第２スイッチを有し、前記容量性負荷の充電時に前記原駆動信号が所定電圧よりも高い電圧になるときに、前記第１制御信号によって前記第１スイッチをオンにして、充電された前記コンデンサーの前記他端の電圧を上げて、前記電流増幅回路の前記高圧側電源電圧端子の電圧を前記所定電圧よりも高い電圧にし、前記容量性負荷の放電時であって前記原駆動信号が前記所定電圧になる前に、前記第２制御信号によって前記第２スイッチをオフにして、前記電流増幅回路の前記低圧側電源電圧端子からの電荷を前記蓄電素子に蓄積し、前記容量性負荷の放電時であって前記駆動信号が前記所定電圧よりも低い電圧になるときに、前記第２制御信号によって前記第２スイッチをオンにして、前記電流増幅回路の前記定圧側電源電圧端子の電圧を前記所定電圧よりも低い電圧にすることを特徴とする駆動信号生成回路である。

本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。

プリンター１の全体構成のブロック図である。 図２Ａは、プリンター１の全体構成の概略図である。また、図２Ｂは、プリンター１の全体構成の横断面図である。 駆動信号ＣＯＭの説明図である。 第１参考例の駆動信号生成回路６５の構成の説明図である。 トランジスタの消費電力の説明図。 第２参考例の駆動信号生成回路６５の構成の説明図である。 第２参考例の原駆動信号ＯＣＯＭ、制御信号及び各ポイントでの電圧の時間変化の説明図である。 第１実施形態の駆動信号生成回路６５の説明図である。 図９Ａは、原駆動信号ＯＣＯＭ、第１制御信号及び第２制御信号の電圧の時間変化の説明図である。図９Ｂは、原駆動信号ＯＣＯＭ、Ａ点及びＢ点の電圧の時間変化の説明図である。 図１０Ａは、時刻Ｔ０のときの電流の説明図である。図１０Ｂは、時刻Ｔ２〜Ｔ３での電流の説明図である。図１０Ｃは、時刻Ｔ５〜Ｔ６での電流の説明図である。 第２実施形態の駆動信号生成回路の説明図である。 第３実施形態の駆動信号生成回路６５の説明図である。

本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。

原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、前記電流増幅回路の高圧側電源電圧端子に一端が接続され前記電流増幅回路の低圧側電源電圧端子に他端が接続されたコンデンサーと、前記コンデンサーの前記他端の電圧を調整する調整部とを有するチャージポンプ回路であって、前記電流増幅回路の前記高圧側電源電圧端子に前記原駆動信号よりも高い電圧を印加し、前記電流増幅回路の前記低圧側電源電圧端子に前記原駆動信号よりも低い電圧を印加するチャージポンプ回路と、前記容量性負荷の放電時の電荷を蓄積する蓄電素子と、を備えた駆動信号生成回路であって、前記調整部は、第１制御信号で制御される第１スイッチと、第２制御信号で制御される第２スイッチを有し、前記容量性負荷の充電時に前記原駆動信号が所定電圧よりも高い電圧になるときに、前記第１制御信号によって前記第１スイッチをオンにして、充電された前記コンデンサーの前記他端の電圧を上げて、前記電流増幅回路の前記高圧側電源電圧端子の電圧を前記所定電圧よりも高い電圧にし、前記容量性負荷の放電時であって前記原駆動信号が前記所定電圧になる前に、前記第２制御信号によって前記第２スイッチをオフにして、前記電流増幅回路の前記低圧側電源電圧端子からの電荷を前記蓄電素子に蓄積し、前記容量性負荷の放電時であって前記駆動信号が前記所定電圧よりも低い電圧になるときに、前記第２制御信号によって前記第２スイッチをオンにして、前記電流増幅回路の前記定圧側電源電圧端子の電圧を前記所定電圧よりも低い電圧にすることを特徴とする駆動信号生成回路が明らかとなる。
このような駆動信号生成回路によれば、多くの電荷を蓄電素子へ回生することができる。

前記調整部の前記第１スイッチ及び前記第２スイッチは、相補的に接続された２個のトランジスタから構成されていることが望ましい。また、前記第１制御信号は、ＮチャンネルのＦＥＴである前記第１スイッチのゲートに入力されており、前記第２制御信号は、ＰチャンネルのＦＥＴである前記第２スイッチのゲートに入力されており、前記容量性負荷の放電開始時の前記第２制御信号の電圧は、前記容量性負荷の充電時に前記原駆動信号が前記所定電圧になったときの前記第１制御信号の電圧よりも高いことが好ましい。このような構成により、多くの電荷を蓄電素子へ回生できる構成を実現できる。

また、前記第１制御信号と前記原駆動信号とを用いて前記第２制御信号を生成することが望ましい。これにより、第２制御信号を独立して生成しなくて済む。

前記チャージポンプ回路は、複数の回路をタンデムに接続することにより多段に構成されていることが望ましい。これにより、電源の電圧を低くすることができる。

また、ノズルから流体を噴射させるため電圧変化に応じて変位する圧電素子と、原駆動信号が入力され、前記原駆動信号の電圧変化に応じて圧電素子を充放電する電流増幅回路と、前記電流増幅回路の高圧側電源電圧端子に一端が接続され前記電流増幅回路の低圧側電源電圧端子に他端が接続されたコンデンサーと、前記コンデンサーの前記他端の電圧を調整する調整部とを有するチャージポンプ回路であって、前記電流増幅回路の前記高圧側電源電圧端子に前記原駆動信号よりも高い電圧を印加し、前記電流増幅回路の前記低圧側電源電圧端子に前記原駆動信号よりも低い電圧を印加するチャージポンプ回路と、前記圧電素子の放電時の電荷を蓄積する蓄電素子と、を備えた流体噴射装置であって、前記調整部は、第１制御信号で制御される第１スイッチと、第２制御信号で制御される第２スイッチを有し、前記圧電素子の充電時に前記原駆動信号が所定電圧よりも高い電圧になるときに、前記第１制御信号によって前記第１スイッチをオンにして、充電された前記コンデンサーの前記他端の電圧を上げて、前記電流増幅回路の前記高圧側電源電圧端子の電圧を前記所定電圧よりも高い電圧にし、前記圧電素子の放電時であって前記原駆動信号が前記所定電圧になる前に、前記第２制御信号によって前記第２スイッチをオフにして、前記電流増幅回路の前記低圧側電源電圧端子からの電荷を前記蓄電素子に蓄積し、前記圧電素子の放電時であって前記駆動信号が前記所定電圧よりも低い電圧になるときに、前記第２制御信号によって前記第２スイッチをオンにして、前記電流増幅回路の前記定圧側電源電圧端子の電圧を前記所定電圧よりも低い電圧にすることを特徴とする流体噴射装置が明らかとなる。
このような流体噴射装置によれば、多くの電荷を蓄電素子へ回生することができる。

以下の実施形態では、インクジェットプリンター（以下、プリンター１ともいう）を例に挙げて説明する。

＝＝＝プリンターの構成＝＝＝
＜インクジェットプリンターの構成について＞
図１は、プリンター１の全体構成のブロック図である。また、図２Ａは、プリンター１の全体構成の概略図である。また、図２Ｂは、プリンター１の全体構成の横断面図である。以下、プリンターの基本的な構成について説明する。

プリンター１は、搬送ユニット２０、キャリッジユニット３０、ヘッドユニット４０、検出器群５０、及びコントローラー６０を有する。外部装置であるコンピューター１１０から印刷データを受信したプリンター１は、コントローラー６０によって各ユニット（搬送ユニット２０、キャリッジユニット３０、ヘッドユニット４０）を制御する。コントローラー６０は、コンピューター１１０から受信した印刷データに基づいて、各ユニットを制御し、紙に画像を印刷する。プリンター１内の状況は検出器群５０によって監視されており、検出器群５０は、検出結果をコントローラー６０に出力する。コントローラー６０は、検出器群５０から出力された検出結果に基づいて、各ユニットを制御する。

搬送ユニット２０は、媒体（例えば、紙Ｓなど）を所定の方向（以下、搬送方向という）に搬送させるためのものである。この搬送ユニット２０は、給紙ローラー２１と、搬送モーター２２（ＰＦモータとも言う）と、搬送ローラー２３と、プラテン２４と、排紙ローラー２５とを有する。給紙ローラー２１は、紙挿入口に挿入された紙をプリンター内に給紙するためのローラーである。搬送ローラー２３は、給紙ローラー２１によって給紙された紙Ｓを印刷可能な領域まで搬送するローラーであり、搬送モーター２２によって駆動される。プラテン２４は、印刷中の紙Ｓを支持する。排紙ローラー２５は、紙Ｓをプリンターの外部に排出するローラーであり、印刷可能な領域に対して搬送方向下流側に設けられている。

キャリッジユニット３０は、ヘッドを所定の方向（以下、移動方向という）に移動（「走査」とも呼ばれる）させるためのものである。キャリッジユニット３０は、キャリッジ３１と、キャリッジモーター３２（ＣＲモーターとも言う）とを有する。キャリッジ３１は、移動方向に往復移動可能であり、キャリッジモーター３２によって駆動される。また、キャリッジ３１は、インクを収容するインクカートリッジを着脱可能に保持している。

ヘッドユニット４０は、紙にインクを吐出するためのものである。ヘッドユニット４０は、複数のノズルを有するヘッド４１を備える。このヘッド４１はキャリッジ３１に設けられているため、キャリッジ３１が移動方向に移動すると、ヘッド４１も移動方向に移動する。そして、ヘッド４１が移動方向に移動中にインクを断続的に吐出することによって、移動方向に沿ったドットライン（ラスタライン）が紙に形成される。ヘッド４１の各ノズルにはピエゾ素子が設けられており、ピエゾ素子が駆動信号ＣＯＭ（後述）で駆動されることによって、ノズルからインクが噴射する。

検出器群５０には、リニア式エンコーダー５１、ロータリー式エンコーダー５２、紙検出センサー５３、光学センサー５４等が含まれる。リニア式エンコーダー５１は、キャリッジ３１の移動方向の位置を検出する。ロータリー式エンコーダー５２は、搬送ローラー２３の回転量を検出する。紙検出センサー５３は、給紙中の紙の先端の位置を検出する。光学センサー５４は、キャリッジ３１に取付けられている発光部と受光部により、紙の有無を検出する。そして、光学センサー５４は、キャリッジ３１によって移動しながら紙の端部の位置を検出し、紙の幅を検出することができる。また、光学センサー５４は、状況に応じて、紙の先端（搬送方向下流側の端部であり、上端ともいう）・後端（搬送方向上流側の端部であり、下端ともいう）も検出できる。

コントローラー６０は、プリンターの制御を行うための制御ユニットである。コントローラー６０は、インターフェイス部６１と、ＣＰＵ６２と、メモリー６３と、ユニット制御回路６４と、駆動信号生成回路６５を有する。インターフェイス部６１は、外部装置であるコンピューター１１０とプリンター１との間でデータの送受信を行う。ＣＰＵ６２は、プリンター全体の制御を行うための演算処理装置である。メモリー６３は、ＣＰＵ６２のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ等の記憶素子を有する。ＣＰＵ６２は、メモリー６３に格納されているプログラムに従って、ユニット制御回路６４を介して各ユニットを制御する。

また、駆動信号生成回路６５は、ヘッドユニット４０のピエゾ素子を駆動させるための駆動信号ＣＯＭを生成する。駆動信号生成回路６５で生成された駆動信号ＣＯＭは、フレキシブルケーブル７１を介してヘッドユニット４０のヘッド４１に伝送される。

なお、駆動信号生成回路６５の詳細については後述する。

図３は駆動信号ＣＯＭの説明図である。駆動信号生成回路６５で生成された駆動信号ＣＯＭはピエゾ素子に印加される。駆動信号ＣＯＭの電圧の上昇している期間にピエゾ素子が充電される。また、駆動信号ＣＯＭの電圧が下降している期間にピエゾ素子が放電される。図は、媒体上の１画素にドットを形成する期間の駆動信号ＣＯＭを示している。媒体に印刷を行う際には、各画素にドットを形成するごとに、図の駆動信号ＣＯＭが繰り返し生成される。そして、この駆動信号ＣＯＭの変化に応じてピエゾ素子の充電と放電が行なわれる。このように駆動信号ＣＯＭによってピエゾ素子が充放電され、ピエゾ素子が駆動信号ＣＯＭの電圧変化に応じて変位することによってインクチャンバーが膨張・収縮し、対応するノズルからインクが吐出される。

＜印刷手順について＞
コントローラー６０は、コンピューター１１０から印刷命令及び印刷データを受信すると、印刷データに含まれる各種コマンドの内容を解析し、各ユニットを用いて、以下の処理を行う。

まず、コントローラー６０は、給紙ローラー２１を回転させ、印刷すべき用紙Ｓを搬送ローラー２３の所まで送る。次に、コントローラー６０は、搬送モーター２２を駆動させることによって搬送ローラー２３を回転させる。搬送ローラー２３が所定の回転量にて回転すると、用紙Ｓは所定の搬送量にて搬送される。

用紙Ｓがヘッドユニット４０の下部まで搬送されると、コントローラー６０は、印刷命令に基づいてキャリッジモーター３２を回転させる。このキャリッジモーター３２の回転に応じて、キャリッジ３１が移動方向に移動する。また、キャリッジ３１が移動することによって、キャリッジ３１に設けられたヘッドユニット４０も同時に移動方向に移動する。そして、コントローラー６０は、ヘッドユニット４０が移動方向に移動している間にヘッド４１から断続的にインク滴を噴射させる。このインク滴が、用紙Ｓにインク滴が着弾することによって、移動方向に複数のドットが並ぶドット列が形成される。なお、移動するヘッド４１からインクを噴射することによるドット形成動作のことをパスという。

また、コントローラー６０は、ヘッドユニット４０が往復移動する合間に搬送モーター２２を駆動させる。搬送モーター２２は、コントローラー６０からの指令された駆動量に応じて回転方向の駆動力を発生する。そして、搬送モーター２２は、この駆動力を用いて搬送ローラー２３を回転させる。搬送ローラー２３が所定の回転量にて回転すると、用紙Ｓは所定の搬送量にて搬送される。つまり、用紙Ｓの搬送量は、搬送ローラー２３の回転量に応じて定まることになる。このように、パスと搬送動作を交互に繰り返して行い、用紙Ｓの各画素にドットを形成していく。こうして用紙Ｓに画像が印刷される。

そして、最後に、コントローラー６０は、搬送ローラー２３と同期して回転する排紙ローラー２５によって印刷が終了した用紙Ｓを排紙する。

＝＝＝第１実施形態の駆動信号生成回路＝＝＝
＜第１参考例＞
図４は第１参考例の駆動信号生成回路６５の構成の説明図である。なお、ピエゾ素子は容量性負荷として機能するので、図ではピエゾ素子がコンデンサー（Ｃ１）として記載されている。また、プリンター１には、各ノズルに対してそれぞれピエゾ素子が設けられているが、図中ではピエゾ素子を示すコンデンサーを１個で省略記載している。

第１参考例の駆動信号生成回路６５は、Ｄ／Ａコンバータ（以下ＤＡＣともいう）６５１と電流増幅回路６５２を有している。

ＤＡＣ６５１には、ＣＰＵ６２から駆動信号データ（デジタルデータ）が入力される。ＤＡＣ６５１はこのデジタルデータをアナログ信号に変換し、駆動信号データに応じた原駆動信号ＯＣＯＭを出力する。なお、原駆動信号ＯＣＯＭの電圧変化は、図３の駆動信号ＣＯＭとほぼ同じである。

電流増幅回路６５２は、多数のピエゾ素子が支障なく動作できるように、十分な電流を供給するための回路である。電流増幅回路６５２は、入力される原駆動信号ＯＣＯＭの電圧変化に応じてピエゾ素子Ｃ１を充放電するための駆動信号ＣＯＭを出力する。電流増幅回路６５２は、充電側トランジスタＱ１と放電側トランジスタＱ２を有する。充電側トランジスタＱ１はＮＰＮ型のトランジスタであり、放電側のトランジスタＱ２はＰＮＰ型のトランジスタである。すなわち、電流増幅回路６５２は、相補的に２個のトランジスタを接続したプッシュプル増幅回路である。

充電側トランジスタＱ１（ＮＰＮ型トランジスタ）のベースにはＤＡＣ６５１からの原駆動信号ＯＣＯＭが入力される。また、充電側トランジスタＱ１のコレクタは４２Ｖ電源と接続されており、充電側トランジスタＱ１のエミッタは放電側トランジスタＱ２のエミッタと接続されているとともに、ピエゾ素子Ｃ１への駆動信号ＣＯＭの出力信号線に接続されている。

放電側トランジスタＱ２（ＰＮＰ型トランジスタ）のベースにはＤＡＣ６５１からの原駆動信号ＯＣＯＭが入力される。また、放電側トランジスタＱ２のコレクタはグランド（ＧＮＤ）と接続されており、放電側トランジスタＱ２のエミッタは、充電側トランジスタＱ１のエミッタと接続されている。

次に第１参考例の駆動信号生成回路６５の動作について説明する。図５は、第１参考例の駆動信号生成回路６５の動作の説明図である。

（充電時）
ピエゾ素子Ｃ１の充電時には、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に高くなる。これにより、充電側トランジスタＱ１がオンとなって、図に示すように電流Ｉ１が流れてピエゾ素子Ｃ１が充電される。このときの、充電側トランジスタＱ１の発熱量（消費電力）は、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧と電流Ｉ１との積で表される。つまり、図５の左側斜線部（右上がり線のハッチング部分）と電流Ｉ１の積になる。

（ホールド時）
ホールド時には、原駆動信号ＯＣＯＭの電圧が変化しない。これにより、充電側トランジスタＱ１と放電側トランジスタＱ２は共にオフとなる。よって、電流が流れず駆動信号ＣＯＭは同じ電圧を維持する。

（放電時）
ピエゾ素子Ｃ１の放電時には、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に低くなる。これにより、放電側トランジスタＱ２がオンとなって、図に示すように電流Ｉ２が流れてピエゾ素子が放電される。このときの、放電側トランジスタＱ２の発熱量は、放電側トランジスタＱ２のコレクタ−エミッタ間の電圧と電流Ｉ２との積で表される。つまり、図５の右側斜線部（右下がり線のハッチング部分）と電流Ｉ２の積になる。

＜第２参考例＞
第１参考例では、斜線部の面積（コレクタ−エミッタ間の電圧差）が大きく、発熱量が大きい。これに対し、第２参考例では、コレクタ−エミッタ間の電圧差を小さくし、発熱量を低減させている。

また、第1参考例では、ピエゾ素子に充電された電荷が全てグランドに放電されてしまう。これに対し、第２参考例では、ピエゾ素子に充電された電荷の一部を放電時に回生している。

図６は、第２参考例の駆動信号生成回路６５の構成の説明図である。第２参考例の駆動信号生成回路６５は、ＤＡＣ６５１、電流増幅回路６５２、チャージポンプ回路６６、回生用のコンデンサーＣ３、及び、２１Ｖ電源Ｖ１を有している。電流増幅回路６５２の高圧側電源電圧端子は、チャージポンプ回路６６の高圧側出力端子と接続している（Ａ点）。また、電流増幅回路６５２の低圧側電源電圧端子は、チャージポンプ回路６６の低圧側出力端子と接続している（Ｂ点）。チャージポンプ回路６６の充電用端子は、２１Ｖ電源Ｖ１とコンデンサーＣ３と接続している（Ｃ点）。チャージポンプ回路６６の放電用端子は、ＧＮＤと接続している（Ｄ点）。

ＤＡＣ６５１は、第１参考例と同様の構成である。但し、第２参考例のＤＡＣ６５１は、原駆動信号ＯＣＯＭだけでなく、制御信号も出力する。なお、制御信号については後述する。

電流増幅回路６５２は、第１参考例と同様の構成である。但し、第２参考例では、充電側トランジスタＱ１のコレクタの接続先は、４２Ｖ電源ではなく、後述するチャージポンプ回路６６のコンデンサーＣ２の高圧側端子である。また、放電側トランジスタＱ２の接続先は、グランド（ＧＮＤ）ではなく、チャージポンプ回路６６のコンデンサーＣ２の低圧側端子である。

チャージポンプ回路６６は、コンデンサーＣ２、電圧調整部６６１、ダイオードＤ１及びダイオードＤ２を有している。チャージポンプ回路６６は、電流増幅回路６５２の高圧側電源電圧端子に原駆動信号ＯＣＯＭよりも高い電圧を印加するとともに（Ａ点）、電流増幅回路６５２の低圧側電源電圧端子に原駆動信号ＯＣＯＭよりも低い電圧を印加する（Ｂ点）。

コンデンサーＣ２は、チャージポンプ用のコンデンサーであり、コンデンサーＣ１（全てのピエゾ素子の容量の合計）よりも容量が大きい。コンデンサーＣ２の高圧側端子は、充電側トランジスタＱ１のコレクタと接続され、コンデンサーＣ２の低圧側端子は、放電側トランジスタＱ２のコレクタと接続されている。

電圧調整部６６１は、図中Ｂ点（コンデンサーＣ２の低圧側端子、すなわち、放電側トランジスタＱ２のコレクタ）の電圧を調整する。電圧調整部６６１は、ＤＡＣ６５１からの制御信号により動作が制御される。

第２参考例の電圧調整部６６１は、相補的に接続されたＮチャンネル型ＦＥＴ（Ｑ３）と、Ｐチャンネル型ＦＥＴ（Ｑ４）によるソースフォロア構成である。この構成により、電圧調整部６６１の出力電圧（Ｂ点電圧）が、入力電圧（制御信号の電圧）と同じになるように制御される。

Ｎチャンネル型ＦＥＴ（以下、Ｎ型ＦＥＴともいう）Ｑ３のゲートには、ＤＡＣ６５１からの制御信号が印加される。また、Ｎ型ＦＥＴＱ３のドレインは電源Ｖ１（２１Ｖ）に接続されており、Ｎ型ＦＥＴＱ３のソースは、Ｐチャンネル型ＦＥＴ（Ｑ４）のソースと接続されている。

Ｐチャンネル型ＦＥＴ（以下、Ｐ型ＦＥＴともいう）Ｑ４のゲートにはＤＡＣ６５１からの制御信号が印加される。Ｐ型ＦＥＴＱ４のドレインはグランド（ＧＮＤ）に接続されており、Ｐ型ＦＥＴＱ４のソースは、Ｎ型ＦＥＴＱ３のソースと接続されている。また、Ｎ型ＦＥＴＱ３のソース及びＰ型ＦＥＴＱ４のソースは、電流増幅回路６５２の放電側トランジスタＱ２のコレクタと、コンデンサーＣ２の低圧側端子に接続されている。

Ｂ点の電圧が制御信号の電圧よりも低くなる場合にはＮ型ＦＥＴＱ３がオンし、Ｂ点の電圧が制御信号の電圧よりも高くなる場合にはＰ型ＦＥＴＱ４がオンする。こうして、電圧調整部６６１は、制御信号と同じ電圧になるようにＢ点の電圧を調整する。

ダイオードＤ１は逆流防止用のダイオードであり、ダイオードＤ１のカソード側は電流増幅回路６５２の充電側トランジスタＱ１のコレクタ及びコンデンサーＣ２の高圧側端子と接続されており、アノード側は電源Ｖ１及びＮ型ＦＥＴＱ３のドレインと接続されている。

ダイオードＤ２は、回生用のダイオードであり、放電側トランジスタＱ２からコンデンサーＣ３へ電流が流れることを許容するためのものである。ダイオードＤ１のカソード側は、コンデンサーＣ３の高圧側端子と接続されており、アノード側は放電側トランジスタＱ２のコレクタに接続されている。

コンデンサーＣ３は、回生される電荷を蓄積するためのものである。ピエゾ素子Ｃ１の放電時に放電側トランジスタＱ２から放出された電荷がダイオードＤ２を介してコンデンサーＣ３に回生される。このコンデンサーＣ３の容量は、コンデンサーＣ１（全てのピエゾ素子の容量の合計）及びコンデンサーＣ２の容量よりも大きい。コンデンサーＣ３の低圧側端子はグランドに接続されており、高圧側端子は電源Ｖ１、ダイオードＤ１のアノード側、ダイオードＤ２のカソード側に接続されている。

電源Ｖ１は、２１Ｖの電源である。つまり、第２参考例の電源電圧は、第１参考例での電源電圧（４２Ｖ）よりも低い電圧である。

次に第２参考例の駆動信号生成回路６５の動作について説明する。

図７は、第２参考例の原駆動信号ＯＣＯＭ（駆動信号ＣＯＭ）、制御信号及び各ポイントでの電圧の時間変化の説明図である。

まず、時刻Ｔ０では、原駆動信号ＯＣＯＭに変化がなく、充電側トランジスタＱ１、放電側トランジスタＱ２は共にオフである。Ａ点電圧（コンデンサーＣ２の高圧側端子、電流増幅回路６５２の充電側トランジスタＱ１のコレクタ）は電源Ｖ１により２１Ｖになる。また、このとき制御信号はＧＮＤ電圧であり、これにより、Ｂ点電圧（コンデンサーＣ２の低圧側端子）は、ＧＮＤ電圧になる。よって、コンデンサーＣ２が２１Ｖで充電される。

時刻Ｔ１〜Ｔ２（原駆動信号ＯＣＯＭが２１Ｖ以下でのピエゾ素子Ｃ１の充電時）では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電位が徐々に高くなる。原駆動信号が高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は２１Ｖなので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、２１Ｖ−駆動信号ＣＯＭの電圧（図のＴ１〜Ｔ２のハッチング部分）となる。これは第１参考例の場合よりも小さい。すなわち、充電側トランジスタＱ１の発熱が第１参考例よりも小さくなる。
また、このとき、制御信号はＧＮＤ電圧である。つまり、図のＢ点の電圧がＧＮＤ電圧になっている。

時刻Ｔ２において、原駆動信号ＯＣＯＭ（駆動信号ＣＯＭ）が２１Ｖになる。このとき、ＤＡＣ６５１は、制御信号をＧＮＤ電圧から２１Ｖに変化させる。これにより、Ｎ型ＦＥＴＱ３がオンし、電源Ｖ１（２１Ｖ）からＢ点に電流が流れる。この結果、Ｂ点の電圧がＧＮＤ電圧から２１Ｖになる。また、コンデンサーＣ２は時刻Ｔ２の直前に２１Ｖで充電されているため、時刻Ｔ２で低電圧側の電圧（Ｂ点電圧）がＧＮＤ電圧から２１Ｖになることにより、高電圧側の電圧（Ａ点電圧）が４２Ｖ（２１Ｖ＋２１Ｖ）になる。

時刻Ｔ２〜Ｔ３（原駆動信号ＯＣＯＭが２１Ｖ以上でのピエゾ素子Ｃ１の充電時）では、充電側トランジスタＱ１がオンであり、ピエゾ素子Ｃ１が充電される。なお、この期間の充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、Ａ点電圧が４２Ｖなので、４２Ｖ−駆動信号ＣＯＭの電圧（図のＴ２〜Ｔ３のハッチング部分）となる。

時刻Ｔ３〜Ｔ４（ホールド時）では、原駆動信号ＯＣＯＭが一定になる。これにより充電側トランジスタＱ１が（及び放電側トランジスタＱ２も）オフとなり、ピエゾ素子Ｃ１には電流が流れず、駆動信号ＣＯＭは同じ電圧を維持する。

時刻Ｔ４〜Ｔ５（原駆動信号ＯＣＯＭが２１Ｖ以上でのピエゾ素子Ｃ１の放電時）では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に低くなる。これにより、電流増幅回路６５２の放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。なお、制御信号は２１Ｖのままである。また、放電側トランジスタＱ２がオンになった時、Ｐ型ＦＥＴＱ４がオンになり、放電側トランジスタＱ２からの電荷をＧＮＤに放出する。こうして、Ｂ点の電圧は２１Ｖ（制御信号と同じ電圧）に調整される。なお、放電側トランジスタＱ２がオンになった時、放電側トランジスタＱ２からの電荷の一部は、ダイオードＤ２を介して、コンデンサーＣ３に回生される。コンデンサーＣ３に回生された電荷は、次にピエゾ素子Ｃ１に充電を行うときに用いられることになる。

よって、この期間の放電側トランジスタＱ２のコレクタ−エミッタ間の電圧差は、駆動信号ＣＯＭの電圧−２１Ｖ（図７のＴ４〜Ｔ５のハッチング部分）である。これは、第１参考例の場合よりも小さい。つまり、第１参考例の場合よりも放電側トランジスタＱ２の発熱を小さくすることができる。

時刻Ｔ５（原駆動信号ＯＣＯＭが２１Ｖになったとき）に、ＤＡＣ６５１は制御信号を２１ＶからＧＮＤ電圧に変化させる。

ここでも、Ｐ型ＦＥＴＱ４がオンになり、グランド（ＧＮＤ）に電流が流れる。ただし、制御信号がＧＮＤ電圧になるので、Ｂ点の電圧が２１ＶからＧＮＤ電圧になる。また、Ｂ点の電圧が２１ＶからＧＮＤ電圧になることによって、Ａ点の電圧は４２Ｖから２１Ｖになる。

時刻Ｔ５〜Ｔ６（原駆動信号が２１Ｖ以下でのピエゾ素子Ｃ１の放電時）においても、放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。なお、Ｂ点の電圧がＧＮＤ電圧になっているので、放電側トランジスタＱ２のコレクタ−エミッタ間の電圧差は、駆動信号ＣＯＭの電圧−ＧＮＤ（図７のＴ５〜Ｔ６のハッチング部分）である。

以下、同じ動作を繰り返す。

＜第１実施形態＞
第２参考例では、ピエゾ素子Ｃ１の放電時に放電側トランジスタＱ２がオンになり、Ｂ点電圧（Ｐ型ＦＥＴＱ４のソース側電圧）が高くなると、Ｐ型ＦＥＴＱ４がオンになって電荷がグランドに放出されてしまい、ダイオードＤ２を介してコンデンサーＣ３に回生される電荷が少ない。特に、ピエゾ素子Ｃ１の放電時の原駆動信号に対して放電側トランジスタＱ２からの放電電流が遅延した場合には、回生できる電荷が減ってしまうことになる。

これに対し、本実施形態では、ピエゾ素子Ｃ１の放電開始時にＰ型ＦＥＴＱ４がオンになりにくくなるように、Ｐ型ＦＥＴＱ４を制御する制御信号を改良している。

図８は、本実施形態の駆動信号生成回路６５の説明図である。本実施形態の駆動信号生成回路６５は、第２参考例と同様に、ＤＡＣ６５１、電流増幅回路６５２、チャージポンプ回路６６、回生用のコンデンサーＣ３、及び、２１Ｖ電源Ｖ１を有している。本実施形態と第２参考例とを比較すると、ＤＡＣ６５１が出力する信号や、電圧調整部６６１に入力される信号などが異なっている。そこで、第２参考例とは異なるＤＡＣ６５１や電圧調整部６６１について説明する。

ＤＡＣ６５１は、第１参考例及び第２参考例と同様に、原駆動信号ＯＣＯＭを出力する。また、ＤＡＣ６５１は、２種類の制御信号（第１制御信号及び第２制御信号）をチャージポンプ回路６６の電圧調整部６６１に出力する。第１制御信号は、電圧調整部６６１のＮ型ＦＥＴＱ３のゲートに入力される。第２制御信号は、電圧調整部６６１のＰ型ＦＥＴＱ４のゲートに入力される。

電圧調整部６６１は、第２参考例と同様に、図中Ｂ点（コンデンサーＣ２の低圧側端子、すなわち、放電側トランジスタＱ２のコレクタ）の電圧を調整する。本実施形態の電圧調整部６６１は、ＤＡＣ６５１からの２種類の制御信号により動作が制御される。

本実施形態の電圧調整部６６１も、Ｎ型ＦＥＴＱ３とＰ型ＦＥＴＱ４とを相補的に接続した構成である。Ｎ型ＦＥＴＱ３のゲートには、ＤＡＣ６５１からの第１制御信号が印加される。また、Ｎ型ＦＥＴＱ３のドレインは電源Ｖ１（２１Ｖ）に接続されており、Ｎ型ＦＥＴＱ３のソースは、Ｐ型ＦＥＴＱ４のソースと接続されている。Ｐ型ＦＥＴＱ４のゲートにはＤＡＣ６５１からの第２制御信号が印加される。Ｐ型ＦＥＴＱ４のドレインはグランド（ＧＮＤ）に接続されており、Ｐ型ＦＥＴＱ４のソースは、Ｎ型ＦＥＴＱ３のソースと接続されている。また、Ｎ型ＦＥＴＱ３のソース及びＰ型ＦＥＴＱ４のソースは、電流増幅回路６５２の放電側トランジスタＱ２のコレクタと、コンデンサーＣ２の低圧側端子に接続されている。
なお、Ｎ型ＦＥＴＱ３は、第１制御信号で制御される第１スイッチに相当する。また、Ｐ型ＦＥＴＱ４は、第２制御信号で制御される第２スイッチに相当する。

図９Ａは、原駆動信号ＯＣＯＭ、第１制御信号及び第２制御信号の電圧の時間変化の説明図である。

まず、原駆動信号ＯＣＯＭの時間変化について説明する。時刻Ｔ０において、原駆動信号ＯＣＯＭは最低電圧の約３Ｖである。時刻Ｔ１〜Ｔ４では、原駆動信号ＯＣＯＭの電位が徐々に高くなる。なお、途中の時刻Ｔ３において、原駆動信号ＯＣＯＭが２１Ｖに達する。時刻Ｔ４において、原駆動信号ＯＣＯＭは最高電圧の３６Ｖになる。時刻Ｔ４〜Ｔ５では、原駆動信号ＯＣＯＭは一定電圧である。この時間をホールド時間と呼ぶ。時刻Ｔ５〜Ｔ８では、原駆動信号ＯＣＯＭの電位が徐々に低くなる。なお、途中の時刻Ｔ６において、原駆動信号ＯＣＯＭが２１Ｖに達する。時刻Ｔ８において、原駆動信号ＯＣＯＭは最低電圧の約３Ｖになる。このような原駆動信号ＯＣＯＭをＤＡＣ６５１は出力する。なお、駆動信号生成回路６５から出力される駆動信号ＣＯＭは、原駆動信号ＯＣＯＭとほぼ同じ電圧変化になる。

次に、第１制御信号の時間変化について説明する。時刻Ｔ０において、第１制御信号はＧＮＤ電圧である。原駆動信号ＯＣＯＭの電圧が徐々に高くなった後の時刻Ｔ２から、第１制御信号の電圧は、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に高くなる。時刻Ｔ４〜Ｔ５では、第１制御信号は一定電圧である。時刻Ｔ５〜Ｔ７では、第１制御信号の電圧は、原駆動信号ＯＣＯＭの電圧変化と同じ傾きで、徐々に低くなる。時刻Ｔ７において、第１制御信号はＧＮＤ電圧になる。このような第１制御信号をＤＡＣ６５１は出力する。

最後に、第２制御信号の時間変化について説明する。第２制御信号は、原駆動信号ＯＣＯＭが２１Ｖよりも低いときには、第１制御信号とほぼ同じになる。一方、原駆動信号ＯＣＯＭが２１Ｖよりも高いときには、第２制御信号は原駆動信号ＯＣＯＭとほぼ同じになる。このため、時刻Ｔ０において、第２制御信号はＧＮＤ電圧である。原駆動信号ＯＣＯＭの電圧が徐々に高くなった後の時刻Ｔ２から、第２制御信号の電圧は、第１制御信号と共に、徐々に高くなる。時刻Ｔ３において原駆動信号ＯＣＯＭが２１Ｖに達したら、第２制御信号も２１Ｖになり、原駆動信号とほぼ同じ電圧になる。時刻Ｔ３〜Ｔ６では、第２制御信号は原駆動信号ＯＣＯＭとほぼ同じである。すなわち、第２制御信号は、時刻Ｔ３〜Ｔ４では徐々に高くなり、時刻Ｔ４〜Ｔ５では一定電圧になり、時刻Ｔ５〜Ｔ６では徐々に低くなる。時刻Ｔ６において原駆動信号ＯＣＯＭが２１Ｖになったら、第２制御信号は第１制御信号と同じになる。そして、第２制御信号は、時刻Ｔ６〜Ｔ７では徐々に低くなり、時刻Ｔ７においてＧＮＤ電圧になる。このような第２制御信号をＤＡＣ６５１は出力する。

次に、これらの信号（原駆動信号ＯＣＯＭ、第１制御信号、第２制御信号）による回路の動作を説明する。
図９Ｂは、原駆動信号ＯＣＯＭ、Ａ点及びＢ点の電圧の時間変化の説明図である。図１０Ａは、時刻Ｔ０のときの電流の説明図である。図１０Ｂは、時刻Ｔ２〜Ｔ３での電流の説明図である。図１０Ｃは、時刻Ｔ５〜Ｔ６での電流の説明図である。

時刻Ｔ０では、Ａ点電圧（コンデンサーＣ２の高圧側端子、電流増幅回路６５２の充電側トランジスタＱ１のコレクタ）は電源Ｖ１により２１Ｖになる。また、このとき第１制御信号及び第２制御信号はＧＮＤ電圧であり、これにより、Ｂ点電圧（コンデンサーＣ２の低圧側端子）は、ＧＮＤ電圧になる。よって、コンデンサーＣ２が２１Ｖで充電される（図１０Ａ参照）。なお、コンデンサーＣ３も、このとき２１Ｖで充電される。

時刻Ｔ１〜Ｔ２（原駆動信号ＯＣＯＭが２１Ｖ以下、第１制御信号がＧＮＤ電圧でのピエゾ素子Ｃ１の充電時）では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電位が徐々に高くなる。原駆動信号が高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は２１Ｖなので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、２１Ｖ−駆動信号ＣＯＭの電圧（図のＴ１〜Ｔ２のハッチング部分）となる。これは第１参考例の場合よりも小さい。すなわち、充電側トランジスタＱ１の発熱が第１参考例よりも小さくなる。
また、このとき、第１制御信号及び第２制御信号はＧＮＤ電圧である。つまり、図のＢ点の電圧がＧＮＤ電圧になっている。

時刻Ｔ２〜Ｔ３（原駆動信号ＯＣＯＭが２１Ｖ以下、第１制御信号がＧＮＤ電圧以上でのピエゾ素子Ｃ１の充電時）では、第１制御信号の電圧が徐々に高くなることによって、電圧調整部６６１のＮ型ＦＥＴＱ３がオンになる。これにより、２１Ｖ電源Ｖ１からＢ点に電流が流れ、Ｂ点電圧が第１制御信号と同じ電圧になり、コンデンサーＣ２が２１Ｖで充電されているため、Ａ点電圧が第１制御信号＋２１Ｖになる（図１０Ｂ参照）。また、原駆動信号ＯＣＯＭが高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は「第１制御信号＋２１Ｖ」なので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、「第１制御信号＋２１Ｖ−駆動信号ＣＯＭの電圧」となる。これは第２参考例の場合よりも小さい。すなわち、充電側トランジスタＱ１の発熱が第２参考例よりも小さくなる。

時刻Ｔ３〜Ｔ４（原駆動信号ＯＣＯＭが２１Ｖ以上でのピエゾ素子Ｃ１の充電時）では、第２制御信号が原駆動信号ＯＣＯＭとほぼ同じになる以外は、時刻Ｔ２〜Ｔ３のときと同様である。つまり、第１制御信号の電圧が徐々に高くなることによって、電圧調整部６６１のＮ型ＦＥＴＱ３がオンになる。これにより、２１Ｖ電源Ｖ１からＢ点に電流が流れ、Ｂ点電圧が第１制御信号と同じ電圧になり、コンデンサーＣ２が２１Ｖで充電されているため、Ａ点電圧が第１制御信号＋２１Ｖになる（図１０Ｂ参照）。また、原駆動信号ＯＣＯＭが高くなることによって、電流増幅回路６５２の充電側トランジスタＱ１がオンとなり、ピエゾ素子Ｃ１が充電される。このときの充電側トランジスタＱ１のコレクタ電圧は「第１制御信号＋２１Ｖ」なので、充電側トランジスタＱ１のコレクタ−エミッタ間の電圧差は、「第１制御信号＋２１Ｖ−駆動信号ＣＯＭの電圧」となる。これは第２参考例の場合よりも小さい。すなわち、充電側トランジスタＱ１の発熱が第２参考例よりも小さくなる。

時刻Ｔ４〜Ｔ５（ホールド時）では、原駆動信号ＯＣＯＭが一定になる。これにより充電側トランジスタＱ１が（及び放電側トランジスタＱ２も）オフとなり、ピエゾ素子Ｃ１には電流が流れず、駆動信号ＣＯＭは同じ電圧を維持する。

時刻Ｔ５〜Ｔ６（原駆動信号ＯＣＯＭが２１Ｖ以上でのピエゾ素子Ｃ１の放電時）では、ＤＡＣ６５１からの原駆動信号ＯＣＯＭの電圧が徐々に低くなる。これにより、電流増幅回路６５２の放電側トランジスタＱ２がオンとなり、ピエゾ素子Ｃ１が放電される。このときＢ点電圧が２１Ｖまで上昇し、Ａ点電圧が４２Ｖになる。
このとき、本実施形態では、第２制御信号が２１Ｖ以上になっている（図９Ａ参照）。このため、本実施形態では、放電側トランジスタＱ２がオンとなりＢ点電圧が上昇しても、Ｐ型ＦＥＴＱ４がオンにならない。この結果、放電側トランジスタＱ２から放出される電荷は、Ｐ型ＦＥＴＱ４を介してＧＮＤに放出されず、ダイオードＤ２を介してコンデンサーＣ３に回生される。このため、本実施形態では、第２参考例の場合よりも、回生される電荷が大きい。
なお、コンデンサーＣ３は、時刻Ｔ０で２１Ｖに充電されているので、放電側トランジスタＱ２からの電荷をコンデンサーＣ３に回生できるのはＢ点電圧が２１Ｖになるまで（時刻Ｔ６まで）である。

時刻Ｔ６〜時刻Ｔ８（原駆動信号ＯＣＯＭが２１Ｖ以下でのピエゾ素子Ｃ１の放電時）では、第２制御信号が第１制御信号と同じになる。これにより、Ｐ型ＦＥＴＱ４がオンになり、放電側トランジスタＱ２からの電荷がＧＮＤに放出される。

以上説明した本実施形態の駆動信号生成回路６５は、電流増幅回路６５２と、チャージポンプ回路６６と、ピエゾ素子Ｃ１の放電時の電荷を蓄積するコンデンサーＣ３とを備えている。電流増幅回路６５２は、原駆動信号ＯＣＯＭが入力され、原駆動信号ＯＣＯＭの電圧変化に追従した駆動信号ＣＯＭを出力することによって、容量性負荷であるピエゾ素子Ｃ１を充放電する。チャージポンプ回路６６のコンデンサーＣ２は、高圧側端子が電流増幅回路６５２の高圧側電源電圧端子（充電側トランジスタＱ１のコレクタ）に接続され、低圧側端子が電流増幅回路６５２の低圧側電源電圧端子（放電側トランジスタＱ２のコレクタ）に接続されている。また、チャージポンプ回路６６の電圧調整部６６１は、コンデンサーＣ２の低圧側端子の電圧（Ｂ点電圧）を調整する。チャージポンプ回路６６は、電流増幅回路６５２の高圧側電源電圧端子に原駆動信号ＯＣＯＭよりも高い電圧を印加するとともに（Ａ点）、電流増幅回路６５２の低圧側電源電圧端子に原駆動信号ＯＣＯＭよりも低い電圧を印加する（Ｂ点）。
このような構成の駆動信号生成回路６５において、本実施形態では、電圧調整部６６１が、第１制御信号により制御される第１スイッチとなるＮ型ＦＥＴＱ３と、第２制御信号により制御される第２スイッチとなるＰ型ＦＥＴＱ４とを相補的に接続したソースフォロアにより構成されている。そして、ピエゾ素子Ｃ１の充電時に原駆動信号ＯＣＯＭが２１Ｖよりも高い電圧になるときに（時刻Ｔ３〜Ｔ４）、第１制御信号によってＮ型ＦＥＴＱ３をオンにして、２１Ｖ電圧で充電されたコンデンサーＣ２の低圧側端子の電圧（Ｂ点電圧）を徐々に高くして、電流増幅回路６５２の高圧側電源電圧端子（充電側トランジスタＱ１のコレクタ）の電圧（Ａ点電圧）を２１Ｖよりも高い電圧にする。また、ピエゾ素子Ｃ１の放電時に原駆動信号ＯＣＯＭが２１Ｖよりも低い電圧になるときに（時刻Ｔ６〜Ｔ８）、第２制御信号によってＰ型ＦＥＴＱ４をオンにして、電流増幅回路６５２の低圧側電源電圧端子（放電側トランジスタＱ２のコレクタ）の電圧を２１Ｖよりも低い電圧にする。
そして、本実施形態では、ピエゾ素子Ｃ１の放電時に原駆動信号ＯＣＯＭが２１Ｖになる前に（時刻Ｔ５〜Ｔ６）、第２制御信号を２１Ｖよりも高い電圧にしてＰ型ＦＥＴＱ４をオフにして、電流増幅回路６５２の低圧側電源電圧端子（放電側トランジスタＱ２のコレクタ）からの電荷をコンデンサーＣ３に蓄積させている。つまり、本実施形態では、第２参考例と比較して、ピエゾ素子Ｃ１の放電時にＰ型ＦＥＴＱ４に入力する制御信号の電圧を高くしている。これにより、本実施形態では、第２参考例のようにピエゾ素子Ｃ１の放電時にＰ型ＦＥＴＱ４がオンにならず、コンデンサーＣ３に回生される電荷を多くできる。

上記の説明では、第１制御信号で制御される第１スイッチをＮ型ＦＥＴＱ３で構成し、第２制御信号で制御される第２スイッチをＰ型ＦＥＴＱ４で構成したが、オンオフ制御ができるスイッチング素子であれば、ＦＥＴに限られず、他の構成であっても良い。

ところで、本実施形態の第２制御信号は、時刻Ｔ５〜Ｔ６（原駆動信号ＯＣＯＭ（駆動信号ＣＯＭ）が２１Ｖ以上でのピエゾ素子Ｃ１の放電時）にＰ型ＦＥＴＱ４がオンにならないような信号であればよい。このため、第２制御信号は、上記で説明したような電圧変化の信号には限られない。

なお、第２制御信号を上記の説明のような電圧変化（原駆動信号ＯＣＯＭが２１Ｖよりも低いときには、第１制御信号とほぼ同じになり、原駆動信号ＯＣＯＭが２１Ｖよりも高いときには、第２制御信号は原駆動信号ＯＣＯＭとほぼ同じになる電圧変化）にした理由は、次の第２実施形態の説明を容易にするためである。

＝＝＝第２実施形態＝＝＝
第１実施形態では、ＤＡＣ６５１が制御信号を２種類生成する必要があった。これに対し、第２実施形態では、ＤＡＣ６５１は制御信号を１種類だけ生成する。そして、この制御信号と原駆動信号ＯＣＯＭとに基づいて、第１実施形態の第２制御信号に相当する信号が生成され、この信号がＰ型ＦＥＴＱ４のゲートに入力される。

図１１は、第２実施形態の駆動信号生成回路の説明図である。第１実施形態と比較すると、第２実施形態では電圧制御回路６７が追加されている。ここでは電圧制御回路６７について主に説明を行い、第１実施形態と共通する内容については説明を省略する。

電圧制御回路６７は、電圧調整部６６１のＮ型ＦＥＴＱ３とＰ型ＦＥＴＱ４のゲートに入力する信号（第１実施形態の第１制御信号及び第２制御信号に相当）を生成するものである。以下に説明するとおり、電圧制御回路６７は、ＤＡＣ６５１が出力する制御信号（第１実施形態の第１制御信号に相当）と原駆動信号ＯＣＯＭとに基づいて、第１実施形態の第２制御信号に相当する信号を生成する。

電圧制御回路６７は、トランジスタＱ５と、抵抗Ｒ１〜Ｒ３と、ダイオードＤ３を有している。トランジスタＱ５のコレクタは、抵抗Ｒ１を介して、ＤＡＣ６５１が制御信号を出力する伝送線に接続されている。また、トランジスタＱ５のエミッタは、抵抗Ｒ２を介して、ＤＡＣが原駆動信号ＯＣＯＭを出力する伝送線に接続されている。また、トランジスタＱ５のベースは、抵抗Ｒ３及びダイオードＤ３を介して、２１Ｖ電源Ｖ１に接続されている。電圧制御回路６７は、ＤＡＣ６５１の出力する制御信号を、Ｎ型ＦＥＴＱ３のゲートに印加する。また、電圧制御回路６７は、トランジスタＱ５のコレクタ電圧を、Ｐ型ＦＥＴＱ４に印加する。

電圧制御回路６７のトランジスタＱ５のベース電圧は、ほぼ２１Ｖになっている。このため、原駆動信号ＯＣＯＭが２１Ｖ以下であれば、トランジスタＱ５のコレクタ電圧よりもベース電圧の方が高くなり、トランジスタＱ５はオフになる。この結果、Ｐ型ＦＥＴＱ４のゲートには、ＤＡＣ６５１が出力する制御信号とほぼ同じ電圧の信号が印加される。一方、原駆動信号ＯＣＯＭが２１Ｖ以上であれば、トランジスタＱ５がオンになる。この結果、Ｐ型ＦＥＴＱ４のゲートには、ＤＡＣが出力する制御信号と原駆動信号ＯＣＯＭを抵抗Ｒ１と抵抗Ｒ２で分圧した信号が印加される。

つまり、ＤＡＣ６５１が出力する制御信号を第１実施形態の第１制御信号（図９Ａ参照）と同じにすれば、Ｐ型ＦＥＴＱ４のゲートには、第１実施形態の第２制御信号（図９Ａ参照）とほぼ同様の信号が印加される。
これにより、第２実施形態においても、ピエゾ素子Ｃ１の放電時に、原駆動信号ＯＣＯＭが２１Ｖになるまでの間、コンデンサーＣ３に電荷が回生される。

なお、第２実施形態では、ＤＡＣ６５１は原駆動信号ＯＣＯＭと制御信号を生成しているが、これに限られるものではなく、ＤＡＣ６５１が原駆動信号ＯＣＯＭのみを生成するだけでも良い。そして、ＤＡＣ６５１から出力された原駆動信号ＯＣＯＭを所定電圧（例えば１４Ｖ）だけ降下させる回路を設け、この回路で生成した信号をＮ型ＦＥＴＱ３のゲートに印加しても良い。この場合、この回路で生成した信号と原駆動信号ＯＣＯＭとに基づいて、第２実施形態の電圧制御回路６７により生成した信号をＰ型ＦＥＴＱ４に印加すると良い。

＝＝＝第３実施形態＝＝＝
チャージポンプ回路は多段構成にしても良い。第３実施形態では、複数のチャージポンプ回路をタンデムに接続する構成（２段構成）にしている。このため、前述の実施形態で２１Ｖであった電源電圧が、本実施形態では１４Ｖになっている。

図１２は、第３実施形態の駆動信号生成回路６５の説明図である。本実施形態の駆動信号生成回路６５は、ＤＡＣ６５１、電流増幅回路６５２、第１チャージポンプ回路６６Ａ、第２チャージポンプ回路６６Ｂ、回生用のコンデンサーＣ３、及び、１４Ｖ電源Ｖ２を有している。

電流増幅回路６５２の高圧側電源電圧端子は、第２チャージポンプ回路６６Ｂの高圧側出力端子と接続している（Ａ点）。また、電流増幅回路６５２の低圧側電源電圧端子は、第２チャージポンプ回路６６Ｂの低圧側出力端子と接続している（Ｂ点）。なお、電流増幅回路６５２には原駆動信号ＯＣＯＭが入力され、駆動信号ＣＯＭが出力される。

第２チャージポンプ回路６６Ｂの充電用端子は、第１チャージポンプ回路６６Ａの高圧側端子と接続している（Ｃ点）。また、第２チャージポンプ回路６６Ｂの放電用端子は、第１チャージポンプ回路６６Ａの低圧側端子と接続している（Ｄ点）。なお、第２チャージポンプ回路６６Ｂには、第２電圧制御回路６７Ｂからの２つの制御信号が入力する。

第１チャージポンプ回路６６Ａの充電用端子は、１４Ｖ電源Ｖ２とコンデンサーＣ３と接続している（Ｅ点）。第１チャージポンプ回路６６Ａの放電用端子は、ＧＮＤと接続している。なお、第１チャージポンプ回路６６Ａには、第１電圧制御回路６７Ａからの２つの制御信号が入力する。

第１電圧制御回路６７Ａ及び第２電圧制御回路６７Ｂには、ＤＡＣ６５１から出力される原駆動信号ＯＣＯＭと制御信号がそれぞれ入力する。また、第１電圧制御回路６７Ａには、Ｅ点電圧（１４Ｖ）が入力する。また、第２電圧制御回路６７Ｂには、Ｃ点電圧が入力する。第１電圧制御回路６７Ａ及び第２電圧制御回路６７Ｂは、それぞれ、第１チャージポンプ回路６６Ａ及び第２チャージポンプ回路６６Ｂへ２つの制御信号を出力する。

ＤＡＣ６５１は、原駆動信号ＯＣＯＭと、制御信号とを出力する。この制御信号は、第１実施形態の第１制御信号と同じである。

第１電圧制御回路６７ＡのトランジスタＱ１５のベース電圧はほぼ１４Ｖである。このため、原駆動信号ＯＣＯＭが１４Ｖ以下のとき、トランジスタＱ１５はオフになり、第１電圧制御部のＰ型ＦＥＴＱ１４のゲートには制御信号が印加される。一方、原駆動信号ＯＣＯＭが１４Ｖ以上のとき、トランジスタＱ１５がオンになり、第１電圧制御部６６１ＡのＰ型ＦＥＴＱ１４のゲートには、制御信号と原駆動信号ＯＣＯＭを抵抗Ｒ１１と抵抗Ｒ１２で分圧した信号が印加される。

また、第２電圧制御回路６７ＢのトランジスタＱ２５のベース電圧はほぼ２８Ｖである。このため、原駆動信号が２８Ｖ以下のとき、トランジスタ２５はオフになり、第２電圧制御部６６１ＢのＰ型ＦＥＴＱ２４のゲートには、制御信号が印加される。一方、原駆動信号ＯＣＯＭが２８Ｖ以上のとき、トランジスタＱ１５がオンになり、第２電圧制御部のＰ型ＦＥＴＱ２４のゲートには、制御信号と原駆動信号ＯＣＯＭを抵抗Ｒ２１と抵抗Ｒ２２で分圧した信号が印加される。

この結果、ピエゾ素子Ｃ１の放電時に原駆動信号ＯＣＯＭが２８Ｖ以上のとき、第２電圧調整部６６１ＢのＰ型ＦＥＴＱ２４はオフなので、放電用トランジスタＱ２からの電荷は、ダイオードＤ２２→コンデンサーＣ１２→ダイオードＤ１２を介して、コンデンサーＣ３に回生される。また、ピエゾ素子Ｃ１の放電時に原駆動信号ＯＣＯＭが１４Ｖ〜２８Ｖのとき、第２電圧調整部６６１ＢのＰ型ＦＥＴＱ２４はオンになるが、第１電圧調整部６６１ＡのＰ型ＦＥＴＱ１４がオフなので、放電用トランジスタＱ２からの電荷は、Ｐ型ＦＥＴＱ２４→ダイオードＤ１２を介して、コンデンサーＣ３に回生される。

つまり、第３実施形態では、ピエゾ素子Ｃ１の放電時に、原駆動信号ＯＣＯＭが１４ＶになるまでコンデンサーＣ３に電荷が回生される。このように、チャージポンプ回路を多段構成にすれば、第２実施形態よりも、コンデンサーＣ３に回生される電荷を多くできる。

＝＝＝その他の実施形態＝＝＝
一実施形態としてのプリンター等を説明したが、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。

＜プリンターについて＞
前述の実施形態のプリンターは、ヘッドが移動方向に移動するドット形成動作（パス）と、用紙を搬送方向に搬送する搬送動作とを交互に繰り返すプリンター（いわゆるシリアルプリンター）であった。しかし、プリンターの種類は、これに限られるものではない。例えば、ヘッドを固定して、ヘッドと対向させて用紙を搬送させながらヘッドからインクを吐出させて印刷を行うプリンター（いわゆるラインプリンター）であっても良い。

＜液体噴射装置について＞
前述の実施形態では、液体噴射装置の一例としてインクジェットプリンターが説明されている。但し、液体噴射装置はインクジェットプリンターに限られるものではなく、インク以外の液体（液体以外にも、機能材料の粒子が分散されている液状体、ジェルのような液状体も含む）や液体以外の流体（流体として噴射できる固体、例えば粉体）を噴射する流体噴射装置にも適用可能である。例えば、液晶ディスプレイ、ＥＬディスプレイ及び面発光ディスプレイの製造などに用いられる液状の色剤や電極材などを噴射する噴射装置や、バイオチップ製造に用いられる液状の生体有機物を噴射する噴射装置に、前述の実施形態を適用しても良い。

＜インクについて＞
前述の実施形態は、プリンターの実施形態だったので、インクをノズルから噴射しているが、このインクは水性でも良いし、油性でも良い。また、ノズルから噴射する流体は、インクに限られるものではない。例えば、金属材料、有機材料（特に高分子材料）、磁性材料、導電性材料、配線材料、成膜材料、電子インク、加工液、遺伝子溶液などを含む液体（水も含む）をノズルから噴射しても良い。

＜ピエゾ素子について＞
前述の実施形態では、ピエゾ素子を用いてインクを吐出していた。しかし、駆動される素子が容量性負荷の機能があれば、ピエゾ素子に限られず、他の圧電素子でも良い。

＜ＤＡＣについて＞
前述の実施形態では、原駆動信号ＯＣＯＭや制御信号をＤＡＣ（Ｄ／Ａコンバーター）を用いて生成したが、これに限られない。デジタルデータからアナログ信号に変換することなく、直接アナログ信号として原駆動信号ＯＣＯＭや制御信号を出力しても良い。

１ プリンター、
２０ 搬送ユニット、２１ 給紙ローラー、２２ 搬送モーター（ＰＦモーター）、
２３ 搬送ローラー、２４ プラテン、２５ 排紙ローラー、
３０ キャリッジユニット、３１ キャリッジ、
３２ キャリッジモーター（ＣＲモーター）、
４０ ヘッドユニット、４１ ヘッド、４２ データ受信部、４３ 駆動信号生成部、
５０ センサー群、５１ リニア式エンコーダー、５２ ロータリー式エンコーダー、
５３ 紙検出センサー、５４ 光学センサー、
６０ コントローラー、６１ インターフェイス部、６２ ＣＰＵ、
６３ メモリー、６４ ユニット制御回路、
６５ 駆動信号生成部、６５１ ＤＡＣ、６５２ 電流増幅回路、
６６ チャージポンプ回路、６６１ 電圧調整部、
６６Ａ 第１チャージポンプ回路、６６１Ａ 第１電圧調整部、
６６Ｂ 第２チャージポンプ回路、６６１Ｂ 第２電圧調整部、
６７ 電圧制御回路、６７Ａ 第１電圧制御回路、６７Ｂ 第２電圧制御回路、
Ｑ１ 充電用トランジスタ、Ｑ２ 放電用トランジスタ、
Ｑ３ Ｎ型ＦＥＴ、Ｑ４ Ｐ型ＦＥＴ、Ｑ５ トランジスタ、
Ｃ１ ピエゾ素子、Ｃ２ コンデンサー、Ｃ３ コンデンサー、
Ｖ１ ２１Ｖ電源、Ｖ２ １４Ｖ電源

Claims (6)

1. 原駆動信号が入力され、前記原駆動信号の電圧変化に応じて容量性負荷を充放電する電流増幅回路と、
   前記電流増幅回路の高圧側電源電圧端子に一端が接続され前記電流増幅回路の低圧側電源電圧端子に他端が接続されたコンデンサーと、前記コンデンサーの前記他端の電圧を調整する調整部とを有するチャージポンプ回路であって、前記電流増幅回路の前記高圧側電源電圧端子に前記原駆動信号よりも高い電圧を印加し、前記電流増幅回路の前記低圧側電源電圧端子に前記原駆動信号よりも低い電圧を印加するチャージポンプ回路と、
   前記容量性負荷の放電時の電荷を蓄積する蓄電素子と、
   を備えた駆動信号生成回路であって、
   前記調整部は、
   第１制御信号で制御される第１スイッチと、第２制御信号で制御される第２スイッチを有し、
   前記容量性負荷の充電時に前記原駆動信号が所定電圧よりも高い電圧になるときに、前記第１制御信号によって前記第１スイッチをオンにして、充電された前記コンデンサーの前記他端の電圧を上げて、前記電流増幅回路の前記高圧側電源電圧端子の電圧を前記所定電圧よりも高い電圧にし、
   前記容量性負荷の放電時であって前記原駆動信号が前記所定電圧になる前に、前記第２制御信号によって前記第２スイッチをオフにして、前記電流増幅回路の前記低圧側電源電圧端子からの電荷を前記蓄電素子に蓄積し、
   前記容量性負荷の放電時であって前記駆動信号が前記所定電圧よりも低い電圧になるときに、前記第２制御信号によって前記第２スイッチをオンにして、前記電流増幅回路の前記定圧側電源電圧端子の電圧を前記所定電圧よりも低い電圧にする
   ことを特徴とする駆動信号生成回路。
2. 請求項１に記載の駆動信号生成回路であって、
   前記調整部の前記第１スイッチ及び前記第２スイッチは、相補的に接続された２個のトランジスタから構成されている
   ことを特徴とする駆動信号生成回路。
3. 請求項２に記載の駆動信号生成回路であって、
   前記第１制御信号は、ＮチャンネルのＦＥＴである前記第１スイッチのゲートに入力されており、
   前記第２制御信号は、ＰチャンネルのＦＥＴである前記第２スイッチのゲートに入力されており、
   前記容量性負荷の放電開始時の前記第２制御信号の電圧は、前記容量性負荷の充電時に前記原駆動信号が前記所定電圧になったときの前記第１制御信号の電圧よりも高い
   ことを特徴とする駆動信号生成回路。
4. 請求項１〜３のいずれかに記載の駆動信号生成回路であって、
   前記第１制御信号と前記原駆動信号とを用いて前記第２制御信号を生成することを特徴とする駆動信号生成回路。
5. 請求項１〜４のいずれかに記載の駆動信号生成回路であって、
   前記チャージポンプ回路は、複数の回路をタンデムに接続することにより多段に構成されていることを特徴とする駆動信号生成回路。
6. ノズルから流体を噴射させるため電圧変化に応じて変位する圧電素子と、
   原駆動信号が入力され、前記原駆動信号の電圧変化に応じて圧電素子を充放電する電流増幅回路と、
   前記電流増幅回路の高圧側電源電圧端子に一端が接続され前記電流増幅回路の低圧側電源電圧端子に他端が接続されたコンデンサーと、前記コンデンサーの前記他端の電圧を調整する調整部とを有するチャージポンプ回路であって、前記電流増幅回路の前記高圧側電源電圧端子に前記原駆動信号よりも高い電圧を印加し、前記電流増幅回路の前記低圧側電源電圧端子に前記原駆動信号よりも低い電圧を印加するチャージポンプ回路と、
   前記圧電素子の放電時の電荷を蓄積する蓄電素子と、
   を備えた流体噴射装置であって、
   前記調整部は、
   第１制御信号で制御される第１スイッチと、第２制御信号で制御される第２スイッチを有し、
   前記圧電素子の充電時に前記原駆動信号が所定電圧よりも高い電圧になるときに、前記第１制御信号によって前記第１スイッチをオンにして、充電された前記コンデンサーの前記他端の電圧を上げて、前記電流増幅回路の前記高圧側電源電圧端子の電圧を前記所定電圧よりも高い電圧にし、
   前記圧電素子の放電時であって前記原駆動信号が前記所定電圧になる前に、前記第２制御信号によって前記第２スイッチをオフにして、前記電流増幅回路の前記低圧側電源電圧端子からの電荷を前記蓄電素子に蓄積し、
   前記圧電素子の放電時であって前記駆動信号が前記所定電圧よりも低い電圧になるときに、前記第２制御信号によって前記第２スイッチをオンにして、前記電流増幅回路の前記定圧側電源電圧端子の電圧を前記所定電圧よりも低い電圧にする
   ことを特徴とする流体噴射装置。

Images