JP2010219450A - 半導体素子封止体の製造方法および半導体パッケージの製造方法 - Google Patents

半導体素子封止体の製造方法および半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2010219450A
JP2010219450A JP2009067096A JP2009067096A JP2010219450A JP 2010219450 A JP2010219450 A JP 2010219450A JP 2009067096 A JP2009067096 A JP 2009067096A JP 2009067096 A JP2009067096 A JP 2009067096A JP 2010219450 A JP2010219450 A JP 2010219450A
Authority
JP
Japan
Prior art keywords
semiconductor element
sheet material
semiconductor
manufacturing
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009067096A
Other languages
English (en)
Other versions
JP5157980B2 (ja
Inventor
Hiromoto Nikaido
広基 二階堂
Toru Meura
徹 和布浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2009067096A priority Critical patent/JP5157980B2/ja
Publication of JP2010219450A publication Critical patent/JP2010219450A/ja
Application granted granted Critical
Publication of JP5157980B2 publication Critical patent/JP5157980B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01038Strontium [Sr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01056Barium [Ba]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体素子を備えるパッケージを優れた生産性で一括して複数製造することが可能であるとともに、前記パッケージを高い信頼性で製造することができる半導体素子封止体の製造方法および半導体パッケージの製造方法を提供すること。
【解決手段】本発明の半導体素子封止体の製造方法は、複数の貫通孔151が形成されたシート材15’と、少なくとも1つの電極パッドを有する複数の半導体素子16と、半導体素子16を封止する封止部17とを有する半導体素子封止体170を製造する方法であり、シート材15’を用意し、シート材15’の厚さ方向に貫通孔151を形成する工程と、貫通孔151に前記電極パッドが対応するように、半導体素子16をシート材15’上に配置する工程と、シート材15’の上面に、シート材15’と半導体素子16とを覆うように封止して封止部17を形成することにより半導体素子封止体170を得る工程とを有する。
【選択図】図2

Description

本発明は、半導体素子封止体の製造方法および半導体パッケージの製造方法に関する。
近年のエレクトロニクス産業の著しい発展に伴い、トランジスタ、IC、LSI、超LSIへと、半導体素子における回路の集積度は急激に増大している。このため、半導体素子の大きさも、従来長辺が数mm程度だったものが10数mmへと飛躍的に増大している。また、半導体素子の高速化のため外部と電気的に接合するピンの数も200ピンを越えるようになってきている。
また、半導体装置の実装においても、より高密度化、より薄型化が一段と加速され、その結果、半導体製品自体もQFP(Quad Flat Package)等に代表される従来型のパッケージだけでなく、BGA(Ball Grid Array)等の面実装タイプのパッケージが出現し、パッケージのより薄型化が進んでいる。
さらに、面実装タイプのパッケージが占有する面積を増加させずに、半導体装置の高密度化を図るために、2つ以上の面実装タイプのパッケージを積層するPOP(Package On Package)型の半導体装置が提案されている。
このような面実装タイプのパッケージを、一括して複数製造する方法として、例えば、以下に示すような、半導体素子をウエハー・レベル・パッケージ(WLP)に封止して埋め込む基板技術(EWLP;Embedded Wafer Level Package)が提案されている(例えば、特許文献1参照。)。
まず、図9(a)に示すように、上面に接着層602が設けられたダミー基板601を用意し、接着層602を介してダミー基板601上に、複数の半導体素子616を、このものが有する電極パッド(図示せず)がダミー基板601側となるように載置する。
次に、図9(b)に示すように、ダミー基板601上に載置された半導体素子616を覆うように封止部617で封止する。
次に、接着層602に加熱等の処理を施すことによりその接着力を低下させて、図9(c)に示すように、半導体素子616および封止部617からダミー基板601を取り除くことにより、一方の面側から半導体素子616が露出した状態で封止部617により封止された封止体610を得る(図9(d)参照。)。
次に、図10(a)に示すように、半導体素子616が備える電極パッドが露出するように、封止体610の半導体素子616が露出する側の面に、貫通孔625を有する第1の被覆層615を形成する。
次に、図10(b)に示すように、貫通孔625内に、電極パッドと電気的に接続する導体ポスト614を形成した後、この導体ポスト614に電気的に接続された配線613を第1の被覆層615上に形成する。
次に、図10(c)に示すように、配線613の後述するバンプ611と接続すべき領域が露出するように、第1の被覆層615上に、開口部622を有する第2の被覆層612を形成する。
次に、図10(d)に示すように、開口部622に、配線613と電気的に接続するバンプ611を形成するとともに、第1の被覆層615および第2の被覆層612が形成された封止体610をその厚さ方向に切断することにより個片化して、複数のパッケージ600を一括して得る。
以上のようにして、複数のパッケージ(半導体パッケージ)600を一括して製造することができるが、かかる方法では、図9(b)〜図9(d)に示したように、接着層602を介してダミー基板601上に形成された封止体610を、ダミー基板601から取り外す必要があるため、工程数の増加を招き、時間と手間を要することから、生産性の向上を図ることができないという問題がある。
さらに、ダミー基板601から封止体610を取り外した際に、半導体素子が有する電極パッドの一部に接着層602が残存し、これに起因して、電極パッドと導体ポスト614との間での導電性が十分に得られないという問題もある。
特開2006−287235号公報
本発明の目的は、半導体素子を備えるパッケージを優れた生産性で一括して複数製造することが可能であるとともに、前記パッケージを高い信頼性で製造することができる半導体素子封止体の製造方法および半導体パッケージの製造方法を提供することにある。
(1) 複数の貫通孔が形成されたシート材と、該シート材上に配置され少なくとも1つの電極パッドを有する複数の半導体素子と、該半導体素子を封止する封止部とを有する半導体素子封止体の製造方法であって、
平板状をなすシート材を用意し、該シート材の厚さ方向に複数の貫通孔を形成する貫通孔形成工程と、
前記貫通孔に前記電極パッドが対応するように、複数の前記半導体素子を前記シート材上に配置する半導体素子配置工程と、
前記半導体素子が配置されている側の面に、前記シート材と前記半導体素子とを覆うように封止して封止部を形成することにより前記半導体素子封止体を得る封止部形成工程とを有することを特徴とする半導体素子封止体の製造方法。
(2) 前記封止部形成工程において、前記封止部は、顆粒状のエポキシ樹脂組成物を溶融させた状態で、前記シート材および半導体素子を覆うように、前記半導体素子が配置されている側の面に供給した後、この溶融状態のエポキシ樹脂組成物を圧縮成形することにより形成される上記(1)に記載の半導体素子封止体の製造方法。
(3) 前記貫通孔形成工程において、前記貫通孔は、前記半導体素子配置工程で前記シート材上に配置される複数の前記半導体素子が備える電極パッドの総数よりも多く形成される上記(1)または(2)に記載の半導体素子封止体の製造方法。
(4) 前記半導体素子配置工程において、さらに、前記貫通孔に対応するように、導電性を有する導体柱を前記シート材上に配置する上記(3)に記載の半導体素子封止体の製造方法。
(5) 上記(1)ないし(3)のいずれかに記載の半導体素子封止体の製造方法により製造された半導体素子封止体を用意し、前記貫通孔に導電性を有する導体ポストを形成する導体ポスト形成工程と、
前記シート材の前記半導体素子とは反対の面側に、前記導体ポストに電気的に接続する配線を形成する配線形成工程と、
前記半導体素子とは反対側の面に、前記配線の一部が露出するように、開口部を備える被覆部を形成する被覆部形成工程と、
前記開口部で露出する前記配線に、前記バンプを電気的に接続するバンプ接続工程と、
前記半導体素子毎に対応するように、前記半導体素子封止体を個片化することにより、複数の半導体パッケージを一括して得る個片化工程とを有することを特徴とする半導体パッケージの製造方法。
(6) 上記(4)に記載の半導体素子封止体の製造方法により製造された半導体素子封止体を用意し、前記貫通孔に導電性を有する導体ポストを形成する導体ポスト形成工程と、
前記シート材の前記半導体素子とは反対の面側に、前記導体ポストに電気的に接続する配線を形成する配線形成工程と、
前記半導体素子とは反対側の面に、前記配線の一部が露出するように、開口部を備える被覆部を形成する被覆部形成工程と、
前記開口部で露出する前記配線に、前記バンプを電気的に接続するバンプ接続工程と、
前記導体柱の前記シート材と反対側の端部が露出するまで、前記封止部の前記シート材と反対側の面を研削および/または研磨する研削・研磨工程と、
前記半導体素子毎に対応するように、前記半導体素子封止体を個片化することにより、複数の半導体パッケージを一括して得る個片化工程とを有することを特徴とする半導体パッケージの製造方法。
(7) 前記導体ポスト形成工程において、前記導体ポストは、電解メッキ法により形成される上記(5)または(6)に記載の半導体パッケージの製造方法。
(8) 前記配線形成工程において、前記配線は、電解メッキ法により形成される上記(5)ないし(7)のいずれかに記載の半導体パッケージの製造方法。
(9) 前記導体ポストと前記バンプとは、前記シート材の面方向において、異なる位置に形成される上記(5)ないし(8)のいずれかに記載の半導体パッケージの製造方法。
本発明によれば、半導体素子を備える半導体パッケージを一括して複数製造する際の、工程数の削減を図ることができるので、半導体パッケージの生産性の向上が図られる。
さらに、半導体素子が備える電極パッドに接着剤等の不純物が付着してしまうのを的確に抑制または防止された状態で半導体パッケージを製造できるので、信頼性の高い半導体パッケージを得ることができる。
本発明の半導体パッケージの製造方法により製造された半導体パッケージが適用された半導体装置の一例を示す縦断面図である。 半導体パッケージを複数一括して製造する半導体パッケージの製造方法を説明するための縦断面図である。 半導体パッケージを複数一括して製造する半導体パッケージの製造方法を説明するための縦断面図である。 半導体パッケージを複数一括して製造する半導体パッケージの製造方法を説明するための縦断面図である。 封止部を形成する方法を説明するための縦断面図である。 封止部を形成する方法を説明するための縦断面図である。 半導体パッケージを複数一括して製造する半導体パッケージの製造方法を説明するための縦断面図である。 半導体パッケージを複数一括して製造する半導体パッケージの製造方法を説明するための縦断面図である。 従来技術により半導体パッケージを複数一括して製造する方法を説明するための縦断面図である。 従来技術により半導体パッケージを複数一括して製造する方法を説明するための縦断面図である。
以下、本発明の半導体素子封止体の製造方法および本発明の半導体パッケージの製造方法を添付図面に示す好適実施形態に基づいて詳細に説明する。
図1は、本発明の半導体パッケージの製造方法により製造された半導体パッケージが適用された半導体装置の一例を示す縦断面図である。なお、以下の説明では、図1中の上側を「上」、下側を「下」と言う。
図1に示す半導体装置30は、POP(Package On Package)型の半導体装置であり、パッケージ20と、このパッケージ20上に積層されたパッケージ10とを有している。
パッケージ(半導体パッケージ)10は、厚さ方向に貫通する貫通孔151を備えるインターポーザー(基板)15と、インターポーザー15上に配置された半導体素子(ダイ)16と、半導体素子16を封止する封止部(モールド部)17と、貫通孔151に設けられた導体ポスト14と、導体ポスト14に電気的に接続された配線13と、配線13に電気的に接続されたバンプ(端子)11と、配線13を被覆し、かつバンプ11を露出させるように設けられた被覆部12とを有している。
インターポーザー(基板)15は、半導体素子16を支持する基板であり、その平面視形状は、通常、正方形、長方形等の四角形とされる。このインターポーザー15には、その厚さ方向に貫通する複数(本実施形態では2つ)の貫通孔(スルーホール)151が形成されている。
半導体素子16は、図示しない電極パッドをその下面側に有しており、この電極パッドが貫通孔151に対応するようにインターポーザー15上に配置されている。
かかる位置に半導体素子16が配置された状態で、封止部17は、半導体素子16およびインターポーザー15の上面側をほぼ全て覆うように形成される。
貫通孔151には、導体ポスト14が設けられ、この導体ポスト14がその上側の端部で、半導体素子16が備える電極パッドと電気的に接続される。
また、インターポーザー15の下面には、所定形状に形成された配線13が設けられ、その一部が導体ポスト14の下側の端部と電気的に接続される。
さらに、配線13の下面には、球状体をなすバンプ11が電気的に接続されており、これにより、半導体素子16とバンプ11とが、電極パッド、導体ポスト14および配線13を介して電気的に接続される。
そして、バンプ11をその下側から露出させるための開口部121を備える被覆部12が配線13を被覆するように設けられている。
パッケージ(半導体パッケージ)20は、その上側でパッケージ10が積層されるパッケージであり、厚さ方向に貫通する貫通孔251を備えるインターポーザー(基板)25と、インターポーザー25上に配置された半導体素子(ダイ)26および導体柱28と、半導体素子26および導体柱28を封止する封止部(モールド部)27と、貫通孔251に設けられた導体ポスト24と、導体ポスト24に電気的に接続された配線23と、配線23に電気的に接続されたバンプ(端子)21と、配線23を被覆し、かつバンプ21を露出させるように設けられた被覆部22とを有している。
インターポーザー25は、半導体素子26および導体柱28を支持する基板であり、その平面視形状は、インターポーザー15と同様に、通常、正方形、長方形等の四角形とされる。このインターポーザー25には、その厚さ方向に貫通する複数(本実施形態では4つ)の貫通孔(スルーホール)251が形成されている。
半導体素子26および導体柱28は、それぞれ、半導体素子26がその下面側に有する電極パッドおよび導体柱28が貫通孔251に対応するように、インターポーザー15上に配置されている。
かかる位置に半導体素子26および導体柱28が配置された状態で、封止部27は、半導体素子26およびインターポーザー25の上面側がほぼ全て覆われ、かつ導体柱28の上面側の端部が露出するように形成される。
貫通孔251には、導体ポスト24が設けられ、この導体ポスト24は、その上側の端部で、半導体素子16が備える電極パッドまたは導体柱28と電気的に接続される。
また、インターポーザー25の下面には、所定形状に形成された配線23が設けられ、その一部が導体ポスト24の下側の端部と電気的に接続される。
さらに、配線23の下面には、球状体をなすバンプ21が電気的に接続されており、これにより、半導体素子26とバンプ21とが、電極パッド、導体ポスト24および配線23を介して電気的に接続される。また、導体柱28とバンプ21とが、導体ポスト24および配線23を介して電気的に接続される。
そして、バンプ21をその下側から露出させるための開口部221を備える被覆部22が配線23を被覆するように設けられている。
上記のような構成をなすパッケージ10およびパッケージ20を備える半導体装置30において、パッケージ10が有するバンプ11とパッケージ20が有する導体柱28とが接続されることにより、半導体素子16と半導体素子26とが電気的に接続される。
かかる構成の半導体装置30は、互いに異なる機能を有する半導体素子16および半導体素子26をそれぞれ備えるパッケージ10およびパッケージ20が積層されており、パッケージ(半導体素子)の組み合わせの自由度が高く、汎用性が高いといった利点を有する。
以上のような半導体装置30は、パッケージ10およびパッケージ20をそれぞれ用意し、パッケージ10を上側に、パッケージ20を下側に配置した状態で、導体柱28と、バンプ11とを接続することにより製造されるが、これらパッケージ10およびパッケージ20の製造に、本発明の半導体パッケージの製造方法が適用される。
すなわち、パッケージ10およびパッケージ20の製造には、平板状をなすシート材を用意し、このシート材の厚さ方向に複数の貫通孔を形成する貫通孔形成工程と、貫通孔に半導体素子が備える電極パッドが対応するように、複数の半導体素子をシート材上に配置する半導体素子配置工程と、半導体素子が配置されている側の面に、シート材と半導体素子とを覆うように封止して封止部を形成することにより半導体素子封止体を得る封止部形成工程と、貫通孔に導電性を有する導体ポストを形成する導体ポスト形成工程と、シート材の半導体素子とは反対の面側に、導体ポストに電気的に接続する配線を形成する配線形成工程と、半導体素子とは反対側の面に、配線の一部が露出するように、開口部を備える被覆部を形成する被覆部形成工程と、開口部で露出する前記配線に、バンプを電気的に接続するバンプ接続工程と、半導体素子毎に対応するように、半導体素子封止体を個片化することにより、複数の半導体パッケージを一括して得る個片化工程とを有する本発明の半導体パッケージの製造方法が適用される。
以下、本発明の半導体パッケージの製造方法を用いて、パッケージ10およびパッケージ20をそれぞれ製造する場合について詳述する。
<パッケージ10の製造>
まず、パッケージ10を製造する方法について説明する。
図2〜図4は、半導体パッケージ10を複数一括して製造する半導体パッケージの製造方法を説明するための縦断面図、図5、図6は、封止部17を形成する方法を説明するための縦断面図である。なお、以下の説明では、図2〜図6中の上側を「上」、下側を「下」と言う。
[1]まず、図2(a)に示すような、平板状をなすシート材15’を用意し、このシート材15’に、その厚さ方向に貫通する貫通孔151を形成する(図2(b)参照。;貫通孔形成工程)。
なお、この貫通孔151は、次工程[2]において、半導体素子16をシート材15’上に配置した際に、半導体素子16が備える電極パッドの位置に対応する位置に形成される。
また、シート材15’は、その厚さ方向に切断して個片化することにより、半導体パッケージ10が有するインターポーザー(基板)15となり、半導体素子16を支持する機能を発揮するものである。
このシート材15’は、半導体素子16を支持し得る程度の硬度を有するものであればよく、コア材で構成されるコア基板、ビルドアップ材で構成されるビルドアップ基板のようなリジット基板(硬性基板)またはフレキシブル基板(可撓性基板)の何れであってもよいが、これらの中でも、特に、ビルドアップ基板であるのが好ましい。ビルドアップ基材は、特に、加工性に優れることから好ましく用いられる。
コア基板としては、特に限定されないが、例えば、主として、シアネート樹脂、エポキシ樹脂、ビスマレイミド−トリアジン樹脂のような熱硬化性樹脂等で構成されるものが挙げられる。これらの中でも、シアネート樹脂を主材料として構成されているものが好ましく用いられる。かかる構成材料で構成されるシート材15’は、優れた機械的強度を有するものである。
シアネート樹脂としては、例えば、ハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得られたものが挙げられる。具体的には、例えば、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂等のビスフェノール型シアネート樹脂等が挙げられる。
なお、エポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂のようなビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂のようなノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂のようなアリールアルキレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂およびフルオレン型エポキシ樹脂等が挙げられる。
コア基板として、上記のような熱硬化性樹脂を用いる場合、コア基板としては、ガラス繊維織布に硬化前の熱硬化性樹脂を含浸させた後、この熱硬化性樹脂を硬化させることにより得られたものを用いるのが好ましい。これにより、シート材15’(コア基板)は、より優れた機械的強度を発揮するものとなる。
ビルドアップ材料としては、特に限定されないが、例えば、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂のような熱硬化性樹脂と、硬化剤と、無機充填材とを含有する樹脂組成物等の硬化物を主材料として構成されるものが挙げられる。
かかる構成の樹脂組成物の中でも、熱硬化性樹脂として、下記一般式(1)で表わされる共重合体エポキシ樹脂を含むものが好ましく用いられる。このような樹脂組成物の硬化物で構成されるシート材15’は、優れた機械的強度を有するものである。また、シート材15’は、本工程[1]において、貫通孔151が形成されるが、微細な形状を有する貫通孔151を形成する際の加工性にも優れる。
Figure 2010219450
[式中、Arは縮合環芳香族炭化水素基を、Xは水素、またはエポキシ基(グリシジルエーテル基)を、Rは、水素、メチル基、エチル基、プロピル基、ブチル基、フェニル基、およびベンジル基の中から選択される1種を表す。nは1以上の整数であり、p、qは0以上の整数であり、またp、qの値は、繰り返し単位毎に同一でも、異なっていてもよい。]
なお、前記共重合体エポキシ樹脂の縮合環芳香族炭化水素基[Ar]は、下記式(Ar1)〜(Ar4)で表される構造ののうち、いずれかであるのが好ましい。
Figure 2010219450
[式中、Rは、水素原子、メチル基、エチル基、プロピル基、ブチル基、フェニル基、およびベンジル基の中から選択される1種を表す。]
なお、前記共重合体エポキシ樹脂の含有量は、特に限定されないが、硬化物(第1のシート材25’)中において、3〜42重量%程度であるのが好ましく、5〜35重量%程度であるのがより好ましい。
また、樹脂組成物中には、前記共重合体エポキシ樹脂の他に、さらに前記共重合体エポキシ樹脂とは異なる他のエポキシ樹脂を含有してもよい。他のエポキシ樹脂としては、特に限定されないが、例えば、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等が挙げられる。
硬化剤は、特に限定されないが、例えば、1−ベンジル−2−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、2−エチル−4−メチルイミダゾールのようなイミダゾール化合物、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト(II)、トリスアセチルアセトナートコバルト(III)等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2,2,2]オクタン等の3級アミン類、フェノール、ビスフェノールA、ノニルフェノール等のフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸等の有機酸、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて1種類を単独で用いることもできるし、これらの誘導体も含めて2種類以上を併用してもよい。
無機充填材としては、特に限定されないが、例えば、タルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素等の窒化物、チタン酸ストロンチウム、チタン酸バリウム等のチタン酸塩等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
無機充填材の粒径は、特に限定されないが、平均粒子径が1.2μm以下であることが好ましく、平均粒径が0.01〜1.0μm程度であるのがより好ましい。
また、無機充填材の含有量は、硬化物(第1のシート材25’)中において、0〜85重量%程度であるのが好ましく、30〜65重量%程度であるのがより好ましい。
前記樹脂組成物は、シアネート樹脂及び/又はそのプレポリマーを含有することが好ましい。
前記シアネート樹脂及び/又はそのプレポリマー樹脂としては、特に限定されないが、例えば、ハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。また、このようにして調製された市販品を用いることもできる。
前記シアネート樹脂及び/又はそのプレポリマーを用いることにより、シート材15’の弾性率を向上させることができる。また、シアネート樹脂(特にノボラック型シアネート樹脂)は、剛直な化学構造を有するため、耐熱性に優れており、ガラス転移温度以上でも弾性率の低下が小さく、高温においても高弾性率を維持することができる。さらに、硬化反応によって水酸基などの分極率の大きな官能基が生じないため、誘電特性においても優れたものとすることができる。
前記シアネート樹脂及び/又はそのプレポリマーの中でも、下記一般式(3)で表されるノボラック型シアネート樹脂が好ましい。これにより、前記効果に加えて、シート材15’のガラス転移温度をさらに高くすることができるとともに、硬化後の絶縁樹脂層の難燃性をより向上させることができる。
Figure 2010219450
前記シアネート樹脂及び/又はそのプレポリマーの含有量は、特に限定されないが、樹脂組成物の5〜50重量%であることが好ましく、さらに好ましくは10〜40重量%である。これにより、微細な形状を有する貫通孔151を形成する際の加工性により優れたものとなる。
なお、樹脂組成物中には、樹脂の相溶性、安定性、作業性等の各種特性向上のため、各種添加剤、例えば、レベリング剤、消泡剤、酸化防止剤、顔料、染料、消泡剤、難燃剤、紫外線吸収剤、イオン捕捉剤、非反応性希釈剤、反応性希釈剤、揺変性付与剤、増粘剤等を添加するようにしてもよい。
フレキシブル基板としては、例えば、ポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリテトラフルオロエチレン(PTFE)、ポリイミドベンゾオキサゾール(PIBO)、液晶ポリマーのような熱可塑性樹脂等で構成されるものが挙げられる。
また、シート材15’に対する貫通孔151の形成は、如何なる方法を用いてもよいが、例えば、I:シート材15’の貫通孔151を形成しない領域にマスクを形成し、このマスクを用いて、シート材15’をエッチングして貫通孔151を形成する方法、II:シート材15’の貫通孔151を形成する領域にレーザーを選択的に照射して貫通孔151を形成する方法等が挙げられるが、IIの方法を用いるのが好ましい。IIの方法によれば、微細な形状の貫通孔151を比較的容易に形成することができる。
なお、Iの方法において、シート材15’をエッチングする方法としては、例えば、プラズマエッチング、リアクティブエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法や、ウェットエッチング等の化学的エッチング法が挙げられる。
また、IIの方法において用いられるレーザーの種類としては、例えば、Ne−Heレーザー、YAGレーザー、YVOレーザー、エキシマレーザー等が挙げられる。
[2]次に、半導体素子16をシート材15’上に配置(載置)する(図2(c)参照。;半導体素子配置工程)。
この際、半導体素子16は、前記工程[1]において形成された貫通孔151の位置に、半導体素子16が有する電極パッド(図示せず)が対応する位置に配置される。
なお、本工程においてシート材15’上に配置される半導体素子16を、予め評価試験を行い良品と判断されたもの選定する構成とすることにより、本実施形態で一括して製造されるパッケージ10の歩留まりの向上を図ることができる。
また、半導体素子16は、シート材15’上に固定されていても固定されていなくてもよいが、エポキシ系接着剤等の接着剤により固定されているのが好ましい。これにより、次工程[3]において、半導体素子16を封止部17で封止する際に、半導体素子16の位置ずれが生じてしまうのを効果的に防止することができる。
[3]次に、シート材15’の上面、すなわち半導体素子16が配置されている側の面を、シート材15’と半導体素子16とを覆うように封止部17を形成する(図2(d)参照。;封止部形成工程)。
これにより、シート材15’と半導体素子16とがシート材15’の上面側で封止部17により封止された半導体素子封止体170が得られる。
なお、上記の貫通孔形成工程[1]、半導体素子配置工程[2]および封止部形成工程[3]により、複数の貫通孔151が形成されたシート材15’と、このシート材15’上に配置され少なくとも1つの電極パッドを有する複数の半導体素子16と、この半導体素子16を封止する封止部17とを有する半導体素子封止体170が製造される、本発明の半導体素子封止体の製造方法が構成される。
封止部17を形成する方法としては、特に限定されないが、例えば、顆粒状のエポキシ樹脂組成物を溶融させた状態で、シート材15’および半導体素子16を覆うようにシート材15’の上面に供給した後、この溶融状態のエポキシ樹脂組成物を圧縮成形する方法が挙げられる。かかる方法によれば、半導体素子16をシート材15’上において容易かつ高密度に封止部17で封止することができる。
また、本実施形態のように、エポキシ樹脂組成物で構成される封止部17によりシート材15’上に配置された半導体素子16を取り囲むようにして半導体素子16を封止する構成とすることにより、シート材15’と封止部17との間での熱線膨張係数の差を小さく設定することができる。これにより、パッケージ20上に得られたパッケージ10を積層して半導体装置30を製造する際には、バンプ11を溶融・固化する半田リフロー工程を経ることになるが、この半田リフロー工程において、シート材15’と封止部17との間で反りが生じ、これに起因して、これら同士の間で剥離が生じてしまうのを的確に抑制または防止することができる。
以下、かかる方法により、封止部17を形成する場合について詳述する。
[3−1]まず、エポキシ樹脂組成物を瞬時に下型キャビティ504内に供給することができるシャッター等の樹脂材料供給機構を備えた樹脂材料供給容器502上に、振動フィーダー501等の搬送手段を用いて顆粒状のエポキシ樹脂組成物503を一定量搬送し、これにより、顆粒状のエポキシ樹脂組成物503が入れられた樹脂材料供給容器502を用意する(図5参照。)。
この際、樹脂材料供給容器502における顆粒状のエポキシ樹脂組成物503の計量は、樹脂材料供給容器502の下に設置した計量手段により行われる。
ここで、顆粒状のエポキシ樹脂組成物503は、その構成材料として、エポキシ樹脂を含有するものである。
エポキシ樹脂としては、例えば、1分子内にエポキシ基を2個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量および分子構造を特に限定するものではない。具体的には、ビフェニル型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂等の結晶性エポキシ樹脂;クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂;フェニレン骨格含有フェノールアラルキル型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂、フェニレン骨格含有ナフトールアラルキル型エポキシ樹脂等のフェノールアラルキル型エポキシ樹脂;トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の3官能型エポキシ樹脂;ジシクロペンタジエン変性フェノール型エポキシ樹脂、テルペン変性フェノール型エポキシ樹脂等の変性フェノール型エポキシ樹脂;トリアジン核含有エポキシ樹脂等の複素環含有エポキシ樹脂等が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。
また、エポキシ樹脂組成物503は、その構成材料として、硬化剤を含有しているのが好ましい。
硬化剤としては、エポキシ樹脂と反応して硬化させるものであればよく、特に限定されるものではないが、例えば、エチレンジアミン、トリメチレンジアミン、テトラメチレンジアミン、ヘキサメチレンジアミン等の炭素数2〜20の直鎖脂肪族ジアミン、メタフェニレンジアミン、パラフェニレンジアミン、パラキシレンジアミン、4,4’−ジアミノジフェニルメタン、4,4’−ジアミノジフェニルプロパン、4,4’−ジアミノジフェニルエーテル、4,4’−ジアミノジフェニルスルホン、4,4’−ジアミノジシクロヘキサン、ビス(4−アミノフェニル)フェニルメタン、1,5−ジアミノナフタレン、メタキシレンジアミン、パラキシレンジアミン、1,1−ビス(4−アミノフェニル)シクロヘキサン、ジシアノジアミド等のアミノ類;アニリン変性レゾール樹脂やジメチルエーテルレゾール樹脂等のレゾール型フェノール樹脂;フェノールノボラック樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂;フェニレン骨格含有フェノールアラルキル樹脂、ビフェニレン骨格含有フェノールアラルキル樹脂等のフェノールアラルキル樹脂;ナフタレン骨格やアントラセン骨格のような縮合多環構造を有するフェノール樹脂;ポリパラオキシスチレン等のポリオキシスチレン;ヘキサヒドロ無水フタル酸(HHPA)、メチルテトラヒドロ無水フタル酸(MTHPA)等の脂環族酸無水物、無水トリメリット酸(TMA)、無水ピロメリット酸(PMDA)、ベンゾフェノンテトラカルボン酸(BTDA)等の芳香族酸無水物等を含む酸無水物等;ポリサルファイド、チオエステル、チオエーテル等のポリメルカプタン化合物;イソシアネートプレポリマー、ブロック化イソシアネート等のイソシアネート化合物;カルボン酸含有ポリエステル樹脂等の有機酸類が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。
また、これらの中でも、半導体素子16を封止するための封止部17の構成材料に用いる硬化剤としては、耐湿性、信頼性等の観点から、1分子内に少なくとも2個のフェノール性水酸基を有する化合物が好ましく用いられる。かかる硬化剤としては、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂;レゾール型フェノール樹脂;ポリパラオキシスチレン等のポリオキシスチレン;フェニレン骨格含有フェノールアラルキル樹脂、ビフェニレン骨格含有フェノールアラルキル樹脂等が挙げられる。
また、エポキシ樹脂組成物503は、その構成材料として、無機充填材を含有しているものを用いることができる。
無機充填材としては、特に限定されず、例えば、溶融破砕シリカ、溶融球状シリカ、結晶シリカ、2次凝集シリカ等のシリカ;アルミナ;チタンホワイト;水酸化アルミニウム;タルク;クレー;マイカ;ガラス繊維等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの中でも、特に溶融球状シリカが好ましい。また、粒子形状は限りなく真球状であることが好ましい。さらに、粒子の大きさの異なるものを混合することにより無機充填量を多くすることができるが、その粒径としては、下型キャビティ504内での半導体素子16の周辺への充填性を考慮すると0.01μm以上、150μm以下であることが好ましい。
また、エポキシ樹脂組成物503は、その構成材料として、硬化促進剤を含有しているのが好ましい。
硬化促進剤としては、特に限定されず、例えば、1,8−ジアザビシクロ(5,4,0)ウンデセン−7等のジアザビシクロアルケン及びその誘導体;トリブチルアミン、ベンジルジメチルアミン等のアミン系化合物;2−メチルイミダゾール等のイミダゾール化合物;トリフェニルホスフィン、メチルジフェニルホスフィン等の有機ホスフィン類;テトラフェニルホスホニウム・テトラフェニルボレート、テトラフェニルホスホニウム・テトラ安息香酸ボレート、テトラフェニルホスホニウム・テトラナフトイックアシッドボレート、テトラフェニルホスホニウム・テトラナフトイルオキシボレート、テトラフェニルホスホニウム・テトラナフチルオキシボレート等のテトラ置換ホスホニウム・テトラ置換ボレート;ベンゾキノンをアダクトしたトリフェニルホスフィン等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
さらに、エポキシ樹脂組成物503は、上記の構成材料の他に、必要に応じて、γ−グリシドキシプロピルトリメトキシシラン等のカップリング剤;カーボンブラック等の着色剤;天然ワックス、合成ワックス、高級脂肪酸もしくはその金属塩類、パラフィン、酸化ポリエチレン等の離型剤;シリコーンオイル、シリコーンゴム等の低応力剤;ハイドロタルサイト等のイオン捕捉剤;水酸化アルミニウム等の難燃剤;酸化防止剤等の各種添加剤を含有していてもよい。
また、顆粒状のエポキシ樹脂組成物503は、JIS標準篩を用いて篩分により測定した粒度分布における、2mm以上の粗粒の割合が全樹脂組成物に対して3質量%以下であることが好ましく、1質量%以下であることがより好ましい。これは、粒子サイズが大きくなるほどその質量、体積とも大きくなることから、サイズの大きな粒子の割合が多いほど、秤量時の秤量精度が低下し、圧縮成形後の封止部17の品質低下の一因となったり、振動フィーダー501や樹脂材料供給容器502等の供給口での詰まり等の問題が生じたりする。これに対して、上述した上限値以下の範囲とすると、良好な秤量精度が得られることで半導体装置における品質の低下を引き起こす恐れが低くなり、さらに、前記供給口での詰まり等の問題を生じる恐れも低くなるためである。また、2mm以上の粗粒の割合の下限値については、特に限定するものではなく、0質量%であってもよい。
また、顆粒状のエポキシ樹脂組成物503は、安定した秤量精度を得るため、JIS標準篩を用いて篩分により測定した粒度分布における、106μm未満の微粉の割合が全樹脂組成物に対して5質量%以下であることが好ましく、3質量%以下であることがより好ましい。このことは、106μm未満の微粉が、顆粒状のエポキシ樹脂組成物503の保管中における固着、顆粒状のエポキシ樹脂組成物503の搬送経路上での粒子同士の固着や搬送装置への付着を生じ、搬送不良の原因となり、連続生産性や生産のタクトタイムに支障をきたしたりする。これに対して、上述した上限値以下の範囲とすると、粒子同士の固着や搬送装置への付着がほとんどなく、良好な連続生産性や安定した生産性が得られる。また、粒径が106μm未満の微粉の割合の下限値については、特に限定されるものではなく、0質量%であってもよい。
なお、顆粒状のエポキシ樹脂組成物503の粒度分布を測定する方法としては、例えば、ロータップ型篩振動機に備え付けた目開き2.00mmおよび106μmのJIS標準篩を用い、これらの篩を20分間に亘って振動(ハンマー打数:120回/分)させながら40gの試料を篩に通して分級し、分級前の試料質量に対する2.00mmの篩に残る粗粒の質量%、106μmの篩を通過する微粉の質量%を求める方法が、実際の圧縮成形に必要な特性を体現できるので好ましい。なお、この方法の場合、アスペクト比の高い粒子(短径は篩の目開きより小さく、長径は大きいもの)は、それぞれの篩を通過する可能性があるが、便宜上、一定の方法により分級した成分の質量%により、顆粒状の樹脂組成物の粒度分布と定義する。
また、顆粒状のエポキシ樹脂組成物503は、顆粒密度D1と硬化後の硬化物比重D2の比D1/D2が0.88〜0.95程度であることが好ましく、0.90〜0.94程度であることがより好ましい。このような下限値以上とすると、粒子内部の空隙率が高くなり過ぎることがなく、圧縮成形時における封止部17内でのボイドの発生等の問題が生じるおそれが低い。また、上述した上限値以下とすると、顆粒密度が高くなり過ぎることがなく、振動フィーダー501等の搬送手段による搬送時に顆粒の移動速度が遅くなる問題もない。移動速度が遅くなると停滞する恐れがあり、それによる固着、つまり等の問題が生じる。さらに、顆粒状のエポキシ樹脂組成物503の顆粒密度D1としては、1.95以下であることが好ましく、1.90以下であることがより好ましい。このような上限値以下とすると、良好な搬送性が得られる。また、顆粒状のエポキシ樹脂組成物503の顆粒密度D1の下限値としては、特に限定されるものではないが、粒子内部の空隙率が高くなり過ぎない範囲となる1.75以上とすることが好ましい。
顆粒密度D1の測定方法としては、取扱し易いように顆粒状の樹脂組成物を32メッシュ(目開き500μm)のJIS標準篩にて篩分後、篩上の顆粒状の樹脂組成物約5gを0.1mgまで秤量したものを試料とする。ピクノメータ(容量50cc)を蒸留水で満たし、さらに界面活性剤を数滴添加した後、蒸留水と界面活性剤の入ったピクノメータの質量を測定する。次いで、ピクノメータに試料をいれ、蒸留水と界面活性剤と試料の入ったピクノメータ全体の質量を測定し、以下の式(1)にしたがって算出する。
顆粒密度(g/ml)=(Mp×ρw)/(Mw+Mp−Mt) ・・・(1)
ρw:測定時の温度における蒸留水の密度(g/ml)
Mw:蒸留水を満たし、さらに界面活性剤を数滴添加したピクノメータの質量(g)
Mp:試料の質量(g)
Mt:蒸留水と界面活性剤と試料をいれたピクノメータの質量(g)
なお、界面活性剤は蒸留水と試料の濡れを高め、気泡の巻き込みを極小にするために用いる。使用可能な界面活性剤は特に制限がなく、気泡の巻き込みがなくなるような材料を選択すればよい。
また、硬化物比重D2の測定方法としては、より簡便な方法であるトランスファー成形による硬化物比重の測定方法を用いる。具体的には、顆粒状のエポキシ樹脂組成物503を一旦所定の寸法のタブレットに打錠し、トランスファー成形機を用い、金型温度175±5℃、注入圧力7MPa、硬化時間120秒で、直径50mm×厚さ3mmの円盤を成形し、質量、体積を求め成形材料の硬化物比重を算出する方法が挙げられる。
[3−2]次に、圧縮成形金型の上型と下型の間に、顆粒状のエポキシ樹脂組成物503が入れられた樹脂材料供給容器502を設置するとともに、前記工程[2]において形成された、半導体素子16が配置されたシート材15’を、クランプ、吸着のような固定手段により圧縮成型金型の上型に、半導体素子16が下側になるようにして固定する(図示せず。)。
[3−3]次に、樹脂材料供給容器502の底面を構成するシャッター等の樹脂材料供給機構により、秤量された顆粒状のエポキシ樹脂組成物503を下型が備える下型キャビティ504内へ供給する(図6参照。)。
これにより、顆粒状のエポキシ樹脂組成物503は、下型キャビティ504内で所定温度に加熱され、その結果、溶融される。
[3−4]次に、樹脂材料供給容器502を圧縮成形金型の上型と下型の間から搬出した後、上型と下型との距離を接近させることにより型締めを行うことにより、溶融したエポキシ樹脂組成物が半導体素子16を取り囲むように下型キャビティ504内に充填させる。さらに、溶融したエポキシ樹脂組成物を硬化させることにより封止部17を形成して、シート材15’上に配置された半導体素子16を封止する。
なお、この際、下型キャビティ504内は、減圧下であるのが好ましい。これにより、エポキシ樹脂組成物による充填率をより向上させることができる。
[3−5]次に、所定時間放置した後、圧縮成形金型の上型と下型とを離間することにより圧縮成型金型を開き、固定手段を解放することにより、封止部17が形成されたシート材15’を取り出す。
以上のようにして、シート材15’の上面に、シート材15’と半導体素子16とを覆う封止部17が形成され、その結果、半導体素子封止体170が得られる。
[4]次に、貫通孔151に、導電性を有する導体ポスト14を形成する(導体ポスト形成工程)。
この導体ポスト14を形成する方法としては、特に限定されず、例えば、I:電解メッキ法、無電解メッキ法のようなメッキ法を用いて導体ポスト14を形成する方法、II:導電性材料を含有する液状材料を貫通孔151に供給し乾燥・固化することにより導体ポスト14を形成する方法等が挙げられるが、Iの方法、特に電解メッキ法を用いて導体ポスト14を形成するのが好ましい。電解メッキ法によれば、半導体素子16が有する電極パッドおよび次工程[5]で形成する配線13に対して、優れた密着性を発揮する導体ポスト14を容易かつ確実に形成することができる。
以下、電解メッキ法を用いて導体ポスト14を形成する方法について説明する。
[4−1]まず、図2(e)に示すように、シート材15’の上面側、すなわちシート材15’の半導体素子16とは反対側に、シート材15’の上面、貫通孔151の内面および貫通孔151から露出する電極パッドを覆うように一体的に、導電性を有するシード層141を形成する。
このシード層141は、例えば、Cu/Ti膜で構成され、スパッタリング法等の気相成膜法を用いて、まず、Ti膜を形成した後、このTi膜上にCu膜を形成することにより得ることができる。
なお、本図2(e)から、図2(a)〜図2(d)とは異なり、シート材15’と半導体素子16との位置を上下入れ替えて記載している。
[4−2]次いで、図2(f)に示すように、導体ポスト14を形成しない領域すなわち貫通孔151を除く領域にマスク(レジスト層)142を形成する。
このマスク142の形成は、感光性材料を含有する液状材料を塗布法等を用いてシード層141上に供給し、次に、形成すべき導体ポスト14の形状に対応するフォトマスクを介して露光した後、現像液で現像することにより形成することができる。
なお、本工程で用いられる、感光性材料としては、ネガ型の感光性材料およびポジ型の感光性材料の何れであってもよい。
[4−3]次いで、シード層141を電極として用いた電解メッキ法により、導体ポスト14を形成する(図3(a)参照。)。
ここで、前記工程[4−2]により、貫通孔151がマスク142から選択的に露出するようにマスク142が形成されているため、本工程において、導体ポスト14を、貫通孔151を埋めるように選択的に形成することができる。
導体ポスト14を構成する金属としては、特に限定されず、例えば、Cu、Cu系合金、Ni、Ni系合金、Au等が挙げられる。
なお、導体ポスト14は、図3(a)に示すように、貫通孔151のほぼ全てを埋めるように形成されている必要はなく、少なくとも貫通孔151の内面および電極パッドを覆うように形成されていればよい。
[4−4]次いで、シード層141上に形成されたマスク142を除去する(図3(b)参照。)。
このマスク142の除去は、プラズマエッチング、リアクティブエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうち1種または2種以上を組み合わせて行うことができるが、具体的には、マスク142をアルカリ現像液で膨潤・溶解し除去する方法が好ましく用いられる。
なお、次工程[5]において配線13を電解メッキ法を用いて形成する場合には、このマスク142の除去の際に、シード層141を除去することなくシート材15’上に残存させておく。
以上のような工程を経て、貫通孔151内に導体ポスト14が形成される。
[5]次に、シート材15’の上面側、すなわちシート材15’の半導体素子16とは反対の面側に、導体ポスト14に電気的に接続するように、所定形状にパターニングされた配線13を形成する(配線形成工程)。
この配線13を形成する方法としては、前記工程[4]で説明した導体ポスト14を形成する方法と同一のものを用いることができ、導体ポスト14を形成する場合と同様に電解メッキ法を用いるのが好ましい。
以下、電解メッキ法を用いて配線13を形成する方法について説明する。
[5−1]まず、図3(c)に示すように、シート材15’の上面側、すなわち本実施形態ではシード層141の上面の配線13を形成しない領域にマスク132を形成する。
このマスク132の形成には、前記工程[4−2]においてマスク142を形成する方法として説明したのと同様の方法が用いられる。
[5−2]次いで、電解メッキ法により配線13を形成する(図3(d)参照。)。
ここで、本工程[5−2]において、配線13を電解メッキ法により形成する場合には、前述のように、シード層141を除去することなくシート材15’の上面に残存させていることから、このシード層141を電極として用いて、電解メッキ法により配線13を形成することができる。
なお、配線13を構成する金属としては、特に限定されず、導体ポスト14を構成する金属として挙げたのと同様のものを用いることができる。さらに、導体ポスト14と配線13との構成材料は、同一であっても、異なっていてもよい。
[5−3]次いで、図4(a)に示すように、シード層141上に形成されたマスク132を除去した後、図4(b)に示すように、シート材15’の上面でマスク132の除去により露出するシード層141を除去する。
これらマスク132およびシード層141の除去は、それぞれ、前記工程[4−4]において説明したのと同様の方法を用いることができる。これらの中でも、マスク132の除去には、マスク132をアルカリ現像液で膨潤・溶解して除去する方法、シード層141の除去には、エッチング液を用いてシード層141を除去する方法が好ましく用いられる。
以上のような工程を経て、シート材15’の上面に所定形状に形成された配線13を、導体ポスト14に電気的に接続された状態で形成することができる。
[6]次に、図4(c)に示すように、シート材15’の上面側、すなわちシート材15’の半導体素子16とは反対の面側に、配線13の一部が露出するように、開口部121を備える被覆部12を形成する(被覆部形成工程)。
なお、この開口部121は、次工程[7]において、バンプ11を形成する位置に対応するように形成される。
また、開口部121から露出する配線13上には、被覆層(アンダー・バリア・メタル層(UBM層))を形成するのが好ましい。これにより、例えば、配線13がCuや、Cu系合金で構成される場合には、配線13からバンプ11に対するCu原子の溶出を的確に抑制または防止することができる。
このような、被覆層は、通常、主としてNiで構成される下層上に、主としてAuで構成される上層を積層した積層体で構成され、例えば、無電解メッキ法を用いて形成される。
この被覆部12の形成は、感光性を有する絶縁性材料を含有する液状材料(ワニス)を塗布法等を用いてシート材15’の上面側に供給し、次いで、形成すべき開口部121の形状に対応するフォトマスクを介して露光した後、現像液(エッチング液)で開口部121とすべき領域を除去することにより形成される。
ここで、本工程において用いられる、感光性を有する絶縁性材料としては、特に限定されないが、優れた密着性、厚さ均一性および段差埋め込み性を有するものとして、例えば、以下に示すものが好適に用いられる。
まず、アルカリ可溶性樹脂と感光剤とを含有するアルカリ可溶系樹脂組成物が、感光性を有する絶縁性材料として好適に用いられる。
アルカリ可溶性樹脂としては、例えば、クレゾール型ノボラック樹脂、ヒドロキシスチレン樹脂、メタクリル酸樹脂、メタクリル酸エステル樹脂等のアクリル系樹脂、水酸基、カルボキシル基等を含む環状オレフィン系樹脂、ポリアミド系樹脂等が挙げられる。これらの中でもポリアミド系樹脂が好ましく、具体的にはポリベンゾオキサゾール構造およびポリイミド構造の少なくとも一方を有し、かつ主鎖または側鎖に水酸基、カルボキシル基、エーテル結合またはエステル結合を有する樹脂、ポリベンゾオキサゾール前駆体構造を有する樹脂、ポリイミド前駆体構造を有する樹脂、ポリアミド酸エステル構造を有する樹脂等が挙げられる。このようなポリアミド系樹脂としては、例えば下記一般式(4)で示されるポリアミド系樹脂を挙げることができる。
Figure 2010219450
前記一般式(4)で示されるポリアミド系樹脂は、例えばXの構造を有するジアミン、ビス(アミノフェノール)またはジアミノフェノール等から選ばれる化合物と、Yの構造を有するテトラカルボン酸無水物、トリメリット酸無水物、ジカルボン酸またはジカルボン酸ジクロライド、ジカルボン酸誘導体、ヒドロキシジカルボン酸、ヒドロキシジカルボン酸誘導体等から選ばれる化合物とを反応して得られる。なお、ジカルボン酸の場合には反応収率等を高めるため、1−ヒドロキシ−1,2,3−ベンゾトリアゾール等を予め反応させた活性エステルの型のジカルボン酸誘導体を用いてもよい。
前記一般式(4)で示されるポリアミド樹脂を、例えば150〜400℃で加熱すると脱水閉環し、ポリイミド、ポリベンゾオキサゾール、または両者の共重合体という形で耐熱性樹脂が得られる。
前記一般式(4)で示されるXは環状化合物基であり、例えばベンゼン環、ナフタレン環等の芳香族化合物、ビスフェノール類、ピロール類、フラン類等の複素環式化合物等が挙げられる。
は、水酸基または−O−Rであり、Rが炭素数1〜15の有機基または窒素含有環状化合物である。Rの具体例としては、ホルミル基、メチル基、エチル基、プロピル基、イソプロピル基、ターシャリーブチル基、ターシャリーブトキシカルボニル基、フェニル基、ベンジル基、テトラヒドロフラニル基、テトラヒドロピラニル基等が挙げられる。
上記Rは、水酸基のアルカリ水溶液に対する溶解性を調節する目的で用いられる。
また、Rとして窒素含有環状化合物を用いても良い。これにより、金属配線(特に銅配線)等との密着性に優れる。この前記窒素含有環状化合物としては、例えば(1H−テトラゾル−5−イル)アミノ基、1−(1H−テトラゾル−5−イル)メチル−アミノ基、3−(1H−テトラゾル−5−イル)ベンズ−アミノ基等が挙げられる。
前記一般式(4)で示されるYは、環状化合物基であり、前記Xと同様のものが挙げられ、例えばベンゼン環、ナフタレン環等の芳香族化合物、ビスフェノール類、ピロール類、フラン類、ピリジン類等の複素環式化合物等が挙げられる。
前記一般式(4)で示すように、Yには、Rが0〜4個結合される。
は、水酸基、カルボキシル基、−O−R、−COORであり、それぞれ同じであっても異なっていても良い。Rが炭素数1〜15の有機基または窒素含有環状化合物である。Rの具体例としては、ホルミル基、メチル基、エチル基、プロピル基、イソプロピル基、ターシャリーブチル基、ターシャリーブトキシカルボニル基、フェニル基、ベンジル基、テトラヒドロフラニル基、テトラヒドロピラニル基等が挙げられる。
但し、Rとして水酸基が無い場合、Rの少なくとも1つはカルボキシル基でなければならない。また、Rとしてカルボキシル基が無い場合、Rの少なくとも1つは水酸基でなければならない。
上記Rは、水酸基のアルカリ水溶液に対する溶解性を調節する目的で用いられる。
また、前記アルカリ可溶性樹脂の側鎖および他方の末端の少なくとも一方は、窒素含有環状化合物で置換されているのが好ましい。これにより、被覆部12の配線13に対する密着性を向上させることができる。
前記窒素含有環状化合物としては、例えば1−(5−1H−トリアゾイル)メチルアミノ基、3−(1H−ピラゾイル)アミノ基、4−(1H−ピラゾイル)アミノ基、5−(1H−ピラゾイル)アミノ基、1−(3−1H−ピラゾイル)メチルアミノ基、1−(4−1H−ピラゾイル)メチルアミノ基、1−(5−1H−ピラゾイル)メチルアミノ基、(1H−テトラゾル−5−イル)アミノ基、1−(1H−テトラゾル−5−イル)メチル−アミノ基、3−(1H−テトラゾル−5−イル)ベンズ−アミノ基等が挙げられる。
また、アルカリ可溶系樹脂組成物は、感光剤を含有する。これにより、紫外線等の照射によりアルカリ可溶系樹脂に化学反応が生じ、これに起因してアルカリ水溶液に溶解しやすくなり、溶解度の差異を設けることができる。
また、前記感光剤としては、特に限定されないが、例えば、フェノール化合物と1,2−ナフトキノン−2−ジアジド−5−スルホン酸または1,2−ナフトキノン−2−ジアジド−4−スルホン酸とのエステルが挙げられる。
前記感光剤の含有量は、アルカリ可溶系樹脂組成物全体の1〜50重量%が好ましく、特に5〜30重量%が好ましい。含有量が前記範囲内であると、特に感度に優れる。
また、アルカリ可溶系樹脂組成物には、必要によりレベリング剤、シランカップリング剤、チタネート系カップリング剤等のカップリング剤およびそれらの各反応物等の添加剤を添加することができる。
以上のようなアルカリ可溶系樹脂組成物は、通常、前述の各成分を溶媒に溶解し、液状材料(ワニス状)にして使用される。
溶媒としては、特に限定されないが、例えば、N−メチル−2−ピロリドン、γ−ブチロラクトン、N,N′−ジメチルアセトアミド、ジメチルスルホキシド、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールジブチルエーテル、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、乳酸メチル、乳酸エチル、乳酸ブチル、メチル−1,3−ブチレングリコールアセテート、1,3−ブチレングリコール−3−モノメチルエーテル、ピルビン酸メチル、ピルビン酸エチル、メチル−3−メトキシプロピオネート等が挙げられ、単独溶媒またはこれらの混合溶媒が用いられる。
<<ノルボルネン系樹脂組成物>>
次に、上述したアルカリ可溶系樹脂組成物の他に、感光性を有する絶縁性材料として好適に用いられるものとして、ノルボルネン系樹脂組成物が挙げられる。このノルボルネン系樹脂組成物の中でも、特に、密着性、厚さ均一性および段差埋め込み性を顕著に発揮するものとして、環状オレフィンの重合体またはその水素添加物(A)および下記一般式(5)で示される構造を有する化合物(B)を含む樹脂組成物が好ましく用いられる。
前記樹脂組成物に含まれる環状オレフィンの重合体またはその水素添加物(A)は、特に制限されるものではないが、シクロヘキセン系、シクロオクテン系等の単環体オレフィン系モノマーの重合体、ノルボルネン系、ノルボルナジエン系、ジシクロペンタジエン系、ジヒドロジシクロペンタジエン系、テトラシクロドデセン系、トリシクロペンタジエン系、ジヒドロトリシクロペンタジエン系、テトラシクロペンタジエン系、ジヒドロテトラシクロペンタジエン系等の多環体オレフィン系モノマーの重合体等が挙げられる。これらの中でも、耐湿性や耐薬品性に優れる多環体オレフィンモノマーの重合体が好ましく、その中でも、硬化後の樹脂組成物の耐熱性や機械強度の観点からノルボルネン系モノマーが特に好ましい。
また、環状オレフィンの重合体またはその水素添加物(A)のカチオン重合性の官能基は、特に制限されるものではなく、エポキシ基、オキセタニル基、ビニルエーテル基、アルケニル基、アルキニル基、アルコキシシリル基等が挙げられるが、光解像性や硬化後の機械強度の観点より、エポキシ基、オキセタニル基が好ましい。
このようなカチオン重合性官能基を有するモノマーは、特に制限されるものではないが、例えば、エポキシ基を有するものとしては、5−[(2,3−エポキシプロポキシ)メチル]−2−ノルボルネン等、オキセタニル基を有するものとしては5−[{(3−エチル−3−オキセタニル)メトキシ}メチル]−2−ノルボルネン等、ビニルエーテル基を有するものとしては、5−ビニロキシメチル−2−ノルボルネン等、アルケニル基を有するものとしては、5−アリル−2−ノルボルネン、5−メチリデン−2−ノルボルネン、5−エチリデン−2−ノルボルネン、5−イソプロピリデン−2−ノルボルネン、5−(2−プロペニル)−2−ノルボルネン、5−(3−ブテニル)−2−ノルボルネン、5−(1−メチル−2−プロペニル)−2−ノルボルネン、5−(4−ペンテニル)−2−ノルボルネン、5−(1−メチル−3−ブテニル)−2−ノルボルネン、5−(5−ヘキセニル)−2−ノルボルネン、5−(1−メチル−4−ペンテニル)−2−ノルボルネン、5−(2,3−ジメチル−3−ブテニル)−2−ノルボルネン、5−(2−エチル−3−ブテニル)−2−ノルボルネン、5−(3,4−ジメチル−4−ペンテニル)−2−ノルボルネン、5−(7−オクテニル)−2−ノルボルネン、5−(2−メチル−6−ヘプテニル)−2−ノルボルネン、5−(1,2−ジメチル−5−ヘキセニル)−2−ノルボルネン、5−(5−エチル−5−ヘキセニル)−2−ノルボルネン、5−(1,2,3−トリメチル−4−ペンテニル)−2−ノルボルネン、8−エチリデンテトラシクロ[4.4.0.12,5.17,12]ドデック−3−エン、8−エチリデンテトラシクロ[4.4.0.12,5.17,101,6]ドデック−3−エン等、アルキニル基を有するものとしては、5−エチニル−2−ノルボルネン等、アルコキシシリル基を有するものとしては、ジメチル(5−ノルボルネン−2−イル)メトキシシラン、5−トリメトキシシリル−2−ノルボルネン、5−トリエトキシシリル−2−ノルボルネン、5−(2−トリメトキシシリルエチル)−2−ノルボルネン、5−(2−トリエトキシシリルエチル)−2−ノルボルネン、5−(3−トリメトキシシリルプロピル)−2−ノルボルネン、5−(4−トリメトキシシリルブチル)−2−ノルボルネン等が挙げられる。
さらに、環状オレフィンの重合体またはその水素添加物(A)は、上記のカチオン重合性官能基を有する環状オレフィン系モノマーの単量体だけではなく、カチオン重合性官能基を有する環状オレフィン系モノマーと他のモノマーとの重合体でもよい。光解像性や硬化後の機械強度の観点から、光反応性官能基を有する環状オレフィン系モノマーの重合割合は、20〜80mol%が好ましく、30〜70mol%が特に好ましい。
また、前記他のモノマーとしては、特に制限されるものではないが、例えば、アルキル基を有するものとして、5−メチル−2−ノルボルネン、5−エチル−2−ノルボルネン、5−プロピル−2−ノルボルネン、5−ブチル−2−ノルボルネン、5−ペンチル−2−ノルボルネン、5−ヘキシル−2−ノルボルネン、5−ヘプチル−2−ノルボルネン、5−オクチル−2−ノルボルネン、5−ノニル−2−ノルボルネン、5−デシル−2−ノルボルネン等、シリル基を有するものとしては、1,1,3,3,5,5−ヘキサメチル−1,5−ジメチルビス(2−(5−ノルボルネン−2−イル)エチル)トリシロキサン、5ートリメチルシリルメチルエーテル−2−ノルボルネン等、アリール基を有するものとしては、5−フェニルー2−ノルボルネン、5−ナフチル−2−ノルボルネン、5−ペンタフルオロフェニル−2−ノルボルネン等、アラルキル基を有するものとしては、5−ベンジル−2−ノルボルネン、5−フェネチル−2−ノルボルネン、5−ペンタフルオロフェニルメチル−2−ノルボルネン、5−(2−ペンタフルオロフェニルエチル)−2−ノルボルネン、5−(3−ペンタフルオロフェニルプロピル)−2−ノルボルネン等、ヒドロキシル基、エーテル基、カルボキシル基、エステル基、アクリロイル基またはメタクリロイル基を有するものとしては、5−ノルボルネン−2−メタノール、及びこのアルキルエーテル、酢酸5−ノルボルネン−2−メチルエステル、プロピオン酸5−ノルボルネン−2−メチルエステル、酪酸5−ノルボルネン−2−メチルエステル、吉草酸5−ノルボルネン−2−メチルエステル、カプロン酸5−ノルボルネン−2−メチルエステル、カプリル酸5−ノルボルネン−2−メチルエステル、カプリン酸5−ノルボルネン−2−メチルエステル、ラウリン酸5−ノルボルネン−2−メチルエステル、ステアリン酸5−ノルボルネン−2−メチルエステル、オレイン酸5−ノルボルネン−2−メチルエステル、リノレン酸5−ノルボルネン−2−メチルエステル、5−ノルボルネン−2−カルボン酸、5−ノルボルネン−2−カルボン酸メチルエステル、5−ノルボルネン−2−カルボン酸エチルエステル、5−ノルボルネン−2−カルボン酸t−ブチルエステル、5−ノルボルネン−2−カルボン酸i−ブチルエステル、5−ノルボルネン−2−カルボン酸トリメチルシリルエステル、5−ノルボルネン−2−カルボン酸トリエチルシリルエステル、5−ノルボルネン−2−カルボン酸イソボルニルエステル、5−ノルボルネン−2−カルボン酸2−ヒドロキシエチルエステル、5−ノルボルネン−2−メチル−2−カルボン酸メチルエステル、ケイ皮酸5−ノルボルネン−2−メチルエステル、5−ノルボルネン−2−メチルエチルカルボネート、5−ノルボルネン−2−メチルn−ブチルカルボネート、5−ノルボルネン−2−メチルt−ブチルカルボネート、5−メトキシ−2−ノルボルネン、(メタ)アクリル酸5−ノルボルネン−2−メチルエステル、(メタ)アクリル酸5−ノルボルネン−2−エチルエステル、(メタ)アクリル酸5−ノルボルネン−2−n−ブチルエステル、(メタ)アクリル酸5−ノルボルネン−2−n―プロピルエステル、(メタ)アクリル酸5−ノルボルネン−2−i−ブチルエステル、(メタ)アクリル酸5−ノルボルネン−2−i−プロピルエステル、(メタ)アクリル酸5−ノルボルネン−2−ヘキシルエステル、(メタ)アクリル酸5−ノルボルネン−2−オクチルエステル、(メタ)アクリル酸5−ノルボルネン−2−デシルエステル等、またテトラシクロ環から成るものとして、8−メトキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−エトキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−n−プロポキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−i−プロポキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−n−ブトキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−(2−メチルプロポキシ)カルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−(1−メチルプロポキシ)カルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−t−ブトキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−シクロヘキシロキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−(4’−t−ブチルシクロヘキシロキシ)カルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−フェノキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−テトラヒドロフラニロキシカルボニルテトラシクロ[4.4.0.12,5.17,10]−3−ドデセン、8−テトラヒドロピラニロキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−メトキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−エトキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−n−プロポキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−i−プロポキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−n−ブトキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−(2−メチルプロポキシ)カルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−(1−メチルプロポキシ)カルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−t−ブトキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−シクロヘキシロキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−(4’−t−ブチルシクロヘキシロキシ)カルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−フェノキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−テトラヒドロフラニロキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチル−8−テトラヒドロピラニロキシカルボニルテトラシクロ[4.4.0.12,5.17,10]−3−ドデセン、8−メチル−8−アセトキシカルボニルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8,9−ジ(メトキシカルボニル)テトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8,9−ジ(エトキシカルボニル)テトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8,9−ジ(n−プロポキシカルボニル)テトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8,9−ジ(i−プロポキシカルボニル)テトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8,9−ジ(n−ブトキシカルボニル)テトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8,9−ジ(t−ブトキシカルボニル)テトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8,9−ジ(シクロへキシロキシカルボニル)テトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8,9−ジ(フェノキシロキシカルボニル)テトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8,9−ジ(テトラヒドロフラニロキシカルボニル)テトラシクロ[4.4.0.12,5.17,10]−3−ドデセン、8,9−ジ(テトラヒドロピラニロキシカルボニル)テトラシクロ[4.4.0.12,5.17,10]−3−ドデセン、テトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン−8−カルボン酸、8−メチルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン−8−カルボン酸、8−メチルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−エチルテトラシクロ[4.4.0.12,5.17,10]ドデック−3−エン、8−メチルテトラシクロ[4.4.0.12,5.01,6]ドデック−3−エン等が挙げられる。
また、前記環状オレフィン系モノマーの重合形態は、特に制限されるものではなく、ランダム重合、ブロック重合等の公知の形態を適用することができ、さらに、重合方法は、付加重合法や開環重合法等が挙げられる。具体的に重合体としては、1種または複数のノルボルネン系化合物等のビシクロ[2.2.1]ヘプタ−2−エン誘導体モノマ−の(共)重合体、ビシクロ[2.2.1]ヘプタ−2−エン誘導体モノマ−とα−オレフィン類等の共重合可能な他のモノマ−との共重合体、およびこれらの共重合体の水素添加物等が挙げられるが、樹脂の耐熱性の観点から、1種または2種以上のビシクロ[2.2.1]ヘプタ−2−エン誘導体の付加重合体が好ましい。
なお、環状オレフィンの重合体またはその水素添加物(A)の重量平均分子量は、特に制限されないが、溶剤に対する溶解性や感光性樹脂組成物の流動性の観点から5000〜500000程度であるが好ましく、7000〜200000程度であるのが特に好ましい。重量平均分子量は、標準ポリノルボルネンを用いてゲルパーミエーションクロマトグラフィー(GPC)を用いて測定することができる(ASTMDS3635−91に準拠。)。
環状オレフィンの重合体またはその水素添加物(A)の重量平均分子量は、重合開始剤とモノマーの比を変えたり、重合時間を変えたりすることにより制御することができる。
ここで、前記樹脂組成物に、下記一般式(5)で示される構造を有する化合物(B)を含有する構成とすることにより、このものの硬化物に充分な機械強度をもたせるだけでなく、被覆部12を作製した場合に、この被覆部12に充分な平坦性をもたせることができる。
Figure 2010219450
(式中、R、Rは有機基であり、同じでも異なっていてもよく、R〜R10はそれぞれ独立して水素原子あるいは炭素数1〜2のアルキル基またはアルコキシル基であり、X、Y、Zは有機基であり、同じでも異なっていてもよく、R11は直結あるいは炭素数1〜6の炭化水素基または酸素を含んでいる炭素数1〜12の有機基のいずれかであり、nは0〜6である。)
一般式(5)中の、R、Rは、有機基であり、同じでも異なっていてもよく、それぞれ炭素数1〜12の炭化水素基または酸素を含んだ炭素数1〜12の有機基が好ましい。R〜R10はそれぞれ独立して水素原子あるいは炭素数1〜2のアルキル基またはアルコキシル基である。R11は直結あるいは炭素数1〜6の炭化水素基または酸素を含んでいる炭素数1〜12の有機基のいずれかであり、好ましくは、直結または炭素数1〜4の炭化水素基である。X、Y、Zは有機基であり、同じでも異なっていてもよく、R11は炭素数1〜6の炭化水素基または酸素を含んだ炭素数1〜12の有機基であり、nは0〜6である。このような構成とすることにより、このものの硬化物に充分な機械強度をもたせるだけでなく、被覆部12を作製した場合に、充分な平坦性をもたせることができる。
また、上記一般式(5)で示される構造を有する化合物(B)において、有機基である基Yは、例えば、−C(CH−、−CH−、直結(ダングリングボンド)、−COO−、−CONH−等が挙げられ、その中でも直結、−COO−、−CONH−のいずれかであることが好ましい。有機基である基X、基Zは、−CO−、−C(CH−、−CH−、直結、−COO−、−CONH−等が挙げられ、その中でも直結、−CO−、−COO−、−CONH−のいずれかであり、同一であることが好ましい。有機基である基R、基Rは、エポキシ基や、炭素数1〜12の炭化水素基または酸素を含んだ炭素数1〜12の有機基が好ましい。さらに好ましい一般式(5)の基R、基Rは、下記式(6)の構造を有するものである。これらの一般式(5)で示される構造を有する化合物(B)は、単独でも2種以上混合して用いても良い。これらの構造の化合物を用いることにより、被覆部12を作製した場合に、得られる被覆部12に充分な平坦性と、優れた機械強度を付与できる点から好ましい。さらに、前記樹脂組成物を含有する液状材料(ワニス)中での、樹脂組成物の溶媒に対する相溶性が優れる点からも好ましく用いられる。
Figure 2010219450
(式中、R12は、アルキル基である。)
なお、上記一般式(5)において基R、基Rとして上記一般式(6)の構造を有する化合物としては、例えば、3−エチル−3−フェノキシメチルオキセタン、3−エチル−3−シクロヘキシロキシメチルオキセタン、3−エチル−3−[(2−エチルヘキシロキシ)メチル]オキセタン、1,4−ビス{[(3−エチル−3−オキセタニル)メトキシ]メチル}ベンゼン、4,4−ビス[(3−エチル−3−オキセタニル)メトキシ]ビフェニル、フェノールノボラック型オキセタン等を挙げられる。
これらの中でも、1,4−ビス{[(3−エチル−3−オキセタニル)メトキシ]メチル}ベンゼン、4,4−ビス[(3−エチル−3−オキセタニル)メトキシ]ビフェニル、フェノールノボラック型オキセタンが好ましく、4,4−ビス[(3−エチル−3−オキセタニル)メトキシ]ビフェニル、イソフタル酸ビス[(3−エチル−3−オキセタルニル)メチル]エステル等が特に好ましい。
なお、樹脂組成物中における上記一般式(5)で示される構造を有する化合物(B)の含有量は、特に限定されないが、樹脂組成物を含む液状材料中における溶媒との相溶性の観点から、前記環状オレフィンの重合体またはその水素添加物(A)100重量部に対して1〜30重量部が好ましく、特に5〜10重量部が好ましい。
また、環状オレフィンの重合体またはその水素添加物(A)および下記一般式(5)で示される構造を有する化合物(B)を含む樹脂組成物には、酸を発生する化合物(C)が含まれているのが好ましい。
酸を発生する化合物(C)は、光照射や熱によりブレンステッド酸またはルイス酸を発生するものである。具体的には、例えば、オニウム塩、ハロゲン化合物、硫酸塩やそれらの混合物等が挙げられる。オニウム塩としては、ジアゾニウム塩、アンモニウム塩、ヨードニウム塩、スルフォニウム塩、リン酸塩、アルソニウム塩、オキソニウム塩等が挙げられ、前記のオニウム塩とカウンターアニオンを作ることができる化合物である限り、カウンターアニオンの制限はない。カウンターアニオンの例としては、ホウ酸、アルソニウム酸、リン酸、アンチモニック酸、硫酸塩、カルボン酸とそれらのハロゲン置換体等が挙げられる。
前記オニウム塩の酸発生剤としては、特に限定されず、トリフェニルスルフォニウムテトラフルオロボレート、トリフェニルスルフォニウムヘキサフルオロボレート、トリフェニルスルフォニウムテトラフルオロアルセナート、トリフェニルスルフォニウムテトラフルオロフォスフェート、トリフェニルスルフォニウムテトラフルオロサルフェート、4−チオフェノキシジフェニルスルフォニウムテトラフルオロボレート、4−チオフェノキシジフェニルスルフォニウムテトラフルオロアンチモネート、4−チオフェノキシジフェニルスルフォニウムテトラフルオロアルセナート、4−チオフェノキシジフェニルスルフォニウムテトラフルオロフォスフェート、4−チオフェノキシジフェニルスルフォニウムテトラフルオロスルフォネート、トリス(t−ブチルフェニル)スルフォニムテトラキス(ペンタフルオロフェニル)ボレート、4−t−ブチルフェニルジフェニルスルフォニウムテトラフルオロボレート、4−t−ブチルフェニルジフェニルスルフォニウムテトラフルオロスルフォネート、4−t−ブチルフェニルジフェニルスルフォニウムテトラフルオロアンチモネート、4−t−ブチルフェニルジフェニルスルフォニウムトリフルオロフォスフォネート、4−t−ブチルフェニルジフェニルスルフォニウムトリフルオロスルフォネート、トリス(4−メチルフェニル)スルフォニウムトリフルオロボレート、4,4’,4”−トリス(t−ブチルフェニル)スルフォニウムトリフレート、トリス(4−メチルフェニル)スルフォニウムテトラフルオロボレート、トリス(4−メチルフェニル)スルフォニウムヘキサフルオロアルセネート、トリス(4−メチルフェニル)スルフォニウムヘキサフルオロフォスフェート、トリス(4−メチルフェニル)スルフォニウムヘキサフルオロスルフォネート、トリス(4−メトキシフェニル)スルフォニウムテトラフルオロボレート、トリス(4−メトキシフェニル)スルフォニウムヘキサフルオロアンチモネート、トリス(4−メトキシフェニル)スルフォニウムヘキサフルオロフォスフェート、トリス(4−メトキシフェニル)スルフォニウムトリフルオロスルフォネート、トリフェニルスルフォニウムジフェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレート、ジフェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレート、トリフェニルヨードニウムテトラフルオロボレート、トリフェニルヨードニウムヘキサフルオロアンチモネート、トリフェニルヨードニウムヘキサフルオロアルセネート、トリフェニルヨードニウムヘキサフルオロフォスフェート、トリフェニルヨードニウムトリフルオロスルフォネート、3,3−ジニトロジフェニルヨードニウムテトラフルオロボレート、3,3−ジニトロジフェニルヨードニウムヘキサフルオロアンチモネート、3,3−ジニトロジフェニルヨードニウムヘキサフルオロアルセネート、3,3−ジニトロジフェニルヨードニウムトリフルオロサルフォネート、4,4’−ジ−t−ブチルフェニルヨードニウムトリフレート、4,4’−ジ−t−ブチルフェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレート、4,4−ジニトロジフェニルヨードニウムテトラフルオロボレート、4,4−ジニトロジフェニルヨードニウムヘキサフルオロアンチモネート、4,4−ジニトロジフェニルヨードニウムヘキサフルオロアルセネート、4,4−ジニトロジフェニルヨードニウムトリフルオロサルフォネート、(4−メチルフェニル−4−(1−メチルエチル)フェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレート等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
また、ハロゲンを含有している酸発生剤としては、2,4,6−トリス(トリクロロメチル)トリアジン、2−アリル−4,6−ビス(トリクロロメチル)トリアジン、α,β,α−トリブロモメチルフェニルスルフォン、α、α―2,3,5,6−ヘキサクロロキシレン、2,2−ビス(3,5−ジブロモ−4−ヒドロキシフェニル)−1,1,1,3,3,3−ヘキサフルオロキシレン、1,1,1−トリス(3,5−ジブロモ−4−ヒドロキシフェニル)エタン等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
スルフォネート系の酸発生剤としては、具体的には、2−ニトロベンジルトシレート、2,6−ジニトロベンジルトシレート、2,4−ジニトロベンジルトシレート、2−ニトロベンジルメタンスルフォネート、2−ニトロベンジルエタンスルフォネート、9,10−ジメトキシアントラセン−2−スルフォネート、1,2,3−トリス(メタンスルフォニルロキシ)ベンゼン、1,2,3−トリス(エタンスルフォニルロキシ)ベンゼン、1,2,3−トリス(プロパンスルフォニルロキシ)ベンゼン等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
前述のような酸発生剤の中でも、4,4’−ジ−t−ブチルフェニルヨードニウムトリフレート、4,4’,4”−トリス(t−ブチルフェニル)スルフォニウムトリフレート、ジフェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレート、トリフェニルスルフォニウムジフェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレート、4,4’−ジ−t−ブチルフェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレート、トリス(t−ブチルフェニル)スルフォニムテトラキス(ペンタフルオロフェニル)ボレート、4−メチルフェニル−4−(1−メチルエチル)フェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレート単体またはそれらの混合物の中から選ばれる1種または2種以上が好ましく用いられる。
また、樹脂組成物中における酸を発生する化合物(C)の含有量は、特に限定されないが、前記環状オレフィンの重合体またはその水素添加物(A)と酸を発生する化合物(C)の作用により硬化反応可能な化合物の合計100重量部に対して0.1〜20重量部が好ましく、特に0.5〜10重量部が好ましい。含有量が前記範囲内であると、特に光解像後の開口形状、および感度(被覆部12のパターニング性)に優れる。
酸を発生する化合物(C)の作用により硬化反応可能な化合物の重量平均分子量は、特に制限されるものではないが、1000以下であることが好ましく、特に100〜600であることが好ましい。
また、酸を発生する化合物(C)の作用により硬化反応可能な化合物の配合量は、特に制限されるものではないが、光反応性官能基を有する環状オレフィンの重合体またはその水素添加物(A)100重量部に対して、1〜50重量部であることが好ましく、10〜40重量部が特に好ましい。
以上のような樹脂組成物は、通常、前述の各成分を溶媒に溶解し、液状材料(ワニス状)にして使用される。
溶媒としては、樹脂組成物のキャリアとして働き、シート材15’上への塗布後や硬化過程で除去される非反応性溶媒、樹脂組成物と相溶性のある反応基を含んでいる反応性溶媒が挙げられる。
非反応性溶媒としては、特に制限されるものではないが、ペンタン、ヘキサン、ヘプタン、シクロヘキサン、デカヒドロナフタレン等のアルカン、シクロアルカン類、ベンゼン、トルエン、キシレン、メシチレン等の芳香族類が挙げられる。また、必要に応じて、ジエチルエーテル類、テトラヒドロフラン、アニソール、アセテート類、エステル類、ラクトン類、ケトン類、アミド類等を用いることもできる。
反応性溶媒としては、特に制限されるものではないが、シクロヘキセンオキサイドやα−ピネンオキサイド等のシクロエーテル化合物、[メチレンビス(4,1−フェニレンオキシメチレン)]ビスオキシラン等の芳香族シクロエーテル、1,4−シクロヘキサンジメタノールジビニルエーテル等のシクロアリファティックビニルエーテル化合物、ビス(4−ビニルフェニル)メタン等の芳香族類が挙げられる。
これらの中でも、樹脂組成物のシート材15’に対する塗布性の観点から、メシチレン、デカヒドロナフタレン、2−ヘプタノンが好ましい。
なお、環状オレフィンの重合体またはその水素添加物(A)および下記一般式(5)で示される構造を有する化合物(B)を含む樹脂組成物を含有する液状材料は、その固形分濃度が5〜60重量%であることが好ましく、30〜55重量%が特に好ましく、粘度は10〜25000mPa・sが好ましく、100〜3000mPa・sが特に好ましい。上記範囲とすることで、シート材15’に対する塗布性を確保することが可能となる。
[7]次に、図4(d)に示すように、開口部121から露出する配線13に電気的に接続するようにバンプ11を形成する(バンプ接続工程)。
ここで、本実施形態のように、導体ポスト14とバンプ11との接続を、配線13を介して行う構成とすることにより、バンプ11を、シート材15’の面方向において、導体ポスト14とは異なる位置に配置することができる。換言すれば、バンプ11と導体ポスト14との中心部が重ならないように、これらを配置することができる。したがって、得られるパッケージ10における下面の所望の位置にバンプ11を形成することができるので、このパッケージ10を積層するパッケージ20の種類の選択の幅が広がる。また、パッケージの出力ピン数を増大させることができる。
このバンプ11を配線13に接合する方法としては、特に限定されないが、例えば、バンプ11と配線13との間に、粘性を有するフラックスを介在させることにより行われる。
また、バンプ11の構成材料としては、例えば、半田、銀ろう、銅ろう、燐銅ろうのようなろう材等が挙げられる。
[8] 次に、図4(e)に示すように、半導体素子16毎に対応するように、被覆部12が設けられた半導体素子封止体170を個片化することにより、複数の半導体パッケージ10を一括して得る(個片化工程)。
この半導体素子封止体170の個片化は、例えば、半導体素子封止体170の厚さ方向に、ダイシングソーを用いて、封止部17、シート材15’および被覆部12を切断することにより行うことができる。
以上のような工程を経て、半導体パッケージ10が製造される。
このような半導体パッケージ10の製造方法によれば、前記工程[1]において、半導体素子16を配置したシート材15’に、直接、貫通孔151が形成され、前記工程[4]において、この貫通孔151に導体ポスト14が形成される。そのため、前記背景技術で説明した半導体パッケージの製造方法のように、ダミー基板から半導体素子封止体を取り外し、さらに導体ポストを形成するための被覆層を半導体素子封止体に形成する必要がないので、半導体パッケージを一括して複数製造する際の、工程数の削減を図ることができるため、半導体パッケージの生産性の向上を図ることができる。
さらに、前記工程[2]において、シート材15’に予め形成された貫通孔151に、半導体素子16が備える電極パッドが対応するようにして、半導体素子16をシート材15’上に配置するため、前記電極パッドに接着剤等の不純物が付着してしまうのを的確に抑制または防止することができるので、信頼性の高い半導体パッケージを製造することができる。
<パッケージ20の製造>
次に、パッケージ20を製造する方法について説明する。
図7、図8は、半導体パッケージ20を複数一括して製造する半導体パッケージの製造方法を説明するための縦断面図である。なお、以下の説明では、図7、図8中の上側を「上」、下側を「下」と言う。
[1’]まず、図7(a)に示すような、平板状をなすシート材25’を用意し、このシート材25’に、その厚さ方向に貫通する貫通孔251を形成する(図7(b)参照;貫通孔形成工程)。
なお、この貫通孔251は、次工程[2’]において、半導体素子26をシート材25’上に配置した際に、半導体素子26が備える電極パッドの位置に対応する位置、および導体柱28を配置する位置に対応する位置に形成される。
すなわち、パッケージ20を製造する際には、次工程[2’]において、シート材25’上に配置される複数の半導体素子26が備える電極パッドの総数よりも多く形成されており、半導体素子26の電極パッドが配置されない位置に形成されている貫通孔251に対応するように導体柱28が配置される。
また、シート材25’は、前記工程[1]で説明した、シート材15’と同様のものを用いることができる。
さらに、シート材25’に貫通孔251を形成する方法としては、前記工程[1]において、シート材15’に貫通孔151を形成する方法で説明したのと同様の方法を用いることができる。
[2’]次に、半導体素子26および導体柱28をシート材25’上に配置する(図7(c)参照;半導体素子配置工程)。
この際、半導体素子26および導体柱28は、前記工程[1’]において形成された貫通孔251の位置に、それぞれ、半導体素子26が有する電極パッド(図示せず)および導体柱28が対応するような位置に配置される。
すなわち、パッケージ20を製造する際には、半導体素子26の他に、さらに、導体柱28を貫通孔251に対応するようにシート材25’に配置する。
導体柱28は、導電性を有する材料で構成されていればよく、特に限定されるものではないが、その構成材料としては、例えば、金属材料が好適に用いられ、具体的には、Cu、Cu系合金、Ni、Ni系合金、Sn、Sn系合金、Au、等が挙げられる。
[3’]次に、シート材25’の上面、すなわち半導体素子26および導体柱28が配置されている側の面を、シート材25’、半導体素子26および導体柱28を覆うように封止部27を形成する(図7(d)参照;封止部形成工程)。
これにより、シート材25’、半導体素子26および導体柱28がシート材25’の上面側で封止部27により封止された半導体素子封止体270が得られる。
封止部27を形成する方法としては、前記工程[3]において、封止部17を形成する方法として説明したのと同様の方法を用いることができる。
[4’]次に、図8(a)に示すように、半導体素子封止体270が備える貫通孔251に、導電性を有する導体ポスト24を形成する(導体ポスト形成工程)。
この導体ポスト24を形成する方法としては、前記工程[4]において、導体ポスト14を形成する方法として説明したのと同様の方法を用いることができる。
なお、本図8(a)から、図7(a)〜図7(d)とは異なり、シート材25’と半導体素子26との位置を上下入れ替えて記載している。
[5’]次に、図8(b)に示すように、シート材25’の上面側、すなわちシート材25’の半導体素子26とは反対の面側に、導体ポスト24に電気的に接続するように、所定形状にパターニングされた配線23を形成する(配線形成工程)。
この配線23を形成する方法としては、前記工程[5]において、配線13を形成する方法として説明したのと同様の方法を用いることができる。
[6’]次に、図8(c)に示すように、シート材25’の上面側、すなわちシート材25’の半導体素子26および導体柱28とは反対の面側に、配線23の一部が露出するように、開口部221を備える被覆部22を形成する(被覆部形成工程)。
なお、この開口部221は、次工程[7’]において、バンプ21を形成する位置に対応するように形成される。
この被覆部22を形成する方法としては、前記工程[6]において、被覆部12を形成する方法として説明したのと同様の方法を用いることができる。
[7’]次に、図8(d)に示すように、開口部221から露出する配線23に電気的に接続するようにバンプ21を形成する(バンプ接続工程)。
このバンプ21を形成する方法としては、前記工程[7]において、バンプ11を形成する方法として説明したのと同様の方法を用いることができる。
[8’] 次に、図8(e)に示すように、封止部27の上面を、導体柱28の上面側の端部が露出するまで、研削および/または研磨する(研削・研磨工程)。
これにより、パッケージ10が備えるバンプ11と電気的に接続される端子として機能する導体柱28が、形成されるパッケージ20の上面側で露出することとなる。
この封止部27の研削および/または研磨は、例えば、研削装置(グラインダー)が備える研削盤を用いて行うことができる。
[9’] 次に、図8(f)に示すように、半導体素子26毎に対応するように被覆部22が設けられた半導体素子封止体270を個片化することにより、複数の半導体パッケージ20を一括して得る(個片化工程)。
この半導体素子封止体270の個片化は、前記工程[8]において、半導体素子封止体170を個片化する方法として説明したのと同様の方法を用いることができる。
以上のような工程を経て、半導体パッケージ20が製造される。
このような半導体パッケージ20の製造方法によれば、前記工程[2’]において、半導体素子26を配置したシート材25’に、直接、貫通孔251が形成され、前記工程[4’]において、この貫通孔251に導体ポスト24が形成される。そのため、前記背景技術で説明した半導体パッケージの製造方法のように、ダミー基板から半導体素子封止体を取り外し、さらに導体ポストを形成するための被覆層を半導体素子封止体に形成する必要がないので、半導体パッケージを一括して複数製造する際の、工程数の削減を図ることができるため、半導体パッケージの生産性の向上を図ることができる。
さらに、前記工程[2’]において、シート材15’に予め形成された貫通孔151に、半導体素子16が備える電極パッドが対応するようにして、半導体素子16をシート材15’上に配置するため、前記電極パッドに接着剤等の不純物が付着してしまうのを的確に抑制または防止することができるので、信頼性の高い半導体パッケージを製造することができる。
なお、本発明の半導体素子封止体の製造方法および本発明の半導体パッケージの製造方法により製造された半導体装置30は、例えば、携帯電話、デジタルカメラ、ビデオカメラ、カーナビゲーション、パーソナルコンピュータ、ゲーム機、液晶テレビ、液晶ディスプレイ、有機エレクトロルミネッセンスディスプレイ、プリンタ等に広く用いることができる。
以上、本発明の半導体素子封止体の製造方法および本発明の半導体パッケージの製造方法について説明したが、本発明は、これらに限定されるものではない。
例えば前記実施形態では、パッケージ10およびパッケージ20は、それぞれ、1つの半導体素子16および半導体素子26を備える場合について説明したが、かかる場合に限定されず、各パッケージ10、20は、2つ以上の同一または異種の半導体素子を備えるものであってもよい。かかる構成とすることにより、パッケージ10、20の高機能化および多機能化を図ることができる。
また、前記実施形態では、POP(Package On Package)型の半導体装置30の製造に、本発明の半導体パッケージの製造方法を適用する場合について説明したが、かかる構成の装置の製造に適用されるばかりでなく、例えば、CSP(Chip Size Package)型の半導体装置、BGA(Ball Grid Allay)型の半導体装置、FBGA(Fine Pitch Ball Gird Allay)等の製造に適用することができる。
また、本発明の半導体素子封止体の製造方法および本発明の半導体パッケージの製造方法には、任意の目的の工程が1または2以上追加されてもよい。
10、20 パッケージ
11、21 バンプ
12、22 被覆部
121、221 開口部
13、23 配線
132、142 マスク
14、24 導体ポスト
141 シード層
15、25 インターポーザー
151、251 貫通孔
15’、25’ シート材
16、26 半導体素子
17、27 封止部
170、270 半導体素子封止体
28 導体柱
30 半導体装置
501 振動フィーダー
502 樹脂材料供給容器
503 エポキシ樹脂組成物
504 下型キャビティ
600 半導体パッケージ
601 ダミー基板
602 接着層
610 封止体
611 バンプ
612 第2の被覆層
613 配線
614 導体ポスト
615 第1の被覆層
616 半導体素子
617 封止部
622 開口部
625 貫通孔

Claims (9)

  1. 複数の貫通孔が形成されたシート材と、該シート材上に配置され少なくとも1つの電極パッドを有する複数の半導体素子と、該半導体素子を封止する封止部とを有する半導体素子封止体の製造方法であって、
    平板状をなすシート材を用意し、該シート材の厚さ方向に複数の貫通孔を形成する貫通孔形成工程と、
    前記貫通孔に前記電極パッドが対応するように、複数の前記半導体素子を前記シート材上に配置する半導体素子配置工程と、
    前記半導体素子が配置されている側の面に、前記シート材と前記半導体素子とを覆うように封止して封止部を形成することにより前記半導体素子封止体を得る封止部形成工程とを有することを特徴とする半導体素子封止体の製造方法。
  2. 前記封止部形成工程において、前記封止部は、顆粒状のエポキシ樹脂組成物を溶融させた状態で、前記シート材および半導体素子を覆うように、前記半導体素子が配置されている側の面に供給した後、この溶融状態のエポキシ樹脂組成物を圧縮成形することにより形成される請求項1に記載の半導体素子封止体の製造方法。
  3. 前記貫通孔形成工程において、前記貫通孔は、前記半導体素子配置工程で前記シート材上に配置される複数の前記半導体素子が備える電極パッドの総数よりも多く形成される請求項1または2に記載の半導体素子封止体の製造方法。
  4. 前記半導体素子配置工程において、さらに、前記貫通孔に対応するように、導電性を有する導体柱を前記シート材上に配置する請求項3に記載の半導体素子封止体の製造方法。
  5. 請求項1ないし3のいずれかに記載の半導体素子封止体の製造方法により製造された半導体素子封止体を用意し、前記貫通孔に導電性を有する導体ポストを形成する導体ポスト形成工程と、
    前記シート材の前記半導体素子とは反対の面側に、前記導体ポストに電気的に接続する配線を形成する配線形成工程と、
    前記半導体素子とは反対側の面に、前記配線の一部が露出するように、開口部を備える被覆部を形成する被覆部形成工程と、
    前記開口部で露出する前記配線に、前記バンプを電気的に接続するバンプ接続工程と、
    前記半導体素子毎に対応するように、前記半導体素子封止体を個片化することにより、複数の半導体パッケージを一括して得る個片化工程とを有することを特徴とする半導体パッケージの製造方法。
  6. 請求項4に記載の半導体素子封止体の製造方法により製造された半導体素子封止体を用意し、前記貫通孔に導電性を有する導体ポストを形成する導体ポスト形成工程と、
    前記シート材の前記半導体素子とは反対の面側に、前記導体ポストに電気的に接続する配線を形成する配線形成工程と、
    前記半導体素子とは反対側の面に、前記配線の一部が露出するように、開口部を備える被覆部を形成する被覆部形成工程と、
    前記開口部で露出する前記配線に、前記バンプを電気的に接続するバンプ接続工程と、
    前記導体柱の前記シート材と反対側の端部が露出するまで、前記封止部の前記シート材と反対側の面を研削および/または研磨する研削・研磨工程と、
    前記半導体素子毎に対応するように、前記半導体素子封止体を個片化することにより、複数の半導体パッケージを一括して得る個片化工程とを有することを特徴とする半導体パッケージの製造方法。
  7. 前記導体ポスト形成工程において、前記導体ポストは、電解メッキ法により形成される請求項5または6に記載の半導体パッケージの製造方法。
  8. 前記配線形成工程において、前記配線は、電解メッキ法により形成される請求項5ないし7のいずれかに記載の半導体パッケージの製造方法。
  9. 前記導体ポストと前記バンプとは、前記シート材の面方向において、異なる位置に形成される請求項5ないし8のいずれかに記載の半導体パッケージの製造方法。
JP2009067096A 2009-03-18 2009-03-18 半導体素子封止体の製造方法および半導体パッケージの製造方法 Active JP5157980B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009067096A JP5157980B2 (ja) 2009-03-18 2009-03-18 半導体素子封止体の製造方法および半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009067096A JP5157980B2 (ja) 2009-03-18 2009-03-18 半導体素子封止体の製造方法および半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2010219450A true JP2010219450A (ja) 2010-09-30
JP5157980B2 JP5157980B2 (ja) 2013-03-06

Family

ID=42977934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009067096A Active JP5157980B2 (ja) 2009-03-18 2009-03-18 半導体素子封止体の製造方法および半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5157980B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129260A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2012129262A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2012129261A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2012129263A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2020087981A (ja) * 2018-11-15 2020-06-04 有限会社アイピーシステムズ ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142452A (ja) * 2003-11-10 2005-06-02 Renesas Technology Corp 半導体装置及びその製造方法
JP2007157879A (ja) * 2005-12-02 2007-06-21 Sony Corp 半導体装置及びその製造方法、並びに半導体ウェーハ
JP2008016539A (ja) * 2006-07-04 2008-01-24 Seiko Instruments Inc 半導体パッケージ及び半導体パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142452A (ja) * 2003-11-10 2005-06-02 Renesas Technology Corp 半導体装置及びその製造方法
JP2007157879A (ja) * 2005-12-02 2007-06-21 Sony Corp 半導体装置及びその製造方法、並びに半導体ウェーハ
JP2008016539A (ja) * 2006-07-04 2008-01-24 Seiko Instruments Inc 半導体パッケージ及び半導体パッケージの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129260A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2012129262A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2012129261A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2012129263A (ja) * 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2020087981A (ja) * 2018-11-15 2020-06-04 有限会社アイピーシステムズ ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法

Also Published As

Publication number Publication date
JP5157980B2 (ja) 2013-03-06

Similar Documents

Publication Publication Date Title
JP4863030B2 (ja) 電子装置の製造方法、電子装置、電子装置パッケージの製造方法および電子装置パッケージ
TWI352413B (en) Semiconductor device package with die receiving th
US10416557B2 (en) Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor apparatus
TW201836027A (zh) 半導體裝置的製造方法
US20100181684A1 (en) Resin composition, filling material, insulating layer and semiconductor device
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
JP5157980B2 (ja) 半導体素子封止体の製造方法および半導体パッケージの製造方法
WO2011064971A1 (ja) 電子装置の製造方法、電子装置、電子装置パッケージの製造方法、電子装置パッケージ
TW200845343A (en) Semiconductor device package having multi-chips with side-by-side configuration and the method of the same
WO2012133384A1 (ja) 液状樹脂組成物、半導体パッケージ、および半導体パッケージの製造方法
JP2011195742A (ja) 液状樹脂組成物、半導体パッケージ、および半導体パッケージの製造方法
US11923326B2 (en) Bump structure and method of manufacturing bump structure
JP5696462B2 (ja) 半導体パッケージの製造方法
JP5120305B2 (ja) 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2012227444A (ja) 半導体装置の製造方法および半導体装置
JP5732839B2 (ja) 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP5682280B2 (ja) 半導体素子封止体の製造方法および半導体パッケージの製造方法
JPWO2016063908A1 (ja) 感光性接着剤組成物および半導体装置
JP2012129326A (ja) 電子装置の製造方法および電子装置パッケージの製造方法
JP5732838B2 (ja) 半導体素子封止体の製造方法および半導体パッケージの製造方法
WO2012070612A1 (ja) 電子装置の製造方法、電子装置、電子装置パッケージの製造方法、電子装置パッケージ、および半導体装置の製造方法
JP2012227442A (ja) 半導体装置の製造方法および半導体装置
US20240063128A1 (en) Semiconductor package including reinforcement structure and methods of forming the same
TWI723211B (zh) 熱硬化性樹脂組成物、樹脂密封基板及電子裝置
JP2011116843A (ja) 液状封止用樹脂組成物およびそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Ref document number: 5157980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250