JP2010212788A - 撮像装置、欠陥画素補正方法、および電子情報機器 - Google Patents

Abstract

【課題】固体撮像素子の複数画素に欠陥が連続して発生している場合に欠陥画素の画素値を正確に短時間で補正する撮像装置を提供する。
【解決手段】複数の画素を配列してなる画素アレイを有する、被写体の撮像により各画素で得られた画素値を画素信号として出力する撮像素子１を備え、該撮像素子１から出力された画素信号に含まれる欠陥画素の画素値を補正するよう構成した撮像装置１００において、該撮像素子からの画素信号を記憶するフレームメモリ４と、該画素アレイにおける欠陥画素の位置を示す位置情報、および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を格納した座標メモリ７と、補正の対象となる欠陥画素の画素値を、該欠陥情報に基づいて正常な隣接画素の画素値のみを用いて補正する制御回路８とを備えた。
【選択図】図１

Description

本発明は、撮像装置、欠陥画素補正方法、および電子情報機器に関し、特に、固体撮像素子からの画素信号における欠陥画素の画素値を補正する撮像装置および欠陥画素補正方法、並びにこのような撮像装置を用いた電子情報機器に関するものである。

従来、半導体基板上に作製されたＣＭＯＳイメージセンサやＣＣＤイメージセンサなどの固体撮像素子では、半導体基板上に存在する局所的な結晶欠陥などにより欠陥画素が発生することがある。

つまり、固体撮像素子は、複数の画素をマトリクス状に配列してなる画素アレイを有しており、このような画素アレイを構成する画素は、半導体基板上に形成されたフォトダイオードやＭＯＳトランジスタなどの半導体素子を有している。

従って、画素アレイを構成する複数の画素には、画素を構成する半導体素子が製造工程などに起因する結晶欠陥などの影響を受けて正常な動作を行わないものもあり、このような正常な動作を行わない半導体素子を含む画素（欠陥画素）からは正しい画素信号、つまり、正しい画素値が得られず、欠陥画素を含む固体撮像素子は、その画質が大きく劣化したものとなる。

そこで、従来から、このような固体撮像素子を搭載しているデジタルカメラやビデオカメラなどの撮像装置では、撮像時に、固体撮像素子内に存在する予め検出しておいた欠陥画素についてその画素信号（以下、画素値ともいう。）を補正する欠陥画素補正方法が用いられている。

具体的には、従来の欠陥画素補正方法では、製品テストなどの工程で、固体撮像素子内に存在する欠陥画素を検出し、この欠陥画素の画素アレイにおける位置を示す座標データなどを欠陥画素の位置情報として不揮発性メモリなどの記憶装置に記憶させておき、そして、ユーザによる撮影時に、その不揮発性メモリに記憶されている欠陥画素の座標データに基づいて、該欠陥画素から出力される画素信号を補正するようにしている。

ここで、欠陥画素からの画素信号を補正する方法としては、欠陥画素の画素値を、該欠陥画素に隣接する画素（隣接画素）の画素値と置き換える方法や、欠陥画素の画素値を、該欠陥画素に隣接する複数の画素（隣接画素）の画素値の平均値と置き換える方法がある。

ところが、このような欠陥画素補正方法では、欠陥が連続して複数画素にまたがって発生している場合、補正対象となる欠陥画素（以下、補正対象画素ともいう。）の画素値を、この補正対象画素に隣接する欠陥画素の画素値を用いて補正することになり、撮像により得られた画素信号の正確な補正を行うことができない。

以下、図７を用いて、このような問題、およびその解決策としての特許文献１に開示の方法について説明する。

上述した従来の欠陥画素補正方法では、例えば、図７（ｃ）に示すように、補正対象画素Ｐ（２，３）に隣接する４画素Ｐ（１，３）、Ｐ（３，３）、Ｐ（２，２）、Ｐ（２，４）の画素値を平均化してその平均結果を補正対象画素の補正画素値としている。このため、欠陥画素が連続して配置されている場合、例えば、補正対象となる欠陥画素Ｐ（２，３）に隣接する画素Ｐ（３，３）もまた欠陥画素である場合、演算結果としての補正対象画素の補正画素値は、欠陥画素の異常な画素値の影響を受けたものとなる。

そこで、特許文献１では、補正対象となる欠陥画素の画素値を、この補正対象画素に隣接する正常画素の画素値のみを用いて補正する方法が提案されている。

つまり、この特許文献１に開示の欠陥画素補正方法では、撮像素子における欠陥画素を補正する際に、補正対象画素の画素値を補正するのに必要な隣接画素が欠陥画素であるか否かを判定し、その判定結果に応じた演算処理を行うことにより、もしくは、その欠陥画素である隣接画素に代わる正常な隣接画素を認識することにより、欠陥画素ではない正常な画素から得られる画素値のみに基づいて、補正対象画素の補正画素値を算出するようにしている。

図７（ａ）および図７（ｂ）はそれぞれ、この特許文献１に開示の第１および第２の補正方式を説明する図であり、撮像素子の画素アレイの一部を示している。なお、ここでは、いわゆるモノクロ画像を撮像する撮像デバイス（撮像素子）の画素アレイを示している。

第１の補正方式では、図７（ａ）に示すように、撮像素子内の複数の画素のうち画素Ｐ（２，３）が欠陥画素であり、かつこの画素に隣接している画素（３，３）も欠陥画素である場合には、隣接画素Ｐ（２，２），Ｐ（１，３），Ｐ（２，４）である３つの正常な画素から得られる画素値を用いて、補正対象画素（２，３）の画素値を補正する。

なお、この第１の補正方式では、補正対象となる欠陥画素の周辺に欠陥画素がない場合は、補正対象となる欠陥画素の周辺４画素の画素値を平均化し、対象画素の画素値をその演算結果に置き換える演算を行う。また、この第１の補正方式では、補正対象画素の画素値の補正に、上記のように３つの正常な画素を用いるのではなく、該補正対象画素に隣接する周辺の正常な２画素又は１画素の画素値を使用することができる。

また、第２の補正方式では、例えば、図７（ｂ）に示すように補正対象画素Ｐ（２，３）に隣接している隣接画素Ｐ（３，３）が欠陥画素である場合、隣接画素Ｐ（３，３）にさらに隣接する隣接画素Ｐ（３，２），Ｐ（４，３），Ｐ（３，４）のうちいずれかの１つの正常な画素から得られる画素値と、補正対象画素Ｐ（２，３）に隣接する画素Ｐ（２，２），Ｐ（１，３），Ｐ（２，４）の各画素値との４つの画素値を用いて補正対象画素（２，３）の画素値を補正する。この第２の補正方式では、欠陥画素が単独で存在している場合の４画素平均をとって欠陥画素の画素値を補正する演算処理をそのまま、欠陥が連続して複数画素にまたがって発生している場合に使用することができる。

このように図７（ａ）および図７（ｂ）に示す第１および第２の補正方式では、連続して並ぶ欠陥画素の画素値を補正する際に、欠陥画素として登録されている隣接画素を使用しないようにするので、適切な欠陥画素の画素値補正を行うことができる。

特開２０００−２４４８２３号公報

しかし、上記特許文献１に開示の、補正対象となる欠陥画素（補正対象画素）に隣接する正常画素のみを用いて、補正対象画素の画素値を補正する方法では、補正対象画素に隣接する画素が正常画素であるか否かを判別するために、補正対象画素に隣接する画素の座標データを、不揮発性メモリなどの記憶装置に記憶されているすべての欠陥画素の座標データと照合することにより、逐一、隣接画素が、登録されている欠陥画素に該当するか否かを判定する必要があり、欠陥画素の画素値を補正する補正処理に時間を要するという欠点があった。

本発明は、上記のような問題点を解決するためになされたもので、欠陥が複数画素にまたがって発生している場合でも、欠陥画素の補正を高速かつ適切に行うことができる撮像装置および欠陥画素補正方法、並びにこのような撮像装置を用いた電子情報機器を得ることを目的とする。

本発明に係る撮像装置は、複数の画素を配列してなる画素アレイを有する、被写体の撮像により各画素で得られた画素値を画素信号として出力する撮像素子を備え、該撮像素子から出力された画素信号に含まれる欠陥画素の画素値を補正するよう構成した撮像装置であって、該撮像素子からの画素信号を記憶する信号記憶部と、該画素アレイにおける欠陥画素の位置を示す位置情報、および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を格納した情報格納部と、補正の対象となる欠陥画素の画素値を、該欠陥情報に基づいて正常な隣接画素の画素値のみを用いて補正する画素補正部とを備えたものであり、そのことにより上記目的が達成される。

本発明は、上記撮像装置において、前記撮像素子で得られた画素信号を前記信号記憶部に入力する画像入力部を有することが好ましい。

本発明は、上記撮像装置において、前記画像入力部は、前記撮像素子で得られた画素信号に対してノイズ除去処理および増幅処理を施してアナログ信号を生成するアナログ処理回路と、該アナログ処理回路で生成されたアナログ信号をディジタル信号に変換するＡ／Ｄ変換回路とを有し、該ディジタル信号を前記画素アレイにおける各画素の画素値として前記信号記憶部に入力するものであることが好ましい。

本発明は、上記撮像装置において、前記信号記憶部はフレームメモリであり、前記画素補正部は、該フレームメモリに格納されている、前記画素アレイにおける複数の画素のうちの欠陥画素の画素値を、正常な隣接画素の画素値から算出した補正画素値に書き換えることが好ましい。

本発明は、上記撮像装置において、前記正常な隣接画素の画素値から算出した補正画素値は、前記補正の対象となる欠陥画素に隣接する複数の正常な隣接画素の画素値の平均値であることが好ましい。

本発明は、上記撮像装置において、前記画素アレイは、各画素に対してカラーフィルタを配置したものであり、前記補正の対象となる欠陥画素の画素値の補正に用いる、該欠陥画素に隣接する複数の隣接画素は、該補正対象となる欠陥画素と同色のカラーフィルタが配置されたものであることが好ましい。

本発明は、上記撮像装置において、前記画素アレイ上に配置されたカラーフィルタの配列は、緑色カラーフィルタと赤色カラーフィルタとを交互に配列してなる列と、青色カラーフィルタと緑色カラーフィルタとを交互に配列してなる列とを、隣接する２つの列の間で、緑色カラーフィルタが隣接しないよう交互に配置したベイヤー配列となっていることが好ましい。

本発明は、上記撮像装置において、前記画素補正部は、前記信号記憶部に画素値が記録されている各画素が欠陥画素であるか否かを、前記情報格納部に記憶されている位置情報に基づいて判定する欠陥画素判定部を有し、欠陥画素であると判定された画素を、画素値を補正すべき補正対象画素とすることが好ましい。

本発明は、上記撮像装置において、前記信号記憶部はフレームメモリであり、前記画素補正部は、前記欠陥画素であると判定された補正対象画素の画素値の補正に用いる、該補正対象画素に隣接する複数の隣接画素の位置として、前記画素アレイ上で定義されている座標データを算出する隣接画素位置算出部を有し、該座標データが示す位置にある画素の画素値を前記フレームメモリから取得することが好ましい。

本発明は、上記撮像装置において、前記画素アレイは、各画素に対してカラーフィルタを配置したものであり、前記隣接画素位置算出部は、前記補正対象画素に隣接する複数の隣接画素の位置として、該補正対象画素と同色のカラーフィルタが配置された、該画素アレイ上で該補正対象画素の上下左右に位置する４つの画素の座標データを算出することが好ましい。

本発明は、上記撮像装置において、前記情報格納部は、前記画素アレイにおける欠陥画素の位置を示す位置情報として、該画素アレイ上で定義された座標データを記録する第１の記録領域と、該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を記録する第２の記録領域とを有していることが好ましい。

本発明は、上記撮像装置において、前記画素アレイは、各画素に対してカラーフィルタを配置したものであり、前記補正の対象となる欠陥画素である補正対象画素に隣接する複数の隣接画素は、該補正対象画素と同色のカラーフィルタが配置された、該画素アレイ上で該補正対象画素の上下左右に位置する４つの画素であり、該各隣接画素の欠陥情報は、その値が０であるとき、該隣接画素が欠陥画素であることを示し、その値が１であるとき、該隣接画素が正常画素であることを示すものであることが好ましい。

本発明は、上記撮像装置において、前記欠陥画素の位置を示す座標データと、該欠陥画素に隣接する４つの画素が欠陥画素であるか否かを示す欠陥情報とは、対応付けて、かつそれぞれ第１および第２の記録領域に分けて、所定の順序で記録されており、該第２の記録領域に隣接４画素の欠陥情報として記録された、値がすべて０である特定の欠陥情報は、該第１の記録領域では、この特定の欠陥情報の１つ前の欠陥情報に対応する座標データ以降には、欠陥画素の位置を示す座標データが存在しないことを示していることが好ましい。

本発明は、上記撮像装置において、前記撮像素子はＣＣＤイメージセンサであることが好ましい。

本発明は、上記撮像装置において、前記撮像素子はＣＭＯＳイメージセンサであることが好ましい。

本発明に係る欠陥画素補正方法は、複数の画素を配列してなる画素アレイを有する、被写体の撮像により各画素で得られた画素値を画素信号として出力する撮像素子からの画素信号に対して、該画素信号に含まれる欠陥画素の画素値を補正する補正処理を施す欠陥画素補正方法であって、該画素アレイにおける欠陥画素の位置を示す位置情報、および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を格納した情報格納部から該欠陥情報を読出すステップと、補正の対象となる欠陥画素の画素値を、該欠陥情報に基づいて正常な隣接画素の画素値のみを用いて補正するステップとを含むものであり、そのことにより上記目的が達成される。

本発明は、上記欠陥画素補正方法において、前記撮像素子からの画素信号を記憶するフレームメモリを用い、前記欠陥画素の画素値を補正するステップでは、該フレームメモリに画素値が入力されている各画素が、欠陥画素であるか否かを、前記情報格納部に記憶されている位置情報に基づいて判定し、該欠陥画素であると判定された補正対象画素の画素値の補正に用いる、該補正対象画素に隣接する正常な隣接画素の位置として、前記画素アレイ上で定義されている座標データを算出し、該座標データが示す位置にある画素の画素値を該フレームメモリから取得し、該フレームメモリから取得した画素値から、該補正対象画素の補正画素値を求めることが好ましい。

本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、請求項１に記載の撮像装置であり、そのことにより上記目的が達成される。

以下、本発明の作用について説明する。

この発明においては、撮像素子からの画素信号を記憶する信号記憶部と、該撮像素子の画素アレイにおける欠陥画素の位置を示す位置情報、および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を格納した情報格納部とを備え、補正の対象となる欠陥画素の画素値を、該欠陥情報に基づいて正常な隣接画素の画素値のみを用いて補正するようにしたので、情報格納部に予め格納されている欠陥情報に基づいて、補正対象となる欠陥画素の画素値を補正する際に必要となる、補正対象画素に隣接する画素のうちで正常画素を簡単に識別することができる。

このため、撮像素子における欠陥画素を補正する際に、欠陥画素が連続して複数発生している場合であっても、補正対象の欠陥画素に隣接する複数の隣接画素のうちでの正常画素の画素値のみを使用して欠陥画素の画素値を適切に補正する処理を、短時間で行うことができる。

また、本発明においては、補正対象画素の画素値を、補正対象画素に隣接する正常な画素の画素値の平均値に置き換えるので、補正対象画素の画素値を、その周辺の隣接画素の画素値との大きな差を発生させることなく適切に補間することができる。

また、本発明においては、補正対象画素の画素値を、補正対象画素に隣接する同色の正常な画素の画素値を用いて補正するので、欠陥画素の画素値補正を、欠陥画素の周辺領域との色相のバランスを損なうことなく行うことができる。

また、本発明においては、補正対象画素の画素値を、画素アレイ上で補正対象画素の左右上下に隣接して位置する同色の隣接４画素のうちの正常画素の画素値を用いて補正するので、補正対象画素の画素値を複数の同色の正常画素の画素値の平均値で置き換えるなど、欠陥画素の画素値をより適切な値にすることが可能となる。

本発明に係る撮像装置によれば、撮像素子からの画素信号を記憶する信号記憶部と、該撮像素子の画素アレイにおける欠陥画素の位置を示す位置情報、および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を格納した情報格納部と、補正の対象となる欠陥画素の画素値を、該欠陥情報に基づいて正常な隣接画素の画素値のみを用いて補正する画素補正部とを備えたので、情報格納部に予め格納されている欠陥情報に基づいて、補正対象となる欠陥画素の画素値を補正する際に必要となる、補正対象画素に隣接する画素のうちで正常画素を識別することができる。このため、撮像素子における欠陥画素を補正する際に、欠陥画素が連続して複数発生している場合であっても、欠陥画素の座標データが記録されているメモリを参照しながら正常画素であるか否かを判断する必要がなく、正常画素のみを使用して欠陥画素の値を適切に補正して、良好な補正画像を短時間で得ることができる。

本発明に係る欠陥画素補正方法によれば、画素アレイにおける欠陥画素の位置を示す位置情報、および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を格納した情報格納部から該欠陥情報を読出し、補正の対象となる欠陥画素の画素値を、上記のように情報格納部から読み出した欠陥情報に基づいて正常な隣接画素の画素値のみを用いて補正するので、補正対象画素に隣接する隣接画素が欠陥画素であるか否かを、隣接画素の座標データと登録されている欠陥画素の座標データとの照合により判定する処理は不要となる。この結果、撮像素子における欠陥画素を補正する際に、欠陥画素が連続して複数発生している場合であっても、隣接画素が欠陥画素であるか否かの判定処理を行うことなく、短時間で、正常画素のみを用いた欠陥画素補正を行うことができる。

図１は、本発明の実施形態１による撮像装置の構成を示すブロック図である。 図２は、上記実施形態１の撮像装置を構成する制御回路の構成を示すブロック図である。 図３は、上記実施形態１の撮像装置により欠陥画素の画素値を補正する方法を説明する図であり、該撮像装置における撮像素子の画素アレイを示している。 図４は、上記実施形態１の撮像装置を構成する座標メモリを説明する図であり、該座標メモリにおけるデータの記録状態を示している。 図５は、上記実施形態１の撮像装置の動作を説明する図であり、欠陥画素の補正動作のフローチャートを示している。 図６は、本発明の実施形態２として、実施形態１の撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。 図７は、特許文献１に開示の欠陥画素の補正方法を説明する図であり、この特許文献１に開示の第１および第２の補正方法（図７（ａ）、図７（ｂ））を、従来からの補正方法（図７（ｃ））と対比して示している。

以下、本発明の実施形態について図面を参照しながら説明する。
（実施形態１）
図１〜図５は本発明の実施形態１に係る撮像装置を説明する図であり、図１は、該撮像装置の構成を示すブロック図であり、図２は、該撮像装置を構成する制御回路８の構成を示すブロック図である。

本発明の実施形態１による撮像装置１００は、複数の画素を配列してなる画素アレイを有する、被写体の撮像により各画素で得られた画素値を画素信号として出力する撮像素子１を備え、該撮像素子１から出力された画素信号に含まれる欠陥画素の画素値を補正するよう構成されている。そして、この撮像装置１００は、該撮像素子からの画素信号を記憶する信号記憶部（フレームメモリ４）と、該画素アレイにおける欠陥画素の位置を示す位置情報、および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を格納した情報格納部（座標メモリ７）と、補正の対象となる欠陥画素の画素値を、該欠陥情報に基づいて正常な隣接画素の画素値のみを用いて補正する画素補正部（制御回路８）とを備えている。

以下、本実施形態１の撮像装置について詳しく説明する。

本実施形態１の撮像装置１００は、被写体の撮像により得られた画素値を画素信号（撮像信号）Ｓｐとして出力する撮像素子１と、該撮像素子１で得られた画素信号Ｓｐに対してノイズ除去や増幅等の処理を施してアナログ信号Ａｓを出力するアナログ処理回路２と、アナログ処理回路２から出力されたアナログ信号Ａｓをディジタル信号Ｄｓに変換するＡ／Ｄ変換回路３とを有している。ここで、撮像素子１、アナログ処理回路２、およびＡ／Ｄ変換回路３は、上記撮像装置１００の画像入力部を構成しており、撮像素子１としては、ＣＣＤイメージセンサあるいはＣＭＯＳイメージセンサなどが用いられている。

また、上記撮像装置１００は、アナログ信号Ａｓのディジタル変換により得られたデジタル信号Ｄｓを画像データとして一旦記憶しておくフレームメモリ（信号記憶部）４と、該フレームメモリ４から読み出された画像データＤｍに対して色バランス等のディジタル信号処理を施すディジタル信号処理回路５と、ディジタル信号処理が施された画像データＤｐを表示装置（図示せず）の規格に合うように変換して表示データＩｄを出力する出力回路６とを有している。

ここで、上記撮像素子１は、図３に示すように、複数の画素をマトリクス状に配列してなる画素アレイＰａを有しており、各画素には、カラーフィルタが配置されている。ここでのカラーフィルタの配列は、緑色（Ｇ）カラーフィルタと赤色（Ｒ）カラーフィルタとを交互に配列してなる列と、青色（Ｂ）カラーフィルタと緑色（Ｇ）カラーフィルタとを交互に配列してなる列とを、隣接する２つの列の間で、緑色（Ｇ）カラーフィルタが隣接しないよう交互に配置したベイヤー配列となっている。ただし、カラーフィルタの配列はこれに限るものではない。

さらに、上記撮像装置１００は、上記撮像素子１を構成する画素のうちの欠陥画素Ｐｆに関する情報（欠陥画素情報）である欠陥画素データＤｆが格納されている欠陥画素座標メモリ（情報格納部）７と、撮像素子１の動作を制御するとともに、座標メモリ７に格納されている欠陥画素データＤｆに基づいて、欠陥画素の画素値を補正する画素欠陥補正処理を行う制御回路８と、該制御回路８から出力された制御信号Ｓｃに基づいて、上記撮像素子１にその駆動信号Ｓｄを出力する撮像素子駆動回路９とを有している。

ここで、上記欠陥画素データＤｆは、画素アレイにおける欠陥画素の位置を示す位置情報および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を含むものである。ここで、欠陥画素の位置を示す位置情報は、画素アレイＰａ上で定義された座標データであり、ＸＹ座標、つまり、画素アレイにおける水平方向の位置を示すＸ座標と、画素アレイにおける垂直方向の位置を示すＹ座標との組（Ｘ、Ｙ）により、画素アレイ内での欠陥画素の位置を示すものである。

また、図４は、欠陥画素座標メモリ７での、欠陥画素の座標データおよび隣接画素の欠陥情報の格納状態を示す図である。

図４に示すように、欠陥画素座標メモリ（以下、単に座標メモリともいう。）７は、欠陥画素の位置、つまり図３に示すように画素をマトリクス状に配列してなる画素アレイＰａにおける欠陥画素Ｐｆの位置を示す座標データ（Ｘｋ，Ｙｋ）を記録する第１の記録領域Ｒｍ１と、各欠陥画素Ｐｆｋに隣接する隣接画素の欠陥情報、つまり隣接画素が欠陥画素であるか否かを示す情報（ｄ（ｋ）１、ｄ（ｋ）２、ｄ（ｋ）３、ｄ（ｋ）４）を記録する第２の記録領域Ｒｍ２とを有している。ここで、ｋは、画素アレイＰａで発生した欠陥画素を画素アレイＰａにおける画素の配列に沿って所定の経路でカウントしたときの個数であり、座標データ（Ｘｋ，Ｙｋ）は、画素アレイＰａで発生したｋ番目の欠陥画素Ｐｆｋの位置を示し、欠陥情報（ｄ（ｋ）１、ｄ（ｋ）２、ｄ（ｋ）３、ｄ（ｋ）４）は、ｋ番目の欠陥画素の左右上下に隣接する同色画素がそれぞれ欠陥画素であるか否かを示している。

具体的には、欠陥情報ｄ（ｋ）１は、補正対象となる欠陥画素Ｐｆｋの左側に隣接する同色の画素が欠陥画素であるか否かを示している。値〔１〕を有する欠陥情報ｄ（ｋ）１は、補正対象となる欠陥画素Ｐｋｆの左側に隣接する同色の画素が正常画素であることを示し、値〔０〕を有する欠陥情報ｄ（ｋ）１は、補正対象となる欠陥画素の左側に隣接する同色の画素が欠陥画素であることを示している。

同様に、欠陥情報ｄ（ｋ）２は、補正対象となる欠陥画素Ｐｆｋの右側に隣接する同色の画素が欠陥画素であるか否かを示し、欠陥情報ｄ（ｋ）３は、補正対象となる欠陥画素の上側に隣接する同色の画素が欠陥画素であるか否かを示し、欠陥情報ｄ（ｋ）４は、補正対象となる欠陥画素の下側に隣接する同色の画素が欠陥画素であるか否かを示している。それぞれの欠陥情報ｄ（ｋ）２〜ｄ（ｋ）４の値〔１〕は、これらの隣接画素が正常画素であることを示し、またそれぞれの欠陥情報ｄ（ｋ）２〜ｄ（ｋ）４の値〔０〕は、これらの隣接画素が欠陥画素であることを示している。

そして、欠陥画素の座標データ（Ｘｋ，Ｙｋ）と、該欠陥画素に隣接する４つの画素が欠陥画素であるか否かを示す欠陥情報（ｄ（ｋ）１、ｄ（ｋ）２、ｄ（ｋ）３、ｄ（ｋ）４）とは、対応付けて、座標メモリ７内の第１および第２の記憶領域Ｒｍ１およびＲｍ２に分けて、上記カウント順序で格納されている。

さらに具体的に説明すると、例えば、図４に示す座標メモリ７の第１の記録領域Ｒｍ１の１行目に格納された座標データ（Ｘ０，Ｙ０）は、画素アレイにおける座標（Ｘ０、Ｙ０）で示される位置に欠陥画素が存在することを示している。なお、説明の都合上、この欠陥画素は画素Ｐｆ０とする。また、座標メモリ７の第２の記録領域Ｒｍ２の１行目に格納された欠陥情報（１，１，１，１）（すなわち、ｄ（０）１（＝１）、ｄ（０）２（＝１）、ｄ（０）３（＝１）、ｄ（０）４（＝１））は、上記欠陥画素Ｐｆ０の左右上下に隣接する同色の画素が、いずれも正常画素であることを示している。

また、図４に示す座標メモリ７の第１の記録領域Ｒｍ１の２行目に格納された座標データ（Ｘ１，Ｙ１）は、画素アレイにおける座標（Ｘ１、Ｙ１）で示される位置に欠陥画素が存在することを示している。なお、説明の都合上、この欠陥画素は画素Ｐｆ１とする。また、座標メモリ７の第２の記録領域Ｒｍ２の２行目に格納された欠陥情報（１，０，１，１）（すなわち、ｄ（１）１（＝１）、ｄ（１）２（＝０）、ｄ（１）３（＝１）、ｄ（１）４（＝１））は、上記欠陥画素Ｐｆ１の左、上、下に隣接する同色の画素がいずれも正常画素であり、上記欠陥画素Ｐｆ１の右に隣接する同色の画素が欠陥画素であることを示している。

例えば、図４に示す座標データ（Ｘ１，Ｙ１）と欠陥情報（１，０，１，１）の組み合わせは、図３に示す欠陥画素Ｂ０と、その隣接画素Ｂ１〜Ｂ４の欠陥情報との組み合わせに相当している。つまり、図３に示す画素アレイＰａでは、欠陥画素Ｂ０に隣接する４画素Ｂ１〜Ｂ４のうちの画素Ｂ１、Ｂ３、Ｂ４が正常画素であり、画素Ｂ２が欠陥画素である。

さらに、図４に示す座標メモリ７の第１の記録領域Ｒｍ１のｎ行目に格納された座標データ（Ｘｎ，Ｙｎ）は、画素アレイにおける座標（Ｘｎ、Ｙｎ）で示される位置に欠陥画素が存在することを示している。なお、説明の都合上、この欠陥画素は画素Ｐｆｎとする。また、座標メモリ７の第２の記録領域Ｒｍ２のｎ行目に格納された欠陥情報（１，１，１，０）（すなわち、ｄ（ｎ）１（＝１）、ｄ（ｎ）２（＝１）、ｄ（ｎ）３（＝１）、ｄ（ｎ）４（＝０））は、上記欠陥画素Ｐｆｎの左、右、上に隣接する同色の画素がいずれも正常画素であり、上記欠陥画素Ｐｆｎの下に隣接する同色の画素が欠陥画素であることを示している。

そして、第２の記録領域Ｒｍ２の（ｎ＋１）行目に格納されている欠陥情報（０，０，０，０）（すなわち、ｄ（ｎ＋１）１（＝０）、ｄ（ｎ＋１）２（＝０）、ｄ（ｎ＋１）３（＝０）、ｄ（ｎ＋１）４（＝０））は、ｎ番目の欠陥画素の座標データ以降には欠陥画素の座標データが格納されていないことを示している。

なお、このように欠陥情報ｄ（ｋ）１〜ｄ（ｋ）４が全て０となる組み合わせは、欠陥画素の隣接４画素全てが欠陥画素となる場合に相当するもので、このような欠陥画素の配列を有する撮像装置は、欠陥画素の画素値補正が不可能となるため、不良品としてテスト工程で除外される。つまり、製品としての撮像装置には、欠陥情報ｄ（ｋ）１〜ｄ（ｋ）４が全て０となるような欠陥画素の配列を有するものは存在しない。

そこで、欠陥情報ｄ（ｋ）１〜ｄ（ｋ）４が全て０となる組み合わせは、座標メモリの第１の記録領域には、この欠陥情報の１つ前の欠陥情報に対応する欠陥画素の座標データの後には、欠陥画素の座標データが残っていないことを判断するために使用可能とである。

次に、図２を用いて、本実施形態１の撮像装置を構成する制御回路８の構成について説明する。

すなわち、本実施形態１の撮像装置１００を構成する制御回路８は、撮像素子駆動回路９に制御信号Ｓｃを供給する素子制御部８０と、上記フレームメモリ４に対するデータのアクセスを行うメモリアクセス部８１と、上記座標メモリ７に格納されている欠陥画素データＤｆを読み出すデータ読出部８２とを有している。また、この制御回路８は、読み出された欠陥画素データＤｆに基づいて、フレームメモリ４に格納されている画像における各画素が欠陥画素であるか否かを判定する欠陥画素判定部８３と、該欠陥画素判定部８３からの判定出力に基づいて、欠陥画素と判定された画素の位置座標から該画素に隣接する同色の画素の位置座標を算出する隣接画素位置算出部８４と、算出された隣接画素の位置座標と、読み出された欠陥画素データＤｆとに基づいて、隣接画素のうちの正常画素の画素値を用いて、補正対象画素の画素値を補正する画素補正部８５とを有している。ここで、画素補正部８５は、読み出された欠陥画素データＤｆを欠陥画素判定部８３を介して受け取るよう構成されている。

次に動作について説明する。

撮像素子１での撮像により得られた画素信号Ｓｐがアナログ処理回路２に入力されると、該アナログ処理回路２では、画素信号Ｓｐは、ノイズ除去や増幅等の処理を施されてアナログ画像信号ＡｓとしてＡ／Ｄ変換回路３に出力される。このＡ／Ｄ変換回路３では、アナログ処理回路２から出力されたアナログ画像信号Ａｓをディジタル画像信号Ｄｓに変換するＡ／Ｄ変換処理が行われ、このＡ／Ｄ変換によりディジタル画像信号Ｄｓがフレームメモリ４に画像データＤｓとして一旦記憶される。

このフレームメモリ４に格納されている画像データ（ディジタル画素値）Ｄｓに対しては、座標メモリ７に記憶されている欠陥画素データＤｆに基づいて、制御回路８により欠陥画素の画像データを、正常画素の画像データに基づいて算出した画像データに置き換える欠陥補正処理が施され、欠陥補正処理が施された画像データＤｍがディジタル信号処理回路５に出力される。

このディジタル信号処理回路５では、フレームメモリ４からの画像データＤｍに対して色バランス等のディジタル信号処理が施され、このディジタル信号処理が施された画像データＤｐが出力回路６に出力される。出力回路６では、ディジタル信号処理が施された画像データＤｐは、表示装置の規格に合うように変換されて表示データＩｄとして後段の表示装置などに出力される。

また、上記制御回路８の素子制御部８０からは撮像素子駆動回路９に制御信号Ｓｃが供給されており、撮像素子駆動回路９は、該制御信号Ｓｃに基づいて撮像素子１を駆動信号Ｓｄにより駆動している。

以下、上記制御回路８による欠陥画素補正動作について、図５に示すフローチャートを参照して詳しく説明する。

制御回路８では、アクセス制御部８１によりフレームメモリ４に対するデータアクセスの制御が行われており、上述したように、撮像素子１からの撮像信号Ｓｐをアナログ処理回路２およびＡ／Ｄ変換回路３で処理して得られたディジタル信号Ｄｓが、各画素の画素値としてフレームメモリ４内に記憶される（ステップＳ１）。

次に、制御回路８では、データ読出部８２が、図４に示す欠陥画素座標メモリ７内の各記憶領域Ｒｍ１およびＲｍ２に、欠陥画素の座標データ（Ｘｋ、Ｙｋ）および隣接画素の欠陥情報（ｄ（ｋ）１，ｄ（ｋ）２，ｄ（ｋ）３，ｄ（ｋ）４）として記録されている最初の座標データ（Ｘ０，Ｙ０）および欠陥情報（ｄ（０）１，ｄ（０）２，ｄ（０）３，ｄ（０）４）を読み出す（ステップ２）。

続いて、制御回路８では、欠陥画素判定部８３が、読み出した欠陥情報ｄ（ｋ）１〜ｄ（ｋ）４（ここではｋ＝０）により、欠陥画素の座標データが残っているか否かを判断する（ステップ３）。つまり、読み出した欠陥情報ｄ（ｋ）１〜ｄ（ｋ）４がすべて０であれば、この時点では、座標メモリ７には、補正すべき欠陥画素の座標データが残っていないこととなる。

そして、制御回路８では、欠陥画素の座標データが残っていない場合には、アクセス制御部８１が、欠陥画素判定部８３からの判定信号により、フレームメモリ４からディジタル信号Ｄｓがディジタル信号処理回路５に読み出されるようフレームメモリ４を制御する（ステップＳ８）。

一方、上記座標メモリ７に欠陥画素の座標データが残っている場合、つまり、読み出した欠陥情報ｄ（ｋ）１〜ｄ（ｋ）４のすべてが０でない場合には、制御回路８では、隣接画素位置算出部８４が、読み出した欠陥画素の座標データ（Ｘｋ，Ｙｋ）から、該欠陥画素に隣接する同色の４画素の座標データを算出する（ステップＳ４）。

さらに、制御回路８では、画素補正部８５が、算出した座標データが示す位置にある画素の画素値をフレームメモリ４よりアクセス制御部８１を介して取得する（ステップＳ５）。

次に、制御回路８では、画素補正部８５が、欠陥画素の補正データ（補正画素値）を、欠陥画素判定部８３からの欠陥情報に基づいて、取得した隣接画素の画素データのうちの正常な隣接画素の画素データ（画素値）のみから算出する（ステップＳ６）。

例えば、図３に示すように、補正の対象となる欠陥画素Ｂ０に隣接する同色の隣接画素Ｂ２が欠陥画素である場合、図４に示すように、欠陥画素座標メモリ７には欠陥画素Ｂ０の座表データおよび隣接する画素Ｂ１，Ｂ２，Ｂ３，Ｂ４の欠陥情報（ｄ（１）１（＝１），ｄ（１）２（＝０），ｄ（１）３（＝１），ｄ（１）４（＝１））が格納され、画素Ｂ２の欠陥情報ｄ（１）２は０であるため、欠陥画素Ｂ２を除いた隣接画素Ｂ１，Ｂ３，Ｂ４の画素データ（画素値）の平均値が欠陥画素Ｂ０の補正データ（画素値）として算出される。

次に、制御回路８では、画素補正部８５が、上記ステップＳ６で算出した補正データ（画素値）をアクセス制御部８１に出力すると、アクセス制御部８１により、フレームメモリ４に格納されている補正対象欠陥画素の画素データ（画素値）が、上記ステップＳ６で算出した補正データ（画素値）に書き換えられる（ステップＳ７）。

次に、制御回路８は、上記ステップＳ２の処理へ戻り、補正する座標データがなくなるまで、つまり、ステップＳ３にて、欠陥情報ｄ（ｋ）１〜ｄ（ｋ）４として（０，０，０，０）が読み出されるまで、上記ステップＳ２からステップＳ７までの処理を繰り返し行う。

そして、制御回路８では、ステップＳ３において、欠陥画素座標メモリ７に格納されている補正されるべき欠陥画素の座標データがなくなったと判定した場合には、欠陥画素判定部８３からの指示により、アクセス制御部８１は、フレームメモリ４に格納されている画像データがディジタル信号処理回路５に出力されるようフレームメモリ４を制御し（ステップＳ８）、フレームメモリ４に格納されている１フレームに対応する画像データの処理を終了する。

このような撮像により得られた撮像信号に対する欠陥画素補正処理は各フレーム毎に行われる。

このように本実施形態では、撮像素子からの画素信号を記憶するフレームメモリ（信号記憶部）４と、該撮像素子１の画素アレイにおける欠陥画素の位置を示す位置情報、および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を格納した座標メモリ（情報格納部）７と、補正の対象となる欠陥画素の画素値を、該欠陥情報に基づいて正常な隣接画素の画素値のみを用いて補正する制御回路（画素補正部）８とを備えたので、座標メモリ７に予め格納されている欠陥情報に基づいて、補正対象となる欠陥画素の画素値を補正する際に必要となる、補正対象画素に隣接する画素のうちの正常画素を識別することができる。このため、撮像素子における欠陥画素を補正する際に、欠陥画素が連続して複数発生している場合であっても、欠陥画素の座標データが記録されているメモリを参照しながら、補正対象の欠陥画素に隣接する隣接画素が正常画素であるか否かを判断する必要がなく、この結果、正常画素のみを使用して欠陥画素の値を適切に補正して良好な補正画像を短時間で得ることができる。

また、本実施形態１では、補正対象画素の画素値を、補正対象画素に隣接する正常な画素の画素値の平均値に置き換えるので、補正対象画素の画素値を、その周辺の隣接画素の画素値との大きな差を発生させることなく適切に補間することができる。

また、本実施形態では、補正対象画素の画素値を、補正対象画素に隣接する同色の正常な画素の画素値を用いて補正するので、欠陥画素の画素値補正を、欠陥画素での周辺領域との色相のバランスを損なうことなく行うことができる。

また、本実施形態においては、補正対象画素の画素値を、画素アレイ上で補正対象画素の左右上下に隣接して位置する同色の隣接４画素のうちの正常画素の画素値を用いて補正するので、補正対象画素の画素値を複数の正常画素の画素値の平均値で置き換えるなど、欠陥画素の画素値をより適切な値にすることが可能となる。

なお、上記実施形態１では、画素補正部８５が、欠陥画素の補正データ（補正画素値）を、欠陥画素判定部８３からの欠陥情報に基づいて、取得した隣接画素の画素データのうちの正常な隣接画素の画素データ（画素値）のみから算出する場合を示したが、隣接画素位置算出部８４が、読み出した欠陥画素の座標データ（Ｘｋ，Ｙｋ）から、欠陥情報に基づいて、該欠陥画素に隣接する同色の４画素のうちの正常な画素の座標データのみを算出するようにしてもよい。この場合、隣接する同色の４画素のうちの正常な画素の画素データ（画素値）のみがフレームメモリ４から読み出されることとなり、画素補正部８５では、取得した隣接画素の画素データのうちから正常な隣接画素の画素データ（画素値）を選択する必要はない。

さらに、上記実施形態１では、特に説明しなかったが、上記実施形態１の撮像装置を搭載したカメラ付き携帯電話装置などの電子情報機器について以下簡単に説明する。
（実施形態２）
図６は、本発明の実施形態２として、実施形態１の撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。

図６に示す本発明の実施形態２による電子情報機器９０は、本発明の上記実施形態１の撮像装置を、被写体の撮影を行う撮像部９１として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部９２と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示部９３と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信部９４と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力部９５とのうちの少なくともいずれかを有している。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、固体撮像素子からの画素信号における欠陥画素の画素値を補正する撮像装置および欠陥画素補正方法、並びにこのような撮像装置を用いた電子情報機器の分野において、撮像素子の複数画素に欠陥が連続して発生している場合に、欠陥画素の画素値を正確にかつ短時間で補正することができるものである。

１ 撮像素子
２ アナログ処理回路
３ Ａ／Ｄ変換回路
４ フレームメモリ
５ ディジタル信号処理回路
６ 出力回路
７ 座標メモリ
８ 制御回路
９ 駆動制御回路
８０ 素子制御部
８１ アクセス制御部
８２ データ読出部
８３ 欠陥画素判定部
８４ 隣接画素位置算出部
８５ 画素値補正部
９０ 電子情報機器
９１ 撮像部
９２ メモリ部
９３ 表示手段
９４ 通信手段
９５ 画像出力部
１００ 撮像装置
Ａｓ アナログ信号
Ｄｆ 欠陥画素データ
Ｄｍ 記録データ
Ｄｐ 画像データ
Ｄｓ ディジタル信号
Ｉｄ 表示データ
Ｐａ 画素アレイ
Ｓｃ 制御信号
Ｓｄ 駆動信号
Ｓｐ 画素信号

Claims (18)

1. 複数の画素を配列してなる画素アレイを有する、被写体の撮像により各画素で得られた画素値を画素信号として出力する撮像素子を備え、該撮像素子から出力された画素信号に含まれる欠陥画素の画素値を補正するよう構成した撮像装置であって、
   該撮像素子からの画素信号を記憶する信号記憶部と、
   該画素アレイにおける欠陥画素の位置を示す位置情報、および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を格納した情報格納部と、
   補正の対象となる欠陥画素の画素値を、該欠陥情報に基づいて正常な隣接画素の画素値のみを用いて補正する画素補正部とを備えた撮像装置。
2. 請求項１に記載の撮像装置において、
   前記撮像素子で得られた画素信号を前記信号記憶部に入力する画像入力部を有する撮像装置。
3. 請求項２に記載の撮像装置において、
   前記画像入力部は、
   前記撮像素子で得られた画素信号に対してノイズ除去処理および増幅処理を施してアナログ信号を生成するアナログ処理回路と、
   該アナログ処理回路で生成されたアナログ信号をディジタル信号に変換するＡ／Ｄ変換回路とを有し、
   該ディジタル信号を前記画素アレイにおける各画素の画素値として前記信号記憶部に入力するものである撮像装置。
4. 請求項１に記載の撮像装置において、
   前記信号記憶部はフレームメモリであり、
   前記画素補正部は、該フレームメモリに格納されている、前記画素アレイにおける複数の画素のうちの欠陥画素の画素値を、正常な隣接画素の画素値から算出した補正画素値に書き換える撮像装置。
5. 請求項４に記載の撮像装置において、
   前記正常な隣接画素の画素値から算出した補正画素値は、前記補正の対象となる欠陥画素に隣接する複数の正常な隣接画素の画素値の平均値である撮像装置。
6. 請求項５に記載の撮像装置において、
   前記画素アレイは、各画素に対してカラーフィルタを配置したものであり、
   前記補正の対象となる欠陥画素の画素値の補正に用いる、該欠陥画素に隣接する複数の隣接画素は、該補正対象となる欠陥画素と同色のカラーフィルタが配置されたものである撮像装置。
7. 請求項６に記載の撮像装置において、
   前記画素アレイ上に配置されたカラーフィルタの配列は、緑色カラーフィルタと赤色カラーフィルタとを交互に配列してなる列と、青色カラーフィルタと緑色カラーフィルタとを交互に配列してなる列とを、隣接する２つの列の間で、緑色カラーフィルタが隣接しないよう交互に配置したベイヤー配列となっている撮像装置。
8. 請求項１に記載の撮像装置において、
   前記画素補正部は、
   前記信号記憶部に画素値が記録されている各画素が欠陥画素であるか否かを、前記情報格納部に記憶されている位置情報に基づいて判定する欠陥画素判定部を有し、欠陥画素であると判定された画素を、画素値を補正すべき補正対象画素とする撮像装置。
9. 請求項８に記載の撮像装置において、
   前記信号記憶部はフレームメモリであり、
   前記画素補正部は、
   前記欠陥画素であると判定された補正対象画素の画素値の補正に用いる、該補正対象画素に隣接する複数の隣接画素の位置として、前記画素アレイ上で定義されている座標データを算出する隣接画素位置算出部を有し、該座標データが示す位置にある画素の画素値を前記フレームメモリから取得する撮像装置。
10. 請求項９に記載の撮像装置において、
    前記画素アレイは、各画素に対してカラーフィルタを配置したものであり、
    前記隣接画素位置算出部は、
    前記補正対象画素に隣接する複数の隣接画素の位置として、該補正対象画素と同色のカラーフィルタが配置された、該画素アレイ上で該補正対象画素の上下左右に位置する４つの画素の座標データを算出する撮像装置。
11. 請求項１に記載の撮像装置において、
    前記情報格納部は、
    前記画素アレイにおける欠陥画素の位置を示す位置情報として、該画素アレイ上で定義された座標データを記録する第１の記録領域と、該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を記録する第２の記録領域とを有している撮像装置。
12. 請求項１１に記載の撮像装置において、
    前記画素アレイは、各画素に対してカラーフィルタを配置したものであり、
    前記補正の対象となる欠陥画素である補正対象画素に隣接する複数の隣接画素は、該補正対象画素と同色のカラーフィルタが配置された、該画素アレイ上で該補正対象画素の上下左右に位置する４つの画素であり、
    該各隣接画素の欠陥情報は、その値が０であるとき、該隣接画素が欠陥画素であることを示し、その値が１であるとき、該隣接画素が正常画素であることを示すものである撮像装置。
13. 請求項１２に記載の撮像装置において、
    前記欠陥画素の位置を示す座標データと、該欠陥画素に隣接する４つの画素が欠陥画素であるか否かを示す欠陥情報とは、対応付けて、かつそれぞれ第１および第２の記録領域に分けて、所定の順序で記録されており、
    該第２の記録領域に隣接４画素の欠陥情報として記録された、値がすべて０である特定の欠陥情報は、該第１の記録領域では、この特定の欠陥情報の１つ前の欠陥情報に対応する座標データ以降には、欠陥画素の位置を示す座標データが存在しないことを示している撮像装置。
14. 請求項１に記載の撮像装置において、
    前記撮像素子はＣＣＤイメージセンサである撮像装置。
15. 請求項１に記載の撮像装置において、
    前記撮像素子はＣＭＯＳイメージセンサである撮像装置。
16. 複数の画素を配列してなる画素アレイを有する、被写体の撮像により各画素で得られた画素値を画素信号として出力する撮像素子からの画素信号に対して、該画素信号に含まれる欠陥画素の画素値を補正する補正処理を施す欠陥画素補正方法であって、
    該画素アレイにおける欠陥画素の位置を示す位置情報、および該欠陥画素に隣接する隣接画素が欠陥画素であるか否かを示す欠陥情報を格納した情報格納部から該欠陥情報を読出すステップと、
    補正の対象となる欠陥画素の画素値を、該欠陥情報に基づいて正常な隣接画素の画素値のみを用いて補正するステップとを含む、欠陥画素補正方法。
17. 請求項１６に記載の欠陥画素補正方法において、
    前記撮像素子からの画素信号を記憶するフレームメモリを用い、
    前記欠陥画素の画素値を補正するステップでは、
    該フレームメモリに画素値が入力されている各画素が、欠陥画素であるか否かを、前記情報格納部に記憶されている位置情報に基づいて判定し、
    該欠陥画素であると判定された補正対象画素の画素値の補正に用いる、該補正対象画素に隣接する正常な隣接画素の位置として、前記画素アレイ上で定義されている座標データを算出し、
    該座標データが示す位置にある画素の画素値を該フレームメモリから取得し、
    該フレームメモリから取得した画素値から、該補正対象画素の補正画素値を求める欠陥画素補正方法。
18. 被写体の撮像を行う撮像部を備えた電子情報機器であって、
    該撮像部は、請求項１に記載の撮像装置である電子情報機器。

Images