JP2010205973A - 回路基板の製造方法、回路基板、電気光学装置及び電子機器 - Google Patents

回路基板の製造方法、回路基板、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2010205973A
JP2010205973A JP2009050536A JP2009050536A JP2010205973A JP 2010205973 A JP2010205973 A JP 2010205973A JP 2009050536 A JP2009050536 A JP 2009050536A JP 2009050536 A JP2009050536 A JP 2009050536A JP 2010205973 A JP2010205973 A JP 2010205973A
Authority
JP
Japan
Prior art keywords
circuit
circuit board
semiconductor layer
straight lines
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009050536A
Other languages
English (en)
Inventor
Takashi Aoki
敬 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009050536A priority Critical patent/JP2010205973A/ja
Publication of JP2010205973A publication Critical patent/JP2010205973A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】特性に大きなばらつきのない半導体装置を形成し、これによって動作速度が安定した半導体装置、及び安定した出力の論理を有する論理素子を備えた回路基板、およびその製造方法を提供すること。
【解決手段】1以上のノズル320を備える液体吐出装置310から半導体材料液を吐出して半導体層140を形成する回路基板の製造方法であって、予め設定された1以上の回路形成領域を横切って、互いに平行な第1乃至第nの直線(nは2以上の整数)が予め定められており、前記ノズル320が第1の直線上をスキャンしながら回路基板上に半導体材料液を塗布することで、前記第1の直線方向に延在する複数の半導体層140を形成する工程を有し、前記半導体層140を形成する工程を、それぞれ前記第1乃至第nの直線について行う。
【選択図】図3

Description

本発明は、回路基板及びその製造方法に係り、特にノズルを備える液体吐出装置から半導体材料液を吐出して半導体層を形成する回路基板の製造方法等に関する。
近年、有機材料で形成された有機半導体(有機トランジスタを含む)の研究や実用化が進んでいる。有機半導体の特徴としては以下のものが挙げられる。第1に、比較的低温なプロセスで製造可能であるため、基板としてプラスチックやフィルムなどを用いることができる。これによって、軽量で壊れにくく、可撓性を有する半導体を製造できるなどの利点がある。第2に、インクジェット法などにより半導体材料液を塗布する方法により製造可能である。これによって、現在の無機半導体の製造プロセスに用いられるような大規模な製造装置が不要であり、かつ短時間で半導体を製造することができる。第3に、有機半導体に使用される有機材料には様々な種類がある。その分子構造や結晶構造の違いに起因する特性の違いを利用することで、固有の特性を有する半導体を製造可能である。
一方で従来の有機半導体は、応答速度などの点で無機半導体に劣っていた。そのため、従来の有機半導体は、応答速度が比較的遅くても問題にならず、むしろ軽量で可撓性を持つといった利点を生かすことができる表示装置などが主な用途であった。しかし、有機半導体の高性能化に伴い、これまで主に使われてきた表示装置の画素駆動トランジスタのみではなく、論理回路を構成することも可能になってきた。例えば、特開2006−13108(特許文献1)では、有機半導体を用いた論理回路の生成方法が開示されている。
特開2006−13108号公報
しかしながら、上記のように従来の印刷法を用いて半導体材料液を塗布する方法で製造された有機半導体においては、半導体材料液の塗布量にばらつきが生じ、各トランジスタなどの半導体装置の特性に大きなばらつきが生じやすかった。製造された半導体装置の特性がばらついた場合、半導体装置の動作速度がばらつき、さらには半導体装置を組み合わせて構成された論理素子の出力の論理が不安定になるなどの問題があった。
そこで本発明は、上記課題に鑑みてなされたものであり、その目的のひとつは、特性に大きなばらつきのない半導体装置を形成し、これによって動作速度が安定した半導体装置、及び安定した出力の論理を有する論理素子を備えた回路基板、およびその製造方法を提供することにある。
かかる課題を解決する為に、本発明の回路基板の製造方法は、1以上のノズルを備える液体吐出装置から半導体材料液を吐出して半導体層を形成する回路基板の製造方法であって、予め設定された1以上の回路形成領域を横切って、互いに平行な第1乃至第nの直線(nは2以上の整数)が予め定められており、前記ノズルが第1の直線上をスキャンしながら回路基板上に半導体材料液を塗布することで、前記第1の直線方向に延在する複数の半導体層を形成する工程を有し、前記半導体層を形成する工程を、それぞれ前記第1乃至第nの直線について行うことを特徴とする。
また、本発明の回路基板は、予め設定された1以上の回路形成領域を有する回路基板であって、前記回路形成領域はそれぞれ複数の半導体層を備えており、前記複数の半導体層は、互いに平行な第1乃至第nの直線上(nは2以上の整数)に延在するように形成されており、かつ、それぞれの直線上に複数形成されていることを特徴とする。
かかる方法、又は構成によれば、互いに平行な第1乃至第nの直線上に延在するように半導体層を形成するので、少なくとも同一直線上に延在するよう形成された半導体層は、同一のノズルにより、同一のスキャン中に吐出された半導体材料液で形成される。ここで、同一のノズルから吐出される半導体材料液の量はばらつきが少ない上、同一のスキャン中に吐出される半導体材料液の量はほとんどばらつきがなく安定している。このように安定した量の半導体材料液により半導体層を形成することで、この半導体層を含んで構成された半導体装置の特性のばらつきを抑えることが可能となる。そして、半導体装置の特性のばらつきによって動作速度がばらつき、さらにはこの半導体装置によって構成された論理素子の出力の論理が不安定になることを防止することができる。その結果、回路基板上に形成された回路の動作を安定させることができる。
また、前記半導体層を形成する工程において、1つのノズルが第1乃至第nの直線上をスキャンしながら回路基板上に半導体材料液を塗布することが好ましい。
これによれば、1つのノズルが第1乃至第nの直線上に半導体材料液を塗布して半導体層を形成するので、ノズルの違いに依存する半導体材料液の吐出量のばらつきが発生せず、半導体層を形成する半導体材料液の量がほぼ均一となる。これによって、さらに特性のばらつきが少ない半導体装置を形成することができ、半導体装置の動作速度、及びこの半導体装置によって構成された論理素子の出力の論理をさらに安定させることができる。
また、1つのノズルが第1乃至第nの直線上を順次スキャンするのがより好ましい。これによれば、第1乃至第nの直線上を無駄なくスキャンすることにより回路基板を製造することができる。また、仮に経過時間に応じてノズルから吐出される半導体材料液の量が変化していく場合であっても、近傍に配置された半導体装置は時間的に近いタイミングで形成されるため、半導体装置の特性のばらつきを押さえることができる。
また、本発明の回路基板の製造方法において、前記液体吐出装置は複数のノズルを備えており、前記半導体層を形成する工程において、前記複数のノズルがそれぞれ異なる前記第1乃至第nの直線上を並行にスキャンしながら回路基板上に半導体材料液を塗布し、前記第1乃至第nの直線の間隔が、それぞれ前記ノズルの前記スキャン方向に直交する方向についてのピッチの整数倍であることが好ましい。
また、本発明の回路基板において、前記第1乃至第nの直線の間隔が、それぞれ予め定められた間隔の整数倍であることが好ましい。
これによれば、複数のノズルを用いて半導体層を形成することとしたので、より短時間で基板上の半導体層を形成し、回路基板を製造することができる。
また、必ずしもすべてのノズルを用いて半導体層を形成するのではなく、半導体層を形成するためのノズルを限定することが可能である。この場合、第1乃至第nの直線の間隔がノズルのスキャン方向に直交する方向についてのピッチの整数倍になる。これによれば、複数のノズルのうち、半導体層を形成するノズルが限定されるので、すべてのノズルを用いて半導体層を形成する場合と比較して、半導体層を構成する半導体材料液にばらつきが少なくなり、ひいては比較的安定した半導体装置を形成することが可能となる。
一方で複数のノズルのすべてを用いて半導体層を形成する場合、使用するノズルを限定する場合と比較して、さらに短時間で基板上の半導体層を形成し、回路基板を製造することができる。
また、本発明の回路基板の製造方法において、前記ノズルは、1つの直線上に形成される複数の半導体層が予め定められた間隔となるよう、半導体材料液を塗布することが好ましい。
ノズルが半導体材料液を吐出し、塗布して半導体層を形成する際、半導体材料液の塗布から、例えば絶縁層の生成といった次の工程までの間に、塗布した半導体材料液を乾燥させる必要がある。この半導体材料液を乾燥させる時間にばらつきがあると、形成された半導体層を含む半導体装置の特性がばらつく場合がある。
上記本発明によれば、複数の半導体層が予め定められた間隔となるよう半導体材料液を塗布しており、半導体材料液を塗布するためにスキャンする際のノズルの速度はほぼ一定であるため、それぞれの半導体層の乾燥条件を一定にすることが可能である。その結果、これらの半導体層を含んで構成された半導体装置の特性が変化することをさらに抑制することができる。
また、前記回路形成領域が、アクティブマトリックス回路の走査線の駆動信号を供給する走査線駆動回路、前記アクティブマトリックス回路のデータ線の駆動信号を供給するデータ線駆動回路、及び前記アクティブマトリックス回路、のうちの少なくとも2つであることが好ましい。
これによれば、走査線駆動回路、データ線駆動回路、及びアクティブマトリックス回路のうちの少なくとも2つの機能ブロックを構成する半導体装置の特性を安定させることができ、回路形成領域の対象とした各機能ブロックが安定した動作をさせることが可能となる。
また、前記回路形成領域が、アクティブマトリックス回路に走査線の駆動信号を供給する走査線駆動回路、前記アクティブマトリックス回路にデータ線の駆動信号を供給するデータ線駆動回路、及び前記アクティブマトリックス回路、からなる群から選ばれる1つの領域であることが好ましい。
これによれば、走査線駆動回路、データ線駆動回路、及びアクティブマトリックス回路のうちのいずれか1つの領域に形成される半導体装置の特性を安定させることができ、対象となる各機能ブロックが安定した動作をさせることが可能となる。
また、前記回路形成領域が、回路基板全体の領域であることが好ましい。
これによれば、回路基板全体に形成された半導体装置の特性を安定させることができ、回路基板全体の動作を安定させることができる。
また、前記回路形成領域が複数設定されており、第1乃至第nの直線のいずれか又は複数が、複数の回路形成領域にまたがっていることが好ましい。
これによれば、安定した量の半導体材料液からなる半導体層を有する半導体装置を、複数の回路形成領域について形成することが可能となる。これによって、特性のばらつきの少ない、安定した動作速度及び出力の論理を有する半導体装置を、複数の回路形成領域にわたって形成することができる。つまり、より広い領域おいて、安定した半導体装置を備える回路基板を形成可能となる。
また、前記半導体層が、有機材料によって形成されていることが好ましい。
これによれば、無機材料によって形成された半導体層を備える半導体装置と比較して、特性のばらつきが大きくなりがちな有機材料によって形成された半導体層を備える半導体装置について本発明を適用することができ、より効果的に特性のばらつきを抑えることが可能となる。
また、本発明は、上記の回路基板を備えることを特徴とする電気光学装置を含む。さらに本発明は、上記電気光学装置を備えることを特徴とする電子機器を含む。
かかる構成によれば、上記それぞれの回路基板の特徴を備えているため、例えば当該回路基板上に形成された回路の動作を安定させることができ、動作の安定した電気光学装置や電子機器を構成することができる。
なお、本明細書において「液体吐出装置」とは、1以上のノズルを備え、ノズルを介して半導体材料液を吐出して半導体層を形成する装置であって、その一例としての「ヘッド」を含むものである。
また、本明細書においては、有機半導体を例に挙げて説明するが、無機半導体を除外するものではない。つまり、本発明の時点においては、ノズルを備える液体吐出装置から半導体材料を吐出して半導体層を形成する回路基板の製造方法では、もっぱら有機半導体が用いられている。しかし、今後、有機半導体のみならず、無機半導体についても、ノズルを備える液体吐出装置から半導体材料を吐出して半導体層を形成する方法を用いて半導体層を形成可能となれば、本発明はその無機半導体についても適用可能である。
また、本明細書において「半導体装置」とは、半導体を含むよう構成された、トランジスタを含む種々の素子を指す。
また、本明細書において「回路基板」とは、基板、導電層、絶縁層、半導体層など、基板上に構成された回路と基板とを含む構成を指す。
また、本明細書において「電気泳動表示部」とは、電気泳動表示パネル及び可透性基板に形成された柔軟性の高いフィルム状の表示部を含む電気光学表示装置であり、1つ又は複数の電気泳動素子を有し、画像、文字などを表示するものを指す。
また、本明細書において「電子機器」は、半導体装置を備えるあらゆる機器を含むもので、電気泳動装置、ディスプレイ装置、テレビジョン装置、電子ペーパー、時計、電卓、携帯電話、携帯情報端末等を含む。また、「機器」という概念からはずれるもの、例えば可撓性のある紙状/フィルム状の物体、これら物体が貼り付けられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも含む。
本発明の半導体装置の製造プロセスを示す図。 本発明の半導体装置の製造工程を示すフローチャート。 1ヘッド1ノズルでの有機半導体層形成工程を示す図。 1ヘッド複数ノズルでの有機半導体層形成工程を示す図。 斜めに配置した1ヘッド複数ノズルでの有機半導体層形成工程を示す図。 複数ヘッド複数ノズルでの有機半導体層形成工程を示す図。 斜めに配置したヘッド複数ノズルでの有機半導体層形成工程を示す図。 従来のインバーターの概念図。 従来のインバーターにおける有機半導体層等のレイアウトを示す図。 有機半導体の断面図。 本発明のインバーターの概念図。 本発明のインバーターにおける有機半導体層等のレイアウトを示す図。 従来のNAND回路の概念図。 従来のNAND回路における有機半導体層等のレイアウトを示す図。 本発明のNAND回路の概念図。 本発明のNAND回路における有機半導体層等のレイアウトを示す図。 従来のNOR回路の概念図。 従来のNOR回路における有機半導体層等のレイアウトを示す図。 本発明のNOR回路の概念図。 本発明のNOR回路における有機半導体層等のレイアウトを示す図。 電気泳動装置の全体構成を示すブロック図。 本発明の電気泳動装置における半導体装置の配置を概念的に示した図。 電気泳動装置を適用した電子機器の具体例を説明する斜視図。
本発明に係る実施形態について、以下の構成に従って、図面を参照しながら具体的に説明する。ただし、以下の実施形態はあくまで本発明の一例に過ぎず、本発明の技術的範囲を限定するものではない。なお、各図面において、同一の部品には同一の符号を付している。
1.有機半導体の製造方法
2.本発明におけるノズルの構成と、ノズルによる有機半導体層の形成
(1)1ヘッド1ノズル
(2)1ヘッド複数ノズル
(3)斜めに配置した1ヘッド複数ノズル
(4)複数ヘッド複数ノズル
(5)斜めに配置した複数ヘッド複数ノズル
(6)まとめ
3.従来の回路基板と本発明の回路基板との違いについての具体例
(1)インバーター
(2)NAND回路
(3)NOR回路
(4)論理素子についてのまとめ
(5)演算器
(6)電気泳動装置
実施形態
(1.有機半導体の製造方法)
一般に有機半導体は、前述のように、プラスチックやフィルムなどの基板に導電性材料、半導体材料、及び絶縁性材料を供給することにより製造される。基板上には有機半導体からなる有機半導体装置(有機トランジスタ)が複数形成され、それらの有機半導体装置を組み合わせることによって、インバーターやNAND、NORなどの論理素子を構成する。これらの論理素子を複数組み合わせることで、例えば加算器や積算器のような演算器を構成することができる。さらに論理素子や演算器を複数組み合わせることで、所定の機能を有する機能ブロックを構成することができる。機能ブロックの例としては、例えば電気泳動装置における走査線駆動回路、データ線駆動回路、及び電気泳動表示部などが挙げられる。そして、これらの機能ブロックを組み合わせることで、所望の機能を実現する回路基板を構成することができる。
まず、有機半導体の製造方法を具体的に説明する。なお、ここで説明する個別の有機半導体の製造方法は従来の技術により実現可能であり、本発明は以下で述べる有機半導体の製造工程のうち、有機半導体層の形成工程に特徴を有している。
図1は本発明の半導体装置の製造プロセスを示す図、図2は本発明の半導体装置の製造工程を示すフローチャートである。図1を参照して製造プロセスにおける半導体構造を説明し、その製造工程については図2のフローチャートを随時参照しながら説明していく。
まず、図1(a)に示すような基板110が準備される。基板110としては、石英やガラス基板の他、可撓性を有する樹脂基板、例えばプラスチックやフィルムが用いられるが、これに限定されるものではない。
(S210:電極形成工程)
次に図1(b)に示すように、基板110上にドレイン電極120及びソース電極130を形成する(S210)。このドレイン電極120及びソース電極130は、例えば、エッチング法、リフトオフ法等の方法により形成することができる。あるいは、基板上に導電性材料を塗布することによってドレイン電極120及びソース電極130を形成することもできる。この場合、例えば、インクジェット法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、マイクロコンタクトプリンティング法といった方法や、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法のような塗布法等が挙げられ、これらのうちの1種又は2種以上を組み合わせて用いることができる。
(S220:有機半導体層形成工程)
次に図1(c)に示すように、ドレイン電極120及びソース電極130を覆うように、有機半導体層140を形成する(S220)。有機半導体層140は、有機半導体材料と有機溶媒とを含む有機半導体材料液を、ドレイン電極120及びソース電極130を覆うように供給し、その後、必要に応じて後処理を施すことによって形成される。このとき、ドレイン電極120とソース電極130との間にはチャネル領域が形成される。
有機半導体材料液を供給する方法として、例えばインクジェット法によれば、ドレイン電極120及びソース電極130を形成した基板上を、1以上のノズルを備える液体吐出装置としてのヘッドがスキャンしながら半導体材料液を塗布する。このようにして有機半導体材料液を塗布することで、有機半導体層を形成する。
なお、有機半導体材料液を供給する方法としては、インクジェット法の他にも、スクリーン印刷法のような印刷法、スピンコート法やディップコート法のような塗布法が挙げられるが、インクジェット法を用いる方が好ましい。インクジェット法によれば、液状材料を微細なパターンで供給できるので、パターニングが不要であり、簡易な工程で精密な形状の有機半導体層を形成することができるためである。本発明においては、インクジェット法を用いて有機半導体層を形成する例を説明する。
(S230:絶縁層形成工程)
次に、図1(d)に示すように、有機半導体層140の上に絶縁層150を形成する(S230)。絶縁層150は、例えば有機高分子材料などで構成され、この場合、有機高分子材料又はその前駆体を含む溶液を、有機半導体層140を覆うように塗布した後、必要に応じてこの塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成する。有機高分子材料又はその前駆体を塗布する方法としては、前述の塗布法、印刷法等を用いることができる。
また、絶縁層150を無機材料で構成する場合、絶縁層150は、例えば熱酸化法、CVD法、SOG法により形成することができる。
(S240:ゲート電極形成工程)
次に、図1(e)に示すように、絶縁層150の上にゲート電極160を形成する(S240)。ゲート電極160を形成する方法としては、絶縁層150の上に金属膜を形成した後、この金属膜上にマスクとしてのレジスト層を形成し、金属膜の不要部分を除去する方法や、絶縁層150の上に導電性材料を塗布するなどの方法を用いる。
以上のような工程により、基板上に有機半導体装置(トランジスタ)100を形成することができる。
なお、上記説明はトップゲート構造の有機半導体についてのものであるが、これはボトムゲート構造等の有機半導体であってもよい。この場合、トップゲート構造の有機半導体の製造方法の工程を入れ替えることによって実現することができる。
(2.本発明におけるノズルの構成と、ノズルによる有機半導体層の形成)
本発明においては、先にも述べたとおり、前述の有機半導体装置の製造工程のうち有機半導体層の形成工程に特徴を有している。以下、有機半導体層の形成工程について具体的に説明する。
(1)1ヘッド1ノズル
図3は1ヘッド1ノズルでの有機半導体層形成工程を示す図である。
図3において、ヘッド310は1つのノズル320を備えているか、複数のノズルのうち1つのみを使用するかしており、ノズル320を介して半導体材料液を吐出して有機半導体層を形成するよう構成されている。
ヘッド310は、回路基板上に有機半導体層を形成するため、図3に示される直線上を矢印方向にスキャンする。これに合わせてノズル320は、この直線上を矢印方向にスキャンしながら回路基板上に半導体材料液を塗布することで、この直線方向に延在する複数(本実施形態では3つ)の有機半導体層140を形成する。1回のスキャンを終え、1つの直線上におけるすべての有機半導体層140が形成されると、次の直線上に構成されるべき有機半導体層140を形成するため、ノズル320によって有機半導体層を形成する工程を次の直線について行う。このように、有機半導体層を形成する工程を、第1の直線乃至第n(nは2以上の整数)の直線について繰り返し行うことによって、第1の直線乃至第nの直線上に形成されるべきすべての有機半導体層140を形成することができる。なお、このスキャンの際に用いられる直線は、予め設定された1以上の回路形成領域を横切る、互いに平行な第1乃至第nの直線として、予め定められている。
このように、1つのノズル320が第1乃至第nの直線上に半導体材料液を塗布して有機半導体層を形成する場合、ノズルの違いに依存する半導体材料液の吐出量のばらつきが発生せず、有機半導体層を形成する半導体材料液の量がほぼ均一となる。これによって、特性のばらつきが少ない半導体装置を形成することができ、半導体装置の動作速度、及びこの半導体装置によって構成された論理素子の出力の論理を安定させることができる。その結果、回路基板上に形成された回路の動作を安定させることができる。
また、1つのノズル320が第1乃至第nの直線上を順次スキャンすることがより好ましい。これによれば、第1乃至第nの直線上を無駄なくスキャンすることにより回路基板を製造することができる。また、仮に時間の経過に応じてノズルから吐出される半導体材料液の量が変化した場合であっても、近傍に配置された半導体装置は時間的に近いタイミングで形成されるため、半導体装置の特性のばらつきを抑えることができる。ただし、第1乃至第nの直線上を任意の順番でスキャンするとしてもよい。この場合であっても、上述の一定の効果が得られる。
また、このノズル320は、1つの直線上に形成される複数の有機半導体層140が予め定められた間隔となるよう、半導体材料液を塗布することが好ましい。これにより、図3に示すように、直線上に形成される有機半導体層140は、それぞれ隣り合う有機半導体層140と予め定められた間隔d1を置いて形成される。
ここで、ノズル320が半導体材料液を吐出し、塗布して有機半導体層140を形成する際、半導体材料液の塗布から、例えば絶縁層の生成といった次の工程までの間に、塗布した半導体材料液を乾燥させる必要がある。ここで、この半導体材料液を乾燥させる時間にばらつきがあると、形成された有機半導体層140を含む半導体装置の特性が変化する場合がある。
そこで、上記のように、複数の有機半導体層140が予め定められた間隔となるよう半導体材料液を塗布すれば、半導体材料液を塗布するためにスキャンする際のノズル320の速度は一定であるため、それぞれの有機半導体層140の乾燥条件を一定にすることが可能である。その結果、これらの有機半導体層140を含んで構成された半導体装置の特性が変化することをさらに抑制することができる。
なお、ノズル320は、必ずしも1つの直線上に形成される複数の有機半導体層140が予め定められた間隔となるよう、半導体材料液を塗布する必要はなく、その場合であっても上述の一定の効果を得ることができる。
(2)1ヘッド複数ノズル
図4は1ヘッド複数ノズルでの有機半導体層形成工程を示す図である。
図4において、ヘッド310は3つのノズル320を有しており、ノズル320を介して半導体材料液を吐出して有機半導体層を形成するよう構成されている。それぞれのノズル320は、互いに隣り合うノズル320と一定のピッチpで配置されている。また、それぞれのノズル320は、第1の直線乃至第nの直線に対して直角方向に配置されている。
3つのヘッド310は、回路基板上に有機半導体層を形成するため、図4に示される3つの直線上を矢印方向にスキャンする。これに合わせて3つのノズル320は、それぞれこの3つの直線上を矢印方向に並行してスキャンしながら回路基板上に半導体材料液を塗布することで、この3つの直線上にそれぞれ延在する複数(本実施形態では3つずつ)の有機半導体層140を形成する。1回のスキャンを終え、この3つの直線上におけるすべての有機半導体層140が形成されると、次の直線上に構成されるべき有機半導体層を形成するため、ノズル320によって有機半導体層を形成する工程を行う。このように、有機半導体層を形成する工程を第1の直線乃至第n(nは2以上の整数)の直線について繰り返し行うことによって、第1の直線乃至第nの直線上に形成されるべきすべての有機半導体層140を形成することができる。なお、このスキャンの際に用いられる直線は、予め設定された1以上の回路基板上の所定の領域である回路形成領域を横切る、互いに平行な第1乃至第nの直線として、予め定められている。また、この直線は、互いに隣り合う直線と一定の距離d2を置いて等間隔となるよう定められており、この距離d2は互いに隣り合って配置されたノズル320間の距離pと等しい。つまり、この有機半導体層140を形成する工程は、第1乃至第nの直線がそれぞれ等間隔になるように繰り返される。
このように複数のノズル320を有するヘッド310を用いて有機半導体層140を形成することで、より短時間で基板上の半導体を形成し、回路基板を製造することができる。
また、必ずしもすべてのノズルを用いて有機半導体層を形成するのではなく、有機半導体層を形成するためのノズルを限定することが可能である。例えば、3つのノズルのうち、上のノズルと下のノズルのみを用いて有機半導体層を形成し、真ん中のノズルでは有機半導体層の形成は行わないとする。この場合、第1乃至第nの直線の間隔が(d2)×2となり、ノズルのスキャン方向に直交する方向についてのピッチpの整数倍(この例では2倍)になる。これによれば、複数のノズルのうち、有機半導体層を形成するノズルが限定されるので、すべてのノズルを用いて有機半導体層を形成する場合と比較して、半導体装置に含まれる有機半導体層を構成する半導体材料液にばらつきが少なくなり、ひいては比較的安定した半導体装置を形成することが可能となる。
なお、この有機半導体層140を形成する工程は、必ずしも第1乃至第nの直線がそれぞれ等間隔になるように繰り返される必要はなく、異なるスキャンで形成される有機半導体層の距離は等間隔にならなくてもよい。
また、ヘッド310が有する複数のノズル320は、隣り合うノズル320との間隔がそれぞれ異なるピッチで配置されることも考えられ、この場合でも上記本発明の効果は失われるものではない。この場合、第1乃至第nの直線は、ノズルの数に応じた直線セットとして分類され、それぞれの直線セットの中でノズルのピッチに対応する距離を持つように第1乃至第nの直線の間隔が定められる。
(3)斜めに配置した1ヘッド複数ノズル
図5は斜めに配置した1ヘッド複数ノズルでの有機半導体層形成工程を示す図である。
図5において、斜めに配置されたヘッド310は3つのノズル320を有しており、ノズル320を介して半導体材料液を吐出して有機半導体層を形成するよう構成されている。それぞれのノズル320は、前述の1ヘッド複数ノズルの例と同様、互いに隣り合うノズル320と一定のピッチpで配置されている。
この例では、ヘッド310が回路基板上に有機半導体層を形成する工程は、(2)で説明した1ヘッド複数ノズルの例と同様であるが、互いに平行な第1乃至第nの直線における、互いに隣り合う直線との距離が異なる。すなわち、図5に示すように、ヘッド310はスキャン方向である第1乃至第nの直線のそれぞれと直角となる直線に対して角度θを有するよう配置されている。この場合、第1乃至第nの直線は、互いに隣り合う直線と一定の距離d3=p×cosθを置いて等間隔となるよう予め定められる。つまり、有機半導体層140を形成する工程は、第1乃至第nの直線がそれぞれ一定の距離d3を置いた等間隔になるように繰り返される。
以上のように、ヘッド310の有するノズル320は、必ずしも第1乃至第nの直線のそれぞれと直角となる方向に配置される必要はなく、その場合であっても、上述の(2)で説明した効果と同様の効果を有する。この場合、ノズル320を備えたヘッド310により形成される有機半導体層140は、ノズル320の配置された間隔と、スキャン方向に対するヘッド310の配置された角度とに基づいて定められる間隔をそれぞれ有する第1乃至第nの直線上に形成されることとなる。
(4)複数ヘッド複数ノズル
図6は複数ヘッド複数ノズルでの有機半導体層形成工程を示す図である。
図6において、2つのヘッド310は、それぞれ2つのノズル320を有しており、ノズル320を介して半導体材料液を吐出して有機半導体層を形成するよう構成されている。それぞれのノズル320は、互いに隣り合うノズル320と一定のピッチpで配置されている。
この例では、ヘッド310が回路基板上に有機半導体層を形成する工程は、(2)で説明した1ヘッド複数ノズルの例と同様であるが、それぞれのヘッド310は2つのノズル320を有している点、及び複数(この例では2つ)のヘッド310を用いている点において異なる。すなわち、1回のスキャンで4つの直線上に延在する複数の有機半導体層140を形成可能である。このとき、それぞれ隣り合う直線との距離は、同一ヘッドのノズルによってスキャンされる直線間であれば一定であるが、異なるヘッドのノズルによってスキャンされる直線間であれば一定ではないことがある。
以上のように、複数ヘッド複数ノズルを用いて有機半導体層を形成する場合、同一のヘッドが有するノズルについては一定の間隔で配置されていたとしても、別のヘッドが有するノズルとの距離が異なることがある。この場合であっても、上述の(2)で説明した効果と同様の効果を有する。
(5)斜めに配置した複数ヘッド複数ノズル
図7は斜めに配置した複数ヘッド複数ノズルでの有機半導体層形成工程を示す図である。
図7において、それぞれ斜めに配置された2つのヘッド310は、それぞれ2つのノズル320を有しており、ノズル320を介して半導体材料液を吐出して有機半導体層を形成するよう構成されている。それぞれのノズル320は、互いに隣り合うノズル320と一定のピッチpで配置されている。
この例では、斜めに配置したヘッド310が回路基板上に有機半導体層を形成する工程は、(2)で説明した、斜めに配置した1ヘッド複数ノズルの例と同様であるが、それぞれのヘッド310が2つのノズル320を有している点、及び複数(この例では2つ)のヘッド310を用いている点において異なる。すなわち、1回のスキャンで4つの直線上に延在する複数の有機半導体層140を形成可能である。このとき、同一ヘッドのノズルによってスキャンされる直線における、それぞれ隣り合う直線との距離は、それぞれのヘッド310が第1乃至第nの直線のそれぞれと直角となる直線に対して角度θを有するよう配置されている場合、d3=p×cosθとなる。つまり、(3)で説明した、斜めに配置した1ヘッド複数ノズルの例と同様、互いに隣り合う直線の距離と、ノズル320の配置された間隔とが異なる。また、(4)で説明した複数ヘッド複数ノズルの例と同様、それぞれ隣り合う直線との距離は、同一ヘッドのノズルによってスキャンされる直線間であれば一定であるが、異なるヘッドのノズルによってスキャンされる直線間であれば一定ではないことがある。
以上のように、斜めに配置した複数ヘッド複数ノズルを用いて有機半導体層を形成する場合、同一のヘッドが有するノズルについては一定の間隔で配置されていたとしても、別のヘッドが有するノズルとの距離が異なることがある。この場合であっても、上述の(2)で説明した効果と同様の効果を有する。
(6)まとめ
以上(1)乃至(5)で具体的に説明したようなヘッド310及びノズル320を用いることで、有機半導体層を形成することができる。すなわち、1以上のノズル320を備えるヘッド310から半導体材料液を吐出して有機半導体層140を形成する回路基板の製造方法において、予め設定された1以上の回路形成領域を横切って、互いに平行な第1乃至第nの直線(nは2以上の整数)が予め定められており、ノズル320が第1の直線上をスキャンしながら回路基板上に半導体材料液を塗布することで、第1の直線方向に延在する複数の有機半導体層140を形成する工程を有し、有機半導体層140を形成する工程を、それぞれ第1乃至第nの直線について行う。その結果、予め設定された1以上の回路形成領域を有する回路基板において、回路形成領域はそれぞれ複数の有機半導体層140を備えており、この複数の有機半導体層140は、互いに平行な第1乃至第nの直線上(nは2以上の整数)に延在するように形成され、かつ、それぞれの直線上に複数形成された回路基板を製造することができる。
本発明では、このように、互いに平行な第1乃至第nの直線上に延在するように有機半導体層を形成するので、少なくとも同一直線上に延在するよう形成された有機半導体層は、同一のノズルにより、同一のスキャンで吐出された半導体材料液で形成される。ここで、同一のノズルから吐出される半導体材料液の量はばらつきが少ない上、同一のスキャンで吐出される半導体材料液の量はほとんどばらつきがなく安定している。このように安定した量の半導体材料液により有機半導体層を形成することで、この有機半導体層を含んで構成された半導体装置の特性のばらつきを防ぐことが可能となる。そして、半導体装置の特性のばらつきによって動作速度がばらつき、出力の論理が不安定になることを防止することができ、その結果、回路基板上に形成された回路の動作を安定させることができる。
(3.従来の回路基板と本発明の回路基板との違いについての実施例)
本発明は、上述のとおり有機半導体の製造工程のうち、有機半導体層の形成工程に特徴を有している。この特徴によって、製造された回路基板上における有機半導体層のレイアウトにも特徴があり、従来の回路基板上における有機半導体層のレイアウトとは異なっている。以下、具体例を挙げながらそれぞれ説明する。
(1)インバーター
(比較例(従来))
まず、図8乃至図12を参照してインバーターにおける有機半導体層を例に挙げ、従来の回路基板における有機半導体層のレイアウトと、本発明の回路基板における有機半導体層のレイアウトとについて比較して説明する。また、半導体装置の断面図についても説明する。
図8は、従来のインバーターの概念図である。
図8に示すように、インバーターは最低2つのトランジスタ100a及び100bにより構成される。第1のトランジスタ100aは、ゲート電極が入力端子VINに、ドレイン電極が電源電圧VDDに、ソース電極が出力端子VOUT及び第2のトランジスタのドレイン電極にそれぞれ接続される。第2のトランジスタ100bは、ゲート電極及びソース電極が接地電位VSSに、ドレイン電極が第1のトランジスタ100aのドレイン電極及び出力端子VOUTにそれぞれ接続される。
図9は、従来のインバーターにおける有機半導体層等のレイアウトを示す図である。
図9に示されるように、トランジスタ100a及び100bはそれぞれのトランジスタを構成する有機半導体層140のレイアウトに特別な関係を有していない。これは、従来の有機半導体を含む回路基板においては、面積を小さくすることが重要であったため、回路基板全体として面積が小さくするように有機半導体を配置しているためである。
ここで、有機半導体の積層構造について、図9のaの箇所での断面図を参照しながら説明する。
図10(a)及び(b)は、図9のaの箇所における有機半導体の断面図である。図10(a)はトップゲート構造の有機半導体の断面図、図10(b)はボトムゲート構造の有機半導体の断面図である。
図10(a)のトップゲート構造の有機半導体においては、基板110の上にドレイン電極120及びソース電極130が形成されており、隣り合う電極は互いに異なる電極になっている。このドレイン電極120及びソース電極130を覆うように、有機半導体層140が形成される。さらにこの有機半導体層140を覆うように、絶縁層150が形成され、その上にゲート電極160が形成される。ゲート電極160は導電体を介して、基板110の上に形成され接地電位VSSに接続された接地電位配線170に接続されている。
図10(b)のボトムゲート構造の有機半導体においては、基板110の上にゲート電極160が形成され、ゲート電極160を覆うように絶縁層150が形成される。絶縁層150の上には、ドレイン電極120及びソース電極130が形成されており、隣り合う電極は互いに異なる電極になっている。そして、ドレイン電極120及びソース電極130を覆うように有機半導体層140が構成される。また、ゲート電極160は導電体を介して、絶縁層150の上に形成され接地電位VSSに接続された接地電位配線170に接続されている。
なお、本明細書では、トップゲート構造の有機半導体の製造方法のみについて既に説明した。ボトムゲート構造の有機半導体の製造方法については、図10(b)の構成になるよう、トップゲート構造の有機半導体の製造方法の工程を入れ替えることによって実現することができる。
(実施例)
図11は、本発明のインバーターの概念図である。
図11に示すように、インバーターにおけるトランジスタの構成は、図8に示す従来のインバーターと同様であるが、各トランジスタの配置に特徴がある。すなわち、インバーターを構成する2つのトランジスタ100a及び100bが、1つの直線上に配置されている。この配置について、図12を参照しながら詳細に説明する。
図12は、本発明のインバーターにおける有機半導体層等のレイアウトを示す図である。
図12に示されるように、トランジスタ100a及び100bに含まれる有機半導体層140は、1つの直線(A)上に延在するように構成されている。つまり、論理素子のひとつであるインバーターに含まれる有機半導体におけるすべての有機半導体層140が、1つの直線上に延在するように形成されている。さらに1つの直線A上には、複数(この例では2つ)の有機半導体層140が形成されている。このように1つの直線上に延在するように有機半導体層140を形成する場合、これらの有機半導体層140は同一のノズルにより、同一のスキャンで吐出された半導体材料液で形成される。ここで、同一のノズルから吐出される半導体材料液の量はばらつきが少ない上、同一のスキャンで吐出される半導体材料液の量はほとんどばらつきがなく安定している。安定した量の半導体材料液により有機半導体層を形成することで、この有機半導体層を含んで構成された半導体装置の特性のばらつきを防ぐことが可能となる。そして、この特性のばらつきが少ない半導体装置を用いてインバーター等の論理素子を構成することによって、論理素子の動作を安定させることが可能となる。
(2)NAND回路
(比較例(従来))
次に、図13乃至図16を参照して、NAND回路における有機半導体層を例に挙げ、従来の回路基板における有機半導体層のレイアウトと、本発明の回路基板における有機半導体層のレイアウトとについて比較して説明する。
図13は、従来のNAND回路の概念図である。
図13に示すように、この例におけるNAND回路は3つのトランジスタ100により構成される。NAND回路におけるトランジスタの接続関係については従来技術と同様であるため説明を省略する。
図14は、従来のNAND回路における有機半導体層等のレイアウトを示す図である。
図14に示されるように、トランジスタ100は特別な関係を有して配置されるわけではなく、回路基板全体の面積を小さくすることができるように配置されている。
(実施例)
図15は、本発明のNAND回路の概念図である。
図15に示すように、NAND回路におけるトランジスタの構成は、図13に示す従来のNAND回路と同様であるが、上述のインバーターの例と同様、各トランジスタの配置に特徴がある。すなわち、NAND回路を構成する3つのトランジスタ100が、1つの直線上に配置されている。この配置について、図16を参照しながら説明する。
図16は、本発明のNAND回路における有機半導体層等のレイアウトを示す図である。
図16に示されるように、3つのトランジスタ100に含まれる有機半導体層140は、1つの直線(B)上に延在するように構成されている。つまり、インバーター同様に論理素子のひとつであるNAND回路に含まれる有機半導体におけるすべての有機半導体層140が、1つの直線上に延在するように形成されている。さらに1つの直線上には、複数(この例では3つ)の有機半導体層140が形成されている。このように1つの直線上にすべての有機半導体層140を形成することで、上述のインバーターの例と同様に、論理素子(この例ではNAND回路)の動作を安定させることが可能となる。
(3)NOR回路
(比較例(従来))
次に、図17乃至図20を参照して、NOR回路における有機半導体層を例に挙げ、従来の回路基板における有機半導体層のレイアウトと、本発明の回路基板における有機半導体層のレイアウトとについて比較して説明する。
図17は、従来のNOR回路の概念図である。
図17に示すように、この例におけるNOR回路は3つのトランジスタ100により構成される。NOR回路におけるトランジスタの接続関係については従来技術と同様であるため説明を省略する。
図18は、従来のNOR回路における有機半導体層等のレイアウトを示す図である。
図18に示されるように、トランジスタ100は特別な関係を有して配置されるわけではなく、回路基板全体の面積を小さくすることができるように配置されている。このNOR回路の例においては、配線長を最短にしてNOR回路を構成するよう配置されている。
(実施例)
図19は、本発明のNOR回路の概念図である。
図19に示すように、NOR回路におけるトランジスタの構成は、図17に示す従来のNOR回路と同様であるが、上述のインバーター及びNAND回路の例と同様、各トランジスタの配置に特徴がある。すなわち、NOR回路を構成する3つのトランジスタ100が、1つの直線上に配置されている。この配置について、図20を参照しながら説明する。
図20は、本発明のNOR回路における有機半導体層等のレイアウトを示す図である。
図20に示されるように、3つのトランジスタ100に含まれる有機半導体層140は、1つの直線(C)上に延在するように構成されている。つまり、インバーター及びNAND回路と同様に論理素子のひとつであるNOR回路に含まれる有機半導体におけるすべての有機半導体層140が、1つの直線上に延在するように形成されている。さらに1つの直線上には、複数(この例では3つ)の有機半導体層140が形成されている。このように有機半導体層140を形成することで、上述のインバーター及びNAND回路の例と同様に、論理素子(この例ではNOR回路)の動作を安定させることが可能となる。
(4)論理素子についてのまとめ
以上、インバーター、NAND回路、及びNOR回路における有機半導体層の配置を例に挙げて説明した。これらの説明はインバーター、NAND回路、及びNOR回路に限定されるものではなく、あらゆる論理素子についても同様のことがいえる。つまり、例えばOR回路、AND回路、及びXOR回路などの論理素子についても、それぞれの論理素子に含まれる有機半導体におけるすべての有機半導体層が1つ以上の直線上に延在するように形成することが可能である。これにより、それぞれの論理素子の動作を安定させることが可能となる。
さらには、ラッチ、及びフリップフロップのような状態記憶素子、並びにマルチプレクサのような組み合わせ論理素子についても同様のことがいえる。この場合もそれぞれの素子に含まれる有機半導体におけるすべての有機半導体層が1つの直線上に延在するように形成することが可能である。ここで、ラッチ、フリップフロップ、及びマルチプレクサのような素子では、それぞれに含まれたトランジスタの動作がばらついた場合に出力論理が不具合を発生することが多い。そこで、これらの素子に含まれるすべての有機半導体層を1つの直線上に延在するように形成することによって、出力論理に不具合の少ない素子を構成することが可能となる。
ただし、トランジスタの数が増加すると、配線長や面積の問題などから1つの直線上に延在するように有機半導体層を形成するよりも、複数の直線上に延在するように有機半導体層を構成することが好ましい場合がある。この場合においても、1つの直線上に少なくとも複数の有機半導体層を形成するようにすることで、それぞれの素子の動作を安定させることが可能である。
(5)演算器
加算器、積算器などの演算器は、上述の論理素子を複数組み合わせることで構成されている。このような演算器は、比較的多くのトランジスタによって構成される一方で、それぞれのトランジスタの動作がばらついた場合に出力される演算結果に誤りを生じてしまうことが多い。そこで、これらの組み合わせ論理素子に含まれるすべての有機半導体層を、複数の直線上に延在するように形成し、かつ、それぞれの直線上に複数形成することによって、出力論理に不具合の少ない回路を構成することが可能となる。
(6)電気泳動装置
図21は、電気光学装置としての電気泳動装置の全体構成を示すブロック図である。
図21に示すように、電気泳動装置は、電気泳動表示部400とコントローラー460とを備えている。
本実施形態の電気泳動表示部400は複数の画素から構成されており、これらの画素は、スイッチング素子としてのTFTや、このTFTに接続された画素電極を含んで構成されている。一方、電気泳動表示部400の周辺領域には、走査線駆動回路430やデータ線駆動回路440が形成されている。また、電気泳動表示部400には、図示のX方向に沿って平行に複数本の走査線401が形成されている。また、これと直交するY方向に沿って平行に複数本のデータ線402が形成されている。そして、各画素は走査線401とデータ線402との交差に対応してマトリクス状に配列されている。つまり、本実施形態の電気泳動表示部400は、複数本の走査線401、複数本のデータ線402、及び走査線401とデータ線402との交差に対応して配置されたTFTとを含む、アクティブマトリックス回路を含んで構成される。
電気泳動装置の周辺回路には、コントローラー460が設けられている。このコントローラー460は表示信号生成部及びタイミングジェネレーターを含んでいる。ここで、表示信号生成部は、画像信号及び対向電極制御信号を生成し、それぞれデータ線駆動回路440及び対向電極変調回路450に入力する。対向電極変調回路450は画素の共通電極及び保持容量の対向電極にそれぞれバイアス信号Vcom及び電源電圧Vsを供給する。例えば、正又は負の高レベルのバイアス信号Vcom(リセット信号)によって画像のリセットが設定される。リセット信号は、データ線駆動回路440が画像信号を出力する前の所定期間に出力される。リセット信号は、分散媒中を泳動している電気泳動粒子を画素電極又は共通電極に引き寄せ、空間的な状態を初期化するために用いられる。また、タイミングジェネレーターは、リセット設定や画像信号が表示信号生成部から出力されるときに、走査線駆動回路430やデータ線駆動回路440を制御するための各種タイミング信号を生成する。
図22は、本発明の電気泳動装置における半導体装置の配置を概念的に示した図である。
図22において、電気泳動表示部400は、トランジスタ(TFT)610、保持容量620、共通電極630、及び画素電極640の組み合わせを複数組有するよう構成される。走査線駆動回路430は、簡略化のためトランジスタ100及びインバーター650のみを含むよう記載しているが、実際には様々な論理素子を含むよう構成される。また、走査線駆動回路430は、コントローラー460からのクロック信号及び入力信号に基づいて、電気泳動表示部400におけるトランジスタ610を駆動させるための駆動制御信号を生成し、それぞれのトランジスタ610に供給するよう構成されている。データ線駆動回路440は、コントローラー460からの入力信号に基づいてデータ線駆動信号を生成し、電気泳動表示部400に対してデータ線駆動信号を供給するよう構成されている。
ここで、電気泳動表示部400、走査線駆動回路430、及びデータ線駆動回路440はいずれも複数のトランジスタを有しており、これらのトランジスタはそれぞれ有機半導体層を有している。
本発明においては、走査線駆動回路430に含まれる複数のトランジスタ100(インバーター650に含まれるトランジスタを含む)と、電気泳動表示部400に含まれる複数のトランジスタ610とは、それぞれ第1乃至第nの直線(D1〜D3)上に配置されている。より具体的には、例えば走査線駆動回路430と電気泳動表示部400とをそれぞれ回路形成領域としてみたときに、それぞれの回路形成領域がそれぞれ複数の有機半導体層を備えており、この複数の有機半導体層は互いに平行な第1乃至第nの直線上(nは2以上の整数)に延在するように形成されており、かつ、それぞれの直線上に複数形成されている。
これによれば、走査線駆動回路430及び電気泳動表示部400という、2つの機能ブロックを構成する半導体装置の特性を安定させることができ、これらの機能ブロックが安定した動作をすることが可能となる。
なお、上記の例では回路形成領域を走査線駆動回路430と電気泳動表示部400としたが、必ずしもこの組み合わせに限られず、走査線駆動回路430、データ線駆動回路440、及び電気泳動表示部400のうちの少なくとも2つを回路形成領域としてもよく、この場合は回路形成領域の対象となった2以上の機能ブロックが安定した動作をすることが可能となる。また、電気泳動表示部400に代えて、アクティブマトリックス回路を回路形成領域としてもよい。
あるいは、走査線駆動回路、データ線駆動回路、及び電気泳動表示部のうちのいずれか1つの領域を回路形成領域としてもよい。これによれば、走査線駆動回路、データ線駆動回路、及び電気泳動表示部のうちのいずれか1つの領域に形成される半導体装置の特性を安定させることができ、対象となるいずれかの機能ブロックが安定した動作をすることが可能となる。この場合も、電気泳動表示部に代えて、アクティブマトリックス回路を回路形成領域としてもよい。
また、回路基板全体の領域を回路形成領域とすることがより好ましい。これによれば、回路基板全体に形成された半導体装置の特性を安定させることができ、回路基板全体の動作を安定させることができる。
一方で、必ずしも走査線駆動回路、データ線駆動回路、及び電気泳動表示部のうちのいずれか1つの領域を回路形成領域としない場合であっても、回路形成領域を複数設定し、第1乃至第nの直線のいずれか又は複数が、複数の回路形成領域にまたがるようにしてもよい。これによれば、安定した量の半導体材料液からなる有機半導体層を有する半導体装置を、複数の回路形成領域について形成することが可能となる。そして、特性のばらつきの少ない、安定した動作速度及び出力の論理を有する半導体装置を、複数の回路形成領域にわたって形成することができる。つまり、1つの回路形成領域よりも広い領域おいて、安定した半導体装置を備える回路基板を形成することができる。
(応用例)
図23は、電気泳動装置を適用した電子機器の具体例を説明する斜視図である。図23(A)は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック1000は、ブック形状のフレーム1001と、このフレーム1001に対して回動自在に設けられた(開閉可能な)カバー1002と、操作部1003と、本実施形態に係る電気泳動装置によって構成された表示部1004と、を備えている。図23(B)は、電子機器の一例である腕時計を示す斜視図である。この腕時計1100は、本実施形態に係る電気泳動装置によって構成された表示部1101を備えている。図23(C)は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー1200は、紙と同様の質感及び柔軟性を有するリライタブルシートで構成される本体部1201と、本実施形態に係る電気泳動装置によって構成された表示部1202と、を備えている。なお、電気泳動装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。例えば、上記のような装置の他、電気泳動フィルムが貼り合わせられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも該当する。
なお、本発明は、上記実施形態に限定されることなく、種々に変形して適用することが可能である。例えば、本明細書においてはこのp型トランジスタを例に挙げて説明したが、n型のトランジスタにより構成することも可能である。また、n型のトランジスタとp型のトランジスタとを組み合わせた構成とすることもできる。
100・100a・100b…トランジスタ、110…基板、120…ドレイン電極、130…ソース電極、140…有機半導体層、150…絶縁層、160…ゲート電極、170…接地電位配線、310…ヘッド、320…ノズル、400…電気泳動表示部、401…走査線、402…データ線、430…走査線駆動回路、440…データ線駆動回路、450…対向電極変調回路、460…コントローラー、610…トランジスタ、620…保持容量、630…共通電極、640…画素電極、650…インバーター、1000…電子ブック、1001…フレーム、1002…カバー、1003…操作部、1004…表示部、1100…腕時計、1101…表示部、1200…電子ペーパー、1201…本体部、1202…表示部、VDD…電源電圧、VIN…入力端子、VOUT…出力端子、VSS…接地電位

Claims (14)

  1. 1以上のノズルを備える液体吐出装置から半導体材料液を吐出して半導体層を形成する回路基板の製造方法であって、
    予め設定された1以上の回路形成領域を横切って、互いに平行な第1乃至第nの直線(nは2以上の整数)が予め定められており、
    前記ノズルが第1の直線上をスキャンしながら回路基板上に半導体材料液を塗布することで、前記第1の直線方向に延在する複数の半導体層を形成する工程を有し、
    前記半導体層を形成する工程を、それぞれ前記第1乃至第nの直線について行うことを特徴とする回路基板の製造方法。
  2. 前記半導体層を形成する工程において、1つのノズルが第1乃至第nの直線上をスキャンしながら回路基板上に半導体材料液を塗布することを特徴とする請求項1に記載の回路基板の製造方法。
  3. 前記液体吐出装置は複数のノズルを備えており、
    前記半導体層を形成する工程において、前記複数のノズルがそれぞれ異なる前記第1乃至第nの直線上を並行してスキャンしながら回路基板上に半導体材料液を塗布し、
    前記第1乃至第nの直線の間隔が、それぞれ前記ノズルの前記スキャン方向に直交する方向についてのピッチの整数倍であることを特徴とする請求項1に記載の回路基板の製造方法。
  4. 前記ノズルは、1つの直線上に形成される複数の半導体層が予め定められた間隔となるよう、半導体材料液を塗布することを特徴とする請求項1乃至3のいずれか1項に記載の回路基板の製造方法。
  5. 前記回路形成領域が、アクティブマトリックス回路の走査線の駆動信号を供給する走査線駆動回路、前記アクティブマトリックス回路のデータ線の駆動信号を供給するデータ線駆動回路、及び前記アクティブマトリックス回路、のうちの少なくとも2つであることを特徴とする請求項1乃至4のいずれか1項に記載の回路基板の製造方法。
  6. 前記回路形成領域が、アクティブマトリックス回路に走査線の駆動信号を供給する走査線駆動回路、前記アクティブマトリックス回路にデータ線の駆動信号を供給するデータ線駆動回路、及び前記アクティブマトリックス回路、からなる群から選ばれる1つの領域であることを特徴とする請求項1乃至4のいずれか1項に記載の回路基板の製造方法。
  7. 前記回路形成領域が、回路基板全体の領域であることを特徴とする請求項1乃至4のいずれか1項に記載の回路基板の製造方法。
  8. 前記回路形成領域が複数設定されており、第1乃至第nの直線のいずれか又は複数が、複数の回路形成領域にまたがっていることを特徴とする請求項1乃至4のいずれか1項に記載の回路基板の製造方法。
  9. 予め設定された1以上の回路形成領域を有する回路基板であって、
    前記回路形成領域はそれぞれ複数の半導体層を備えており、
    前記複数の半導体層は、互いに平行な第1乃至第nの直線上(nは2以上の整数)に延在するように形成されており、かつ、それぞれの直線上に複数形成されていることを特徴とする回路基板。
  10. 前記第1乃至第nの直線の間隔が、それぞれ予め定められた間隔の整数倍であることを特徴とする請求項9に記載の回路基板。
  11. 前記回路形成領域が複数設定されており、第1乃至第nの直線のいずれか又は複数が、複数の回路形成領域にまたがっていることを特徴とする請求項9又は10に記載の回路基板。
  12. 前記半導体層が、有機材料によって形成されたことを特徴とする請求項9乃至11のいずれか1項に記載の回路基板。
  13. 請求項9乃至12のいずれか1項に記載の回路基板を備えることを特徴とする電気光学装置。
  14. 請求項13に記載の電気光学装置を備えることを特徴とする電子機器。
JP2009050536A 2009-03-04 2009-03-04 回路基板の製造方法、回路基板、電気光学装置及び電子機器 Pending JP2010205973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009050536A JP2010205973A (ja) 2009-03-04 2009-03-04 回路基板の製造方法、回路基板、電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009050536A JP2010205973A (ja) 2009-03-04 2009-03-04 回路基板の製造方法、回路基板、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2010205973A true JP2010205973A (ja) 2010-09-16

Family

ID=42967176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009050536A Pending JP2010205973A (ja) 2009-03-04 2009-03-04 回路基板の製造方法、回路基板、電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP2010205973A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP2008235919A (ja) * 2002-05-17 2008-10-02 Seiko Epson Corp 回路、電気光学装置、および回路の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235919A (ja) * 2002-05-17 2008-10-02 Seiko Epson Corp 回路、電気光学装置、および回路の製造方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置

Similar Documents

Publication Publication Date Title
CN100472793C (zh) 电路制作方法
US20100104740A1 (en) Method for discharging liquid body, method for manufacturing color filter, and method for manufacturing organic el device
KR20060111244A (ko) 액티브 매트릭스 회로 기판, 이의 제조방법, 및 이를구비한 액티브 매트릭스 디스플레이 장치
US20160334658A1 (en) Display With Segmented Common Voltage Paths and Common Voltage Compensation Circuits
JP4507978B2 (ja) 膜パターンの形成方法
TW200426035A (en) Liquid droplet discharging method, and liquid droplet discharging apparatus
US7968887B2 (en) Active matrix circuit substrate, method of manufacturing the same, and active matrix display including the active matrix circuit substrate
US20110193837A1 (en) Substrate for electro-optical devices, electro-optical device and electronic apparatus
US10170052B2 (en) Display device
JP2010205973A (ja) 回路基板の製造方法、回路基板、電気光学装置及び電子機器
JP4501792B2 (ja) 成膜方法
JP2008070546A (ja) 電気泳動装置の駆動方法、電気泳動装置
JP2007139954A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2010256594A (ja) 電気光学装置、その製造方法、および電子機器
JP2006140288A (ja) 回路基板、表示モジュール、電子機器及び回路基板の製造方法
JP4857684B2 (ja) 発光装置の製造方法
JP5488784B2 (ja) 回路基板の製造方法及び画像表示装置
JP5933991B2 (ja) 薄膜トランジスタアレイ及び薄膜トランジスタアレイの製造方法
JP4792887B2 (ja) 発光装置及びその製造方法、並びに、光書き込みヘッド、電気光学装置、及び画像形成装置
JP2007047441A (ja) カラーフィルタの製造方法、液晶装置、電子機器
JP2006195216A (ja) 電気光学装置及びこれを用いた電子機器
JP2008257938A (ja) 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法並びに電子機器
JP2005131500A (ja) 塗布方法、塗布装置並びにデバイス、電気光学装置及び電子機器
JP2007149958A (ja) 配線基板の製造方法、電気光学装置の製造方法、および電子機器の製造方法
JP2007123068A (ja) 有機エレクトロルミネセンス装置及び有機エレクトロルミネセンス装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140203