JP2010193157A - Video signal clamp circuit - Google Patents
Video signal clamp circuit Download PDFInfo
- Publication number
- JP2010193157A JP2010193157A JP2009035274A JP2009035274A JP2010193157A JP 2010193157 A JP2010193157 A JP 2010193157A JP 2009035274 A JP2009035274 A JP 2009035274A JP 2009035274 A JP2009035274 A JP 2009035274A JP 2010193157 A JP2010193157 A JP 2010193157A
- Authority
- JP
- Japan
- Prior art keywords
- current
- buffer
- video signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
本発明は、映像信号のシンクチップ部、又は、ペデスタル部をクランプする回路に係り、特に、クランプパルスに起因して映像信号に現れるパルスノイズの抑圧、除去を図ったものに関する。 The present invention relates to a circuit that clamps a sync tip portion or a pedestal portion of a video signal, and more particularly to a circuit that suppresses and removes pulse noise that appears in a video signal due to a clamp pulse.
従来、この種の回路としては、例えば、図4に示されたような構成のものが実用に供されている。
以下、同図を参照しつつ、この従来の映像信号クランプ回路について説明する。
このクランプ回路は、バッファBと、gmアンプAと、電流発生回路(図4においては「I−GEN」と表記)51Aと、定電圧源3Aと、クランプ用コンデンサ4Aとを主たる構成要素として構成されてなるものである。
Conventionally, as this type of circuit, for example, one having a configuration as shown in FIG. 4 has been put to practical use.
The conventional video signal clamp circuit will be described below with reference to FIG.
The clamp circuit includes a buffer B, a gm amplifier A, a current generation circuit (indicated as “I-GEN” in FIG. 4) 51A, a constant voltage source 3A, and a
そして、gmアンプ(トランスコンダクタンスアンプ)Aは、バッファBの出力端子と非反転入力端子の間に帰還ループを構成するように設けられている。
また、電流発生回路51Aは、クランプパルスが入力されると、このクランプパルスに同期した定電流I22をバッファBに流し、バッファBをON(導通状態)とするよう構成されたものとなっている。
The gm amplifier (transconductance amplifier) A is provided between the output terminal of the buffer B and the non-inverting input terminal so as to form a feedback loop.
Further, when a clamp pulse is input, the
かかる構成において、映像信号入力端子に映像信号が入力され、その映像信号のSync Tip(シンクチップ)部、又は、Pedestal(ペデスタル)部が、所望するDC電圧より低い、又は、高いと、バッファBに印加されたその映像信号に応じたバッファBの出力により、クランプ容量が電荷充放電され、その電圧の降下、又は、上昇を招き、その電圧がgmアンプAに入力されることとなる。
そして、gmアンプAにおける基準電圧Vrefとの比較によって、gmアンプAからは、抵抗器Rに対して電流出力が生じ、映像信号の電圧を上昇、又は、下降させるよう帰還ループが作用し、映像信号出力端子からは、Sync Tip部、又は、Pedestal部が所望のDC電圧にクランプされた映像信号が得られるものとなっている。
In such a configuration, when a video signal is input to the video signal input terminal and the Sync Tip (Pedestal) part of the video signal is lower or higher than the desired DC voltage, the buffer B The clamp capacitor charges and discharges due to the output of the buffer B corresponding to the video signal applied to, and the voltage drops or rises, and the voltage is input to the gm amplifier A.
Then, by comparison with the reference voltage Vref in the gm amplifier A, a current output is generated from the gm amplifier A to the resistor R, and a feedback loop acts to raise or lower the voltage of the video signal, and the video From the signal output terminal, a video signal in which the Sync Tip part or the Pedestal part is clamped to a desired DC voltage can be obtained.
しかしながら、上述の従来回路にあっては、図5に示されたように、映像信号出力端子に得られる映像信号のSync Tip部、又は、Pedestal部に、クランプパルスの立ち上がり、立ち下がりに同期したいわゆるひげ状のパルスノイズが重畳され、このパルスノイズが、他の映像信号処理回路の同期検出エラーなどの誤動作を招く要因となるという問題がある。
なお、図5(A)は、クランプパルスの入力波形であり、図5(B)は、バッファBに流される電流I22の波形であり、図5(C)は、映像出力信号の波形である。
However, in the above-described conventional circuit, as shown in FIG. 5, the sync tip portion or the pedestal portion of the video signal obtained at the video signal output terminal is synchronized with the rise and fall of the clamp pulse. There is a problem that so-called whisker-like pulse noise is superimposed, and this pulse noise causes a malfunction such as a synchronization detection error of another video signal processing circuit.
5A shows the input waveform of the clamp pulse, FIG. 5B shows the waveform of the current I22 flowing through the buffer B, and FIG. 5C shows the waveform of the video output signal. .
本発明は、上記実状に鑑みてなされたもので、クランプパルスに同期したノイズの発生を抑圧できる映像信号クランプ回路を提供するものである。 The present invention has been made in view of the above circumstances, and provides a video signal clamp circuit capable of suppressing generation of noise synchronized with a clamp pulse.
上記本発明の目的を達成するため、本発明に係る映像信号クランプ回路は、
映像信号が入力されるバッファが設けられ、このバッファの出力段とグランドとの間にクランプ用コンデンサが接続され、クランプパルスに同期して前記バッファの動作に必要な電流を発生して前記バッファに供給する電流発生回路が設けられる一方、
前記バッファの出力段と入力段との間には、トランスコンダクタンスアンプが、所定基準電圧を超える前記バッファの出力が前記トランスコンダクタンスアンプを介して前記バッファの入力段へ帰還せしめらるよう設けられ、前記映像信号のシンクチップ部、又は、ペデスタル部が所定電圧にクランプされて出力可能に構成されてなる映像信号クランプ回路であって、
前記電流発生回路の出力電流の立ち上がり、立ち下がりを所定の時定数を以て遅延せしめて、前記バッファに供給可能に構成されてなる電流整形回路が設けられてなるものである。
In order to achieve the above object of the present invention, a video signal clamp circuit according to the present invention comprises:
A buffer for inputting a video signal is provided, and a clamp capacitor is connected between the output stage of the buffer and the ground, and a current necessary for the operation of the buffer is generated in synchronization with the clamp pulse to generate a current in the buffer. While a current generation circuit to supply is provided,
Between the output stage and the input stage of the buffer, a transconductance amplifier is provided so that an output of the buffer exceeding a predetermined reference voltage is fed back to the input stage of the buffer via the transconductance amplifier, A video signal clamp circuit configured to be capable of outputting a sync chip part of the video signal or a pedestal part clamped at a predetermined voltage,
A current shaping circuit configured to delay the rise and fall of the output current of the current generation circuit by a predetermined time constant and supply the output current to the buffer is provided.
本発明によれば、電流整形回路によって、立ち上がり、立ち下がりが緩慢に整形された電流がバッファに供給されるため、従来と異なり、出力される映像信号において、クランプパルスに同期したノイズの発生を抑圧でき、誤動作を招くことない信頼性の高い映像信号を得ることができるという効果を奏するものである。 According to the present invention, the current shaped circuit slowly supplies rising and falling currents to the buffer, so that unlike the conventional case, noise generated in synchronization with the clamp pulse is generated in the output video signal. It is possible to obtain a highly reliable video signal that can be suppressed and does not cause malfunction.
以下、本発明の実施の形態について、図1乃至図3を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における映像信号クランプ回路の基本回路構成例について、図1を参照しつつ説明する。
本発明の実施の形態における映像信号クランプ回路は、バッファ(図1においては「B」と表記)1と、gmアンプ(図1においては「A」と表記)2と、電流発生回路(図1においては「I−GEN」と表記)51と、電流整形回路(図1においては「I−SHAP」と表記)52と、定電圧源3と、クランプ用コンデンサ4とを主たる構成要素として構成されてなるものである。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 3.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, an example of the basic circuit configuration of the video signal clamp circuit in the embodiment of the present invention will be described with reference to FIG.
The video signal clamp circuit according to the embodiment of the present invention includes a buffer (indicated as “B” in FIG. 1) 1, a gm amplifier (indicated as “A” in FIG. 1) 2, and a current generating circuit (in FIG. 1). In FIG. 1, the main components are a current shaping circuit (indicated as “I-SHAP” in FIG. 1) 52, a
まず、具体的な回路接続について説明する。
バッファ1は、その非反転入力端子にgmアンプ(トランスコンダクタンスアンプ)2の出力端子と映像信号出力端子16が接続されると共に、抵抗器(図1においては「R」と表記)5を介して映像信号入力端子15が接続されている。
また、バッファ1の反転入力端子には、gmアンプ2の非反転入力端子と共に、定電圧源3により基準電圧Vrefが印加されるようになっている。
一方、バッファ1の出力端子は、gmアンプ2の反転入力端子に接続されて、帰還ループが構成されるようになっていると共に、外付け容量接続端子18に接続されている。そして、外付け容量接続端子18とグランドとの間には、クランプ用コンデンサ4が接続されている。
First, specific circuit connections will be described.
In the buffer 1, the output terminal of the gm amplifier (transconductance amplifier) 2 and the video
The reference voltage Vref is applied to the inverting input terminal of the buffer 1 by the
On the other hand, the output terminal of the buffer 1 is connected to the inverting input terminal of the
また、クランプパルス入力端子17に外部から印加されるクランプパルスに同期して電流を発生、出力する電流発生回路51が設けられており、その出力段は、電流整形回路52の入力段に接続されている。
この電流整形回路52の出力段は、バッファ1の電流供給段に接続されており、バッファ1の動作に必要な電流が電流整形回路52より供給可能に構成されたものとなっている。
A
The output stage of the
次に、かかる構成における動作について、図3を参照しつつ説明する。
最初に、映像信号に対する基本的なクランプ動作は、従来同様なものとなっている。
すなわち、映像信号が映像信号入力端子15に入力されると共に、所定のタイミングでクランプパルスがクランプパルス入力端子17に入力されると、電流発生回路51により電流I1が発生され、電流整形回路52へ出力されることで、電流整形回路52からは、バッファ1をON状態とする電流I2がバッファ1に供給されバッファ1が動作状態となる。
Next, the operation in this configuration will be described with reference to FIG.
First, the basic clamping operation for the video signal is the same as the conventional one.
That is, when a video signal is input to the video
一方、映像信号は、抵抗器5を介してバッファ1の非反転入力端子へ入力されて、基準電圧Vrefと比較結果に応じたバッファ1からの出力により、クランプ用コンデンサ4が充放電され、バッファ1の出力が所望の電圧とされるようになっている。そして、この電圧は、gmアンプ2の反転入力端子に入力され、gmアンプ2からは、基準電圧Vthとの比較結果に応じた電流が出力されることで帰還ループが形成され、それによって、映像信号のSync Tip部、又は、Pedestal部が所望するDC電圧にクランプされて、映像出力信号端子16から出力可能に構成されたものとなっている。
On the other hand, the video signal is input to the non-inverting input terminal of the buffer 1 through the
しかして、本発明の実施の形態においては、クランプパルスがOFF、換言すれば、論理値Lowに相当するレベルからON(論理値Highに相当するレベル)となる際に、電流整形回路52によりバッファ1をON(動作状態)とするために供給される電流I2は、所定の時定数で立ち上がるようになっている。
一方、クランプパルスがONからOFFとなると、電流発生回路51の出力電流I1は、それに対応して減少するが、電流整形回路52の出力電流I2は、所定の時定数で減少せしめられるようになっている。そのため、バッファ1は、その所定の時定数に従ってOFF状態へ移行することとなる。
Therefore, in the embodiment of the present invention, when the clamp pulse is OFF, in other words, when the level changes from the level corresponding to the logical value Low to ON (the level corresponding to the logical value High), the
On the other hand, when the clamp pulse is turned from ON to OFF, the output current I1 of the
バッファ1がOFFとなると、クランプ用コンデンサ4に蓄積されていた電荷によって発生する電圧がgmアンプ2に入力されて映像信号出力信号が安定して出力されるようになっている。
このように、本発明の実施の形態における映像信号クランプ回路においては、クランプパルスがOFFからONとなる際、又、ONからOFFとなる際に、所定の時定数を以て帰還ループがON又はOFFするため、映像信号出力端子16に得られる映像信号は、従来と異なり、クランプパルスの立ち上がり、立ち下がりに同期したひげ状のノイズの重畳が無いものとなっている(図3参照)。
なお、図3において、図3(A)は、クランプパルスを、図3(B)は、電流整形回路の出力電流I2を、図3(C)は、映像信号出力端子における映像信号を、それぞれ表している。
When the buffer 1 is turned off, a voltage generated by the electric charge accumulated in the clamping
As described above, in the video signal clamp circuit according to the embodiment of the present invention, the feedback loop is turned on or off with a predetermined time constant when the clamp pulse is turned from OFF to ON or when the clamp pulse is turned from ON to OFF. For this reason, the video signal obtained at the video
3A is a clamp pulse, FIG. 3B is an output current I2 of the current shaping circuit, and FIG. 3C is a video signal at a video signal output terminal. Represents.
図2には、電流整形回路52の具体回路構成例が示されており、以下、同図を参照しつつ、この具体回路構成例について説明する。なお、図1に示された構成要素と同一の構成要素については、その詳細な説明を省略し、以下、異なる点を中心に説明する。
本発明の実施の形態における電流整形回路52は、NPN型の第1及び第2のトランジスタ(図2においては、それぞれ「Q1」、「Q2」と表記)11,12と、時定数用コンデンサ(図2においては「C」と表記)13とを具備して構成されたものとなっている。
FIG. 2 shows a specific circuit configuration example of the
The
以下、かかる電流整形回路52の具体的な回路接続について説明することとする。
まず、第1及び第2のトランジスタ11,12は、ベースが相互に接続されると共に、第1のトランジスタ11のベースとコレクタとが接続されて、ダイオード接続状態となっている。
また、第1及び第2のトランジスタ11,12のエミッタは、共にグランドに接続されている。
そして、第1のトランジスタ11のコレクタは、電流発生回路51の出力段に接続されると共に、時定数用コンデンサ13を介してグランドに接続される一方、第2のトランジスタ12のコレクタは、バッファ1の電流供給段に接続されて、第1及び第2のトランジスタ11,12によるカレントミラーが構成されたものとなっている。
Hereinafter, specific circuit connections of the
First, the bases of the first and
The emitters of the first and
The collector of the
次に、かかる構成における動作について説明する。
クランプパルスに同期して電流発生回路51からの電流I1が電流整形回路51に流入されると、時定数用コンデンサ13が充電され、第1のトランジスタ11のベース電圧が、時定数用コンデンサ13の容量に応じて定まる時定数で上昇してゆくこととなる。
この際、第1のトランジスタ11のベース電流は、電流I1及び時定数用コンデンサ13から供給されて、第1のトランジスタ11が導通状態となり、徐々にコレクタタ電流が流れてゆく。
Next, the operation in this configuration will be described.
When the current I1 from the
At this time, the base current of the
上述の第1のトランジスタ11のコレクタ電流は、第2のトランジスタ12にカレントミラーされるため、第2のトランジスタ12のコレクタ電流I2も同様に所定の時定数で増加してゆくこととなる。
ここで、例えば、第1のトランジスタ11がON状態となるベース電圧を、0.7Vとすると、上述の所定の時定数tは、下記する式によって定まるものとなっている。
Since the collector current of the
Here, for example, if the base voltage at which the
t=(0.7V×時定数用コンデンサ13の容量)÷電流I1 t = (0.7V × capacitance of time constant capacitor 13) ÷ current I1
しかして、第2のトランジスタ12は、上述の所定の時定数を以てONとなる。
すなわち、帰還ループが上述の所定の時定数を以てON又はOFFするために、従来と異なり、映像信号出力端子16から出力される映像信号に対するクランプパルスの立ち上がり、立ち下がりに同期したひげ状のパルスノイズの重畳が確実に抑圧されることとなる(図3参照)。
Thus, the
That is, since the feedback loop is turned on or off with the predetermined time constant described above, unlike the conventional case, whisker-like pulse noise synchronized with the rise and fall of the clamp pulse for the video signal output from the video
1…バッファ
2…gmアンプ
4…クランプコンデンサ
5…抵抗器
51…電流発生回路
52…電流整形回路
DESCRIPTION OF SYMBOLS 1 ...
Claims (2)
前記バッファの出力段と入力段との間には、トランスコンダクタンスアンプが、所定基準電圧を超える前記バッファの出力が前記トランスコンダクタンスアンプを介して前記バッファの入力段へ帰還せしめらるよう設けられ、前記映像信号のシンクチップ部、又は、ペデスタル部が所定電圧にクランプされて出力可能に構成されてなる映像信号クランプ回路であって、
前記電流発生回路の出力電流の立ち上がり、立ち下がりを所定の時定数を以て遅延せしめて、前記バッファに供給可能に構成されてなる電流整形回路が設けられたことを特徴とする映像信号クランプ回路。 A buffer for inputting a video signal is provided, and a clamp capacitor is connected between the output stage of the buffer and the ground, and a current necessary for the operation of the buffer is generated in synchronization with the clamp pulse to generate a current in the buffer. While a current generation circuit to supply is provided,
Between the output stage and the input stage of the buffer, a transconductance amplifier is provided so that an output of the buffer exceeding a predetermined reference voltage is fed back to the input stage of the buffer via the transconductance amplifier, A video signal clamp circuit configured to be capable of outputting a sync chip part of the video signal or a pedestal part clamped at a predetermined voltage,
A video signal clamp circuit comprising a current shaping circuit configured to delay the rise and fall of the output current of the current generation circuit by a predetermined time constant and supply the output current to the buffer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009035274A JP5379512B2 (en) | 2009-02-18 | 2009-02-18 | Video signal clamp circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009035274A JP5379512B2 (en) | 2009-02-18 | 2009-02-18 | Video signal clamp circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010193157A true JP2010193157A (en) | 2010-09-02 |
JP5379512B2 JP5379512B2 (en) | 2013-12-25 |
Family
ID=42818725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009035274A Active JP5379512B2 (en) | 2009-02-18 | 2009-02-18 | Video signal clamp circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5379512B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136474A (en) * | 1989-10-23 | 1991-06-11 | Hitachi Ltd | Feedback type peak clamp circuit |
JPH0537310A (en) * | 1990-11-19 | 1993-02-12 | Sanyo Electric Co Ltd | Holding circuit |
JPH06104702A (en) * | 1992-09-17 | 1994-04-15 | Sony Corp | Waveform converting circuit |
JPH06339046A (en) * | 1993-05-27 | 1994-12-06 | Toshiba Corp | Clamp circuit |
JPH0993462A (en) * | 1995-09-21 | 1997-04-04 | Fuji Electric Co Ltd | Binarization converter for analog image signal |
JPH118781A (en) * | 1997-06-17 | 1999-01-12 | Mitsumi Electric Co Ltd | Level shift circuit and video amplifier circuit |
JPH1117503A (en) * | 1997-06-26 | 1999-01-22 | Nec Ic Microcomput Syst Ltd | Clamp circuit |
JP2002281344A (en) * | 2001-03-19 | 2002-09-27 | Sony Corp | Dc transmission rate circuit |
-
2009
- 2009-02-18 JP JP2009035274A patent/JP5379512B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136474A (en) * | 1989-10-23 | 1991-06-11 | Hitachi Ltd | Feedback type peak clamp circuit |
JPH0537310A (en) * | 1990-11-19 | 1993-02-12 | Sanyo Electric Co Ltd | Holding circuit |
JPH06104702A (en) * | 1992-09-17 | 1994-04-15 | Sony Corp | Waveform converting circuit |
JPH06339046A (en) * | 1993-05-27 | 1994-12-06 | Toshiba Corp | Clamp circuit |
JPH0993462A (en) * | 1995-09-21 | 1997-04-04 | Fuji Electric Co Ltd | Binarization converter for analog image signal |
JPH118781A (en) * | 1997-06-17 | 1999-01-12 | Mitsumi Electric Co Ltd | Level shift circuit and video amplifier circuit |
JPH1117503A (en) * | 1997-06-26 | 1999-01-22 | Nec Ic Microcomput Syst Ltd | Clamp circuit |
JP2002281344A (en) * | 2001-03-19 | 2002-09-27 | Sony Corp | Dc transmission rate circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5379512B2 (en) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9710002B2 (en) | Dynamic biasing circuits for low drop out (LDO) regulators | |
JP2010267068A (en) | Power supply circuit | |
JP2010136001A (en) | Oscillator | |
US8896277B2 (en) | Voltage regulator | |
TW201643588A (en) | Voltage regulator | |
JP6253436B2 (en) | DC / DC converter | |
JPH10260741A (en) | Constant voltage generating circuit | |
JP2008141358A (en) | Variable gain amplifier circuit | |
JP2005011280A (en) | Power supply circuit | |
TW201027294A (en) | Signal receiver and voltage compensation method thereof | |
JP5379512B2 (en) | Video signal clamp circuit | |
JP2020166648A (en) | Reference voltage generation circuit and semiconductor device | |
CN111934653B (en) | Voltage mode PWM modulation feedforward circuit | |
US9584108B2 (en) | Apparatus for managing clock duty cycle correction | |
JP2016024773A (en) | Power-supply circuit | |
CN109782837B (en) | Voltage stabilizer and chip | |
CN109683655B (en) | L DO circuit with transient enhancement | |
JP3976149B2 (en) | Video signal output circuit and electronic device using the same | |
JP7523041B2 (en) | Power supply stabilization circuit | |
JP2012133512A (en) | Start-up circuit and reference voltage generation circuit | |
JP2007206997A (en) | Power supply circuit | |
KR101794798B1 (en) | Internal voltage generating circuit of semiconductor apparatus | |
JP4826966B2 (en) | Video signal clamp circuit | |
JP2007221264A (en) | Filter circuit | |
JP2007019850A (en) | Dc offset canceling circuit and display device using this |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111230 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130927 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5379512 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |