JP2007221264A - Filter circuit - Google Patents
Filter circuit Download PDFInfo
- Publication number
- JP2007221264A JP2007221264A JP2006037206A JP2006037206A JP2007221264A JP 2007221264 A JP2007221264 A JP 2007221264A JP 2006037206 A JP2006037206 A JP 2006037206A JP 2006037206 A JP2006037206 A JP 2006037206A JP 2007221264 A JP2007221264 A JP 2007221264A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- comparator
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、比較器の前段に設けられ、当該比較器に入力されるべき電圧に対してローパスフィルタ処理を行って、比較器への入力電圧を安定化させるフィルタ回路に関する。 The present invention relates to a filter circuit that is provided in a preceding stage of a comparator and performs low-pass filter processing on a voltage to be input to the comparator to stabilize an input voltage to the comparator.
例えば電源電圧などを比較器に入力して、その電源電圧のレベルを判定する場合に、電源電圧にノイズが重畳したときでも、比較器に入力する電源電圧を安定化させるために、比較器の前段にフィルタ回路が設けられる場合がある。 For example, when the power supply voltage is input to the comparator and the level of the power supply voltage is determined, even if noise is superimposed on the power supply voltage, the comparator voltage is stabilized to stabilize the power supply voltage input to the comparator. A filter circuit may be provided in the previous stage.
図4は、このような用途におけるフィルタ回路を含む構成を示す回路図である。この図4に示すように、レベルが判定されるべき電源電圧VCC1は、直列接続された抵抗R100及び抵抗R200によって分圧され、フィルタ回路10に入力される。フィルタ回路10では、電源電圧VCC1にスパイクノイズなどが重畳した場合であっても、その電源電圧VCC1の分圧電圧を安定化させるために、そのスパイクノイズ等の高周波成分を低減するローパスフィルタ処理を実行する。
FIG. 4 is a circuit diagram showing a configuration including a filter circuit in such an application. As shown in FIG. 4, the power supply voltage VCC1 whose level is to be determined is divided by a resistor R100 and a resistor R200 connected in series, and input to the
フィルタ回路10の出力電圧は比較器20に与えられ、この比較器20において、基準電圧と比較される。比較器20からは、フィルタ回路10の出力電圧と基準電圧との大小関係を比較した比較結果に応じた信号が出力される。このようにして、電源電圧VCC1のレベル判定を行うことができる。なお、定電圧回路30は、フィルタ回路10及び比較器20に一定電圧を供給するものである。
The output voltage of the
フィルタ回路10及び比較器20の詳細な回路の一例を図5に示す。図5に示されるように、フィルタ回路10は、バイポーラトランジスタT1〜T19、各バイポーラトランジスタに通電される電流を制限する抵抗R1〜R12、及び平滑用コンデンサC1とから構成される。
An example of detailed circuits of the
分圧された電源電圧VCC1が入力されるフィルタ回路10の入力端子は、PNPトランジスタT1,T2の相互に接続されたベースに接続されている。一方、フィルタ回路10の出力端子は、PNPトランジスタT6、T9の相互に接続されたベースに接続されている。これらのトランジスタT1,T2及びT6、T9は、ともに、それぞれ抵抗R2,R4を介して、PNPトランジスタT5のコレクタに接続されている。このトランジスタT5のベースには、定電流回路30からの一定電流が与えられているので、トランジスタT5は一定のコレクタ電流I1を流す。
An input terminal of the
このような構成により、入力端子INに印加された入力電圧が、フィルタ回路10の出力端子OUT1から出力された出力電圧(フィルタ処理電圧)よりも小さい場合には、その大小関係からトランジスタT1,T2がオンする。逆に、入力電圧が出力電圧よりも大きい場合には、トランジスタT6,T9がオンする。なお、トランジスタT1,T9は省略しても良い。
With such a configuration, when the input voltage applied to the input terminal IN is smaller than the output voltage (filter processing voltage) output from the output terminal OUT1 of the
トランジスタT2のコレクタには、NPNトランジスタT3,T4から構成されるミラー比1:1/nのミラー回路が接続されている。従って、トランジスタT2がオンすることによって、トランジスタT2にコレクタ電流I1が流れると、トランジスタT3及びT4もオンする。このとき、トランジスタT3にはほぼI1のコレクタ電流が流れる一方で、トランジスタT4のコレクタ電流は、ミラー比(1:1/n)に従って減衰されるので、ほぼI1/nとなる。同様に、トランジスタT6のコレクタには、NPNトランジスタT7及びT8から構成されるミラー比1:1/n’のミラー回路が接続されている。従って、トランジスタT6がオンすると、トランジスタT8にはほぼI1/n’のコレクタ電流が流れる。 The collector of the transistor T2 is connected to a mirror circuit having a mirror ratio of 1: 1 / n composed of NPN transistors T3 and T4. Therefore, when the collector current I1 flows through the transistor T2 by turning on the transistor T2, the transistors T3 and T4 are also turned on. At this time, the collector current of approximately I1 flows through the transistor T3, while the collector current of the transistor T4 is attenuated according to the mirror ratio (1: 1 / n), and thus is approximately I1 / n. Similarly, a mirror circuit having a mirror ratio of 1: 1 / n ′ composed of NPN transistors T7 and T8 is connected to the collector of the transistor T6. Therefore, when the transistor T6 is turned on, a collector current of approximately I1 / n ′ flows through the transistor T8.
トランジスタT4のコレクタは、PNPトランジスタT10、T11から構成されるミラー比1:1/mのミラー回路に接続されている。このため、トランジスタT4にコレクタ電流I1/nが流れると、トランジスタT10にはI1/nのコレクタ電流が流れ、トランジスタT11には、I1/nmに減衰されたコレクタ電流が流れる。同様に、トランジスタT8のコレクタは、PNPトランジスタT16、T17から構成されるミラー比1:1/m’のミラー回路に接続されている。このため、トランジスタT8にコレクタ電流I1/n’が流れると、トランジスタT17には、I1/n’m’に減衰されたコレクタ電流が流れる。 The collector of the transistor T4 is connected to a mirror circuit having a mirror ratio of 1: 1 / m, which is composed of PNP transistors T10 and T11. Therefore, when the collector current I1 / n flows through the transistor T4, a collector current of I1 / n flows through the transistor T10, and a collector current attenuated to I1 / nm flows through the transistor T11. Similarly, the collector of the transistor T8 is connected to a mirror circuit having a mirror ratio of 1: 1 / m ′ composed of PNP transistors T16 and T17. Therefore, when the collector current I1 / n ′ flows through the transistor T8, the collector current attenuated to I1 / n′m ′ flows through the transistor T17.
高電位側電源VCCと低電位側電源GNDとの間に、PNPトランジスタT14,T15からなる直列回路が接続されている。この直列回路におけるトランジスタT14のベースには、定電圧回路30からの定電圧が印加されている。トランジスタT14は、トランジスタT5と同等の特性を有しているため、トランジスタT14のコレクタ電流は、トランジスタT5と同様にI1となる。このコレクタ電流I1がトランジスタT15のエミッタに供給されることにより、トランジスタT15のベース電流Ib1は、I1/hfeとなる。なお、hfeは、トランジスタ15の電流増幅率である。
A series circuit composed of PNP transistors T14 and T15 is connected between the high potential side power supply VCC and the low potential side power supply GND. A constant voltage from the
トランジスタT15のベースは、トランジスタT11のコレクタに接続されているので、トランジスタT15のベース電流Ib1が、トランジスタT11のコレクタ電流I1/nmに加算される。この加算された電流が、平滑用コンデンサC1の放電電流I11となる。 Since the base of the transistor T15 is connected to the collector of the transistor T11, the base current Ib1 of the transistor T15 is added to the collector current I1 / nm of the transistor T11. This added current becomes the discharge current I11 of the smoothing capacitor C1.
コンデンサC1の両端には、それぞれNPNトランジスタT12,T13のコレクタが接続され、かつそれらのベースには放電電流I11が与えられるように接続されている。このため、放電電流I11が流れて、その放電電流I11による平滑用コンデンサC1の充電電圧が、トランジスタT12,T13のターンオン電圧に達すると、トランジスタT12,T13がオンする。これにより、平滑用コンデンサC1の充電電圧は、トランジスタT12,T13を介して低電位側電源GNDに放電される。 The collectors of NPN transistors T12 and T13 are connected to both ends of the capacitor C1, and the bases thereof are connected so that a discharge current I11 is applied. Therefore, when the discharge current I11 flows and the charging voltage of the smoothing capacitor C1 by the discharge current I11 reaches the turn-on voltage of the transistors T12 and T13, the transistors T12 and T13 are turned on. Thereby, the charging voltage of the smoothing capacitor C1 is discharged to the low potential side power supply GND through the transistors T12 and T13.
なお、上述したトランジスタT14,T15による直列回路は、後述するPNPトランジスタT18,T19からなる出力回路からのベース電流Ib1’が充電電流I12に含まれるため、その充電電流I12に対して放電電流I11の平衡を保つために設けられている。 In the series circuit including the transistors T14 and T15 described above, since the base current Ib1 ′ from the output circuit composed of PNP transistors T18 and T19, which will be described later, is included in the charging current I12, the discharging current I11 is smaller than the charging current I12. It is provided to maintain balance.
トランジスタT8にコレクタ電流I1/n’が流れて、トランジスタT17に、減衰されたコレクタ電流I1/n’m’が流れたときには、平滑用コンデンサC1を充電する充電電流I12が流れる。この充電電流I12は、トランジスタT17のコレクタ電流I1/n’m’と、出力回路を構成するトランジスタT18のベース電流Ib1’を加算したものとなる。 When the collector current I1 / n 'flows through the transistor T8 and the attenuated collector current I1 / n'm' flows through the transistor T17, the charging current I12 for charging the smoothing capacitor C1 flows. This charging current I12 is obtained by adding the collector current I1 / n'm 'of the transistor T17 and the base current Ib1' of the transistor T18 constituting the output circuit.
出力回路は、直列接続されたPNPトランジスタT18、T19から構成され、平滑用コンデンサC1の充電電圧に応じた電圧をフィルタ処理電圧として出力端子OUT1から出力するものである。以下、出力回路の作動について説明する。 The output circuit is composed of PNP transistors T18 and T19 connected in series, and outputs a voltage corresponding to the charging voltage of the smoothing capacitor C1 from the output terminal OUT1 as a filter processing voltage. Hereinafter, the operation of the output circuit will be described.
トランジスタT19は、トランジスタT5,T14と同等の特性を有し、そのベースには定電圧回路30からの定電圧が印加されるため、トランジスタT5,T14と同様に、コレクタ電流I1を流す。一方、平滑用コンデンサC1の一端は、トランジスタ18のベースに接続されている。従って、平滑用コンデンサC1の充電電圧に応じて、トランジスタT18の導通状態が変化する。具体的には、平滑用コンデンサC1の充電電圧が低いほど、トランジスタT18に多くのエミッタ電流が流れるため、出力端子OUT1から出力される電圧は低下する。このとき、エミッタ電流の増加に応じて、トランジスタT18のベース電流Ib1’も増加する。従って、このベース電流Ib1’とトランジスタT17のコレクタ電流I1/n’m’の合計である充電電流I12により、平滑用コンデンサC1は、比較的速やかに充電される。
The transistor T19 has characteristics equivalent to those of the transistors T5 and T14, and the constant voltage from the
そして、平滑用コンデンサC1の充電電圧が高くなるほど、トランジスタT18のエミッタ電流が減少するため、出力端子OUT1から出力される電圧は上昇する。このエミッタ電流の減少に伴いベース電流Ib1’も減少するので、平滑用コンデンサC1の充電電圧の上昇速度も低下していく。そして、出力端子OUT1から出力される電圧が上昇して、入力電圧よりも大きくなると、その時点で、充電電流I12に代わり、放電電流I11が流れ始めて、平滑用コンデンサC1の充電電圧が放電される。 As the charging voltage of the smoothing capacitor C1 increases, the emitter current of the transistor T18 decreases, and the voltage output from the output terminal OUT1 increases. As the emitter current decreases, the base current Ib1 'also decreases, so the rate of increase of the charging voltage of the smoothing capacitor C1 also decreases. When the voltage output from the output terminal OUT1 rises and becomes larger than the input voltage, the discharge current I11 starts flowing instead of the charging current I12 at that time, and the charging voltage of the smoothing capacitor C1 is discharged. .
このように、従来のフィルタ回路10においては、複数のバイポーラトランジスタから構成される複数段のミラー回路や、各バイポーラトランジスタT15,T18の電流増幅特性を利用して、コレクタ電流I1を減衰させて、放電電流I11及び充電電流I12を生成する。この減衰された微小な放電電流I11及び充電電流I12を用いて、平滑用コンデンサC1の充放電を行うことにより、フィルタ回路10におけるローパルフィルタ定数を増加させることができる。この結果、効果的にノイズ等の高周波成分を取り除いて、安定した電圧を比較器20に出力することができる。
As described above, in the
ここで、図5に示す比較器20の構成及び作動を簡単に説明する。基準電圧及びフィルタ回路10から出力されるフィルタ処理電圧は、それぞれPNPトランジスタT23,T26のベースに印加される。トランジスタT23はトランジスタT24とダーリントン接続され、トランジスタT26はトランジスタT25とダーリントン接続されている。
Here, the configuration and operation of the
トランジスタT23,T24とトランジスタT25,T26とは対称的に接続されているので、基準電圧がフィルタ回路10の出力電圧よりも低いときには、トランジスタT23,T24がオンし、逆に基準電圧が出力電圧よりも高いときには、トランジスタT25,26がオンする。なお、各トランジスタT23〜T26がオンしたときには、それぞれのトランジスタT23〜T26に一定の電流が通電されるように、一定のコレクタ電流を発生するPNPトランジスタT20〜T22が、各トランジスタT23〜T26のエミッタに接続されている。
Since the transistors T23 and T24 and the transistors T25 and T26 are connected symmetrically, when the reference voltage is lower than the output voltage of the
トランジスタT24とT25のコレクタには、NPNトランジスタT26,T27からなる電流ミラー回路が接続されている。この電流ミラー回路においては、トランジスタT26,T27のベースが、トランジスタ24のコレクタに接続されているので、トランジスタT24がオンしたとき、2つのトランジスタT26、T27がともにオンする。逆に、トランジスタ25がオンしたときには、2つのトランジスタT26,T27はオフしたままとなる。 A current mirror circuit composed of NPN transistors T26 and T27 is connected to the collectors of the transistors T24 and T25. In this current mirror circuit, since the bases of the transistors T26 and T27 are connected to the collector of the transistor 24, when the transistor T24 is turned on, both the two transistors T26 and T27 are turned on. In contrast, when the transistor 25 is turned on, the two transistors T26 and T27 remain off.
このため、トランジスタT27のコレクタにベースが接続されたNPN出力トランジスタT28は、トランジスタT24がオンしたときにはオフし、トランジスタT25がオンしたときにはオンすることになる。 Therefore, the NPN output transistor T28 whose base is connected to the collector of the transistor T27 is turned off when the transistor T24 is turned on, and turned on when the transistor T25 is turned on.
この結果、比較器20の出力端子OUT2からは、フィルタ回路10の出力電圧が基準電圧よりも大きいとき、高電位側電源Vccに相当する電圧が出力され、基準電圧よりも小さいとき、低電位側電源GNDに相当する電圧が出力される。
As a result, when the output voltage of the
上述した従来のフィルタ回路10では、当該フィルタ回路10にのみ限定すれば、放電電流I11と充電電流I12とが平衡に保たれており、フィルタ回路10に入力された電圧に応じた出力電圧を出力できる構成になっている。
In the
しかしながら、図5に示すように、フィルタ回路10の出力端子OUT1には、フィルタ回路10の後段に接続された比較器20から電流I3が流れ込む。すなわち、比較器20において、フィルタ処理電圧が基準電圧よりも低い場合には、トランジスタT26のベース電流I3が発生し、フィルタ回路10の出力端子OUT1に流れ込むのである。この電流I3は、トランジスタT18のエミッタ電流に重畳されるため、トランジスタT18のベース電流は、I3/hfeだけ増加する。この結果、平滑用コンデンサC1の充電電流I12は、放電電流I11よりも、ベース電流の増加分であるI3/hfeだけ増加することになる。
However, as shown in FIG. 5, the current I3 flows from the
上述したように、放電電流I11及び充電電流I12は減衰され微小となっているため、そのベース電流の増加分(I3/hfe)の影響を大きく受ける。例えば、充電電流I12が増加することによって、平滑用コンデンサの充電電圧の電位レベルが全体的に上昇する結果、フィルタ回路10の出力電圧はオフセット電圧を含むことになる。さらに、PNPトランジスタT18の電流増幅度hfeや、比較器20から流れ込む電流I3が温度変化によって増減すると、上述したオフセット電圧に温度特性が発生する。
As described above, since the discharge current I11 and the charge current I12 are attenuated and become minute, they are greatly affected by the increase in base current (I3 / hfe). For example, as the charging current I12 increases, the potential level of the charging voltage of the smoothing capacitor increases as a whole. As a result, the output voltage of the
このように、フィルタ回路10の出力電圧にオフセット電圧が含まれたり、そのオフセット電圧が温度特性を有したりする場合、比較器20における電圧比較精度を悪化させてしまうという問題が生じる。
As described above, when the output voltage of the
本発明は、上述した点に鑑みてなされたものであり、オフセット電圧を低減した出力電圧を出力することが可能なフィルタ回路を提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide a filter circuit capable of outputting an output voltage with a reduced offset voltage.
上記目的を達成するために、請求項1に記載のフィルタ回路は、
入力された電圧と所定の基準電圧とを比較する比較器の前段に設けられ、前記比較器へ入力される電圧を安定化させるために、前記比較器に入力されるべき電圧に対してローパスフィルタ処理を行い、そのフィルタ処理電圧を前記比較器に出力するフィルタ回路であって、
前記比較器は、前記フィルタ処理電圧と前記基準電圧との大小関係に依存して、前記フィルタ回路へ向けて電流を流す、もしくは前記フィルタ回路から流れる電流を受け入れる入力段回路を有し、
前記フィルタ回路は、
平滑用コンデンサと、
前記フィルタ処理電圧と、前記フィルタ回路に入力される電圧との電圧差に応じた電流を、複数のバイポーラトランジスタを利用して、所定の減衰率にて減衰させつつ、前記平滑用コンデンサの充電電流及び放電電流を発生させる電流発生回路と、
前記平滑用コンデンサの充電電圧に応じた電圧を前記フィルタ処理電圧として発生させるフィルタ処理電圧発生回路とを備え、
前記比較器から流入する電流、もしくは前記比較器に流出する電流による前記平滑用コンデンサの充電電流への影響を補償すべく、前記比較器の入力段回路に相当する補償回路を前記電流発生回路に付加して、前記放電電流を増加もしくは減少することを特徴とする。
In order to achieve the above object, the filter circuit according to
A low-pass filter for the voltage to be input to the comparator is provided in a preceding stage of the comparator that compares the input voltage with a predetermined reference voltage and stabilizes the voltage input to the comparator. A filter circuit that performs processing and outputs the filtered voltage to the comparator,
The comparator has an input stage circuit that flows a current toward the filter circuit or receives a current flowing from the filter circuit, depending on a magnitude relationship between the filtering voltage and the reference voltage,
The filter circuit is
A smoothing capacitor;
The current corresponding to the voltage difference between the filter processing voltage and the voltage input to the filter circuit is attenuated at a predetermined attenuation rate using a plurality of bipolar transistors, and the charging current of the smoothing capacitor And a current generation circuit for generating a discharge current;
A filtering voltage generation circuit for generating a voltage corresponding to a charging voltage of the smoothing capacitor as the filtering voltage;
A compensation circuit corresponding to the input stage circuit of the comparator is added to the current generation circuit in order to compensate for the influence on the charging current of the smoothing capacitor due to the current flowing in from the comparator or the current flowing out to the comparator. In addition, the discharge current is increased or decreased.
このように請求項1に記載のフィルタ回路では、フィルタ回路のみに限定して、平滑用コンデンサに対する放電電流と充電電流との平衡を図るのではなく、比較器からフィルタ回路に流れ込む電流、もしくはフィルタ回路から比較器に流れ出す電流による充電電流への影響も考慮に入れて、放電電流を増加もしくは減少する補償回路を設けたものである。 As described above, in the filter circuit according to the first aspect, the current flowing from the comparator into the filter circuit is not limited to the filter circuit, and the discharge current and the charging current for the smoothing capacitor are not balanced. In consideration of the influence of the current flowing from the circuit to the comparator on the charging current, a compensation circuit for increasing or decreasing the discharge current is provided.
これにより、従来のフィルタ回路に比較して、より精度良く放電電流と充電電流との平衡を図ることが可能となる。従って、このような放電電流と充電電流とによって充放電される平滑用コンデンサの充電電圧に応じた電圧をフィルタ処理電圧として出力することにより、オフセット電圧を効果的に低減することができる。 As a result, it is possible to achieve a balance between the discharge current and the charging current with higher accuracy than in the conventional filter circuit. Therefore, the offset voltage can be effectively reduced by outputting a voltage corresponding to the charging voltage of the smoothing capacitor that is charged and discharged by such a discharging current and the charging current as the filtering voltage.
補償回路の具体例としては、請求項2に記載したように、前記比較器の入力段回路が、少なくとも高電位電源と低電位電源との間に接続された2つのバイポーラトランジスタからなる場合、この入力段回路から流出する、もしくは当該入力段回路に流出することによって、前記充電源流が増加もしくは減少されるのと同じだけ前記放電電流を増加もしくは減少するように、前記電流発生回路における放電電流の通電経路に、前記入力段回路と同等の、少なくとも高電位電源と低電位電源との間に接続された2つのバイポーラトランジスタを含む回路を付加することが好ましい。このように、比較器の入力段回路と同等の回路を補償回路として付加することにより、充電電流の増加量もしくは減少量と同じ分だけ、放電電流を増加もしくは減少することができる。 As a specific example of the compensation circuit, as described in claim 2, when the input stage circuit of the comparator includes at least two bipolar transistors connected between a high potential power source and a low potential power source, The discharge current of the current generation circuit is increased or decreased by flowing out of the input stage circuit or flowing out of the input stage circuit as much as the charging source flow is increased or decreased. It is preferable to add a circuit including at least two bipolar transistors connected between the high potential power source and the low potential power source, which is equivalent to the input stage circuit, to the energization path. Thus, by adding a circuit equivalent to the input stage circuit of the comparator as a compensation circuit, the discharge current can be increased or decreased by the same amount as the increase or decrease of the charging current.
請求項3に記載したように、共通の前記フィルタ回路に対して、並列に複数の比較器が接続された場合、接続された比較器の数と同じ数だけの複数の補償回路を前記電流発生回路に並列に付加することが好ましい。複数の比較器を共通のフィルタ回路に対して並列に接続した場合、比較器から流れ込む電流もしくは比較器に流れ出す電流が、比較器の数に比例して増加する。このため、補償回路としても、比較器の数と同じ数だけ付加することで、充電電流と放電電流との均衡を図ることが可能となる。 According to the third aspect of the present invention, when a plurality of comparators are connected in parallel to the common filter circuit, the same number of compensation circuits as the number of connected comparators are generated as the current generation circuit. It is preferable to add in parallel to the circuit. When a plurality of comparators are connected in parallel to a common filter circuit, the current flowing from the comparators or the current flowing out to the comparators increases in proportion to the number of comparators. For this reason, it is possible to achieve a balance between the charging current and the discharging current by adding as many compensation circuits as the number of comparators.
(第1実施形態)
以下、本発明の第1実施形態によるフィルタ回路について、図面に基づいて説明する。なお、本実施形態によるフィルタ回路も、従来のフィルタ回路10と同様に、例えば、分圧された電源電圧に対してローパスフィルタ処理を施して高周波成分を低減することにより、比較器に入力する電圧を安定化するために使用される。従って、フィルタ回路を含む全体構成は、図4に示す従来構成と同様である。さらに、本実施形態における比較器については、従来の比較器20と全く同じ回路構成を有し、フィルタ回路についても、従来のフィルタ回路10と大部分が共通化されている。そのため、本実施形態のフィルタ回路及び比較器に関する説明において、従来と同様の構成部分については同じ参照番号を付与することにより、説明を省略又は簡略化する。
(First embodiment)
Hereinafter, a filter circuit according to a first embodiment of the present invention will be described with reference to the drawings. Note that, similarly to the
図1に、第1実施形態によるフィルタ回路10及び、そのフィルタ回路10の後段に接続される比較器20の回路構成を示す。図1に示すように、本実施形態では、フィルタ回路10において、放電電流I11を生成する回路部分に、補償回路40を付加したことが、従来のフィルタ回路10との相違点である。
FIG. 1 shows a circuit configuration of a
この補償回路40は、高電位側電源VCCと低電位側電源GNDとの間において直列に接続されたPNPトランジスタT30,T31からなる。この補償回路40において、トランジスタT30のベースには、定電圧回路30からの定電圧が印加されている。このトランジスタT30は、比較器20におけるトランジスタT22と同等の特性を有している。このため、トランジスタT30のコレクタ電流は、トランジスタT22と同じになる。
The compensation circuit 40 includes PNP transistors T30 and T31 connected in series between the high potential side power supply VCC and the low potential side power supply GND. In the compensation circuit 40, the constant voltage from the
補償回路40を構成するトランジスタT30のコレクタ電流は、トランジスタT31のエミッタに供給される。このトランジスタT31は、比較器20のトランジスタT26と同等の特性を有するように構成される。この結果、トランジスタT31のベース電流I3’は、比較器20のトランジスタT26のベース電流I3とほぼ同じになる。
The collector current of the transistor T30 constituting the compensation circuit 40 is supplied to the emitter of the transistor T31. The transistor T31 is configured to have the same characteristics as the transistor T26 of the
すなわち、本実施形態では、比較器20において、フィルタ回路10の出力端子OUT1に電流I3を流し込む、2つのトランジスタT22,T26からなる入力段回路と同等の構成を補償回路40として付加しているのである。
That is, in the present embodiment, the
この補償回路40からの電流は、トランジスタT14のコレクタとトランジスタT15のエミッタとを接続する接続線に流れるように、補償回路40がフィルタ回路10に付加されている。これにより、トランジスタT15におけるエミッタ電流がI1+I3’となるため、そのベース電流Ib1は(I1+I3’)/hfeとなる。従って、放電電流I11は、このベース電流Ib1とトランジスタT11のコレクタ電流とを加算した電流となるので、I1/nm+(I1+I3’)/hfeとなる。
The compensation circuit 40 is added to the
従って、比較器20からフィルタ回路10の出力端子OUT1に流れ込んだ電流I3による充電電流I12の増加分I3/hfeに相当する分だけ、放電電流I11を増加させることが可能となる。これにより、比較器20から流れ込む電流I3に係らず、放電電流I11と充電電流I12とが平衡に保たれるため、フィルタ回路10が出力するフィルタ処理電圧に含まれるオフセット電圧を低減することができる。
Therefore, it is possible to increase the discharge current I11 by an amount corresponding to an increase I3 / hfe of the charging current I12 due to the current I3 flowing from the
上述した実施形態では、フィルタ回路10の後段に1つの比較器20を接続する場合について説明したが、例えば図2に示すように、電源電圧VCC1のレベルをより細かく判定するために、共通のフィルタ回路10に対して、異なる基準電圧を持った複数の比較器20,20A,…を接続する場合がある。このような場合には、フィルタ回路10に接続される比較器20,20Aの数に比例して、フィルタ回路10の出力端子OUT1に流れ込む電流も増加することになる。
In the above-described embodiment, the case where one
そのため、フィルタ回路10に対して複数の比較器20,20Aを接続する場合には、接続される比較器20,20Aと同じ数だけの複数の補償回路40,40Aをフィルタ回路10に付加する。具体的には、補償回路40に対してさらに補償回路40Aを付加する場合には、図1に点線で示すように、補償回路40におけるトランジスタT30,T31と並列接続されるように、補償回路40Aを構成するPNPトランジスタT32,T33を接続する。
Therefore, when a plurality of
これにより、各比較器20,20Aからの電流がトランジスタT18のエミッタ電流に加算されるのと同じく、各補償回路40,40Aからの電流がトランジスタT15のエミッタ電流に加算されるようになる。従って、フィルタ回路10に複数の比較器20,20Aを接続した場合であっても、平滑用コンデンサC1の放電電流I11と充電電流I12との均衡を保つことができる。
As a result, the current from each compensation circuit 40, 40A is added to the emitter current of the transistor T15 in the same manner as the current from each
(第2実施形態)
次に、本発明の第2実施形態に係わるフィルタ回路について説明する。上述した第1実施形態では、比較器20の入力段回路からフィルタ回路10の出力端子へ電流I3が流れ込む例について説明した。
(Second Embodiment)
Next, a filter circuit according to a second embodiment of the present invention will be described. In the first embodiment described above, the example in which the current I3 flows from the input stage circuit of the
しかしながら、比較器の構成によっては、フィルタ回路10の出力端子OUT1から比較器20の入力段回路へと電流が流れ出す場合もある。図3は、このような比較器の回路構成を示している。
However, depending on the configuration of the comparator, current may flow from the output terminal OUT1 of the
図3に示す比較器20においては、フィルタ回路10から出力されるフィルタ処理電圧及び基準電圧は、それぞれNPNトランジスタTT42,T43のベースに印加されている。トランジスタT42、T43のエミッタは、共通線を介して電源VCCに接続されているので、フィルタ処理電圧が基準電圧よりも高い場合には、フィルタ処理電圧がベースに印加されているトランジスタT42のみがオンする。逆に、フィルタ処理電圧が基準電圧よりも低い場合には、基準電圧がベースに印加されているトランジスタT43のみがオンする。
In the
トランジスタT42とT43のエミッタには、PNPトランジスタT44,T45のエミッタがそれぞれ接続されている。さらに、これらのトランジスタT44,T45には、定電流回路51が接続されている。これにより、トランジスタT44もしくはT45がオンしたとき、それぞれのトランジスタT44、T45のベース電流は定電流回路51によって規定される一定値となる。その結果、トランジスタT44,T45がオンしたときに流れるコレクタ電流も一定となる。
The emitters of the PNP transistors T44 and T45 are connected to the emitters of the transistors T42 and T43, respectively. Further, a constant
トランジスタT43がオンすることにより、トランジスタT45がオンすると、トランジスタT43からトランジスタT45を介して電流が通電される。すると、抵抗R15の端子電圧などによって、NPN出力トランジスタT28のベース電圧が上昇し、出力トランジスタT28がオンする。一方、トランジスタT42がオンしているときには、出力トランジスタT28はオフしたままとなる。 When the transistor T43 is turned on to turn on the transistor T45, a current is passed from the transistor T43 through the transistor T45. Then, the base voltage of the NPN output transistor T28 increases due to the terminal voltage of the resistor R15, and the output transistor T28 is turned on. On the other hand, when the transistor T42 is on, the output transistor T28 remains off.
この結果、比較器20の出力端子OUT2からは、フィルタ回路10から出力されたフィルタ処理電圧が基準電圧よりも大きいとき、高電位側電源Vccに相当する電圧が出力され、基準電圧よりも小さいとき、低電位側電源GNDに相当する電圧が出力される。
As a result, when the filtering voltage output from the
上述した比較器20においては、フィルタ回路10の出力端子OUT1から、トランジスタT42とトランジスタT44などから構成される比較器20の入力段回路に電流I3が流れ出す。
In the
このような場合、平滑用コンデンサC1の充電電流I12が、流出電流I3に起因して減少する。なお、充電電流I12の減少量は、I3/hfeであるため、充電電流I12は、(I1−I3)/hfeである。 In such a case, the charging current I12 of the smoothing capacitor C1 decreases due to the outflow current I3. Since the amount of decrease in charging current I12 is I3 / hfe, charging current I12 is (I1-I3) / hfe.
そこで、本実施形態では、充電電流I12の減少量に相当する量だけ放電電流I11も減少させることが可能な補償回路40をフィルタ回路10に付加している。具体的には、補償回路40は、高電位側電源VCCと低電位側電源GNDとの間において直列に接続されたNPNトランジスタT40と、PNPトランジスタT41とを有する。さらに、トランジスタT41のベースに接続された定電流回路50も備えている。
Therefore, in the present embodiment, a compensation circuit 40 that can reduce the discharge current I11 by an amount corresponding to the reduction amount of the charging current I12 is added to the
この補償回路40のトランジスタT40のベースは、トランジスタT14のコレクタに接続されているため、トランジスタT14のコレクタ電流の一部(I3’)が、トランジスタT40のベース電流として流れる。ここで、トランジスタT40は、比較器20におけるトランジスタT42と同等の特性を有している。補償回路40を構成するトランジスタT40のエミッタ電流は、トランジスタT41のエミッタに供給される。このトランジスタT41は、比較器20のトランジスタT44と同等の特性を有し、かつ補償回路40における定電流回路50と比較器20における定電流回路51とは同じ一定電流を流すように構成される。このため、トランジスタT40のベース電流I3’は、トランジスタT42のベース電流I3とほぼ同じになる。
Since the base of the transistor T40 of the compensation circuit 40 is connected to the collector of the transistor T14, a part (I3 ') of the collector current of the transistor T14 flows as the base current of the transistor T40. Here, the transistor T40 has the same characteristics as the transistor T42 in the
すなわち、本実施形態では、比較器20において、フィルタ回路10の出力端子OUT1から流れ出る電流I3を受ける、トランジスタT42,トランジスタT26及び定電流回路51からなる入力段回路と同等の構成を補償回路40として付加している。
That is, in the present embodiment, the compensation circuit 40 has a configuration equivalent to the input stage circuit including the transistor T42, the transistor T26, and the constant
このような補償回路40を付加したことにより、トランジスタT14からトランジスタT15へと流れる電流が、補償回路40のトランジスタT40のベース電流I3’分だけ減少する。これにより、トランジスタT15におけるベース電流Ib1は(I1−I3’)/hfeとなる。従って、フィルタ回路10の出力端子OUT1から比較器20に流れ出した電流I3による充電電流I12の減少分I3/hfeに相当する分だけ、放電電流I11を減少させることが可能となる。これにより、比較器20に流出する電流I3に係らず、放電電流I11と充電電流I12との均衡を保つことができるので、フィルタ回路10が出力するフィルタ処理電圧に含まれるオフセット電圧を低減することができる。
By adding such a compensation circuit 40, the current flowing from the transistor T14 to the transistor T15 is reduced by the base current I3 'of the transistor T40 of the compensation circuit 40. As a result, the base current Ib1 in the transistor T15 becomes (I1-I3 ') / hfe. Therefore, the discharge current I11 can be reduced by an amount corresponding to the decrease I3 / hfe of the charging current I12 due to the current I3 flowing out from the output terminal OUT1 of the
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の趣旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
例えば、第2実施形態として説明したフィルタ回路10に対しても、複数の比較器20を接続するようにしても良い。この場合には、上述した例と同様に、接続する比較器20の数と同じ数だけ、補償回路40を並列に接続すれば良い。
For example, a plurality of
10 フィルタ回路
20 比較器
30 定電圧回路
10
Claims (3)
前記比較器は、前記フィルタ処理電圧と前記基準電圧との大小関係に依存して、前記フィルタ回路へ向けて電流を流す、もしくは前記フィルタ回路から流れる電流を受け入れる入力段回路を有し、
前記フィルタ回路は、
平滑用コンデンサと、
前記フィルタ処理電圧と、前記フィルタ回路に入力される電圧との電圧差に応じた電流を、複数のバイポーラトランジスタを利用して、所定の減衰率にて減衰させつつ、前記平滑用コンデンサの充電電流及び放電電流を発生させる電流発生回路と、
前記平滑用コンデンサの充電電圧に応じた電圧を前記フィルタ処理電圧として発生させるフィルタ処理電圧発生回路とを備え、
前記比較器から流入する電流、もしくは前記比較器に流出する電流による前記平滑用コンデンサの充電電流への影響を補償すべく、前記比較器の入力段回路に相当する補償回路を前記電流発生回路に付加して、前記放電電流を増加もしくは減少することを特徴とするフィルタ回路。 A low-pass filter for the voltage to be input to the comparator is provided in a preceding stage of the comparator that compares the input voltage with a predetermined reference voltage and stabilizes the voltage input to the comparator. A filter circuit that performs processing and outputs the filtered voltage to the comparator,
The comparator has an input stage circuit that flows a current toward the filter circuit or receives a current flowing from the filter circuit, depending on a magnitude relationship between the filtering voltage and the reference voltage,
The filter circuit is
A smoothing capacitor;
The current corresponding to the voltage difference between the filter processing voltage and the voltage input to the filter circuit is attenuated at a predetermined attenuation rate using a plurality of bipolar transistors, and the charging current of the smoothing capacitor is reduced. And a current generation circuit for generating a discharge current;
A filtering voltage generation circuit that generates a voltage corresponding to a charging voltage of the smoothing capacitor as the filtering voltage;
A compensation circuit corresponding to the input stage circuit of the comparator is added to the current generation circuit in order to compensate for the influence on the charging current of the smoothing capacitor caused by the current flowing from the comparator or the current flowing out to the comparator. In addition, a filter circuit characterized in that the discharge current is increased or decreased.
この入力段回路から流出する、もしくは当該入力段回路に流出することによって、前記充電源流が増加もしくは減少されるのと同じだけ前記放電電流を増加もしくは減少するように、前記電流発生回路における放電電流の通電経路に、前記入力段回路と同等の、少なくとも高電位電源と低電位電源との間に接続された2つのバイポーラトランジスタを含む回路を付加することを特徴とする請求項1に記載のフィルタ回路。 The comparator input stage circuit comprises at least two bipolar transistors connected between a high potential power source and a low potential power source,
The discharge current in the current generation circuit is increased or decreased by flowing out of the input stage circuit or flowing into the input stage circuit as much as the charging source flow is increased or decreased. 2. The filter according to claim 1, wherein a circuit including at least two bipolar transistors connected between the high-potential power supply and the low-potential power supply, which is equivalent to the input stage circuit, is added to the energization path of the filter. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006037206A JP4670672B2 (en) | 2006-02-14 | 2006-02-14 | Filter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006037206A JP4670672B2 (en) | 2006-02-14 | 2006-02-14 | Filter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007221264A true JP2007221264A (en) | 2007-08-30 |
JP4670672B2 JP4670672B2 (en) | 2011-04-13 |
Family
ID=38498095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006037206A Expired - Fee Related JP4670672B2 (en) | 2006-02-14 | 2006-02-14 | Filter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4670672B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218640A (en) * | 2008-03-06 | 2009-09-24 | Onkyo Corp | Current system low-pass filter |
JP2010074421A (en) * | 2008-09-17 | 2010-04-02 | Denso Corp | Filter circuit |
-
2006
- 2006-02-14 JP JP2006037206A patent/JP4670672B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218640A (en) * | 2008-03-06 | 2009-09-24 | Onkyo Corp | Current system low-pass filter |
JP2010074421A (en) * | 2008-09-17 | 2010-04-02 | Denso Corp | Filter circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4670672B2 (en) | 2011-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10498291B2 (en) | Bias circuit and power amplifier circuit | |
KR100770416B1 (en) | Signal output circuit | |
US7528659B2 (en) | Fully differential amplification device | |
JP6545998B2 (en) | Audio circuit, automotive audio device using the same, audio component device, electronic device | |
JP4670672B2 (en) | Filter circuit | |
KR101151988B1 (en) | Signal processor comprising a reference voltage circuit | |
JP2005261091A (en) | Dead time generation circuit | |
US11063567B2 (en) | Input circuit with wide range input voltage compatibility | |
CN114697809A (en) | Capacitive loudspeaker driving circuit | |
JP2010074421A (en) | Filter circuit | |
JP6657962B2 (en) | Semiconductor integrated device | |
JP6325851B2 (en) | Amplifier | |
JP3916994B2 (en) | Differential circuit, peak hold circuit and comparator | |
US11520366B2 (en) | Voltage generation circuit and associated capacitor charging method and system | |
US10996698B2 (en) | Output circuit | |
JP4522125B2 (en) | Reference voltage generation circuit | |
JP2011130067A (en) | Voltage adder circuit and d/a converter circuit | |
JP6036961B2 (en) | Differential amplifier | |
JP2731070B2 (en) | Base current stabilization circuit | |
JP2002111390A (en) | Circuit for preventing shock noise in audio amplifier | |
JP5857931B2 (en) | Differential amplifier | |
CN111342818A (en) | Filter and operation method thereof | |
JPH1174767A (en) | Comparator having hysteresis | |
JP2013085016A (en) | Level shift circuit | |
JP2004301709A (en) | Comparator circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110103 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4670672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |