JP2007206997A - Power supply circuit - Google Patents
Power supply circuit Download PDFInfo
- Publication number
- JP2007206997A JP2007206997A JP2006025394A JP2006025394A JP2007206997A JP 2007206997 A JP2007206997 A JP 2007206997A JP 2006025394 A JP2006025394 A JP 2006025394A JP 2006025394 A JP2006025394 A JP 2006025394A JP 2007206997 A JP2007206997 A JP 2007206997A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- capacitor
- constant current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
Description
本発明は、電子機器等の電源として用いられるシリーズレギュレータあるいは定電圧電源等の電源回路に関する。 The present invention relates to a power supply circuit such as a series regulator or a constant voltage power supply used as a power supply for electronic equipment or the like.
図6に示すように、従来シリーズレギュレータあるいは定電圧電源等として用いる電源回路は基準電源1をエラーアンプ2のマイナス入力端子に接続し、エラーアンプ2の出力端子にPNP型トランジスタ4のベースを接続し、そのPNP型トランジスタ4のコレクタを分割抵抗1、2を接続し、その分割抵抗1、2の接続点をエラーアンプ2のプラス入力端子に接続する。そしてパワートランジスタ4のコレクタから安定化電源出力OUTを取り出している。
As shown in FIG. 6, the power supply circuit used as a conventional series regulator or a constant voltage power supply has the
安定化電源出力電圧OUTは
Vref(R11+R12)/R12で決まる。
The stabilized power supply output voltage OUT is determined by Vref (R11 + R12) / R12.
なお、Vrefは基準電源1の基準電圧、R11は分割抵抗1の抵抗値、R12は分割抵抗2の抵抗値である。
Vref is the reference voltage of the
電源回路ではリップル抑圧やノイズ性能を改善するためにエラーアンプ2のマイナス入力側にコンデンサ3を接続する。
In the power supply circuit, a
また前述した電源回路では電源電圧Vccを印加したときに、安定化電源出力電圧OUTは瞬時に安定化電源出力電圧Vref(R11+R12)/R12となる。従って電源投入し電源電圧Vccを印加したとき、平滑用のコンデンサ5に突入電流が流れる。この突入電流が出力トランジスタ4に大きな負荷をかけ電源回路を劣化、もしくは破壊したり、機器に悪影響を与える。そのため特許2697010号(特許文献1)に示すように、電源投入時に徐々に電源電圧を上昇させることが行われる。
In the above-described power supply circuit, when the power supply voltage Vcc is applied, the stabilized power supply output voltage OUT instantaneously becomes the stabilized power supply output voltage Vref (R11 + R12) / R12. Therefore, when the power is turned on and the power supply voltage Vcc is applied, an inrush current flows through the
図7は従来の定電圧装置である。電源端子6に印加された非安定化直流電圧は、第一の電圧増幅段7と第二の電圧増幅段8と第三の電圧増幅段9と基準電圧源10と出力電圧検出抵抗部11とで構成される負帰還増幅器の働きにより、電源出力端子12には安定化された出力電圧が供給される。この回路構成は、第三の電圧増幅段9が利得を持っていることからトランジスタのコレクターエミッタ飽和電圧特性付近まで制御可能となる。
FIG. 7 shows a conventional constant voltage device. The unstabilized DC voltage applied to the power supply terminal 6 includes the first voltage amplification stage 7, the second
さらに基準電圧制御端13をグランド電位に制御すると、逆バイアス防止ダイオード14の順方向電圧と、基準電圧制御トランジスタ15のベースーエミッタ間電圧とは、ほぼ同電位にあるので、非反転入力端16はグランド電位にある。第一の電圧増幅段7は非反転端子16がグランド電位にある場合でも、構成回路内のすべての素子は能動状態になるように形成されている。
Further, when the reference
したがって、反転入力端17の電位は、ほぼグランド電位に保持されるので、出力電圧検出抵抗部11を通って電源出力端12に現れる電圧は、ほぼグランド電位に維持されることとなる。基準電圧制御端13を基準電圧源10の所定の電位よりも低い、電位に制御すると、非反転入力端子16には、ほぼ同一の電圧が現れる。したがって、反転入力端17の電位はほぼ非反転入力端16と同一の電位に保持されるので、出力電圧検出抵抗11を通って電源出力端12に現れる電圧は所定の電圧よりも低い、ある中間の電位に維持される。
Therefore, since the potential of the inverting input terminal 17 is substantially held at the ground potential, the voltage appearing at the power
このように、基準電圧源の電圧を制御できる基準電圧制御入力端13と、基準電圧制御入力端がグランド電位にあるときも、第一の電圧増幅段が能動状態にあるような回路構成を設けることにより、電源出力端の電位をグランド電位から所定の電位になるまで、大きな時定数をもったソフトスタート化を可能とする。
通常、電源回路では平滑用のコンデンサを接続するので、電源投入時に突入電流が流れる。そのため突入電流が出力トランジスタに大きな負荷をかけ電源回路を劣化したり、機器に悪影響を与える。 Normally, since a smoothing capacitor is connected in the power supply circuit, an inrush current flows when the power is turned on. As a result, the inrush current places a large load on the output transistor, which degrades the power supply circuit and adversely affects the device.
そこで基準電圧源の基準電圧を制御することにより、電源出力端の電源電圧を徐々に立ち上げるドライブソフトスタート回路が用いられているが、従来のドライブソフトスタート回路では電源電圧の立ち上がりは直線的に上昇し、立ち上がり速度に変化を持たすことが出来ない。またドライブソフトスタート回路に用いられるコンデンサとは別にリップル除去又はノイズ性能改善用のコンデンサを要した。しかし、高性能を要求される電源回路では立ち上がり速度に変化を持たせ電源電圧をさらに徐々に上昇させ、且つリップル除去又はノイズ性能改善用のコンデンサを不要にして電源回路を簡単化する必要がある。 Therefore, a drive soft start circuit that gradually raises the power supply voltage at the power output terminal by controlling the reference voltage of the reference voltage source is used. However, in the conventional drive soft start circuit, the rise of the power supply voltage is linear. It rises and cannot change the rising speed. In addition to the capacitor used in the drive soft start circuit, a capacitor for ripple removal or noise performance improvement was required. However, in a power supply circuit that requires high performance, it is necessary to make the power supply voltage simpler by changing the rising speed to further gradually increase the power supply voltage and eliminating the need for ripple removal or noise performance improvement capacitors. .
本発明は徐々に増加する定電圧を得るために用いた積分回路を安定後はリップル又はノイズの低減に用いる電源回路を提供するものであり、
第1の基準電源からの第1の基準電圧を通過し出力段に出力するバッファ回路と、前記バッファ回路の出力段に接続された定電流電源回路と、前記定電流電源回路と共にバッファ回路の出力段に接続された抵抗とコンデンサとよりなる積分回路とを備え、前記積分回路の抵抗とコンデンサとの接続点から前記定電流電源回路からの定電流で充電されたコンデンサの電位を第2の基準電圧として取り出す電源回路を提供する。
The present invention provides a power supply circuit used for reducing ripple or noise after stabilization of an integrating circuit used to obtain a gradually increasing constant voltage,
A buffer circuit that passes the first reference voltage from the first reference power supply and outputs it to the output stage; a constant current power supply circuit connected to the output stage of the buffer circuit; and an output of the buffer circuit together with the constant current power supply circuit An integrating circuit comprising a resistor and a capacitor connected to the stage, and a potential of the capacitor charged with a constant current from the constant current power supply circuit from a connection point between the resistor and the capacitor of the integrating circuit is a second reference. Provided is a power supply circuit that extracts voltage.
本発明は前記積分回路の抵抗とコンデンサとの接続点をエラー増幅回路の入力端子に接続し、前記エラー増幅回路から前記第2の基準電圧のN倍の安定化電源出力を取り出す電源回路を提供する。 The present invention provides a power supply circuit in which a connection point between the resistor and the capacitor of the integrating circuit is connected to an input terminal of an error amplifier circuit, and a stabilized power output N times the second reference voltage is extracted from the error amplifier circuit. To do.
本発明は前記積分回路の抵抗とコンデンサとの接続点に放電回路を接続し、電源OFF時に前記コンデンサに充電された電荷を放電させる電源回路を提供する。 The present invention provides a power supply circuit in which a discharge circuit is connected to a connection point between a resistor and a capacitor of the integrating circuit, and the electric charge charged in the capacitor is discharged when the power is turned off.
本発明は第1の基準電源からの第1の基準電圧を通過し出力段に出力するバッファ回路と、前記バッファ回路の出力段に接続された抵抗とコンデンサとよりなる積分回路と、一対のトランジスタにて構成される差動回路と、前記差動回路に接続された定電流電源回路とよりなり、前記差動回路を前記バッファ回路の出力段と共に前記積分回路に接続し、前記定電流電源回路からの定電流を前記差動回路を介して前記積分回路に供給し、前記積分回路のコンデンサに充電された電位を第2の基準電源の基準電圧として取り出す電源回路を提供する。 The present invention relates to a buffer circuit that passes a first reference voltage from a first reference power supply and outputs the first reference voltage to an output stage, an integration circuit composed of a resistor and a capacitor connected to the output stage of the buffer circuit, and a pair of transistors And a constant current power supply circuit connected to the differential circuit, the differential circuit being connected to the integration circuit together with an output stage of the buffer circuit, and the constant current power supply circuit. A power supply circuit is provided that supplies a constant current from the power supply circuit to the integration circuit via the differential circuit, and extracts a potential charged in a capacitor of the integration circuit as a reference voltage of a second reference power supply.
本発明は前記差動回路を構成するトランジスタのエミッタ間に抵抗を接続し、前記抵抗の抵抗値を変化させることにより、前記定電流電源回路から前記トランジスタのコレクタを介して積分回路に供給される定電流を変え、前記積分回路のコンデンサに充電する電位の増加度を変化させる電源回路を提供する。 In the present invention, a resistor is connected between the emitters of the transistors constituting the differential circuit, and the resistance value of the resistor is changed, whereby the constant current power supply circuit supplies the integrating circuit via the collector of the transistor. Provided is a power supply circuit that changes a constant current and changes an increasing degree of a potential charged in a capacitor of the integrating circuit.
本発明は前記積分回路のコンデンサに並列に分割用の抵抗を接続し、前記取り出される第2の基準電圧を変化させることができるようにした電源回路を提供する。 The present invention provides a power supply circuit in which a dividing resistor is connected in parallel to the capacitor of the integrating circuit so that the extracted second reference voltage can be changed.
本発明は第1の基準電源の第1の基準電圧を出力段に出力するバッファ回路の出力段と共に定電流電源回路を積分回路に接続し、定電流電源回路からの定電流を積分回路の抵抗とコンデンサに供給するようにしたので、機器の定電圧として使用する第2の基準電圧は最初、定電流電源回路からの定電流とコンデンサの容量で決まる割合で上昇し、バッファ回路の出力段が第1の基準電圧に達した後は積分回路の抵抗とコンデンサの時定数で上昇するので、最終的には取り出すべき第2の基準電圧は徐々に増加して第1の基準電圧とほぼ同一の電圧にすることができる。 According to the present invention, a constant current power supply circuit is connected to an integration circuit together with an output stage of a buffer circuit that outputs a first reference voltage of a first reference power supply to an output stage, and the constant current from the constant current power supply circuit is connected to the resistance of the integration circuit. The second reference voltage used as the constant voltage of the device first rises at a rate determined by the constant current from the constant current power supply circuit and the capacitance of the capacitor, and the output stage of the buffer circuit After reaching the first reference voltage, it rises with the time constant of the resistor and capacitor of the integration circuit, so that the second reference voltage to be finally extracted gradually increases and is almost the same as the first reference voltage. Can be voltage.
また、第2の基準電圧が第1の基準電圧とほぼ同一となった安定状態では積分回路はリップル除去あるいはノイズ性能の改善をする回路として利用できるので、リップル除去あるいはノイズ性能の改善用の回路を別に必要としない。 Further, in a stable state where the second reference voltage is substantially the same as the first reference voltage, the integration circuit can be used as a circuit for removing ripples or improving noise performance, so that a circuit for removing ripples or improving noise performance Is not required separately.
本発明の電源回路は積分回路の抵抗とコンデンサとの接続点をエラー増幅回路のプラス入力端子に接続し、エラー増幅回路の出力端子に接続された分割抵抗の接続点をエラー増幅回路のマイナス入力端子に接続したので、第2の基準電圧のN倍の安定化電源出力を取り出すことができる。 In the power supply circuit of the present invention, the connection point of the resistor and capacitor of the integration circuit is connected to the positive input terminal of the error amplification circuit, and the connection point of the dividing resistor connected to the output terminal of the error amplification circuit is the negative input of the error amplification circuit. Since it is connected to the terminal, a stabilized power supply output N times the second reference voltage can be taken out.
本発明の電源回路は第1の基準電源の第1の基準電圧を出力段に出力するバッファ回路の出力段に積分回路を接続し、差動回路の一方のトランジスタのベースに積分回路のコンデンサに充電される電位が加えられ、他方のトランジスタのベースに基準電圧が加えられるようにし、差動回路の他方のトランジスタのコレクタをバッファ回路の出力段と共に積分回路に接続し、定電流電源回路からの定電流を前記他方のトランジスタを介して供給するようにしたので、積分回路のコンデンサに充電され、取り出すべき第2の基準電圧は緩やかに上昇させることが出来る。 In the power supply circuit of the present invention, an integration circuit is connected to the output stage of the buffer circuit that outputs the first reference voltage of the first reference power supply to the output stage, and the capacitor of the integration circuit is connected to the base of one transistor of the differential circuit. A potential to be charged is applied so that a reference voltage is applied to the base of the other transistor, and the collector of the other transistor of the differential circuit is connected to the integrating circuit together with the output stage of the buffer circuit, and from the constant current power supply circuit Since the constant current is supplied via the other transistor, the capacitor of the integrating circuit is charged and the second reference voltage to be taken out can be gradually increased.
本発明の電源回路は差動回路を構成するトランジスタのエミッタ間に抵抗を接続し、抵抗の抵抗値を変化させることにより、定電流電源回路から供給される定電流の増加度を変えられるので、積分回路のコンデンサに充電され、取り出すべき第2に基準電圧の上昇の度合いを変化させることが出来る。 Since the power supply circuit of the present invention connects the resistor between the emitters of the transistors constituting the differential circuit and changes the resistance value of the resistor, the degree of increase in the constant current supplied from the constant current power supply circuit can be changed. Second, it is possible to change the degree of increase of the reference voltage, which is charged in the capacitor of the integrating circuit and should be taken out.
本発明の電源回路は積分回路のコンデンサに並列に分割用の抵抗を接続することにより、第1の基準電圧より低い任意の第2の基準電圧を取り出すことができるので、第1の基準電圧より低い電圧で動作する機器の電源回路としても使用できる。 Since the power supply circuit of the present invention can extract an arbitrary second reference voltage lower than the first reference voltage by connecting a dividing resistor in parallel with the capacitor of the integrating circuit, the power supply circuit can extract from the first reference voltage. It can also be used as a power supply circuit for equipment that operates at a low voltage.
本発明の電源回路を図1から図5を参照して説明する。 The power supply circuit of the present invention will be described with reference to FIGS.
図1は本発明の電源回路の回路図である。 FIG. 1 is a circuit diagram of a power supply circuit of the present invention.
バッファ回路20はエミッタが結合された第1および第2のトランジスタQ1、Q2と第1および第2のトランジスタQ1、Q2のコレクタに接続され電流ミラー回路22を構成する第3および第4のトランジスタQ3、Q4および第2のトランジスタQ2のベースにエミッタが接続され、トランジスタQ2のコレクタにベースが接続された第5のトランジスタQ5よりなる。第1のトランジスタQ1のベースにバンドギャップツェナーダイオードよりなる第1の基準電源V1が接続されている。
The
第1の定電流電源回路24は第1および第2のトランジスタQ1、Q2のエミッタに接続され、第2の定電流電源回路25はバッファ回路20の出力段と共に、第1の抵抗R1とコンデンサCが直列接続された積分回路26に接続されている。
The first constant current
積分回路26の抵抗R1とコンデンサCの接続点はエラー増幅回路27のプラス入力端子に接続されている。エラー増幅回路27の出力端子には分割抵抗R4、R5が接続されており、分割抵抗R4、R5の接続点はエラー増幅回路27のマイナス入力に接続されている。
The connection point between the resistor R1 and the capacitor C of the
積分回路26を構成する抵抗R1とコンデンサCの接続点には放電回路28が接続されている。
A
次に、本発明の電源回路の動作を説明する。 Next, the operation of the power supply circuit of the present invention will be described.
図1に示すように、電源スイッチ(図示せず)をONし電源電圧Vccが供給されたとき、第1の基準電源V1は瞬時に第1の基準電圧E1まで立ち上がり、第1のトランジスタQ1のベースに第1の基準電源V1よりの基準電圧E1が加わる。第1の定電流電源回路24からの定電流I1が第2のトランジスタQ2を介して流れ、バッファ回路20を動作させる。
As shown in FIG. 1, when the power switch (not shown) is turned on and the power supply voltage Vcc is supplied, the first reference power supply V1 instantaneously rises to the first reference voltage E1, and the first transistor Q1 A reference voltage E1 from the first reference power supply V1 is applied to the base. A constant current I1 from the first constant current
前述したバッファ回路20の出力段は第2の定電流電源回路25に接続されると共に、抵抗R1とコンデンサCで構成されている積分回路26に接続されているので、第2の定電流電源回路25からの定電流I2は積分回路26に供給される。
Since the output stage of the
積分回路26のコンデンサCは最初充電されておらず第2の基準電圧E2は0Vである。しかし、バッファ回路20の出力段には第2の定電流電源回路25により定電流 I2が供給されるため、第2の基準電圧E2は最初定電流電源回路25からの定電流I2と積分回路26のコンデンサCの容量で決まる割合で上昇してゆく。そしてバッファ回路20の出力段が第1の基準電源V1の基準電圧E1が例えば1.25Vなら、その電圧1.25Vまで上昇した後、第2の基準電圧E2は抵抗R1とコンデンサCの時定数で定まる速度で上昇し、最終的には第2の基準電圧E2は第1の基準電源V1の基準電圧E1とほぼ同じ1.25Vになる。
The capacitor C of the integrating
図2は第2の基準電圧E2の立ち上がり時の過渡特性を示したもので、横軸が時間(mS)で、縦軸が基準電圧E2(V)である。定電流I2を4μA、抵抗R1の抵抗値を25KΩ、コンデンサCを0.01μFとしたとき、基準電圧E2は時間と共に直線的に上昇し、約2.7mSで0Vから約1.25Vまで上昇することを示している。 FIG. 2 shows the transient characteristics at the rise of the second reference voltage E2, where the horizontal axis is time (mS) and the vertical axis is the reference voltage E2 (V). When the constant current I2 is 4 μA, the resistance value of the resistor R1 is 25 KΩ, and the capacitor C is 0.01 μF, the reference voltage E2 increases linearly with time and increases from 0 V to about 1.25 V at about 2.7 mS. It is shown that.
積分回路26で得られた基準電圧E2はエラー増幅回路27のプラス入力端子に供給される。エラー増幅回路27のマイナス入力端子には出力端子の出力電圧が分割抵抗R4、R5で分割された分割電圧が供給されている。
The reference voltage E2 obtained by the
従って、エラー増幅回路27も0Vから第2の基準電源V2の基準電圧E2に応じて変化し、前記第2の基準電圧E2のN倍(Nは小数点以下の数も含む)の安定化電源出力を取り出し、機器のパワートランジスタに供給することができる。電源をOFFにしたときは放電回路28が動作して、積分回路26のコンデンサCの電荷を放電させ初期状態に戻る。
Accordingly, the
第2の基準電源V2の基準電圧E2が第1の基準電源V1の基準電圧V1とほぼ同じ1.25Vになった安定状態では抵抗R1のバッファ回路20に接続されている側のインピーダンスは低くなるので、抵抗R1とコンデンサCで構成した積分回路26はノイズの除去又はリップルを抑圧することができる。
In a stable state where the reference voltage E2 of the second reference power supply V2 is approximately 1.25 V, which is substantially the same as the reference voltage V1 of the first reference power supply V1, the impedance of the resistor R1 connected to the
図3は本発明の他の実施例を示す電源回路の回路図である。 FIG. 3 is a circuit diagram of a power supply circuit showing another embodiment of the present invention.
バッファ回路20は前述と同様に第1および第2のトランジスタQ1、Q2と第1および第2のトランジスタQ1、Q2のコレクタに接続され電流ミラー回路22を構成する第3および第4のトランジスタQ3、Q4そして第2のトランジスタQ2のベースにエミッタが接続され、第2のトランジスタQ2のコレクタにベースが接続された第5のトランジスタQ5よりなる。第1のトランジスタQ1のベースに第1の基準電源V1が接続されている。第1の定電流電源回路24はバッファ回路20に接続されている。
As described above, the
積分回路26を構成する抵抗R1とコンデンサCはバッファ回路20の出力段に接続されている。コンデンサCには第2の基準電圧E2を低下させるための抵抗R2が接続されている。また積分回路26の抵抗R1とコンデンサCの接続点には第6のトランジスタQ6のベースが接続されている。これは電源投入時に第2トランジスタQ2が飽和するのを防止するためである。
The resistor R1 and the capacitor C constituting the integrating
差動回路31は第7、第8、第9および第10のトランジスタQ7、Q8、Q9、Q10よりなる。第8トランジスタQ8のベースにはベースが積分回路26のコンデンサCに接続された第7のトランジスタQ7のエミッタが接続され、第9のトランジスタQ9のベースにはベースが基準電源V3に接続されたトランジスタQ10のエミッタが接続されている。
The
第3、第4、第5及び第6の定電流電源回路32、33、34、35は差動回路31に接続され、そのうち第5の定電流電源回路34は第9のトランジスタQ9のコレクタを介して積分回路26に接続されている。
The third, fourth, fifth, and sixth constant current
差動回路31を構成する第8および第9のトランジスタQ8、Q9のエミッタ間に抵抗R3が接続されている。コンデンサCの端子電位が低い時は第9トランジスタQ9のコレクタ電流は第5の定電流電源回路34からの定電流I5の一部が流れるが、コンデンサCの端子電位が上昇すると第4の定電流電源回路33からの定電流I4も流れる。抵抗R3の抵抗値を変化させることにより、第5の定電流電源回路34から前記他のトランジスタを介して供給される定電流I5の増加度を変え、前記積分回路26のコンデンサCに充電される速度を変化させることができる。
A resistor R3 is connected between the emitters of the eighth and ninth transistors Q8 and Q9 constituting the
積分回路26のコンデンサCの一端はエラー増幅回路27のプラス入力端子に接続されている。エラー増幅回路27の出力端子には分割抵抗R4、R5が接続されており、分割抵抗R4、R5の接続点はエラー増幅回路27のマイナス入力に接続されている。積分回路26を構成する抵抗R1とコンデンサCの接続点には放電回路28が接続されている。
One end of the capacitor C of the integrating
次に、図3に示す本発明の電源回路の動作を説明する。 Next, the operation of the power supply circuit of the present invention shown in FIG. 3 will be described.
電源スイッチが投入され、電源Vccが供給されると、第1のトランジスタQ1のベースに第1の基準電源V1よりの基準電圧E1が加わる。第1の定電流回路24からの定電流I1が第2のトランジスタQ2のエミッタを介して流れ、バッファ回路20を動作させる。
When the power switch is turned on and the power supply Vcc is supplied, the reference voltage E1 from the first reference power supply V1 is applied to the base of the first transistor Q1. A constant current I1 from the first constant
電源投入時に第1の基準電源V1は瞬時に第1の基準電圧E1まで立ち上がるが、第2の基準電圧E2は積分回路26のコンデンサCの電荷がゼロであるため、第7のトランジスタQ7のエミッタフォロアを介して第8のトランジスタQ8のベースに加わる電位は約0.7Vになっている。差動回路31の第9のトランジスタQ9のベースには基準電源V3にて動作されるトランジスタQ10のエミッタフォロアを介してベース電位が加えられる。
When the power is turned on, the first reference power supply V1 instantaneously rises to the first reference voltage E1, but the second reference voltage E2 has zero charge on the capacitor C of the
電源投入時に基準電源V3は瞬時に所定の基準電圧まで立ち上がるので、第9のトランジスタQ9のベース電位は所定値まで上昇するが、コンデンサCは充電されていないため、第9のトランジスタQ9のベース電位に比して第8のトランジスタQ8のベース電位が低い状態にある。そのため第9のトランジスタQ9のコレクタを介して積分回路26のコンデンサCに流れる電流は少ない。
Since the reference power source V3 instantaneously rises to a predetermined reference voltage when the power is turned on, the base potential of the ninth transistor Q9 rises to a predetermined value, but since the capacitor C is not charged, the base potential of the ninth transistor Q9 The base potential of the eighth transistor Q8 is lower than that of the eighth transistor Q8. Therefore, the current flowing through the capacitor C of the integrating
しかし、第9のトランジスタQ9のコレクタを介して積分回路26のコンデンサCに第5の定電流電源回路34からの定電流I5が流れることにより、コンデンサCに電荷が蓄積され、第7のトランジスタQ7のベース電位が上昇して、差動回路31の第8のトランジスタQ8のベース電位が上昇するにつれて、第9のトランジスタQ9のコレクタを介して流れる第5の定電流電源回路34からの定電流I5が増大する。更に第8トランジスタQ8のベース電位が上昇すると定電流電源回路33の定電流I4が抵抗R3を通って第9のトランジスタQ9のコレクタ電流となる。それによりコンデンサCの電位が上昇し、それにより積分回路26のコンデンサCの電位が上昇する。
However, when the constant current I5 from the fifth constant current
図4は図3に示す本発明の電源回路における第2の基準電圧E2の立ち上がり時の過渡特性を示したもので、横軸が時間(mS)で、縦軸が電圧(V)である。第4および第5の定電流電源回路33、34からの第4、第5の定電流I4、I5を10μA、抵抗R1、R2、R3をそれぞれ50KΩとし、コンデンサCを0.01μFとしたとき、第2の基準電圧E2はなだらかに上昇し、約2.7mSで0.6V以上になることを示している。
FIG. 4 shows the transient characteristics at the rise of the second reference voltage E2 in the power supply circuit of the present invention shown in FIG. 3, where the horizontal axis is time (mS) and the vertical axis is voltage (V). When the fourth and fifth constant currents I4 and I5 from the fourth and fifth constant current
第2の基準電圧E2をトランジスタQ9のエミッタ・コレクタを介して積分回路26のコンデンサCに流れる第5の定電流電源回路34からの定電流I5を変化させることにより、さらに緩やかに上昇させることができる。
The second reference voltage E2 can be increased more gently by changing the constant current I5 from the fifth constant current
図5は抵抗R3の抵抗値を変えることにより取り出される第2の基準電圧E2の上昇角度を変えることができることを示した過渡特性図である。定電流I4を10μA、定電流I5を10μA、抵抗R1、R2をそれぞれ50KΩとし、コンデンサCを0.01μFと前述と同一にし、抵抗R3だけを50KΩから30KΩにしたとき、第2の基準電圧E2は図4より緩やかに上昇することを示しており、2.7mSで前述と同様に0.6V以上になったことを示している。このように抵抗R3の抵抗値を小さくするほど、第2の基準電圧の上昇速度が緩やかになる。
FIG. 5 is a transient characteristic diagram showing that the rising angle of the second reference voltage E2 taken out can be changed by changing the resistance value of the resistor R3. When the constant current I4 is 10 μA, the constant current I5 is 10 μA, the resistors R1 and R2 are each 50 KΩ, the capacitor C is the same as 0.01 μF, and only the resistor R3 is changed from 50 KΩ to 30 KΩ, the second
コンデンサCにて得られた第2の基準電圧E2は前述と同様にエラー増幅回路27のプラス入力端子に供給される。エラー増幅回路27のマイナス入力端子には出力端子の出力電圧が分割抵抗R4、R5で分割された分割電圧が供給されているので、その差分に相当する出力電圧が得られる。
The second reference voltage E2 obtained by the capacitor C is supplied to the plus input terminal of the
積分回路26のコンデンサCに充電される基準電圧E2の安定状態では抵抗R1の上端のインピーダンスは低くなるので、抵抗R1とコンデンサCで積分回路26を構成し、ノイズやリップルを抑圧できる。
Since the impedance at the upper end of the resistor R1 is low in the stable state of the reference voltage E2 charged in the capacitor C of the integrating
20 バッファ回路
24 定電流電源回路
26 積分回路
27 エラー増幅回路
28 放電回路
31 差動回路
33 定電流回路
34 定電流回路
V1 基準電源
V3 基準電源
Q1 第1のトランジスタ
Q2 第2のトランジスタ
Q5 第5のトランジスタ
Q8 第8のトランジスタ
Q9 第9のトランジスタ
C1 コンデンサ
R1 抵抗
R2 分割用の抵抗
R3 抵抗
20
Claims (9)
前記バッファ回路の出力段に接続された定電流電源回路と、
前記定電流電源回路と共にバッファ回路の出力段に接続された抵抗とコンデンサとよりなる積分回路とを備え、
前記積分回路の抵抗とコンデンサとの接続点から前記定電流電源回路からの定電流で充電された前記コンデンサの電位を第2の基準電圧として取り出すことを特徴とする電源回路。 A buffer circuit that passes the first reference voltage from the first reference power supply and outputs it to the output stage;
A constant current power supply circuit connected to the output stage of the buffer circuit;
An integration circuit comprising a resistor and a capacitor connected to the output stage of the buffer circuit together with the constant current power supply circuit;
A power supply circuit, wherein a potential of the capacitor charged with a constant current from the constant current power supply circuit is extracted as a second reference voltage from a connection point between a resistor and a capacitor of the integration circuit.
前記バッファ回路の出力段に接続された抵抗とコンデンサとよりなる積分回路と、
一対のトランジスタにて構成される差動回路と、
前記差動回路に接続された定電流電源回路とよりなり、
前記差動回路を前記バッファ回路の出力段と共に前記積分回路に接続し、前記定電流電源回路からの定電流を差動回路を介して前記積分回路に供給し、前記積分回路のコンデンサに充電された電位を第2の基準電源の基準電圧として取り出すことを特徴とする電源回路。 A buffer circuit that passes the first reference voltage from the first reference power supply and outputs it to the output stage;
An integrating circuit comprising a resistor and a capacitor connected to the output stage of the buffer circuit;
A differential circuit composed of a pair of transistors;
A constant current power supply circuit connected to the differential circuit,
The differential circuit is connected to the integrating circuit together with the output stage of the buffer circuit, and a constant current from the constant current power supply circuit is supplied to the integrating circuit via the differential circuit, and a capacitor of the integrating circuit is charged. A power supply circuit that extracts a potential obtained as a reference voltage of a second reference power supply.
前記バッファ回路の出力段に接続された抵抗とコンデンサとよりなる積分回路と、
一方のトランジスタのベースに前記積分回路のコンデンサに充電される電位が加えられ、他方のトランジスタのベースに基準電圧が加えられる差動回路と、
前記差動回路に接続された定電流電源回路とよりなり、
前記差動回路を構成する前記他方のトランジスタのコレクタを前記バッファ回路の出力段と共に積分回路に接続し、前記定電流電源回路からの定電流を前記他方のトランジスタを介して積分回路に供給し、前記積分回路のコンデンサに充電された電位を第2の基準電源の基準電圧として取り出すことを特徴とする電源回路。 A buffer circuit that passes the first reference voltage from the first reference power supply and outputs it to the output stage;
An integrating circuit comprising a resistor and a capacitor connected to the output stage of the buffer circuit;
A differential circuit in which a potential charged in the capacitor of the integration circuit is applied to the base of one transistor, and a reference voltage is applied to the base of the other transistor;
A constant current power supply circuit connected to the differential circuit;
The collector of the other transistor constituting the differential circuit is connected to an integrating circuit together with the output stage of the buffer circuit, and a constant current from the constant current power supply circuit is supplied to the integrating circuit via the other transistor, A power supply circuit, wherein a potential charged in a capacitor of the integration circuit is taken out as a reference voltage of a second reference power supply.
前記エラー増幅回路の出力端子に接続された分割抵抗の接続点をエラー増幅回路のマイナス入力端子に接続し、
前記第2の基準電圧のN倍の安定化電源出力を取り出すことを特徴とする請求項5記載の電源回路。 Connect the connection point between the resistor and the capacitor of the integration circuit to the positive input terminal of the error amplification circuit,
Connecting the connection point of the dividing resistor connected to the output terminal of the error amplifier circuit to the negative input terminal of the error amplifier circuit;
6. The power supply circuit according to claim 5, wherein a stabilized power supply output N times the second reference voltage is taken out.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006025394A JP4734518B2 (en) | 2006-02-02 | 2006-02-02 | Power circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006025394A JP4734518B2 (en) | 2006-02-02 | 2006-02-02 | Power circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007206997A true JP2007206997A (en) | 2007-08-16 |
JP4734518B2 JP4734518B2 (en) | 2011-07-27 |
Family
ID=38486410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006025394A Expired - Fee Related JP4734518B2 (en) | 2006-02-02 | 2006-02-02 | Power circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4734518B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102650892A (en) * | 2011-02-25 | 2012-08-29 | 瑞昱半导体股份有限公司 | Reference voltage stabilizer and voltage stabilizing method |
US8816665B2 (en) | 2011-02-25 | 2014-08-26 | Realtek Semiconductor Corp. | Reference voltage stabilization apparatus and method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5757320A (en) * | 1980-09-22 | 1982-04-06 | Nec Corp | Output voltage slow start circuit of stabilized dc power supply |
JPH0767322A (en) * | 1993-08-26 | 1995-03-10 | Matsushita Electric Works Ltd | Power supply circuit |
JP2001195138A (en) * | 2000-01-14 | 2001-07-19 | Fuji Electric Co Ltd | Series regulator power supply circuit |
JP2005208968A (en) * | 2004-01-23 | 2005-08-04 | Sony Corp | Starting circuit and power supply regulator |
-
2006
- 2006-02-02 JP JP2006025394A patent/JP4734518B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5757320A (en) * | 1980-09-22 | 1982-04-06 | Nec Corp | Output voltage slow start circuit of stabilized dc power supply |
JPH0767322A (en) * | 1993-08-26 | 1995-03-10 | Matsushita Electric Works Ltd | Power supply circuit |
JP2001195138A (en) * | 2000-01-14 | 2001-07-19 | Fuji Electric Co Ltd | Series regulator power supply circuit |
JP2005208968A (en) * | 2004-01-23 | 2005-08-04 | Sony Corp | Starting circuit and power supply regulator |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102650892A (en) * | 2011-02-25 | 2012-08-29 | 瑞昱半导体股份有限公司 | Reference voltage stabilizer and voltage stabilizing method |
US8816665B2 (en) | 2011-02-25 | 2014-08-26 | Realtek Semiconductor Corp. | Reference voltage stabilization apparatus and method |
Also Published As
Publication number | Publication date |
---|---|
JP4734518B2 (en) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106558987B (en) | Low quiescent current linear regulator circuit | |
US8854136B2 (en) | Fully differential operational amplifier with common-mode feedback circuit | |
CN107015593B (en) | Semiconductor integrated circuit for regulator | |
TWI639909B (en) | Voltage regulator | |
JP2005011067A (en) | Constant voltage generator | |
KR101407924B1 (en) | Low drop out voltage regulator | |
KR20150069542A (en) | Voltage regulator | |
JP5040421B2 (en) | Constant voltage circuit, constant voltage supply system, and constant voltage supply method | |
US7528659B2 (en) | Fully differential amplification device | |
CN112684846B (en) | Error amplifier of low dropout regulator and low dropout regulator | |
JP2006311419A (en) | Signal output circuit | |
JP2014006794A (en) | Regulator | |
JP4734518B2 (en) | Power circuit | |
JP3821717B2 (en) | DC stabilized power supply | |
JPH0472401B2 (en) | ||
JP2009093446A (en) | Voltage control circuit | |
JP2003150255A (en) | Power circuit | |
CN112684841B (en) | Low dropout regulator with high power supply rejection ratio | |
JP5008846B2 (en) | Electronic circuit | |
US9367073B2 (en) | Voltage regulator | |
JP4403113B2 (en) | Constant voltage power supply | |
JP2860058B2 (en) | Stabilized power supply circuit | |
JP6108617B2 (en) | Voltage regulator circuit | |
JP2006014491A (en) | Power source inputting circuit | |
RU2472203C1 (en) | Compensation stabiliser of dc voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110228 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |