JP2010192937A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010192937A
JP2010192937A JP2010130133A JP2010130133A JP2010192937A JP 2010192937 A JP2010192937 A JP 2010192937A JP 2010130133 A JP2010130133 A JP 2010130133A JP 2010130133 A JP2010130133 A JP 2010130133A JP 2010192937 A JP2010192937 A JP 2010192937A
Authority
JP
Japan
Prior art keywords
semiconductor element
auxiliary member
semiconductor device
wire
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010130133A
Other languages
English (en)
Inventor
Toshiharu Ichikawa
俊治 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2010130133A priority Critical patent/JP2010192937A/ja
Publication of JP2010192937A publication Critical patent/JP2010192937A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の信頼性を低下させずに複数の半導体素子を搭載する。
【解決手段】配線パターンが形成されたプリント基板と，プリント基板上の所定位置に搭載され電極パッドが形成された第１領域と第１領域の内側の第２領域とからなる面を有する第１半導体素子と，第１半導体素子の第２領域に搭載され，配線パターンが形成された第１領域と第１領域の内側の第２領域とからなる面を有する補助部材と，補助部材の第２領域に搭載され電極パッドの形成面を有する第２半導体素子と，から構成され，第１半導体素子の電極パッドとプリント基板の配線パターンとが電気的に接続され，第２半導体素子の電極パッドと補助部材の配線パターンとが電気的に接続され，補助部材の配線パターンとプリント基板の配線パターンとが電気的に接続され，第１半導体素子と第２半導体素子とが樹脂封止される。
【選択図】図１

Description

本発明は，半導体装置及びその製造方法に関し，さらに詳細には，プリント配線基板上に複数の半導体素子を搭載するチップオンボード（ＣＯＢ）タイプの半導体装置及びその製造方法に関する。
従来における複数の半導体素子を搭載する半導体装置の製造方法を図９に基づいて説明する。図９に示すように，プリント配線基板６０６上の所定位置に第１の半導体素子６０１をダイスボンド材６０３により接着する。次いで，第１の半導体素子６０１の上の所定位置に，第１の半導体素子６０１よりも小型の第２の半導体素子６０２をダイスボンド材６０８により同様に接着する。
次いで，プリント配線基板６０６に設けられた配線パターン６０５と半導体素子６０１とを接続用細線（Ａｕ線，Ａｌ線など）６０４を介して電気的に接続し，配線パターン６０５と半導体素子６０２とを接続用細線（Ａｕ線，Ａｌ線など）６０９を介して電気的に接続する。
その後，半導体素子６０１，半導体素子６０２及び接続用細線６０４，６０９を保護するために，エポキシ樹脂６０７で樹脂封止を行い，半導体装置が完成する。
しかしながら，上記従来の方法では，第２の半導体素子が小型化するほど接続用細線が長くなるので，接続用細線が変形し，隣接する接続用細線と短絡するという問題がある。この結果，半導体装置の信頼性が低下してしまう。
したがって，本発明の目的は，半導体装置の信頼性を低下させることなく，複数の半導体素子を搭載することが可能な新規かつ改良された半導体装置及びその製造方法を提供することにある。
上記課題を解決するため，本出願の代表的な発明では，配線パターンが形成されたプリント配線基板と，前記プリント配線基板上の所定位置に搭載され，電極パッドが形成された第１の領域と当該第１の領域の内側の領域である第２の領域とからなる面を有する第１の半導体素子と，前記第１の半導体素子の前記第２の領域に搭載され，配線パターンが形成された第１の領域と当該第１の領域の内側の領域である第２の領域とからなる面を有する補助部材と，前記補助部材の前記第２の領域に搭載され，電極パッドが形成された面を有する第２の半導体素子と，から構成され，前記第１の半導体素子の前記電極パッドと前記プリント配線基板の前記配線パターンとが電気的に接続され，前記第２の半導体素子の前記電極パッドと前記補助部材の前記配線パターンとが電気的に接続され，前記補助部材の前記配線パターンと前記プリント配線基板の配線パターンとが電気的に接続され，前記第１の半導体素子と前記第２の半導体素子とが樹脂封止されている，ことを特徴とする半導体装置が提供される。
上記記載の発明では，補助部材を介して第１の半導体素子と第２の半導体素子を接続用細線により接続するので，従来よりも接続用細線を短くすることができる。この結果，小型の第２の半導体素子を搭載しても接続用細線が変形せず，隣接する接続用細線との短絡が防止されるので，信頼性の高い半導体装置が提供される。
また，上記課題を解決するため，本出願の他の代表的な発明では，配線パターンが形成されたプリント配線基板上の所定位置に，電極パッドが形成された第１の領域と当該第１の領域の内側の領域である第２の領域とからなる面を有する第１の半導体素子を搭載する工程と，配線パターンが形成された第１の領域と当該第１の領域の内側の領域である第２の領域とからなる面を有する補助部材を，前記第１の半導体素子の前記第２の領域に搭載する工程と，電極パッドが形成された面を有する第２の半導体素子を前記補助部材の前記第２の領域に搭載する工程と，前記第１の半導体素子の前記電極パッドと前記プリント配線基板の前記配線パターンとを電気的に接続する工程と，前記補助部材の前記配線パターンと前記プリント配線基板の前記配線パターンとを電気的に接続する工程と，前記補助部材の前記配線パターンと前記第２の半導体素子の前記電極パッドとを電気的に接続する工程と，前記第１の半導体素子及び前記第２の半導体素子を樹脂封止する工程と，を有することを特徴とする半導体装置の製造方法が提供される。
上記記載の発明では，補助部材を介して第１の半導体素子と第２の半導体素子を接続用細線により接続するので，従来よりも接続用細線を短くすることができる。この結果，小型の第２の半導体素子を搭載しても接続用細線が変形せず，隣接する接続用細線との短絡が防止されるので，信頼性の高い半導体装置が提供される。
補助部材により第２の半導体素子の接続用細線を短くできるので，接続用細線が変形し，隣接する接続用細線の短絡が防止される。この結果，信頼性の高い半導体装置を提供できる。
第１の実施の形態にかかる半導体装置の構成を示す断面図である。 第１の実施の形態にかかる補助部材の構成を説明するための断面図である。 第２の実施の形態にかかる半導体装置の構成を示す断面図である。 第２の実施の形態にかかる補助部材の構成を示す断面図である。 第３の実施の形態にかかる半導体装置の構成を示す断面図である。 第４の実施の形態にかかる半導体装置の構成を示す断面図である。 第４の実施の形態にかかる補助部材の構成を説明するための断面図である。 第５の実施の形態にかかる半導体装置の構成を示す断面図である。 従来における半導体装置の製造方法を説明するための断面図である。
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明及び添付図面において，同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
（第１の実施の形態）
まず，図１及び図２を参照しながら，第１の実施の形態にかかる半導体装置及びその製造方法ついて説明する。なお，図１は，第１の実施の形態にかかる半導体装置の構成を示す断面図である。図２は，第１の実施の形態にかかる補助部材の構成を示す説明図である。
まず，図１に示すように，プリント配線基板１０６上の所定位置には半導体集積回路（第１の半導体素子）１０１がダイスボンド材１０３により接着されており，本実施形態にかかる補助部材１０８が第１の半導体素子１０１の周囲に形成された電極パッド内に位置するように第１の半導体素子１０１の上にダイスボンド材１０３により接着されている。
本実施形態にかかる補助部材１０８は，図２に示すように，第２の半導体素子１０２を搭載するためのダイスボンド部１１０と，第２の半導体素子１０２と電気的に接続するための配線パターン部１０９とから構成される。
この補助部材１０８のダイスボンド部１１０には，第２の半導体集積回路（第２の半導体素子）１０２がダイスボンド材１１１により，上記と同様に接着される。
また，プリント配線基板１０６の配線パターン１０５と，第１の半導体素子１０１とが，接続用細線（Ａｕ線，Ａｌ線など）１０４により電気的に接続されており，補助部材１０８の配線パターン１０９と第２の半導体素子１０２とが接続用細線１１２により電気的に接続されており，配線パターン１０９とプリント配線基板１０６上の配線パターン１０５とが接続用細線１１３により電気的に接続されている。
さらに，第１の半導体素子１０１，第２の半導体素子１０２，補助部材１０８，接続用細線１０４，１１２，１１３を保護するために，エポキシ樹脂１０７により樹脂封止されている。
以下，上記図１及び図２に基づいて，本実施形態にかかる半導体装置の製造方法について説明する。
図１に示すように，プリント配線基板１０６上の所定位置に半導体集積回路（第１の半導体素子）１０１をダイスボンド材１０３により接着する。次いで，補助部材１０８を第１の半導体素子１０１の周囲に形成された電極パッド内に位置するように第１の半導体素子１０１の上にダイスボンド材１０３により接着する。
本実施形態にかかる補助部材１０８は，図２に示すように，第２の半導体素子１０２を搭載するためのダイスボンド部１１０と，第２の半導体素子１０２と電気的に接続するための配線パターン部１０９とから構成される。
次いで，この補助部材１０８のダイスボンド部１１０に，第２の半導体集積回路（第２の半導体素子）１０２をダイスボンド材１１１により，上記と同様に接着する。
その後，プリント配線基板１０６の配線パターン１０５と，第１の半導体素子１０１とを，接続用細線（Ａｕ線，Ａｌ線など）１０４により電気的に接続する。
次いで，補助部材１０８の配線パターン１０９と第２の半導体素子１０２とを接続用細線１１２により電気的に接続する。さらに，配線パターン１０９とプリント配線基板１０６上の配線パターン１０５とを接続用細線１１３により電気的に接続する。
最後に，第１の半導体素子１０１，第２の半導体素子１０２，補助部材１０８，接続用細線１０４，１１２，１１３を保護するために，エポキシ樹脂１０７により樹脂封止を行い，半導体装置が完成する。
本実施形態では，補助部材を介してプリント配線基板１０６の配線パターン１０５と第２の半導体素子１０２を接続用細線により接続するので，従来よりも接続用細線を短くすることができる。この結果，小型の第２の半導体素子を搭載しても接続用細線が変形せず，隣接する接続用細線との短絡が防止されるので，信頼性の高い半導体装置が提供される。
（第２の実施の形態）
本実施形態では，さらに大型の第２の半導体素子を搭載することが可能な半導体装置及びその製造方法を提供する。以下，第２の実施の形態を図３及び図４に基づいて説明する。なお，図３は，第２の実施の形態にかかる半導体装置の構成を示す断面図である。図４は，第２の実施の形態にかかる補助部材の構成を示す説明図である。
まず，図３に示すように，プリント配線基板２０６上の所定位置には半導体集積回路（第１の半導体素子）２０１をダイスボンド材２０３により接着されており，第１の半導体素子２０１とプリント配線基板２０６の配線パターン２０５とが接続用細線（Ａｕ線，Ａｌ線など）２０４により電気的に接続されている。
本実施形態においては，補助部材２０８の略凸状の支持部２１４が第１の半導体素子２０１の電極パッド部の内側領域に位置するように，本実施形態にかかる補助部材２０８が第１の半導体素子２０１上に搭載され，ダイスボンド材２１２により接着されている。
本実施形態にかかる補助部材２０８は，図４に示すように，半導体素子２０２を搭載するためのダイスボンド部２１０と，第２の半導体素子２０２とを電気的に接続させるための配線パターン部２０９とが表面に形成される部材２１３と，部材２１３の裏面に形成される略凸状の支持部２１４とから構成される。
このように，本実施形態にかかる補助部材は，略凸状の支持部が第１の半導体素子の電極パッド部の内側領域に位置するように搭載されるので，大型の第２の半導体素子でも搭載可能となる。また任意の大きさの第２の半導体素子でも搭載することができる。
この補助部材２０８のダイスボンド部２１０には第２の半導体素子２０２がダイスボンド材２１５により上記と同様に接着されている。
また，補助部材２０８の配線パターン２０９と第２の半導体素子２０２とが接続用細線（Ａｕ線，Ａｌ線など）２１６により電気的に接続されており，補助部材２０８の配線パターン２０９とプリント配線基板２０６の配線パターン２０５とが接続用細線（Ａｕ線，Ａｌ線など）２１７により電気的に接続されている。
さらに，半導体素子２０１，半導体素子２０２，補助部材２０８，接続用細線２０４，２１６，２１７を保護するために，エポキシ樹脂２０７により樹脂封止されている。
以下，上記図３に基づいて，本実施形態にかかる半導体装置の製造方法について説明する。
図３に示すように，プリント配線基板２０６上の所定位置に半導体集積回路（第１の半導体素子）２０１をダイスボンド材２０３により接着する。次いで，第１の半導体素子２０１とプリント配線基板２０６の配線パターン２０５とを，接続用細線（Ａｕ線，Ａｌ線など）２０４により電気的に接続する。
その後，補助部材２０８を，略凸状の支持部２１４が第１の半導体素子２０１の電極パッド部の内側領域に位置するように第１の半導体素子２０１上に搭載して，ダイスボンド材２１２により接着する。
本実施形態にかかる補助部材２０８は，図４に示すように，半導体素子２０２を搭載するためのダイスボンド部２１０と，第２の半導体素子２０２とを電気的に接続させるための配線パターン部２０９とが表面に形成される部材２１３と，部材２１３の裏面に形成される略凸状の支持部２１４とから構成される。
本実施形態にかかる補助部材は，略凸状の支持部が第１の半導体素子の電極パッド部の内側領域に位置するように搭載されるので，大型の第２の半導体素子でも搭載可能となる。また，第１の半導体素子の接続用細線を接続した後に補助部材を搭載するので，大型の第２の半導体素子を搭載する場合であっても，各接続配線の接続に支障をきたすことはない。また任意の大きさの第２の半導体素子でも搭載することができる。
次いで，補助部材２０８のダイスボンド部２１０に第２の半導体素子２０２をダイスボンド材２１５により上記と同様に接着する。
その後，補助部材２０８の配線パターン２０９と第２の半導体素子２０２とを接続用細線（Ａｕ線，Ａｌ線など）２１６により電気的に接続する。次いで，補助部材２０８の配線パターン２０９とプリント配線基板２０６の配線パターン２０５とを接続用細線（Ａｕ線，Ａｌ線など）２１７により電気的に接続する。
その後，この半導体素子２０１，半導体素子２０２，補助部材２０８，接続用細線２０４，２１６，２１７を保護するために，エポキシ樹脂２０７で樹脂封止を行い半導体装置が完成する。
本実施形態においては，補助部材には略凸状の支持部が設けられており，支持部が第１の半導体素子の電極パッド部の内側領域に位置するように補助部材が搭載されるので，大型の第２の半導体素子でも搭載可能となる。また，第１の半導体素子の接続用細線を接続した後に補助部材を搭載するので，大型の第２の半導体素子を搭載する場合であっても，各接続配線の接続に支障をきたすことはない。また任意の大きさの第２の半導体素子でも搭載することができる。
（第３の実施の形態）
本実施形態では，半導体装置をさらに小型化することができる。以下，第３の実施の形態を図５に基づいて説明する。なお，図５は，第３の実施の形態にかかる半導体装置の構成を示す断面図である。
まず，図５に示すように，プリント配線基板３０６上の所定位置には第１の半導体集積回路（第１の半導体素子）３０１がダイスボンド材３０３により接着されおり，第１の半導体素子３０１とプリント配線基板３０６の配線パターン３０５とが接続用細線（Ａｕ線，Ａｌ線など）３０４により電気的に接続されている。
本実施形態にかかる例えばエポキシ樹脂などからなる補助部材３０８の略凸状の支持部が第１の半導体素子３０１の電極パッド部の内側領域に位置するように，補助部材３０８が第１の半導体素子３０１上に搭載され，ダイスボンド材３１２により接着されている。このとき，補助部材３０８は接続用細線３０４を変形させないように搭載されている。なお，本実施形態にかかる補助部材３０８は，第２の半導体素子をその表面に搭載するための，第２の半導体素子よりも例えば０．１ｍｍ程度大きな部材と，部材の裏面に形成された略凸状の支持部とから構成される。
この補助部材３０８には第２の半導体素子３０２がダイスボンド材３１５により上記と同様に接着されている。
また，第２の半導体素子３０２とプリント配線基板３０６の配線パターン３０５とが接続用細線（Ａｕ線，Ａｌ線など）３１６により電気的に接続されている。さらに，第１の半導体素子３０１，第２の半導体素子３０２，補助部材３１２，接続用細線３０４，３１６を保護するために，エポキシ樹脂３０７により樹脂封止されている。
以下，上記図５に基づいて，本実施形態にかかる半導体装置の製造方法について説明する。
まず，図５に示すように，プリント配線基板３０６上の所定位置に第１の半導体集積回路（第１の半導体素子）３０１をダイスボンド材３０３により接着する。次いで，第１の半導体素子３０１とプリント配線基板３０６の配線パターン３０５とを接続用細線（Ａｕ線，Ａｌ線など）３０４により電気的に接続する。
その後，接続用細線３０４を変形させないようにして，例えばエポキシ樹脂などからなる補助部材３０８を，略凸状の支持部が第１の半導体素子３０１の電極パッド部の内側領域に位置するように第１の半導体素子３０１上に搭載して，ダイスボンド材３１２により接着する。本実施形態にかかる補助部材３０８は，第２の半導体素子をその表面に搭載するための，第２の半導体素子よりも例えば０．１ｍｍ程度大きな部材と，部材の裏面に形成された略凸状の支持部とから構成される。
次いで，補助部材３０８に第２の半導体素子３０２をダイスボンド材３１５により上記と同様に接着する。
その後，第２の半導体素子３０２とプリント配線基板３０６の配線パターン３０５とを，接続用細線（Ａｕ線，Ａｌ線など）３１６により電気的に接続する。
その後，この第１の半導体素子３０１，第２の半導体素子３０２，補助部材３１２，接続用細線３０４，３１６を保護するために，エポキシ樹脂３０７で樹脂封止を行い半導体装置が完成する。
本実施形態では，第２の半導体素子とプリント配線基板の配線パターンとが直接接続されるので，補助部材に配線パターンを形成せずに小型の補助部材を使用することができる。この結果，半導体装置の樹脂の塗布面積が低減されるので，半導体装置の小型化を図ることができる。また，補助部材には略凸状の支持部が設けられており，支持部が第１の半導体素子の電極パッド部の内側領域に位置するように補助部材が搭載されるので，大型の第２の半導体素子でも搭載可能となる。また，第１の半導体素子の接続用細線を接続した後に補助部材を搭載するので，大型の第２の半導体素子を搭載する場合であっても，各接続配線の接続に支障をきたすことはない。また任意の大きさの第２の半導体素子でも搭載することができる。
（第４の実施の形態）
本実施形態では，第２の半導体素子裏面で電位を形成する半導体素子（例えばＳＯＩ構造の半導体素子など）も搭載可能とする。以下，第４の実施の形態を図６及び図７に基づいて説明する。なお，図６は，第４の実施の形態にかかる半導体装置の構成を示す断面図である。図７は，第４の実施の形態にかかる補助部材の構成を示す説明図である。
まず，図６に示すように，プリント配線基板４０６上の所定位置には第１の半導体素子４０１がダイスボンド材４０３により接着されており，第１の半導体素子４０１とプリント配線基板４０６の配線パターン４０５とが接続用細線（Ａｕ線，Ａｌ線など）４０４により電気的に接続されている。
本実施形態にかかる補助部材４０８の略凸状の支持部が第１の半導体素子４０１の電極パッド部の内側領域に位置するように，補助部材４０８が第１の半導体素子４０１上に搭載され，ダイスボンド材４０３により接着されている。このとき，補助部材４０８は，接続用細線を変形させないように搭載されている。本実施形態にかかる補助部材４０８は例えばエポキシ樹脂からなり，図７に示すように，第２の半導体素子をその表面に搭載するための，第２の半導体素子よりも例えば０．５ｍｍ程度大きな部材と，部材の裏面に形成された略凸状の支持部とから構成される。これは，他の配線パターンと電気的に接続するための接続部を形成するための領域が必要となるからである。
本実施形態にかかる部材の表面には，Ａｕメッキなどの導電性膜が第２の半導体素子を搭載するダイスボンド部を含む所定領域に形成されている。この導電性膜により，搭載した第２の半導体素子の裏面と電気的に接続されると共に，第２の半導体素子が搭載されない所定領域の導電性膜は接続用細線を介して他の配線パターンと電気的に接続可能となっている。
本実施形態にかかる補助部材は，第２の半導体素子よりも０．５ｍｍ程度大きな部材を採用しているので，第２の半導体素子の裏面全体と接続するための導電性膜を形成できると共に，接続用細線を接続するための接続部を形成することができる。
この導電性膜４１４が形成されているダイスボンド部に，第２の半導体素子４０２が導電性ダイスボンド材４１５により接着されている。
また，第２の半導体素子４０２とプリント配線基板４０６の配線パターン４０５とが接続用細線（Ａｕ線，Ａｌ線など）４１６により電気的に接続されており，補助部材４０８の導電性膜領域（キャビティ部）４１４とプリント配線基板４０６の配線パターン（グランドパターン）４０５とが接続用細線（Ａｕ線，Ａｌ線など）４１８により電気的に接続されている。
さらに，第１の半導体素子４０１，第２の半導体素子４０２，補助部材４０８，接続用細線４０４，４１６，４１８を保護するために，エポキシ樹脂４０７により樹脂封止されている。
以下，上記図６及び図７に基づいて，本実施形態にかかる半導体装置の製造方法について説明する。
まず，図６に示すように，プリント配線基板４０６上の所定位置に第１の半導体素子４０１をダイスボンド材４０３により接着する。次いで，第１の半導体素子４０１とプリント配線基板４０６の配線パターン４０５とを接続用細線（Ａｕ線，Ａｌ線など）４０４により電気的に接続する。
その後，補助部材４０８を，接続用細線を変形させないようにして，略凸状の支持部が第１の半導体素子４０１の電極パッド部の内側領域に位置するように第１の半導体素子４０１上に搭載して，ダイスボンド材４０３により接着する。本実施形態にかかる補助部材４０８は例えばエポキシ樹脂からなり，図７に示すように，第２の半導体素子をその表面に搭載するための，第２の半導体素子よりも例えば０．５ｍｍ程度大きな部材と，部材の裏面に形成された略凸状の支持部とから構成される。これは，他の配線パターンと電気的に接続するための接続部を形成するための領域が必要となるからである。
本実施形態にかかる部材の表面には，Ａｕメッキなどの導電性膜が第２の半導体素子を搭載するダイスボンド部を含む所定領域に形成されている。この導電性膜により，搭載した第２の半導体素子の裏面と電気的に接続されると共に，第２の半導体素子が搭載されない所定領域の導電性膜は接続用細線を介して他の配線パターンと電気的に接続可能となっている。
本実施形態にかかる補助部材は，第２の半導体素子よりも０．５ｍｍ程度大きな部材を採用しているので，第２の半導体素子の裏面全体と接続するための導電性膜を形成できると共に，接続用細線を接続するための接続部を形成することができる。
次いで，導電性膜４１４が形成されているダイスボンド部に，第２の半導体素子４０２を導電性ダイスボンド材４１５により接着する。
その後，第２の半導体素子４０２とプリント配線基板４０６の配線パターン４０５とを，接続用細線（Ａｕ線，Ａｌ線など）４１６により電気的に接続する。さらに，補助部材４０８の導電性膜領域（キャビティ部）４１４とプリント配線基板４０６の配線パターン（グランドパターン）４０５とを接続用細線（Ａｕ線，Ａｌ線など）４１８により電気的に接続する。
その後，第１の半導体素子４０１，第２の半導体素子４０２，補助部材４０８，接続用細線４０４，４１６，４１８を保護するために，エポキシ樹脂４０７で樹脂封止を行い半導体装置が完成する。
本実施形態では，補助部材に形成された導電性膜領域（キャビティ部）からプリント配線基板上の配線パターン（グランドパターン）と接続できるので，裏面に電位をとる必要のある半導体素子を搭載することができる。
（第５の実施の形態）
本実施形態では，樹脂封止高さを低くして半導体装置の薄膜化を図る。以下，第５の実施の形態を図８に基づいて説明する。なお，図８は，第５の実施の形態にかかる半導体装置の構成を示す断面図である。
図８に示すように，本実施形態で使用するプリント配線基板は，第１層５１６と第２層５１８と有する多層プリント配線基板であり，第１層５１６には，第１の半導体素子５０１の高さと略同一深さの第１の略凹部５２２が形成され，かつ第１の略凹部５２２上の第２層５１８には，第２の半導体素子５０２の高さと補助部材５１３の高さとの和と略同一の深さで，第１の略凹部よりも大口径の第２の略凹部５２３が形成されている。
多層プリント配線基板の第１層５１６の第１の略凹部５２２には，第１の半導体素子５０１がダイスボンド材５０３により接着されており，第１の半導体素子５０１とプリント配線基板（第１層）５１６の配線パターン５１７とが接続用細線（Ａｕ線，Ａｌ線など）５０４により電気的に接続されている。
本実施形態にかかる補助部材５１３の略凸状の支持部が第１の半導体素子５０１の電極パッド部の内側領域に位置するように，補助部材５１３が第１の半導体素子５０１上に搭載され，ダイスボンド材５０３により接着されている。このとき，補助部材５１３は接続用細線を変形させないように搭載されている。本実施形態にかかる補助部材５１３は，例えばエポキシ樹脂からなり，第２の半導体素子５０２をその表面に搭載するための，第２の半導体素子５０２よりも例えば０．５ｍｍ程度大きな部材と，部材の裏面に形成された支持部とから構成される。
本実施形態にかかる部材の表面には，Ａｕメッキなどの導電性膜（図示せず）が，第２の半導体素子を搭載するためのダイスボンド部と，他の配線パターンとの接続用細線を接続するための接続部とを含む所定領域に形成されている。本実施形態にかかる補助部材は，第２の半導体素子よりも例えば０．５ｍｍ程度大きな部材により構成される。これは，他の配線パターンと電気的に接続するための接続部を形成するための領域が必要となるからである。
導電性膜が形成されているダイスボンド部には，第２の半導体素子５０２が導電性のダイスボンド材５１５により接着されている。
また，第２の半導体素子５０２とプリント配線基板（第２層）５１８の配線パターン５１９とが接続用細線（Ａｕ線，Ａｌ線など）５２０により電気的に接続されており，補助部材５１３の導電領域（キャビティ部）とプリント配線基板（第２層）５１８の配線パターン（グランドパターン）５１９とが接続用細線（Ａｕ線，Ａｌ線など）５２１により電気的に接続されている。
さらに，第１の半導体素子５０１，第２の半導体素子５０２，補助部材５１３，接続用細線５０４，５２０，５２１を保護するために，エポキシ樹脂５０７により樹脂封止されている。
以下，上記図８に基づいて，本実施形態にかかる半導体装置の製造方法について説明する。
図８に示すように，本実施形態で使用するプリント配線基板は，第１層５１６と第２層５１８と有する多層プリント配線基板であり，第１層５１６には，第１の半導体素子５０１の高さと略同一深さの第１の略凹部５２２が形成され，かつ第１の略凹部５２２上の第２層５１８には，第２の半導体素子５０２の高さと補助部材５１３の高さとの和と略同一の深さで，第１の略凹部よりも大口径の第２の略凹部５２３が形成されている。
まず，多層プリント配線基板の第１層５１６の第１の略凹部５２２に，第１の半導体素子５０１をダイスボンド材５０３により接着する。次いで，第１の半導体素子５０１とプリント配線基板（第１層）５１６の配線パターン５１７とを，接続用細線（Ａｕ線，Ａｌ線など）５０４により電気的に接続する。
その後，補助部材５１３を，接続用細線を変形させないように，略凸状の支持部が第１の半導体素子５０１の電極パッド部の内側領域に位置するように第１の半導体素子５０１上に搭載して，ダイスボンド材５０３により接着する。本実施形態にかかる補助部材５１３は，例えばエポキシ樹脂からなり，第２の半導体素子５０２をその表面に搭載するための，第２の半導体素子５０２よりも例えば０．５ｍｍ程度大きな部材と，部材の裏面に形成された支持部とから構成される。
本実施形態にかかる部材の表面には，Ａｕメッキなどの導電性膜（図示せず）が，第２の半導体素子を搭載するためのダイスボンド部と，他の配線パターンとの接続用細線を接続するための接続部とを含む所定領域に形成されている。本実施形態にかかる補助部材は，第２の半導体素子よりも例えば０．５ｍｍ程度大きな部材により構成される。これは，他の配線パターンと電気的に接続するための接続部を形成するための領域が必要となるからである。
次いで，導電性膜が形成されているダイスボンド部に，第２の半導体素子５０２を導電性のダイスボンド材５１５により接着する。
その後，第２の半導体素子５０２とプリント配線基板（第２層）５１８の配線パターン５１９とを，接続用細線（Ａｕ線，Ａｌ線など）５２０により電気的に接続する。さらに，補助部材５１３の導電領域（キャビティ部）とプリント配線基板（第２層）５１８の配線パターン（グランドパターン）５１９とを，接続用細線（Ａｕ線，Ａｌ線など）５２１により電気的に接続する。
その後，第１の半導体素子５０１，第２の半導体素子５０２，補助部材５１３，接続用細線５０４，５２０，５２１を保護するために，エポキシ樹脂５０７で樹脂封止を行い半導体装置が完成する。
本実施形態では，搭載する半導体素子及び補助部材の厚さに合わせた略凹部を有する多層プリント配線基板を使用しているので，封止樹脂の高さが低減される。この結果，半導体装置の薄型化が可能になる。
１０１ 第１の半導体素子
１０２ 第２の半導体素子
１０３ ダイスボンド材
１０４ 接続用細線（Ａｕ線，Ａｌ線など）
１０５ 配線パターン
１０６ プリント配線基板
１０７ 樹脂封止
１０８ 補助部材
１０９ 配線パターン

Claims (11)

  1. 配線パターンが形成されたプリント配線基板と，
    前記プリント配線基板上に搭載された，第１の電極パッドを有する第１の半導体素子と，
    前記第１の半導体素子における前記第１の電極パッドが形成された面の上に搭載された，前記第１の半導体素子よりも面積の小さな支持部材及び前記支持部材よりも面積の大きな補助部材と，
    前記補助部材の上に搭載された，第２の電極パッドを有する第２の半導体素子と，
    前記第１の半導体素子の前記第１の電極パッドと前記プリント配線基板の前記配線パターンとを電気的に接続する第１の接続用細線と，
    前記第２の半導体素子の前記第２の電極パッドと前記プリント配線基板の前記配線パターンとを電気的に接続する第２の接続用細線とを含むことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において，
    前記第１及び第２の半導体素子が樹脂封止されていることを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置において，
    前記第１及び第２の接続用細線は，金線又はアルミニウム線であることを特徴とする半導体装置。
  4. 請求項１〜３のいずれか一項に記載された半導体装置において，
    前記補助部材は，前記第２の半導体素子を搭載する所定領域に形成された導電性膜領域を有し，
    前記補助部材の前記導電性膜領域と前記プリント配線基板の前記配線パターンとを電気的に接続する第３の接続用細線を含むことを特徴とする半導体装置。
  5. 請求項４記載の半導体装置において，
    前記第３の接続用細線は，金線又はアルミニウム線であることを特徴とする半導体装置。
  6. 配線パターンが形成されたプリント配線基板上に，第１の電極パッドを有する第１の半導体素子を搭載する工程と，
    前記第１の半導体素子の前記第１の電極パッドと前記プリント配線基板の前記配線パターンとを第１の接続用細線によって接続する工程と，
    前記第１の接続用細線による接続工程の後に，前記第１の半導体素子における前記第１の電極パッドが形成された面の上に，前記第１の半導体素子よりも面積の小さな支持部材と，前記支持部材よりも面積の大きな補助部材とを搭載する工程と，
    前記補助部材の上に，第２の電極パッドを有する第２の半導体素子を搭載する工程と，
    前記第２の半導体素子の前記第２の電極パッドと前記プリント配線基板の前記配線パターンとを第２の接続用細線によって接続する工程とを含むことを特徴とする半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法は，
    前記第２の接続用細線による接続工程の後に，前記第１及び第２の半導体素子を樹脂封止する工程を含むことを特徴とする半導体装置の製造方法。
  8. 請求項６又は７記載の半導体装置の製造方法において，
    前記第１及び第２の接続用細線は，金線又はアルミニウム線であることを特徴とする半導体装置の製造方法。
  9. 請求項６又は８記載の半導体装置の製造方法において，
    前記補助部材は，前記第２の半導体素子を搭載する所定領域に形成された導電性膜領域を有し，
    前記第２の接続用細線による接続工程の後に，前記補助部材の前記導電性膜領域と前記プリント配線基板の前記配線パターンとを第３の接続用細線によって接続する工程を含むことを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法は，
    前記第３の接続用細線による接続工程の後に，前記第１及び第２の半導体素子を樹脂封止する工程を含むことを特徴とする半導体装置の製造方法。
  11. 請求項９又は１０記載の半導体装置の製造方法において，
    前記第３の接続用細線は，金線又はアルミニウム線であることを特徴とする半導体装置の製造方法。
JP2010130133A 2010-06-07 2010-06-07 半導体装置及び半導体装置の製造方法 Pending JP2010192937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010130133A JP2010192937A (ja) 2010-06-07 2010-06-07 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010130133A JP2010192937A (ja) 2010-06-07 2010-06-07 半導体装置及び半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001182506A Division JP2002373969A (ja) 2001-06-15 2001-06-15 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010192937A true JP2010192937A (ja) 2010-09-02

Family

ID=42818556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010130133A Pending JP2010192937A (ja) 2010-06-07 2010-06-07 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010192937A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128736A (ja) * 1986-11-19 1988-06-01 Olympus Optical Co Ltd 半導体素子
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128736A (ja) * 1986-11-19 1988-06-01 Olympus Optical Co Ltd 半導体素子
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置

Similar Documents

Publication Publication Date Title
US10381280B2 (en) Semiconductor packages and methods for forming semiconductor package
US6593647B2 (en) Semiconductor device
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
JP2008016729A (ja) 両面電極構造の半導体装置の製造方法
JP2006060128A (ja) 半導体装置
JP2019075578A (ja) 半導体パッケージ及びその製造方法
JP2009141169A (ja) 半導体装置
JP2006156436A (ja) 半導体装置及びその製造方法
US20170057808A1 (en) Mems chip package and method for manufacturing the same
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
JP2008034505A (ja) 固体撮像装置
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
JP2007242813A (ja) 半導体装置及びその製造方法
JP2008103725A (ja) 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法
US10680033B2 (en) Chip packaging method and chip package
JP5913432B2 (ja) チップ型発光素子
JP2010192937A (ja) 半導体装置及び半導体装置の製造方法
JPWO2016199437A1 (ja) 半導体装置
JP5555400B2 (ja) 半導体装置及びその製造方法
KR101616272B1 (ko) 반도체 패키지 제작 방법
JP2007234683A (ja) 半導体装置およびその製造方法
JP2008211225A (ja) 半導体パッケージ
JP2006173434A (ja) 配線基板、半導体装置及びその製造方法
JP2005252295A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312