JP2010191833A - マイクロコンピュータ - Google Patents

Abstract

【課題】大きなコストや製造工数を要することなく使用できる周辺機能の組合せに対して融通性を有するマイクロコンピュータを提供する。
【解決手段】中央処理装置（２）、動作モードの制御を行うシステムコントローラ（５）、不揮発性メモリ（４）、及び複数の周辺回路（６〜１７）を備えたマイクロコンピュータにおいて、システムコントローラは、これに入力されるモード信号（ＳＣＭＤ０，ＳＣＭＤ１）に応じて不揮発性メモリから初期化データ（ＳＹＳＣＯＮＦＩＧ）を読み出して夫々の周辺回路の活性又は非活性を決定し、決定する活性及び非活性の組合せの態様を、モード信号の値によって決める。マイクロコンピュータの設計段階で予め想定し得る周辺機能をチップに搭載し、活性化する周辺機能の組合せを規定する数通りの初期化データを不揮発性メモリの初期的に書き込み、その中からモード信号に応じた初期化データを選択できるように対応付けておく。
【選択図】図１

Description

本発明は初期化データに基づいて機能選択が可能にされるマイクロコンピュータに関する。

マイクロコンピュータには、中央処理装置と共に幾つかの周辺回路が搭載されるが、搭載される周辺回路は、そのマイクロコンピュータの用途や仕様によって決定される。例えばプログラムの書換えが必要であれば、プログラムメモリとして、電気的に書換え可能な不揮発性メモリを採用する。アナログ入力を必要とする場合にはＡ／Ｄ変換器を内蔵し、アナログ出力を必要とすればＤ／Ａ変換器を内蔵する。ディジタル信号処理が必要な場合にはＤＳＰ（ディジタル・シグナル・プロセッサ）を備え、画像の描画や表示処理を要する用途では画像処理アクセラレータを内蔵し、ＤＭＡ（ダイレクト・メモリ・アクセス）が必要な場合はＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラ）をオンチップする。従来は。同一ＣＰＵに対して、用途や仕様に応じて周辺機能が異なるマイクロコンピュータの製品ファミリーを用意して、要求に答えるのが一般的である。所要の周辺機能を搭載するものがなければ、その都度、新たなマイクロコンピュータを開発して製品ラインナップに加えていくということが行われている。例えば特許文献１ではオンチップ周辺機能の異なるマイクロコンピュータにおいて周辺機能を変更するときには先に提供された周辺機能部ロックの配置や接続パッドの配置関係を後のマイクロコンピュータに流用する技術が記載される。

特開２００４−２１４５６４号公報

本発明者は、プロセッサコア若しくはＣＰUが同じ一種類のマイクロコンピュータにおいて、使用できる周辺機能の組合せに対するバリエーションを増やすことについて検討した。特許文献１に記載のように先に開発されたマイクロコンピュータの一部のレイアウトなどを流用する手法では、本質的に限界があり、製造方法においても、製造された製品においても、使用できる周辺機能の組合せに対するバリエーションの増加には、大きなコストと工数を要してしまう。

本発明の目的は、大きなコストや製造工数を要することなく、使用できる周辺機能の組合せに対して大きな融通性を有するマイクロコンピュータを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、中央処理装置、動作モードの制御を行うシステムコントローラ、不揮発性メモリ、及び複数の周辺回路を備えたマイクロコンピュータにおいて、前記システムコントローラは、これに入力されるモード信号に応じて不揮発性メモリから前記初期化データを読み出して前記夫々の周辺回路の活性又は非活性を決定し、決定する活性及び非活性の組合せの態様を、前記モード信号の値によって決める。

これによれば、マイクロコンピュータの設計段階で予め想定し得る周辺機能の多くをチップに搭載し、活性化する周辺機能の組合せを規定する数通りの初期化データを不揮発性メモリの初期的に書き込み、その中からモード信号に応じた初期化データを選択できるように対応付けておく。活性化すべき周辺機能の組み合わせ態様をマイクロコンピュータのユーザがシステム上で選択可能になる。これにより、大きなコストや製造工数を要することなく、マイクロコンピュータにおいて使用できる周辺機能の組合せに対して大きな融通性を得ることができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、大きなコストや製造工数を要することなく、使用できる周辺機能の組合せに対して大きな融通性を有するマイクロコンピュータを実現することができる。

図１は本発明に係るマイクロコンピュータの一例を示すブロック図である。 図２は周辺機能の組合せの態様を例示する説明図である。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明の代表的な実施の形態に係るマイクロコンピュータ（１）は、中央処理装置（２）、前記中央処理装置のワークＲＡＭ（３）、動作モードの制御を行うシステムコントローラ（５）、不揮発性メモリ（４）、及び複数の周辺回路（６〜１７）を備える。前記不揮発性メモリは、前記複数の周辺回路の活性又は非活性を周辺回路単位で選択的に設定するための初期化データ（SYSCONFIG）を有する。前記システムコントローラは、これに入力されるモード信号（SCMD0，SCMD1）に応じて前記不揮発性メモリから前記初期化データを読み出して前記夫々の周辺回路の活性又は非活性を決定し、決定する活性及び非活性の組合せの態様は、前記モード信号の値によって決まる。

〔２〕項１のマイクロコンピュータにおいて、前記不揮発性メモリは複数種類の初期化データを有する。前記システムコントローラは入力されたモード信号に対応する初期化データを前記不揮発性メモリから選択して読み出す。

〔３〕項２のマイクロコンピュータにおいて、前記周辺回路は、前記不揮発性メモリから読み出された制御データが設定されるコントロールレジスタを有する。

〔４〕項２のマイクロコンピュータにおいて、前記システムコントローラによるモード信号に対応する初期化データの選択は、外部からリセット動作が指示されたことを条件とする。

〔５〕項４のマイクロコンピュータにおいて、前記不揮発性メモリは電気的に書換え可能な半導体メモリであり、前記不揮発性メモリにおいて前記複数の初期化データが格納された記憶領域は、前記システムコントローラにシステム制御モードが指示されたとき前記中央処理装置によってアクセス可能にされる。マイクロコンピュータが搭載されたシステム上において初期化データの更新が可能になる。

〔６〕本発明の別の観点によるマイクロコンピュータは、中央処理装置、前記中央処理装置のワークＲＡＭ、不揮発性メモリ、及び複数の周辺回路を備える。前記不揮発性メモリは、前記複数の周辺回路の活性又は非活性を周辺回路単位で選択的に設定するための初期化データを有する。マイクロコンピュータは、外部端子から入力されるモード信号に応じて前記不揮発性メモリから前記初期化データを読み出して前記夫々の周辺回路の活性又は非活性を決定し、決定する活性及び非活性の組合せの態様は、前記モード信号の値によって決める。

２．実施の形態の詳細
実施の形態について更に詳述する。

図１には本発明に係るマイクロコンピュータの一例が示される。同図に示されるマイクロコンピュータ１は、例えば相補型ＭＯＳ集積回路製技術によって単結晶シリコンのような１個の半導体基板に形成される。

マイクロコンピュータ（ＭＣＵ）１は、プログラムを実行する中央処理装置（ＣＰＵ）２、ＣＰＵ１のワーク領域などに利用されるＲＡＭ３、電気的に書換え可能な不揮発性メモリとしてのフラッシュメモリ（ＦＬＡＳＨ）４、マイクロコンピュータ１の動作モードなどを制御するシステムコントローラ（ＳＹＳＣ）５、及び複数の周辺回路を備え、例えばそれらはバス２０に共通接続される。

周辺回路として、マスクＲＯＭ（ＭＲＯＭ）６、チャネル０のタイマ（ＴＭＲｃｈ０）７乃至チャネル９のタイマ（ＴＭＲｃｈ９）８、０番入出力ポート（Ｉ／Ｏｃｈ０）９乃至１００番入出力ポート１０、ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡＣ）１１、ディジタル・シグナル・プロセッシング・ユニット（ＤＳＰ）１２、チャネル０のシリアル・コミュニケーション・インタフェース（ＳＣＩｃｈ０）１３乃至チャネル７のシリアル・コミュニケーション・インタフェース（ＳＣＩｃｈ７）１４、アナログ−ディジタル変換回路（Ａ／Ｄ）１５、ディジタル−アナログ変換回路（Ｄ／Ａ）１６、及びメモリコントローラ（ＭＲＹＣ）１７が配置される。夫々に周辺回路６〜１７は各別にコントロールレジスタ（ＣＲＥＧ）６Ａ〜１７Ａを備える。

コントロールレジスタ（ＣＲＥＧ）６Ａ〜１７Ａは、対応する周辺回路の活性又は非活性を決定するイネーブルビットを有す。夫々のイネーブルビットは、例えば、リセット信号ＲＥＳによりマイクロコンピュータが初期化されたとき、論理値“０”にクリアされる。イネーブルビットが論理値“１”にセットされると、それに対応される周辺回路が活性化される。

前記フラッシュメモリ４は、夫々の周辺回路の活性又は非活性を周辺回路単位で選択的に設定するための初期化データSYSCONFIGを有する。即ち、初期化データSYSCONFIGは、夫々のコントロールレジスタ６A〜１７Aにおけるイネーブルビットを論理値“１”にセットするか論理値“０”のクリア状態に維持するかを決定する制御データである。詳細は跡で説明するが、初期化データSYSCONFIGは、複数の周辺回路の活性・非活性の態様を相違させる複数種類の制御データからなり、何れの制御データを選択するかは、システム制御モード信号ＳＣＭＤ０，ＳＣＭＤ１によって決定される。

システムコントローラ５にはシステム制御モード信号ＳＣＭＤ０，ＳＣＭＤ１、その他のモード信号ＭＤ０，ＭＤ１及びリセット信号ＲＥＳが供給される。リセット信号ＲＥＳによりシステム初期化が指示されたとき、システムコントローラ５は、システム制御モード信号ＳＣＭＤ０，ＳＣＭＤ１の状態に応じて、初期化データSYSCONFIGに含まれる４種類の制御データの中から１種類の制御データをＣＰＵ２に選択させ、これによってＣＰＵ２は、指定された１種類の制御データを読み出して、夫々の周辺回路６〜１７におけるコントロールレジスタ６Ａ〜１７Ａのイネーブルビットをセット又はクリアとする操作を行う。尚、他のモード信号ＭＤ０，ＭＤ１はアドレス空間の大きさ、アドレス空間に対するアクセス権等を指定するために用いられる。

図２にはマイク利コンピュータ１のファミリーに対して予め用意された初期化データSYSCONFIGを例示する。図２において、ＦＬＡＳＨ＿ＴｙｐＡ、ＦＬＡＳＨ＿ＴｙｐＢ、ＦＬＡＳＨ＿ＴｙｐＣ、及びＦＬＡＳＨ＿ＴｙｐＤの夫々が初期化データSYSCONFIGであり、その中から一つが選択されて一つのマイクロコンピュータ１のフラッシュメモリ４に格納される。ＦＬＡＳＨ＿ＴｙｐＡ、ＦＬＡＳＨ＿ＴｙｐＢ、ＦＬＡＳＨ＿ＴｙｐＣ、及びＦＬＡＳＨ＿ＴｙｐＤの夫々の初期化データSYSCONFIGにおいては、使用可能な周辺回路が大別される。それぞれ初期化データSYSCONFIGは、更に４種類の細分化された制御データＳ＊１〜Ｓ＊４（＊＝ａ，ｂ，ｃ，ｄ）を有し、各制御データにおいては具体的に活性・非活性にされる周辺回路が相違される。例えばＦＬＡＳＨ＿ＴｙｐＡの初期化データSYSCONFIGはＤＭＡＣ，ＤＳＰ，Ａ／Ｄ，Ｄ／Ａ，ＳＣＩ，ＴＭＲ，Ｉ／Ｏを用い、ＳＣＩ，ＴＭＲの使用チャネル数とＩ／Ｏｎｏピン数に応じて４種類に細分化された制御データＳａ１，Ｓａ２，Ｓａ３，Ｓａ４が設けられる。ＦＬＡＳＨ＿ＴｙｐＢの初期化データSYSCONFIGはＤＭＡＣ，ＤＳＰ，ＳＣＩ，ＴＭＲ，Ｉ／Ｏを用い、ＳＣＩ，ＴＭＲの使用チャネル数とＩ／Ｏのピン数に応じて４種類に細分化された制御データＳｂ１，Ｓｂ２，Ｓｂ３，Ｓｂ４が設けられる。

図２に従えば、１個のマイクロコンピュータ１のフラッシュメモリ４には、ＦＬＡＳＨ＿ＴｙｐＡ、ＦＬＡＳＨ＿ＴｙｐＢ、ＦＬＡＳＨ＿ＴｙｐＣ、又はＦＬＡＳＨ＿ＴｙｐＤの一つの初期化データSYSCONFIGが格納され、制御データＳ＊１〜Ｓ＊４（＊＝ａ，ｂ，ｃ，ｄ）の何れを用いてマイクロコンピュータ１の周辺機能を選択するかは、システム制御モード信号ＳＣＭＤ０，ＳＣＭＤ１によって決定される。

ＦＬＡＳＨ＿ＴｙｐＡ、ＦＬＡＳＨ＿ＴｙｐＢ、ＦＬＡＳＨ＿ＴｙｐＣ、又はＦＬＡＳＨ＿ＴｙｐＤの何れの初期化データSYSCONFIGをフラッシュメモリ４に格納するかは、マイクロコンピュータのメーカーが、ユーザが要求するマイクロコンピュータの仕様に応じて決定すればよい。したがって、マイクロコンピュータのメーカーはユーザ仕様に応じて異なる周辺機能のマイクロコンピュータを設計し直す手間を省くことができ、また、需要予測に基づいて予め周辺機能にバリエーションを持たせて多数のマイクロコンピュータを用意しておくリスク及びコストを低減することができる。

マイクロコンピュータのユーザは、使用可能な周辺機能のアウトラインを決定すれば、後から、チャネル数やポート数などの変更が必要になっても、モード信号の選択で対応可能になり、マイクロコンピュータを搭載するシステムの設計変更などに対しても柔軟勝容易に対することが可能になる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、活性・非活性を選択可能に搭載すべき周辺機能は図１に限定されず適宜変更可能である。また、必ず活性化される周辺回路を含むことは妨げられない。初期化データSYSCONFIGの種類や内容は図２に限定されず、搭載する周辺機能、需要を見込める使用対応に応じて決定すればよい。システム制御モード信号のビット数は２ビットに限定されず、それ以外であってもよい。システム制御モード信号はシステムコントローラに供給され、ＣＰＵのアクセス制御で周辺昨日の活性・非活性を制御する制御手法に限定されず、特定の外部端子、電極パッドに対するプルアップ又はプルダウンによって決定する制御手法を採用することも可能である。周辺昨日活性化・非活性を選択するモード信号はマイクロコンピュータのユーザに限定されず、マイクロコンピュータのメーカーが、マイクロコンピュータチップのパッケージ若しくはモジュール内で行うようにしてもよい。

１…マイクロコンピュータ（ＭＣＵ）
２…中央処理装置（ＣＰＵ）
３…ＲＡＭ
４…フラッシュメモリ（ＦＬＡＳＨ）
５…システムコントローラ（ＳＹＳＣ）
６〜１７…周辺回路
６Ａ〜１７Ａ…コントロールレジスタ（ＣＲＥＧ）
SYSCONFIG…初期化データ
ＳＣＭＤ０，ＳＣＭＤ１…システム制御モード信号
ＦＬＡＳＨ＿ＴｙｐＡ、ＦＬＡＳＨ＿ＴｙｐＢ、ＦＬＡＳＨ＿ＴｙｐＣ、ＦＬＡＳＨ＿ＴｙｐＤ…初期化データの具体例
Ｓａ１，Ｓａ２，Ｓａ３，Ｓａ４…初期化データに含まれシステム制御モード信号で選択されるデータ

Claims (6)

1. 中央処理装置、前記中央処理装置のワークＲＡＭ、動作モードの制御を行うシステムコントローラ、不揮発性メモリ、及び複数の周辺回路を備え、
   前記不揮発性メモリは、前記複数の周辺回路の活性又は非活性を周辺回路単位で選択的に設定するための初期化データを有し、
   前記システムコントローラは、これに入力されるモード信号に応じて前記不揮発性メモリから前記初期化データを読み出して前記夫々の周辺回路の活性又は非活性を決定し、決定する活性及び非活性の組合せの態様は、前記モード信号の値によって決まる、マイクロコンピュータ。
2. 前記不揮発性メモリは複数種類の初期化データを有し、
   前記システムコントローラは入力されたモード信号に対応する初期化データを前記不揮発性メモリから選択して読み出す、請求項１記載のマイクロコンピュータ。
3. 前記周辺回路は、前記不揮発性メモリから読み出された制御データが設定されるコントロールレジスタを有する、請求項２記載のマイクロコンピュータ。
4. 前記システムコントローラによるモード信号に対応する初期化データの選択は、外部からリセット動作が指示されたことを条件とする、請求項２記載のマイクロコンピュータ。
5. 前記不揮発性メモリは電気的に書換え可能な半導体メモリであり、前記不揮発性メモリにおいて前記複数の初期化データが格納された記憶領域は、前記システムコントローラにシステム制御モードが指示されたとき前記中央処理装置によってアクセス可能にされる、請求項４記載のマイクロコンピュータ。
6. 中央処理装置、前記中央処理装置のワークＲＡＭ、不揮発性メモリ、及び複数の周辺回路を備え、
   前記不揮発性メモリは、前記複数の周辺回路の活性又は非活性を周辺回路単位で選択的に設定するための初期化データを有し、
   外部端子から入力されるモード信号に応じて前記不揮発性メモリから前記初期化データを読み出して前記夫々の周辺回路の活性又は非活性を決定し、決定する活性及び非活性の組合せの態様は、前記モード信号の値によって決まる、マイクロコンピュータ。

Images