JP2010191200A - Display and manufacturing method thereof - Google Patents

Display and manufacturing method thereof Download PDF

Info

Publication number
JP2010191200A
JP2010191200A JP2009035516A JP2009035516A JP2010191200A JP 2010191200 A JP2010191200 A JP 2010191200A JP 2009035516 A JP2009035516 A JP 2009035516A JP 2009035516 A JP2009035516 A JP 2009035516A JP 2010191200 A JP2010191200 A JP 2010191200A
Authority
JP
Japan
Prior art keywords
protrusion
opening
chip
insulating film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009035516A
Other languages
Japanese (ja)
Inventor
Mitsuyoshi Hara
光義 原
Masahiro Ogura
正博 小倉
Hiroyuki Fujita
宏之 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2009035516A priority Critical patent/JP2010191200A/en
Publication of JP2010191200A publication Critical patent/JP2010191200A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that the occurrence of short-circuit between pixel electrodes and between bumps of a driving IC chip due to aggregation of conductive particles for use for connection between a substrate of a display and the driving IC chip increases current consumption and causes poor display and element deterioration. <P>SOLUTION: A projection formed in a patterning process of an insulating film and an electrode metal layer formed on the projection are provided to obtain electric conduction between an electrode metal and driving IC bumps. Since fine conductive particles are not used, the increase in current consumption and poor display are avoided, and the reliability against element deterioration is improved. Furthermore, the material cost is reduced and man-hour of COG step is reduced. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、液晶表示装置のTFTアレイの配線を外部と接続するための実装用電極と、TFTアレイへ信号や電源を供給するドライバICを接続する際に用いられる接続方法に関するものである。薄型で低消費電力であるTFT型液晶表示装置は、パーソナルコンピューターなどのOA機器、電子手帳や携帯電話などの携帯機器、テレビやオーディオなどのAV機器、カーナビゲーションなどの車載機器、などの電子機器に広く用いられている。   The present invention relates to a connection method used for connecting a mounting electrode for connecting a wiring of a TFT array of a liquid crystal display device to the outside and a driver IC for supplying a signal and power to the TFT array. TFT-type liquid crystal display devices that are thin and have low power consumption are electronic devices such as OA devices such as personal computers, portable devices such as electronic notebooks and mobile phones, AV devices such as TVs and audios, and in-vehicle devices such as car navigation systems. Widely used in

液晶表示装置において、高画質、高精細、広視角範囲、動画などの高速な応答速度のディスプレイとして、画素単位で選択駆動するためのスイッチング素子を有する液晶表示素子を用いたTFT型液晶表示装置が知られている。   In a liquid crystal display device, a TFT-type liquid crystal display device using a liquid crystal display device having a switching element for selectively driving pixel by pixel as a high-speed response speed display such as high image quality, high definition, wide viewing angle range, and moving image. Are known.

TFT型液晶表示装置を構成する液晶表示素子では、液晶層を介して互いに対向配置したガラスからなる一対の透明基板の一方の基板の液晶層側の面に、y方向に並設されるゲート線(走査信号線)と、このゲート線と絶縁されて、x方向に並設されるソース線(データ線)とが形成されている。ゲート線とソース線で囲まれた各領域がそれぞれ画素領域となり、この画素領域にスイッチング素子としてTFTと透明画素電極とが形成されている。ゲート線に走査信号が供給されることにより、TFTがオンされ、このオンされたTFTを介してソース線からの信号が画素電極に供給される。これらのゲート線とソース線には、駆動ICチップ(半導体集積回路)から信号が入力される。この接続には、一般的に導電性微粒子が分散された異方性導電膜により導通接続される。駆動ICチップはCOG接続により、液晶表示素子のTFTアレイ基板上に実装される。近年、液晶表示装置の高精細化にともないCOG接続端子数の増加と、駆動ICチップの小型化から、液晶表示素子の高密度実装化が進められている。   In a liquid crystal display element constituting a TFT type liquid crystal display device, a gate line arranged in parallel in the y direction on the surface of one substrate of a pair of transparent substrates made of glass arranged opposite to each other with a liquid crystal layer interposed therebetween. (Scanning signal lines) and source lines (data lines) that are insulated from the gate lines and arranged in parallel in the x direction are formed. Each region surrounded by the gate line and the source line becomes a pixel region, and a TFT and a transparent pixel electrode are formed as switching elements in the pixel region. When the scanning signal is supplied to the gate line, the TFT is turned on, and a signal from the source line is supplied to the pixel electrode via the turned-on TFT. Signals are input from the driving IC chip (semiconductor integrated circuit) to these gate lines and source lines. This connection is generally conducted by an anisotropic conductive film in which conductive fine particles are dispersed. The driving IC chip is mounted on the TFT array substrate of the liquid crystal display element by COG connection. In recent years, high-density mounting of liquid crystal display elements has been promoted due to the increase in the number of COG connection terminals and the miniaturization of the driving IC chip as the liquid crystal display device has higher definition.

図3は従来のCOG接続を説明する図で、液晶素子と駆動ICチップの断面図である。透明基板1の上に、絶縁膜2、ゲート線やソース線のメタル配線4、電極メタル5が成膜されている。駆動ICチップ8には、接続用のバンプ7が形成され、熱硬化性樹脂6と導電性微粒子9が分散された異方性導電膜により、電極メタル5とバンプ7が電気導通される。   FIG. 3 is a diagram for explaining a conventional COG connection, and is a cross-sectional view of a liquid crystal element and a driving IC chip. On the transparent substrate 1, an insulating film 2, a metal wiring 4 for a gate line and a source line, and an electrode metal 5 are formed. A bump 7 for connection is formed on the drive IC chip 8, and the electrode metal 5 and the bump 7 are electrically connected by an anisotropic conductive film in which the thermosetting resin 6 and the conductive fine particles 9 are dispersed.

図4は図3で示した従来のCOG接続の工程を説明する図である。図4(a)で透明基板1はガラスからなり、この上にクロム、モリブデン、アルミのメタルからなるゲート線やソース線のメタル配線4が成膜される(図4b)。メタル配線4には通常異なる金属が積層される。次に酸化ケイ素などの無機膜や有機膜からなる絶縁膜2が成膜される(図4c)。この絶縁膜2に接続用の開口部が形成される(図4d)。次に、ITOからなる電極メタル5が成膜される(図4e)。以上、図4(a)から図4(e)がTFTアレイ基板の製造プロセスである。   FIG. 4 is a diagram for explaining the conventional COG connection process shown in FIG. In FIG. 4 (a), the transparent substrate 1 is made of glass, and a gate wire and a source wire metal wiring 4 made of chromium, molybdenum, and aluminum metal are formed thereon (FIG. 4b). Different metals are usually stacked on the metal wiring 4. Next, an insulating film 2 made of an inorganic film such as silicon oxide or an organic film is formed (FIG. 4c). A connection opening is formed in the insulating film 2 (FIG. 4d). Next, an electrode metal 5 made of ITO is formed (FIG. 4e). 4A to 4E show the manufacturing process of the TFT array substrate.

次に駆動ICチップの接続について説明する。電極メタル5上に、熱硬化性樹脂6に導電性微粒子9が分散された異方性導電膜が貼り付けられる(図4f)。導電性微粒子9は直径2から4μmの樹脂粒子の球表面に金やニッケルが成膜された構成である。また、導電性微粒子の直径精度は、分散が0.1μm以下に制御され、安定した電気導通がとれるようになっている。駆動ICチップ8のバンプ7が絶縁膜の開口部に位置合わせされた状態で、駆動ICチップ8が熱圧着され、バンプ7が導電性微粒子9によりTFTアレイ基板に電気的に接続される(図4g)。   Next, connection of the driving IC chip will be described. An anisotropic conductive film in which conductive fine particles 9 are dispersed in a thermosetting resin 6 is attached on the electrode metal 5 (FIG. 4f). The conductive fine particles 9 have a structure in which gold or nickel is formed on the spherical surface of resin particles having a diameter of 2 to 4 μm. Further, the diameter accuracy of the conductive fine particles is controlled such that the dispersion is 0.1 μm or less, and stable electrical conduction can be obtained. The drive IC chip 8 is thermocompression bonded with the bumps 7 of the drive IC chip 8 aligned with the openings of the insulating film, and the bumps 7 are electrically connected to the TFT array substrate by the conductive fine particles 9 (FIG. 4g).

図5は、図3で示した従来のCOG接続状態をTFTアレイ基板上方から見た模式図である。図中5は電極メタル、4はメタル配線、10は接続用の開口部、11は接続用の開口部の底面、9’は電気導通がとられていない導電性微粒子、9は電気導通がとられている導電性微粒子である。   FIG. 5 is a schematic view of the conventional COG connection state shown in FIG. 3 as viewed from above the TFT array substrate. In the figure, 5 is an electrode metal, 4 is a metal wiring, 10 is an opening for connection, 11 is a bottom surface of the opening for connection, 9 ′ is a conductive fine particle that is not electrically conductive, and 9 is an electrical conductor. Conductive fine particles.

図6に図5中の線A−A’での断面を示す。透明基板1にメタル配線4が形成され、駆動ICチップ8との接続部を除いて絶縁膜2が成膜される。さらに駆動ICチップとの接続部には電極メタル5が成膜され、TFTアレイ基板が形成される。対向側はバンプ7を設けた駆動ICチップ8が配置される。熱硬化性樹脂6中には導電性微粒子(9’は導通の取れていない導電性微粒子、9は導通の取れている導電性微粒子)が分散され、導電性微粒子9によりTFTアレイ基板と駆動ICが接続される。   FIG. 6 shows a cross section taken along line A-A ′ in FIG. 5. Metal wiring 4 is formed on the transparent substrate 1, and the insulating film 2 is formed except for the connection portion with the driving IC chip 8. Further, an electrode metal 5 is formed at a connection portion with the driving IC chip, and a TFT array substrate is formed. A driving IC chip 8 provided with bumps 7 is disposed on the opposite side. In the thermosetting resin 6, conductive fine particles (9 ′ is a conductive fine particle that is not conductive, 9 is a conductive fine particle that is conductive) are dispersed, and the TFT array substrate and the driving IC are dispersed by the conductive fine particles 9. Is connected.

特開平2−226610号公報(第1図)JP-A-2-226610 (FIG. 1) 特開平7−316519号公報(第1図)Japanese Patent Laid-Open No. 7-316519 (FIG. 1) 特開平11−305208号公報(第1図、第29図)JP-A-11-305208 (FIGS. 1 and 29)

近年、液晶表示装置の高精細化にともないCOG接続端子数の増加と、駆動ICチップの小型化から、液晶表示素子の高密度実装化が進められている。図5の構成より駆動ICチップのバンプピッチを狭くするために、電極メタルのパッド電極を千鳥状に形成して実装密度を高めた構成を図7に模式的に示す。ここで、パッド電極はCOG実装における駆動ICチップとの接続部分である。図中、導電性微粒子の集まり(凝集)99が、電極メタル間に存在し、これにより短絡が発生している状態を示している。   In recent years, high-density mounting of liquid crystal display elements has been promoted due to the increase in the number of COG connection terminals and the miniaturization of the driving IC chip as the liquid crystal display device has higher definition. In order to make the bump pitch of the drive IC chip narrower than the configuration of FIG. 5, a configuration in which the mounting density is increased by forming electrode metal pad electrodes in a staggered pattern is schematically shown in FIG. Here, the pad electrode is a connection portion with the driving IC chip in COG mounting. In the figure, there is shown a state in which a collection (aggregation) 99 of conductive fine particles exists between the electrode metals, thereby causing a short circuit.

図8は、図7の線B−B’の断面図を示す。電極メタル5と5’は、導電性微粒子の凝集99により電気導通してしまう。これにより消費電流の増大や表示不良、および素子劣化の原因となっていた。導電性粒子が凝集しないようにするためには、熱硬化樹脂中の分散性を高めることが必要になるが、例えば粒子の数を少なくすると電極メタルと駆動ICバンプ間の接続抵抗が高くなり、表示品質の低下、非表示の原因となってしまう。また、分散を高めるために導電性微粒子の直径を小さくすると、接続抵抗が高くなるという問題があった。   FIG. 8 shows a cross-sectional view along line B-B ′ of FIG. 7. The electrode metals 5 and 5 'are electrically connected due to the aggregation 99 of the conductive fine particles. This causes an increase in current consumption, display failure, and element deterioration. In order to prevent the conductive particles from aggregating, it is necessary to increase the dispersibility in the thermosetting resin. For example, if the number of particles is reduced, the connection resistance between the electrode metal and the driving IC bump is increased, The display quality may be deteriorated or hidden. In addition, when the diameter of the conductive fine particles is reduced to increase the dispersion, there is a problem that the connection resistance is increased.

そこで、本発明は、導電性微粒子の凝集が原因となる短絡を解消し、消費電流の増大や表示不良をなくし、および素子劣化の信頼性を向上させた液晶表示装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide a liquid crystal display device that eliminates a short circuit caused by aggregation of conductive fine particles, eliminates an increase in current consumption and display failure, and improves reliability of element deterioration. To do.

本発明による表示装置は、金属配線が形成された基板と、金属配線の一部が開口部から露出するように基板上に設けられた絶縁膜と、絶縁膜の開口部に成膜された電極メタルを備えている。開口部には突起が設けられ、電極メタルはこの突起を覆うように成膜されている。ICチップのバンプと突起の電極メタルが接触することにより、ICチップが金属配線に電気的に接続される。すなわち、導電性微粒子を使用せず、開口部の突起上に成膜された電極メタル層とICチップのバンプが導通することにより、基板にICチップが電気的に接続される。このような構成により、高密度実装においても短絡することなく電極メタルと駆動ICバンプの電気導通を取ることができる。   A display device according to the present invention includes a substrate on which metal wiring is formed, an insulating film provided on the substrate so that part of the metal wiring is exposed from the opening, and an electrode formed in the opening of the insulating film. It has metal. The opening is provided with a protrusion, and the electrode metal is formed so as to cover the protrusion. When the bump of the IC chip and the electrode metal of the protrusion come into contact, the IC chip is electrically connected to the metal wiring. That is, without using conductive fine particles, the electrode metal layer formed on the protrusions of the opening and the bumps of the IC chip are electrically connected, whereby the IC chip is electrically connected to the substrate. With such a configuration, it is possible to establish electrical continuity between the electrode metal and the drive IC bump without short-circuiting even in high-density mounting.

このとき、開口部の一つあたりに突起を3個以上12個以下設けることとした。あるいは、突起の形状を、直径が4μm以上5μm以下の円柱または半球形状とした。   At this time, 3 to 12 protrusions were provided per opening. Alternatively, the shape of the protrusion was a cylindrical or hemispherical shape having a diameter of 4 μm to 5 μm.

さらに、開口部に設けられる突起の上面の総面積を、開口部の底面積の2〜20%の範囲とした。また、絶縁膜として1μm以上4μm以下の有機膜を用いた。この有機膜は、有機膜と無機膜の積層構造でもよい。   Furthermore, the total area of the upper surface of the protrusion provided in the opening was set to a range of 2 to 20% of the bottom area of the opening. Further, an organic film having a thickness of 1 μm to 4 μm was used as the insulating film. This organic film may have a laminated structure of an organic film and an inorganic film.

本発明の液晶表示装置によれば、導電性微粒子を使用しないため、消費電流の増大や表示不良をなくし、および素子劣化の信頼性を向上させることが可能になる。また導電性粒子を使用しないため材料費のコストダウンになり、また熱硬化樹脂テープを貼る工程の位置精度も低くなるためCOG工程の工数削減にもなる。   According to the liquid crystal display device of the present invention, since no conductive fine particles are used, an increase in current consumption and display failure can be eliminated, and the reliability of element deterioration can be improved. In addition, since the conductive particles are not used, the cost of the material is reduced, and the position accuracy of the process of applying the thermosetting resin tape is also lowered, so the man-hours of the COG process are also reduced.

本発明の表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows the structure of the display apparatus of this invention typically. 本発明の液晶表示装置の製造プロセスを模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing process of the liquid crystal display device of this invention. 従来の液晶表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows the structure of the conventional liquid crystal display device typically. 従来の液晶表示装置の製造プロセスを模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing process of the conventional liquid crystal display device. 従来の液晶表示装置のCOG接続部分を表す俯瞰図である。It is an overhead view showing the COG connection part of the conventional liquid crystal display device. 従来の液晶表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows the structure of the conventional liquid crystal display device typically. 従来の液晶表示装置のCOG接続部分を表す俯瞰図である。It is an overhead view showing the COG connection part of the conventional liquid crystal display device. 従来の液晶表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows the structure of the conventional liquid crystal display device typically. 本発明の液晶表示装置のCOG接続部分を表す俯瞰図である。It is an overhead view showing the COG connection part of the liquid crystal display device of this invention. 本発明の液晶表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the liquid crystal display device of this invention. 本発明の液晶表示装置のCOG接続部分を表す俯瞰図である。It is an overhead view showing the COG connection part of the liquid crystal display device of this invention. 本発明の液晶表示装置のCOG接続部分を表す俯瞰図である。It is an overhead view showing the COG connection part of the liquid crystal display device of this invention. 本発明の液晶表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the liquid crystal display device of this invention. 本発明の液晶表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the liquid crystal display device of this invention.

本発明の表示装置は、ICチップが実装された基板を用いて構成された表示素子を備えている。表示素子を構成する基板には金属配線が形成されており、この金属配線の一部が開口部から露出するように基板上に絶縁膜が形成されている。絶縁膜の開口部には電極メタルが成膜されている。開口部には突起が設けられ、電極メタルはこの突起を覆うように成膜されている。ICチップのバンプと突起の電極メタルが接触することにより、ICチップと金属配線が電気的に接続されることとなる。図1に表示素子の基板にICチップが実装された断面状態を模式的に示す。基板1の上にメタル配線4が作製され、この基板上に絶縁膜2が設けられている。絶縁膜2にはメタル配線4の一部が露出するように開口部が設けられており、開口部を覆うように電極メタル5が成膜されている。突起3の上面にも電極メタル5が設けられている。ICチップ8には接続用のバンプ7が形成され、熱硬化性樹脂6により、基板1とICチップ8が接着され、電極メタル5とバンプ7が電気導通する。   The display device of the present invention includes a display element configured using a substrate on which an IC chip is mounted. A metal wiring is formed on the substrate constituting the display element, and an insulating film is formed on the substrate so that a part of the metal wiring is exposed from the opening. An electrode metal is formed in the opening of the insulating film. The opening is provided with a protrusion, and the electrode metal is formed so as to cover the protrusion. When the bump of the IC chip and the electrode metal of the protrusion come into contact with each other, the IC chip and the metal wiring are electrically connected. FIG. 1 schematically shows a cross-sectional state in which an IC chip is mounted on a substrate of a display element. A metal wiring 4 is formed on the substrate 1, and an insulating film 2 is provided on the substrate. The insulating film 2 is provided with an opening so that a part of the metal wiring 4 is exposed, and an electrode metal 5 is formed so as to cover the opening. An electrode metal 5 is also provided on the upper surface of the protrusion 3. A bump 7 for connection is formed on the IC chip 8, the substrate 1 and the IC chip 8 are bonded by the thermosetting resin 6, and the electrode metal 5 and the bump 7 are electrically connected.

ここで、突起を絶縁膜と同一の材料により形成することにより、突起形成工程を追加する必要がない。   Here, since the protrusion is formed of the same material as the insulating film, it is not necessary to add a protrusion forming step.

また、本発明の表示装置の製造方法は、基板上に金属配線を形成する工程と、前記基板上に前記金属配線を覆うように絶縁膜を形成する工程と、前記金属配線の一部が露出するように前記絶縁膜に開口部を設け、前記開口部に突起を形成する工程と、前記開口部の表面に電極メタルを成膜し、前記突起の表面に前記電極メタルを形成する工程と、前記開口部にICチップのバンプを位置合わせし、前記バンプと前記突起の電極メタルを接触させることにより、前記ICチップと前記金属配線を電気的に接続する工程と、前記ICチップが実装された基板を用いて表示素子を作製する工程を含んでいる。そして、突起を、絶縁膜をエッチング処理して開口部を形成する際に、同時に形成することとした。   The method for manufacturing a display device of the present invention includes a step of forming a metal wiring on a substrate, a step of forming an insulating film on the substrate so as to cover the metal wiring, and a part of the metal wiring is exposed. Forming an opening in the insulating film and forming a protrusion on the opening; forming an electrode metal on the surface of the opening; and forming the electrode metal on the surface of the protrusion; A step of electrically connecting the IC chip and the metal wiring by aligning a bump of the IC chip in the opening and bringing the electrode metal of the bump into contact with the bump, and the IC chip is mounted A step of manufacturing a display element using the substrate is included. The protrusions are formed at the same time when the insulating film is etched to form the openings.

以下、図面を参照して、本発明の実施例について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

本実施例の液晶表示装置は、絶縁膜のパターニングプロセスで形成させた突起と、突起表面に電極メタルを設けた構造である。すなわち、本実施例の液晶表示装置は、金属配線が形成されたTFT基板と、TFT基板に成膜された絶縁膜と、絶縁膜に形成された開口部を成膜する電極メタルと、TFT基板と電気的に接続する駆動用ICを備えている。さらに、駆動用ICとの接続部となる開口部には、絶縁膜と同一の材料により形成された突起が設けられ、この突起は電極メタルにより成膜される。この突起に設けられた電極メタルと駆動用ICのバンプとが導通することにより、TFT基板に駆動用ICが電気的に接続され、本発明の液晶表示装置が構成される。   The liquid crystal display device of this example has a structure in which a protrusion formed by a patterning process of an insulating film and an electrode metal are provided on the surface of the protrusion. That is, the liquid crystal display device of this example includes a TFT substrate on which metal wiring is formed, an insulating film formed on the TFT substrate, an electrode metal for forming an opening formed in the insulating film, and the TFT substrate. And a driving IC that is electrically connected to each other. Further, a projection made of the same material as the insulating film is provided in the opening serving as a connection portion with the driving IC, and this projection is formed by electrode metal. When the electrode metal provided on the protrusion is electrically connected to the bump of the driving IC, the driving IC is electrically connected to the TFT substrate, and the liquid crystal display device of the present invention is configured.

本実施例では、液晶表示装置に用いられる液晶表示素子のアレイ基板製造、特に実装部分の製造過程と、COG接続について図2に基づいて説明する。図2Aで示したガラスからなる透明基板1の上に、ゲート線やソース線のメタル配線4が成膜される。メタル配線はクロム、モリブデン、アルミなどの異なる金属が積層される(図2B)。次に、この基板上に絶縁膜2が成膜される(図2C)。この絶縁膜2に接続用の開口部が形成される。この時、フォトマスクを用いたドライエッチングにより開口部が形成されるが、フォトマスクのパターンにより突起形状に絶縁膜(突起3)が残るようにする(図2D)。次に、ITOからなる電極メタル5を成膜する(図2E)。電極メタル5は突起3の表面にも成膜する。以上、図2Aから図2EがTFTアレイ基板の実装部分である電極パッドの製造プロセスである。   In this embodiment, manufacturing of an array substrate of a liquid crystal display element used in a liquid crystal display device, particularly a manufacturing process of a mounting portion and COG connection will be described with reference to FIG. On the transparent substrate 1 made of glass shown in FIG. 2A, a metal wiring 4 of a gate line or a source line is formed. The metal wiring is laminated with different metals such as chromium, molybdenum, and aluminum (FIG. 2B). Next, the insulating film 2 is formed on this substrate (FIG. 2C). An opening for connection is formed in the insulating film 2. At this time, the opening is formed by dry etching using a photomask, but the insulating film (protrusion 3) is left in the shape of the protrusion by the pattern of the photomask (FIG. 2D). Next, an electrode metal 5 made of ITO is formed (FIG. 2E). The electrode metal 5 is also formed on the surface of the protrusion 3. 2A to 2E are the manufacturing processes of the electrode pad that is the mounting portion of the TFT array substrate.

次に駆動ICチップとの接続について説明する。電極メタル5上に、熱硬化性樹脂6を貼り付ける(図2F)。駆動ICチップ8が熱圧着されると突起3が形状変形して潰れ、バンプ7と突起3が電極メタル5を介して接触し、電気導通される。そして、熱硬化接着剤6によりTFTアレイ基板と駆動ICチップ8が固着される。   Next, connection with the driving IC chip will be described. A thermosetting resin 6 is stuck on the electrode metal 5 (FIG. 2F). When the driving IC chip 8 is thermocompression bonded, the protrusion 3 is deformed and crushed, and the bump 7 and the protrusion 3 come into contact with each other through the electrode metal 5 and are electrically connected. Then, the TFT array substrate and the driving IC chip 8 are fixed by the thermosetting adhesive 6.

突起3は電極メタル5上に柱状に形成する。密度は、駆動ICチップ8の圧着時にバンプ7での潰れ易さを考え、突起3の上面の総面積が電極パッドの底面積の2〜20パーセントになるように設定した。絶縁膜2はアクリル系樹脂をスピンナーで塗布後、紫外線と加熱により成膜している。成膜後は透明薄膜である。絶縁膜2の厚さは1から4μmである。電極メタル5の厚さは、0.05〜0.2μmである。熱硬化性樹脂6はテープ状であり厚さは20μmである。   The protrusion 3 is formed in a column shape on the electrode metal 5. The density was set so that the total area of the upper surface of the protrusion 3 was 2 to 20 percent of the bottom area of the electrode pad, considering the ease of crushing by the bumps 7 when the driving IC chip 8 was pressed. The insulating film 2 is formed by applying an acrylic resin with a spinner and then ultraviolet rays and heating. After film formation, it is a transparent thin film. The thickness of the insulating film 2 is 1 to 4 μm. The electrode metal 5 has a thickness of 0.05 to 0.2 μm. The thermosetting resin 6 has a tape shape and a thickness of 20 μm.

図9は、実施例1で説明したCOG接続をTFTアレイ基板上から見た図で、駆動ICチップのバンプピッチが狭い場合を表している。図中5は電極メタル、4はメタル配線、10は接続用の開口部、11は接続用の開口部の底面、3は絶縁膜をエッチング処理し形成した突起で表面は電極メタル5で覆われている。   FIG. 9 is a view of the COG connection described in the first embodiment as viewed from above the TFT array substrate, and shows a case where the bump pitch of the drive IC chip is narrow. In the figure, 5 is an electrode metal, 4 is a metal wiring, 10 is an opening for connection, 11 is a bottom surface of the connection opening, 3 is a protrusion formed by etching an insulating film, and the surface is covered with the electrode metal 5. ing.

図10に図9中の線C−C’の断面図を示す。透明基板1の上にメタル配線4が形成され、絶縁膜2の開口部に突起3が形成され、電極メタル5が絶縁膜の開口部を覆うように成膜されている。突起3は直径5μmの円柱で先端は丸くなっており突起は半球形状である。さらに、突起3の表面は電極メタル5で覆われている。駆動ICチップ8には、接続用のバンプ7が形成され、熱硬化性樹脂6により、TFTアレイ基板と駆動ICチップ8が接着、固定されている。メタル配線4、電極メタル5、駆動ICチップのバンプ7は電気導通がとれている。本実施例では、駆動ICチップのバンプピッチが狭いが、図8で発生した導電性微粒子33の凝集は発生しないので、電極メタル間での短絡は発生しない。   FIG. 10 is a sectional view taken along line C-C ′ in FIG. 9. A metal wiring 4 is formed on the transparent substrate 1, a protrusion 3 is formed in the opening of the insulating film 2, and an electrode metal 5 is formed so as to cover the opening of the insulating film. The protrusion 3 is a cylinder having a diameter of 5 μm, the tip is rounded, and the protrusion is hemispherical. Further, the surface of the protrusion 3 is covered with the electrode metal 5. A bump 7 for connection is formed on the drive IC chip 8, and the TFT array substrate and the drive IC chip 8 are bonded and fixed by a thermosetting resin 6. The metal wiring 4, the electrode metal 5, and the bumps 7 of the driving IC chip are electrically connected. In this embodiment, the bump pitch of the driving IC chip is narrow, but the aggregation of the conductive fine particles 33 generated in FIG. 8 does not occur, so that no short circuit occurs between the electrode metals.

図11は、電極あるいはバンプが細長い矩形形状で千鳥配列された駆動ICチップをCOG実装する場合の、TFTアレイ基板中の電極パッドを部分的に表す模式図である。図中5は電極メタル、4はメタル配線、10は接続用の開口部、11は接続用の開口部の底面、3は絶縁膜をエッチング処理し形成された突起で表面は電極メタルで覆われている。L1は絶縁膜中の開口部の底面の縦方向寸法で85μm、W1は横方向寸法で16μmであり、駆動ICチップのバンプサイズと同じである。W2は隣り合う電極メタル間距離で4μmである。突起3は直径4μmの半円球状である。図は一つの電極パッドあたり5個の突起であるが、3個以上10個以下であれば、駆動ICバンプと電極メタルの導通抵抗は安定して得られる。   FIG. 11 is a schematic view partially showing electrode pads in a TFT array substrate when COG mounting is performed on a drive IC chip in which electrodes or bumps are elongated and arranged in a staggered rectangular shape. In the figure, 5 is an electrode metal, 4 is a metal wiring, 10 is a connection opening, 11 is a bottom surface of the connection opening, 3 is a protrusion formed by etching the insulating film, and the surface is covered with the electrode metal. ing. L1 is 85 μm in the vertical dimension of the bottom surface of the opening in the insulating film, and W1 is 16 μm in the horizontal dimension, which is the same as the bump size of the driving IC chip. W2 is the distance between adjacent electrode metals and is 4 μm. The protrusion 3 has a semispherical shape with a diameter of 4 μm. Although the figure shows five protrusions per electrode pad, the conduction resistance between the drive IC bump and the electrode metal can be stably obtained if the number is 3 or more and 10 or less.

図12は、本実施例のTFTアレイ基板中の電極パッド部分の模式図であり、駆動ICドライバの入力部分である。図中5は電極メタル、4はメタル配線、10は接続用の開口部、11は接続用の開口部の底面、3は絶縁膜をエッチング処理しできた突起で表面は電極メタルで覆われている。L2は絶縁膜中の開口部の底面の縦方向寸法で50μm、W3は横方向寸法で50μmであり、駆動ICチップのバンプサイズと同じである。W4は隣り合う電極メタル間距離で4μmである。突起3は直径4μmの半円球状である。図は一つの電極パッドあたり12個の突起であるが、5個以上12個以下であれば、駆動ICバンプと電極メタルの導通抵抗は安定して得られた。図11中の突起3と図12中の突起3は、サイズと形は同一にする必要はない。特にメタル配線の膜厚に違いがある場合には、突起3の高さを変えることによりメタル配線の厚さ違い分を吸収し、導通抵抗を安定させることができる。   FIG. 12 is a schematic diagram of an electrode pad portion in the TFT array substrate of the present embodiment, which is an input portion of a driving IC driver. In the figure, 5 is an electrode metal, 4 is a metal wiring, 10 is an opening for connection, 11 is a bottom surface of the connection opening, 3 is a protrusion that has been etched in the insulating film, and the surface is covered with the electrode metal. Yes. L2 is 50 μm in the vertical dimension of the bottom surface of the opening in the insulating film, and W3 is 50 μm in the horizontal dimension, which is the same as the bump size of the driving IC chip. W4 is the distance between adjacent electrode metals and is 4 μm. The protrusion 3 has a semispherical shape with a diameter of 4 μm. Although the figure shows 12 protrusions per electrode pad, the conduction resistance between the driving IC bump and the electrode metal was stably obtained when the number was 5 or more and 12 or less. The protrusion 3 in FIG. 11 and the protrusion 3 in FIG. 12 need not be the same size and shape. In particular, when there is a difference in the thickness of the metal wiring, the difference in thickness of the metal wiring can be absorbed by changing the height of the protrusion 3, and the conduction resistance can be stabilized.

図13は液晶表示素子のTFTアレイ基板に駆動ICチップが実装された状態の断面図である。透明基板1の上に、無機絶縁膜2bと有機絶縁膜2aが成膜されている。突起3は無機絶縁膜2bと有機絶縁膜2aの積層構造である。透明基板1には、ゲート線やソース線のメタル配線4、電極メタル5が成膜され、液晶表示素子のTFTアレイ基板の実装部分が構成されている。駆動ICチップ8には、接続用のバンプ7が形成され、熱硬化性樹脂6により、TFTアレイ基板と駆動ICチップが接着され、電極メタル5とバンプ7が電気導通される。無機絶縁膜2bは厚さが0.1から0.8μmのシリコン膜か多結晶シリコン膜である。無機膜のみで突起3を形成すると、駆動ICチップのバンプがTFTアレイへ圧着される際、突起が潰れにくくなり、導通不良の原因になってしまう。無機膜上に有機膜を成膜すると、無機膜より有機膜の硬度が低いため、突起中の有機膜が潰れ、導通が取りやすくなる。また突起を形成するために絶縁膜は1μm以上の厚さが必要であるが、無機膜はスパッタ法で成膜されるため、1μmの厚さに成膜するためにはコストがアップしてしまう。さらに無機膜と有機膜の積層構造とすることにより絶縁膜としての絶縁特性を高めることができる。図13の様に無機膜と有機膜を積層させる構成により、導通抵抗を安定させることができる。   FIG. 13 is a cross-sectional view of a state in which a driving IC chip is mounted on a TFT array substrate of a liquid crystal display element. On the transparent substrate 1, an inorganic insulating film 2b and an organic insulating film 2a are formed. The protrusion 3 has a laminated structure of an inorganic insulating film 2b and an organic insulating film 2a. On the transparent substrate 1, metal wiring 4 and electrode metal 5 for gate lines and source lines are formed, and a mounting portion of the TFT array substrate of the liquid crystal display element is configured. Bumps 7 for connection are formed on the drive IC chip 8, the TFT array substrate and the drive IC chip are bonded by the thermosetting resin 6, and the electrode metal 5 and the bumps 7 are electrically connected. The inorganic insulating film 2b is a silicon film or a polycrystalline silicon film having a thickness of 0.1 to 0.8 μm. If the protrusions 3 are formed using only the inorganic film, the protrusions are not easily crushed when the bumps of the driving IC chip are pressure-bonded to the TFT array, causing a conduction failure. When an organic film is formed on the inorganic film, the organic film has a lower hardness than the inorganic film, so that the organic film in the protrusions is crushed and it is easy to obtain conduction. In order to form the protrusions, the insulating film needs to have a thickness of 1 μm or more. However, since the inorganic film is formed by sputtering, the cost increases to form a thickness of 1 μm. . Furthermore, the insulating characteristic as an insulating film can be improved by using a laminated structure of an inorganic film and an organic film. The conduction resistance can be stabilized by the structure in which the inorganic film and the organic film are laminated as shown in FIG.

図14は液晶表示素子のTFTアレイ基板に駆動ICチップが実装された状態の断面図である。透明基板1の上に、有機絶縁膜2aが成膜されている。3は突起である。ゲート線やソース線のメタル配線4、電極メタル5が成膜され、液晶表示素子のTFTアレイ基板の実装部分が構成されている。駆動ICチップ8には、接続用のバンプ7が形成されている。TFTアレイ基板と駆動ICチップが接着剤12により接着される。これにより電極メタル5とバンプ7が電気導通される。接着剤12はエポキシ系あるいはシリコン系熱硬化タイプでも紫外線硬化タイプでも駆動ICチップとTFTアレイ基板が固定されればどちらでもよい。図14の様に簡単な構成により、導通抵抗を安定させることができる。   FIG. 14 is a cross-sectional view of a state in which a driving IC chip is mounted on a TFT array substrate of a liquid crystal display element. An organic insulating film 2 a is formed on the transparent substrate 1. 3 is a protrusion. A metal wiring 4 and an electrode metal 5 for gate lines and source lines are formed to constitute a mounting portion of a TFT array substrate of a liquid crystal display element. A bump 7 for connection is formed on the drive IC chip 8. The TFT array substrate and the driving IC chip are bonded by the adhesive 12. Thereby, the electrode metal 5 and the bump 7 are electrically connected. The adhesive 12 may be either an epoxy-based or silicon-based thermosetting type or an ultraviolet curing type as long as the driving IC chip and the TFT array substrate are fixed. The conduction resistance can be stabilized with a simple configuration as shown in FIG.

導電性微粒子を使用しないCOG実装方法なので、バンプピッチの小さな駆動ICチップ実装において、歩留りなどの生産性改善、材料費のコストダウンに効果があり、あらゆる液晶表示装置に適応できる。   Since it is a COG mounting method that does not use conductive fine particles, the mounting of a driving IC chip with a small bump pitch is effective in improving the productivity such as yield and reducing the material cost, and can be applied to any liquid crystal display device.

1 透明基板
2 絶縁膜
3 突起
4 メタル配線
5 電極メタル
6 熱硬化性樹脂
7 バンプ
8 駆動ICチップ
9 導電性微粒子
10 接続用の開口部
11 接続用の開口部の底面
12 接着剤
DESCRIPTION OF SYMBOLS 1 Transparent substrate 2 Insulating film 3 Protrusion 4 Metal wiring 5 Electrode metal 6 Thermosetting resin 7 Bump 8 Drive IC chip 9 Conductive fine particle 10 Opening for connection 11 Bottom surface of opening for connection 12 Adhesive

Claims (9)

表示素子を構成するとともに、金属配線が形成された基板と、
前記金属配線の一部が開口部から露出するように前記基板上に成膜された絶縁膜と、
前記絶縁膜の開口部に成膜された電極メタルと、
前記開口部の電極メタルと接続するバンプを有するICチップと、を備え、
前記開口部には突起が設けられ、前記電極メタルは前記突起を覆うように成膜され、
前記バンプと前記突起の電極メタルが接触することにより、前記ICチップが前記金属配線に電気的に接続されることを特徴とする表示装置。
A substrate on which metal wiring is formed while constituting a display element;
An insulating film formed on the substrate such that a part of the metal wiring is exposed from the opening;
An electrode metal formed in the opening of the insulating film;
An IC chip having a bump connected to the electrode metal of the opening,
The opening is provided with a protrusion, and the electrode metal is formed to cover the protrusion,
The display device characterized in that the IC chip is electrically connected to the metal wiring when the bump and the electrode metal of the protrusion are in contact with each other.
前記突起が前記絶縁膜と同一の材料により形成されたことを特徴とする請求項1に記載の表示装置。   The display device according to claim 1, wherein the protrusion is formed of the same material as the insulating film. 前記開口部の一つあたりに前記突起が3個以上12個以下設けられていることを特徴とする請求項1または2に記載の表示装置。   3. The display device according to claim 1, wherein 3 or more and 12 or less of the protrusions are provided per one of the openings. 前記突起は、直径が4μm以上5μm以下の円柱または半球形状であることを特徴とする請求項1または2に記載の表示装置。   The display device according to claim 1, wherein the protrusion has a cylindrical or hemispherical shape with a diameter of 4 μm to 5 μm. 前記開口部に設けられる前記突起の上面の総面積は、前記開口部の底面積の2〜20%であることを特徴とする請求項1〜4のいずれか一項に記載の表示装置。   5. The display device according to claim 1, wherein a total area of an upper surface of the protrusion provided in the opening is 2 to 20% of a bottom area of the opening. 前記絶縁膜は1μm以上4μm以下の有機膜であることを特徴とする請求項1〜5のいずれか一項に記載の表示装置。   The display device according to claim 1, wherein the insulating film is an organic film having a thickness of 1 μm to 4 μm. 前記有機膜は、有機膜と無機膜の積層構造であることを特徴とする請求項6に記載の表示装置。   The display device according to claim 6, wherein the organic film has a laminated structure of an organic film and an inorganic film. 基板上に金属配線を形成する工程と、
前記基板上に前記金属配線を覆うように絶縁膜を形成する工程と、
前記金属配線の一部が露出するように前記絶縁膜に開口部を設け、前記開口部に突起を形成する工程と、
前記開口部の表面に電極メタルを成膜し、前記突起の表面に前記電極メタルを形成する工程と、
前記開口部にICチップのバンプを位置合わせし、前記バンプと前記突起の電極メタルを接触させることにより、前記ICチップと前記金属配線を電気的に接続する工程と、
前記ICチップが実装された基板を用いて表示素子を作製する工程と、を含む表示装置の製造方法。
Forming metal wiring on the substrate;
Forming an insulating film on the substrate so as to cover the metal wiring;
Providing an opening in the insulating film so that a part of the metal wiring is exposed, and forming a protrusion in the opening;
Forming an electrode metal on the surface of the opening, and forming the electrode metal on the surface of the protrusion;
A step of electrically connecting the IC chip and the metal wiring by aligning the bump of the IC chip with the opening and bringing the bump and the electrode metal of the protrusion into contact;
Manufacturing a display element using a substrate on which the IC chip is mounted.
前記突起は、前記絶縁膜をエッチング処理することにより、前記開口部と同時に形成されることを特徴とする請求項8に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 8, wherein the protrusion is formed simultaneously with the opening by etching the insulating film.
JP2009035516A 2009-02-18 2009-02-18 Display and manufacturing method thereof Pending JP2010191200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009035516A JP2010191200A (en) 2009-02-18 2009-02-18 Display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009035516A JP2010191200A (en) 2009-02-18 2009-02-18 Display and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2010191200A true JP2010191200A (en) 2010-09-02

Family

ID=42817299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009035516A Pending JP2010191200A (en) 2009-02-18 2009-02-18 Display and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2010191200A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047661A1 (en) * 2011-09-30 2013-04-04 京セラ株式会社 Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047661A1 (en) * 2011-09-30 2013-04-04 京セラ株式会社 Display device
JP5653530B2 (en) * 2011-09-30 2015-01-14 京セラ株式会社 Display device
US9465267B2 (en) 2011-09-30 2016-10-11 Kyocera Corporation Display device

Similar Documents

Publication Publication Date Title
US7403256B2 (en) Flat panel display and drive chip thereof
JP4155289B2 (en) Electro-optical device and electronic apparatus
WO2012121113A1 (en) Electronic circuit substrate, display device, and wiring substrate
JP2006060211A (en) Tape wiring board, semiconductor chip package comprising tape wiring board, and liquid crystal display including the semiconductor chip package
US20120292761A1 (en) Bonding pad structure and integrated circuit comprising a plurality of bonding pad structures
CN113721398B (en) Display device and electronic apparatus
CN113193017B (en) Display panel and display device
JP2004214374A (en) Semiconductor device and liquid-crystal display panel
US20080090314A1 (en) Semiconductor device and manufacturing method of the same
JP2009054833A (en) Ectronic device and its manufacturing emthod, electrooptical device, and electronic device
US9607960B1 (en) Bonding structure and flexible device
WO2021103352A1 (en) Display apparatus
CN108845465B (en) Fan-out wiring structure of display panel and manufacturing method thereof
JP2008256825A (en) Display device
JP4554983B2 (en) Liquid crystal display
JP2010191200A (en) Display and manufacturing method thereof
JP2009295857A (en) Connecting structure of ic chip and external wiring, and ic chip
JP2008203484A (en) Electrooptical device, package structure for flexible circuit board, and electronic equipment
JP4067502B2 (en) Semiconductor device, mounting structure of semiconductor device, electronic apparatus including the same, and display device
JP5257154B2 (en) Electronic device, electro-optical device and board connection structure
TWI276212B (en) Electric connecting pad structure
JP2008065135A (en) Display device
KR20070007636A (en) Semiconductor device for chip on glass and liquid crystal display including the same
JP2000208178A (en) Semiconductor application device and its production
JP2011233624A (en) Semiconductor element and electronic apparatus including the semiconductor element