JP2010177601A - 表示装置 - Google Patents

Abstract

【課題】表示パネルに加えられた圧力に応じて表示画素の内部のノードの状態を変化させる。
【解決手段】封止基板１１１の一方の主面に接して可変素子カソード側電極１１２が配置され、画素基板１１３の一方の主面に表示画素２１が形成される。表示画素２１は、有機ＥＬ素子ＯＥＬと、可変素子カソード側電極１１２と可変素子アノード側電極１１８によって構成される可変素子Ｅｖ２１と、キャパシタ電極Ｃｓ２１と有機ＥＬ素子ＯＥＬのアノード電極１２１によって構成され、表示信号または表示信号が変調された信号に応じた電位を保持するキャパシタと、駆動電流を有機ＥＬ素子ＯＥＬに供給する発光駆動トランジスタＴ２３とを備える。可変素子Ｅｖ２１は、表示パネル（封止基板１１１の他方の主面）に加えられた圧力に応じて物理パラメータ（容量値または抵抗値）が変化して表示信号を変調し、キャパシタによって保持される電位を変化させる。
【選択図】図２６

Description

本発明は、表示装置に関する。

有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置の表示パネルには、自己発光型の発光素子である有機ＥＬ素子を含む表示画素がマトリクス状に配置されている。有機ＥＬ表示装置は自己発光型であるため、ブラウン管と同等なコントラストの高い画像を表示することができる。

また、有機ＥＬ表示装置の表示パネルの上にタッチパネルが配置された表示装置が知られている（例えば、特許文献１参照）。

特開平１０−９１３４２号公報

有機ＥＬ表示装置の表示パネルの上に位置を入力するためのタッチパネルを積層して配置すると、タッチパネルで光が反射されることがあるため、表示された画像のコントラストが低下する。
また、タッチパネル上で指定された位置を検出するための回路を表示パネルとは別に設ける必要があるため、実装面積が増大する。

そこで、位置を入力するためのタッチパネル機能を表示パネルと一体的に作り込むことが考えられる。

しかし、有機ＥＬ表示装置で用いられている表示画素では、表示パネルに圧力が加えられても内部のノードの状態（電圧や電流）は変化しない。このため、表示画素の内部の状態を測定しても圧力が加えられている表示パネル上の位置を検出することはできない。

本発明の目的は、表示パネルに加えられた圧力に応じて表示画素の内部のノードの状態（電圧や電流）が変化する表示装置を提供することである。

本発明の表示装置は、一方の主面に接して第１の電極が配置された封止基板と、
一方の主面が前記封止基板の一方の主面に対向するように配置され、当該一方の主面に複数の表示画素が形成された画素基板と、
を備え、
各前記表示画素は、
駆動電流を供給されて発光する発光素子と、
画像データを表示するための表示信号を入力する信号入力部と、
前記第１の電極と、前記第１の電極に対向するように配置された第２の電極とによって構成され、前記封止基板の他方の主面または前記画素基板の他方の主面に加えられた圧力に応じて物理パラメータが変化し、当該物理パラメータの変化により前記表示信号に応じた電位を変調する可変素子と、
前記表示信号または前記表示信号が変調された信号に応じた電位を保持するキャパシタと、
前記キャパシタによって保持されている電位に対応する駆動電流を前記発光素子に供給する発光素子駆動部と、
を有する、
ことを特徴とする。

好ましくは、前記信号入力部は、所定の期間に前記表示信号を入力し、
前記可変素子は、外部から加えられる圧力に応じて前記物理パラメータとして容量値または抵抗値が変化し、前記所定の期間に前記キャパシタを含む回路と並列回路を構成することによって前記表示信号に応じた電位を変調する、
ことを特徴とする。

好ましくは、本発明の表示装置は、行方向に並んだ前記表示画素に接続された複数の走査ラインと電源ライン、及び列方向に並んだ前記表示画素に接続された複数のデータラインを備え、前記画素基板に形成された表示パネルと、
前記各走査ラインに走査信号を供給することによって当該走査ラインに接続されている前記各表示画素を選択し、前記各データラインに前記表示信号を供給し、前記各電源ラインに所定の基準電圧と所定の電源電圧を供給することによって選択されている前記各表示画素を駆動する駆動回路と、
を備え、
前記発光素子駆動部は、ゲート電極が前記キャパシタの一方の電極に接続され、ソース電極が前記キャパシタの他方の電極と前記第２の電極とに接続され、ドレイン電極が前記電源ラインに接続された第１のトランジスタを含み、
前記信号入力部は、ゲート電極が前記走査ラインに接続され、ソース電極が前記第１のトランジスタのゲート電極と前記キャパシタの一方の電極とに接続され、ドレイン電極が前記電源ラインと前記第１のトランジスタのドレイン電極とに接続された第２のトランジスタと、ゲート電極が前記走査ラインに接続され、ソース電極が前記データラインに接続され、ドレイン電極が前記キャパシタの他方の電極と前記第２の電極と前記第１のトランジスタのソース電極とに接続された第３のトランジスタとを含み、
前記第１の電極に前記所定の基準電圧が印加され、
前記発光素子は、アノード電極が前記第１のトランジスタのソース電極と前記第３のトランジスタのドレイン電極と前記キャパシタの他方の電極と前記第２の電極に接続され、カソード電極に前記所定の基準電圧が印加される、
ことを特徴とする。

好ましくは、本発明の表示装置は、前記第１のトランジスタを覆うように形成された隔壁と、
前記隔壁を貫通し、導電性を有するコンタクト部と、
を備え、
前記第２の電極は、前記隔壁の前記封止基板に対向する面に形成されており、前記コンタクト部を介して前記第１のトランジスタのソース電極または前記第３のトランジスタのドレイン電極の何れか一方に接続される、
ことを特徴とする。

好ましくは、本発明の表示装置は、前記第１のトランジスタの少なくとも一部と前記第３のトランジスタの少なくとも一部とを覆うように形成された絶縁膜を備え、
前記第１のトランジスタのソース電極または前記第３のトランジスタのドレイン電極の何れか一方は、露出されており、前記第２の電極として機能する、
ことを特徴とする。

好ましくは、本発明の表示装置は、前記第１のトランジスタと前記第３のトランジスタのソース電極を覆うように形成された絶縁膜と、
前記絶縁膜の前記封止基板に対向する面に形成され、導電性材料からなり、前記第１のトランジスタのソース電極または前記第３のトランジスタのドレイン電極の何れか一方に電気的に接続されて、前記第２の電極として機能する導電体層と、
を備えることを特徴とする。

また、本発明の表示装置は、行方向に並んだ前記表示画素に接続された複数の走査ラインと電源ライン、及び列方向に並んだ前記表示画素に接続された複数のデータラインを備え、前記画素基板に形成された表示パネルと、
前記各走査ラインに走査信号を供給することによって当該走査ラインに接続されている前記各表示画素を選択し、前記各データラインに前記表示信号を供給し、前記各電源ラインに所定の電源電圧を供給することによって選択されている前記各表示画素を駆動する駆動回路と、
を備え、
前記発光素子駆動部は、ゲート電極が前記キャパシタの一方の電極と前記第２の電極に接続され、ソース電極が前記キャパシタの他方の電極に接続され、ドレイン電極が前記電源ラインに接続された第１のトランジスタを含み、
前記信号入力部は、ゲート電極が前記走査ラインに接続され、ソース電極が前記データラインに接続され、ドレイン電極が前記第１のトランジスタのゲート電極と前記キャパシタの一方の電極と前記第２の電極とに接続された第２のトランジスタを含み、
前記第１の電極に所定の基準電圧が印加され、
前記発光素子は、アノード電極が前記第１のトランジスタのソース電極と前記キャパシタの他方の電極に接続され、カソード電極に前記所定の基準電圧が印加される、
ことを特徴とする。

好ましくは、本発明の表示装置は、前記第１のトランジスタを覆うように形成された隔壁と、
前記隔壁を貫通し、導電性を有するコンタクト部と、
を備え、
前記第２の電極は、前記隔壁の前記封止基板に対向する面に形成されており、前記コンタクト部を介して前記第１のトランジスタのゲート電極に接続される、
ことを特徴とする。

好ましくは、本発明の表示装置は、前記第２のトランジスタを覆うように形成された隔壁と、
前記隔壁を貫通し、導電性を有するコンタクト部と、
を備え、
前記第２の電極は、前記隔壁の前記封止基板に対向する面に形成されており、前記コンタクト部を介して前記第２のトランジスタのドレイン電極に接続される、
ことを特徴とする。

好ましくは、本発明の表示装置は、前記第１のトランジスタと前記第２のトランジスタのソース電極を覆うように形成された絶縁膜を備え、
前記第２のトランジスタのドレイン電極は、露出されており、前記第２の電極として機能する、
ことを特徴とする。

好ましくは、本発明の表示装置は、前記第１のトランジスタと前記第２のトランジスタのソース電極を覆うように形成された絶縁膜と、
前記絶縁膜の前記封止基板に対向する面に形成され、導電性材料からなり、前記第２のトランジスタのドレイン電極に電気的に接続されて、前記第２の電極として機能する導電体層と、
を備えることを特徴とする。

好ましくは、本発明の表示装置は、隣接する少なくとも２つの所定の数の前記表示画素に含まれる前記第２の電極が相互に接続されており、相互に接続された前記第２の電極に対応する前記所定の数の表示画素の中の１個の前記表示画素にのみ前記コンタクト部が設けられている、
ことを特徴とする。

好ましくは、本発明の表示装置は、導電性を有しない絶縁性微粒子と当該絶縁性微粒子よりも小さい導電性を有する導電性微粒子とが、前記第１の電極と前記第２の電極の間に配置されている、
ことを特徴とする

好ましくは、本発明の表示装置は、導電性を有する突起部が前記第１の電極の前記第２の電極と対向する側に設けられている、
ことを特徴とする。

本発明によれば、表示パネルに加えられた圧力に応じて表示画素の内部のノードの状態（電圧や電流）を変化させることができる。

本発明の第１の実施形態に係る有機ＥＬ表示装置の一例を示す図である。 走査ラインに順次出力される走査パルスと電源ラインに順次出力される電圧の一例を示す図である。 本発明の第１の実施形態に係るデータドライバの構成の一例を示す図である。 本発明の第１の実施形態に係る画素駆動回路とデータドライバの構成の一例を示す図である。 本発明の第１の実施形態に係る画素駆動回路の各部の電圧または電流の一例を示す図である。 選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。 本発明の第１の実施形態に係る画素駆動回路において、可変素子がキャパシタとして機能し始めた場合の画素駆動回路の各部の電圧または電流の一例を示す図である。 本発明の第１の実施形態に係る画素駆動回路において、可変素子がキャパシタとして機能しているときの要部の等価回路を示す図である。 可変素子がキャパシタとして機能し始めた場合に、選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。 本発明の第１の実施形態に係る画素駆動回路において、可変素子の容量値が更に増加した場合の画素駆動回路の各部の電圧または電流の一例を示す図である。 可変素子の容量値が更に増加した場合に、選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。 可変素子の抵抗が極めて小さくなった場合に、選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。 本発明の第１の実施形態に係る画素駆動回路において、可変素子の抵抗が極めて小さくなった場合の画素駆動回路の各部の電圧または電流の一例を示す図である。 本発明の第２の実施形態に係る有機ＥＬ表示装置の一例を示す図である。 本発明の第２の実施形態に係る画素駆動回路とデータドライバの構成の一例を示す図である。 走査ラインに順次出力される走査パルスと電源ラインに出力される電圧の一例を示す図である。 本発明の第２の実施形態に係る画素駆動回路の各部の電圧または電流の一例を示す図である。 選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。 本発明の第２の実施形態に係る画素駆動回路において、可変素子がキャパシタとして機能し始めた場合の画素駆動回路の各部の電圧または電流の一例を示す図である。 本発明の第２の実施形態に係る画素駆動回路において、可変素子がキャパシタとして機能し始めた場合の要部の等価回路を示す図である。 本発明の第２の実施形態に係る画素駆動回路において、可変素子の容量値が更に増加した場合の画素駆動回路の各部の電圧または電流の一例を示す図である。 可変素子の抵抗が極めて小さくなった場合に、選択期間と発光期間に画素駆動回路を流れる電流の一例を示す図である。 本発明の第２の実施形態に係る画素駆動回路において、可変素子の抵抗が極めて小さくなった場合の画素駆動回路の各部の電圧または電流の一例を示す図である。 本発明の第１の実施形態と第２の実施形態の変形例に係るデータドライバの構成の一例を示す図である。 本発明の第１の実施形態における表示画素の第１の構造における平面図の一例である。 表示画素の第１の構造における、図２５のＡ−Ａ線断面図の一例である。 可変素子アノード側電極の形状の一例を示す図である。 第１の実施形態における表示画素２１の第２の構造における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の第３の構造における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の第４の構造における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の第５の構造における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の第６の構造における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の第７の構造における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の第８の構造における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の第８の構造の変形例における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の構造の第９の構造における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の構造の第１０の構造における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の構造の第１１の構造における、図２５のＡ−Ａ線断面図の一例である。 第１の実施形態における表示画素２１の構造の第１１の構造の変形例における、図２５のＡ−Ａ線断面図の一例である。 第２の実施形態における表示画素２２の第１の構造における平面図の一例である。 第２の実施形態における表示画素２２の第１の構造における図４０のＢ−Ｂ線断面図の一例である。 第２の実施形態における表示画素２２の第２の構造における、図４０のＢ−Ｂ線断面図の一例である。 第２の実施形態における表示画素２２の第３の構造における、図４０のＢ−Ｂ線断面図の一例である。 第２の実施形態における表示画素２２の第４の構造における、図４０のＢ−Ｂ線断面図の一例である。 複数の表示画素の可変素子アノード側電極が接続された第１の例を示す図である。 複数の表示画素の可変素子アノード側電極が接続された第２の例を示す図である。 複数の表示画素の可変素子アノード側電極が接続された第３の例を示す図である。

＜第１の実施形態＞
以下に、本発明の第１の実施形態に係る有機ＥＬ表示装置１ａについて説明する。有機ＥＬ表示装置１ａは、図１に示すように、表示パネル２ａと、走査ドライバ３と、電源ドライバ４ａと、データドライバ５ａと、システムコントローラ６と、表示信号生成回路７とを有している。

表示パネル２ａは、マトリクス状に配置された表示画素２１と、行方向（図１の左右方向）に延びている複数の走査ラインＬｓ１〜Ｌｓｎおよび電源ラインＬｖ１〜Ｌｖｎ、列方向（図１の上下方向）に延びている複数のデータラインＬｄ１〜Ｌｄｍとを有している。電源ラインＬｖ１〜Ｌｖｎはそれぞれ走査ラインＬｓ１〜Ｌｓｎと対をなしており、走査ラインＬｓ１〜Ｌｓｎが接続された表示画素２１に接続されている。

表示画素２１は、走査ラインＬｓ１〜ＬｓｎとデータラインＬｄ１〜Ｌｄｍの交点の近傍に配置されている。
なお、図１は、例えば白黒画像を表示する場合の例である。カラー画像を表示する場合には、ＲＧＢの各色を発する一組の表示画素２１がマトリクス状に配置される。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの色の光を発する表示画素２１を一組として、この組が行方向に繰り返し複数配置されるとともに、列方向に同一色の画素が複数配置される。

走査ドライバ３は、システムコントローラ６から供給される走査制御信号に基づいて、行方向に並んだ表示画素２１を順次選択するための走査パルスを出力する。走査ドライバ３は、図２（Ａ）に示すように、まず選択期間ｔｓの間走査ラインＬｓ１に基準電圧Ｖｓｓ（例えば、接地電位ＧＮＤ＝０Ｖ）より高いハイレベルの電圧Ｖｈｉｇｈ（例えば、＋１５Ｖ）、それ以外の期間（発光期間Ｔｅ）基準電圧Ｖｓｓ以下のローレベルの電圧Ｖｌｏｗ（例えば、−１５Ｖ）となる走査パルスを出力する。この走査パルスによって走査ラインＬｓ１に接続された表示画素２１が選択期間ｔｓの間選択される。次に、走査ドライバ３は、図２（Ｂ）に示すように、次の選択期間ｔｓにハイレベルの電圧Ｖｈｉｇｈとなる走査パルスを走査ラインＬｓ２に出力する。この走査パルスによって走査ラインＬｓ２に接続された表示画素２１が次の選択期間ｔｓの間選択される。そして、走査ドライバ３は、図２（Ｃ）に示すように、更に次の選択期間ｔｓにハイレベルの電圧Ｖｈｉｇｈとなる走査パルスを走査ラインＬｓ３に出力する。この走査パルスによって走査ラインＬｓ３に接続された表示画素２１が更に次の選択期間ｔｓの間選択される。

次いで、走査ドライバ３は、図２（Ｄ）に示すように、走査ラインＬｓ４から走査ラインＬｓｎまで選択期間ｔｓの間ハイレベルの電圧Ｖｈｉｇｈとなる走査パルスを順次出力し、走査ラインＬｓ４〜Ｌｓｎに接続された表示画素２１を順次選択する。

電源ドライバ４ａは、システムコントローラ６から供給される電源制御信号に基づいて、図２（Ｅ）〜（Ｈ）に示すように、電源ラインＬｖ１〜Ｌｖｎとそれぞれ対をなしている走査ラインＬｓ１〜Ｌｓｎに走査パルスが出力されている間、電源ラインＬｖ１〜Ｌｖｎに基準電圧Ｖｓｓ（例えば、接地電位ＧＮＤ＝０Ｖ）を出力し、それ以外の期間、基準電圧Ｖｓｓより高いレベルの電源電圧Ｖｃｃを出力する。

データドライバ５ａは、表示データを表示パネル２ａに表示させるために、図３に示すように、シフトレジスタ回路５１と、データレジスタ回路５２と、データラッチ回路５３と、デジタル電圧／アナログ電圧変換回路（ＤＡＶＣ）５４ａとを有している。
データドライバ５ａは、システムコントローラ６から供給されるデータ制御信号（シフトクロック信号ＣＬＫ、サンプリングスタート信号ＳＴＲ、データラッチ信号ＳＴＢ）等に基づいて、表示データ（Ｄ１〜Ｄｍ）を所定のタイミングで取り込んで保持し、所定のタイミングで表示データ（Ｄ１〜Ｄｍ）に対応する表示信号（階調電圧：−Ｖｄａｔａ）を生成して、各データラインＬｄ１〜Ｌｄｍに出力する。

なお、後述するように、データドライバ５ａは、例えば、人の指やタッチペン等が表示パネル２ａに接触したとき、それらが表示パネル２ａに接触した位置を検出するために、更に、検出用抵抗５５と、ＡＤＣ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）５６ａと、判定回路５７ａとを有している。判定回路５７ａは、人の指等が表示パネル２ａに接触した位置を検出すると、システムコントローラ６に含まれる位置検出回路６１に検出信号を出力する。

シフトレジスタ回路５１は、図示しないシフトレジスタを含んでおり、サンプリングスタート信号ＳＴＲをシフトクロック信号ＣＬＫに基づいて順次シフトしつつシフト信号をデータレジスタ回路５２に供給する。
データレジスタ回路５２は、シフトレジスタ回路５１から供給されるシフト信号のタイミングで表示データＤ１〜Ｄｍを順次取り込む。
データラッチ回路５３は、システムコントローラ６からデータラッチ信号ＳＴＢが供給されると、データレジスタ回路５２に取り込まれている１行分の表示データＤ１〜Ｄｍをラッチして、保持する。
ＤＡＶＣ５４ａは、データラッチ回路５３に保持されている表示データＤ１〜Ｄｍをアナログ電圧の表示信号（負の階調電圧：−Ｖｄ）に変換して、各データラインＬｄ１〜Ｌｄｍに出力する。

走査パルスによって選択されている１行分の表示画素２１は、各表示画素２１が接続されているデータラインＬｄ１〜Ｌｄｍに出力された表示信号を読み込む。表示画素２１に読み込まれた表示信号は、次の画面の表示信号が読み込まれるまで保持され、画像として表示パネル２ａに表示される。

システムコントローラ６は、上述したように、データドライバ５ａにデータ制御信号（シフトクロック信号ＣＬＫ、シフトスタート信号ＳＴＲ、ラッチ信号ＳＴＢ）と表示データＤ１〜Ｄｍを供給する。また、システムコントローラ６は、走査ドライバ３と電源ドライバ４ａにそれぞれ走査制御信号と電源制御信号を供給する。システムコントローラ６は、これらの各制御信号を供給することにより各ドライバを所定のタイミングで動作させ、各表示画素２１に表示信号を読み込ませ、表示パネル２ａに画像を表示させる。

また、システムコントローラ６は、位置検出回路６１を備えている。後述するように、位置検出回路６１は、例えば、人の指やタッチペン等が表示パネル２ａに接触したとき、それらが表示パネル２ａに接触した位置を検出する。位置検出回路６１は、人の指やタッチペンが表示パネル２ａに接触した際に、走査ドライバ３が走査パルスを出力していた走査ラインＬｓ１〜Ｌｓｎと、データドライバ５ａが表示信号を出力していたデータラインＬｄ１〜Ｌｄｍに基づいて、人の指やタッチペン等が表示パネル２ａに接触した位置を特定する。

表示信号生成回路７は、例えば、有機ＥＬ表示装置１ａの外部から供給される画像信号から抽出される表示データを、データドライバ５ａのデータレジスタ回路５２に供給する。ここで、画像信号が、テレビ放送信号（コンポジット映像信号）のように、画像信号の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路７は、表示データを抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ６にタイミング信号を供給する機能を有するものであってもよい。この場合、システムコントローラ６は、表示信号生成回路７から供給されるタイミング信号に基づいて、走査ドライバ３、電源ドライバ４ａ及びデータドライバ５ａにそれぞれ供給する走査制御信号、電源制御信号及びデータ制御信号を生成する。

なお、有機ＥＬ表示装置１ａは本発明の表示装置の一例であり、表示パネル２ａは本発明の表示パネルの一例であり、表示画素２１は本発明の表示画素の一例であり、走査ドライバ３と電源ドライバ４ａとデータドライバ５ａは本発明の駆動回路の一例である。

表示画素２１は、図４に示すように、画素駆動回路２１１と有機ＥＬ素子ＯＥＬとを有している。
画素駆動回路２１１は、第１入力トランジスタＴ２１と、第２入力トランジスタＴ２２と、発光駆動トランジスタＴ２３と、キャパシタＣｓ２と、可変素子Ｅｖ２１とを含む。
第１入力トランジスタＴ２１と第２入力トランジスタＴ２２と発光駆動トランジスタＴ２３は、アモルファスシリコンまたはポリシリコンを用いたｎチャネル型ＴＦＴ（薄膜トランジスタ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）である。
なお、以下では、個々の走査ラインを示す場合、走査ラインＬｓのように、適宜添え字１〜ｎを省略する。電源ラインＬｖとデータラインＬｄについても同様である。

第１入力トランジスタＴ２１は、ゲートが走査ラインＬｓに接続され、ソースがノードＮ２２に接続され、ドレインが電源ラインＬｖと発光駆動トランジスタＴ２３のドレインに接続されている。
第２入力トランジスタＴ２２は、ゲートが走査ラインＬｓに接続され、ソースがデータラインＬｄに接続され、ドレインがノードＮ２１に接続されている。
発光駆動トランジスタＴ２３は、ゲートがノードＮ２２に接続され、ソースがノードＮ２１に接続され、ドレインが電源ラインＬｖと第１入力トランジスタＴ２１のドレインに接続されている。

また、キャパシタＣｓ２は、ノードＮ２２とノードＮ２１の間、すなわち、発光駆動トランジスタＴ２３のゲートとソースの間に接続されている。
可変素子Ｅｖ２１は、一方の電極がノードＮ２１に接続され、他方の電極に基準電圧Ｖｓｓが印加されている。可変素子Ｅｖ２１は、容量値を変化させることができる可変キャパシタとして機能するとともに、抵抗を変化させることができる可変抵抗としても機能する素子である。

有機ＥＬ素子ＯＥＬは、アノード電極と、カソード電極と、これらの電極間に形成された電子注入層、発光層、正孔注入層、等を備える。有機ＥＬ素子ＯＥＬのアノード電極は、ノードＮ２１に接続され、カソード電極には基準電圧Ｖｓｓが印加されている。
有機ＥＬ素子ＯＥＬは、アノード電極からカソード電極に向かって電流が流れると、発光層において正孔注入層から供給された正孔と電子注入層から供給された電子とが再結合することによって発生するエネルギーによって発光する。

データドライバ５ａは、図４に示すように、データラッチ回路５３と、ＤＡＶＣ５４ａと、検出用抵抗５５と、ＡＤＣ５６ａと、判定回路５７ａとを有している。データドライバ５ａは、上述したように、その他に、図３に示したシフトレジスタ回路５１と、データレジスタ回路５２とを有しているが、図４においては省略した。
図４には、データラッチ回路５３と、ＤＡＶＣ５４ａと、検出用抵抗５５と、ＡＤＣ５６ａをそれぞれ１個示してあるが、実際にはこれらはデータラインＬｄ１〜Ｌｄｍの各々に対応して、それぞれｍ個設けられている。
なお、検出用抵抗５５の抵抗値は、例えば数Ω程度の、比較的小さいものであってもよい。この検出用抵抗５５は、抵抗素子としてＤＡＶＣ５４ａとＡＤＣ５６ａとの接続点との間に設けられるものであってもよいし、ＤＡＶＣ５４ａとＡＤＣ５６ａとの接続点との間に設けられている配線の配線抵抗からなるものであってもよい。

本実施形態では、表示データは、デジタル信号である電圧値データＶｄａｔａで指定される。電圧値データＶｄａｔａが例えば８ビットのデジタル信号である場合、有機ＥＬ素子ＯＥＬの発光の階調は２５６階調である。
ＤＡＶＣ５４ａは、データラッチ回路５３から電圧値データＶｄａｔａが供給されると、アナログ電圧である負の階調電圧（−Ｖｄ）に変換し、検出用抵抗５５を介してデータラインＬｄに出力する。負の階調電圧（−Ｖｄ）は検出用抵抗５５で電圧の大きさが減少する。すなわち、検出用抵抗５５による電圧降下分だけ変化した電圧（−Ｖｄ’）がデータラインＬｄに出力される。電圧（−Ｖｄ’）がデータラインＬｄに出力されると、電流Ｉｄが駆動回路２１１からＤＡＶＣ５４ａに流れる。

図５は、画素駆動回路２１１の各部の電圧または電流の一例を示す図である。図５（Ａ）および図５（Ｂ）は、それぞれ走査ラインＬｓおよび電源ラインＬｖの電圧を示す。図５（Ｃ）は、検出用抵抗５５とデータラインＬｄの接続点であるノードＮ２３の電圧を示す。また、図５（Ｄ）は発光駆動トランジスタＴ２３のゲートとソース電極間の電圧Ｖｇｓ（キャパシタＣｓ２の両方の電極間の電圧）を示し、図５（Ｅ）は有機ＥＬ素子ＯＥＬに流れる電流Ｉｏｅｌを示す。
本実施形態の有機ＥＬ表示装置１ａでは、人の指やタッチペン等が表示パネル２ａに接触していないとき、可変素子Ｅｖ２１は、その容量値が無視できる程度に小さく、抵抗の大きさが十分に大きく無限大であると見なせるように構成されている。このときには走査ドライバ３と電源ドライバ４ａとデータドライバ５ａは図５に示すように動作し、表示パネル２ａに画像が表示される。

まず、選択期間ｔｓに、走査ドライバ３は、図５（Ａ）に示すように、走査ラインＬｓにハイレベルの電圧Ｖｈｉｇｈの走査パルスを出力する。走査ラインＬｓに走査パルスが出力されると、第１入力トランジスタＴ２１と第２入力トランジスタＴ２２のソース電極とドレイン間が導通する。このとき、電源ドライバ４ａは、図５（Ｂ）に示すように、電源ラインＬｖに基準電圧Ｖｓｓを出力している。
データドライバ５ａのＤＡＶＣ５４ａは、表示データの階調値に応じた電圧値データＶｄａｔａに対応する負の電圧（−Ｖｄ）を出力し、図５（Ｃ）に示すように、検出用抵抗５５を介してノードＮ２３に電圧（−Ｖｄ’）を印加する。すなわち、ＤＡＶＣ５４ａは電源ドライバ４ａから表示画素２１の画素駆動回路２１１を介して電流Ｉｄを吸い込む。

電流Ｉｄは、図６（Ａ）に示すように、電源ラインＬｖから、発光駆動トランジスタＴ２３のドレインとソース電極間と第２入力トランジスタＴ２２のドレインとソース電極間を通って、データラインＬｄに流れる。
このとき、第１入力トランジスタＴ２１のソースとドレイン間は導通しているため、発光駆動トランジスタＴ２３のゲートとドレインの電位は両方とも基準電圧Ｖｓｓである。発光駆動トランジスタＴ２３は、ダイオード接続状態とされているため、飽和領域で動作する。
なお、有機ＥＬ素子ＯＥＬのカソード電極に印加されている電圧は基準電圧Ｖｓｓであり、アノード電極に印加されている電圧はノードＮ２１の電圧に等しく、基準電圧Ｖｓｓに等しいかそれより低い電圧となるため、有機ＥＬ素子ＯＥＬに電流は流れない。

発光駆動トランジスタＴ２３のゲートとソース間には、キャパシタＣｓ２が接続されている。ノードＮ２２に接続されているキャパシタＣｓ２の一方の電極には基準電圧Ｖｓｓが印加されている。一方、ノードＮ２１には電流Ｉｄが流れ、図５（Ｄ）に示すように、キャパシタＣｓ２の両方の電極間（発光駆動トランジスタＴ２３のゲートとソース間）の電圧は、発光駆動トランジスタＴ２３のドレインとソース間に電流Ｉｄが流れるときの発光駆動トランジスタＴ２３のゲートとソース間の電圧に等しい電圧Ｖｇｓ１になる。これにより、ノードＮ２３（データラインＬｄ）の電圧は、選択期間ｔｓにおいて、概ねＶｓｓ―Ｖｇｓ１に等しい値となる。一方、図５（Ｃ）に示したように、ノードＮ２３には電圧（−Ｖｄ’）が印加されているため、Ｖｇｓ１とＶｄ’は概ね等しい。

次に、発光期間ｔｅにおいて、発光駆動トランジスタＴ２３は有機ＥＬ素子ＯＥＬのアノード電極に駆動電流Ｉｅｍ１を供給する。

走査ドライバ３は、図５（Ａ）に示すように、発光期間ｔｅに走査ラインＬｓにローレベルの電圧Ｖｌｏｗを出力する。このため、第１入力トランジスタＴ２１のソースとドレイン間と第２入力トランジスタＴ２２のソースとドレイン間は非導通となる。このとき、電源ドライバ４ａは、図５（Ｂ）に示すように、電源ラインＬｖに電源電圧Ｖｃｃを出力する。この電源電圧Ｖｃｃは、発光駆動トランジスタＴ２３を飽和領域で動作させることができる電圧である。

第１入力トランジスタＴ２１のソースとドレイン間が非導通であるため、ノードＮ２２はフローティング状態である。キャパシタＣｓ２の両方の電極間には、選択期間ｔｓに印加された電圧Ｖｇｓ１が保持されている。一方、上述したように、発光駆動トランジスタＴ２３のドレインには発光駆動トランジスタＴ２３を飽和領域で動作させることができる電圧が印加されている。
このため、発光駆動トランジスタＴ２３は、図６（Ｂ）に示すように、ゲートとソース間の電圧、すなわち、キャパシタＣｓ２の両方の電極間に保持されている電圧Ｖｇｓ１に応じて有機ＥＬ素子ＯＥＬのアノード電極に駆動電流Ｉｅｍ１を供給する。このため、駆動電流Ｉｅｍ１は選択期間ｔｓにノードＮ２１を流れた電流Ｉｄと同じ電流値を有する。

ＡＤＣ５６ａは、ノードＮ２３（データラインＬｄ）に印加されている電圧をデジタル信号に変換して判定回路５７ａに供給する。
判定回路５７ａは、データラッチ回路５３から出力される電圧値データＶｄａｔａとＡＤＣ５６ａによってデジタル信号に変換されたノードＮ２３（データラインＬｄ）の電圧を比較する。判定回路５７ａは、選択期間ｔｓが終了する直前の時点で、これらの電圧の比較によって抽出される差分の大きさに基づいて、データラインＬｄに出力された表示信号に応じたデータラインＬｄの電位の変調の有無を判定する。

すなわち、判定回路５７ａは、電圧値データＶｄａｔａとデジタル信号に変換されたノードＮ２３（データラインＬｄ）の電圧の値とが概ね等しく、その差分が所定の範囲内にある場合には、データラインＬｄの電位は変調されていないと判定して、人の指やタッチペン等が表示パネル２ａに接触していないと判断する。言い換えると、このとき、判定回路５７ａは、キャパシタＣｓ２は表示信号に対応する電圧を保持していると判定する。

一方、判定回路５７ａは、電圧値データＶｄａｔａとデジタル信号に変換されたノードＮ２３（データラインＬｄ）の電圧の値とが異なり、その差分が上記所定の範囲より大きいとき、データラインＬｄの電位は変調されていると判定して、人の指やタッチペン等が表示パネル２ａに接触していると判断する。言い換えると、このときには、判定回路５７ａは、キャパシタＣｓ２が表示信号に対応する電圧を保持していないと判定する。

判定回路５７ａは、データラインＬｄの電位が変調されていると判定したとき、人の指やタッチペン等が表示パネル２ａに接触しているとして、その判定結果を位置検出回路６１に出力する。

次に、本実施形態の有機ＥＬ表示装置１ａにおいて、表示パネル２ａに人の指やタッチペン等が接触して圧力が加えられたときの動作について説明する。
まず、表示パネル２ａに加えられた圧力が弱く、可変素子Ｅｖ２１の容量値の値がそれほど大きくない場合について説明する。図７は、可変素子Ｅｖ２１がキャパシタとして機能し始めた場合の表示画素２１の各部の電圧または電流の一例を示す図である。図７（Ａ）および図７（Ｂ）は、それぞれ走査ラインＬｓおよび電源ラインＬｖの電圧を示す。図７（Ｃ）は、検出用抵抗５５とデータラインＬｄの接続点であるノードＮ２３の電圧を示す。また、図７（Ｄ）は、判定回路５７の出力を示す。図７（Ｅ）は、発光駆動トランジスタＴ２３のゲートとソース間の電圧Ｖｇｓ（すなわち、キャパシタＣｓ２の両方の電極間の電圧）を示し、図７（Ｆ）は有機ＥＬ素子ＯＥＬに流れる電流Ｉｏｅｌを示す。また、図８は、可変素子Ｅｖ２１がキャパシタとして機能しているときの、可変素子Ｅｖ２１とキャパシタＣｓ２の充電動作に係わる等価回路を示す。

選択期間ｔｓに、走査ドライバ３は、図７（Ａ）に示すように、走査ラインＬｓにハイレベルの電圧Ｖｈｉｇｈの走査パルスを出力する。このため、第１入力トランジスタＴ２１のソースとドレイン間が導通する。このとき、電源ドライバ４ａは、図７（Ｂ）に示すように、電源ラインＬｖに基準電圧Ｖｓｓを出力している。このため、ノードＮ２２の電圧は基準電圧Ｖｓｓとなる。ここで、キャパシタＣｓ２はノードＮ２１とノードＮ２２の間に接続されている。
一方、可変素子Ｅｖ２１は、一方の電極がノードＮ２１に接続されており、他方の電極に基準電圧Ｖｓｓが印加されている。このため、キャパシタＣｓ２と可変素子Ｅｖ２１は、選択期間ｔｓには、図８の等価回路に示すように、ノードＮ２３と基準電圧Ｖｓｓの間に並列に接続された並列回路を構成する。そのため、キャパシタＣｓ２の容量値をＣ１、可変素子Ｅｖ２１の容量値をＣ２としたとき、ノードＮ２３と基準電圧Ｖｓｓの間に設けられる容量の容量値Ｃt1は容量値Ｃ１と容量値Ｃ２とを合計した値となる。

従って、データドライバ５ａが負の階調電圧（−Ｖｄ’）をデータラインＬｄに出力するとき、この電圧が可変素子Ｅｖ２１を含む容量値Ｃｔ１の充電にも使われることになる。このとき、図８に示すように、検出用抵抗５５と容量値Ｃt１を有する容量とは直列に接続されて、いわゆるＣＲ回路をなしている。そして、検出用抵抗５５の一端にＤＡＶＣ５４ａから出力される電圧（−Ｖｄ）が印加されたとき、検出用抵抗５５の他端（ノードＮ２３）の電圧Ｖ（Ｎ２３）は、検出用抵抗５５の抵抗値をＲとしたとき、電圧（−Ｖｄ）の印加開始からの時間をｔ、抵抗値Ｒと容量値Ｃt１との積を時定数τ、として、式（１）で表される。

すなわち、図７（Ｃ）に示すように、ノードＮ２３の電圧Ｖ（Ｎ２３）の変化は、ＤＡＶＣ５４ａからの電圧（−Ｖｄ）の印加に対して、時定数τの大きさに応じて遅延したものとなる。このため、図９（Ａ）に示す、発光駆動トランジスタＴ２３のドレインとソース間を介してデータドライバ５ａのＤＡＶＣ５４ａに引き込まれる電流Ｉｄ２の電流値は、ＤＡＶＣ５４ａから電圧（−Ｖｄ）が印加された直後では、図６（Ａ）における電流Ｉｄより小さく、徐々に増加するものとなる。これに応じて、発光駆動トランジスタＴ２３のゲートとソース間の電圧Ｖｇｓの上昇も、図７（Ｅ）に示すように、遅延したものとなり、選択期間ｔｓが終了する時点で、電圧Ｖｇｓ２となる。
ただし、可変素子Ｅｖ２１の容量値が比較的小さく、図７（Ｃ）に示すように、選択期間ｔｓの間に、ノードＮ２３の電圧Ｖ（Ｎ２３）の電圧が、図５（Ｃ）における電圧（Ｖｓｓ−Ｖｄ’）に概ね達する場合には、図７（Ｅ）に示すように、選択期間ｔｓの間に、キャパシタＣｓ２の両方の電極間の電圧（発光駆動トランジスタＴ２３のゲートとソース間の電圧）Ｖｇｓ２は、図５（Ｄ）における、発光駆動トランジスタＴ２３のドレインとソース間に電流Ｉｄが流れるときの電圧Ｖｇｓ１に概ね等しくなる。また、図７（Ｆ）と図９（Ｂ）に示すように、発光期間ｔｅにおいて有機ＥＬ素子ＯＥＬに供給される電流Ｉｅｍ２は、図５（Ｅ）における電流Ｉｅｍ１と概ね同じ電流値を有する。

判定回路５７ａは、図７（Ｄ）に示すように、選択期間ｔｓが終了する直前の電圧測定タイミングｔｍで、デジタル信号に変換されたノードＮ２３（データラインＬｄ）の電圧を取得し、ノードＮ２３（データラインＬｄ）の電圧とデータラッチ回路５３から出力される電圧値データＶｄａｔａを比較する。この場合、電圧測定タイミングｔｍでのノードＮ２３の電圧は電圧値データＶｄａｔａに対応する電圧（−Ｖｄ）に概ね等しいため、判定回路５７ａは、データラインＬｄの電位は変調されていないと判定し、Ｌｏｗを出力する。言い換えると、判定回路５７ａは、キャパシタＣｓ２が表示信号を保持していると判定する。

次に、表示パネル２ａに更に圧力が加えられて、可変素子Ｅｖ２１の容量値が更に増加した場合について説明する。
図１０は、このときの画素駆動回路２１１の各部の電圧または電流の一例を示す図である。図１０（Ａ）および図１０（Ｂ）は、それぞれ走査ラインＬｓおよび電源ラインＬｖの電圧を示す。図１０（Ｃ）は、検出用抵抗５５とデータラインＬｄの接続点であるノードＮ２３の電圧を示す。また、図１０（Ｄ）は、判定回路５７の出力を示す。図１０（Ｅ）は、発光駆動トランジスタＴ２３のゲートとソース間の電圧Ｖｇｓ（すなわち、キャパシタＣｓ２の両方の電極の電圧）を示し、図１０（Ｆ）は有機ＥＬ素子ＯＥＬに流れる電流Ｉｏｅｌを示す。

図１０（Ａ）と図１０（Ｂ）に示す走査ラインＬｓと電源ラインＬｖの電圧はそれぞれ図７（Ａ）と図７（Ｂ）に示したものと同一であるため、説明を省略する。

可変素子Ｅｖ２１の容量値が更に増加すると、上記式（１）に示した時定数が更に増加する。このため、図１０（Ｃ）に示すように、ノードＮ２３の電圧の変化は、図７（Ｃ）の場合より更に遅延したものとなり、選択期間ｔｓが終了する時点で、図５（Ｃ）における電圧（Ｖｓｓ−Ｖｄ’）に達しなくなる。このため、図１１（Ａ）に示すように、発光駆動トランジスタＴ２３のドレインとソース間を介してデータドライバ５ａのＤＡＶＣ５４ａに引き込まれる電流Ｉｄ３の電流値は、図９（Ａ）における電流Ｉｄ２より更に小さくなる。これに応じて、図１０（Ｅ）に示すように、発光駆動トランジスタＴ２３のゲートとソース間の電圧Ｖｇｓも、図７（Ｅ）の場合よりゆっくりと上昇し、選択期間ｔｓが終了する時点で、電圧Ｖｇｓ３となる。電圧Ｖｇｓ３は、図７（Ｅ）の場合のＶｇｓ２より小さい値となる。また、図１０（Ｅ）と図１１（Ｂ）に示すように、発光期間ｔｅにおいて有機ＥＬ素子ＯＥＬに供給される電流Ｉｅｍ３は、図７（Ｆ）及び図９（Ｂ）における電流Ｉｅｍ２より小さい電流値を有する。

この場合、電圧測定タイミングｔｍでのノードＮ２３の電圧は電圧値データＶｄａｔａに対応する電圧（−Ｖｄ）より低いため、判定回路５７ａは、データラインＬｄの電位は変調されていると判定し、図１０（Ｄ）に示すように、Ｈｉｇｈを出力する。言い換えると、判定回路５７ａは、キャパシタＣｓ２が表示信号を保持していないと判定する。

判定回路５７ａは、データラインＬｄの電位が変調されていると判定すると、有機ＥＬ表示装置１ａの位置検出回路６１に、データラインＬｄの電位が変調されていると判定したデータラインの番号（１〜ｍのいずれか）を送る。
位置検出回路６１はこの番号を受信すると、走査ドライバ３が走査パルスを出力していた走査ラインの番号（１〜ｎのいずれか）を取得する。走査ラインの番号は、例えば、走査ドライバ３が走査ラインＬｓ１に最初の走査パルスを出力してから、判定回路５７ａによってデータラインＬｄの電位が変調されていると判定されるまでに、走査ドライバ３に印加されるクロック信号のパルス数をカウントすることによって知ることができる。あるいは、走査ラインの番号は、走査ドライバ３が走査ラインＬｓ１に最初の走査パルスを出力してから、判定回路５７ａによってデータラインＬｄの電位が変調されていると判定されるまでに、走査ドライバ３が走査ラインＬｓ２〜Ｌｓｎに順次出力する走査パルスの数をカウントすることによって知ることができる。

位置検出回路６１は、取得したデータラインの番号と走査ラインの番号を、圧力が加えられている表示パネル２ａの位置として特定する。ただし、例えば、人の指やタッチペンが表示パネル２ａに触れると、同時に複数のデータラインの番号と走査ラインの番号が特定される場合がある。この場合、位置検出回路６１は、例えば、複数のデータラインの番号と走査ラインの番号により特定される表示パネル２ａの複数の位置を人の指やタッチペンが触れた複数の位置として特定するものであってもよい。あるいは、位置検出回路６１は、複数のデータラインの番号と走査ラインの番号により特定されるエリアの中心を人の指やタッチペンが表示パネル２ａに触れた位置とするものであってもよい。このようにして、取得したデータラインの番号と走査ラインの番号によって、人の指やタッチペンが表示パネル２ａに触れた位置を決めることができる。

ここで、可変素子Ｅｖ２１は、例えば、後述の図２６に示すように、ノードＮ２１に接続された可変素子アノード側電極１１８と、基準電位Ｖｓｓが印加される可変素子カソード側電極１１２で構成される。可変素子アノード側電極１１８と可変素子カソード側電極１１２の間には、複数の絶縁性微粒子１３１と導電性微粒子１３２とが配置されている。
表示パネル２ａに更に圧力が加えられると、可変素子アノード側電極１１８と可変素子カソード側電極１１２が両方とも導電性微粒子１３２に接触する。
このとき、可変素子Ｅｖ２１の抵抗が極めて小さくなり、キャパシタＣｓ２と可変素子Ｅｖ２１で構成される回路のインピーダンスが低下する。このため、図１２（Ａ）に示すように、選択期間ｔｓにＤＡＣ５４ａに引き込まれる電流Ｉｄは、主に基準電圧Ｖｓｓから可変素子Ｅｖ２１を通って流れる。なお、このとき、ダイオード接続状態とされた発光駆動トランジスタＴ２３のドレイン・ソース間にもある程度の電流が流れるが、通常、発光駆動トランジスタＴ２３のドレイン・ソース間は少なくとも１ＫΩ以上の比較的高い抵抗値を有するため、可変素子Ｅｖ２１の抵抗値がほぼ０とみなせる場合には、基準電圧Ｖｓｓから可変素子Ｅｖ２１を通って流れる電流に対して発光駆動トランジスタＴ２３のドレイン・ソース間に流れる電流は、ほぼ無視できる程度の電流値となる。この場合、ノードＮ２３（データラインＬｄ）の電圧は基準電圧Ｖｓｓに近づく。そして、可変素子Ｅｖ２１の抵抗値がほぼ０とみなせる場合には、ノードＮ２３（データラインＬｄ）の電圧は基準電圧Ｖｓｓにほぼ等しくなる。

図１３は、画素駆動回路２１１の各部の電圧または電流の一例を示す図である。図１３（Ａ）および図１３（Ｂ）は、それぞれ走査ラインＬｓおよび電源ラインＬｖの電圧を示す。図１３（Ｃ）は、検出用抵抗５５とデータラインＬｄの接続点であるノードＮ２３の電圧を示す。また、図１３（Ｄ）は、判定回路５７の出力を示す。図１３（Ｅ）は、発光駆動トランジスタＴ２３のゲートとソース間の電圧Ｖｇｓ（すなわち、キャパシタＣｓ２の両方の電極間の電圧）を示し、図１３（Ｆ）は有機ＥＬ素子ＯＥＬに流れる電流Ｉｏｅｌを示す。

図１３（Ａ）と図１３（Ｂ）に示す走査ラインＬｓと電源ラインＬｖの電圧はそれぞれ図７（Ａ）と図７（Ｂ）に示したものと同一であるため、説明を省略する。

図１３（Ｅ）に示すように、選択期間ｔｓに発光駆動トランジスタＴ２３のゲートとソース間の電圧Ｖｇｓ４は概ね０Ｖになり、図１３（Ｃ）に示すように、ノードＮ２３（データラインＬｄ）の電圧はほぼ基準電圧Ｖｓｓに等しくなる。また、図１２（Ｂ）と図１３（Ｅ）に示すように、発光期間ｔｅに有機ＥＬ素子ＯＥＬに供給される電流Ｉｅｍ４はほぼゼロになり、有機ＥＬ素子ＯＥＬは発光しない。

この場合、判定回路５７ａは、データラインＬｄの電位は変調されていると判定し、図１３（Ｄ）に示すように、Ｈｉｇｈを出力する。言い換えると、判定回路５７ａは、キャパシタＣｓ２が表示信号を保持していないと判定する。

判定回路５７ａは、データラインＬｄの電位が変調されていると判定すると、有機ＥＬ表示装置１ａの位置検出回路６１に、データラインＬｄの電位が変調されていると判定したデータラインの番号（１〜ｍのいずれか）を送る。位置検出回路６１は、受け取ったデータラインの番号と、そのとき走査ドライバ３が走査パルスを出力していた走査ラインの番号を、圧力が加えられている表示パネル２ａの位置として特定する。特定された位置によって、人の指やタッチペンが表示パネル２ａに触れた位置を知ることができる。
また、このとき、同時に複数のデータラインの番号と走査ラインの番号が特定される場合がある。この場合、位置検出回路６１は、例えば、複数のデータラインの番号と走査ラインの番号により特定される表示パネル２ａの複数の位置を人の指やタッチペンが触れた複数の位置として特定するものであってもよい。あるいは、位置検出回路６１は、複数のデータラインの番号と電源ラインの番号により特定されるエリアの中心を人の指やタッチペンが表示パネル２ａに触れた位置とするものであってもよい。

なお、有機ＥＬ素子ＯＥＬは本発明の発光素子の一例であり、第１入力トランジスタＴ２１と第２入力トランジスタＴ２２は本発明の信号入力部の一例であり、可変素子Ｅｖ２１は本発明の可変素子の一例であり、キャパシタＣｓ２は本発明のキャパシタの一例であり、発光駆動トランジスタＴ２３は本発明の発光素子駆動部の一例である。

＜第２の実施形態＞
次に、本発明の第２の実施形態に係る有機ＥＬ表示装置１ｂについて説明する。有機ＥＬ表示装置１ｂは、図１４に示すように、表示パネル２ｂと、走査ドライバ３と、電源ドライバ４ｂと、データドライバ５ｂと、システムコントローラ６と、表示信号生成回路７とを有している。
表示パネル２ｂは、図１５に示すように、表示画素２２を含む。表示画素２２に含まれる画素駆動回路２２１は、２個のトランジスタで構成される点で、第１の実施形態の画素駆動回路２１１と異なっている。画素駆動回路２２１と駆動回路２１１の構成が異なるため、電源ドライバ４ｂとデータドライバ５ｂも図１の電源ドライバ４ａとデータドライバ５ａと異なっている。図１と図１３における同一の構成要素には同一の符号が付されている。

表示画素２２は、図１５に示すように、画素駆動回路２２１と有機ＥＬ素子ＯＥＬとを有している。
画素駆動回路２２１は、入力トランジスタＴ３１と、発光駆動トランジスタＴ３２と、キャパシタＣｓ３と、可変素子Ｅｖ３１とを含む。
入力トランジスタＴ３１と発光駆動トランジスタＴ３２は、アモルファスシリコンまたはポリシリコンを用いたｎチャネル型ＴＦＴである。

入力トランジスタＴ３１は、ゲートが走査ラインＬｓに接続され、ソースがノードＮ３１に接続され、ドレインがデータラインＬｄに接続されている。
発光駆動トランジスタＴ３２は、ゲートがノードＮ３１に接続され、ソースがノードＮ３２に接続され、ドレインが電源ラインＬｖに接続されている。

また、キャパシタＣｓ３は、ノードＮ３１とノードＮ３２の間、すなわち、発光駆動トランジスタＴ３２のゲートとソースの間に接続されている。
可変素子Ｅｖ３１は、一方の電極がノードＮ３１に接続され、他方の電極に基準電圧Ｖｓｓが印加されている。可変素子Ｅｖ３１は、第１の実施形態のＥＶ２１と同様に容量値を変化させることができる可変キャパシタ、または抵抗を変化させることができる可変抵抗、または可変キャパシタと可変抵抗の両方として機能する可変素子である。
有機ＥＬ素子ＯＥＬのアノード電極は、ノードＮ３２に接続され、カソード電極には基準電圧Ｖｓｓが印加されている。

データドライバ５ｂは、図１５に示すように、データラッチ回路５３と、デジタル電圧／アナログ電流変換回路（ＤＡＶＣ）５４ｂと、検出用抵抗５５と、ＡＤＣ５６ｂと、判定回路５７ａとを有している。データドライバ５ｂは、その他に、図１５には示されていないシフトレジスタ回路５１と、データレジスタ回路５２とを有している。
図１５のデータドライバ５ｂは、正の階調電圧Ｖｄを出力する点で図４のデータドライバ５ａと異なる。図４のデータドライバ５ａと図１５のデータドライバ５ｂにおける同一の構成要素には同一の符号が付されている。

表示データは、第１の実施形態と同様に、デジタル信号である電圧値データＶｄａｔａで指定される。電圧値データＶｄａｔａが例えば８ビットのデジタル信号である場合、有機ＥＬ素子ＯＥＬの発光の階調は２５６階調である。
第１の実施形態では、ＤＡＶＣ５４ａがデータラッチ回路５３から供給された電圧値データＶｄａｔａをアナログ電圧である負の階調電圧（−Ｖｄ）に変換したのに対し、本実施形態では、ＤＡＣ５４ｂは電圧値データＶｄａｔａを正の階調電圧Ｖｄに変換する。
正の階調電圧Ｖｄは検出用抵抗５５を介してノードＮ３３（データラインＬｄ）に印加される。

ＡＤＣ５６ｂは、ノードＮ３３（データラインＬｄ）に印加されている電圧をデジタル信号に変換して判定回路５７ａに供給する。
判定回路５７ａは、選択期間ｔｓが終了する直前の測定タイミングｔｍで、ＡＤＣ５６ｂによってデジタル信号に変換されたノードＮ３３（データラインＬｄ）の電圧を取得し、取得したノードＮ３３（データラインＬｄ）とデータラッチ回路５３から出力される電圧値データＶｄａｔａの電圧を比較する。判定回路５７ａは、選択期間ｔｓが終了する直前の時点で、これらの電圧の比較によって抽出される差分の大きさに基づいてデータラインＬｄの電位の変調の有無を判定する。判定回路５７ａにおける判定方法は第１の実施形態と同様である。

本実施形態の有機ＥＬ表示装置１ｂでは、走査ドライバ３と電源ドライバ４ｂは図１６に示すように動作する。
走査ドライバ３の動作は第１の実施形態と同様である。すなわち、走査ドライバ３は、図１６（Ａ）〜（Ｄ）に示すように、システムコントローラ６から供給される走査制御信号に基づいて、走査ラインＬｓ１から走査ラインＬｓｎまで選択期間ｔｓの間ハイレベルの電圧Ｖｈｉｇｈとなる走査パルスを順次出力し、走査ラインＬｓ１〜Ｌｓｎに接続された表示画素２２を順次選択する。

電源ラインＬｖ１〜Ｌｖｎは、図１４に示すように、共通のノードＮ１１に接続される。
電源ドライバ４ｂは、第１の実施形態の電源ドライバ４ａと異なり、図１６（Ｅ）に示すように、ノードＮ１１を介して電源ラインＬｖ１〜Ｌｖｎに基準電圧Ｖｓｓより高いレベルの電源電圧Ｖｃｃを常時出力する。

図１７は、画素駆動回路２２１の各部の電圧または電流の一例を示す図である。図１７（Ａ）および図１７（Ｂ）は、それぞれ走査ラインＬｓおよび電源ラインＬｖの電圧を示す。図１７（Ｃ）は、検出用抵抗５５とデータラインＬｄの接続点であるノードＮ３３の電圧を示す。また、図１７（Ｄ）は、判定回路５７ａの出力を示す。図１７（Ｅ）は、発光駆動トランジスタＴ３２のゲートとソース間の電圧Ｖｇｓ（すなわち、キャパシタＣｓ３の両方の電極間の電圧）を示し、図１７（Ｆ）は有機ＥＬ素子ＯＥＬに流れる電流Ｉｏｅｌを示す。

本実施形態の有機ＥＬ表示装置１ｂにおいて、人の指やタッチペン等が表示パネル２ｂに接触していないときには、可変素子Ｅｖ３１の容量値は無視できる程度に小さく、抵抗の大きさは十分に大きく無限大であると見なすことができる。この場合、走査ドライバ３と電源ドライバ４ｂとデータドライバ５ｂは図１７に示すように動作し、表示パネル２ｂに画像が表示される。

まず、選択期間ｔｓに、電圧値データＶｄａｔａの階調値に対応する電圧が表示画素２２に書き込まれる。
選択期間ｔｓに、走査ドライバ３は、図１７（Ａ）に示すように、走査ラインＬｓに基準電圧Ｖｓｓより高いハイレベルの電圧Ｖｈｉｇｈの走査パルスを出力する。走査ラインＬｓに走査パルスが出力されると、入力トランジスタＴ３１のソースとドレイン間が導通する。電源ドライバ４ｂは、図１７（Ｂ）に示すように、電源ラインＬｖに、基準電圧Ｖｓｓより高い電源電圧Ｖｃｃを常時出力している。

ＤＡＶＣ５４ｂは、電圧値データＶｄａｔａの階調値に対応する階調電圧Ｖｄを出力する。階調電圧Ｖｄは検出用抵抗５５を介してノードＮ３３（データラインＬｄ）に印加される。
ノードＮ３３（データラインＬｄ）に印加された電圧は、入力トランジスタＴ３１のドレインとソース間を通って、発光駆動トランジスタＴ３２のゲートに印加される。データラインＬｄには殆ど電流は流れないため、ノードＮ３３（データラインＬｄ）の電圧は、図１７（Ｃ）に示すように、階調電圧Ｖｄにほぼ等しくなる。
発光駆動トランジスタＴ３２のゲートとソース間には、キャパシタＣｓ３が接続されている。発光駆動トランジスタＴ３２のゲートとソース間に印加される電圧（キャパシタＣｓ３の両方の電極間に印加される電圧）Ｖｇｓ５は、有機ＥＬ素子ＯＥＬのアノード電極とカソード電極間の電圧をＶｏｅｌとしたとき、図１７（Ｅ）と図１８（Ａ）に示すように、電圧Ｖｄ―Ｖｏｅｌとなる。

このとき、有機ＥＬ素子ＯＥＬのカソード電極に印加されている電圧は基準電圧Ｖｓｓであるため、図１７（Ｆ）と図１８（Ａ）に示すように、発光駆動トランジスタＴ３２は、キャパシタＣｓ３の両方の電極間に保持されている電圧Ｖｄ―Ｖｏｅｌに応じた駆動電流Ｉｅｍ５を有機ＥＬ素子ＯＥＬのアノード電極に供給する。有機ＥＬ素子ＯＥＬはこの駆動電流Ｉｅｍ５の電流値に応じた輝度で発光する。

次に、発光期間ｔｅにおいて、走査ドライバ３は、図１７（Ａ）に示すように、走査ラインＬｓに基準電圧Ｖｓｓ以下のローレベルの電圧Ｖｌｏｗを出力する。このため、入力トランジスタＴ３１のソースとドレイン間は非導通となる。

入力トランジスタＴ３１のソースとドレイン間が導通していないため、ノードＮ３１はフローティング状態である。図１７（Ｅ）と図１８（Ｂ）に示すように、キャパシタＣｓ３の両方の電極間には、選択期間において書き込まれた電圧Ｖｇｓ５（Ｖｄ―Ｖｏｅｌ）が保持されている。
これにより、図１７（Ｆ）と図１８（Ｂ）に示すように、発光駆動トランジスタＴ３２は、キャパシタＣｓ３の両方の電極間に保持されている電圧Ｖｇｓ５（Ｖｄ―Ｖｏｅｌ）に応じた駆動電流Ｉｅｍ５を有機ＥＬ素子ＯＥＬのアノード電極に継続して供給し、有機ＥＬ素子ＯＥＬはこの駆動電流Ｉｅｍ５に応じて継続して発光する。

判定回路５７ａは、図１７（Ｄ）に示すように、選択期間ｔｓが終了する直前の電圧測定タイミングｔｍで電圧値データＶｄａｔａとノードＮ３３（データラインＬｄ）の電圧を比較し、比較による差分の大きさに基づいて、データラインＬｄに出力された表示信号に応じたデータラインＬｄの電位の変調の有無を判定する。
この場合、判定回路５７ａは、電圧値データＶｄａｔａとノードＮ３３（データラインＬｄ）の電圧とが概ね等しく、その差分が比較的小さく所定の範囲内にあるため、データラインＬｄの電位は変調されていないと判定する。言い換えると、判定回路５７ａは、キャパシタＣｓ３が表示信号を保持していると判定する。

次に、本実施形態において、表示パネル２ｂに人の指やタッチペン等によって圧力が加えられたときの動作について説明する。
可変素子Ｅｖ３１は、例えば、後述の図３９に示すように、ノードＮ３１に接続された可変素子アノード側電極１５８と、基準電位Ｖｓｓが印加される可変素子カソード側電極１５７で構成される。可変素子アノード側電極１５８と可変素子カソード側電極１５７の間には、複数の絶縁性微粒子１３１と導電性微粒子１３２とが配置されている。
表示パネル２ｂに圧力が加えられ、可変素子アノード側電極１５８と可変素子カソード側電極１５７の間隔が狭くなるに連れて、可変素子Ｅｖ３１は、その容量値が増加し、キャパシタとして機能し始める。

まず、表示パネル２ｂに加えられた圧力が弱く、可変素子Ｅｖ３１の容量値がそれほど大きくない場合について説明する。
図１９は、可変素子Ｅｖ３１がキャパシタとして機能し始めた場合の画素駆動回路２２１の各部の電圧または電流の一例を示す図である。図１９（Ａ）および図１９（Ｂ）は、それぞれ走査ラインＬｓおよび電源ラインＬｖの電圧を示す。図１９（Ｃ）は、検出用抵抗５５とデータラインＬｄの接続点であるノードＮ３３の電圧を示す。また、図１９（Ｄ）は、判定回路５７ａの出力を示す。図１９（Ｅ）は、発光駆動トランジスタＴ３２のゲートとソース間の電圧Ｖｇｓ（すなわち、キャパシタＣｓ３の両方の電極間の電圧）を示し、図１９（Ｆ）は有機ＥＬ素子ＯＥＬに流れる電流Ｉｏｅｌを示す。
また、図２０は、可変素子Ｅｖ３１がキャパシタとして機能しているときの、可変素子Ｅｖ３１とキャパシタＣｓ３及び有機ＥＬ素子ＯＥＬの容量成分の充電動作に係わる等価回路を示す。

図１９（Ａ）と図１９（Ｂ）に示す走査ラインＬｓと電源ラインＬｖの電圧はそれぞれ図１７（Ａ）と図１７（Ｂ）に示したものと同一であるため、説明を省略する。

ＤＡＶＣ５４ｂは、選択期間ｔｓに、電圧値データＶｄａｔａの階調値に対応する階調電圧Ｖｄを出力する。階調電圧Ｖｄは、検出用抵抗５５を介してノードＮ３３（データラインＬｄ）に印加される。
このとき、図２０の等価回路に示すように、キャパシタＣｓ３と有機ＥＬ素子ＯＥＬとが直列に接続された回路と可変素子Ｅｖ３１とは、ノードＮ３３（データラインＬｄ）と基準電圧Ｖｓｓの間に並列に接続された並列回路を構成する。そのため、キャパシタＣｓ３と有機ＥＬ素子ＯＥＬの容量成分とが直列接続された容量の容量値をＣ３、可変素子Ｅｖ３１の容量値をＣ４としたとき、ノードＮ３３と基準電圧Ｖｓｓの間に設けられる容量の容量値Ｃt２は容量値Ｃ３と容量値Ｃ４とを合計した値となる。

従って、データドライバ５ｂが階調電圧ＶｄをデータラインＬｄに出力するとき、この電圧が可変素子Ｅｖ３１を含む容量値Ｃｔ２の充電にも使われることになる。このとき、図２０に示すように、検出用抵抗５５と容量値Ｃt２を有する容量とは直列に接続されている。そして、検出用抵抗５５の一端にＤＡＶＣ５４ｂから出力される電圧（Ｖｄ）が印加されたとき、検出用抵抗５５の他端（ノードＮ３３）の電圧Ｖ（Ｎ３３）は、検出用抵抗５５の抵抗値をＲとしたとき、電圧（Ｖｄ）の印加開始からの時間をｔ、抵抗値Ｒと容量値Ｃt２との積を時定数τ、として、次の式（２）で表される。

すなわち、図１９（Ｃ）に示すように、ノードＮ３３の電圧Ｖ（Ｎ３３）の変化は、ＤＡＶＣ５４ｂからの電圧（Ｖｄ）の印加に対して、時定数τの大きさに応じて遅延したものとなる。これによって、図１７（Ｅ）に示すように、発光駆動トランジスタＴ３２のゲートとソース間Ｖｇｓの電圧の上昇も遅延したものとなる。
ただし、可変素子Ｅｖ３１の容量値が比較的小さく、図１９（Ｃ）に示すように、選択期間ｔｓの間に、ノードＮ３３（データラインＬｄ）の電圧が階調電圧Ｖｄにほぼ達する場合には、選択期間ｔｓの終了時における発光駆動トランジスタＴ３２のゲートとソース間の電圧Ｖｇｓ６は、図１９（Ｅ）に示すように、図１７（Ｅ）における電圧Ｖｇｓ５にほぼ等しくなる。このため、有機ＥＬ素子ＯＥＬは、図１９（Ｆ）に示すように、発光期間ｔｅにおいては、図１７（Ｆ）とほぼ同じ輝度で発光する。

このため、図１９（Ｆ）に示すように、発光期間ｔｅに、発光駆動トランジスタＴ３２は、キャパシタＣｓ３の両方の電極間に保持されている電圧Ｖｄ―Ｖｏｅｌに応じた駆動電流Ｉｅｍ６を有機ＥＬ素子ＯＥＬのアノード電極に供給する。有機ＥＬ素子ＯＥＬはこの駆動電流Ｉｅｍ６の電流値に応じた輝度で発光する。駆動電流Ｉｅｍ６は図１７（Ｆ）に示した駆動電流Ｉｅｍ５とほぼ等しいため、有機ＥＬ素子ＯＥＬは、発光期間ｔｅに、図１７（Ｆ）の場合とほぼ同じ輝度で発光する。

この場合、選択期間ｔｓが終了する直前の電圧測定タイミングｔｍにおいてノードＮ３３（データラインＬｄ）の電圧は階調電圧Ｖｄに概ね等しいため、判定回路５７ａは、データラインＬｄの電位は変調されていないと判定し、図１９（Ｄ）に示すように、Ｌｏｗを出力する。言い換えると、判定回路５７ａは、キャパシタＣｓ３が表示信号を保持していると判定する。

次に、表示パネル２ｂに更に圧力が加えられて、可変素子Ｅｖ３１の容量値が更に増加した場合について説明する。
図２１は、この場合の画素駆動回路２２１の各部の電圧または電流の一例を示す図である。図２１（Ａ）および図２１（Ｂ）は、それぞれ走査ラインＬｓおよび電源ラインＬｖの電圧を示す。図２１（Ｃ）は、検出用抵抗５５とデータラインＬｄの接続点であるノードＮ３３の電圧を示す。また、図２１（Ｄ）は、判定回路５７ａの出力を示す。図２１（Ｅ）は、発光駆動トランジスタＴ３２のゲートとソース間の電圧Ｖｇｓ（すなわち、キャパシタＣｓ３の両方の電極間の電圧）を示し、図２１（Ｆ）は有機ＥＬ素子ＯＥＬに流れる電流Ｉｏｅｌを示す。

図２１（Ａ）と図２１（Ｂ）に示す走査ラインＬｓと電源ラインＬｖの電圧はそれぞれ図１７（Ａ）と図１７（Ｂ）に示したものと同一であるため、説明を省略する。

図２１（Ｃ）に示すように、可変素子Ｅｖ３１の容量値が更に大きくなると、上記式（２）に示した時定数が更に増加する。このため、ノードＮ３３（データラインＬｄ）の電圧の変化は、図１９（Ｃ）の場合より更に遅延したものとなり、選択期間ｔｓが終了するまでに、ノードＮ３３（データラインＬｄ）の電圧が階調電圧Ｖｄに達しなくなる。これに応じて、図２１（Ｅ）に示すように、発光駆動トランジスタＴ３２のゲートとソース間の電圧Ｖｇｓ７も、図１９（Ｅ）の場合より変化が更に遅延したものとなり、発光期間ｔｅにおける発光駆動トランジスタＴ３２のゲートとソース間の電圧Ｖｇｓ７は、図１９（Ｅ）に示す電圧Ｖｇｓ６より低いものとなる。このため、発光期間ｔｅに有機ＥＬ素子ＯＥＬのアノード電極に供給される駆動電流Ｉｅｍ７は、図２１（Ｆ）に示すように、図１９（Ｆ）の場合のＩｅｍ６より小さくなり、有機ＥＬ素子ＯＥＬは、発光期間ｔｅにおいて、図１９（Ｆ）の場合より低い輝度で発光する。

この場合、選択期間ｔｓが終了する直前の電圧測定タイミングｔｍにおいてノードＮ３３（データラインＬｄ）の電圧は階調電圧Ｖｄより低い電圧となる。このため、判定回路５７ａは、データラインＬｄの電位は変調されていると判定し、図２１（Ｄ）に示すようにＨｉｇｈを出力する。言い換えると、判定回路５７ａは、キャパシタＣｓ３が表示信号を保持していないと判定する。

判定回路５７ａは、データラインＬｄの電位は変調されていると判定すると、有機ＥＬ表示装置１ｂの位置検出回路６１に、表示信号は変調されていると判定したデータラインの番号（１〜ｍのいずれか）を送る。
位置検出回路６１は、受け取ったデータラインの番号と、そのとき走査ドライバ３が走査パルスを出力していた走査ラインの番号を、圧力が加えられている表示パネル２ｂの位置として特定する。特定された位置によって、人の指やタッチペンが表示パネル２ｂに触れた位置を知ることができる。

次いで、表示パネル２ｂに更に圧力が加えられて、可変素子アノード側電極１５８と可変素子カソード側電極１５７が両方とも導電性微粒子１３２に接触した場合について説明する。
この場合、可変素子Ｅｖ３１の容量値は極めて小さくなり、同時に可変素子Ｅｖ３１の抵抗も極めて小さくなる。このとき、図２２（Ａ）に示すように、ＤＡＶＣ５４ｂから出力される階調電圧ＶｄによってデータラインＬｄに流れる電流は、主にデータドライバ５ｂから可変素子Ｅｖ３１を通って基準電圧Ｖｓｓへ流れる。

図２３は、この場合の画素駆動回路２２１の各部の電圧または電流の一例を示す図である。図２３（Ａ）および図２３（Ｂ）は、それぞれ走査ラインＬｓおよび電源ラインＬｖの電圧を示す。図２３（Ｃ）は、検出用抵抗５５とデータラインＬｄの接続点であるノードＮ３３の電圧を示す。また、図２３（Ｄ）は、判定回路５７ａの出力を示す。図２３（Ｅ）は、発光駆動トランジスタＴ３２のゲートとソース間の電圧Ｖｇｓ（すなわち、キャパシタＣｓ３の両方の電極間の電圧）を示し、図２３（Ｆ）は有機ＥＬ素子ＯＥＬに流れる電流Ｉｏｅｌを示す。

図２３（Ａ）と図２３（Ｂ）に示す走査ラインＬｓと電源ラインＬｖの電圧はそれぞれ図１７（Ａ）と図１７（Ｂ）に示したものと同一であるため、説明を省略する。

可変素子Ｅｖ３１の抵抗が極めて小さいため、ノードＮ３３（データラインＬｄ）の電圧は、図２３（Ｃ）に示すように、ほぼ基準電圧Ｖｓｓに等しくなる。また、図２３（Ｅ）に示すように、発光駆動トランジスタＴ２３のゲートとソース間の電圧Ｖｇｓ８はほぼ０Ｖである。

また、ノードＮ３１の電圧はほぼ基準電圧Ｖｓｓに等しいため、発光駆動トランジスタＴ３２のソースとドレイン間は非導通であり、発光期間ｔｅに有機ＥＬ素子ＯＥＬのアノード電極に供給される駆動電流Ｉｅｍ８は、図２２（Ｂ）と図２３（Ｆ）に示すように、ほぼ０Ａである。このため、発光期間ｔｅに、有機ＥＬ素子ＯＥＬは発光しない。

この場合、選択期間ｔｓが終了する直前の電圧測定タイミングｔｍにおいてノードＮ３３（データラインＬｄ）の電圧は、ほぼ基準電圧Ｖｓｓであるため、判定回路５７ａは、データラインＬｄの電位は変調されていると判定し、図２３（Ｄ）に示すように、Ｈｉｇｈを出力する。言い換えると、判定回路５７ａは、キャパシタＣｓ３が表示信号を保持していないと判定する。

判定回路５７ａは、データラインＬｄの電位は変調されていると判定すると、有機ＥＬ表示装置１ｂの位置検出回路６１に、データラインＬｄの電位が変調されていると判定したデータラインの番号（１〜ｍのいずれか）を送る。位置検出回路６１は、受け取ったデータラインの番号と、そのとき走査ドライバ３ｂが走査パルスを出力していた走査ラインの番号を、圧力が加えられている表示パネル２ｂの位置として特定する。特定された位置によって、人の指やタッチペンが表示パネル２ｂに触れた位置を知ることができる。

なお、有機ＥＬ表示装置１ｂは本発明の表示装置の一例であり、表示パネル２ｂは本発明の表示パネルの一例であり、表示画素２２は本発明の表示画素の一例であり、走査ドライバ３と電源ドライバ４ｂとデータドライバ５ｂは本発明の駆動回路の一例であり、入力トランジスタＴ３１は本発明の信号入力部の一例であり、可変素子Ｅｖ３１は本発明の可変素子の一例であり、キャパシタＣｓ３は本発明のキャパシタの一例であり、発光駆動トランジスタＴ３２は本発明の発光素子駆動部の一例である。

＜第１の実施形態と第２の実施形態の変形例＞
例えば、図２４に示すように、データドライバ５ａに含まれる検出用抵抗５５をバイパスするためのバイパススイッチ５８を設けても良い。
タッチパネル機能を使用しない場合には、バイパススイッチ５８をオンとすることによって、検出用抵抗５５をバイパスしてＤＡＶＣ５４ａから出力される電圧をノードＮ２３（データラインＬｄ）に直接印加する。
一方、タッチパネル機能を使用する場合には、バイパススイッチ５８をオフにして検出用抵抗５５を介してＤＡＶＣ５４ａから出力される電圧をノードＮ２３（データラインＬｄ）に印加する。この場合、バイパススイッチ５８をオンとしたときと同等の電圧がノードＮ２３（データラインＬｄ）に印加されるように、ＤＡＶＣ５４ａは検出用抵抗５５で生じる電圧降下を考慮した電圧を出力する。
タッチパネル機能を使用しない場合にはバイパススイッチ５８をオンにすることにより、検出用抵抗５５で消費される電力を削減することができる。
同様に、データドライバ５ｂにおいても、データドライバ５ｂに含まれる検出用抵抗５５をバイパスするためのバイパススイッチを設けても良い。

次に、上述の各実施形態における表示画素２１，２２及び可変素子Ｅｖ２１、Ｅｖ３１の具体的な構造とその製造方法の一例について説明する。まず、上述の第１の実施形態に適用される表示画素２１の具体的な構造について説明する。

＜第１の実施形態における表示画素２１の第１の構造＞
図２５は、第１の実施形態における表示画素２１の第１の構造における平面図の一例であり、図２６は、表示画素２１の第１の構造における、図２５のＡ−Ａ線断面図の一例である。また、図２７は第１の構造における可変素子Ｅｖ２１の可変素子アノード側電極１１８の構成を示す図である。なお、図２５と図２６は、可変素子Ｅｖ２１の一方の電極と発光駆動トランジスタＴ２３のソース電極とが接続された構造を有する場合を示す。また、図２５と図２６は、表示画素２１がトップエミッション構造である場合の例である。ここで、可変素子アノード側電極１１８と可変素子カソード側電極１１２とは可変素子Ｅｖ２１を構成している。

アノード電極１２１は、有機ＥＬ素子ＯＥＬのアノード電極である。また、キャパシタ電極Ｃｓ２１は、キャパシタＣｓ２のノードＮ２２に接続されている電極である。表示画素２１は、図２５に示すように、有機ＥＬ素子ＯＥＬを挟むようにして、左側に第１入力トランジスタＴ２１のソース電極２１ｓとゲート電極２１ｇとドレイン電極２１ｄ、および第２入力トランジスタＴ２２のソース電極２２ｓとゲート電極２２ｇとドレイン電極２２ｄが配置されている。また、有機ＥＬ素子ＯＥＬの右側に、発光駆動トランジスタＴ２３のソース電極２３ｓとゲート電極２３ｇとドレイン電極２３ｄが配置されている。
第１入力トランジスタＴ２１のソース電極２１ｓは、コンタクト部１４３を介して、キャパシタ電極Ｃｓ２１と接続され、更にキャパシタ電極Ｃｓ２１を介して発光駆動トランジスタＴ２３のゲート電極２３ｇと接続されている。

また、第２入力トランジスタＴ２２のドレイン電極２２ｄは、アノード電極１２１に接続されており、ソース電極２２ｓは、コンタクト部１４１を介してデータラインＬｄに接続されている。また、第２入力トランジスタＴ２２のゲート電極２２ｇは、コンタクト部１４２を介して走査ラインＬｓと接続されている。
第１入力トランジスタＴ２１のドレイン電極２１ｄと発光駆動トランジスタＴ２３のドレイン電極２３ｄは、電源ラインＬｖに接続されている。
発光駆動トランジスタＴ２３のソース電極２３ｓは、後述するように、コンタクト部１４４を介して、可変素子Ｅｖ２１の一方の電極をなす可変素子アノード側電極１１８と接続されている。

なお、コンタクト部１４１〜１４４は、異なる層に形成された電極、配線等を上下に導通させるものであり、絶縁膜等に開口を設け、これに導電材料を充填することによって形成される。

表示画素２１は、図２６に示すように、封止基板１１１と画素基板１１３の間に形成されている。封止基板１１１は例えば透明な樹脂材料からなり、人の指やタッチペン等が封止基板１１１の表面側に接触して圧力が加えられたときに、変形してある程度撓むように構成されている。

画素基板１１３上には、第２入力トランジスタＴ２２のゲート電極２２ｇと発光駆動トランジスタＴ２３のゲート電極２３ｇが形成される。更に、画素基板１１３上には、キャパシタＣｓ２の一方の電極Ｃｓ２１と、データラインＬｄが形成されており、更にこれらを覆うように絶縁膜１１４が形成される。画素基板１１３上に形成されたキャパシタ電極Ｃｓ２１と、絶縁膜１１４と、アノード電極１２１とが、表示画素２１に含まれるキャパシタＣｓ２として機能する。

絶縁膜１１４は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から形成され、データラインＬｄと、ゲート電極２２ｇ、ゲート電極２３ｇと、キャパシタ電極Ｃｓ２１と、を覆うように画素基板１１３上に形成される。

第１入力トランジスタＴ２１、第２入力トランジスタＴ２２、発光駆動トランジスタＴ２３は、それぞれｎチャネル型ＴＦＴである。それぞれのトランジスタは、図２６に示すように、画素基板１１３上に形成される。第２入力トランジスタＴ２２は、保護絶縁膜２２２と、半導体層２２３と、ドレイン電極２２ｄと、ソース電極２２ｓと、オーミックコンタクト層２２４、２２５と、ゲート電極２２ｇと、を備える。また、発光駆動トランジスタＴ２３は、半導体層２３１と、保護絶縁膜２３２と、ドレイン電極２３ｄと、ソース電極２３ｓと、オーミックコンタクト層２３４、２３５と、ゲート電極２３ｇと、を備える。なお、図示は省略しているが、第１入力トランジスタＴ２１も同様に形成される。

各トランジスタＴ２１，Ｔ２２，Ｔ２３において、ゲート電極は、例えば、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）またはクロム（Ｃｒ）から形成される。また、ドレイン電極とソース電極はそれぞれ例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒから形成されている。また、ドレイン電極及びソース電極と半導体層との間にはそれぞれ低抵抗性接触のため、オーミックコンタクト層が形成される。

アノード電極１２１は、Ａｌ等の光反射性の金属層およびその上に積層されたＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電層の２層構造である。各アノード電極１２１は隣接する他の表示画素２１のアノード電極１２１と層間絶縁膜１１５によって絶縁されている。

層間絶縁膜１１５は、絶縁材料、例えばＳｉＮ、ポリイミド等から形成される。層間絶縁膜１１５は、アノード電極１２１間に形成され、隣接するアノード電極１２１間を絶縁する。また、層間絶縁膜１１５はトランジスタＴ２１、Ｔ２２、Ｔ２３を覆うように形成される。
層間絶縁膜１１５には、平面形状が略方形の開口１１５ａに対応した開口部が形成される。この開口部によって画素２１の発光領域が区画される。層間絶縁膜１１５上には更に、隔壁１１６が形成されている。

隔壁１１６は、絶縁材料、例えばポリイミド等から形成され、層間絶縁膜１１５上に形成される。隔壁１１６は、隣接する画素間においてアノード電極１２１上に形成される発光層１２４の形成時の混色を防止する。

正孔注入層１２２は、アノード電極１２１上に形成され、発光層１２４に正孔を供給する機能を有する。正孔注入層１２２は正孔（ホール）注入、輸送が可能な有機高分子系の材料から構成される。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を用いる。

インターレイヤ１２３は正孔注入層１２２上に形成される。インターレイヤ１２３は、正孔注入層１２２の正孔注入性を抑制して発光層１２４内において電子と正孔とを再結合させやすくする機能を有し、発光層１２４の発光効率を高めるために設けられている。
発光層１２４は、インターレイヤ１２３上に形成されている。発光層１２４は、アノード電極１２１とカソード電極１２５との間に所定の電圧を印加することにより光を発生する機能を有する。発光層１２４は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成する。

カソード電極１２５は、導電材料、例えばＣａ，Ｂａ等仕事関数の低い材料からなる電子注入層と、ＩＴＯ等の光透過性導電層からなる２層構造である。カソード電極１２５は、発光層１２４の上に形成され、更に隔壁１１６を覆うように形成されている。カソード電極１２５は、基準電圧Ｖｓｓに接続される。

可変素子アノード側電極１１８は、アルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒから形成される。可変素子アノード側電極１１８は、隔壁１１６の上に、１つの表示画素２１の形成領域毎に分離して形成されて、図２７に示すように、隔壁１１６の形状に合わせた、平面形状が略方形の開口１１５ａが形成されている。可変素子アノード側電極１１８は、絶縁膜１１７によってカソード電極１２５と電気的に絶縁されている。そして、可変素子アノード側電極１１８は、コンタクト部１４４により、発光駆動トランジスタＴ２３のソース電極２３ｓと接続される。コンタクト部１４４は、隔壁１１６とカソード電極１２５に開口部（スルーホール）を設け、これに導電材料を充填することによって形成される。

可変素子アノード側電極１１８上には、図２７に示すように、枠状に形成された粒子移動防止層１１９が形成されている。粒子移動防止層１１９は、可変素子アノード側電極１１８上に、図２７（Ａ）に示すような枠状に、あるいは、図２７（Ｂ）に示すような碁盤の目状に形成される。この粒子移動防止層１１９は、例えばシリコン酸化膜、シリコン窒化膜等の絶縁材料から形成される。また、例えばＵＶ硬化樹脂等の樹脂材料によって形成してもよい。粒子移動防止層１１９は、例えば、粒子移動防止層１１９の形成領域に対応したマスクを用いて粒子移動防止層１１９の形成材料を印刷することによって可変素子アノード側電極１１８上の所定の位置に形成される。あるいは、ディスペンサによって可変素子アノード側電極１１８上の所定の位置に塗布して形成される。あるいは、真空スパッタによって成膜して、エッチングによってアノード側電極１１８上に形成するものであってもよい。

可変素子Ｅｖ２１の他方の電極をなす可変素子カソード側電極１１２は、封止基板１１１に接して配置され、可変素子カソード側電極１１２と可変素子アノード側電極１１８とは所定の間隔で対向して配置されるように構成される。この可変素子カソード側電極１１２と可変素子アノード側電極１１８との間隔は、例えば数ミクロンに設定される。そして、可変素子カソード側電極１１２は、基準電圧Ｖｓｓに接続される。

可変素子アノード側電極１１８上には、複数の絶縁性微粒子１３１と導電性微粒子１３２とが配置されている。絶縁性微粒子１３１と導電性微粒子１３２とは、図２６に示すように、粒子移動防止層１１９によって形成される枠内に配置される。絶縁性微粒子１３１と導電性微粒子１３２とは、例えば、枠内に対応する領域が開口したマスクを介して画素基板１１３上の全面に散布することによって配置される。あるいは、ディスペンサを用いて各微粒子を所定の位置に配置するようにしてもよい。絶縁性微粒子１３１と導電性微粒子１３２は、粒子移動防止層１１９によって形成される枠内に配置されることで、可変素子アノード側電極１１８上から移動しないようにされる。

絶縁性微粒子１３１は例えば真球状の微粒子であり、可変素子カソード側電極１１２と可変素子アノード側電極１１８との間隔と同じか、それよりやや小さい、数ミクロンの直径を有する。絶縁性微粒子１３１は、誘電率の高い材料でできており、かつ柔軟性を有しており、圧力が加わると変形する。絶縁性微粒子１３１は絶縁性の材料から形成され、例えば、プラスチックを材料として製造される。可変素子アノード側電極１１８と可変素子カソード側電極１１２の間に、絶縁性微粒子１３１を配置することで、人の指やタッチペン等が表示パネル２ａに接触していないときに、可変素子アノード側電極１１８と可変素子カソード側電極１１２の間隔を均一に保つことができる。

導電性微粒子１３２は、導電性を有し、絶縁性微粒子１３１よりも小さい直径を有する、例えば真球状の微粒子である。例えば絶縁性微粒子１３１が５ミクロンの直径を有する場合、導電性微粒子１３２は３ミクロン程度の直径を有する。導電性微粒子１３２は、例えば金属粒子からなるものであってもよいし、例えば、プラスチックを材料とする微粒子の表面に金メッキを施したものからなるものであってもよい。

人の指やタッチペン等が表示パネル２ａに接触して封止基板１１１に圧力が加えられると、絶縁性微粒子１３１は変形してつぶれ、可変素子アノード側電極１１８と可変素子カソード側電極１１２とが導電性微粒子１３２を介して接近して可変素子Ｅｖ２１の容量値が増大する。そして、圧力が更に増加すると、可変素子アノード側電極１１８と可変素子カソード側電極１１２が両方とも導電性微粒子１３２に接触する。このとき、可変素子アノード側電極１１８と可変素子カソード側電極１１２との間の抵抗は極めて小さくなる。
可変素子アノード側電極１１８と可変素子カソード側電極１１２は、通常空気層によって絶縁されている。この場合、可変素子Ｅｖ２１の抵抗は数ＭΩ以上であり、可変素子Ｅｖ２１の容量値は無視できる程小さい。この場合、上述したように、可変素子Ｅｖ２１は有機ＥＬ素子ＯＥＬの発光に影響を及ぼさない。

可変素子アノード側電極１１８と可変素子カソード側電極１１２の間隔に応じて、可変素子Ｅｖ２１の容量値は変化する。人の指やタッチペン等が表示パネル２ａに接触して封止基板１１１の表面側から表示パネル２ａに圧力が加えられると、封止基板１１１が撓んでへこみ、可変素子アノード側電極１１８と可変素子カソード側電極１１２の間隔が狭くなる。可変素子アノード側電極１１８と可変素子カソード側電極１１２の間隔が狭くなるに連れて、可変素子Ｅｖ２１の容量値は増加する。そして、封止基板１１１の側から表示パネル２ａに更に圧力が加えられると、可変素子アノード側電極１１８と可変素子カソード側電極１１２が両方とも導電性微粒子１３２に接触する。このとき、可変素子Ｅｖ２１の容量値は極めて小さくなり、同時に可変素子Ｅｖ２１の抵抗も極めて小さくなる。これによって、可変素子Ｅｖ２１は、容量値を変化させることができる可変キャパシタ、または抵抗を変化させることができる可変抵抗、または可変キャパシタと可変抵抗の両方として機能する。

なお、封止基板１１１は本発明の封止基板の一例であり、画素基板１１３は本発明の画素基板の一例であり、可変素子カソード側電極１１２は本発明の第１の電極の一例であり、可変素子アノード側電極１１８は本発明の第２の電極の一例であり、キャパシタ電極Ｃｓ２１は本発明のキャパシタの一方の電極の一例であり、コンタクト部１４４は本発明のコンタクト部の一例であり、層間絶縁膜１１５は本発明の絶縁膜の一例であり、隔壁１１６は本発明の隔壁の一例であり、絶縁性微粒子１３１は本発明の絶縁性微粒子の一例であり、導電性微粒子１３２は本発明の導電性微粒子の一例である。

＜第１の実施形態における表示画素２１の第２の構造＞
次に、図２８は、第１の実施形態における表示画素２１の第２の構造における、図２５のＡ−Ａ線断面図の一例である。図２６と同一の構成要素には同一の符号が付されている。図２８に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。

表示画素２１の第２の構造においては、図２８（Ａ）に示すように、可変素子アノード側電極１１８上には、樹脂層１２０が設けられる。この樹脂層１２０によって絶縁性微粒子１３１と導電性微粒子１３２とが可変素子アノード側電極１１８上に固定されている。図２６における枠状の粒子移動防止層１１９は設けられない。樹脂層１２０は、例えばＵＶ硬化樹脂からなる。この樹脂層１２０は、樹脂層１２０の形成領域に対応したマスクを用いた印刷、あるは、ディスペンサによる塗布によって硬化前の樹脂層１２０が可変素子アノード側電極１１８上に形成される。そして、樹脂層１２０の上に絶縁性微粒子１３１と導電性微粒子１３２とを配置し、加圧して可変素子アノード側電極１１８上に接触させた後、ＵＶ光を照射して、樹脂層１２０を硬化させることによって形成される。

次に、図２８（Ｂ）は表示画素２１の第２の構造の第１の変形例を示す。上記図２８（Ａ）においては、表示画素２１の可変素子アノード側電極１１８上に樹脂層１２０が設けられて、可変素子アノード側電極１１８上に絶縁性微粒子１３１と導電性微粒子１３２とが固定される構造としたが、可変素子カソード側電極１１２上に樹脂層１２０が設けられて、可変素子カソード側電極１１２上に樹脂層１２０によって絶縁性微粒子１３１と導電性微粒子１３２とが固定されるものであってもよい。表示画素２１の第２の構造の第１の変形例においては、図２８（Ｂ）に示すように、可変素子カソード側電極１１２の可変素子アノード側電極１１８と対向する位置に、例えばＵＶ硬化樹脂からなる、樹脂層１２０が設けられている。そして、この樹脂層１２０について、可変素子カソード側電極１１２上に絶縁性微粒子１３１と導電性微粒子１３２とが固定される。樹脂層１２０及びそこに設ける絶縁性微粒子１３１と導電性微粒子１３２とは、上記図２８（Ａ）の場合と同様にして形成することができる。

次に、図２８（Ｃ）は、表示画素２１の第２の構造の第２の変形例を示す。上記図２８（Ｂ）においては、可変素子カソード側電極１１２上に樹脂層１２０が設けられて、可変素子カソード側電極１１２上に樹脂層１２０によって絶縁性微粒子１３１と導電性微粒子１３２とが固定される構造としたが、ここで、絶縁性微粒子１３１は、封止基板１１１に圧力が加えられていないときに、可変素子カソード側電極１１２と可変素子アノード側電極１１８との間の間隔を一定に保つために設けられているものである。そこで、絶縁性微粒子１３１を設けず、これに代えて、絶縁性微粒子１３１の直径と同等の厚さを有する絶縁膜を設けるようにしてもよい。表示画素２１の第２の構造の第２の変形例においては、図２８（Ｃ）に示すように、図２８（Ｂ）と同様に、可変素子カソード側電極１１２の可変素子アノード側電極１１８と対向する位置に、例えばＵＶ硬化樹脂からなる樹脂層１２０が設けられ、そこに導電性微粒子１３２が固定される。そして、可変素子アノード側電極１１８の周囲領域に対応する樹脂層１２０の周囲領域に、可変素子カソード側電極１１２と可変素子アノード側電極１１８との間の間隔に対応した厚さを有するギャップ形成層１３０が設けられている。このギャップ形成層１３０は、例えばシリコン酸化膜、シリコン窒化膜等の絶縁材料から形成される。また、例えばＵＶ硬化樹脂等の樹脂材料によって形成してもよい。ギャップ形成層１３０は、例えば、ギャップ形成層１３０の形成領域に対応したマスクを用いてギャップ形成層１３０の形成材料を可変素子カソード側電極１１２上に印刷することによって可変素子カソード側電極１１２上の所定の位置に形成される。あるいは、ディスペンサによって可変素子カソード側電極１１２上の所定の位置に塗布して形成される。なお、図２８（Ｃ）においては、可変素子カソード側電極１１２上に樹脂層１２０が設けられて、そこに導電性微粒子１３２が固定される構成としたが、図２８（Ａ）に示した構成と同様に、可変素子アノード側電極１１８上に樹脂層１２０が設けられて、そこに導電性微粒子１３２が固定される構成としてもよい。

＜第１の実施形態における表示画素２１の第３の構造＞
次に、図２９は、第１の実施形態における表示画素２１の第３の構造における、図２５のＡ−Ａ線断面図の一例である。図２６と同一の構成要素には同一の符号が付されている。図２９に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。

表示画素２１の上記第１、第２の構造においては、可変素子カソード側電極１１２と可変素子アノード側電極１１８との間に導電性微粒子１３２が設けられて、封止基板１１１に圧力が加えられて撓んだときに、導電性微粒子１３２を介して可変素子カソード側電極１１２と可変素子アノード側電極１１８とが接近または接触するように構成されていたが、例えば、圧力が加えられていないときの可変素子カソード側電極１１２と可変素子アノード側電極１１８との間隔を第１、第２の構造の場合より狭くした場合には、封止基板１１１に圧力が加えられて撓んだときに、可変素子カソード側電極１１２と可変素子アノード側電極１１８とが接近または直接接触するように構成することができる。

表示画素２１の第３の構造においては、図２９（Ａ）に示すように、可変素子アノード側電極１１８上に絶縁性微粒子１３１、導電性微粒子１３２、及び粒子移動防止層１１９が設けられていない。ここで、可変素子カソード側電極１１２と可変素子アノード側電極１１８との間隔は、図２６の構造の場合より狭く設定されている。

次に、図２９（Ｂ）は、表示画素２１の第３の構造の変形例を示す。上記図２９（Ａ）に示した構造においては、可変素子カソード側電極１１２と可変素子アノード側電極１１８との間には何も設けられていない構造としたが、この場合、封止基板１１１に圧力が加えられて撓んだときに、隣接する複数の表示画素２１に亘って封止基板１１１が撓んで、複数の表示画素２１で同時に可変素子カソード側電極１１２と可変素子アノード側電極１１８とが接触してしまう場合がある。そこで、図２９（Ｂ）に示す表示画素２１の第３の構造の変形例は、可変素子カソード側電極１１２上の表示画素２１の可変素子アノード側電極１１８の周囲領域と対向する位置にギャップ形成層１３０ｂを設けるようにしたものである。ギャップ形成層１３０ｂは上記図２８（Ｃ）のギャップ形成層１３０と同等のものであり、同様にして形成される。この場合、封止基板１１１に圧力が加えられて撓んだときに、１つの表示画素２１のみにおいて可変素子カソード側電極１１２と可変素子アノード側電極１１８とが接触するように構成することができる。

＜第１の実施形態における表示画素２１の第４の構造＞
次に、図３０は、第１の実施形態における表示画素２１の第４の構造における、図２５のＡ−Ａ線断面図の一例である。図２６と同一の構成要素には同一の符号が付されている。図３０に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。

表示画素２１の第４の構造においては、図３０（Ａ）に示すように、可変素子カソード側電極１１２と可変素子アノード側電極１１８との間に、図２８（Ｃ）におけるギャップ形成層１３０と同等のギャップ形成層１３０ｃが設けられているとともに、可変素子カソード側電極１１２上の可変素子アノード側電極１１８と対向する位置に設けられた複数の突起状電極部１３５を有する。この突起状電極部１３５の可変素子アノード側電極１１８方向の高さは、可変素子カソード側電極１１２と可変素子アノード側電極１１８との間隔より小さく、例えば２〜３ミクロンの値を有する。突起状電極部１３５は導電性材料からなり、封止基板１１１に圧力が加えられて撓んだときに、可変素子カソード側電極１１２と可変素子アノード側電極１１８とが突起状電極部１３５を介して接近または接触するように構成される。

この突起状電極部１３５は、例えば、封止基板１１１に形成される可変素子カソード側電極１１２をなす電極層を比較的厚く形成し、この電極層をエッチングすることによって形成される。あるいは、封止基板１１１の可変素子カソード側電極１１２が形成される面をエッチングして突起状電極部１３５を形成するための凹凸を形成し、その上に可変素子カソード側電極１１２をなす電極層を形成して、凸部に突起状電極部１３５を形成するようにしてもよい。また、突起状電極部１３５の平面形状は、例えば円形状または正方形状に形成されるが、例えば長方形状や楕円形状であってもよい。

次に、図３０（Ｂ）は、表示画素２１の第４の構造の変形例を示す。上記図３０（Ａ）に示した構成においては、突起状電極部１３５が可変素子カソード側電極１１２側に設けられる構成としたが、図３０（Ｂ）に示すように、突起状電極部１３５が可変素子アノード側電極１１８側に設けられる構成としてもよい。
この場合、突起状電極部１３５は、例えば、可変素子アノード側電極１１８上に突起状電極部１３５形成用の導体層を形成し、これをエッチングすることによって形成される。
なお、突起状電極部１３５は本発明の突起部の一例である。

＜第１の実施形態における表示画素２１の第５の構造＞
次に、第１の実施形態に適用される表示画素２１の第５の構造について説明する。
図３１は、第１の実施形態における表示画素２１の第５の構造における、図２５のＡ−Ａ線断面図の一例である。図２６と同一の構成要素には同一の符号が付されている。図３０に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。

表示画素２１の第５の構造においては、図３１に示すように、可変素子カソード側電極１１２上の可変素子アノード側電極１１８と対向する位置に設けられた複数の突起部１３６を有する。この突起部１３６の可変素子アノード側電極１１８方向の高さは、可変素子カソード側電極１１２と可変素子アノード側電極１１８との間隔より小さく、例えば２〜３ミクロンの値を有する。突起部１３６は導電性材料からなり、封止基板１１１に圧力が加えられて撓んだときに、可変素子カソード側電極１１２と可変素子アノード側電極１１８とが突起部１３６を介して接近または接触するように構成される。

この突起部１３６は、例えば、封止基板１１１の可変素子カソード側電極１１２上の突起部１３６の形成位置に、スクリーン印刷によって導電ペーストを塗布し、乾燥後、焼成することによって形成される。図３１においては、突起部１３６の断面形状は台形に形成されるものとしたが、例えば半球状に形成されるものであってもよい。また、突起部１３６の平面形状は、例えば円形状または正方形状に形成されるが、例えば長方形状や楕円形状であってもよい。
なお、突起部１３６は本発明の突起部の一例である。

＜第１の実施形態における表示画素２１の第６の構造＞
次に、図３２は、第１の実施形態における表示画素２１の第６の構造における、図２５のＡ−Ａ線断面図の一例である。図２６と同一の構成要素には同一の符号が付されている。図３２に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。

図２５〜図３１では、可変素子Ｅｖ２１の一方の電極と発光駆動トランジスタＴ２３のソース電極２３ｓとを接続した構造としたが、可変素子Ｅｖ２１の一方の電極と第２入力トランジスタＴ２２のドレイン電極とを接続する構造としても、図２６の表示画素２１と同様に動作する。表示画素２１の第６の構造は、このような構造に対応したものである。

図３２に示す表示画素２１の第６の構造において、可変素子アノード側電極１１８上には、例えば、図２６と同様の、枠状に形成された粒子移動防止層１１９と、粒子移動防止層１１９の枠内に配置された複数の絶縁性微粒子１３１と導電性微粒子１３２と、を有する。そして、図２６の表示画素２１では、可変素子アノード側電極１１８はコンタクト部１４４を介して発光駆動トランジスタＴ２３のソース電極２３ｓと接続されていたのに対し、図３２の表示画素２１では、可変素子アノード側電極１１８がコンタクト部１４５を介して第２入力トランジスタＴ２２のドレイン電極２２ｄと接続されている点が異なる。

なお、表示画素２１の第６の構造における可変素子Ｅｖ２１を構成する可変素子カソード側電極１１２と可変素子アノード側電極１１８の間の構造は、図３２では、一例として、図２６における第１の構造と同等の構造を有するものとしたが、この構造に限るものではなく、上記表示画素２１の第２−第５の構造と同等の構造を適用するものであってもよい。
また、コンタクト部１４５は本発明のコンタクト部の一例である。

＜第１の実施形態における表示画素２１の第７の構造＞
次に、図３３は、第１の実施形態における表示画素２１の第７の構造における、図２５のＡ−Ａ線断面図の一例である。図２６と同一の構成要素には同一の符号が付されている。図３３に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。

上記第１〜第６の構造では、表示画素２１がトップエミッション構造を有するものとしたが、表示画素２１はボトムエミッション構造であってもよい。但し、ボトムエミッション構造の場合には、画素基板１１３の側から人の指やタッチペンで触れて表示パネルに圧力を加える構造となる。表示画素の第７の構造は、このような構造に対応したものである。

図３３に示す表示画素２１の第７の構造では、図２６の表示画素２１と異なり、キャパシタ電極Ｃｓ２１は、発光層１２４の発する光を遮らないように発光層１２４の下を避けて、発光駆動トランジスタＴ２３のソース電極２３ｓの直下に配置されている。ただし、キャパシタ電極Ｃｓ２１が透明な材料で作られる場合には、図２６の表示画素２１と同様に、キャパシタ電極Ｃｓ２１を発光層１２４の下に配置しても良い。

また、トップエミッション構造では、アノード電極１２１はＡｌ等の光反射性の金属層およびその上に積層されたＩＴＯ等の透明導電層の２層構造であったが、図３３のボトムエミッション構造では、アノード電極１２１はＩＴＯ等の透明導電層で形成される。
更に、トップエミッション構造では、カソード電極１２５は、導電材料、例えばＣａ，Ｂａ等仕事関数の低い材料からなる層と、ＩＴＯ等の光透過性導電層からなる２層構造であったが、図３３のボトムエミッション構造では、Ｃａ，Ｂａ等仕事関数の低い材料からなる層およびその上に積層されたＡｌ等の光反射性の金属層の２層構造である。
なお、表示画素２１の第７の構造における可変素子カソード側電極１１２と可変素子アノード側電極１１８の間の構造は、図３３では、一例として、図２６における第１の構造と同等の構造を有するものとしたが、この構造に限るものではなく、上記第２−第５の構造と同等の構造を適用するものであってもよい。

＜第１の実施形態における表示画素２１の第８の構造＞
上記表示画素２１の第１〜第７の構造では、隣接している表示画素２１の有機ＥＬ素子ＯＥＬの間に隔壁１１６を有するものとした。隔壁１１６があるため、有機ＥＬ材料をノズルコート法やインクジェット法によって成膜することができる。しかしながら、本発明の表示画素２１は隔壁１１６を有する構造に限るものではなく、隔壁１１６を有しない構造のものであってもよい。この場合、真空蒸着法や凸版印刷法、スクリーン印刷法等を用いることによって有機ＥＬ材料を所定の領域に成膜することができる。

真空蒸着法を用いる場合は、低分子有機材料を真空中で過熱蒸発させ、例えばメタルマスク蒸着によりアノード電極１２１の上に、正孔注入層１２２、インターレイヤ１２３、発光層１２４及びカソード電極１２５を積層する。

また、凸版印刷法を用いる場合は、凸状に形成した版を用いて高分子有機材料インキを被印刷物（アノード電極１２１上）に直接転移させて、正孔注入層１２２、インターレイヤ１２３、発光層１２４を形成し、スクリーン印刷法を用いる場合には、アノード電極１２１の領域に対応した開口部が形成された印刷製版を用いて高分子有機材料インキをアノード電極１２１上に印刷して、正孔注入層１２２、インターレイヤ１２３、発光層１２４を形成する。

以下に、表示画素２１の第８の構造として、隔壁１１６を有しない場合の構造の第１の例を示す。図３４は、第１の実施形態における表示画素２１の第８の構造における、図２５のＡ−Ａ線断面図の一例である。図２６と同一の構成要素には同一の符号が付されている。図３４に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。ここで、図３４における表示画素２１はトップエミッション構造を有するものである。

図３４に示す表示画素２１は、第２入力トランジスタＴ２２と発光駆動トランジスタＴ２３のドレイン電極を覆うように、層間絶縁膜１１５が形成されている。そして、層間絶縁膜１１５の上に有機ＥＬ素子ＯＥＬのカソード電極１２５と絶縁膜１１７が形成されている。ここで、発光駆動トランジスタＴ２３のソース電極２３ｓと可変素子カソード側電極１１２とは可変素子Ｅｖ２１を構成している。発光駆動トランジスタＴ２３のソース電極２３ｓは露出されている。発光駆動トランジスタＴ２３のソース電極２３ｓは、可変素子Ｅｖ２１の可変素子アノード側電極を兼ねている。ソース電極２３ｓと可変素子カソード側電極１１２の間には、絶縁性微粒子１３１や導電性微粒子１３２は設けられておらず、ソース電極２３ｓと可変素子カソード側電極１１２とは、封止基板１１１に圧力が加えられていないときには離間して空気層によって絶縁されている。この場合、可変素子Ｅｖ２１の容量値は無視できる程小さく、可変素子Ｅｖ２１は有機ＥＬ素子ＯＥＬの発光に影響を及ぼさない。

そして、封止基板１１１に圧力が加えられて撓んだときに、可変素子カソード側電極１１２とソース電極２３ｓとが接近して、可変素子Ｅｖ２１の容量値が増加する。なお、可変素子Ｅｖ２１の容量成分の大きさは可変素子カソード側電極１１２に対向するソース電極２３ｓの面積に依存するため、ソース電極２３ｓの図３４に示す横幅Ｌ及びこれに直交する方向の幅を比較的大きい値に設定することが好ましい。

次に、図３５は、表示画素２１の第８の構造の変形例を示す。図３４と同一の構成要素には同一の符号が付されている。図３５に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。図３４に示した構造では絶縁膜１１７上には何も設けられていない構造としたが、図３５に示す表示画素２１の第８の構造の変形例は、絶縁膜１１７上にソース電極２３ｓに電気的に接続される導電体層１６０を形成するようにしたものである。この導電体層は、例えば、導電体層１６０を形成する領域を開口部としたマスクを設けた状態で蒸着によって形成することができる。

この場合、可変素子カソード側電極１１２と絶縁膜１１７上の導電体層１６０とが対向して可変素子Ｅｖ２１を構成する。このため、絶縁膜１１７上の導電体層１６０の面積をソース電極２３ｓの面積より大きくし易い。また、可変素子カソード側電極１１２と導電体層１６０との間隔を比較的狭くすることができて、可変素子Ｅｖ２１の容量成分を比較的大きくすることができる。また、封止基板１１１に圧力が加えられて撓んだときに、可変素子カソード側電極１１２と導電体層１６０とが直接接触するように構成することができる。
なお、導電体層１６０は本発明の誘電体層の一例である。

＜第１の実施形態における表示画素２１の第９の構造＞
次に、表示画素２１の第９の構造として、隔壁１１６を有しない場合の構造の第２の例を示す。図３６は、第１の実施形態における表示画素２１の構造の第９の構造における、図２５のＡ−Ａ線断面図の一例である。図２６、図３４と同一の構成要素には同一の符号が付されている。図３６に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。

図３６（Ａ）は、ソース電極２３ｓと可変素子カソード側電極１１２の間に複数の絶縁性微粒子１３１と導電性微粒子１３２が配置されていること以外は、図３４に示した表示画素２１の第８の構造と同じ構造を有するものである。
上述したように、絶縁性微粒子１３１は、絶縁性の直径数ミクロンの、例えば真球状の微粒子であり、導電性微粒子１３２は、導電性を有し、絶縁性微粒子１３１よりも小さい、例えば真球状の微粒子である。

封止基板１１１に圧力が加えられると、絶縁性微粒子１３１は変形してつぶれ、可変素子カソード側電極１１２とソース電極２３ｓとが導電性微粒子１３２を介して接近して可変素子Ｅｖ２１の容量値が増大する。そして、圧力が更に増加すると、可変素カソード側電極１１２とソース電極２３ｓとが両方とも導電性微粒子１３２に接触する。このとき、可変素子カソード側電極１１２とソース電極２３ｓとの間の抵抗は極めて小さくなる。

次に、図３６（Ｂ）は、表示画素２１の第９の構造の変形例を示す。図３６（Ｂ）に示す表示画素２１の第９の構造の変形例は、図３５に示した表示画素２１の第８の構造の変形例の構造に対し、導電体層１６０上に枠状に形成された粒子移動防止層１１９が形成され、可変素子カソード側電極１１２と導電体層１６０との間に複数の絶縁性微粒子１３１と導電性微粒子１３２を配置するようにしたものである。絶縁性微粒子１３１と導電性微粒子１３２とは粒子移動防止層１１９によって形成される枠内に配置される。
この変形例においては、封止基板１１１に圧力が加えられると、絶縁性微粒子１３１は変形してつぶれ、可変素子カソード側電極１１２と導電体層１６０とが導電性微粒子１３２を介して接近して可変素子Ｅｖ２１の容量値が増大する。そして、圧力が更に増加すると、可変素カソード側電極１１２と導電体層１６０とが両方とも導電性微粒子１３２に接触する。このとき、可変素子カソード側電極１１２と導電体層１６０との間の抵抗は極めて小さくなる。

＜第１の実施形態における表示画素２１の第１０の構造＞
次に、表示画素２１の第１０の構造として、隔壁１１６を有しない場合の構造の第３の例を示す。図３７は、第１の実施形態における表示画素２１の構造の第１０の構造における、図２５のＡ−Ａ線断面図の一例である。図２６、図３１、図３４と同一の構成要素には同一の符号が付されている。図３７に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。

図３７の表示画素２１は、図３５に示した構造と同様に、絶縁膜１１７上に形成されたソース電極２３ｓに電気的に接続された導電体層１６０を有する。また、図３７の表示画素２１は、可変素子カソード側電極１１２の導電体層１６０と対向する位置に設けられた複数の突起部１３６を有する。この突起部１３６は、図３１に示した、表示画素２１の第５の構造における突起部１３６と同等のものである。

なお、上記の表示画素２１の第８−第１０の構造図において、表示画素２１はトップエミッション構造を有するものとしたが、図３３に示した表示画素２１の第７の構造のようなボトムエミッション構造を有するものであってもよい。

＜第１の実施形態における表示画素２１の第１１の構造＞
次に、表示画素２１の第１１の構造として、隔壁１１６を有しない場合の構造の第４の例を示す。図３８は、第１の実施形態における表示画素２１の構造の第１１の構造における、図２５のＡ−Ａ線断面図の一例である。図２６、図３６と同一の構成要素には同一の符号が付されている。図３８に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。

図３４〜図３７では、可変素子Ｅｖ２１の一方の電極と発光駆動トランジスタＴ２３のソース電極２３ｓとを接続した構造としたが、図３８に示す表示画素２１の第１１の構造は、可変素子Ｅｖ２１の一方の電極と第２入力トランジスタＴ２２のドレイン電極２２ｄとを接続した構造を有するものである。

図３８は、第２入力トランジスタＴ２２のドレイン電極２２ｄが露出され、ドレイン電極２２ｄと可変素子カソード側電極１１２の間に複数の絶縁性微粒子１３１と導電性微粒子１３２が配置されていること以外は、図３６（Ａ）に示した表示画素２１の第９の構造と同じ構造を有するものである。

また、図３９は、表示画素２１の第１１の構造の変形例を示す。図２６、図３６と同一の構成要素には同一の符号が付されている。図３９に示す表示画素２１も図２６の表示画素２１と同様に動作するものである。
図３９の表示画素２１は、絶縁膜１１７上にドレイン電極２２ｄに電気的に接続される導電体層１６１が形成され、導電体層１６１上に枠状に形成された粒子移動防止層１１９が形成され、可変素子カソード側電極１１２と導電体層１６１との間に複数の絶縁性微粒子１３１と導電性微粒子１３２が配置されていること以外は、図３６（Ｂ）に示した表示画素２１の第９の構造の変形例と同じ構造を有するものである。
なお、導電体層１６１は本発明の誘電体層の一例である。

次に、上述の第２の実施形態に適用される表示画素２２及び可変素子Ｅｖ３１の具体的な構造について説明する。

＜第２の実施形態における表示画素２２の第１の構造＞
図４０は、第２の実施形態における表示画素２２の第１の構造における平面図の一例であり、図４１は、表示画素２２の第１の構造における図４０のＢ−Ｂ線断面図の一例である。図４０と図４１は、表示画素２２がトップエミッション構造である場合の例である。

図４０と図４１に示す表示画素２２における有機ＥＬ素子ＯＥＬや層間絶縁膜１１５、隔壁１１６等の構造は、図２５及び図２６に示す表示画素２１と同一である。図２５、図２６と同一の構成要素には同一の符号が付されている。

キャパシタ電極Ｃｓ３１は、キャパシタＣｓ３の電極であり、発光駆動トランジスタＴ３２のゲート電極３２ｇに接続されている。アノード電極１２１は、有機ＥＬ素子ＯＥＬのアノード電極である。アノード電極１２１は、キャパシタ電極Ｃｓ３１に対向するように配置されており、キャパシタＣｓ３のもう一方の電極を兼ねている。
図４０に示すように、表示画素２２は、有機ＥＬ素子ＯＥＬを挟むようにして、左側に入力トランジスタＴ３１のソース電極３１ｓとゲート電極３１ｇとドレイン電極３１ｄが配置されている。また、有機ＥＬ素子ＯＥＬの右側に、発光駆動トランジスタＴ３２のソース電極３２ｓとゲート電極３２ｇとドレイン電極３２ｄが配置されている。

入力トランジスタＴ３１のソース電極３１ｓは、図４０に示すように、コンタクト部１５１を介してデータラインＬｄに接続されている。また、入力トランジスタＴ３１のゲート電極３１ｇは、コンタクト部１５２を介して走査ラインＬｓと接続されている。
入力トランジスタＴ３１のドレイン電極３１ｄは、図４１に示すようにコンタクト部１５４を介して、キャパシタ電極Ｃｓ３１と接続され、更にキャパシタ電極Ｃｓ３１を介して発光駆動トランジスタＴ３２のゲート電極３２ｇと接続されている。また、入力トランジスタＴ３１のドレイン電極３１ｄは、コンタクト部１５３を介して可変素子アノード側電極１５８と接続されている。
発光駆動トランジスタＴ３２のドレイン電極３２ｄは、電源ラインＬｖに接続されている。また、発光駆動トランジスタＴ３２のソース電極３２ｓは、アノード電極１２１に接続されている。
なお、コンタクト部１５１〜１５４は、異なる層に形成された電極、配線等を上下に導通させるものであり、例えば絶縁膜に開口を設け、これに導電材料を充填することによって形成される。

表示画素２２は、図４１に示すように、封止基板１１１と画素基板１１３の間に形成されている。
画素基板１１３上には、入力トランジスタＴ３１と発光駆動トランジスタＴ３２のゲート電極３１ｇと３２ｇが形成される。更に、画素基板１１３上には、キャパシタ電極Ｃｓ３１と、データラインＬｄが形成されており、更にこれらを覆うように絶縁膜１１４が形成されている。画素基板１１３上に形成されたキャパシタ電極Ｃｓ３１と、絶縁膜１１４と、アノード電極１２１とが、表示画素２２のキャパシタＣｓ３として機能する。

入力トランジスタＴ３１と発光駆動トランジスタＴ３２は、それぞれｎチャネル型ＴＦＴである。それぞれのトランジスタは、図４１に示すように、画素基板１１３上に形成される。入力トランジスタＴ３１は、半導体層３１１と、保護絶縁膜３１２と、ドレイン電極３１ｄと、ソース電極３１ｓと、オーミックコンタクト層３１４、３１５と、ゲート電極３１ｇと、を備える。また、発光駆動トランジスタＴ３２は、半導体層３２１と、保護絶縁膜３２２と、ドレイン電極３２ｄと、ソース電極３２ｓと、オーミックコンタクト層３２４、３２５と、ゲート電極３２ｇと、を備える。

可変素子アノード側電極１５８は、コンタクト部１５３により、入力トランジスタＴ３１のドレイン電極３１ｄと接続されている。コンタクト部１５３は、隔壁１１６、カソード電極１２５、絶縁膜１１７及び層間絶縁膜１１５に開口を設け、これに導電材料を充填することによって形成される。
可変素子カソード側電極１５７は、封止基板１１１に接して配置される。可変素子カソード側電極１５７には、基準電圧Ｖｓｓが印加される。

可変素子アノード側電極１５８上には、枠状に形成された粒子移動防止層１１９が形成されている。可変素子アノード側電極１５８上の粒子移動防止層１１９によって形成される枠内には、複数の絶縁性微粒子１３１と複数の導電性微粒子１３２とが配置されている。可変素子アノード側電極１５８と可変素子カソード側電極１５７は、可変素子Ｅｖ３１を構成する。
なお、表示画素２２の第１の構造における可変素子Ｅｖ３１を構成する可変素子アノード側電極１５８と可変素子カソード側電極１５７の間の構成は、図４１では、一例として、図２６に示した、第１の実施形態における表示画素２１の第１の構造と同等の構造を有するものとしたが、この構造に限るものではなく、上記の第１の実施形態における表示画素２１の第２−第５の構造と同等の構造を適用するものであってもよい。

ここで、可変素子カソード側電極１５７は本発明の第１の電極の一例であり、可変素子アノード側電極１５８は本発明の第２の電極の一例であり、キャパシタ電極Ｃｓ３１は本発明のキャパシタの一方の電極の一例であり、コンタクト部１５３は本発明のコンタクト部の一例である。

＜第２の実施形態における表示画素２２の第２の構造＞
次に、図４２は、第２の実施形態における表示画素２２の第２の構造における、図４０のＢ−Ｂ線断面図の一例である。図４１と同一の構成要素には同一の符号が付されている。図４２に示す表示画素２２は、図４１の表示画素２２と同様に動作するものである。表示画素２２はトップエミッション構造である場合の例である。

図４１の表示画素２２では、可変素子アノード側電極１５８はコンタクト部１５３を介して入力トランジスタＴ３１のソドレイン電極３１ｄと接続されていたのに対し、図４２の表示画素２２では、可変素子アノード側電極１５８が、コンタクト部１５５と、画素基板１１３上に形成された配線１５６を介して発光駆動トランジスタＴ３２のゲート電極３２ｇと接続されている。
表示画素２２の第２の構造における可変素子Ｅｖ３１を構成する可変素子アノード側電極１５８と可変素子カソード側電極１５７の間の構成は、例えば、図４１に示した構造と同等の構造を有する。なお、この第２の構造においても、上記の第１の実施形態における表示画素２１の第２−第５の構造と同等の構造を適用するものであってもよい。
また、コンタクト部１５５は本発明のコンタクト部の一例である。

＜第２の実施形態における表示画素２２の第３の構造＞
次に、図４３は、第２の実施形態における表示画素２２の第３の構造における、図４０のＢ−Ｂ線断面図の一例である。図４１と同一の構成要素には同一の符号が付されている。図４３に示す表示画素２２は、図４１の表示画素２２と同様に動作するものである。

上記第１、第２の構造では、表示画素２２がトップエミッション構造を有するものとしたが、表示画素２２はボトムエミッション構造であってもよい。表示画素２２の第３の構造は、このような構造に対応したものである。

図４３の表示画素２２では、図４１の表示画素２２と異なり、キャパシタ電極Ｃｓ３１は、発光層１２４の発する光を遮らないように発光層１２４の下を避けて、発光駆動トランジスタＴ３２のソース電極３２ｓの直下に配置されている。ただし、キャパシタ電極Ｃｓ３１が透明な材料で作られる場合には、図４１の表示画素２２と同様に、キャパシタ電極Ｃｓ３１を発光層１２４の下に配置しても良い。

また、図４３の表示画素２２では、図４１の表示画素２２と異なり、アノード電極１２１はＩＴＯ等の透明導電層で形成されている。カソード電極１２５は、Ｃａ，Ｂａ等仕事関数の低い材料からなる層と、その上に積層されたＡｌ等の光反射性の金属層の２層構造である。

更に、図４１の表示画素２２では、入力トランジスタＴ３１のドレイン電極３１ｄと発光駆動トランジスタＴ３２のゲート電極を、コンタクト部１５４とキャパシタ電極Ｃｓ３１を介して接続したが、図４３の表示画素２２は、入力トランジスタＴ３１のドレイン電極３１ｄと発光駆動トランジスタＴ３２のゲート電極３２ｇを接続するための図示しない配線を別途有する。

＜第２の実施形態における表示画素２２の第４の構造＞
上記表示画素２２の第１〜第３の構造では、隣接している表示画素２２の有機ＥＬ素子ＯＥＬの間に隔壁１１６を有するものとしたが、表示画素２２においても、表示画素２１の第８−第１０の構造と同様に、隔壁１１６を有しない構造を有するものであってもよい。

以下に、表示画素２２の第４の構造として、隔壁１１６を有しない場合の構造の一例例を示す。図４４は、第２の実施形態における表示画素２２の第４の構造における、図４０のＢ−Ｂ線断面図の一例である。図４１と同一の構成要素には同一の符号が付されている。図４４に示す表示画素２２も図４１の表示画素２２と同様に動作するものである。ここで、図４４における表示画素２２はトップエミッション構造を有するものである。

図４４に示す表示画素２２は、入力トランジスタＴ３１のソース電極と発光駆動トランジスタＴ３２を覆うように、層間絶縁膜１１５が形成されている。そして、層間絶縁膜１１５の上に有機ＥＬ素子ＯＥＬのカソード電極１２５と絶縁膜１１７が形成されている。更に、絶縁膜１１７上にソース電極２３ｓに電気的に接続された導電体層１６２が設けられている。この導電体層１６２は、図３６（Ｂ）に示した表示画素２１の第９の構造の変形例における導電体層１６０と同等のものである。

そして、例えば、導電体層１６２の上に粒子移動防止層１１９が形成されているとともに、可変素子カソード側電極１５７と導電体層１６２との間に複数の絶縁性微粒子１３１と導電性微粒子１３２とが配置され、絶縁性微粒子１３１と導電性微粒子１３２とは粒子移動防止層１１９によって形成される枠内に配置される。可変素子カソード側電極１５７と導電体層１６２との間の構成は図３６（Ｂ）に示した表示画素２１における構成と同じである。

なお、表示画素２２の第４の構造における可変素子Ｅｖ３１を構成する可変素子アノード側電極１５７と導電体層１６２との間の構成は、図４４では、一例として、図４１に示した第２の実施形態における表示画素２２の第１の構造と同等の構造を有するものとしたが、この構造に限るものではなく、上記の第１の実施形態における表示画素２１の第２−第５の構造と同等の構造を適用するものであってもよい。

更に、図４４において、表示画素２２はトップエミッション構造を有するものとしたが、図４３に示した表示画素２２の第３の構造と同等のボトムエミッション構造を有するものであってもよい。
なお、導電体層１６２は本発明の誘電体層の一例である。

＜第１の実施形態の表示画素２１と第２の実施形態の表示画素２２の構造の共通変形例＞
通常、人の指やタッチペンが表示パネル２ａに接触する面積は、表示画素２１の面積に比べて大きい。このため、ＡＤＣ５６ａと判定回路５７ａを全てのデータラインＬｄに対応させて設けると、人の指やタッチペンが表示パネル２ａに触れたとき、位置検出回路６１は複数のデータラインＬｄの番号と走査ラインＬｓの番号を同時に特定する場合が多いと考えられる。

このような場合、複数のデータラインＬｄごとに１個のＡＤＣ５６ａと１個の判定回路５７ａを設けても、位置の検出精度は、個々のデータラインＬｄごとにＡＤＣ５６ａと判定回路５７ａを各１個設けた場合とほとんど変わらないと考えられる。そこで、複数のデータラインＬｄごとにＡＤＣ５６ａと判定回路５７ａを各１個設けることにより、ＡＤＣ５６ａと判定回路５７ａの数を削減することができる。

更に、複数のデータラインＬｄごとに１個のＡＤＣ５６ａと１個の判定回路５７ａが設けられている場合、複数の表示画素２１の可変素子アノード側電極１１８を接続して、可変素子アノード側電極１１８の面積を広くすることができる。
例えば、ＡＤＣ５６ａと判定回路５７ａがデータラインＬｄ（ｊ）に設けられ、データラインＬｄ（ｊ−１）とデータラインＬｄ（ｊ＋１）には設けられていない場合、図４５に示すように、例えば、表示画素２１（ｉ，ｊ−１）と表示画素２１（ｉ，ｊ）と表示画素２１（ｉ，ｊ＋１）を覆うように可変素子アノード側電極１１８を形成することができる。コンタクト部１４４は、表示画素２１（ｉ，ｊ）に形成され、表示画素２１（ｉ，ｊ−１）と表示画素２１（ｉ，ｊ＋１）には形成されない。
可変素子アノード側電極１１８の面積が広くなると、可変素子Ｅｖ２１の最大容量が増加する。このため、人の指やタッチペンが表示パネル２ａに触れた際にノードＮ２３（データラインＬｄ）の電圧がＶｓｓ−Ｖｄ’に変化するまでの時間が長くなる。従って、判定回路５７ａは人の指やタッチペンが表示パネル２ａに触れたことを容易に検出できる。

また、ＡＤＣ５６ａと判定回路５７ａがデータラインＬｄ（ｊ）に設けられ、データラインＬｄ（ｊ−１）とデータラインＬｄ（ｊ＋１）には設けられていない場合、図４６に示すように、例えば、表示画素２１（ｉ，ｊ−１）、表示画素２１（ｉ，ｊ）、表示画素２１（ｉ，ｊ＋１）、表示画素２１（ｉ＋１，ｊ−１）、表示画素２１（ｉ＋１，ｊ）及び表示画素２１（ｉ＋１，ｊ＋１）を覆うように可変素子アノード側電極１１８を形成することもできる。コンタクト部１４４は表示画素２１（ｉ，ｊ）に形成される。コンタクト部１４４は表示画素２１（ｉ，ｊ−１）、表示画素２１（ｉ，ｊ＋１））、表示画素２１（ｉ＋１，ｊ−１）、表示画素２１（ｉ＋１，ｊ）及び表示画素２１（ｉ＋１，ｊ＋１）には形成されない。
図４６に示す可変素子アノード側電極１１８は、図４５に示したものよりも、更にその面積が広くなるため、可変素子Ｅｖ２１の最大容量がより大きくなる。

ＡＤＣ５６ａと判定回路５７ａがデータラインＬｄ（ｊ）に設けられ、データラインＬｄ（ｊ−１）とデータラインＬｄ（ｊ＋１）には設けられていない場合、図４７に示すように、例えば、表示画素２１（ｉ，ｊ）と表示画素２１（ｉ＋１，ｊ）の右側の隔壁１１６と表示画素２１（ｉ，ｊ＋１）と表示画素２１（ｉ＋１，ｊ＋１）の左側の隔壁１１６の上に可変素子アノード側電極１１８を形成することもできる。コンタクト部１４４は表示画素２１（ｉ，ｊ）にのみ形成され、表示画素２１（ｉ＋１，ｊ）には形成されない。

表示画素２２も、表示画素２１と同様に、複数のデータラインＬｄごとにＡＤＣ５６ｂと判定回路５７ａを１個ずつ設け、ＡＤＣ５６ｂと判定回路５７ａの数を削減することができる。更に、複数のデータラインＬｄごとに１個のＡＤＣ５６ｂと１個の判定回路５７ａが設けられている場合、複数の表示画素２２の可変素子アノード側電極１５８を接続して、可変素子アノード側電極１５８の面積を広くすることができる。

なお、上記実施形態に示した可変素子Ｅｖ２１と可変素子Ｅｖ３１の構造は一例であり、他の様々な構造とすることができる。

第１の実施形態では、位置検出回路６１は、走査ドライバ３が走査パルスを出力していた走査ラインＬｓ１〜Ｌｓｎと、データドライバ５ａが表示信号を出力していたデータラインＬｄ１〜Ｌｄｍに基づいて、人の指やタッチペン等が表示パネル２ａに接触した位置を特定するとしたが、位置検出回路６１は、電源ドライバ４ａが基準電圧Ｖｓｓを出力していた電源ラインＬｖ１〜Ｌｖｎと、データドライバ５ａが表示信号を出力していたデータラインＬｄ１〜Ｌｄｍに基づいて、人の指やタッチペン等が表示パネル２ａに接触した位置を特定しても良い。

以上説明したように、上記各実施形態では、表示パネルに加えられた圧力に応じて表示画素２１の内部のキャパシタＣｓ２の一方の電極が接続されているノードＮ２１の電位が変化する。そして、データラインＬｄの電圧を測定することによって、ノードＮ２１の電位の状態を検出することができる。表示画素２２についても同様である。
このように、本発明によれば、表示パネルに加えられた圧力に応じて表示画素の内部のノードの状態が変化する。そして、データラインの電圧を測定することによって表示画素の内部のノードの状態を検出することができる。このため、表示装置に容易にタッチパネル機能を付加することができる。

以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、請求項に記載されている発明や発明の実施形態に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。

１ａ、１ｂ…有機ＥＬ表示装置,２１、２２…表示画素,２ａ、２ｂ…表示パネル,３…走査ドライバ,４ａ、４ｂ…電源ドライバ,５ａ、５ｂ…データドライバ,１１１…封止基板,１１２、１５７…可変素子カソード側電極,１１３…画素基板,１１５…層間絶縁膜,１１６…隔壁,１１８、１５８…可変素子アノード側電極,１３１…絶縁性微粒子,１３２…導電性微粒子,１３５…突起状電極部,１３６…突起部,１４４、１４５、１５３、１５５…コンタクト部,１６０、１６１、１６２…導電体層,Ｃｓ２、Ｃｓ３…キャパシタ,Ｃｓ２１、Ｃｓ３１…キャパシタ電極,Ｅｖ２１、Ｅｖ３１…可変素子,Ｌｄ１〜Ｌｄｍ…データライン,Ｌｓ１〜Ｌｓｎ…走査ライン,Ｌｖ１〜Ｌｖｎ…電源ライン,ＯＥＬ…有機ＥＬ素子,Ｔ２１…第１入力トランジスタ,Ｔ２２…第２入力トランジスタ,Ｔ２３、Ｔ３２…発光駆動トランジスタ,Ｔ３１…入力トランジスタ

Claims (14)

1. 一方の主面に接して第１の電極が配置された封止基板と、
   一方の主面が前記封止基板の一方の主面に対向するように配置され、当該一方の主面に複数の表示画素が形成された画素基板と、
   を備え、
   各前記表示画素は、
   駆動電流を供給されて発光する発光素子と、
   画像データを表示するための表示信号を入力する信号入力部と、
   前記第１の電極と、前記第１の電極に対向するように配置された第２の電極とによって構成され、前記封止基板の他方の主面または前記画素基板の他方の主面に加えられた圧力に応じて物理パラメータが変化し、当該物理パラメータの変化により前記表示信号に応じた電位を変調する可変素子と、
   前記表示信号または前記表示信号が変調された信号に応じた電位を保持するキャパシタと、
   前記キャパシタによって保持されている電位に対応する駆動電流を前記発光素子に供給する発光素子駆動部と、
   を有する、
   ことを特徴とする表示装置。
2. 前記信号入力部は、所定の期間に前記表示信号を入力し、
   前記可変素子は、外部から加えられる圧力に応じて前記物理パラメータとして容量値または抵抗値が変化し、前記所定の期間に前記キャパシタを含む回路と並列回路を構成することによって前記表示信号に応じた電位を変調する、
   ことを特徴とする請求項１に記載の表示装置。
3. 行方向に並んだ前記表示画素に接続された複数の走査ラインと電源ライン、及び列方向に並んだ前記表示画素に接続された複数のデータラインを備え、前記画素基板に形成された表示パネルと、
   前記各走査ラインに走査信号を供給することによって当該走査ラインに接続されている前記各表示画素を選択し、前記各データラインに前記表示信号を供給し、前記各電源ラインに所定の基準電圧と所定の電源電圧を供給することによって選択されている前記各表示画素を駆動する駆動回路と、
   を備え、
   前記発光素子駆動部は、ゲート電極が前記キャパシタの一方の電極に接続され、ソース電極が前記キャパシタの他方の電極と前記第２の電極とに接続され、ドレイン電極が前記電源ラインに接続された第１のトランジスタを含み、
   前記信号入力部は、ゲート電極が前記走査ラインに接続され、ソース電極が前記第１のトランジスタのゲート電極と前記キャパシタの一方の電極とに接続され、ドレイン電極が前記電源ラインと前記第１のトランジスタのドレイン電極とに接続された第２のトランジスタと、ゲート電極が前記走査ラインに接続され、ソース電極が前記データラインに接続され、ドレイン電極が前記キャパシタの他方の電極と前記第２の電極と前記第１のトランジスタのソース電極とに接続された第３のトランジスタとを含み、
   前記第１の電極に前記所定の基準電圧が印加され、
   前記発光素子は、アノード電極が前記第１のトランジスタのソース電極と前記第３のトランジスタのドレイン電極と前記キャパシタの他方の電極と前記第２の電極に接続され、カソード電極に前記所定の基準電圧が印加される、
   ことを特徴とする請求項１又は２に記載の表示装置。
4. 前記第１のトランジスタを覆うように形成された隔壁と、
   前記隔壁を貫通し、導電性を有するコンタクト部と、
   を備え、
   前記第２の電極は、前記隔壁の前記封止基板に対向する面に形成されており、前記コンタクト部を介して前記第１のトランジスタのソース電極または前記第３のトランジスタのドレイン電極の何れか一方に接続される、
   ことを特徴とする請求項３に記載の表示装置。
5. 前記第１のトランジスタの少なくとも一部と前記第３のトランジスタの少なくとも一部とを覆うように形成された絶縁膜を備え、
   前記第１のトランジスタのソース電極または前記第３のトランジスタのドレイン電極の何れか一方は、露出されており、前記第２の電極として機能する、
   ことを特徴とする請求項３に記載の表示装置。
6. 前記第１のトランジスタと前記第３のトランジスタのソース電極を覆うように形成された絶縁膜と、
   前記絶縁膜の前記封止基板に対向する面に形成され、導電性材料からなり、前記第１のトランジスタのソース電極または前記第３のトランジスタのドレイン電極の何れか一方に電気的に接続されて、前記第２の電極として機能する導電体層と、
   を備えることを特徴とする請求項３に記載の表示装置。
7. 行方向に並んだ前記表示画素に接続された複数の走査ラインと電源ライン、及び列方向に並んだ前記表示画素に接続された複数のデータラインを備え、前記画素基板に形成された表示パネルと、
   前記各走査ラインに走査信号を供給することによって当該走査ラインに接続されている前記各表示画素を選択し、前記各データラインに前記表示信号を供給し、前記各電源ラインに所定の電源電圧を供給することによって選択されている前記各表示画素を駆動する駆動回路と、
   を備え、
   前記発光素子駆動部は、ゲート電極が前記キャパシタの一方の電極と前記第２の電極に接続され、ソース電極が前記キャパシタの他方の電極に接続され、ドレイン電極が前記電源ラインに接続された第１のトランジスタを含み、
   前記信号入力部は、ゲート電極が前記走査ラインに接続され、ソース電極が前記データラインに接続され、ドレイン電極が前記第１のトランジスタのゲート電極と前記キャパシタの一方の電極と前記第２の電極とに接続された第２のトランジスタを含み、
   前記第１の電極に所定の基準電圧が印加され、
   前記発光素子は、アノード電極が前記第１のトランジスタのソース電極と前記キャパシタの他方の電極に接続され、カソード電極に前記所定の基準電圧が印加される、
   ことを特徴とする請求項１又は２に記載の表示装置。
8. 前記第１のトランジスタを覆うように形成された隔壁と、
   前記隔壁を貫通し、導電性を有するコンタクト部と、
   を備え、
   前記第２の電極は、前記隔壁の前記封止基板に対向する面に形成されており、前記コンタクト部を介して前記第１のトランジスタのゲート電極に接続される、
   ことを特徴とする請求項７に記載の表示装置。
9. 前記第２のトランジスタを覆うように形成された隔壁と、
   前記隔壁を貫通し、導電性を有するコンタクト部と、
   を備え、
   前記第２の電極は、前記隔壁の前記封止基板に対向する面に形成されており、前記コンタクト部を介して前記第２のトランジスタのドレイン電極に接続される、
   ことを特徴とする請求項７に記載の表示装置。
10. 前記第１のトランジスタと前記第２のトランジスタのソース電極を覆うように形成された絶縁膜を備え、
    前記第２のトランジスタのドレイン電極は、露出されており、前記第２の電極として機能する、
    ことを特徴とする請求項７に記載の表示装置。
11. 前記第１のトランジスタと前記第２のトランジスタのソース電極を覆うように形成された絶縁膜と、
    前記絶縁膜の前記封止基板に対向する面に形成され、導電性材料からなり、前記第２のトランジスタのドレイン電極に電気的に接続されて、前記第２の電極として機能する導電体層と、
    を備えることを特徴とする請求項７に記載の表示装置。
12. 隣接する少なくとも２つの所定の数の前記表示画素に含まれる前記第２の電極が相互に接続されており、相互に接続された前記第２の電極に対応する前記所定の数の表示画素の中の１個の前記表示画素にのみ前記コンタクト部が設けられている、
    ことを特徴とする請求項４、８、９のいずれか１項に記載の表示装置。
13. 導電性を有しない絶縁性微粒子と当該絶縁性微粒子よりも小さい導電性を有する導電性微粒子とが、前記第１の電極と前記第２の電極の間に配置されている、
    ことを特徴とする請求項４乃至６又は請求項８乃至１２のいずれか１項に記載の表示装置。
14. 導電性を有する突起部が前記第１の電極の前記第２の電極と対向する側に設けられている、
    ことを特徴とする請求項４乃至６又は請求項８乃至１２のいずれか１項に記載の表示装置。

Images