JP2010171425A - ナノ構造体におけるｐｎホモ接合の製造方法 - Google Patents

ナノ構造体におけるｐｎホモ接合の製造方法 Download PDF

Info

Publication number
JP2010171425A
JP2010171425A JP2010007929A JP2010007929A JP2010171425A JP 2010171425 A JP2010171425 A JP 2010171425A JP 2010007929 A JP2010007929 A JP 2010007929A JP 2010007929 A JP2010007929 A JP 2010007929A JP 2010171425 A JP2010171425 A JP 2010171425A
Authority
JP
Japan
Prior art keywords
nanostructure
nanowire
junction
height
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010007929A
Other languages
English (en)
Other versions
JP5553620B2 (ja
Inventor
Eddy Romain-Latu
エディ ロマン−ラテュ
Philippe Gilet
フィリップ ジレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2010171425A publication Critical patent/JP2010171425A/ja
Application granted granted Critical
Publication of JP5553620B2 publication Critical patent/JP5553620B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)

Abstract

【課題】ナノ構造体内にｐｎ接合を製造する方法を提供する。
【解決手段】ナノ構造体１は、１つの導電型を有してドーピング型が単一である半導体物質で製造される１つ以上のナノ成分を有する。ｐｎ接合を製造する方法はこのナノ構造体を高さｈに渡って埋め込む誘電素子３を形成するステップを含む。この誘電素子は、こうして高さｈに渡って埋め込まれるナノ成分の画定された幅Ｗに渡って導電型を反転することができる表面電位を生成する。
【選択図】図４

Description

本発明は光電子工学の分野に関し、特に、半導体発光エミッタおよび受光器に関する。
半導体を基礎とする大部分の光電デバイスは、その活性部分に結合されたｐｎ接合を有する。
これは、例えばＬＥＤ（発光ダイオード）の場合がそうである。よって、ｎ型およびｐ型である２つの半導体の接触部において、各型の電荷キャリアが活性領域内で結合し、光子が放射される。活性領域は、１つ以上の量子井戸で構成されることが多く、量子井戸は、高い発光効率をもたらし、かつその組成および厚さを制御することにより発光波長を調整できることを可能にする。
ｎ型またはｐ型半導体は、固有ドーピング(Intrinsic Doping)によって、従来では化学量論的欠陥によって得られる場合がある。
また、ｎ型およびｐ型半導体は、物質が成長する間、または成長後の何れかに拡散またはイオン注入等の技術によりマトリクス内へ導入される外因性ドーパント(Extrinsic Dopants)によって得られる場合もある。しかしながら、ヘテロ基板上での成長の間には、基板からの軽原子（Ａｌ２Ｏ３基板の場合はアルミニウム原子）の拡散、延ては外因性ドーピングが存在し、しかもしばしば化学量論的欠陥（例えば、酸素欠損）、延ては固有ドーピングも存在することには留意されるべきである。
よって、ｐｎ接合を組み込むナノワイヤ型のナノ構造体について記載している文献ＷＯ２００４／０８８７５５を引用することができる。同文献に記載されている実施形態のうちの１つでは、基板上にナノワイヤが形成され、次に、基板上に２層のポリマー物質が連続して蒸着される。第１のポリマー層は所定の濃度の第１のタイプのドーパント（例えば、ドナー）を有し、第２の層は第２のタイプのドーパント（アクセプタ）を含む。この構造体は、次に適切な熱処理を施され、ドーパントは２層の各々からナノワイヤの連続する２つの部分内へ拡散することができるようになる。これは、２つの部分間にｐｎ接合を生成することを可能にする。
このように、上述の文献は、より正確に言えば第１のタイプの第１のドーピングおよび第２のタイプの第２のドーピングが実行されるいわゆる外因性ドーピング技術について記載している。
但し、本件出願の全体にわたって、マトリクスの「外因性ドーピング」が、成長の間に前記マトリクス内に導入される、または別の物質から到来する、前記マトリクスとは性質を異にするドーパントによって実行されるドーピングを意味することは理解されるべきである。
これらの半導体ドーピング技術には、ある種の欠点がある。
具体的に言えば、外因性ドーピングは、現時点で、例えばシリコン（Ｓｉ）またはガリウム砒素（ＧａＡｓ）等の一部の半導体では十分に理解されかつ制御されているが、窒化ガリウム（ＧａＮ）または酸化亜鉛（ＺｎＯ）等の他の半導体では事情が異なる。後者の場合、ドーピングは困難であるか、熱処理または他の複雑なプロセスを必要とすることがある。例えば、ＺｎＯのｐ型ドーピングの技術はいまだ開発されていない。加えて、一部の半導体では、ドーピングは不安定であることがあり、不可能である場合すらある。
これらの欠点を軽減するために、単一のドーピング型を使用してナノ構造体内にｐｎ接合を製造するためのプロセスが提案されている。
これらのプロセスは、金属層の外側への電荷移動を回避するために誘電層により包囲される金属層を有する構造体を基礎とし、ナノ構造体のｐｎ接合は前記金属層をバイアスすることによって製造される。典型的には、このような構造体はゲートを伴って製造されることができるトランジスタ型であり、そのバイアスは前記ゲートの下のチャネルの導電型を修正し、よって、ゲートのバイアスに依存してオン状態またはオフ状態になる。
しかしながら、ナノワイヤの周囲に連続する少なくとも３つの層の蒸着を必要とする限り、この構造体は比較的複雑なものになる。さらに、このプロセスは、ナノ構造体内にｐｎ接合を製造するように金属素子をバイアスするための手段を必要とする。
本発明の１つの目的は、既存のプロセスに比べて大幅に単純化されかつ既存のプロセスと同じ優位点を有する、ナノ構造体から所定の導電型の単一のドーピング型を有するｐｎ接合を製造するためのプロセスを提供することにある。
本発明の別の目的は、前記第１のプロセスに従って製造される少なくとも１つのｐｎ接合を有するナノ構造体を製造するためのプロセスを提供することにある。
本発明のさらなる別の目的は、前記第２のプロセスにより得られるナノ構造体から製造される半導体デバイスを提供することにある。
本発明は、ナノ構造体内にｐｎ接合を製造する方法に関し、前記ナノ構造体は、１つの導電型を有する単一のドーピング型の半導体材料で製造される１つ以上のナノ成分を有する。本方法は、高さｈに渡ってナノ構造体を埋め込む誘電素子を形成するステップを含むことを特徴とし、前記誘電素子は、こうして高さｈに渡って埋め込まれるナノ成分の画定された幅Ｗに渡って導電型を反転することができる表面電位を生成する。
この方法は、個々に、または組み合わせて利用される下記の特徴のうちの少なくとも１つを含む。
−ナノ構造体を埋め込む誘電素子を形成する前記ステップは、前記ナノ構造体の異なる部分において数回繰り返される。
−こうして形成される誘電素子は、こうして埋め込まれるナノ構造体の部分毎に異なる幅のナノ成分に渡って導電型を反転することができる異なる表面電位を生成する。
−誘電素子を形成する前記ステップに先行して、ナノ構造体を埋め込む別の誘電素子が、こうして埋め込まれるナノ成分の導電型を反転することができない物質から形成される。
−前記高さｈは、関係式 Ｈ−Ｗ≦ｈ≦Ｈ を満たす。但し、Ｈはナノ構造体の高さであり、Ｗは画定された前記幅である。
−前記誘電素子を形成するために、こうして埋め込まれるナノ成分の横サイズの少なくとも半分に等しい幅に渡って導電型を反転する表面電位を生成する物質が、選択される。
−前記誘電素子を形成するために、こうして埋め込まれるナノ成分の横サイズの半分に厳密に満たない幅（Ｗ）に渡って導電型を反転する表面電位を発生する物質が、選択される。
−前記誘電素子は、少なくとも１つのナノワイヤ型ナノ成分を有するナノ構造体上に形成され、前記少なくとも１つのナノワイヤ型ナノ成分の横サイズはその高さ方向において異なり、よって、前記誘電素子は、ナノワイヤの第１の部分上に、ナノワイヤの横サイズの半分より厳密に小さい幅（Ｗ）に渡ってナノワイヤの導電型を反転する表面電位を発生し、かつナノワイヤの別の部分上に、ナノワイヤの横サイズの少なくとも半分に等しい幅に渡ってナノワイヤの導電型を反転する表面電位を生成する。
−前記ナノ構造体は、複数のナノ粒子型ナノ成分を有する。
−前記ナノ構造体は、１つ以上のナノワイヤ型ナノ成分を有する。
また本発明は、少なくとも１つのｐｎ接合を有するナノ構造体を製造する方法にも関し、前記ナノ構造体は、単一の外因性ドーピング型の物質で製造される１つ以上のナノ成分を有する。本方法は、下記のステップをさらに含むことを特徴とする。
−高さｈに渡ってナノ構造体を埋め込む誘電素子であって、こうして高さｈに渡って埋め込まれる画定された幅Ｗのナノ成分に渡って導電型を反転することができる表面電位を生成する物質で製造される誘電素子を形成するステップ。
−前記ナノ構造体の両側面に、各々がナノ構造体の局所的導電型と一致する金属コンタクトを形成するステップ。
この方法は、少なくとも１つのナノワイヤ型ナノ成分を有するナノ構造体に関して、最大でもナノワイヤの高さＨと、ナノワイヤを埋め込む誘電素子の高さｈとの差に等しい高さを有する金属コンタクトのうちの１つを形成する、少なくとも１つのステップを含む。
また本発明は、前記ナノ構造体を製造するための本発明による前記方法により得られる少なくとも１つのナノ構造体を備えることを特徴とする半導体デバイスにも関する。
このデバイスは、下記の特徴のうちの少なくとも１つをさらに含んでもよい。
−前記ナノ構造体は、複数のナノ粒子型ナノ成分を有し、前記複数のナノ粒子は互いに接触している。
−画定された幅のナノ成分に渡って導電型を反転することができる前記誘電素子は、共役π電子および／またはハロゲン基のような求電子基を有するポリマーのような有機物質である。
−前記誘電素子は、ポリスチレンまたはその誘導体、ポリナフタレンまたはその誘導体、およびポリピレンまたはその誘導体から選択されるポリマーである。
−前記ナノ成分の画定された幅に渡って導電型を反転することができる前記誘電素子は、酸化物のような無機物質である。
添付の図面に関連して行う以下の説明を読めば、本発明はより良く理解され、かつその優位点および特徴はより明らかなものとなるであろう。
本発明による半導体デバイスの製造における様々なステップを示す図である。 本発明による様々なタイプの半導体デバイスを非限定的な例として示す図である。 本発明による様々なタイプの半導体デバイスを非限定的な例として示す図である。 本発明による様々なタイプの半導体デバイスを非限定的な例として示す図である。 本発明による様々なタイプの半導体デバイスを非限定的な例として示す図である。 本発明による様々なタイプの半導体デバイスを非限定的な例として示す図である。 本発明による様々なタイプの半導体デバイスを非限定的な例として示す図である。 表面電位Φｓを生成する埋込み物質の存在に起因してナノワイヤ内に引き起こされるエネルギーバンドの曲線を示す図である。
ナノ構造体は、概して、１つ以上のナノ成分を有する構造体として定義されてもよく、前記ナノ成分の、または各ナノ成分の少なくとも１つの次元の大きさはナノスケールサイズである。
しかしながら、本発明の文脈においては、１つのナノ構造体は１つ以上のナノ成分を有し、各ナノ成分は、
−２つの次元がナノスケールサイズ（この場合これはナノワイヤと称される）、または、
−３つの次元がナノスケールサイズ（この場合これはナノ粒子と称される）の何れかを有する。
図１は、例えば、単一のナノワイヤ型ナノ成分から形成されたナノ構造体を示している。このナノワイヤはシリンダ形状を有し、その直径Ｄは典型的には数十ナノメートルから数百ナノメートルまでであり、一方でその高さＨは１ミクロン程度である。
図７は、幾つかのナノ粒子型ナノ成分から形成されたナノ構造体を示している。このタイプのナノ構造体が、必然的に複数のナノ粒子を含むことには留意するべきである。ナノ粒子は球に例えることができ、その典型的な直径は、数十ナノメートルから数百ナノメートルまでの範囲内である。
本発明は、単一のナノスケールサイズを有する構造体に対しては実施不可である。この限定については、本明細書において後により詳しく説明する。
図１に示す半導体デバイス１０は、例えば基板２上で成長することにより達成されているナノワイヤ型のナノ構造体１を備える。例えば、前記ナノワイヤは、ＭＯＣＶＤ（有機金属化学気相成長法）によって成長する。
基板２は、サファイア（Ａｌ２Ｏ３）で製造されてもよい。また、基板２は、バルクＡｌ２Ｏ３基板上へ蒸着される、厚さが数十ナノメートルから数百ナノメートルまでの層、例えば酸化亜鉛（ＺｎＯ）の層を有してもよい。さらに基板２は、用途に依存して、導電性であってもよい。
概して、基板上での成長によるナノ構造体の形成については、従来技術に広範に記載されている。
具体的には、読者は、基板上での成長によるナノワイヤの形成について記載している先に述べた文献ＷＯ２００４／０８８７５５を参照してもよい。また読者は、雑誌「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ」、第２０巻、Ｓ２２−Ｓ３４ページ、２００５年、に発表されているＧ．Ｃ．Ｙｉ、Ｃ．Ｗａｎｇ、Ｗ．Ｉ．Ｐａｒｋ共著の論文も参照してもよい。
ナノ構造体１を成長させるステップの後、ナノ構造体１はｎ型（またはｐ型）の電荷キャリアでドープされる。
実際には、ナノ構造体は、概して成長中に（前駆体ガスへドーパントを添加することによって）ドープされるが、成長後にイオンの注入または拡散によってドープされてもよい。
上述のステップはそれ自体既知であり、その実施は、例えば、ｎドープナノワイヤの場合に図１（ａ）に示す構造体をもたらす。
実験の間、本件出願人は、図１（ａ）に示すようなナノワイヤを誘電素子で埋め込むことを提案している。
ナノワイヤ１は、ナノワイヤの高さＨより低い高さｈの誘電素子で埋め込まれた。
その結果、ナノワイヤ１の横方向の上面は埋め込まれず、これにより、特に、金属コンタクトをナノワイヤの上端上に続けて蒸着することが可能になる。
これらのステップの後に得られた構造体は、例えば図４に示されている。
シリンダ形状を有するナノワイヤ１は、いわば直径Ｄに例えることができる横方向サイズを有している。
ナノワイヤ１は酸化亜鉛（ＺｎＯ）で製造され、選択された誘電素子は、例えばハネウェル社のポリマー、Ａｃｃｕｆｌｏ Ｔ−２７であるノボラック樹脂タイプのポリマー３である。
誘電素子を形成するステップの後、本構造体は、原子顕微鏡法から派生する技術によって電気的に特徴づけられた。
次に、ポリマー３は、ナノワイヤの横方向サイズに沿ったナノワイヤ１の幅Ｗに渡って導電型の反転をもたらす表面電位Φｓ＝１．９ｅＶを発生することが観察された。より正確には、導電型の反転は、導電性がｐ型である約９０ｎｍの幅Ｗに渡って観察された。従って、ｐｎ接合はナノワイヤ１内に製造される。
さらに、異なる直径のナノワイヤを試験することにより、上述の実験条件下では反転幅Ｗが一定であること、即ち約９０ｎｍであることが観察された。
最後に、しきい値直径より小さいナノワイヤ直径に関しては、導電型の反転はナノワイヤの全直径に渡って発生し、前記しきい値直径は反転幅の約２倍、即ちこの場合は約１８０ｎｍであることが観察された。
これらの実験結果を得るために使用した技術は、ＳＣＭ（走査型静電容量顕微鏡法）およびＳＳＲＭ（走査型拡がり抵抗顕微鏡法）であった。
このｐｎ接合が、単にナノワイヤを埋め込む誘電素子の存在によって単層として極めて簡単に得られることには留意するべきである。ｐｎ接合を製造するのに金属層をバイアスする必要がない限り、得られるｐｎ接合は永久接合と称されてもよい。
実験的に示した上述の原理は、ナノワイヤ内にｐｎ接合を形成することができる任意タイプの埋込み物質に対して一般化されてもよい。
これを行うためには、様々なタイプの有機物質を使用することが考えられる。
例えば、芳香族であるか否かに関わらず、共役π電子系を有する、例えばポリスチレン（Ｃ６Ｈ６芳香環）およびその誘導体、ポリナフタレン（Ｃ１０Ｈ８芳香環）およびその誘導体、ポリピレン（Ｃ１６Ｈ１０芳香環）およびその誘導体、および／または例えばハロゲン基のような求電子基を有するポリマーまたはコポリマーの使用が考えられる。これらの特に求電子物資は、例えば半導体表面の水素化によりナノ構造体内にｐ型反転を発生させることによく適している。
しかしながら、埋込み物質は、ポリマー物質に限定されない。
また、例えばＳｉＯ２のような酸化物等の無機物質を考えてもよい。
要約すると、埋込み物質は、単にその存在によって適切な表面電位、即ち、ナノ構造体の画定された幅に渡って導電型を反転させることができる表面電位を発生する任意タイプの誘電物質にまで拡大されてもよい。
また、ＺｎＯナノワイヤに関して実験的に示した上述の原理は、ｐｎ接合を形成することができる半導体材料を備える任意タイプの構造体に対して一般化されてもよい。
例えば、ナノワイヤ１は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、硫化亜鉛（ＺｎＳ）、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）、二セレン化ガリウム銅（ＣｕＧａＳｅ２）、二硫化インジウム銅（ＣｕＩｎＳ２）または二セレン化インジウム銅（ＣｕＩｎＳｅ２）で製造されてもよいが、この限りではない。

次に、図１を参照して、本発明に係る方法をより厳密に説明する。
本方法は、ナノ構造体内にｐｎ接合を製造することを可能にし、かつ半導体デバイスを形成するためにｐｎ接合を有するナノ構造体を製造することを可能にする。
該当する用途は、少なくとも１つのナノワイヤ１型ナノ成分を有するナノ構造体である。
先に述べたように、ナノワイヤ１は高さＨを有し、これがシリンダ形状のものであれば、ナノワイヤ１の横方向サイズはその直径Ｄに一致する。
ナノワイヤが製造された後、ステップ（ｂ）において高さｈ１の誘電素子３１が形成される。この誘電素子は、この高さｈ１に渡ってナノワイヤ１を埋め込み、かつ、こうして埋め込まれるナノワイヤの導電型を反転させることができない表面電位Φｓ１を発生する物質で製造される。
第１の誘電素子３１の高さは、例えば、ナノワイヤの高さの半分に相当してもよい。
ステップ（ｂ）は、スピンコーティングによって実行されてもよい。
適切であれば、第１の誘電素子３１の蒸着の高さｈ１が正確に制御されるように、かつナノワイヤ１の非被覆面が清浄化されるようにエッチングサブステップを実行してもよい。
次に、ステップ（ｃ）において、第１の誘電素子３１は、高さｈ２である第２の誘電素子３２で被覆される。第２の誘電素子３２は、ナノワイヤの横方向サイズ全体に渡って導電型を反転することができる表面電位Φｓ２を発生する物質で製造され、こうしてナノワイヤ１をこの高さｈ２に渡って埋め込む。
第２の誘電素子３２と第１の誘電素子３１は、互いに直にコンタクトしている。これらの２つの誘電素子３１、３２間のコンタクト領域は、図１には符号３３を付されている。
第２の誘電素子３２は、シリンダ形のナノワイヤをその全周に渡って埋め込む。従って、最終的にナノワイヤの横方向サイズ全体に渡って導電型を反転させるためには、ナノワイヤ１の横方向サイズの半分で導電型を反転させることができる物質を有すれば足りることが理解されるであろう。
これは、ナノワイヤ１のその対称軸を中心とする回転対称性に起因する。
従って、横方向サイズの半分は、ナノワイヤ１の直径の半分（または半径）に一致する。
これは、上記ナノワイヤの横方向サイズに沿って測定される導電型が反転されているナノワイヤの幅Ｗが、最低でもナノワイヤ１の半径に一致することを意味する。
ナノワイヤ１を埋め込む誘電素子３１、３２の合計高さｈ＝ｈ１＋ｈ２は、ナノワイヤ１の高さＨより低い。これは、金属コンタクト４２が続いてナノワイヤ１上へ蒸着されることを可能にする。
これを行うために、例えばスピンコーティングによって実行されるステップ（ｃ）に続いて、化学機械的研磨ステップが行われてもよい。
さらに、合計高さｈは、金属コンタクトが反転領域に接触することなく、コンタクト端が優に反転レジーム内に存在するように量Ｈ−Ｗよりも大きい。
合計高さｈにわたるこの状態は、ナノワイヤ内でのｐｎ接合の生成を損なわない。
スピンコーティングは、ナノ構造体上へ誘電体をゾル−ゲル形式で投与するステップと、次にナノ構造体を回転して誘電体をナノ構造体上に、制御された高さに渡って拡散させるステップと、最後にアニール処理を行って溶剤を蒸発させ、固体誘電体を形成するステップを含む。ゾル−ゲルプロセスは溶解した分子前駆体の重合を基礎とし、ガラス状材料が融解作業を伴うことなく製造されることを可能にする。
化学機械的研磨は、誘電素子３２の高さｈ２が制御されることを可能にする。誘電素子３２とナノワイヤ１とは同時に研磨されるが、その個々の硬度は異なることから、トポグラフィが異なる結果となることには留意するべきである。
最後に、ステップ（ｃ）の後、ｐｎ接合はこうしてナノワイヤ１内に製造され、その界面（接合面とも呼ばれる）はナノワイヤ１の軸に垂直に存在する。即ち、ｐｎ接合は、軸方向のｐｎ接合と呼ばれる。
軸方向のｐｎ接合は、ナノワイヤ１における導電型の反転を永久的に誘導する誘電素子３２が単にナノワイヤ１の周りに存在することによって製造される。
最後に、ナノワイヤの何れの端面にも金属コンタクト４１、４２を蒸着するステップ（ｄ）が実行され、これらの２つのコンタクトの各々はナノワイヤの局所的導電型、即ちｐ型またはｎ型に整合される。
従って、ステップ（ｄ）の後は、ｐｎ接合を含むナノワイヤ１型のナノ構造体を有する半導体デバイスが製造されている。
ステップ（ｂ）は、単に製造されるべきｐｎ接合の周りに電気絶縁を付加する働きをするが、このステップは、ｐｎ接合の形成自体にとって不可欠なものではない。
さらに、想定されるナノ構造体に依存して、ステップ（ｂ）を省略することも考えられる。
図２は、例えば、ステップ（ｂ）を不要とするナノ構造体を示す。
この適用は、横方向サイズが異なる２つの異なる部分１１、１２を有するナノワイヤである。
ナノワイヤ１の高さを、Ｈで示す。上記ナノワイヤ１の２つの部分１１、１２はシリンダ形であり、共通の対称軸を有する。
従って、第１の部分１１の横方向サイズは、Ｄ１で示される直径に例えられてもよい。その結果、第１の部分１１の横方向サイズの半分は、この部分１１の半径に一致する。
また、第２の部分１２の横方向サイズも、Ｄ２で示される直径に例えられてもよい。その結果、第２の部分１２の横方向サイズの半分は、この部分１２の半径に一致する。
従って、図２のナノワイヤ内にｐｎ接合を製造するために、ステップ（ｃ）が実行される。
よって、より正確に言えば、ステップ（ｃ）は、高さｈであってこの高さｈに渡ってナノワイヤ１を埋め込む誘電素子３を形成するステップとなる。前記誘電素子３は、
−ナノワイヤ１の第１の部分１１の横方向サイズの半分より厳密に小さい幅（Ｗ）（即ち、Ｗ＜Ｄ１／２）に渡って導電型を反転することと、
−ナノワイヤ１の第２の部分１２の横方向サイズの少なくとも半分（即ち、Ｗ＞Ｄ２／２）に渡って導電型を反転すること、
の双方を行い得る表面電位Φｓを生成する物質で製造される。
当然のことながら、この結果は、誘電素子３および／またはナノワイヤ１の２つの部分１１、１２の横方向サイズＤ１、Ｄ２を慎重に選ぶことによって達成されることができる。
例えば、酸化亜鉛（ＺｎＯ）で製造されるナノワイヤの場合、例えばハネウェル社のポリマー、Ａｃｃｕｆｌｏ Ｔ−２７であるノボラック樹脂型のポリマーを誘電材料３として選択し、さらにＤ１＝５０ｎｍおよびＤ２＝１５０ｎｍを選択することが可能である。
誘電素子の高さｈは、コンタクトを受け入れるべく意図される端が完全に反転レジーム内にあるように、量Ｈ−Ｗより大きいものである。
この場合もやはり、例えばスピンコーティングによって実行されるステップ（ｃ）に続いて、誘電素子３の高さｈがナノワイヤ１の高さＨより低いことを保証するために、化学機械的研磨ステップを実行してもよい。
これで、反転領域内に金属コンタクトを蒸着することができる。
最後に、図１（ｄ）に提示したものに類似する方法で金属コンタクトを蒸着するステップ（ｄ）を実行することによって、ｐｎ接合を有するナノワイヤと連結された半導体デバイスが得られる。
接合界面の一部がナノワイヤ１の軸に対して垂直に延びている限り、得られるｐｎ接合は軸方向である。また、接合界面の別の部分がナノワイヤ１の軸に対して平行に延びている限り、得られるｐｎ接合は半径方向である。得られるｐｎ接合は軸方向および半径方向の双方であることから、これは、ハイブリッド接合または混合ｐｎ接合と称される。
このタイプのｐｎ接合は、ｐ型部分における電子の電気注入及び伝達を改善して、この部分におけるより低い密度の電荷キャリア、即ち正孔を補償することを可能にする。
このように、混合ｐｎ接合は、単にナノワイヤ１の周りに誘電素子３が存在することによって製造され、この誘電素子３は、単にその存在によってナノワイヤ１内に導電型の永久反転を誘発する。
図３は、本発明の別の実施形態を示す。
また、図３の発明は、円錐形状のナノワイヤ１にも関する。
従って、ナノワイヤ１は、その横方向サイズＤがナノワイヤ１の高さに渡って連続してなめらかに続くような形状を有する。
従って、図２に示すナノワイヤとは違って、図３に示すナノワイヤ１は、各々が一定の横方向サイズＤ１、Ｄ２を有する２つの異なる部分を持たない。
このナノワイヤは円錐形状であることから、円錐の対称軸に対して垂直である平面内の断面は円形状を有する。
従って、ｚがナノワイヤ１の対称軸に沿った軸方向の１点を表すものとすれば、この軸方向の１点におけるこのような平面断面において求められるナノワイヤ１の横方向サイズは、Ｄ＝Ｄ（ｚ）で定義される。但し、０≦ｚ≦Ｈである。従って、この横方向サイズがナノワイヤ１の対称軸に対して垂直である軸に沿って求められることは理解されるであろう。
従って、軸方向の１点ｚにおけるナノワイヤ１の横方向サイズの半分は、この軸方向の点におけるナノワイヤ１の半径に一致する。
図３に示すナノ構造体を製造するためのステップは、図２に示すナノ構造体のそれに類似する。
従って、図３のナノワイヤ１内にｐｎ接合を製造するために、ステップ（ｃ）が実行される。
より正確に言えば、この場合、ステップ（ｃ）は、高さｈであってこの高さｈに渡ってナノワイヤ１を埋め込む誘電素子３を形成するステップを含み、前記誘電素子３は、
−ナノワイヤ１の第１の部分では横方向サイズの半分より厳密に小さい幅（Ｗ）に渡って導電型を反転することと、
−ナノワイヤ１の第２の部分では横方向サイズ全体に渡って導電型を反転すること、
の双方を行い得る表面電位Φｓを発生する物質で製造される。
従って、２つの部分１１、１２は明確に区別されてもよく、一方（部分１１）は２つの導電型、ｐおよびｎを有し、もう一方（部分１２）は１つの導電型、この場合はｐ型のみを有する。
誘電素子３の高さｈは、ナノワイヤ１の高さＨより低い。また高さｈは、量Ｈ−Ｗより大きい。
円錐形状は、ナノワイヤ１の一方の端に小さい横方向サイズが存在すること、かつその結果として、埋込み物質３の性質に関わらず、単一の導電型の部分（部分１２）が存在することを保証する。
また、化学機械的研磨ステップも実行されてもよい。
最後に、ｐｎ接合を有するナノワイヤ１を伴って製造される半導体デバイスは、図１および図２に示す実施形態のそれに類似する、金属コンタクトを蒸着するステップ（ｄ）を実行することによって得られる。
こうして製造されるｐｎ接合は、例えばＬＥＤ製造の場合に、光の取出しを向上させることに特に効果的である。
この場合もやはり、ｐｎ接合は単にナノワイヤ１の周りに誘電物質３が存在することによって製造され、この誘電物質３は、単にその存在によってナノワイヤ１内に導電型の永久反転を誘発する。
図４は、同じく、図１のステップ（ｂ）が不要な実施形態を示す。
この適用はシリンダ形のナノワイヤ１であり、よって、その全高さに渡って一定である横方向サイズを有する。
従って、この横方向サイズは、ナノワイヤ１によって形成されるシリンダの直径Ｄに一致する。
従って、横方向サイズの半分は、ナノワイヤ１の半径に一致する。
ステップ（ｃ）の実施は、ナノワイヤ１内に、図２に示すナノワイヤ１の第１の部分１１のそれに類似するｐｎ接合をもたらす。
より正確に言えば、ステップ（ｃ）は、この場合、前記ナノワイヤの全高さに渡ってナノワイヤ１の横方向サイズの半分より厳密に少ない幅（Ｗ）（即ち、Ｗ＜Ｄ／２）に渡り導電型を反転することを含む。
この場合もやはり、例えばスピンコーティングによって実施されるステップ（ｃ）に続いて、誘電素子３の高さｈがナノワイヤ１の高さＨより低いことを保証するために、化学機械的研磨ステップを実施してもよい。さらに、この場合もやはり、前記高さｈは量Ｈ−Ｗより大きい。
最後に、ｐｎ接合を有するナノワイヤを伴う半導体デバイスを製造するために、ステップ（ｄ）が実施される。
ｐ型領域とｎ型領域との間の界面がナノワイヤの対称軸に対して平行に延びていれば、このｐｎ接合は半径方向接合と称されてもよい。
このナノ構造体により、特に、各型の電荷キャリアが再結合する面積を増大して２つの領域、即ちｐ型領域およびｎ型領域間の界面が比較的大きくなることと、結果的に、ナノ構造体の量子効率が上がり光子放出が大きくなることが可能になる。
しかしながら、このステップ（ｄ）において蒸着される金属コンタクトは、図１から図３に示すｐｎ接合用に意図されたものとは異なる。
その理由は、ｐｎ接合のｐ型領域用に（または、ｎ型領域用に各々）意図される金属コンタクト４２が、ナノワイヤ１のｐｎ接合のｎ型領域と（または、ｐ型領域と各々）接触しないように環状の薄いものでなければならないことにある。
従って、その形状およびその高さは正確に制御されなければならない。
さらに、化学機械的研磨ステップを実行してステップ（ｄ）をより容易にすることが好適である。
その理由は、コンタクトが蒸着される表面は可能な限り一様である必要があることにあり、そうでなければ、金属コンタクトを形成するための十分に制御された高さの薄膜の蒸着が望ましい結果をもたらさないように思われる。
この半径方向のｐｎ接合は、単にナノワイヤ１の周りに誘電物質３が存在することによって製造され、この誘電物質３は、単にその存在によってナノワイヤ１内に導電型の永久反転を誘発する。
図５は、図４に示すものに類似する本発明の一実施形態を示す。
この適用は、高さの関数として連続して変わる横方向サイズＤを有する、軸対称形状のナノワイヤ１である。
しかしながら、図３に示す実施形態とは違って、その形状は円錐ではない。
実際に、ＺｎＯナノワイヤの場合、Ｚ．Ｌ．ＷａｎｇによりＭａｔｅｒｉａｌｓ Ｔｏｄａｙ、２００４年６月２６日、において説明されているように、ナノワイヤが成長する間に成長パラメータを変更することによって、広範な形状が得られる。
ｚがナノワイヤ１の対称軸に沿った軸方向の１点を表すものとすれば、この軸方向の点ｚにおけるナノワイヤ１の横方向サイズは、この軸方向の点におけるナノワイヤの直径のように、この対称軸に対して垂直な平面において画定される。
従って、横方向サイズはＤ＝Ｄ（ｚ）、０≦ｚ≦Ｈとして書き表される。従って、軸方向の点ｚにおけるナノワイヤ１の横方向サイズの半分は、この軸方向の点におけるナノワイヤ１の半径に一致する。
この実施形態では、図４に示す実施形態のステップ（ｃ）および（ｄ）が繰り返される。
しかしながら、この場合、ステップ（ｃ）は次々とｎ回繰り返され、ｎ個の誘電素子３１、３２、．．．、３ｎが各々ナノワイヤ１をその異なる部分に渡って埋め込み、各々互いに異なる表面電位Φｓ１、Φｓ２、…、Φｓｎが生成される。
よって、ステップ（ｃ）は、下記のサブステップを実施することを含む。
−サブステップ（ｃ１）の間、ナノワイヤを第１の高さｈ１に渡って埋め込む、ナノワイヤの横方向サイズに沿って画定される第１の幅Ｗ１に渡ってナノワイヤの導電型を反転することができる表面電位Φｓ１を生成する物質で製造される第１の誘電素子３１が形成される。
−サブステップ（ｃ２）の間、ナノワイヤ１の第１の誘電素子３１により埋め込まれた部分とは異なる部分をナノワイヤの高さｈ２に渡って埋め込む、こうして埋め込まれたナノワイヤの導電型をナノワイヤの横方向サイズに沿って画定される第２の幅Ｗ２に渡って反転することができる表面電位Φｓ２を生成する物質で製造される第２の誘電素子３２が形成される。
−等々。
−サブステップ（ｃｎ）の間、ナノワイヤ１のｎ番目の部分をナノワイヤの高さｈｎに渡って埋め込む、こうして埋め込まれたナノワイヤの導電型を前記ナノワイヤの横方向サイズに沿って画定されるｎ番目の幅Ｗｎに渡って反転することができる表面電位Φｓｎを生成する物質で製造されるｎ番目の誘電素子３ｎが形成される。
サブステップ（ｃｎ）の後、かつステップ（ｄ）より前に、埋込み物質３ｎ上で化学機械的研磨ステップを実行してもよい。
ｎ個の埋込み物質３１、３２、…、３ｎの合計高さｈ＝ｈ１＋ｈ２＋…＋ｈｎは、ナノワイヤの高さＨより低いが、量Ｈ−Ｗより大きい。但し、Ｗは、続いて金属コンタクトを蒸着する目的で反転幅Ｗｎを表す。
最後に、ｐｎ接合を有するナノワイヤを伴う半導体デバイスを製造するために、ステップ（ｄ）は、図４に示す半導体デバイスをもたらすステップに類似している。
ｐ型領域とｎ型領域との間の界面がナノワイヤの対称軸に平行して存在すれば、このｐｎ接合は半径方向接合と称されてもよい。
図５に示すナノ構造体は、ナノ構造体における電気注入／伝達特性および光学特性を調整して量子効率（光子放出）および光子取出しを向上させることを可能にする。
さらに、用途によっては、ブラッグミラーを製造するためのステップが、好適にはステップ（ａ）の間に設けられてもよい。
この場合もやはり、ｐｎ接合は、単にナノワイヤ１の周りに誘電物質３が存在することによって製造され、この誘電物質３は、単にその存在によってナノワイヤ１内に導電型の永久反転を誘発する。
図６は、同じく図４に示すものに類似する、本発明の一実施形態を示す。
この提供は、直径Ｄに例えられるべき横方向サイズを有する、シリンダ形状のナノワイヤ１である。
この実施形態では、図４に示す実施形態のステップ（ｃ）および（ｄ）が繰り返される。
しかしながら、この場合、ステップ（ｃ）は次々と３回繰り返され、３個の誘電素子３１、３２、３３が各々ナノワイヤ１をその異なる部分に渡って埋め込み、各々互いに異なる表面電位Φｓ１、Φｓ２、Φｓ３を生成する。
よって、ステップ（ｃ）は、下記のサブステップを実施することを含む。
−サブステップ（ｃ１）の間、ナノワイヤを第１の高さｈ１に渡って埋め込む、かつナノワイヤの導電型を反転することができない物質で製造される第１の誘電素子３１が形成される。
−サブステップ（ｃ２）の間、ナノワイヤ１の第１の誘電素子３１により埋め込まれた部分とは異なる部分をナノワイヤの高さｈ２に渡って埋め込む、こうして埋め込まれたナノワイヤの導電型をナノワイヤの横方向サイズに沿って画定される幅Ｗ２に渡って反転することができる表面電位Φｓ２を生成する物質で製造される第２の誘電素子３２が形成される。
−サブステップ（ｃ３）の間、ナノワイヤの第３の部分をナノワイヤの高さｈ３に渡って埋め込む、こうして埋め込まれたナノワイヤの導電型をナノワイヤの横方向サイズ全体に渡って反転することができる表面電位Φｓ３を生成する物質で製造される第３の誘電素子３３が形成される。
サブステップ（ｃ３）の後、かつステップ（ｄ）より前に、埋込み物質３３上で化学機械的研磨ステップを実施してもよい。
３つの埋込み物質３１、３２、３３の合計高さｈ＝ｈ１＋ｈ２＋ｈ３は、ナノワイヤの高さＨより低いが、量Ｈ−Ｗより大きい。但し、Ｗは反転幅Ｗ３を表す。
最後に、ｐｎ接合を有するナノワイヤを伴う半導体デバイスを製造するために、ステップ（ｄ）は、図４に示す半導体デバイスをもたらすステップに類似している。
図６に示すナノ構造体により、電荷キャリアの各々ｎ型領域およびｐ型領域への良好な注入が可能になり、かつｐｎ界面により画定される大きい再結合領域が得られる。
この場合もやはり、ｐｎ接合は、単にナノワイヤ１の周りに誘電物質３２、３３が存在することによって製造され、これらの誘電物質３２、３３は、単にその存在によってナノワイヤ１内に導電型の永久反転を誘発する。
これまでに説明した全ての実施形態では、１つのナノワイヤ型ナノ成分を有するナノ構造体が示されている。
当業者は、単一のナノワイヤを製造するために実施されるこれらのステップを、互いにベースが並列する複数のナノワイヤを備えるナノ構造体を製造するために実施してもよいことを理解するであろう。
この場合、この複数のナノワイヤには、ステップ（ｃ）、（ｄ）および任意選択としてステップ（ｂ）が同時に適用される。
図７は、ナノ構造体がナノワイヤ型ナノ成分を１つも持たず、複数のナノ粒子型ナノ成分を有する、本発明の別の実施形態を示す。
各ナノ粒子は、直径Ｄの球に例えられてもよい。従って、１つのナノ粒子の横方向サイズは、その直径Ｄによって画定されてもよい。その結果、このナノ粒子の横方向サイズの半分は、ナノ粒子の半径に例えられてもよい。
より正確に言えば、このナノ構造体は、量子閉じ込め特性を有する複数のナノ粒子型成分から形成される。
「量子閉じ込め」という用語は、電子または正孔の移動が少なくとも一方向に限定されることを意味するものとして理解される。この特性は、ボーア半径と比較すると、ナノ粒子のサイズと関連する。
ナノ粒子は互いに接触し合っていて、電気コンタクトを保証する。
ナノ粒子は全体で、Ｈで示される高さのナノ構造体を画定する。
これらのナノ粒子は、様々なプロセスによって形成されてもよい。具体的には、ＰＬＤ（パルスレーザ蒸着法）プロセス、レーザ熱分解プロセスまたは化学的方法から導出されるプロセスを使用することが考えられる（Ｍ．Ｌ．Ｋａｈｎら、Ａｄｖ．Ｆｕｎｃ．Ｍａｔｅｒ．２００５、１５、４５８参照）。
このようなナノ構造体内にｐｎ接合を製造するためのプロセス、およびこのナノ構造体に関連づけられる半導体デバイスを製造するためのプロセスは、図１に示すステップ（ｂ）、（ｃ）および（ｄ）を繰り返す。
より正確に言えば、ステップ（ｂ）の間に、ナノ構造体の高さｈ１の第１の部分に渡って複数のナノ粒子を埋め込む、この第１の部分内に存在するナノ粒子の導電型を反転することができない表面電位Φｓ１を生成する物質で製造される高さｈ１の第１の誘電素子３１が形成される。
次に、ステップ（ｃ）の間に、第１の誘電素子３１は高さｈ２の第２の誘電素子３２によって被覆される。第２の部分内に存在するナノ粒子の横方向サイズ全体に渡って導電型を反転することができる表面電位Φｓ２を生成する物質で製造される第２の誘電素子３２は、こうしてナノ構造体の第２の部分をこの高さｈ２に渡って埋め込む。
ナノワイヤ２における導電型の反転は永久的であり、単にナノ粒子を埋め込む誘電素子の存在によって得られる。
ナノ構造体の２つの部分は、コンタクト平面３３において互いに直にコンタクトしている。
誘電素子３１、３２の合計高さｈ＝ｈ１＋ｈ２は、金属接点を蒸着する目的で、ナノ構造体の高さＨより低いが、量Ｈ−Ｗより大きい。従って、所定のナノ粒子は、部分的に、誘電素子３１、３２によって埋め込まれるナノ構造体部分を超えて広がる。これにより、少なくとも１つの金属コンタクト４２を続いてナノ構造体上に蒸着することが可能になる。
従って、電気的導通を保証するためには、下記の間にコンタクトが存在すれば足りる。
−ｐ型コンタクト４２、
−幾つかのｐ型ナノ粒子、
−幾つかのｎ型ナノ粒子、および、
−ｎ型コンタクト４１。
ステップ（ｃ）は、例えば、スピンコーティングによって実施してもよく、かつ続いて化学機械的研磨ステップを行ってもよい。
従って、このステップ（ｃ）の後は、ナノ構造体内にｐｎ接合が製造されている。
最後に、図２に示すものに類似するステップ（ｄ）を実施して半導体デバイスを製造する。
既に述べたように、提示したプロセスは、１つのナノスケールサイズを有する構造体に実施することはできない。
言い替えれば、これらのプロセスは、少なくとも２つのナノスケールサイズを有する、１つ以上のナノ成分を有するナノ構造体にのみ適用してもよい。
この状態をよりよく理解するために、図８は、表面電位Φｓが印加されるナノワイヤ１の横方向サイズ（直径Ｄ）に沿った電位２１の変動を与える理論計算を示している。
ナノワイヤ１内の電位は、ナノワイヤの幅Ｗに渡って極めてゆっくりと低下し、この幅は、ナノワイヤの横方向に沿って画定される（Ｗ＜Ｄ）。この幅Ｗは、導電型の反転が観察されるナノワイヤの幅に一致する。
この図８では、平面構造体の同じく横方向サイズに沿った電位２２の変動が追加されていて、この構造体には、表面電位Φｓも印加される。このタイプの構造体は、１つのナノスケールサイズのみを有する。
この場合、電位は、平面構造体の内部に侵入した時点で急速に低下することが図面より分かる。従って、導電型の反転が観察される幅は極めて小さく、この幅は、平面構造体の横方向サイズの方向によって画定される。
より正確に言えば、ほかの条件がすべて同じ場合、導電型が反転される幅はナノワイヤの方が平面構造体よりも８倍から１０倍大きい。
この原因で、平面構造体上での本発明による導電型の反転は、導電型の反転幅が小さすぎてその構造体内でのｐｎ接合の製造を許容できなくなるため、容易に想像することはできなかった。
対照的に、本発明の文脈において考察されるナノ構造体は、このような接合が製造されることを可能にする。加えて、適切な埋め込み用誘電体の選定、および／または、実施形態に依存して、ナノ成分の適切な横方向サイズの選定により、導電型を反転することが望まれるナノ成分の幅を決定することが可能になる。
本発明の適用条件を定義する別の方法は、本発明が、表面／容積比が高い１つ以上のナノ成分を有するナノ構造体に対してのみ実施され得る点を明示することである。
指標とするために、表面／容積比は、これがしきい値１０６ｍ−１を超えるときは高いものと考えてもよい。
平面構造体の場合、表面／容積比が低いと言ってもよいことは理解されるであろう。
以上、本発明の幾つかの実施形態を提示し、その全てについて、ナノ構造体の高さ、ナノ成分の横方向サイズおよびこのナノ成分の導電型が反転されている反転幅を定義した。
全ての事例において、反転幅Ｗは、考慮中のナノ成分の横方向サイズに沿って延びるサイズである。

Claims (17)

  1. ナノ構造体（１）内にｐｎ接合を製造する方法であって、
    前記ナノ構造体（１）が、少なくとも２つの次元がナノスケールサイズを有しかつ１つの導電型を有してドーピング型が単一である半導体物質で製造される１つ以上のナノ成分を有し、
    前記方法が、前記ナノ構造体（１）を高さｈに渡って埋め込む誘電素子（３、３２、．．．、３ｎ）を形成するステップを含み、
    前記誘電素子が、こうして高さｈに渡って埋め込まれる前記ナノ成分の画定された幅Ｗに渡って導電型を反転することができる表面電位を生成する
    ことを特徴とするナノ構造体内にｐｎ接合を製造する方法。
  2. 前記ナノ構造体を埋め込む誘電素子を形成する前記ステップが、前記ナノ構造体の異なる部分において数回繰り返される
    請求項１に記載のナノ構造体内にｐｎ接合を製造する方法。
  3. こうして形成される前記誘電素子（３１、３２、．．．、３ｎ）が、こうして埋め込まれるナノ成分の前記ナノ構造体の部分毎に異なる幅に渡って導電型をそれぞれ反転することができる異なる表面電位（Φｓ１、Φｓ２、．．．、Φｓｎ）を生成する請求項１又は請求項２に記載のナノ構造体内にｐｎ接合を製造する方法。
  4. 前記誘電素子を形成する前記ステップに先行して、こうして埋め込まれる前記ナノ構造体の導電型を反転させることができない物質から前記ナノ構造体（１）を埋め込む別の誘電素子（３１）が形成される
    請求項１〜３の何れか一項に記載のナノ構造体内にｐｎ接合を製造する方法。
  5. 前記高さｈが、関係式Ｈ−Ｗ≦ｈ≦Ｈを満たし、ここで、Ｈは前記ナノ構造体の高さであり、Ｗは画定された前記幅である
    請求項１〜４の何れか一項に記載のナノ構造体内にｐｎ接合を製造する方法。
  6. 前記誘電素子を形成するために、こうして埋め込まれる前記ナノ成分の横方向サイズの半分に少なくとも等しい幅に渡って導電型を反転する表面電位を生成する物質が、選択される
    請求項１〜５の何れか一項に記載のナノ構造体内にｐｎ接合を製造する方法。
  7. 前記誘電素子を形成するために、こうして埋め込まれる前記ナノ成分の横方向サイズの半分より厳密に小さい幅（Ｗ）に渡って導電型を反転する表面電位を生成する物質が選択される、請求項１〜５の何れか一項に記載のナノ構造体内にｐｎ接合を製造する方法。
  8. 前記誘電素子（３）が、少なくとも１つのナノワイヤ型ナノ成分（１）を有するナノ構造体上に形成され、
    少なくとも１つの前記ナノワイヤ型ナノ成分（１）の横方向サイズが、該ナノ成分の高さ方向においては異なり、よって、
    前記誘電素子（３）が、前記ナノワイヤ（１）の第１の部分（１１）上に、前記ナノワイヤの横方向サイズの半分より厳密に小さい幅（Ｗ）に渡って前記ナノワイヤの導電型を反転させる表面電位を発生し、かつ前記ナノワイヤの別の部分（１２）上に、前記ナノワイヤの横方向サイズの半分に少なくとも等しい幅に渡って前記ナノワイヤ（１）の導電型を反転させる表面電位を生成する、
    請求項１〜５の何れか一項に記載のナノ構造体内にｐｎ接合を製造する方法。
  9. 前記ナノ構造体が、複数のナノ粒子型ナノ成分を有する、
    請求項１〜６の何れか一項に記載のナノ構造体内にｐｎ接合を製造する方法。
  10. 前記ナノ構造体が、１つ以上のナノワイヤ型ナノ成分を有する、
    請求項１〜８の何れか一項に記載のナノ構造体内にｐｎ接合を製造する方法。
  11. 少なくとも１つのｐｎ接合有するナノ構造体を製造する方法であって、 前記ナノ構造体（１）が、単一の外因性ドーピング型の物質で製造される１つ以上のナノ成分を有し、
    前記方法がさらに、
    前記ナノ構造体（１）を高さｈに渡って埋め込む、こうして前記高さｈに渡って埋め込まれるナノ成分の画定された幅Ｗに渡って導電型を反転することができる表面電位を生成する物質で製造される誘電素子（３、３２、．．．、３ｎ）を形成するステップと、
    前記ナノ構造体（１）の両側面に各々が前記ナノ構造体の局所的導電型と一致する金属コンタクト（４１、４２）を形成するステップと、を含む
    ことを特徴とする少なくとも１つのｐｎ接合を有するナノ構造体を製造する方法。
  12. 少なくとも１つのナノワイヤ型ナノ成分を有するナノ構造体に関して、
    前記金属コンタクトのうちの１つを、最大でも前記ナノワイヤの高さＨと前記ナノワイヤを埋め込む誘電素子の高さｈとの差に等しい高さで形成するステップをさらに含む
    請求項１１に記載の少なくとも１つのｐｎ接合を有するナノ構造体を製造する方法。
  13. 少なくとも１つのｐｎ接合を有しかつ単一の外因性ドーピング型の物質で製造される１つ以上のナノ成分を有する少なくとも１つのナノ構造体を備える半導体デバイスであって、
    前記デバイスが、
    前記ナノ構造体（１）を高さｈに渡って埋め込む、こうして前記高さｈに渡って埋め込まれるナノ成分の画定された幅Ｗに渡って導電型を反転することができる表面電位を発生する物質で製造される誘電素子（３、３２，．．．、３ｎ）と、
    各々が前記ナノ構造体の局所的導電型と一致する、前記ナノ構造体（１）の両側面の金属コンタクト（４１、４２）と、を含む
    ことを特徴とする半導体デバイス。
  14. 前記ナノ構造体が、互いに接触している複数のナノ粒子型ナノ成分を有する
    請求項１３に記載の半導体デバイス。
  15. 前記ナノ成分の画定された幅に渡って導電型を反転することができる前記誘電素子が、共役π電子および／またはハロゲン基のような求電子基を有するポリマーのような有機物質である
    請求項１３または請求項１４に記載の半導体デバイス。
  16. 前記誘電素子が、ポリスチレンまたはその誘導体、ポリナフタレンまたはその誘導体、およびポリピレンまたはその誘導体から選択されるポリマーである
    請求項１３〜１５の何れか一項に記載の半導体デバイス。
  17. 前記ナノ成分の画定された幅に渡って導電型を反転することができる前記誘電素子が、酸化物のような無機物質である、
    請求項１３または請求項１４に記載の半導体デバイス。
JP2010007929A 2009-01-22 2010-01-18 ナノ構造体におけるｐｎホモ接合の製造方法 Expired - Fee Related JP5553620B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0900270A FR2941325B1 (fr) 2009-01-22 2009-01-22 Procede de realisation d'une homojonction pn dans une nanostructure
FR0900270 2009-01-22

Publications (2)

Publication Number Publication Date
JP2010171425A true JP2010171425A (ja) 2010-08-05
JP5553620B2 JP5553620B2 (ja) 2014-07-16

Family

ID=41078114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010007929A Expired - Fee Related JP5553620B2 (ja) 2009-01-22 2010-01-18 ナノ構造体におけるｐｎホモ接合の製造方法

Country Status (4)

Country Link
US (1) US8178431B2 (ja)
EP (1) EP2211387B1 (ja)
JP (1) JP5553620B2 (ja)
FR (1) FR2941325B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389387B2 (en) * 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
WO2012067687A2 (en) * 2010-08-26 2012-05-24 The Ohio State University Nanoscale emitters with polarization grading
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
US11271033B2 (en) 2018-09-27 2022-03-08 Lumileds Llc Micro light emitting devices
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US12040432B2 (en) 2020-10-30 2024-07-16 Lumileds Llc Light emitting diode devices with patterned TCO layer including different thicknesses
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303300A (ja) * 2004-04-07 2005-10-27 Samsung Electronics Co Ltd ナノワイヤ発光素子及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064318B1 (ko) * 2003-04-04 2011-09-14 큐나노에이비 Ｐｎ 접합을 갖는 나노위스커 및 이의 가공 방법
US7692179B2 (en) * 2004-07-09 2010-04-06 Hewlett-Packard Development Company, L.P. Nanowire device with (111) vertical sidewalls and method of fabrication
US7202173B2 (en) * 2004-12-20 2007-04-10 Palo Alto Research Corporation Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303300A (ja) * 2004-04-07 2005-10-27 Samsung Electronics Co Ltd ナノワイヤ発光素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013055923; Ｅ．　ＬＡＴＵ-ＲＯＭＡＩＮ，　Ｐ．ＧＩＬＥＴ，　Ｇ．ＦＥＵＩＬＬＥＴ，　Ｐ．ＮＯＥＬ，　Ｊ．ＧＡＲＣＩＡ，　Ｆ．ＬＥ´ＶＹ，　Ａ．ＣＨＥＬＮＯＫＯＶ: 'Ｏｐｔｉｃａｌ　ａｎｄ　ｅｌｅｃｔｒｉｃａｌ　ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎｓ　ｏｆ　ｖｅｒｔｉｃａｌｌｙ　ｉｎｔｅｇｒａｔｅｄ　ＺｎＯ　ｎａｎｏｗｉｒｅｓ' Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ　Ｊｏｕｒｎａｌ Ｖｏｌ．４０, 20090919, ｐｐ．２２４-２２８, Ｅｌｓｅｖｉｅｒ *

Also Published As

Publication number Publication date
EP2211387A3 (fr) 2011-03-30
EP2211387A2 (fr) 2010-07-28
FR2941325B1 (fr) 2011-04-22
FR2941325A1 (fr) 2010-07-23
JP5553620B2 (ja) 2014-07-16
US20100193766A1 (en) 2010-08-05
EP2211387B1 (fr) 2013-07-10
US8178431B2 (en) 2012-05-15

Similar Documents

Publication Publication Date Title
JP5553620B2 (ja) ナノ構造体におけるｐｎホモ接合の製造方法
TWI711187B (zh) 奈米材料
JP6343608B2 (ja) 太陽電池
EP2912698B1 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
US7736919B2 (en) Method of producing a light-emitting diode comprising a nanostructured PN junction and diode thus obtained
US9105787B2 (en) Techniques for enhancing efficiency of photovoltaic devices using high-aspect-ratio nanostructures
US9190565B2 (en) Light emitting diode
CN100459181C (zh) 纳米结构、具有这种纳米结构的电子器件和纳米结构的制造方法
US9064991B2 (en) Photovoltaic devices with enhanced efficiencies using high-aspect ratio nanostructures
KR20140112061A (ko) 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법
US20070020950A1 (en) Silicon nano wires, semiconductor device including the same, and method of manufacturing the silicon nano wires
WO2005094271A2 (en) Colloidal quantum dot light emitting diodes
FR2923651A1 (fr) Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn.
US20140014897A1 (en) Semiconductor light emitting device with doped buffer layer and method of manufacturing the same
US20160020364A1 (en) Two step transparent conductive film deposition method and gan nanowire devices made by the method
KR20100118605A (ko) 하이-애스펙트-비 나노구조들을 갖는 광전 소자들
CN117321785A (zh) 高效率InGaN发光二极管
TW200917604A (en) Laser diode having nano patterns and method of fabricating the same
US20110198680A1 (en) Non-Volatile Memory Device Including Quantum Dots Embeded in Oxide Thin Film, and Fabrication Method of the Same
TW201511334A (zh) 具有經減低漏電之奈米線發光二極體結構及其製造方法
CN117878204A (zh) 一种深紫外发光二极管
WO2024073095A1 (en) An ultrahigh efficiency excitonic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140527

R150 Certificate of patent or registration of utility model

Ref document number: 5553620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees