JP2010165968A - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP2010165968A JP2010165968A JP2009008535A JP2009008535A JP2010165968A JP 2010165968 A JP2010165968 A JP 2010165968A JP 2009008535 A JP2009008535 A JP 2009008535A JP 2009008535 A JP2009008535 A JP 2009008535A JP 2010165968 A JP2010165968 A JP 2010165968A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- insulating substrate
- substrate
- thermally oxidized
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】従来のセラミックス焼結板に比して製造が容易で、また耐絶縁破壊特性と放熱特性を満足しながら、基板厚さを薄くすることができる絶縁基板を備えたパワー半導体モジュールを提供する。
【解決手段】本発明のパワー半導体モジュール1は、上部電極層3および下部電極層4が形成された絶縁基板8と、前記上部電極層3に積層されたパワー半導体デバイス2と、前記下部電極層4に積層された放熱板7を備える。前記絶縁基板8は、シリコンで形成された基板本体6と、前記基板本体6の表面に積層された熱酸化シリコン膜5を備える。前記熱酸化シリコン膜5は、ヤング率が60GPa以上の酸化シリコンで形成される。
【選択図】図1
【解決手段】本発明のパワー半導体モジュール1は、上部電極層3および下部電極層4が形成された絶縁基板8と、前記上部電極層3に積層されたパワー半導体デバイス2と、前記下部電極層4に積層された放熱板7を備える。前記絶縁基板8は、シリコンで形成された基板本体6と、前記基板本体6の表面に積層された熱酸化シリコン膜5を備える。前記熱酸化シリコン膜5は、ヤング率が60GPa以上の酸化シリコンで形成される。
【選択図】図1
Description
本発明は、パワー半導体モジュールに関し、特に半導体デバイスが載置される絶縁基板の改良に関するものである。
ハイブリット自動車や電気自動車などのモーター駆動の自動車では、パワーMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)やIGBT(Insulating Gate Bipolar Transistor)などのパワー半導体デバイスを絶縁基板に搭載したパワー半導体モジュールが用いられている。
パワー半導体モジュール1は、図5に示すように、上部電極層3および下部電極層4が両面に積層された絶縁基板10と、前記上部電極層3に積層されたパワー半導体デバイス(パワー半導体素子)2と、前記下部電極層4に積層された放熱板7を備える。前記絶縁基板10は、窒化アルミ、窒化シリコンなどのセラミックス焼結板で形成され、前記上部、下部電極層は純アルミニウムなどの導電性に優れた金属材で形成される。電極表面の濡れ性を向上させるため、純アルミニウムの電極層の上にニッケル層が積層される場合がある。また、前記放熱板7は、銅、銅合金もしくは銅複合材などの熱伝導性に優れた金属材によって形成される。前記上部電極層3とパワー半導体デバイス2、また下部電極層4と放熱板7とは、通常、ろう付けやはんだ付けなどにより接合される。なお、酸化シリコンは熱伝導性が非常に悪いので、従来、絶縁基板材料としては用いられていない。
このようなパワー半導体モジュールは、必要に応じて、その放熱板7がグリースなどの熱伝導層を介して冷却器11にネジなどにより固定される。前記冷却器11としては、アルミニウムなどの熱伝導性に優れた材料で形成されたフィン付き冷却板や冷却水流路が内部に形成された冷却器などが用いられる。このようなパワー半導体モジュールは、例えば特開2007−273706号公報(特許文献1)に記載されている。
パワー半導体デバイスは、動作時に数百ボルトの高電圧が印加されるため、パワー半導体デバイスに電気的に接続される上部電極層3と下部電極層4とは前記絶縁基板10によって電気的に絶縁される。また、パワー半導体デバイスの動作時には、数十アンペア〜数百アンペア程度の大電流が流れるが、パワー半導体デバイスには導通時の電気抵抗(「オン抵抗」と呼ばれる。)があるため、動作時には大きな発熱が生じる。発熱によりデバイスの接合温度が一定以上に上昇すると、デバイスに動作不良が生じ、さらに上昇するとデバイスは不可逆的な故障に至る。このため、絶縁基板10に積層された放熱板10やさらに冷却器11によってデバイスを冷却することにより、デバイスの安定動作が確保されている。以上のように、絶縁基板には、耐絶縁破壊特性と放熱特性が求められる。
上記のとおり、従来、絶縁基板は酸化シリコンを除く、窒化アルミ、窒化シリコンなどのセラミックスの焼結板で形成されていた。しかし、セラミックス焼結板は、薄いものでは製造が困難で生産性に問題があり、またピンホールや部分的な導電パスによる絶縁劣化、絶縁破壊の懸念がある。
このため、セラミックス焼結板を絶縁基板として用いる場合、ある程度の厚さが必要であり、従来、少なくとも500μm 程度の厚さのものが用いられていた。しかし、このような分厚い基板を用いると、コンパクト化に劣り、また必要特性に対して特性が過剰になるという問題がある。現在のところ、絶縁基板の絶縁破壊電界が動作電界の2倍程度、また熱伝導性として熱抵抗値(絶縁基板の厚さ(cm)/熱伝導率(W/cmK))が50×10-3cm2 K/W程度以下であれば実用上問題がないとされている。絶縁基板として窒化アルミ(AlN)、窒化シリコン(SiN)のセラミックス焼結板(厚さ:500μm )を用いた場合の動作電界、熱抵抗値は表1のとおりであるが、AlN基板では、絶縁破壊電界が動作電界の2倍で適度であるが、熱抵抗値が25×10-3cm2 K/Wで放熱特性が余裕がある。一方、SiN基板では熱抵抗値は適度であるが、絶縁破壊電界は動作電界に比して余裕がある。なお、現在のところ、パワー半導体デバイスの動作電圧としては1kV程度を想定すれば十分であるので、表1中の動作電界(動作電圧(kV)/材料厚さ(cm))は動作電圧を1kVとして計算した値である。表1には、各材料によって決まっている熱伝導率、絶縁破壊電界も併せて示した。
本発明はかかる問題に鑑みなされたもので、従来のセラミックス焼結板に比して製造が容易で、また耐絶縁破壊特性と放熱特性を満足しながら、基板厚さを薄くすることができる絶縁基板を備えたパワー半導体モジュールを提供することを目的とする。
本発明者らは、上記の目的を達成するために、絶縁基板として種々の材料を検討した。その結果、絶縁基板を熱酸化シリコン膜を備えたシリコン板で形成することにより、従来のセラミックス焼結板に比して製造が容易となり、また所期の耐絶縁破壊特性と放熱特性を満足しながら、基板厚さを薄くすることができることを知見し、かかる知見を基に本発明を完成するに至った。
すなわち、本発明に係るパワー半導体モジュールは、両面に電極層が形成された絶縁基板と、前記絶縁基板の一方の電極層に積層されたパワー半導体デバイスと、前記絶縁基板の他方の電極層に積層された放熱板を備え、前記絶縁基板をシリコンで形成された基板本体と、その表面に積層した熱酸化シリコン膜とで構成したものである。
前記パワー半導体モジュールによると、絶縁基板をシリコンで形成された基板本体とその表面に積層された熱酸化シリコン膜とで構成するので、絶縁基板の製造が容易であり、しかも数μm 程度のごく薄い膜厚の熱酸化シリコン膜を数十ないし数百μm 程度の基板本体の表面に容易に形成することができる。このため、絶縁基板を薄くすることができ、また良好な耐絶縁破壊特性と放熱特性とを兼備させることができる。すなわち、熱酸化シリコンは非常に高い絶縁破壊特性を有するため、熱酸化シリコン膜が非常に薄くても動作電界に対して問題のない絶縁破壊電界を備えさせることができ、また熱酸化シリコン膜を非常に薄く形成することにより、熱抵抗値も問題のないレベルまで容易に低減することができる。
前記絶縁基板の熱酸化シリコン膜は、ヤング率が60GPa以上のものが好ましい。通常、シリコン板を酸化雰囲気で加熱して形成した熱酸化シリコン膜は、ヤング率が70GPa程度であるが、CVDなど塗布系酸化シリコン膜はヤング率が25GPa以下であるため、本発明に係る基板の熱酸化シリコン膜の代用として塗布系酸化シリコン膜を適用することはできない。
また、前記絶縁基板において、熱酸化シリコン膜は前記基板本体の両面に積層することができる。前記基板本体の両面に熱酸化シリコン膜を形成させることで、基板本体と熱酸化シリコン膜との熱膨張差に起因する熱応力が発生し難くなり、熱酸化シリコン膜に割れや歪が生じ難くなり、耐久性が向上する。
また、前記絶縁基板は、基板本体に熱酸化シリコン膜が積層された絶縁ユニット層を複数積層したものとすることができる。絶縁基板をこのように構成することにより、複数の絶縁ユニット層を準備し、これを適宜積層することで、要求特性に応じて絶縁基板の絶縁破壊電界や熱抵抗値を容易に調整することができる。
また、前記熱酸化シリコン膜は膜厚の合計を2〜4μm とすることが好ましい。このような膜厚にすることにより、現在要求される動作電界に対して十分な絶縁破壊電界を備えることができ、また熱抵抗値を必要レベル内に容易に納めることができる。このため、実用的な絶縁基板を備えたパワー半導体デバイスを提供することができる。
前記絶縁基板は、熱抵抗値を50×10-3cm2 K/W以下とすることが好ましい。熱抵抗値が50×10-3cm2 K/Wを越えると、従来の要求レベルよりも放熱特性が低下するようになり、好ましくない。
本発明のパワー半導体モジュールによると、その絶縁基板をシリコンで形成された基板本体とその表面に積層された熱酸化シリコン膜とで構成するので、従来のセラミックス焼結板に比して容易に製造することができ、しかも数μm 程度の非常に薄い熱酸化シリコン膜を数十ないし数百μm の基板本体の表面に容易に形成することができる。このため耐絶縁破壊特性と放熱特性を満足しながら、絶縁基板の厚さを薄くすることができ、モジュールのコンパクト化に資することができる。
以下、本発明の第1実施形態に係るパワー半導体モジュールを図1を参照して説明する。なお、図5に示した従来のパワー半導体モジュールと同部材は同符号を付して説明を省略あるいは簡略することとし、相違点を中心に説明する。
このパワー半導体モジュール1は、絶縁基板8と、前記絶縁基板8の両面に積層された上部電極層3および下部電極層4と、前記上部電極層3に積層されたパワー半導体デバイス2と、前記下部電極層4に積層された放熱板7を備える。前記上部電極層3、下部電極層4は、通常、前記絶縁基板8の表面に電極金属を溶射することにより、まためっき、蒸着、ろう付けなどの方法によって積層される。
前記絶縁基板8は、シリコンで形成された基板本体6と、前記基板本体6の一方の表面に積層された熱酸化シリコン膜5とによって構成されている。前記熱酸化シリコン膜5は、その膜厚が通常2〜4μm 程度に設定される。前記熱酸化シリコン膜5はヤング率が60GPa程度以上であり、通常70GPa程度である。前記熱酸化シリコン膜5は緻密であり、耐絶縁破壊特性にも優れる。一方、CVDなどの蒸着法により形成した酸化シリコン膜は熱酸化シリコン膜に比して緻密性に劣り、ピンホールや導電パスによる絶縁特性が不十分である。なお、ヤング率の測定は、膜に均一に応力を加え、その歪量を計測することによって測定することができる。
前記基板本体6は、シリコン基板を酸化雰囲気中で加熱し、その表面に熱酸化シリコン膜5を形成した後の基板部分であり、熱酸化シリコン膜5の支持部材としての役目を果たす。これらの役目を果たすため、前記基板本体6は、その厚さが少なくとも10μm 程度は必要であり、好ましくは50μm 、より好ましくは100μm 程度の厚さが望ましい。なお、図1では、熱酸化シリコン膜5は基板本体6の上側(上部電極3側)に積層されているが、図2に示しように、基板本体6の下側(下部電極4側)に設けてもよい。また、前記上部、下部電極層は、従来と同様、アルミニウム、銅やその合金などの導電性と熱伝導性に優れた金属で形成される。
ここで、熱酸化シリコン膜5、基板本体6の厚さ設定指針について説明する。表2は、熱酸化シリコン膜を形成するSiO2 、基板本体を形成するSiの熱伝導率、絶縁破壊電界のほか、種々の厚さにおける動作電界(但し、動作電圧を1kVとする。)、熱抵抗値を示したものである。この表から明らかなように、SiO2 膜については、絶縁破壊電界が10000kV/cmで、熱伝導率が0.01W/cmKであり、動作電界が絶縁破壊電界の1/2になるのは2μm のときである。このときの熱抵抗値は20×10-3cm2 K/Wである。一方、Si板は半導体であるので電圧は掛からず、100μm 当たりの熱抵抗値は10×10-3cm2 K/Wである。これより、熱酸化シリコン膜を2μm とすると、その熱抵抗値は20×10-3cm2 K/Wであるから、絶縁基板全体の熱抵抗値を許容レベル(50×10-3cm2 K/W)内にするには、基板本体の厚さを300μm 以下にする必要があることがわかる。通常、基板本体の厚さは50〜200μm 程度で十分である。例えば、熱酸化シリコン膜の厚さを2μm とし、絶縁基板の厚さを100μm とすると、絶縁基板全体の熱抵抗値は30×10-3cm2 K/Wであり、かなり放熱性が改善され、しかも絶縁基板の全厚は従来基板の1/5程度で済む。
一方、絶縁基板の耐絶縁破壊特性を重視する場合、熱酸化シリコン膜(SiO2 膜)の膜厚を2μm より大きく設定すればよいが、4μm 以下に止めることが好ましい。熱酸化シリコン膜を4μm に設定した場合、表2より絶縁破壊電界は動作電界の4倍となる。この場合、熱抵抗値は40×10-3cm2 K/Wとなるから、絶縁基板の熱抵抗値を許容レベル(50×10-3cm2 K/W)内にするには、基板本体の厚さを100μm 以下にする必要があることがわかる。
前記熱酸化シリコン膜5は、前記基板本体6の元になるシリコン基板を酸化雰囲気中で加熱することによって容易に形成される。雰囲気中の酸素濃度、加熱温度、加熱時間を制御することによって膜厚を調整することができる。通常、加熱温度は 900〜1000℃程度、加熱時間は5〜10hr程度とされる。また、熱酸化シリコン膜5を基板本体6の片側に形成するには、シリコン基板を載置台の上に置いて酸化雰囲気中で加熱すればよい。また、シリコン基板の端部を支持し、基板を空中に保持して加熱し、シリコン基板の両面に酸化シリコン膜を形成した後、片面の熱酸化シリコン膜を除去してもよい。この場合、一方の熱酸化シリコン膜をレジスト等で保護して、他方の熱酸化シリコン膜を薬液により除去すればよい。また、熱酸化シリコン膜を除去した後、シリコン基板を研削等によって削り取ることで、基板の厚さを調整することができる。
なお、前記基板本体6の元になるシリコン基板は所望の厚さのものを容易に入手することができる。また、熱酸化シリコン膜5の膜厚はエリプソメトリなどの光学的手法により非破壊的に測定することができる。
次に、第2実施形態に係るパワー半導体モジュールを図3を参照して説明する。図1に示した第1実施形態に係るパワー半導体モジュールと同部材は同符号を付して説明を省略する。
第2実施形態に係るパワー半導体モジュール1は、第1実施形態に対して絶縁基板8の構造が異なる。この実施形態では、基板本体5の両面に熱酸化シリコン膜5が被覆形成されている。両面に形成された熱酸化シリコン膜5は同じ膜厚とすることが好ましい。この絶縁基板8によれば、基板本体6と熱酸化シリコン膜5との熱膨張差に起因する熱応力が発生し難くなり、熱酸化シリコン膜5に反り、割れや歪が生じ難くなる。
第2実施形態に係る熱酸化シリコン膜5の厚さの設定については、第1実施形態で説明した熱酸化シリコン膜の膜厚を、基板本体6の両面の積層した熱酸化シリコン膜5の合計膜厚に置き換えて考えればよい。すなわち、熱酸化シリコン膜の合計厚さは2〜4μm 程度とすることが好ましく、基板本体6は300〜100μm 程度とすることが好ましい。熱酸化シリコン膜の合計厚さを2μm 以上にすると耐絶縁特性は向上するが、4μm 以下に止めることが好ましい。この場合、絶縁基板の熱抵抗値が許容レベル(50×10-3cm2 K/W)を越えないようにするには、基板本体6の厚さを100μm 以下にする必要がある。
前記熱酸化シリコン膜5を基板本体6の両面に同一厚さに形成するには、基板本体6の元になるシリコン基板の端部を支持して、シリコン基板を空中に保持し、酸化雰囲気中で加熱すればよい。
次に、第3実施形態に係るパワー半導体モジュールを図4を参照して説明する。図1に示した第1実施形態に係るパワー半導体モジュールと同部材は同符号を付して説明を省略する。
第3実施形態に係るパワー半導体モジュール1は、第1実施形態に対して絶縁基板8の構造が異なる。この実施形態では、絶縁基板8は、基板本体6Aの片面(図例は片面であるが、両面でもよい。)に熱酸化シリコン膜5Aが被覆形成された絶縁ユニット層8Aを複数準備し、これをろう付け、はんだ付け等により接合し、複数層(図例では2層)としたものである。かかる構造の絶縁基板8によれば、複数の絶縁ユニット層8Aを事前に準備しておき、これを適宜積層することによって要求特性を容易に満足させることができる。
前記絶縁ユニット層8Aを構成する基板本体6A、熱酸化シリコン膜5Aは適宜の厚さ、例えば基板本体6を50〜100μm 程度、熱酸化シリコン膜5を0.5〜2μm 程度にすることができるが、全ての絶縁ユニット層8Aを構成する熱酸化シリコン膜5Aの合計厚さ、あるいは基板本体6Aの合計厚さは、第1実施形態で説明した熱酸化シリコン膜5、基板本体6の厚さに即して考えればよい。すなわち、熱酸化シリコン膜5Aの合計厚さは2〜4μm 程度とすることが好ましく、基板本体6Aの合計厚さは300〜100μm 程度とすることが好ましい。
1 パワー半導体モジュール、2 パワー半導体デバイス、3 上部電極層、
4 下部電極層、5,5A 熱酸化シリコン膜、6,6A 基板本体、
7 放熱板、8 絶縁基板、8A 絶縁ユニット層
4 下部電極層、5,5A 熱酸化シリコン膜、6,6A 基板本体、
7 放熱板、8 絶縁基板、8A 絶縁ユニット層
Claims (6)
- 両面に電極層が形成された絶縁基板と、前記絶縁基板の一方の電極層に積層されたパワー半導体デバイスと、前記絶縁基板の他方の電極層に積層された放熱板を備え、
前記絶縁基板は、シリコンで形成された基板本体と、前記基板本体の表面に積層された熱酸化シリコン膜を有する、パワー半導体モジュール。 - 前記熱酸化シリコン膜は、ヤング率が60GPa以上である、請求項1に記載したパワー半導体モジュール。
- 前記熱酸化シリコン膜は、前記基板本体の両面に積層された、請求項1または2に記載したパワー半導体モジュール。
- 前記絶縁基板は、前記基板本体および熱酸化シリコン膜からなる絶縁ユニット層が複数積層された、請求項1から3のいずれか1項に記載したパワー半導体モジュール。
- 前記熱酸化シリコン膜は、膜厚の合計が2〜4μm である、請求項1から4のいずれか1項に記載したパワー半導体モジュール。
- 前記絶縁基板は、熱抵抗値が50×10-3cm2 K/W以下とされた、請求項1から5のいずれか1項に記載したパワー半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008535A JP2010165968A (ja) | 2009-01-19 | 2009-01-19 | パワー半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008535A JP2010165968A (ja) | 2009-01-19 | 2009-01-19 | パワー半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010165968A true JP2010165968A (ja) | 2010-07-29 |
Family
ID=42581895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009008535A Pending JP2010165968A (ja) | 2009-01-19 | 2009-01-19 | パワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010165968A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2410734A1 (en) | 2010-07-23 | 2012-01-25 | Casio Computer Co., Ltd. | Image synthesizing device, image synthesizing method and computer readable medium |
-
2009
- 2009-01-19 JP JP2009008535A patent/JP2010165968A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2410734A1 (en) | 2010-07-23 | 2012-01-25 | Casio Computer Co., Ltd. | Image synthesizing device, image synthesizing method and computer readable medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4617209B2 (ja) | 放熱装置 | |
US8889458B2 (en) | Method of converting power using a power semiconductor module | |
US20100187680A1 (en) | Heat radiator | |
US7763831B2 (en) | Heating device | |
JP2009212302A (ja) | 半導体モジュール及びその製造方法 | |
JP5520815B2 (ja) | 絶縁基板およびパワーモジュール用ベース | |
JP2002110844A (ja) | 電子回路基板、および電子回路基板を用いた電子モジュール | |
JP2004022973A (ja) | セラミック回路基板および半導体モジュール | |
JP2019021864A (ja) | パワーモジュール | |
JP5018737B2 (ja) | 半導体装置の製造方法 | |
JP2010232545A (ja) | 半導体装置 | |
JP2019134018A (ja) | 半導体装置 | |
TWM595383U (zh) | 散熱型電子裝置 | |
JP2007096252A (ja) | 液冷式回路基板および液冷式電子装置 | |
JP2010165968A (ja) | パワー半導体モジュール | |
JP2017139325A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP5875102B2 (ja) | 半導体モジュールの製造方法 | |
JP2020053613A (ja) | 複合基板 | |
JP6317178B2 (ja) | 回路基板および電子装置 | |
JP2007300114A (ja) | 半導体装置部材及び半導体装置 | |
JP2014168044A (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
JP2009266983A (ja) | 放熱構造及び該放熱構造の製造方法並びに該放熱構造を用いた放熱装置 | |
JP2008042020A (ja) | 半導体モジュール | |
US20220293490A1 (en) | Cooling system | |
JP5979478B2 (ja) | 3層構造積層ダイヤモンド系基板、パワー半導体モジュール用放熱実装基板およびそれらの製造方法 |