JP2010165823A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2010165823A JP2010165823A JP2009006411A JP2009006411A JP2010165823A JP 2010165823 A JP2010165823 A JP 2010165823A JP 2009006411 A JP2009006411 A JP 2009006411A JP 2009006411 A JP2009006411 A JP 2009006411A JP 2010165823 A JP2010165823 A JP 2010165823A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- dielectric constant
- layer
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】
メタルゲートを有するpチャネルMISトランジスタとメタルゲートを有するnチャネルMISトランジスタとを、少ない工程数で形成する。
【解決手段】
半導体装置は、シリコン層を有する半導体基板と、半導体基板に画定されたn型活性領域とp型活性領域と、n型活性領域の上方に形成され、酸化シリコンより高い誘電率を有し、表面にAlを含有する第1高誘電率ゲート絶縁膜と、p型活性領域の上方に形成され、酸化シリコンより高い誘電率を有する第2高誘電率ゲート絶縁膜と、第1高誘電率ゲート絶縁膜および第2高誘電率ゲート絶縁膜の各々の上に形成され、nチャネルトランジスタに適した仕事関数を有する金属又は金属化合物を含む材料で形成された、第1ゲート電極および第2ゲート電極と、を有することを特徴とする。
【選択図】 図1
メタルゲートを有するpチャネルMISトランジスタとメタルゲートを有するnチャネルMISトランジスタとを、少ない工程数で形成する。
【解決手段】
半導体装置は、シリコン層を有する半導体基板と、半導体基板に画定されたn型活性領域とp型活性領域と、n型活性領域の上方に形成され、酸化シリコンより高い誘電率を有し、表面にAlを含有する第1高誘電率ゲート絶縁膜と、p型活性領域の上方に形成され、酸化シリコンより高い誘電率を有する第2高誘電率ゲート絶縁膜と、第1高誘電率ゲート絶縁膜および第2高誘電率ゲート絶縁膜の各々の上に形成され、nチャネルトランジスタに適した仕事関数を有する金属又は金属化合物を含む材料で形成された、第1ゲート電極および第2ゲート電極と、を有することを特徴とする。
【選択図】 図1
Description
本発明は半導体装置とその製造方法に関し、特に高誘電率のゲート絶縁膜とメタルゲートとを有する半導体装置とその製造方法に関する。
MISトランジスタのスケールダウンと共に、酸化シリコンで形成するゲート絶縁膜の膜厚も減少している。ゲート絶縁膜の膜厚が薄くなると、ゲート電極とチャネル領域間のリーク電流が増大する。ゲートリーク電流を抑制するため、ゲート絶縁膜の酸化シリコン膜を窒化したり、酸化シリコン膜の上に高誘電率絶縁膜を積層したゲート絶縁膜が開発されている。高誘電率絶縁体とは、酸化シリコンより高い誘電率を有する絶縁体を指し、例えばHfSiOやHfSiONが開発されている。
ゲート長がサブミクロンサイズのCMIS(complementary metal insulator semiconductor, 相補型MIS)装置において、シリコンゲート電極に代わる構成が望まれている。シリコンゲート電極は、不純物をドープしたシリコンで形成される。シリコン中の不純物の固溶限界は、1×1020cm−3程度である。nチャネルMISトランジスタのゲート電極はn型多結晶シリコンで形成され、正極性のゲート電圧を印加される。pチャネルMISトランジスタのゲート電極はp型多結晶シリコンで形成され、負極性のゲート電圧を印加される。ゲート電圧は、シリコンゲートに対する逆バイアスであるため、ゲート絶縁膜との界面側に空乏層が生じる。ゲート絶縁膜による容量に、空乏層による容量が直列接続され、チャネルに対するゲート容量が減少する。空乏層の厚さは、酸化シリコン層の厚さに換算すると、約0.3nm〜0.5nmとなる。これにより、トランジスタの電流駆動力が低下する。空乏層を防止するため、金属あるいは金属化合物でゲート電極(メタルゲート)を形成する構成が開発されている。
金属あるいは金属化合物でメタルゲートを形成し、高誘電率絶縁体でゲート絶縁膜を形成する構成が有望視されている。ゲート電極とゲート絶縁膜とが、nチャネルトランジスタとpチャネルトランジスタとで共通の場合、両トランジスタに同時に適切な閾値電圧を得ることができない。両トランジスタに同時に適切な閾値を得るためには、仕事関数の異なる2種のゲート電極材料を採用することになる。
特開2007−134650号は、pチャネルMISトランジスタのゲート電極を、5.0eV程度の仕事関数を有するルテニウム(Ru),白金(Pt),ロジウム(Rh)のいずれかで形成し、nチャネルMISトランジスタのゲート電極を、3.9eV程度の仕事関数を有する、Ru,Pt,Rhのいずれかとエルビウム(Er)等の希土類金属との合金で形成すること、nチャネルMISトランジスタ、pチャネルMISトランジスタ共通にRu,Pt,Rhのいずれかのゲート電極層を形成し、nチャネルMISトランジスタ領域のみ、ゲート電極層の上にEr等の希土類金属層を形成し、固相反応によって合金を形成することによってゲート電極を形成することを提案する。pチャネルトランジスタとnチャネルトランジスタとは異なる2種類のメタルゲート電極を有する。
特開2007−251030号は、pチャネルMISトランジスタ、nチャネルMISトランジスタ共通にSi膜上に、Ni(またはPt,Ru,Ir,Pd,Coから選択した第1金属)膜を形成し、熱処理によりフルシリサイデーションを行なって、第1ゲート電極を形成し、nチャネルMISトランジスタの第1ゲート電極上にAl(またはHf,Ti,Zr,Taから選択した第2金属)膜により第2ゲート電極を形成し、熱処理により第1金属と第2金属を反応させて、仕事関数の低いゲート電極とすることを提案する。pチャネルトランジスタとnチャネルトランジスタとは異なる2種類のメタルゲート電極を有する。
2005 Symposium on VLSI Technology, Digest of Technical Papers 232は、HfSiO膜上にAlO膜を原子層成長し、その上に多結晶シリコン層を堆積することにより、nチャネルMISトランジスタ、pチャネルMISトランジスタに対称的な閾値を得たことを報告する。
図6Aは、2005 Symposium on VLSI Technology, Digest of Technical Papers 232において報告された、MIPS(metal inserted poly-silicon stack,金属層挿入多結晶シリコン積層)構造を示す概略断面図である。シリコン基板101の上にHfSiONの高誘電率ゲート絶縁膜102が形成され、その上にTaNメタル層104、ポリシリコン層105が堆積されている。従来のポリシリコンゲートと比べると、MIPS構造のゲート空乏層は飛躍的に減少すると報告されている。
図6Bは、同発表において報告された内容であり、HfSiO層の上に、ポリシリコン層を堆積する前に、AlO層を原子層成長により、0層、1層、3層、6層堆積したときの印加電圧に対する容量変化を示すグラフである。横軸が印加電圧を単位Vで示し、縦軸が容量を単位Fで示す。左側がnMISトランジスタの特性、右側がpMISトランジスタの特性を示す。HfSiO高誘電率ゲート絶縁膜の上にAlO層を1原子層から6原子層まで堆積した後、ポリシリコンゲート電極を堆積すると、特性がnチャネルMISトランジスタ、pチャネルMISトランジスタ共に、正極性側に変化することが示されている。特にpMISトランジスタの特性の変化が大きい。容量特性から閾値を推察することができる。この報告は、同一ゲート電極構造で、nチャネルMISトランジスタ、pチャネルMISトランジスタに対称的な閾値を得ることを報告している。
2008 Applied Physics Letters 92, 132907(2008) では、PMOSトランジスタにおいてTaNをゲート電極として用い、ゲート絶縁膜としてAl2O3/HfO2/SiO2の積層構造を用い、HfO2膜厚を変化させることにより、フラットバンド電圧(VFB)が変化することが報告されている。具体的には、HfO2膜の膜厚を小さくすることにより、VFB電圧が高くなるという実験結果が示された。
2005 Symposium on VLSI Technology, Digest of Technical Papers 232
2008 Applied Physics Letters 92, 132907(2008)
メタルゲートを有するpチャネルMISトランジスタとメタルゲートを有するnチャネルMISトランジスタの両方を形成する場合に、各トランジスタの閾値電圧を適切な値とするために、それぞれのトランジスタに適したメタルをゲート電極材として選択して作り分ける等の工夫が必要となり、工程数が増加するという問題があった。
本発明は、メタルゲートを有するpチャネルMISトランジスタとメタルゲートを有するnチャネルMISトランジスタとを、少ない工程数で形成することを目的とする。
本発明の1観点によれば、
シリコン層を有する半導体基板と、
前記半導体基板に画定されたn型活性領域とp型活性領域と、
前記n型活性領域の上方に形成され、酸化シリコンより高い誘電率を有し、表面にAlを含有する第1高誘電率ゲート絶縁膜と、
前記p型活性領域の上方に形成され、酸化シリコンより高い誘電率を有する第2高誘電率ゲート絶縁膜と、
前記第1高誘電率ゲート絶縁膜および前記第2高誘電率ゲート絶縁膜の各々の上に形成され、nチャネルトランジスタに適した仕事関数を有する金属化合物で形成された、第1ゲート電極および第2ゲート電極と、
を有することを特徴とする半導体装置
が提供される。
シリコン層を有する半導体基板と、
前記半導体基板に画定されたn型活性領域とp型活性領域と、
前記n型活性領域の上方に形成され、酸化シリコンより高い誘電率を有し、表面にAlを含有する第1高誘電率ゲート絶縁膜と、
前記p型活性領域の上方に形成され、酸化シリコンより高い誘電率を有する第2高誘電率ゲート絶縁膜と、
前記第1高誘電率ゲート絶縁膜および前記第2高誘電率ゲート絶縁膜の各々の上に形成され、nチャネルトランジスタに適した仕事関数を有する金属化合物で形成された、第1ゲート電極および第2ゲート電極と、
を有することを特徴とする半導体装置
が提供される。
本発明の他の観点によれば、
シリコン層を有する半導体基板に画定されたn型活性領域とp型活性領域の各々の上方に、酸化シリコンより高い誘電率を有する第1高誘電率ゲート絶縁膜および第2高誘電率ゲート絶縁膜を形成する工程と、
前記第1高誘電率ゲート絶縁膜および前記第2高誘電率ゲート絶縁膜の各々の上に、nチャネルトランジスタに適した仕事関数を有する金属化合物でゲート電極層を形成する工程と、
前記ゲート電極層をエッチングして、前記第1高誘電率ゲート絶縁膜上に第1ゲート電極を、前記第2高誘電率ゲート絶縁膜上に第2ゲート電極を形成する工程と、
前記第1ゲート電極上方よりAlを拡散させ、前記第1高誘電率ゲート絶縁膜に到達させる工程と、
を含む半導体装置の製造方法
が提供される。
シリコン層を有する半導体基板に画定されたn型活性領域とp型活性領域の各々の上方に、酸化シリコンより高い誘電率を有する第1高誘電率ゲート絶縁膜および第2高誘電率ゲート絶縁膜を形成する工程と、
前記第1高誘電率ゲート絶縁膜および前記第2高誘電率ゲート絶縁膜の各々の上に、nチャネルトランジスタに適した仕事関数を有する金属化合物でゲート電極層を形成する工程と、
前記ゲート電極層をエッチングして、前記第1高誘電率ゲート絶縁膜上に第1ゲート電極を、前記第2高誘電率ゲート絶縁膜上に第2ゲート電極を形成する工程と、
前記第1ゲート電極上方よりAlを拡散させ、前記第1高誘電率ゲート絶縁膜に到達させる工程と、
を含む半導体装置の製造方法
が提供される。
高誘電率ゲート電極にAlを拡散させることにより、トランジスタの閾値電圧を変調することができる。
本発明者は、2005 Symposium on VLSI Technology, Digest of Technical Papers 232の報告内容に対し、以下のように考察した。HfSiO層上にAlO層を原子層単位で堆積した時、AlO原子層はバルクAlOの特性は示さないであろう。下地のHfSiO層も酸化物であり、酸化物であるAlO層との馴染みはよいであろう。HfSiO層の上に1原子層のAlO層を堆積した時、AlO層はHfSiO層に交じり合った層を形成している可能性が高い。原子層単位のAlO層を表面に堆積したHfSiO層は、Alが拡散された表面層を有している状態と考えられよう。すると、AlOの分子式にはさほど意味がなく、HfSiO層の表面層にAlを添加することでこの現象が生じると考えられる。pMISトランジスタを対象とすると、HfSiO又はHfSiONを含む高誘電率ゲート絶縁膜にAlを添加することにより、pMISトランジスタの閾値を大きく正極性側に変化させることが可能であろう。
また、2008 Applied Physics Letter 92, 132907-1(2008)の報告は、Al2O3/HfO2のスタックにおいてHfO2の膜厚を減らすとVFBが正方向にシフトしており、HfO2膜上のAl量を調整することにより見かけ上の仕事関数を変調させることができると考えられる。より具体的には、HfO2膜上のAl量を高くすることによりVFBが高く(正方向にシフトする)なり、PMOSトランジスタのVthを正方向にシフトさせることができると考えられる。
メタルゲートCMIS構造において、nMISトランジスタのメタルゲート電極をTaSiN、またはTaN,TaCNで形成すると、nMISトランジスタの閾値は適正に制御できる。この時、pMISトランジスタの閾値は高くなりすぎてしまう。本発明者は、pMISトランジスタのメタルゲート電極を介してHfSiO又はHfSiONを有する高誘電率ゲート絶縁膜にAlを拡散させて、閾値を調整することを考えた。以下、実施例に沿って説明する。
また、2008 Applied Physics Letter 92, 132907-1(2008)の報告は、Al2O3/HfO2のスタックにおいてHfO2の膜厚を減らすとVFBが正方向にシフトしており、HfO2膜上のAl量を調整することにより見かけ上の仕事関数を変調させることができると考えられる。より具体的には、HfO2膜上のAl量を高くすることによりVFBが高く(正方向にシフトする)なり、PMOSトランジスタのVthを正方向にシフトさせることができると考えられる。
メタルゲートCMIS構造において、nMISトランジスタのメタルゲート電極をTaSiN、またはTaN,TaCNで形成すると、nMISトランジスタの閾値は適正に制御できる。この時、pMISトランジスタの閾値は高くなりすぎてしまう。本発明者は、pMISトランジスタのメタルゲート電極を介してHfSiO又はHfSiONを有する高誘電率ゲート絶縁膜にAlを拡散させて、閾値を調整することを考えた。以下、実施例に沿って説明する。
図1は、第1の実施例によるCMIS装置の要部を示す断面図である。シャロートレンチアイソレーションで形成された素子分離領域STIにより、シリコン基板101に複数の活性領域が画定され、活性領域にp型ウェルPW,n型ウェルNWが形成されている。活性領域表面に、酸化シリコン(SiO)膜11p、HfSiON膜11mを含むゲート絶縁膜11が形成され、ゲート絶縁膜11上にnチャネルMISトランジスタに適した仕事関数を有するTaSiNの仕事関数制御用ゲート電極12、WまたはSiの配線用ゲート電極13の積層を含むゲート電極Gn、Gpが形成されている。
nチャネルMISトランジスタ(以下nMIST)のゲート電極Gnの上には例えば窒化シリコンの絶縁保護膜14が形成されている。pチャネルMISトランジスタ(以下pMIST)においては、ゲート電極Gpの上の絶縁保護膜14が除去された形状になっている。
ゲート電極側壁上には例えばSiNのサイドウォールスペーサSWが形成されている。nMISTにおいてはゲート電極Gn両側の活性領域にn型エクステンション領域Exn、pMISTにおいてはゲート電極Gp両側の活性領域にp型エクステンション領域Expが形成されている。nMISTにおいてはサイドウォールスペーサSW両側の活性領域にn型ソース/ドレイン拡散領域Dfnが形成され、pMISTにおいてはサイドウォールスペーサSW両側の活性領域にp型ソース/ドレイン拡散領域Dfpが形成されている。ソース/ドレイン拡散領域Dfは、エクステンション領域Exより深い接合深さを有し、その表面にサリサイドプロセスによりNiシリサイドのシリサイド層SCが形成されている。なお、シリサイド層は、Niシリサイドの他、Ti,W,Coのシリサイドを用いることも可能である。サイドウォールスペーサSWを囲むように、例えば酸化シリコンの第1下部層間絶縁膜16が形成されている。絶縁保護膜14の表面は第1下部層間絶縁膜16から露出している。
pMISTのゲート電極Gpの表面に接し、第1下部層間絶縁膜16上に延在するようにAlまたはAl合金の金属層18が形成されている。pMISTにおいては、ゲート絶縁膜11のHfSiON膜11mに上方から拡散したAlが添加されている。金属層18中のAl原子は、配線用ゲート電極13のWまたはSi,仕事関数制御用ゲート電極12のTaSiNと化学反応せず、低温で容易に拡散する。Al又はAl合金は、ゲート絶縁膜11のHfSiON膜11mまで拡散する。
なお、nチャネルMISトランジスタに適した仕事関数とは、Siのコンダクションバンドの位置に近い仕事関数であり、より具体的には4.1eV〜4.6eVの仕事関数である。仕事関数制御用ゲート電極層12は仕事関数4.1eV〜4.6eVを持つ金属であり、TaSiNの他、TaN,TaCN等を用いることもできる。
Alは、HfSiON等の高誘電率ゲート絶縁膜に添加されると、pMISTの閾値を正極性に変化させる。nMISTに適した仕事関数を有するゲート電極を形成したとき、pMISTの閾値は絶対値の大きな負電圧になる。Alの添加で閾値を正極性に変調することにより、pMISTの閾値を好適な値に調整できる。
以下、図2A〜2Hを参照して、図1に示すCMIS装置の製造方法を説明する。
図2Aに示すように、シリコン基板101に、活性領域を画定する素子分離領域STIをシャロートレンチアイソレーションで形成する。活性領域表面を、約1000℃でドライ酸化し、厚さ0.5nm〜2.0nm、例えば厚さ1nm、の酸化シリコン膜11pを成長する。酸化シリコン膜11p形成後、シリコン基板101を有機金属化学気相堆積(MOCVD)装置内に搬入し、例えばSiソースとしてジシラン(Si2H6)、HfソースとしてHTB(hafnium-tetra-t-butoxide)、酸素あるいはオゾン、不活性ガスとしてHe/N2を用い、温度300℃〜600℃、圧力0.3torr〜1.0torrのMOCVDで、厚さ1.5nm〜4.0nm、例えば厚さ2nm、のHfSiO膜を堆積する。
窒素を含む窒素ないしアンモニアのプラズマ中、温度150℃〜300℃、圧力0.03torr〜0.1torrでHfSiO膜をプラズマ窒化し、さらに900℃〜1100℃で窒化後アニール(post nitridation anneal, PNA)を行なって、HfSiON膜11mを形成する。HfSiON膜は酸化シリコンより高い誘電率を有する高誘電率絶縁膜である。
高誘電率絶縁膜としては、Hf,Zr等の金属シリケートを用いることができる。成膜法は、MOCVDの他、ALD(atomic layer deposition),MBE(molecular beam epitaxy),PVD(physical vapor deposition)等を用いることもできる。酸化シリコン膜11pは、必ずしも必須の構成要件ではないが、少なくとも現在は、酸化シリコン膜の全く存在しないSi表面を得ることは容易でなく、安定な酸化シリコン膜を形成した方が、工程が安定化し、歩留まりが向上する。
シリコン基板をスパッタリング装置に搬入し、ゲート絶縁膜11上にTaSiN等のnチャネルMISTに適した仕事関数を有する仕事関数制御用ゲート電極層12を堆積する。例えば、TaSiターゲットを用い、圧力1×10−4toor〜1×10−5toorのAr/N2雰囲気中でリアクティブスパッタリングを行い、厚さ5nm〜20nmのTaSiN膜を堆積する。また、PDMAT(pentakis-dimethylamino-tantalum)、Si2H6、NH3を用い、0.1toor〜10toorの圧力、350℃〜500℃の温度でMOCVDを行ない、厚さ5nm〜20nmのTaSiN膜を堆積することもできる。
仕事関数制御用ゲート電極層12の上に、Wの配線用ゲート電極層13をスパッタリングする。例えば、室温〜300℃の温度で、圧力1×10−4toor〜1×10−5toorのAr雰囲気中でWターゲットをスパッタリングし、厚さ30nm〜100nm、例えば厚さ50nm、のW層を堆積する。W層の代わりに、Si層を堆積してもよい。例えば、室温〜300℃の温度で、圧力1×10−4toor〜1×10−5ToorのAr雰囲気中でSiターゲットをスパッタリングし、厚さ30nm〜100nmのSi層を堆積する。または、SiH4,N2を用い、550℃〜700℃の温度でCVDを行ない、厚さ30nm〜100nmのポリSi層を堆積する。但し、W層又はSi層は、ゲート電極の抵抗を下げる目的で形成されるものであり、必須の構成要件ではない。
配線用ゲート電極層13の上に、絶縁性のゲート保護膜14を形成する。例えば、DCS(di-chloro-silane)、NH3を用い、温度650℃〜800℃のCVDで、厚さ30nm〜60nmのSiN膜14を堆積する。
図2Bに示すように、ゲート保護膜14上に形成したレジストパターンRP1をマスクとし、ゲート電極Gn,Gpをパターニングする。例えば、レジストパターンRP1をマスクとしたRIE(reactive ion etching)によりゲート保護膜14をエッチングし、パターニングされたゲート保護膜14をマスクとしてその下の配線用ゲート電極層13、仕事関数制御用ゲート電極層12、ゲート絶縁膜11をRIEによりパターニングする。レジストパターンRP1が残っている場合は除去する。ゲート電極Gn,Gpは、例えば25nm〜40nmのゲート長を有する。
図2Cに示すように、ゲート電極Gn、Gpの両側の活性領域にエクステンション領域Exn,Expをイオン注入する。例えば、n型活性領域NWをレジストマスクで覆い、p型活性領域PWに対し、パターニングされたゲート電極Gnをマスクとし、n型不純物Asを加速エネルギ1keV、ドーズ量5×1014atoms/cm2〜2×1015atoms/cm2でイオン注入し、n型エクステンション領域Exnを形成する。p型活性領域PWをレジストマスクで覆い、n型活性領域NWに対し、パターニングされたゲート電極Gpをマスクとし、p型不純物Bを加速エネルギ0.3keV〜0.6keV、ドーズ量5×1014atoms/cm2〜2×1015atoms/cm2でイオン注入し、p型エクステンション領域Expを形成する。
エクステンション領域をイオン注入した後、例えば、HCD(hexa-chloro-disilane),NH3を用いた温度450℃〜600℃のMOCVDにより、基板全面上に厚さ40nm〜70nmのSiN膜を堆積する。続いてCF4,CHF3,O2,Arを用い、圧力0.01toor〜0.1toor、電力400W〜700WのRIEにより、平坦部上のSiN膜を除去し、ゲート電極Gn、Gp側壁上にのみSiNのサイドウォールスペーサSWとして残す。次に、サイドウォールスペーサSW両側の活性領域にソース/ドレイン拡散層Dfn、Dfpをイオン注入する。例えば、n型活性領域NWをレジストマスクで覆い、p型活性領域PWに対し、ゲート電極Gnとその側壁上のサイドウォールスペーサSWをマスクとし、n型不純物Asを加速エネルギ10keV〜20keV、ドーズ量3×1015atoms/cm2〜2×1016atoms/cm2でイオン注入し、n型ソース/ドレイン拡散領域Dfnを形成する。p型活性領域PWをレジストマスクで覆い、n型活性領域NWに対し、ゲート電極Gp、その側壁上のサイドウォールスペーサSWをマスクとし、p型不純物BF2を加速エネルギ10keV〜20keV、ドーズ量3×1014atoms/cm2〜2×1016atoms/cm2でイオン注入し、p型ソース/ドレイン拡散領域Dfpを形成する。エクステンション領域Exとソース/ドレイン拡散領域Dfが、ソース/ドレイン領域S/Dを構成する。
シリコン基板上に厚さ約10nmのNi層をスパッタリングする。N2,He,Ar,Ne,Xe等の不活性雰囲気中で、基板をアニールする。Ni層が下地Si表面とシリサイド反応を生じる、サリサイド処理である。アニール条件は、350℃〜600℃で、60秒間〜10秒間程度とする。厚さ約20nmのNiシリサイド層SCが得られる。Niシリサイド形成後は、600℃を越える熱処理は好ましくない。シリサイド層の変化、不純物分布の変化などが生じ得る。350℃未満では、十分なシリサイド反応が生じにくい。未反応のNi層はH2SO4/過酸化水素系水溶液で除去する。なお、アニール時間をより短時間として、より高温のアニールを行なうことも可能である。不活性雰囲気はNiの酸化を防ぐ。Ni層の上にTiN等の保護膜を設けてもよい。
図2Dに示すように、シリコン基板全面上にSiN等のエッチストッパ層16esとSiO等の絶縁膜16mの積層による第1下部層間絶縁膜16を堆積する。例えば、SiH4,NH3を用い、温度300℃〜450℃のプラズマ促進(PE)CVDにより、厚さ40nm〜80nmのSiNエッチストッパ層16esを堆積し、次にSiH4とO2を用い、温度300℃〜450℃のPECVDで厚さ400nm〜700nmのアンドープSiO膜16mを堆積し、第1下部層間絶縁膜16を形成する。
SiNのゲート保護膜14をストッパとして第1下部層間絶縁膜16に対してCMP(chemical mechanical polishing)を行ない、ゲート保護膜14を露出する。アンドープSiO膜16mを研磨し、SiNゲート保護膜14でエッチングをストップさせる。ゲート保護膜14上のSiNエッチストッパ層16esは、残っても、除去されても構わない。
図2Eに示すように、nMISTを覆うレジストパターンRP2を形成し、pMISTのゲート保護膜14をSiNに対する選択的RIEによりエッチングし、除去する。例えば、CF4/CHF3/O2/Ar混合ガスを用い、圧力0.01torr〜0.1torr、高周波電力50W〜200WのRIEで、ゲート保護膜14を除去する。ゲート保護膜14上にSiNエッチストッパ層16esが残っている場合は、同時に除去される。配線用ゲート電極13が露出する。その後、レジストパターンRP2は除去する。
図2Fに示すように、pMISTの配線用ゲート電極上に、第1下部層間絶縁膜上に延在する、Alの金属層18をスパッタリングで厚さ30nm以上堆積する。必要に応じて、その上にTiN保護膜を堆積する。
図2Gに示すように、pMISTのゲート電極Gpを内包する領域を画定するレジストパターンRP3を用い、例えばCl2を用いたRIEにより不要部分の金属層18を除去する。その後、レジストパターンRP3は除去する。
400℃〜600℃の温度でアニールを行ない、金属層18からAlを拡散させ、配線用ゲート電極13、仕事関数制御用ゲート電極12を通り抜け、ゲート絶縁膜11に到達させる。400℃未満では十分な拡散が生じにくい。600℃を超えると、シリサイド層の変化や不純物分布の変化が生じ得る。配線用ゲート電極13のWまたはSi、仕事関数制御用ゲート電極12のTaSiNは、Alと反応せず、Alの拡散を許す。Alの拡散路中にAlと反応する物質が存在すると、Alと反応し、Alの拡散を妨げる。HfSiONの高誘電率絶縁膜11mは、Alが拡散された表面層を有する。配線用ゲート電極13、仕事関数制御用ゲート電極12それぞれにもAlが拡散する。
図3Aは、アニール前のゲート電極部の深さ方向のSIMS(2次イオン質量分析)による分析結果の例を示すグラフである。横軸が深さを任意単位で示し、縦軸が信号強度を任意単位で示す。Al分布は一定深さで急激に減少している。W層表面にAl層が載った構成を示す。
図3Bは、600℃のアニールを行った後のSIMSの分析結果を示すグラフである。Al分布が深く延長され、HfSiON層に達している。600℃で、Alの拡散が十分生じていることがわかる。W層中のAl分布は上から下に向かって減少し、Alが拡散したことを示している。HfSiON層にAlが添加されることにより、pMISTの閾値電圧が正極性側に変化すると考えられる。
図2Hに示すように、金属層18を覆って第1下部層間絶縁膜16上に、窒化シリコンのエッチストッパ膜19es、酸化シリコンの絶縁膜19mを堆積して第2下部層間絶縁膜19を形成する。ソース/ドレイン領域S/Dに対して第2下部層間絶縁膜19、第1下部層間絶縁膜16を貫通するコンタクト孔、ゲート電極Gに対して第2下部層間絶縁膜19を貫通するコンタクト孔を形成し、TiNバリアメタル層、W層を形成し、第2下部層間絶縁膜上の不要金属層をCMPで除去してWプラグPLを形成する。
WプラグPLを埋め込んだ第2下部層間絶縁膜上にSiO等の第1層間絶縁膜IL1を堆積し、配線トレンチをエッチングする。トレンチを埋め込むようにTiN等のバリア層と銅層を形成する。不要金属層をCMPで除去して、シングルダマシンの第1銅配線CW1を形成する。
第1層間絶縁膜IL1上に第2層間絶縁膜IL2を堆積する。第2層間絶縁膜に配線トレンチ、配線トレンチ底面から第2層間絶縁膜下面に達し、第1銅配線CW1を露出するビア孔を形成する。配線トレンチ、ビア孔を埋め込むようにバリアメタル層、銅層を形成し、不要部をCMPで除去して、デュアルダマシンの第2銅配線CW2を形成する。必要に応じて、層間絶縁膜形成工程、配線形成工程を繰り返し、多層配線を形成する。なお、金属層18は、他の形態を採用することもできる。
本実施例によれば、ゲート絶縁膜、ゲート電極を、pMIST,nMISTで共通の構成とすることができ、ゲート電極上方からゲート絶縁膜にAlを拡散させることにより、pMIST,nMIST共に適切な閾値を提供できる。共通の構成を採用できるので、製造工程が過度に増加せず、条件の制御が過度に複雑化しない。
図4A,4Bは、変形例を示す半導体基板の断面図である。上述の実施例の製造方法と同一工程で図2Fの工程までを行う。レジストパターンを用いたRIEの代わりにCMPを行なう。
図4Aは、第1下部層間絶縁膜16平坦部上の金属層18をCMPにより除去した状態を示す。金属層18が、ゲート電極Gp上のリセスに埋め込まれた形状となる。ゲート保護膜14の厚さが金属層18の厚さを規定するので、十分なAl層厚を確保できるように、ゲート保護膜14の厚さを選定する。但し、ボイドの発生を防止するため、ゲート保護膜の幅に対する厚さのアスペクト比は1以下とすることが好ましい。その後、Al拡散用のアニールを上述の実施例同様に行なう。Alの拡散は、上述の実施例と代わらない。平坦な表面が残るので、その後のフォトリソグラフィが容易になる。
図4Bに示すように、実施例同様の工程で多層配線を形成する。
図5は、更なる変形例を示す半導体基板の断面図である。上述の実施例、または変形例に従いAl拡散工程まで行ない、その後、金属層18をエッチングして除去する。拡散源を除去することにより、その後の工程で予期せざるAl拡散が生じることを防止できる。その後、上述の実施例同様の工程で第1層間絶縁膜、導電性プラグを形成する。pMISTにおけるゲート電極用導電性プラグPLは、配線用ゲート電極13に接続される。その後、上述の実施例同様の工程で多層配線を形成する。
以上実施例に沿って、本発明を説明したが、本発明はこれらに制限されるものではない。例えば、サイドウォールスペーサは、窒化シリコン膜の他、酸化シリコン膜や酸化シリコン膜と窒化シリコン膜の積層などで形成してもよい。酸化シリコン膜は、例えば、SiH4とO2を用い、300℃〜450℃のPE((plasma enhanced)CVDで厚さ40nm〜70nmに堆積できる。金属層18以外の公知の構成要件として、種々の公知の構成を採用することが可能である。その他種々の変更、置換、改良、組合せなどが可能なことは当業者に自明であろう。
11 ゲート絶縁膜、
11p 酸化シリコン膜、
11m (HfSiON)高誘電率絶縁膜、
11m:Al (ALを添加したHfSiONの)高誘電率絶縁膜、
12 仕事関数制御用ゲート電極、
13 配線用ゲート電極、
14 絶縁保護膜、
18 金属層。
11p 酸化シリコン膜、
11m (HfSiON)高誘電率絶縁膜、
11m:Al (ALを添加したHfSiONの)高誘電率絶縁膜、
12 仕事関数制御用ゲート電極、
13 配線用ゲート電極、
14 絶縁保護膜、
18 金属層。
Claims (9)
- シリコン層を有する半導体基板と、
前記半導体基板に画定されたn型活性領域とp型活性領域と、
前記n型活性領域の上方に形成され、酸化シリコンより高い誘電率を有し、表面にAlを含有する第1高誘電率ゲート絶縁膜と、
前記p型活性領域の上方に形成され、酸化シリコンより高い誘電率を有する第2高誘電率ゲート絶縁膜と、
前記第1高誘電率ゲート絶縁膜および前記第2高誘電率ゲート絶縁膜の各々の上に形成され、nチャネルトランジスタに適した仕事関数を有する金属又は金属化合物を含む材料で形成された、第1ゲート電極および第2ゲート電極と、
を有することを特徴とする半導体装置。 - 前記第1高誘電率ゲート絶縁膜および前記第2高誘電率ゲート絶縁膜は、HfとSiと酸素を含み、前記第1ゲート電極および前記第2ゲート電極はTa化合物を含む請求項1記載の半導体装置。
- 前記第1ゲート電極上に配置され、AlまたはAl合金を含む金属層を有する請求項1または2記載の半導体装置。
- シリコン層を有する半導体基板に画定されたn型活性領域とp型活性領域の各々の上方に、酸化シリコンより高い誘電率を有する第1高誘電率ゲート絶縁膜および第2高誘電率ゲート絶縁膜を形成する工程と、
前記第1高誘電率ゲート絶縁膜および前記第2高誘電率ゲート絶縁膜の各々の上に、nチャネルトランジスタに適した仕事関数を有する金属又は金属化合物でゲート電極層を形成する工程と、
前記ゲート電極層をエッチングして、前記第1高誘電率ゲート絶縁膜上に第1ゲート電極を、前記第2高誘電率ゲート絶縁膜上に第2ゲート電極を形成する工程と、
前記第1ゲート電極上方よりAlを拡散させ、前記第1高誘電率ゲート絶縁膜に到達させる工程と、
を含む半導体装置の製造方法。 - 前記第1ゲート電極を形成する工程の後、
前記第1ゲート電極を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜から前記第1ゲート電極を露出させる工程と、
を有し、前記第1ゲート電極上方よりAlを拡散させ、前記第1高誘電率ゲート絶縁膜に到達させる工程が、
前記第1ゲート電極上にAlまたはAl合金を含む金属層を形成する工程と、
熱処理により、前記金属層から前記第1高誘電率ゲート絶縁膜に達するまで前記Alを拡散させる工程と、
を有する請求項4記載の半導体装置の製造方法。 - 前記ゲート電極層を形成する工程の後、前記ゲート電極層の上に絶縁保護膜を形成する工程を有し、
前記第1ゲート電極をパターニングする工程が、前記絶縁保護膜、前記ゲート電極層をエッチングし、
前記層間絶縁膜を形成する工程が、
前記絶縁保護膜を覆うように前記層間絶縁膜を堆積する工程と、
前記絶縁保護膜をストッパとして、前記層間絶縁膜を化学機械研磨する工程と、
前記第1ゲート電極上方の前記絶縁保護膜をエッチングして除去する工程と、
を含む請求項5記載の半導体装置の製造方法。 - 前記第1ゲート電極上に前記金属層を形成する工程が、
前記絶縁保護膜をエッチングして除去する工程の後、前記層間絶縁膜上にAl層またはAl合金層を堆積する工程と、
前記Al層または前記Al合金層をエッチングして、前記金属層を形成する工程と、
を含む請求項6記載の半導体装置の製造方法。 - 前記第1ゲート電極上に前記金属層を形成する工程が、
前記絶縁保護膜をエッチングして除去する工程の後、前記層間絶縁膜上にAl層またはAl合金層を堆積する工程と、
前記Al層または前記Al合金層を化学機械研磨して、前記第1ゲート電極上に前記金属層を残す工程と、
を含む請求項6記載の半導体装置の製造方法。 - 前記第1高誘電率ゲート絶縁膜および前記第2高誘電率ゲート絶縁膜はHfとSiと酸素を含み、前記第1ゲート電極および前記第2ゲート電極はTa化合物を含む請求項4〜8のいずれか1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009006411A JP2010165823A (ja) | 2009-01-15 | 2009-01-15 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009006411A JP2010165823A (ja) | 2009-01-15 | 2009-01-15 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010165823A true JP2010165823A (ja) | 2010-07-29 |
Family
ID=42581778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009006411A Withdrawn JP2010165823A (ja) | 2009-01-15 | 2009-01-15 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010165823A (ja) |
-
2009
- 2009-01-15 JP JP2009006411A patent/JP2010165823A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9577051B2 (en) | Spacer structures of a semiconductor device | |
US7569466B2 (en) | Dual metal gate self-aligned integration | |
US8193051B2 (en) | Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high-k dielectrics | |
US7436034B2 (en) | Metal oxynitride as a pFET material | |
US7611979B2 (en) | Metal gates with low charge trapping and enhanced dielectric reliability characteristics for high-k gate dielectric stacks | |
JP5375362B2 (ja) | 半導体装置の製造方法 | |
US7253049B2 (en) | Method for fabricating dual work function metal gates | |
US9153586B2 (en) | Semiconductor device having metal carbon nitride electrodes with different work functions | |
JP2006013270A (ja) | 半導体装置およびその製造方法 | |
JP2004281494A (ja) | 半導体装置の製造方法 | |
JP4828982B2 (ja) | 半導体装置の製造方法 | |
JP3339361B2 (ja) | 半導体装置 | |
JP2010165823A (ja) | 半導体装置とその製造方法 | |
KR100764341B1 (ko) | 반도체소자의 제조방법 | |
JP5195421B2 (ja) | 半導体装置 | |
KR20040057753A (ko) | 반도체 소자의 적층 게이트전극 형성 방법 | |
JP2011249603A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120403 |