JP2010153620A - ダイオード - Google Patents

ダイオード Download PDF

Info

Publication number
JP2010153620A
JP2010153620A JP2008330644A JP2008330644A JP2010153620A JP 2010153620 A JP2010153620 A JP 2010153620A JP 2008330644 A JP2008330644 A JP 2008330644A JP 2008330644 A JP2008330644 A JP 2008330644A JP 2010153620 A JP2010153620 A JP 2010153620A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
impurity concentration
diode
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008330644A
Other languages
English (en)
Other versions
JP5271694B2 (ja
Inventor
Masaya Watabe
昌也 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AKITA SHINDENGEN KK
Shindengen Electric Manufacturing Co Ltd
Akita Shindengen Co Ltd
Original Assignee
AKITA SHINDENGEN KK
Shindengen Electric Manufacturing Co Ltd
Akita Shindengen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AKITA SHINDENGEN KK, Shindengen Electric Manufacturing Co Ltd, Akita Shindengen Co Ltd filed Critical AKITA SHINDENGEN KK
Priority to JP2008330644A priority Critical patent/JP5271694B2/ja
Publication of JP2010153620A publication Critical patent/JP2010153620A/ja
Application granted granted Critical
Publication of JP5271694B2 publication Critical patent/JP5271694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】耐圧を安定化させ、かつクランピング電圧を低く維持することが可能なダイオードを提供する。
【解決手段】本発明のダイオードは、第1の導電型をもつ半導体基板と、半導体基板の一方の面に設けられて半導体基板との間に接合を形成する第1の導電型と同じ導電型でかつ不純物濃度が半導体基板より高い第1の半導体層と、第1の半導体層の中央領域における表面に形成され、第1の導電型と反対の第2の導電型の第2の半導体層と、第1の半導体層の表面における第2の半導体層の外周部に形成された、第2の導電型の第3の半導体層とを有し、第3の半導体層の厚さが、第2の半導体層より厚く形成されている。
【選択図】図1

Description

本発明は、アバランシェ降伏型の高耐圧の定電圧ダイオードに関する。
アバランシェブレークダウン現象を利用した定電圧ダイオードは、基準電圧回路や保護回路等の種々の電子回路に広く使用されている(例えば、特許文献1参照)。
従来の定電圧ダイオードにおいては、図4に示すように、エピ層102と半導体層103との界面においてより空乏層を伸ばし、エピ層102に伸びる空乏層が半導体基板101に達し、リーチスルー降伏を起こすことにより耐圧を得ている。
特開2006−41385号公報
上述した従来の定電圧ダイオードにおいては、主接合部分がリーチスルー降伏するが、エピ層102の厚さのバラツキにより主接合部分の耐圧が大きくばらついてしまう。
また、メサ溝部分Mのベベル角θmが負(θm>90°)であるため、メサ溝部分Gの耐圧VRBGがエピ層102及び半導体層103の界面Aの耐圧VRBAより低い。
また、上述した従来の定電圧ダイオードにおいては、エピ層102の厚さによる主接合部分の耐圧のバラツキと、メサ溝部分Gの耐圧VRBGのバラツキとにより、設計上の耐圧が安定して得られない問題がある。
また、メサ溝部分Gにおいて先にブレークダウンを起こした場合、メサ溝部分Gの領域のみに降伏による電流が流れるため、電流量を多く取ることができずに、クランピング電圧が低くならず、回路を十分に保護することができない場合がある。
本発明は、このような事情に鑑みてなされたもので、耐圧を安定化させ、かつクランピング電圧を低く維持することが可能なダイオードを提供することを目的とする。
本発明のダイオードは、第1の導電型をもつ半導体基板と、前記半導体基板の一方の面に設けられて前記半導体基板との間に接合を形成する第1の導電型と同じ導電型でかつ不純物濃度が前記半導体基板より高い第1の半導体層と、前記第1の半導体層の中央領域における表面に形成され、第1の導電型と反対の第2の導電型の第2の半導体層と、前記第1の半導体層の表面における前記第2の半導体層の外周部に形成された、前記第2の導電型の第3の半導体層とを有し、前記第3の半導体層の厚さが、前記第2の半導体層より厚く形成されていることを特徴とする。
本発明のダイオードは、前記第1の半導体層及び前記第3の半導体層側面に形成されたダイオードを分離するメサ溝と、前記第1の半導体層及び前記第3の半導体層の界面とのなす第1のベベル角が、前記第1の半導体層及び前記第2の半導体層の界面と、前記第1の半導体層及び前記第3の半導体層の界面とのなす第2のベベル角より大きいことを特徴とする。
本発明のダイオードは、前記第1の半導体層及び前記第2の半導体層の界面下の第1の半導体層の厚さが、ダイオードのアバランシェ降伏する際の空乏層の厚さより厚いことを特徴とする。
本発明のダイオードは、前記第2の半導体層の不純物濃度が、前記第3の半導体層の不純物濃度より高いことを特徴とする。
本発明のダイオードは、前記第1の半導体層の不純物濃度が、前記半導体基板の不純物濃度より低いことを特徴とする。
以上説明したように、本発明によれば、第1の半導体層と第2の半導体層との界面にてブレークダウンを起こすため、従来のように不安定な定電圧ダイオードの側部(メサ溝部分)にてブレークダウンを発生することなくので、耐圧を安定化させ、かつ平面視にて見た定電圧ダイオードの中央部分に平均的に降伏による電流が流れるため、電流量を多く取ることができ、クランピング電圧を低することが可能であり、回路を十分に保護することができる。
以下、本発明の一実施形態による定電圧ダイオード(ツェナーダイオード)を図面を参照して説明する。図1は、本実施形態における定電圧ダイオードの断面構造を示す概念図である。
この図において、n型の半導体基板1(カソード側)の上(上面)に、半導体基板1と同一の導電型であり、半導体基板1より不純物濃度が低い第1の半導体層2がエピタキシャル層にて形成されている。
第1の半導体層2の上に、上記半導体基板1及び第1の半導体層2(カソード側)と異なる導電型、すなわちP型の第2の半導体層3(アノード側)が形成されている。
さらに、第1の半導体層2の上に、第2の半導体層3の外周部を囲むように、第2の半導体層3と同一の導電型であり、第2の半導体層3よりも不純物濃度の低い第4の半導体層4が形成されている。
ここで、第2の半導体層3に比較して第3の半導体層4は厚く形成されている。すなわち、第3の半導体層4と平面視にて重なる直下の第1の半導体層2の厚さは、第2の半導体層3と平面視で重なる直下の第1の半導体層2の厚さに比較して薄く形成されている。
半導体基板1と第1の半導体層2とにおける不純物(nチャネル型)濃度の関係は、第1の半導体層2の不純物濃度<半導体基板1の不純物濃度の関係となっている。
また、第2の半導体層3と第3の半導体層4とにおける不純物(pチャネル型)濃度の関係は、第3の半導体層4の不純物濃度<第2の半導体層3の不純物濃度の関係となっている。
定電圧ダイオードの図1における横方向の端部(側部)において、第1の半導体層2と第3の半導体層4との接続部(界面)は、メサ溝50の側壁100における位置Qで終端されている。
このメサ溝50の側壁100上には、酸化膜などの絶縁性の保護膜(ガラス、酸化膜、窒化膜など)200が形成されている。
また図示しないが、半導体基板1の下面と、第2の半導体層3の上面とには、それぞれ電極が構成されている。
上記第1の半導体層2と第2の半導体層3との接合部を第1の主接合部5とし、第1の半導体層2と第3の半導体層4との接合部を接合部6とすると、平面視において第1の主接合部5は接合部6に囲まれた状態となっている。
また、第1のベベル角θmは、従来例において説明したように、上記接合部6と第1の半導体層2の側部とのなす角度、すなわち接合部6と第1の半導体層2におけるメサ溝50の側壁100とが、第1の半導体層2内においてなす角度とする。
また、第2のベベル角θiは、第1の主接合部5と、第1の半導体層2及び第3の半導体層4の接合部とが、第1の半導体層2内においてなす角度とする。
ここで、空乏層の境界面は、半導体層表面あるいは、異なる半導体層の接合部に対して垂直に形成される。
このため、図2に示すように、メサ溝50の側壁100にて終端する接合部6の位置Qと、メサ溝50の側壁100の表面において終端する空乏層の境界面における位置Pとの距離、すなわちメサ溝50の側壁100に沿った空乏層の厚さが、接合部6に垂直な方向における空乏層の境界面までの厚さに比較して短くなる。すなわち、定電圧半導体の側部における厚さが薄くなることにより、メサ溝部分Gにおける第1の半導体層2内の領域に電界が集中して、降伏が起こるため、接合部6における耐圧が低下してしまう。
上述した理由により、第1のベベル角θmが負(θm>90°)である場合、第1のベベル角θmが正(θm<90)の場合に比較して、定電圧ダイオードの逆方向バイアスに対する耐圧が低下する。
このため、第1のベベル角θmを正となるように定電圧ダイオードを形成することが考えられる。
しかしながら、定電圧ダイオードの製造方法は、図3に示すように、ウェハ上に複数の定電圧ダイオード領域Dを形成し、各定電圧ダイオード領域Dを分離するように、定電圧ダイオード領域Dの外周部にメサ溝50を形成し、第1の半導体層2及び第3の半導体層4の接合部を保護するため、メサ溝の側壁100上に酸化膜などの絶縁性の保護膜200を形成する。
そして、矢印Cにてウェハを切断し、各定電圧ダイオード領域Dを分離することにより、定電圧ダイオードを作成する。上述した簡易な製造方法により、定電圧ダイオードの製造原価を低下させている。この製造方法によるため、ベベル角θmは負として形成されることになる。
したがって、第1のベベル角θmを正とするためには、さらなる工程を必要とすることになるので、製造原価が上昇してしまう。
したがって、本実施形態においては、上述したように、ガードリングとして第3の半導体層4を第2の半導体層3の外周部に設けることにより、接合部6の他に第1の主接合部5を形成している。この第1の主接合部5の面と、第1の半導体層2及び第3の半導体層4の接合部の面とのなす第2のベベル角θiを形成している。
そして、このベベル角θiが上記ベベル角θmの角度より小さくなるように形成することにより、以下に示す理由により、定電圧ダイオードの逆バイアスに対する耐圧を安定化させることができる。
耐圧が不安定となる原因として、メサ溝50の製造におけるメサ溝50の側壁100の角度がばらつくことにより、側壁100に沿って形成される空乏層の厚さがばらつき、結果的に、メサ溝部分Gにおける高耐圧降伏の電圧がデバイス個々で変動することになる。
このため、第3の半導体層4に比較して不純物濃度の高い第2の半導体層3と、第1の半導体層2との界面である第1の主接合部5において電界集中を起こさせ、電界集中を分散させることにより、メサ溝部分Gにおける電界集中の一極集中が起こらないようにし、メサ溝部分Gにおける電界集中を緩和させる。
さらに、第2のベベル角θiの領域Fを形成するため、接合部6における第1の半導体層2の厚さが薄くなっているが、第3の半導体層4の不純物濃度を、第2の半導体層3の不純物濃度より低くすることにより、第3の半導体層4内にも空乏層が伸びるため、空乏層内の電界が低減されて領域Gの耐圧は向上することになる。また、第3の半導体層4の不純物濃度を低下させることにより、接合部6における第1の半導体層2内で伸びる空乏層の厚さを相対的に減少させ、定電圧ダイオード側部での降伏の前に、第1の主接合部5における高耐圧降伏を起こすようになっているため、空乏層が半導体基板1に対して接するリーチスルーによる降伏を起こさせないので、定電圧ダイオードの側部のみに降伏電流が流れて、クランピング電圧を上昇させることがない。
すなわち、本実施形態においては、第1の主接合部5の高耐圧降伏を、接合部6における降伏より低い電圧で発生させるように、第1の主接合部5における第1の半導体層2と第2の半導体層3の不純物濃度を決定する。
そして、第1の半導体層2の不純物濃度は上記工程にて設定されるため、第3の半導体層4の不純物濃度と厚さとは、第1の主接合部5にて高耐圧降伏が先に起こるように設定されている必要がある。
ここで、第1の主接合部5において高耐圧降伏が起こる電圧において、第3の半導体層4の不純物濃度及び接合部6における第1の半導体層2の厚さは、接合部6において、第1の半導体層2内の空乏層が半導体基板1に達しない数値に設定されている必要があることを意味する。
したがって、接合部6における第1の半導体層2の厚さ、及び第3の半導体層4の不純物濃度は以下の式を満足させる必要がある。
d>(Na/Nb){2ε・(Na+Nb)・(Vd+V)/(e・(Na・Nb))}
左辺のdが接合部6における第1の半導体層2の厚さであり、右辺が第1の半導体層2にて伸びる空乏層の距離を示しており、ここで、Naが第3の半導体層4の不純物濃度であり、Nbが第1の半導体層2の不純物濃度であり、εが半導体の誘電率、eが電荷量、Vが逆方向電圧、Vdが拡散電位である。
また、第1の主接合部5にて高耐圧降伏を起こさせて、ツェナー定電圧ダイオードとしての高耐圧降伏の電圧を安定させるため、領域Fにおける第2のベベル角θiが第1のベベル角θmより小さくなるように形成し、領域Fにおける電界を緩和させている。ここで、領域Fは、第2のベベル角θiが形成されている第3の半導体層4の内部の領域である。
この構造により、領域Gのみにおいて電界集中が起こらず、第1の半導体層2と第2の半導体層3とが接合している第1の主接合面5にも電界集中が分担され、かつ第1の主接合部5において高耐圧降伏を起こすようにしているため、第1の半導体層2と第2の半導体層3との不純物濃度により、高耐圧降伏の電圧を制御することができ、安定した高耐圧降伏の電圧を得ることができる。
すなわち、上述した構成において、第1の半導体層2及び第3の半導体層4の不純物濃度の調整とともに、接合部6における第1の半導体層2及び第3の半導体層4の厚さが、第1の主接合部5にて高耐圧降伏が起こる電圧にて、空乏層が十分に伸びる厚さに調整されている必要がある。ここで、第1の主接合部1においては、第1の半導体層2の不純物濃度が接合部6にての設定で決定されるため、第2の半導体層3の不純物濃度の量により高耐圧降伏の電圧を任意に設定することになる。
この任意に設定された上記電圧により、接合部6における第3の半導体層4の不純物濃度及び厚さ、第1の半導体層2の厚さを設定することになる。
上述した構成によれば、第1の主接合部5における耐圧のバラツキを抑制することが可能となる。
すでに述べたように、図2に示すように、第3の半導体層4の不純物濃度を、第2の半導体層3の不純物濃度に比較して低くし、第3の半導体層4に第1の半導体層2と同様に空乏層が伸びるようにしている。
このため、接合部6における第1の半導体層2内での空乏層の伸びが減少、すなわち半導体基板1方向(下部方向)に伸びる長さが、第1の主接合部5における第1の半導体層2内における長さに比較して減少し、空乏層が半導体基板1に対して接するまえに、第1の主接合部5において高耐圧降伏することになる。
したがって、接合部6において、第1の半導体層2の空乏層が半導体基板1に接することによるリーチスルーによる降伏を起こすことが無くなり、落雷などによる電圧が急激に変化して、高い電圧がノイズとして入力されても、第1の主接合部5において高耐圧降伏するため、定電圧ダイオードの端部でしか降伏電流が流れない従来例に比較し、電流が広い面積部分を流れるため、電流密度が低減し、クランピング電圧を低下させ、保護対象の回路を予め設定した電圧にて保護することができる。
本発明の一実施形態による定電圧ダイオードの断面構造を示す概念図である。 図1における定電圧ダイオードにおける逆バイアス時における空乏層の形成状態を示す概念図である。 図1の定電圧ダイオードの製造方法を説明する概念図である。 従来の定電圧ダイオードの断面構造を示す概念図である。
符号の説明
1…半導体基板
2…第1の半導体層
3…第2の半導体層
4…第3の半導体層
5…第1の主接合部
6…接合部
50…メサ溝
100…側壁
200…保護膜
θm…第1のベベル角
θi…第2のベベル角

Claims (5)

  1. 第1の導電型をもつ半導体基板と、
    前記半導体基板の一方の面に設けられて前記半導体基板との間に接合を形成する第1の導電型と同じ導電型でかつ不純物濃度が前記半導体基板より高い第1の半導体層と、
    前記第1の半導体層の中央領域における表面に形成され、第1の導電型と反対の第2の導電型の第2の半導体層と、
    前記第1の半導体層の表面における前記第2の半導体層の外周部に形成された、前記第2の導電型の第3の半導体層と
    を有し、
    前記第3の半導体層の厚さが、前記第2の半導体層より厚く形成されていることを特徴とするダイオード。
  2. 前記第1の半導体層及び前記第3の半導体層側面に形成されたダイオードを分離するメサ溝と、前記第1の半導体層及び前記第3の半導体層の界面とのなす第1のベベル角が、前記第1の半導体層及び前記第2の半導体層の界面と、前記第1の半導体層及び前記第3の半導体層の界面とのなす第2のベベル角より大きいことを特徴とするダイオード。
  3. 前記第1の半導体層及び前記第2の半導体層の界面下の第1の半導体層の厚さが、ダイオードのアバランシェ降伏する際の空乏層の厚さより厚いことを特徴とする請求項1または請求項2に記載のダイオード。
  4. 前記第2の半導体層の不純物濃度が、前記第3の半導体層の不純物濃度より高いことを特徴とする請求項1から請求項3のいずれかに記載のダイオード。
  5. 前記第1の半導体層の不純物濃度が、前記半導体基板の不純物濃度より低いことを特徴とする請求項1から請求項4のいずれかに記載のダイオード。
JP2008330644A 2008-12-25 2008-12-25 ダイオード Active JP5271694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008330644A JP5271694B2 (ja) 2008-12-25 2008-12-25 ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008330644A JP5271694B2 (ja) 2008-12-25 2008-12-25 ダイオード

Publications (2)

Publication Number Publication Date
JP2010153620A true JP2010153620A (ja) 2010-07-08
JP5271694B2 JP5271694B2 (ja) 2013-08-21

Family

ID=42572393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008330644A Active JP5271694B2 (ja) 2008-12-25 2008-12-25 ダイオード

Country Status (1)

Country Link
JP (1) JP5271694B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256664A (ja) * 2011-06-08 2012-12-27 Advanced Power Device Research Association メサ型ダイオードおよびメサ型ダイオードの製造方法
JP2013149926A (ja) * 2012-01-23 2013-08-01 Toshiba Corp 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206174A (ja) * 1982-05-26 1983-12-01 Toshiba Corp メサ型半導体装置およびその製造方法
JP2002541682A (ja) * 1999-04-08 2002-12-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パンチスルーダイオード及び同ダイオードを製造する方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206174A (ja) * 1982-05-26 1983-12-01 Toshiba Corp メサ型半導体装置およびその製造方法
JP2002541682A (ja) * 1999-04-08 2002-12-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パンチスルーダイオード及び同ダイオードを製造する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256664A (ja) * 2011-06-08 2012-12-27 Advanced Power Device Research Association メサ型ダイオードおよびメサ型ダイオードの製造方法
JP2013149926A (ja) * 2012-01-23 2013-08-01 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP5271694B2 (ja) 2013-08-21

Similar Documents

Publication Publication Date Title
JP4564516B2 (ja) 半導体装置
JP2012182381A (ja) 半導体装置
US9570630B2 (en) Schottky diode structure
JP2008034572A (ja) 半導体装置とその製造方法
US10236339B2 (en) Semiconductor device
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型mosfet
JP2009188335A (ja) 半導体装置
JP2009224661A (ja) 炭化珪素ショットキダイオード
US10002974B2 (en) Zener diode
US10396071B2 (en) Semiconductor device having a sense diode portion
JP2015126149A (ja) 低容量半導体装置およびその製造方法
TWI477018B (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
JP5271694B2 (ja) ダイオード
JP2008103530A (ja) 半導体装置
JP5607120B2 (ja) 炭化珪素ショットキダイオード
US20150048415A1 (en) Semiconductor device and manufacturing method of the same
JP4659490B2 (ja) ショットキバリアダイオードおよびその製造方法
JP2014154849A (ja) 半導体装置
JP5216572B2 (ja) ダイオード
US20160104614A1 (en) Semiconductor Device and a Method of Manufacturing Same
US20140284757A1 (en) Semiconductor device
US20160079240A1 (en) Semiconductor device
KR101121702B1 (ko) 반도체 장치
US9299857B2 (en) Semiconductor device
US9997642B2 (en) Diode, diode string circuit, and electrostatic discharge protection device having doped region and well isolated from each other

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5271694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250