JP2010142783A - 電圧出力ドライバー - Google Patents

Abstract

【課題】駆動信号を半波波形とすることで効率的に圧電素子を駆動する。
【解決手段】昇圧回路Ｌｖｓ，Ｑ３，Ｄ１は、低電圧の信号電源を昇圧して、圧電素子の駆動制御信号に応じて決定された高電圧の駆動電源を発生する。駆動波発生手段が前記信号電源を電源として、前記駆動制御信号に応じた振幅を有する圧電素子の駆動波形を発生し、アンプＡＰ１、ＡＰ２が駆動波形を増幅し、前記駆動制御信号に応じた振幅であって、圧電素子を駆動する駆動信号を得る。駆動波形発生手段において、駆動波形として、サイン波形の一方側に膨らむ部分をカットして他方側に膨らむ部分のみを残した波形（半波波形）を発生し、これをアンプＡＰ１、ＡＰ２に入力することで、圧電素子ＰＺを半波駆動する。
【選択図】図１５

Description

本発明は、容量性負荷へ駆動信号を出力する電圧出力ドライバーに関する。

従来、圧電素子を利用したダイヤフラムポンプが提案されている。このポンプは、圧電ポンプと呼ばれ、圧電素子への電圧印加の方向を順次変更することで、圧電素子を往復動作させてダイヤフラムを往復動作させて駆動される。

このような圧電ポンプでは、圧電素子に対する駆動信号を出力する駆動回路が必要であり、ポンプ流量を制御するためには、印加電圧や周期を制御する必要がある。モータの駆動制御には、インバータを用いた駆動電流制御などがあるが、小型のモータの簡易な駆動制御では、印加電圧を制御する駆動電流の振幅制御も広く行われている。

特開平６−１０９０６８号公報 特開平８−２０５５６３号公報 特開２０００−６０８４７号公報

ここで、パーソナルコンピュータでは、ＣＰＵなどの部材の冷却のために冷却ファンを有しており、このファンの強度調節のために通常はファンモータへの印加電圧を変更している。圧電ポンプは小型であり、これを用いると、パーソナルコンピュータの内部部材の水冷システムを構成することが現実的に可能と考えられる。この場合、圧電ポンプの吐出量を効果的に制御する圧電ポンプを駆動する高電圧出力を効率的に得る回路が望まれる。特に、電力効率のよい駆動が望まれる。

本発明は、容量性負荷を駆動する電圧出力ドライバーであって、信号電源に基づいて、容量性負荷の駆動制御信号に応じて決定された電圧の駆動電源を発生する電源回路と、前記信号電源を電源として、前記駆動制御信号に応じた振幅を有する容量性負荷の駆動波形であって、位相が互いに１８０度ずれた一対の駆動波形を発生する駆動波形発生手段と、前記駆動電源を電源として、前記駆動波形を増幅し、前記駆動制御信号に応じた振幅であって、容量性負荷を駆動する駆動信号を得る増幅回路と、を有し、前記駆動波形発生手段は、駆動波形として、サイン波形の一方側に膨らむ部分をカットして他方側に膨らむ部分のみを残した波形として発生することを特徴とする。

また、駆動電源制御信号を一対の駆動波形に対し所定値だけ高い波形として、前記駆動電源電圧を駆動信号に対し所定値高いものに制御することが好適である。

駆動信号を半波形状にすることで、効率的に容量性負荷の駆動が可能となる。

以下、本発明の実施形態について、図面に基づいて説明する。

「圧電ポンプの構成」
圧電素子を利用したダイヤフラムポンプ（圧電ポンプ）の構成について、図１を用いて説明する。ポンプケーシング１０内には、周囲がポンプケーシング１０内壁に固定され、中央側が上下動するダイヤフラム１２が配置され、このダイヤフラム１２の一方側にポンプ室１４が形成される。ポンプ室１４には、流入通路１６に接続される流入口１８と、流出通路２０に接続される流出口２２が設けられ、流入通路１６と流入口１８の間には流入側の逆止弁２４，流出通路２０と流出口２２の間には流出側の逆止弁２６が設けられている。

ここで、ダイヤフラム１２は、図２に示すように薄い金属板Ｍの表裏両面に、両面に電極を有する圧電素子ＰＺ１，ＰＺ２を貼り合わせた構造になっている。そして、圧電素子ＰＺ１の上側の電極と、圧電素子ＰＺ２の下側の電極の間に１つの位相の交流電圧（サイン波状の駆動信号）が印加され、圧電素子ＰＺ１，ＰＺ２に挟まれた真ん中の金属板Ｍに位相が反対の（１８０度異なる）交流電圧（位相が反対のサイン波状の駆動信号）が印加される。これによって、２つの圧電素子ＰＺ１，ＰＺ２とも印加電圧が大きいときに大きく反ることになり、図１，２に示すように、ダイヤフラム１２が周辺部を支点とし真ん中を最大振幅として上下に振動することになる。

流入側の逆止弁２４は、ポンプ室１４へ流入する方向の流体の流れを許可し、反対の流れを阻止する。一方、流出側の逆止弁２６は、ポンプ室１４から流出する方向の流体の流れを許可し、反対の流れを阻止する。従って、図１に示すように、ダイヤフラム１２の振動に伴うポンプ室１４の容積変化に伴い、流入通路１６の流体がポンプ室１４を介し流出通路２０に押し出される。

「駆動信号出力回路」
図３には、圧電素子ＰＺへの駆動信号を出力する駆動信号出力回路の構成が示されている。１つの駆動波形（サイン波状の交流波形）であるＲ側入力信号は、バッファアンプＢＦ１の正入力端に入力される。このバッファアンプＢＦ１は、その出力が負入力端に接続されており、Ｒ側入力信号がそのままの波形で出力される。バッファアンプＢＦ１の出力はコンパレータ（エラーアンプ）ＣＰ１の正入力端に入力される。このコンパレータＣＰ１の負入力端には、帰還信号が入力されており、両信号の誤差信号がコンパレータＣＰ１の出力に得られる。得られた誤差信号は、高電源電圧で駆動される出力アンプＡＰ１に供給され、この出力アンプＡＰ１の出力が出力端Ｔ１に供給される。出力端Ｔ１には、圧電素子ＰＺの一方側の電極が接続されているとともに、分圧抵抗Ｒ１，Ｒ２を介しグランドに接続されている。分圧抵抗Ｒ１，Ｒ２の中点は、端子Ｔ２を介し、コンパレータＣＰ１の負入力端に接続され、出力電圧が分圧された電圧がコンパレータＣＰ１に負帰還される。

従って、コンパレータＣＰ１は、その出力が、帰還信号である分圧抵抗Ｒ１，Ｒ２の中点電圧がＲ側入力信号に一致するように動作し、従って出力端Ｔ１からの駆動信号ＲＯＵＴがＲ側入力信号に応じたものになる。

また、Ｆ側入力信号は、Ｒ側入力信号と位相が１８０度異なる信号（相補的な信号）であり、Ｆ側入力信号は、バッファアンプＢＦ２、コンパレータＣＰ２、出力アンプＡＰ２を介し、Ｆ側入力信号に対応した高電圧の駆動信号となり、出力端Ｔ３に供給される。出力端Ｔ３は、圧電素子ＰＺの他方側の電極が接続されているとともに、分圧抵抗Ｒ３，Ｒ４を介しグランドに接続されており、分圧抵抗Ｒ３，Ｒ４の中点電圧がコンパレータＣＰ２に負帰還されている。従って、出力端Ｔ３からの出力である駆動信号ＦＯＵＴが出力端Ｔ１からの駆動信号ＲＯＵＴと反対の極性の信号となり、圧電素子ＰＺの両面の電極に位相が１８０度異なる一対の駆動信号ＲＯＵＴ，ＦＯＵＴが印加されることになる。この圧電素子ＰＺが上述の圧電ポンプのダイヤフラム１２を構成しており、ダイヤフラム１２が往復移動することになる。なお、上述の圧電ポンプは、２つの圧電素子ＰＺ１，ＰＺ２を有しているが、圧電素子ＰＺがそのうちの１つに該当していても良いし、ダイヤフラム１２を１つの圧電素子ＰＺで構成してもよい。

次に、駆動電源制御信号は、コンパレータＣＰ３の正入力端に入力される。コンパレータＣＰ３の負入力端には帰還信号が入力されている。コンパレータＣＰ３の出力は、コンパレータＣＰ４の負入力端に入力される。このコンパレータＣＰ４の正入力端には、予め設定された三角波が供給されている。従って、このコンパレータＣＰ４の出力には、コンパレータＣＰ３の出力の電圧に応じたデューティー比のＰＷＭ信号が得られる。すなわち、駆動電源制御信号がフィードバック信号に比べて高ければ、コンパレータＣＰ３の出力電圧が高くなり、デューティー比（Ｈレベルの期間）が少ないＰＷＭ信号がコンパレータＣＰ４から出力される。なお、駆動電源制御信号は、後述するように、圧電素子ＰＺの駆動を制御するための制御電源電圧ＶＣＣに基づいて発生される。

コンパレータＣＰ４の出力は、ｐチャネルトランジスタＱ１と、ｎチャネルトランジスタＱ２のゲートに供給される。このトランジスタＱ１は、ソースが端子Ｔ５に接続され、ドレインがトランジスタＱ２のドレインに接続されており、トランジスタＱ２のソースはグランドに接続されている。そして、トランジスタＱ１，Ｑ２のドレイン同士の接続点は、端子Ｔ６に接続されている。

端子Ｔ５には、外付けのコイルＬｖｓを介し、外付けのダイオードＤ１のアノードに接続され、このダイオードＤ１のカソードは外付けコンデンサＣ１を介しグランドに接続されている。また、端子Ｔ６には、ｎチャネルトランジスタＱ３のゲートが接続され、このトランジスタＱ３のドレインがコイルＬｖｓとダイオードＤ１の接続点に接続され、ソースがグランドに接続されている。

従って、コンパレータＣＰ４からの出力であるＰＷＭ信号がＨレベルであると、トランジスタＱ２がオンし端子Ｔ６がＬレベルとなりトランジスタＱ３はオフ、ＰＷＭ信号がＬレベルであると、トランジスタＱ２がオフし端子Ｔ６がＨレベルとなりトランジスタＱ３はオンする。このトランジスタＱ３がオンすることで、コイルＬｖｓにエネルギーが蓄積され、トランジスタＱ３がオフすることで、コイルＬｖｓに蓄積されたエネルギーに応じてコンデンサＣ１に充電される。従って、コンパレータＣＰ４からの出力におけるＬレベルの期間が長いほど、コンデンサＣ１への充電量が大きくなり、コンデンサＣ１からの出力である駆動電源電圧が高くなる。なお、ダイオードＤ１に並列してトランジスタを設けると、そのスイッチングにより駆動電源電圧を下げることが容易になる。

コンデンサＣ１の上側（ダイオードＤ１のカソードに接続される電極）は、端子Ｔ７に接続され、この端子Ｔ７が出力アンプＡＰ１，ＡＰ２へ駆動電源電圧として供給される。また、コンデンサＣ１の上側は、外付けの分圧抵抗Ｒ５，Ｒ６を介しグランドに接続されている。分圧抵抗Ｒ５，Ｒ６の中点は、外付けの抵抗Ｒ７、コンデンサＣ２を介し、端子Ｔ８に接続されている。そして、端子Ｔ８は、コンパレータＣＰ４の負入力端に接続されている。抵抗Ｒ７、コンデンサＣ２は、ハイパスフィルタを構成しており、これによって駆動電源電圧出力の高周波成分が除去される。さらに、分圧抵抗Ｒ５，Ｒ６の中点は端子Ｔ９に接続されており、この端子Ｔ９がコンパレータＣＰ３の負入力端に接続されている。従って、駆動電源電圧を分圧抵抗Ｒ５，Ｒ６で分圧した電圧が駆動電源制御信号と比較されるフィードバック信号（帰還信号）となり、帰還信号の電圧が駆動電源制御信号の電圧に一致するように、駆動電源電圧が制御される。

このようにして、駆動電源制御信号によって、駆動電源電圧を任意に制御することが可能になる。これによって、端子Ｔ１、Ｔ３からの出力である、駆動信号ＲＯＵＴ，ＦＯＵＴの振幅が制御される。なお、後述するように、駆動電源制御信号は、電源電圧ＶＣＣとして本ドライバーに外部から供給される。

図４には、駆動信号ＲＯＵＴ，ＦＯＵＴの状態が示してある。駆動電源電圧出力を下げることによって、ＲＯＵＴ，ＦＯＵＴの振幅が小さくなる。これによって、圧電素子ＰＺの動きが制御され、圧電ポンプのダイヤフラムの振幅が制御されてポンプの吐出量を制御することができる。

「出力アンプＡＰの構成」
図５、図６には、出力アンプＡＰの構成例が示されている。ＩＣＯＭからは定電流が供給され、これがｎチャネルトランジスタＱ１１のドレインおよびゲートに供給される。トランジスタＱ１１のソースはグランド（ＰＧＮＤ）に接続されている。トランジスタＱ１１のゲートには、ソースがグランド（ＰＧＮＤ）に接続されたｎチャネルトランジスタＱ１２，Ｑ１３，Ｑ１４のゲートが共通接続されている。従って、トランジスタＱ１１に対し、トランジスタＱ１２，Ｑ１３，Ｑ１４がカレントミラーを構成し、これらトランジスタＱ１１〜Ｑ１４に同一の定電流が流れる。

トランジスタＱ１２のドレインには、ｐチャネルトランジスタＱ１５のドレインが接続されており、このトランジスタＱ１５のソースは駆動電源ＶＳに接続されている。トランジスタＱ１５はドレイン・ゲートが短絡されており、このゲートには、ソースがＶＳに接続されたｐチャネルトランジスタＱ１６，Ｑ１７のゲートが接続されている。従って、これらトランジスタＱ１６，Ｑ１７にも、トランジスタＱ１１に流れるのと同じ定電流が流れる。

トランジスタＱ１３のドレインは、２つのドレイン・ゲート間が短絡されたｐチャネルトランジスタＱ１８，Ｑ１９を介し、駆動電源ＶＳに接続されており、トランジスタＱ１３とトランジスタＱ１８のドレインがｐチャネルトランジスタＱ２０のゲートに接続されている。また、トランジスタＱ１７のドレインは、２つのドレイン・ゲート間が短絡されたｎチャネルトランジスタＱ２１，Ｑ２２を介し、外部のグランドに接続されている端子ＲＦに接続されている。トランジスタＱ１７とトランジスタＱ２１の接続点は、ｎチャネルトランジスタＱ２３のゲートに接続されている。

そして、トランジスタＱ２０のソースと、トランジスタＱ２３のドレインは、トランジスタＱ１６のドレインに共通接続されるとともに、ｐチャネルトランジスタＱ２４のゲートに接続されている。また、トランジスタＱ２０のドレインと、トランジスタＱ２３のソースは、トランジスタＱ１４のドレインに共通接続されるとともに、ｎチャネルトランジスタＱ２５のゲートに接続されている。また、トランジスタＱ２０のドレイン、トランジスタＱ２３のソース、トランジスタＱ１４のドレイン、ｎチャネルトランジスタＱ２５のゲートには、ＩＣＴＬＦ端からドライブ電流Ｉｄｒが供給される。すなわち、このＩＣＴＬＦ端がコンパレータＣＰ１（またはコンパレータＣＰ２）の出力に接続されている。

また、トランジスタＱ２４のソースは駆動電源ＶＳに接続され、ドレインはトランジスタＱ２５のドレインに接続されるとともに出力端子ＯＵＴ（Ｔ１またはＴ２）に接続されており、トランジスタＱ２５のソースは端子ＲＦに接続されている。

このような回路において、トランジスタＱ２０とトランジスタＱ２３には、トランジスタＱ１６に流れる定電流を分割した電流が流れる。また、トランジスタＱ１９，Ｑ１８には、トランジスタＱ１３に流れる定電流が流れ、トランジスタＱ２１，Ｑ２２には、トランジスタＱ１７に流れる電流が流れる。従って、通常は、トランジスタＱ２０，Ｑ２３に流れる電流は等しい。

ドライブ電流ＩｄｒがトランジスタＱ２５のゲートに向けて流れる電流Ｉｄｒ⁺であるとこれによって、図５に示すように、トランジスタＱ２５がオンし、出力端ＯＵＴから電流を引き抜く方向の電流が流れ、出力端ＯＵＴはＬレベル側に動く。このとき、トランジスタＱ２０およびトランジスタＱ２３に流れる電流の和はトランジスタＱ１４に流れる定電流に等しいため、トランジスタＱ２４はオフしている。

一方、ドライブ電流ＩｄｒがトランジスタＱ２５のゲートから引き抜く方向に流れる電流Ｉｄｒ^-であると、これによって、図６に示すように、トランジスタＱ２３のドレイン電流が大きくなり、トランジスタＱ２４がオンし、出力端ＯＵＴから電流を吐き出す方向の電流が流れ、出力端ＯＵＴはＨレベル側に動く。

このようにして、ＩＣＴＬＦに流れる電流に応じて、出力トランジスタＱ２４，Ｑ２５が制御されて、出力端ＯＵＴからの出力が制御される。この出力アンプＡＰは、駆動電源ＶＳからの電力によって出力を得る高耐圧出力部として機能する。従って、図３における出力アンプＡＰ１，ＡＰ２として、図５，６に示されるアンプをそれぞれ用意し、コンパレータＣＰ１，ＣＰ２の出力をそれぞれのアンプのＩＣＴＬＦに入力することによって、出力端ＯＵＴにおいて、駆動信号ＲＯＵＴ，ＦＯＵＴをそれぞれ得ることができる。

なお、信号系の電源電圧は、例えば、５Ｖ程度であり、駆動電源ＶＳは例えば２００Ｖ程度である。

「ＶＣＣ連動ＤＡＣの構成」
従来の装置において、ファン駆動制御用にファンの駆動を制御する制御電源電圧である電源電圧ＶＣＣを出力できる回路がすでに用意されている場合がある。この場合には、この電源電圧ＶＣＣに応じて、圧電素子ＰＺを制御する信号を発生することが好適である。

図７には、このような場合に好適な構成が示されている。外部から入力されてくる電圧がポンプの駆動要求に従って適宜変更される電源ＶＣＣが入力される端子Ｔ１１は、抵抗Ｒ１１，Ｒ１２の直列接続からなる分圧抵抗を介しグランドに接続されている。分圧抵抗Ｒ１１とＲ１２の中点は、出力が負入力端に短絡されたバッファアンプＢＦ１１の正入力端に入力され、この出力がＤ／Ａコンバータ３０の電源ＶＤＡＣとなっている。

なお、この例では、リファレンスＶ１が正入力端に入力され、負入力端に分圧抵抗Ｒ１１とＲ１２の中点が接続されるとともに、分圧抵抗Ｒ１１とＲ１２の中点がダイオードＤ１１を介し出力に接続されるコンパレータＣＰ１１と、リファレンスＶ２が正入力端に入力され、負入力端に分圧抵抗Ｒ１１とＲ１２の中点が接続されるとともに、出力がダイオードＤ１２を介し分圧抵抗Ｒ１１とＲ１２の中点に接続されるコンパレータＣＰ１２と、が設けられている。ダイオードＤ１１は、分圧抵抗Ｒ１１とＲ１２の中点からコンパレータＣＰ１１の出力に向けて流れる電流のみを流し、ダイオードＤ１２は、コンパレータＣＰ１１の出力から分圧抵抗Ｒ１１とＲ１２の中点に向けて流れる電流のみを流す。従って、分圧抵抗Ｒ１１とＲ１２の中点電圧は、リファレンス電圧Ｖ１，Ｖ２でクリップされることになる。従って、電源ＶＤＡＣは、電源電圧ＶＣＣの変化に伴い、図８に示すように変化することになる。すなわち、電源ＶＤＡＣは、電源電圧ＶＣＣが０〜Ｖ２（Ｒ１１＋Ｒ１２）／Ｒ１２の間はＶ２、Ｖ２（Ｒ１１＋Ｒ１２）／Ｒ１２〜Ｖ１（Ｒ１１＋Ｒ１２）／Ｒ１２の間はＶ２→Ｖ１に直線的に変化し、Ｖ１（Ｒ１１＋Ｒ１２）／Ｒ１２以上ではＶ１に固定される。

図９には、Ｄ／Ａコンバータ３０の構成が示されている。電源ＶＤＡＣとグランドの間には、入力デジタル信号のビット数に応じた抵抗が直列接続されている。そして、各抵抗間の接続点には２つのスイッチがそれぞれ対応して設けられており、一方側のＲ側スイッチ群ＳＷｒの抵抗側でない端部が共通接続してＲ側信号の出力、他側のＦ側スイッチ群ＳＷｆの抵抗側でない端部が共通接続してＦ側信号の出力になっている。

また、Ｒ側、Ｆ側スイッチ群を制御するためにカウンタ回路３２が設けられている。このカウンタ３２は、所定のクロックをアップカウント、ダウンカウントを繰り返す。例えば、５１２段階のカウント値を０→５１１→０→５１１というように順次繰り返し出力する。そして、これらカウンタの出力がＲ側スイッチ群ＳＷｒとＦ側スイッチ群ＳＷｆとで、ちょうど反対の出力が出るように対応付けられている。すなわち、カウンタ３２の出力が０のときにＲ側スイッチ群ＳＷｒの出力が０であれば、Ｆ側スイッチ群ＳＷｆの出力が５１１となるように設定されている。

従って、Ｒ側信号、Ｆ側信号が図示のように、１クロックに対し順次変化する相補的なサインカーブになる。そして、電源ＶＤＡＣが変化することで、Ｒ側信号、Ｆ側信号の振幅が連動して変化する。従って、電源ＶＣＣに応じて振幅が変化するＲ側信号、Ｆ側信号がＤ／Ａコンバータ３０の出力に得られる。また、Ｄ／Ａコンバータ３０の最大出力が駆動電源制御信号として出力される。

このような図９の出力信号が図３のバッファアンプＢＦ１，ＢＦ２、コンパレータＣＰ３に入力される。そして、分圧抵抗Ｒ１，Ｒ２、Ｒ３，Ｒ４、Ｒ５，Ｒ６の比を適切に設定することで、入力されてくるＶＣＣに応じて、圧電ポンプの吐出量を目標値に制御することが可能になる。

なお、図９では、Ｄ／Ａコンバータ３０からＲ側信号、Ｆ側信号をそのまま出力することにした。しかし、Ｒ側信号、Ｆ側信号は上下対称である。従って、半分（１８０度分）の出力のみをＤ／Ａコンバータ３０から出力し、他の半分については、出力を反転することもできる。これによって、Ｄ／Ａコンバータ３０における抵抗列を半分の規模にすることが可能になる。

「半波駆動について」
このように、本実施形態では、電源電圧ＶＣＣに応じて駆動電源制御信号を発生し、昇圧を制御している。ここで、駆動電源電圧は、駆動信号ＲＯＵＴ、ＦＯＵＴより大きい必要があるが、一定である必要はない。特に、駆動電源電圧が一定であると、図１０に示すように、駆動信号との差が大きいときには、その差分をアンプＡＰ１，ＡＰ２の上側トランジスタが受け持つことにあり、ここにおける電力消費が大きくなる等問題がある。図１０における右下がり斜線領域が、上側トランジスタが消費する領域である。なお、図における右上がりの斜線で示す領域は、下側トランジスタが受け持つ領域である。

そこで、本実施形態では、図１１に示すように、駆動信号の波形をサイン波ではなく、上側の山を残し、下側の谷をフラットにした半波波形にする。これによって、上側トランジスタが受け持つ領域は各段に小さくなり、効率的な圧電素子ＰＺの駆動が行える。

また、図３の構成において、駆動電源制御信号を駆動信号の波形に応じて変更することも好適である。例えば、図１２に示すように、サイン波状の駆動信号ＲＯＵＴ、ＦＯＵＴの両方の包絡線より若干高い値の設定されている。これによって、上側トランジスタが受け持つ領域が小さくなるが、駆動信号の谷に当たる部分では、大きな領域が残ることになる。

図１３には、駆動信号を図１１の場合と同じように半波波形とした例が示されている。これによって、上側トランジスタがかなり小さな領域に限定され、効率的な圧電素子ＰＺの駆動が達成される。

「ＶＣＣ連動ＤＡＣによる駆動電源制御信号生成の構成」
図１４には、ＶＣＣに連動するＡ／Ｄコンバータ３０を利用して半波波形のＲ側信号およびＦ側信号、およびそれに対応した駆動電源制御信号を形成する構成を示してある。この例では、カウンタ回路３２のカウント値に応じて、スイッチＳＷｒ，ＳＷｆが制御され、カウント値の上昇、下降に応じて、Ｒ側信号およびＦ側信号の山が交互に作成され、一方側信号の山が形成されている場合には、他側信号は最低レベルを維持している。このようなスイッチＳＷｒ、ＳＷｆの制御によって、図示のような半波のＲ側信号、Ｆ側信号を得られる。

また、スイッチＳＷ３４は、スイッチＳＷｒ、ＳＷｆの山を出力するスイッチに対し所定だけ、高い出力を得るスイッチをオンするように制御される。これによってＲ側信号、Ｆ側信号の包絡線に対し、所定値高い駆動電源制御信号を得ることができる。

なお、Ｄ／Ａコンバータ３０の直列抵抗の値をＲ側信号、Ｆ側信号の波形に応じて設定することで、上昇、下降を直線ではなく、目的の波形にしている。本実施形態の場合、半波形状であり、カウント値の低い方に対応する抵抗値が大きくカウント値が高い方に対応する抵抗値が小さい。そこで、カウント値に応じて対応するスイッチを変更していくことで、図示のようなＲ側信号およびＦ側信号が得られる。

ここで、図３における抵抗Ｒ１（Ｒ３）：Ｒ２（Ｒ４）の分圧比と、抵抗Ｒ５：Ｒ６の分圧比を変更することで、駆動電源電圧を駆動信号より所定値高く設定することができる。すなわち、Ｒ１／（Ｒ１＋Ｒ２）に比べ、Ｒ５／（Ｒ５＋Ｒ６）を小さくすることで、駆動電源電圧を駆動信号より高く設定することができる。しかし、このように分圧比によって、駆動電源電圧と、駆動信号の電圧の関係を設定すると、駆動電源電圧は、駆動信号のピーク時において差分がより大きなものになる。

そこで、本実施形態においては、駆動電源制御信号をＲ側信号、Ｆ側信号の高い方より所定値だけ高い値として出力する。このようにして得たオフセットされた駆動電圧制御信号により、駆動電源電圧の昇圧を制御することで、抵抗Ｒ１（Ｒ３）：Ｒ２（Ｒ４）の分圧比と、抵抗Ｒ５：Ｒ６の分圧比を同一としておき、駆動電源電圧を駆動信号に比べ所定値高いものに制御することができ、かつその差を常に同一の値に設定することが可能になる。

図１５には、図３と同様の回路において、半波の駆動電源制御信号、Ｒ側信号、Ｆ側信号を入力し、半波の駆動信号ＲＯＵＴ、ＦＯＵＴを得る構成を示してある。このように、出力自体の構成は、図３として半波駆動を行うことができる。

圧電ポンプの構成を示す図である。 圧電ポンプのダイヤフラムの構成を示す図である。 高電圧出力ドライバーの出力部の構成を示す図である。 駆動信号の波形を示す図である。 出力アンプの構成を示す図である。 出力アンプの構成を示す図である。 電源ＶＤＡＣの出力のための構成を示す図である。 電源ＶＤＡＣの電源ＶＣＣに対する特性を示す図である。 電源ＶＤＡＣに応じた出力振幅の出力を得るＤ／Ａコンバータの構成を示す図である。 通常駆動の場合の駆動電源電圧、駆動信号、出力電流の波形を示す図である。 半波駆動の場合の駆動電源電圧、駆動信号、出力電流の波形を示す図である。 通常駆動で、駆動電源電圧を駆動信号に応じて変化させた場合の駆動電源電圧、駆動信号、出力電流の波形を示す図である。 半波駆動で、駆動電源電圧を駆動信号に応じて変化させた場合の駆動電源電圧、駆動信号、出力電流の波形を示す図である。 半波の駆動電源制御信号、Ｒ側信号、Ｆ側信号を作成する回路を示す図である。 半白動の高電圧出力ドライバーの出力部の構成を示す図である。

符号の説明

１０ ポンプケーシング、１２ ダイヤフラム、１４ ポンプ室、１６ 流入部、１８ 流入口、２０ 流出部、２２ 流出口、２４，２６ 逆止弁、３０ コンバータ、３２ カウンタ回路、ＡＰ１，ＡＰ２ 出力アンプ、ＢＦ１，ＢＦ２，ＢＦ１１ バッファアンプ、Ｃ１，Ｃ２ コンデンサ、ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ８，ＣＰ１１，ＣＰ１２ コンパレータ、ＣＳ１１〜ＣＳ１３ 定電流源、Ｄ１，Ｄ１１，Ｄ１２ ダイオード、Ｑ１〜Ｑ２，Ｑ１１〜Ｑ２５，Ｑ４１〜Ｑ５４ トランジスタ、Ｒ１〜Ｒ７，Ｒ１１，Ｒ１２，Ｒ４１〜４３ 抵抗。

Claims (2)

1. 容量性負荷を駆動する電圧出力ドライバーであって、
   信号電源に基づいて、容量性負荷の駆動制御信号に応じて決定された電圧の駆動電源を発生する電源回路と、
   前記信号電源を電源として、前記駆動制御信号に応じた振幅を有する容量性負荷の駆動波形であって、位相が互いに１８０度ずれた一対の駆動波形を発生する駆動波形発生手段と、
   前記駆動電源を電源として、前記駆動波形を増幅し、前記駆動制御信号に応じた振幅であって、容量性負荷を駆動する駆動信号を得る増幅回路と、
   を有し、
   前記駆動波形発生手段は、駆動波形として、サイン波形の一方側に膨らむ部分をカットして他方側に膨らむ部分のみを残した波形として発生することを特徴とする電圧出力ドライバー。
2. 請求項１に記載の電圧出力ドライバーにおいて、
   駆動電源制御信号を一対の駆動波形に対し所定値だけ高い波形として、前記駆動電源電圧を駆動信号に対し所定値高いものに制御することを特徴とする電圧出力ドライバー。

Images