JP2010135712A - Wiring board, semiconductor element storage package and semiconductor device - Google Patents

Wiring board, semiconductor element storage package and semiconductor device Download PDF

Info

Publication number
JP2010135712A
JP2010135712A JP2009015273A JP2009015273A JP2010135712A JP 2010135712 A JP2010135712 A JP 2010135712A JP 2009015273 A JP2009015273 A JP 2009015273A JP 2009015273 A JP2009015273 A JP 2009015273A JP 2010135712 A JP2010135712 A JP 2010135712A
Authority
JP
Japan
Prior art keywords
conductor
bias
signal line
wiring board
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009015273A
Other languages
Japanese (ja)
Inventor
Junko Yoshihara
純子 吉原
Michinobu Iino
道信 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009015273A priority Critical patent/JP2010135712A/en
Publication of JP2010135712A publication Critical patent/JP2010135712A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board which has an excellent termination characteristic even in a high frequency band equal to or higher than 20 GHz and in which a semiconductor element mounted thereon normally operates. <P>SOLUTION: The present invention relates to a wiring board 8 comprising: a signal line conductor 2 on one principal surface of a dielectric substrate 1; first ground conductors 3 disposed at both sides of the signal line conductor at intervals; a second ground conductor 3a connected with the first ground conductors 3 inside the dielectric substrate 1; a resistor 4 connecting one end of the signal line conductor 2 and the first ground conductors 3; a bias terminal electrode 5 insulated from the first ground conductors 3; a bias conductor 6 arranged on another principal surface of the dielectric substrate 1 with one end connected to one end of the signal line conductor 2 and the other end connected to the bias terminal electrode 5 respectively via a through conductor 6a; and a radio wave absorber 7 connected to the bias conductor 6 along a length direction. Electromagnetic coupling between the signal line conductor 2 and the bias conductor 6 is small and even during electromagnetic coupling, it is attenuated by the radio wave absorber 7. Therefore, reflection to the signal line conductor 2 is reduced, thereby providing an excellent termination characteristic. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、終端抵抗により高周波信号を終端する機能を有する配線基板を用いた半導体素子収納用パッケージに関し、特に20GHz以上の高周波帯域で使用される半導体素子収納用パッケージおよび半導体装置に関するものである。   The present invention relates to a package for housing a semiconductor element using a wiring board having a function of terminating a high frequency signal by a terminating resistor, and more particularly to a package for housing a semiconductor element and a semiconductor device used in a high frequency band of 20 GHz or more.

従来、高周波信号を用いる半導体素子を収納する半導体素子収納用パッケージには、高周波信号成分を含む終端用信号を電気エネルギーから熱エネルギーに変換し、終端用信号の反射によるノイズを抑制するために、終端抵抗を有する配線基板が搭載されたものがある。このような半導体素子収納用パッケージは、例えば、図12(a)に上面図で、図12(b)に断面図で示すように、半導体素子112を搭載する搭載部109aを有する金属製の基体109上に搭載部109aを取り囲むような金属製の枠体110が接合されており、信号端子114がガラス等の封止材115により枠体110に設けられた固定孔110aに固定されている。信号端子114は搭載部109aに搭載された中継基板116に電気的に接続され、半導体素子112の搭載部109aを間に設けて終端抵抗を有する配線基板108が搭載される。   Conventionally, in a package for housing a semiconductor element that contains a semiconductor element that uses a high-frequency signal, in order to convert a termination signal including a high-frequency signal component from electrical energy to thermal energy, and to suppress noise due to reflection of the termination signal, There is one on which a wiring board having a termination resistor is mounted. Such a package for housing a semiconductor element is, for example, a metal substrate having a mounting portion 109a on which a semiconductor element 112 is mounted, as shown in a top view in FIG. 12A and a cross-sectional view in FIG. A metal frame 110 surrounding the mounting portion 109a is joined on 109, and a signal terminal 114 is fixed to a fixing hole 110a provided in the frame 110 by a sealing material 115 such as glass. The signal terminal 114 is electrically connected to the relay substrate 116 mounted on the mounting portion 109a, and the wiring substrate 108 having a termination resistor is mounted with the mounting portion 109a of the semiconductor element 112 interposed therebetween.

そして、半導体素子112を搭載部109aに搭載して、中継基板116と半導体素子112とをボンディングワイヤ117等により電気的に接続し、半導体素子112と配線基板108の信号線路導体102とを同様にボンディングワイヤ117により電気的に接続し、枠体110の上面に蓋体113を接合して封止することにより半導体装置となる。このときの配線基板108は、例えば、図13(a)に上面図で、図13(b)に図13(a)のA−A線における断面図で、また図13(c)に下面図で示すように、誘電体基板101の上面に信号線路導体102とこれを取り囲むように同一面接地導体103とが形成され、信号線路導体102の先端と同一面接地導体103との間に高抵抗部、すなわち終端抵抗104が設けられている。配線基板108の下面には接地導体103aが形成されており、同一面接地導体103と接地導体103aとは誘電体基板101の側面に形成された導体により接続されている(例えば、特許文献1を参照。)。   Then, the semiconductor element 112 is mounted on the mounting portion 109a, the relay substrate 116 and the semiconductor element 112 are electrically connected by the bonding wire 117 or the like, and the semiconductor element 112 and the signal line conductor 102 of the wiring board 108 are similarly connected. A semiconductor device is obtained by electrically connecting with bonding wires 117 and bonding and sealing lid 113 to the upper surface of frame 110. The wiring board 108 at this time is, for example, a top view in FIG. 13 (a), a cross-sectional view taken along line AA in FIG. 13 (a), and a bottom view in FIG. 13 (c). The signal line conductor 102 and the same plane ground conductor 103 are formed so as to surround the signal line conductor 102 on the upper surface of the dielectric substrate 101, and a high resistance is provided between the tip of the signal line conductor 102 and the same plane ground conductor 103. A terminal resistor 104 is provided. A ground conductor 103a is formed on the lower surface of the wiring board 108, and the same-surface ground conductor 103 and the ground conductor 103a are connected by a conductor formed on the side surface of the dielectric substrate 101 (for example, see Patent Document 1). reference.).

近年、このような半導体装置の配線基板にバイアス端子電極を設けて半導体素子に配線基板の信号線路導体を介してバイアス電圧を供給することにより、半導体素子にバイアス専用の端子や導体を設けないことで半導体素子を小型化したり、バイアス供給用の回路基板を搭載しないことで半導体装置を小型化したりすることが行なわれるようになっている。配線基板に形成されるバイアス端子電極は、バイアス端子に接続して外部からバイアス電圧の供給を受けるのが容易となるように、信号線路導体および接地導体が形成された上面に形成される。   In recent years, a bias terminal electrode is provided on a wiring board of such a semiconductor device, and a bias voltage is supplied to the semiconductor element via a signal line conductor of the wiring board, whereby a dedicated terminal or conductor for bias is not provided on the semiconductor element. Thus, it is possible to reduce the size of a semiconductor device or to reduce the size of a semiconductor device by not mounting a circuit board for supplying bias. The bias terminal electrode formed on the wiring board is formed on the upper surface on which the signal line conductor and the ground conductor are formed so that it is easy to connect to the bias terminal and receive supply of a bias voltage from the outside.

特開2002−319645号公報JP 2002-319645

しかしながら、信号線路導体102とバイアス端子電極とを接続するバイアス導体をそれらと同じ誘電体基板101の上面に形成すると、同一面にある接地導体103をバイアス導体が分断することとなり、信号線路導体102のインピーダンス整合が乱れて特性が劣化してしまうこととなる。そのため、誘電体基板101の下面に接地導体103aがある従来の配線基板では、誘電体基板101を多層化して誘電体基板101の内部にバイアス導体を設けることとなる。   However, if the bias conductor connecting the signal line conductor 102 and the bias terminal electrode is formed on the same upper surface of the dielectric substrate 101, the bias conductor divides the ground conductor 103 on the same surface, and the signal line conductor 102 Therefore, the impedance matching is disturbed and the characteristics are deteriorated. Therefore, in the conventional wiring board having the ground conductor 103a on the lower surface of the dielectric substrate 101, the dielectric substrate 101 is multilayered and the bias conductor is provided inside the dielectric substrate 101.

誘電体基板101の内部にバイアス導体を設けると、信号線路導体102は同一面接地導体103だけでなく接地導体103aとも電磁結合するものであるので、バイアス導体が信号線路導体102と上面視して重なる部分や、重ならなくても距離が近い部分においては、信号線路導体102とバイアス導体とが電磁結合してしまい、信号線路導体102に不要な反射等が発生して信号線路導体102のインピーダンスが変化することにより伝送特性が低下し、配線基板108の終端特性が不十分となり、半導体素子112を正常に動作させることができなくなるという問題点があった。   If a bias conductor is provided inside the dielectric substrate 101, the signal line conductor 102 is electromagnetically coupled not only to the same-surface ground conductor 103 but also to the ground conductor 103a. The signal line conductor 102 and the bias conductor are electromagnetically coupled in an overlapping part or a part where the distance is short even if they do not overlap, and unnecessary reflection or the like occurs in the signal line conductor 102, resulting in an impedance of the signal line conductor 102. As a result of the change, the transmission characteristics deteriorate, the termination characteristics of the wiring board 108 become insufficient, and the semiconductor element 112 cannot be operated normally.

本発明は上記問題点に鑑み完成されたものであり、その目的は、20GHz以上の高周波帯においても良好な終端特性を有し、半導体素子を正常に動作させることができる配線基板、およびそれを用いた高周波用半導体素子収納用パッケージならびに半導体装置を提供することにある。   The present invention has been completed in view of the above problems, and its object is to provide a wiring board that has good termination characteristics even in a high frequency band of 20 GHz or more and can operate a semiconductor element normally. It is an object of the present invention to provide a high-frequency semiconductor element storage package and a semiconductor device that are used.

本発明の配線基板は、誘電体基板と、該誘電体基板の一方主面上に配置された信号線路導体と、該信号線路導体の両側に間隔を設けて配置された第1の接地導体と、前記誘電体基板の内部に配置された、前記第1の接地導体と接続導体を介して接続されている第2の接地導体と、前記信号線路導体の一端と前記第1の接地導体とを接続する抵抗体と、前記誘電体基板の一方主面上に前記第1の接地導体と絶縁されて配置されたバイアス端子電極と、前記誘電体基板の他方主面に配置された、一端が前記信号線路導体の前記一端に、および他端が前記バイアス端子電極にそれぞれ貫通導体を介して接続されたバイアス導体と、該バイアス導体に長さ方向に沿って接続された電波吸収体とを具備することを特徴とするものである。   The wiring board according to the present invention includes a dielectric substrate, a signal line conductor disposed on one main surface of the dielectric substrate, and a first ground conductor disposed on both sides of the signal line conductor with a space therebetween. A second ground conductor disposed inside the dielectric substrate and connected to the first ground conductor via a connection conductor; one end of the signal line conductor; and the first ground conductor. A resistor to be connected, a bias terminal electrode disposed on one main surface of the dielectric substrate and insulated from the first ground conductor, and one end disposed on the other main surface of the dielectric substrate A bias conductor connected to the bias terminal electrode via a through conductor, and a radio wave absorber connected to the bias conductor along a length direction; It is characterized by this.

また、本発明の配線基板は、上記構成において、前記バイアス導体の前記電波吸収体に接続していない部分の長さが、前記信号線路導体により伝送する信号の波長の1/4未満であることを特徴とするものである。   In the wiring board of the present invention, the length of the portion of the bias conductor that is not connected to the radio wave absorber is less than ¼ of the wavelength of the signal transmitted by the signal line conductor in the above configuration. It is characterized by.

本発明の半導体素子収納用パッケージは、上面に前記配線基板および半導体素子を搭載する搭載部を有する基体と、該基体の上面に接合された前記搭載部を取り囲む枠体と、前記搭載部に搭載された上記構成のいずれかの本発明の配線基板と、該配線基板の前記バイアス端子電極に電気的に接続されたバイアス端子とを具備することを特徴とするものである。   The package for housing a semiconductor element according to the present invention includes a base having a mounting portion for mounting the wiring board and the semiconductor element on an upper surface, a frame surrounding the mounting portion bonded to the upper surface of the base, and mounted on the mounting portion. The wiring board according to the present invention having any one of the above-described structures, and a bias terminal electrically connected to the bias terminal electrode of the wiring board are provided.

また、本発明の半導体素子収納用パッケージは、上記構成において、前記基体が金属から成るとともに前記搭載部に凹部を有し、上記構成のいずれかの本発明の配線基板が、前記バイアス導体が前記凹部内で前記基体と電気的に絶縁されるように前記凹部をまたいで搭載されていることを特徴とするものである。   In the semiconductor element storage package of the present invention, in the above configuration, the base is made of metal and the mounting portion has a recess, and the wiring board of the present invention having the above configuration is configured such that the bias conductor is the It is mounted across the recess so as to be electrically insulated from the base in the recess.

また、本発明の半導体素子収納用パッケージは、上記構成において、前記基体が金属から成るとともに前記搭載部に上面から下面にかけて貫通する貫通孔を有し、上記構成のいずれかの本発明の配線基板が、前記バイアス導体が前記貫通孔内で前記基体と電気的に絶縁されて前記貫通孔を塞ぐように搭載されていることを特徴とするものである。   The package for housing a semiconductor element of the present invention has the above-described configuration, wherein the base is made of metal and has a through-hole penetrating from the upper surface to the lower surface in the mounting portion. However, the bias conductor is mounted so as to be electrically insulated from the base body in the through hole so as to close the through hole.

また、本発明の半導体素子収納用パッケージは、上記構成において、前記基体が金属から成るとともに、上記構成のいずれかの本発明の配線基板が、前記バイアス導体がスペーサを介して前記基体と電気的に絶縁されて、前記搭載部に搭載されていることを特徴とするものである。   In the semiconductor element storage package of the present invention, in the above configuration, the base is made of metal, and the wiring board of the present invention having the above configuration is electrically connected to the base via the bias conductor via a spacer. It is insulated and is mounted on the mounting portion.

本発明の半導体装置は、上記構成のいずれかの本発明の半導体素子収納用パッケージと、前記搭載部に搭載されて前記信号線路導体および前記第1の接地導体に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備することを特徴とするものである。   The semiconductor device according to the present invention includes a semiconductor element storage package according to any one of the above-described configurations, and a semiconductor element mounted on the mounting portion and electrically connected to the signal line conductor and the first ground conductor. And a lid joined to the upper surface of the frame.

本発明の配線基板によれば、誘電体基板と、誘電体基板の一方主面上に配置された信号線路導体と、信号線路導体の両側に間隔を設けて配置された第1の接地導体と、誘電体基板の内部に配置された、第1の接地導体と接続導体を介して接続されている第2の接地導体と、信号線路導体の一端と第1の接地導体とを接続する抵抗体と、誘電体基板の一方主面上に第1の接地導体と絶縁されて配置されたバイアス端子電極と、誘電体基板の他方主面に配置された、一端が信号線路導体の一端に、および他端がバイアス端子電極にそれぞれ貫通導体を介して接続されたバイアス導体と、バイアス導体に長さ方向に沿って接続された電波吸収体とを具備することから、バイアス導体は信号線路導体と信号線路導体が電磁結合する接地導体との間に位置していないだけでなく信号線路導体とバイアス導体との間に第2の接地導体があることによって、信号線路導体とバイアス導体との電磁結合が大幅に減少するとともに、電磁結合によりバイアス導体に発生した不要な電気信号は、バイアス導体に接続された電波吸収体に吸収されて熱エネルギーに変わり減衰するので、不要な電気信号が信号線路導体に反射することを減少させることができる。それによって、20GHz以上の高周波信号においても伝達特性が向上し良好な終端特性を得ることができる配線基板となる。   According to the wiring board of the present invention, the dielectric substrate, the signal line conductor disposed on one main surface of the dielectric substrate, and the first ground conductor disposed at intervals on both sides of the signal line conductor; A resistor disposed between the first ground conductor and the first ground conductor, the second ground conductor being connected to the first ground conductor via the connection conductor, and one end of the signal line conductor; A bias terminal electrode disposed on one main surface of the dielectric substrate so as to be insulated from the first ground conductor, one end disposed on the other main surface of the dielectric substrate, and one end of the signal line conductor, and Since the other end includes a bias conductor connected to the bias terminal electrode via a through conductor, and a radio wave absorber connected to the bias conductor along the length direction, the bias conductor is connected to the signal line conductor and the signal conductor. Position between the line conductor and the grounding conductor with electromagnetic coupling In addition to the fact that there is a second grounding conductor between the signal line conductor and the bias conductor, the electromagnetic coupling between the signal line conductor and the bias conductor is greatly reduced, and the electromagnetic coupling causes the bias conductor. The unnecessary electric signal is absorbed by the radio wave absorber connected to the bias conductor and attenuated instead of heat energy, so that it is possible to reduce the reflection of the unnecessary electric signal to the signal line conductor. As a result, the transmission characteristic is improved even for a high-frequency signal of 20 GHz or higher, and the wiring board can be obtained with good termination characteristics.

また、本発明の配線基板によれば、上記構成において、バイアス導体の電波吸収体に接続していない部分の長さが、信号線路導体により伝送する信号の波長の1/4未満であるときには、バイアス導体の電波吸収体に接続していない導体部が信号線路導体と容量結合したとしても、不要な電気信号はバイアス導体内で減衰するので、不要な信号が信号線路導体に反射することがない。それによって、より良好な終端特性を得ることができるようになる。   According to the wiring board of the present invention, in the above configuration, when the length of the portion of the bias conductor not connected to the radio wave absorber is less than ¼ of the wavelength of the signal transmitted by the signal line conductor, Even if the conductor portion of the bias conductor that is not connected to the radio wave absorber is capacitively coupled to the signal line conductor, unnecessary electric signals are attenuated in the bias conductor, so that unnecessary signals are not reflected on the signal line conductor. . As a result, better termination characteristics can be obtained.

本発明の半導体素子収納用パッケージによれば、上面に配線基板および半導体素子を搭載する搭載部を有する基体と、基体の上面に接合された搭載部を取り囲む枠体と、搭載部に搭載された上記構成のいずれかの本発明の配線基板と、配線基板の前記バイアス端子電極に電気的に接続されたバイアス端子とを具備することから、半導体素子に配線基板の信号線路導体を介してバイアス電圧を供給することができるとともに、本発明の配線基板により良好な終端特性が得られるので、高周波においても半導体素子が安定に動作する半導体装置を提供することができる。   According to the package for housing a semiconductor element of the present invention, a base having a mounting portion for mounting the wiring board and the semiconductor element on the upper surface, a frame surrounding the mounting portion joined to the upper surface of the base, and mounted on the mounting portion Since the wiring board of the present invention having any one of the above structures and a bias terminal electrically connected to the bias terminal electrode of the wiring board are provided, the bias voltage is applied to the semiconductor element via the signal line conductor of the wiring board. In addition, since a good termination characteristic can be obtained by the wiring board of the present invention, it is possible to provide a semiconductor device in which a semiconductor element operates stably even at a high frequency.

また、本発明の半導体素子収納用パッケージによれば、上記構成において、基体が金属から成るとともに前記搭載部に凹部を有し、上記構成のいずれかの本発明の配線基板が、バイアス導体が凹部内で基体と電気的に絶縁されるように凹部をまたいで搭載されているときには、半導体素子を金属から成る基体に搭載することで半導体素子に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、本発明の配線基板により良好な終端特性が得られるので、配線基板を金属から成る基体に搭載することで信号線路導体に不要な反射が発生してインピーダンスが変化することが抑えられ、20GHz以上の高周波信号においても伝達特性が向上し良好な終端特性を得ることができ、搭載する半導体素子を高周波でも正常に動作させることができるようになる。   Further, according to the package for housing a semiconductor element of the present invention, in the above configuration, the base is made of metal and the mounting portion has a recess, and the wiring board of any of the above configurations has the bias conductor in the recess. When the semiconductor element is mounted across the recess so as to be electrically insulated from the base body, the heat generated in the semiconductor element can be released well by mounting the semiconductor element on the base body made of metal. Noise from the outside can be shielded and good termination characteristics can be obtained by the wiring board of the present invention. Therefore, mounting the wiring board on a base made of metal causes unnecessary reflection on the signal line conductor. Impedance changes are suppressed, transfer characteristics are improved even for high-frequency signals of 20 GHz or higher, and good termination characteristics can be obtained. It is possible to normally operate in the waves.

また、本発明の半導体素子収納用パッケージによれば、上記構成において、基体が金属から成るとともに搭載部に上面から下面にかけて貫通する貫通孔を有し、上記構成のいずれかの本発明の配線基板が、バイアス導体が貫通孔内で基体と電気的に絶縁されて貫通孔を塞ぐように搭載されているときには、半導体素子を金属から成る基体に搭載することで半導体素子に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、本発明の配線基板により良好な終端特性が得られるので、配線基板を金属から成る基体に搭載することで信号線路導体に不要な反射が発生してインピーダンスが変化することが抑えられ、20GHz以上の高周波信号においても伝達特性が向上し良好な終端特性を得ることができ、搭載する半導体素子をより高周波でも正常に動作させることができるようになる。   According to the package for housing a semiconductor element of the present invention, in the above configuration, the substrate is made of metal and the mounting portion has a through-hole penetrating from the upper surface to the lower surface. However, when the bias conductor is mounted in the through hole so as to be electrically insulated from the base and close the through hole, the semiconductor element is mounted on the base made of metal to improve the heat generated in the semiconductor element. In addition to being able to emit noise and shielding external noise, good termination characteristics can be obtained by the wiring board of the present invention. Therefore, by mounting the wiring board on a base made of metal, the signal line conductor can be mounted. Impedance changes due to unnecessary reflections can be suppressed, and transfer characteristics can be improved and good termination characteristics can be obtained even for high-frequency signals of 20 GHz or higher. , It is possible to normally operate at a higher frequency the semiconductor element to be mounted.

また、本発明の半導体素子収納用パッケージによれば、上記構成において、基体が金属から成るとともに、上記構成のいずれかの本発明の配線基板が、バイアス導体がスペーサを介して基体と電気的に絶縁されて、搭載部に搭載されているときには、半導体素子を金属から成る基体に搭載することで、半導体素子に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、本発明の配線基板により良好な終端特性が得られるので、配線基板を金属から成る基体に搭載することで信号線路導体に不要な反射が発生してインピーダンスが変化することが抑えられ、20GHz以上の高周波信号においても伝達特性が向上して良好な終端特性を得ることができ、搭載する半導体素子を高周波でも正常に動作させることができるようになる。   According to the package for housing a semiconductor element of the present invention, in the above configuration, the substrate is made of metal, and the wiring substrate of the present invention having any of the above configurations is electrically connected to the substrate via the spacer via the spacer. When insulated and mounted on a mounting part, the semiconductor element can be mounted on a base made of metal, so that heat generated in the semiconductor element can be released well and noise from the outside can be shielded. Since the wiring board of the present invention can provide good termination characteristics, mounting the wiring board on a base made of metal can suppress the occurrence of unnecessary reflection in the signal line conductor and change in impedance. Even with high frequency signals of 20 GHz or higher, transmission characteristics can be improved and good termination characteristics can be obtained, and the mounted semiconductor elements can operate normally even at high frequencies. So that it is Rukoto.

本発明の半導体装置によれば、上記構成のいずれかの本発明の半導体素子収納用パッケージと、搭載部に搭載されて信号線路導体および第1の接地導体に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備することから、本発明の配線基板により良好な終端特性が得られるので高周波においても半導体素子が安定に動作する半導体装置となる。   According to the semiconductor device of the present invention, the semiconductor element storage package of the present invention having any of the above configurations, and the semiconductor element mounted on the mounting portion and electrically connected to the signal line conductor and the first ground conductor Since the lid body bonded to the upper surface of the frame body is provided, good termination characteristics can be obtained by the wiring board of the present invention, so that the semiconductor device can operate stably even at high frequencies.

(a)は本発明の配線基板の実施の形態の一例を示す上面図であり、(b)は(a)のA−A線における断面図であり、(c)は(b)のA−A線における断面図であり、(d)は下面図である。(A) is a top view which shows an example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is A- of (b). It is sectional drawing in A line, (d) is a bottom view. (a)は本発明の配線基板の実施の形態の他の例を示す上面図であり、(b)は(a)のA−A線における断面図であり、(c)は(b)のA−A線における断面図であり、(d)は下面図である。(A) is a top view which shows the other example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is (b) It is sectional drawing in the AA line, (d) is a bottom view. (a)は本発明の配線基板の実施の形態の他の例を示す上面図であり、(b)は(a)のA−A線における断面図であり、(c)は(b)のA−A線における断面図であり、(d)は下面図である。(A) is a top view which shows the other example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is (b) It is sectional drawing in the AA line, (d) is a bottom view. (a)は本発明の配線基板の実施の形態の他の例を示す上面図であり、(b)は(a)のA−A線における断面図であり、(c)は(b)のA−A線における断面図であり、(d)は下面図である。(A) is a top view which shows the other example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is (b) It is sectional drawing in the AA line, (d) is a bottom view. (a)は本発明の配線基板の実施の形態の他の例を示す上面図であり、(b)は(a)のA−A線における断面図であり、(c)は下面図である。(A) is a top view which shows the other example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is a bottom view. . (a)は本発明の配線基板の実施の形態の他の例を示す上面図であり、(b)は(a)のA−A線における断面図であり、(c)は下面図である。(A) is a top view which shows the other example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is a bottom view. . (a)は本発明の配線基板の実施の形態の他の例を示す上面図であり、(b)は(a)のA−A線における断面図であり、(c)は下面図である。(A) is a top view which shows the other example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is a bottom view. . (a)は本発明の半導体装置の実施の形態の一例を示す平面図であり、(b)は(a)のA−A線における断面図である。(A) is a top view which shows an example of embodiment of the semiconductor device of this invention, (b) is sectional drawing in the AA of (a). (a)は本発明の半導体装置の実施の形態の他の例を示す平面図であり、(b)は(a)のA−A線における断面図である。(A) is a top view which shows the other example of embodiment of the semiconductor device of this invention, (b) is sectional drawing in the AA of (a). (a)は本発明の半導体装置の実施の形態の他の例を示す平面図であり、(b)は(a)のA−A線における断面図である。(A) is a top view which shows the other example of embodiment of the semiconductor device of this invention, (b) is sectional drawing in the AA of (a). (a)は本発明の半導体装置の実施の形態の他の例を示す平面図であり、(b)は(a)のA−A線における断面図である。(A) is a top view which shows the other example of embodiment of the semiconductor device of this invention, (b) is sectional drawing in the AA of (a). (a)は従来の半導体装置の実施の形態の一例を示す平面図であり、(b)は(a)のA−A線における断面図である。(A) is a top view which shows an example of embodiment of the conventional semiconductor device, (b) is sectional drawing in the AA of (a). (a)は従来の半導体装置に搭載されている配線基板の上面図であり、(b)は(a)のA−A線の断面図であり、(c)は下面図である。(A) is a top view of the wiring board mounted in the conventional semiconductor device, (b) is a sectional view of the AA line of (a), (c) is a bottom view.

本発明の配線基板および半導体素子収納用パッケージならびに半導体装置について添付の図面を参照しつつ詳細に説明する。   A wiring board, a semiconductor element storage package, and a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

図1(a)は本発明の配線基板の実施の形態の一例を示す上面図であり、図1(b)は図1(a)のA−A線における断面図であり、図1(c)は図1(b)のA−A線における断面図であり、図1(d)は下面図である。図2〜図4は、図1と同様に、それぞれ(a)は本発明の配線基板の実施の形態の他の例を示す上面図であり、(b)は(a)のA−A線における断面図であり、(c)は(b)のA−A線における断面図であり、(d)は下面図である。図5〜図7は、それぞれ(a)は本発明の配線基板の実施の形態の一例を示す上面図であり、(b)は(a)のA−A線における断面図であり、(c)は下面図である。図1〜図7において、1は誘電体基板、2は信号線路導体、3は第1の接地導体、3aは第2の接地導体、3bは接続導体、4は抵抗体、5はバイアス端子電極、6はバイアス導体、6aは貫通導体、7は電波吸収体、8は配線基板である。   FIG. 1A is a top view showing an example of an embodiment of a wiring board according to the present invention, and FIG. 1B is a cross-sectional view taken along the line AA in FIG. ) Is a cross-sectional view taken along line AA in FIG. 1B, and FIG. 1D is a bottom view. 2 to 4 are each a top view showing another example of the embodiment of the wiring board of the present invention, and (b) is an AA line of (a), as in FIG. (C) is sectional drawing in the AA of (b), (d) is a bottom view. 5 to 7, (a) is a top view showing an example of an embodiment of the wiring board of the present invention, (b) is a cross-sectional view taken along line AA in (a), and (c) ) Is a bottom view. 1 to 7, 1 is a dielectric substrate, 2 is a signal line conductor, 3 is a first ground conductor, 3a is a second ground conductor, 3b is a connection conductor, 4 is a resistor, and 5 is a bias terminal electrode. , 6 is a bias conductor, 6a is a through conductor, 7 is a radio wave absorber, and 8 is a wiring board.

本発明の配線基板8は、図1〜図7に示す例のように、誘電体基板1と、誘電体基板1の一方主面上に配置された信号線路導体2と、信号線路導体2の両側に間隔を設けて配置された第1の接地導体3と、誘電体基板1の内部に配置された、第1の接地導体3と接続導体3bを介して接続されている第2の接地導体3aと、信号線路導体2の一端と第1の接地導体3とを接続する抵抗体4と、誘電体基板1の一方主面上に第1の接地導体3と絶縁されて配置されたバイアス端子電極5と、誘電体基板1の他方主面上に配置された、一端が信号線路導体2の一端に、および他端がバイアス端子電極5にそれぞれ貫通導体6aを介して接続されたバイアス導体6と、バイアス導体6に長さ方向に沿って接続された電波吸収体7とを具備することを特徴とするものである。このような構成としたことから、バイアス導体6が信号線路導体2と信号線路導体2が電磁結合する第1の接地導体3との間に位置していないだけでなく、信号線路導体2とバイアス導体6との間に第2の接地導体3aがあることによって、信号線路導体2とバイアス導体6との電磁結合が大幅に減少するとともに、電磁結合によりバイアス導体6に発生した不要な電気信号は、バイアス導体6に接続された電波吸収体7に吸収されて熱エネルギーに変わり減衰するので、不要な電気信号が信号線路導体2に反射することを減少させることができる。それによって、20GHz以上の高周波信号においても伝達特性が向上し良好な終端特性を得ることができる配線基板8となる。   The wiring board 8 of the present invention includes a dielectric substrate 1, a signal line conductor 2 disposed on one main surface of the dielectric substrate 1, and a signal line conductor 2, as in the examples shown in FIGS. A first ground conductor 3 disposed on both sides with a gap between them, and a second ground conductor disposed inside the dielectric substrate 1 and connected to the first ground conductor 3 via the connection conductor 3b. 3a, a resistor 4 connecting one end of the signal line conductor 2 and the first ground conductor 3, and a bias terminal disposed on one main surface of the dielectric substrate 1 so as to be insulated from the first ground conductor 3 A bias conductor 6 disposed on the other main surface of the electrode 5 and the dielectric substrate 1 and having one end connected to one end of the signal line conductor 2 and the other end connected to the bias terminal electrode 5 via a through conductor 6a. And a radio wave absorber 7 connected to the bias conductor 6 along the length direction. It is an butterfly. With this configuration, the bias conductor 6 is not located between the signal line conductor 2 and the first ground conductor 3 to which the signal line conductor 2 is electromagnetically coupled, but also the signal line conductor 2 and the bias. The presence of the second ground conductor 3a between the conductor 6 greatly reduces the electromagnetic coupling between the signal line conductor 2 and the bias conductor 6, and unnecessary electric signals generated in the bias conductor 6 due to the electromagnetic coupling are reduced. Since it is absorbed by the radio wave absorber 7 connected to the bias conductor 6 and attenuates instead of heat energy, it is possible to reduce the reflection of unnecessary electrical signals to the signal line conductor 2. As a result, the transmission characteristics are improved even with a high-frequency signal of 20 GHz or higher, and the wiring board 8 can obtain good termination characteristics.

また、本発明の配線基板8は、上記構成において、バイアス導体6の電波吸収体に接続していない部分の長さ(図2にLで示す。)が、信号線路導体2により伝送する信号の波長の1/4未満であることが好ましい。このような構成としたときには、バイアス導体6の電波吸収体に接続していない部分が信号線路導体2と容量結合したとしても不要な電気信号はバイアス導体6内で減衰するため、不要な電気信号が信号線路導体2に反射することがない。それによって、より良好な終端特性を得ることができるようになる。   In the wiring board 8 of the present invention, the length of the portion of the bias conductor 6 that is not connected to the radio wave absorber (indicated by L in FIG. 2) in the above configuration is the signal transmitted by the signal line conductor 2. It is preferably less than ¼ of the wavelength. In such a configuration, even if a portion of the bias conductor 6 that is not connected to the radio wave absorber is capacitively coupled to the signal line conductor 2, an unnecessary electrical signal is attenuated in the bias conductor 6, and thus an unnecessary electrical signal is used. Is not reflected by the signal line conductor 2. As a result, better termination characteristics can be obtained.

配線基板8は、酸化アルミニウム(アルミナ:Al)質焼結体,窒化アルミニウム(AlN)質焼結体等のセラミックスから成る誘電体基板1上に信号線路導体2,第1の接地導体3,バイアス導体6等が形成されたものである。 The wiring substrate 8 includes a signal line conductor 2 and a first ground conductor on a dielectric substrate 1 made of ceramics such as an aluminum oxide (alumina: Al 2 O 3 ) sintered body and an aluminum nitride (AlN) sintered body. 3, a bias conductor 6 and the like are formed.

図1〜図7では配線基板8の信号線路導体2が平行に2本配置された例を示しているが、信号線路導体2の数は使用される素子やモジュールに合わせることによって決まるものであるので、信号線路導体2の数が1本である場合や2本より多い場合もある。   1 to 7 show an example in which two signal line conductors 2 of the wiring board 8 are arranged in parallel, but the number of signal line conductors 2 is determined according to the elements and modules used. Therefore, the number of signal line conductors 2 may be one or more than two.

第1の接地導体3と第2の接地導体3aとを接続する接続導体3bは、図1〜図3に示す例のように、誘電体基板1の側面に形成された側面導体であってもよいし、図4〜図7に示す例のように誘電体基板1を貫通する貫通導体であってもよい。接続導体3bを貫通導体として、図4〜図7に示す例のように、信号線路導体2を挟むように配置すると、擬似同軸構造となり、高周波の信号をより良好に伝送することができるので好ましい。そして、このときの信号線路導体2を挟んだ接続導体3bの間隔(図4に示すD1)を信号線路導体2が伝送する信号の波長の1/2未満とし、また、信号線路導体2に沿って配置された接続導体3bの間隔(図4に示すD2)を伝送する信号の波長の1/4未満にすると、グラウンド付きコプレーナ線路のグラウンドがより強化されることで高次モードの共振を抑えることができ、特性をさらに優れたものとすることができるので好ましい。例えば、40GHzの信号を誘電体基板1に実効誘電率9.5の誘電体を用いて伝送するのであれば、接続導体3bの間隔D1を約1.2mm以下とし、D2を約0.6mm以下とすればよい。   The connection conductor 3b that connects the first ground conductor 3 and the second ground conductor 3a may be a side conductor formed on the side surface of the dielectric substrate 1 as in the example shown in FIGS. Alternatively, it may be a through conductor penetrating through the dielectric substrate 1 as in the examples shown in FIGS. When the connecting conductor 3b is used as a through conductor and arranged so as to sandwich the signal line conductor 2 as in the examples shown in FIGS. 4 to 7, a pseudo coaxial structure is obtained, and a high-frequency signal can be transmitted better, which is preferable. . At this time, the distance (D1 shown in FIG. 4) between the connection conductors 3b sandwiching the signal line conductor 2 is set to be less than ½ of the wavelength of the signal transmitted by the signal line conductor 2, and along the signal line conductor 2 When the distance between the connection conductors 3b (D2 shown in FIG. 4) arranged below is less than ¼ of the wavelength of the signal to be transmitted, the ground of the grounded coplanar line is further strengthened to suppress higher-order mode resonance. This is preferable because the characteristics can be further improved. For example, if a 40 GHz signal is transmitted to the dielectric substrate 1 using a dielectric having an effective dielectric constant of 9.5, the distance D1 between the connection conductors 3b may be set to about 1.2 mm or less, and D2 may be set to about 0.6 mm or less. .

図1(a)〜図4(a)に示す例では、配線基板8を上面から透視すると、バイアス導体6と信号線路導体2とが平行に重なっている。信号線路導体2とバイアス導体6との電磁結合をより小さくするためには、図5(a)に示す例のように、バイアス導体6の形状を変えて信号線路導体2からずらし、信号線路導体2との重なりを小さくするのが好ましい。また、図6(a)に示す例では、信号線路導体2を端部付近で屈曲させることで、信号線路導体2とバイアス導体6との重なりを小さくして電磁結合がより小さくなるようにしている。さらに、配線基板8の大きさ等による制限はあるが、図7(a)に示す例のように、信号線路導体2とバイアス導体6とが各々の接続部以外では重ならないようにすると、電磁結合が最も小さくなるので最も好ましい。   In the example shown in FIGS. 1A to 4A, when the wiring board 8 is seen through from above, the bias conductor 6 and the signal line conductor 2 overlap in parallel. In order to further reduce the electromagnetic coupling between the signal line conductor 2 and the bias conductor 6, the shape of the bias conductor 6 is changed and shifted from the signal line conductor 2 as shown in the example of FIG. It is preferable to reduce the overlap with 2. In the example shown in FIG. 6A, the signal line conductor 2 is bent in the vicinity of the end so that the overlap between the signal line conductor 2 and the bias conductor 6 is reduced so that the electromagnetic coupling is further reduced. Yes. Furthermore, although there is a limitation due to the size of the wiring board 8 and the like, if the signal line conductor 2 and the bias conductor 6 do not overlap except at their connection portions as in the example shown in FIG. Most preferable because the bond is the smallest.

なお、バイアス導体6は、図1(d)、図3(d)、図4(d)、図5(c)、図6(c)に示す例では、バイアス導体6の全てが電波吸収体7に接続しているが、図2(d)、図7(c)に示す例のように、その一部が電波吸収体7に接続していれば上記のような効果が得られる。なお、ここで電波吸収体7とバイアス導体6が接続しているというのは、電磁気的に接続していることを意味しており、必ずしも物理的に接触している必要はない。具体的には、電波吸収体7とバイアス導体6との間の距離が、信号線路導体2により伝送する信号の波長以下で近接していれば電磁的に接続しているとみなすことができる。より好ましくは、電波吸収体7とバイアス導体6との間の距離が信号線路導体2に伝送する信号の波長の1/4以下であれば、バイアス導体6に発生した不要な電気信号は電波吸収体7に良好に吸収される。なお、電波吸収体7がバイアス導体6に物理的に接触している場合が、不要な電気信号が最も良好に吸収されるので好ましい。バイアス導体6の電波吸収体7に接続していない部分の長さは、上述したように、信号線路導体2により伝送する信号の波長の1/4未満であるのが好ましいが、バイアス導体6と電波吸収体7とが接続している部分の接続長さは、信号線路導体2により伝送する波長の1/2以上あることが、効果的に電波を吸収することができるので好ましい。このようなことから、電波吸収体7は、バイアス導体6に長さ方向に沿って接続されるものである。   In the example shown in FIGS. 1D, 3D, 4D, 5C, and 6C, the bias conductor 6 is entirely a radio wave absorber. However, if a part thereof is connected to the radio wave absorber 7 as in the example shown in FIGS. 2D and 7C, the above effect can be obtained. Here, the fact that the radio wave absorber 7 and the bias conductor 6 are connected means that they are electromagnetically connected and do not necessarily need to be in physical contact. Specifically, if the distance between the radio wave absorber 7 and the bias conductor 6 is close to the wavelength of the signal transmitted by the signal line conductor 2, it can be regarded as electromagnetically connected. More preferably, if the distance between the radio wave absorber 7 and the bias conductor 6 is ¼ or less of the wavelength of the signal transmitted to the signal line conductor 2, unnecessary electrical signals generated on the bias conductor 6 are absorbed by the radio wave. It is well absorbed by the body 7. Note that it is preferable that the radio wave absorber 7 is in physical contact with the bias conductor 6 because unnecessary electric signals are best absorbed. The length of the portion of the bias conductor 6 not connected to the radio wave absorber 7 is preferably less than ¼ of the wavelength of the signal transmitted by the signal line conductor 2 as described above. The connection length of the portion connected to the radio wave absorber 7 is preferably at least half the wavelength transmitted by the signal line conductor 2 because radio waves can be effectively absorbed. For this reason, the radio wave absorber 7 is connected to the bias conductor 6 along the length direction.

また、電波吸収体7が、図3(b)、図5(b)、図6(b)に示す例のように、誘電体基板1とバイアス導体6との間に配置されている場合は、バイアス導体6の一主面のみで電波吸収体7と接続されているが、図1(b)、図2(b)、図4(b)、図7(b)に示す例のように、誘電体基板1の他方主面とバイアス導体6を覆うように配置されている場合は、バイアス導体6は一主面と側面とで電波吸収体7と接続される。また、図3(b)、図5(b)、図6(b)に示す例のように、誘電体基板1とバイアス導体6との間に電波吸収体7を配置したものの上に、さらに図1(b)、図2(b)、図4(b)、図7(b)に示す例のように、バイアス導体6を覆うように電波吸収体7を配置して、バイアス導体6を電波吸収体7中に埋め込んでもよい。電波吸収体7は、バイアス導体6に長さ方向に沿って接続されていればよいので、バイアス導体6の側面だけで電波吸収体7と接続されていてもかまわない。   Further, when the radio wave absorber 7 is disposed between the dielectric substrate 1 and the bias conductor 6 as in the examples shown in FIGS. 3B, 5B, and 6B. The bias conductor 6 is connected to the radio wave absorber 7 only on one main surface, as in the examples shown in FIGS. 1 (b), 2 (b), 4 (b), and 7 (b). When arranged so as to cover the other main surface of the dielectric substrate 1 and the bias conductor 6, the bias conductor 6 is connected to the radio wave absorber 7 at one main surface and the side surface. Further, as shown in the example shown in FIGS. 3B, 5B, and 6B, on the one in which the radio wave absorber 7 is disposed between the dielectric substrate 1 and the bias conductor 6, As shown in the examples shown in FIGS. 1B, 2B, 4B, and 7B, the radio wave absorber 7 is disposed so as to cover the bias conductor 6, and the bias conductor 6 is It may be embedded in the radio wave absorber 7. Since the radio wave absorber 7 only needs to be connected to the bias conductor 6 along the length direction, the radio wave absorber 7 may be connected to the radio wave absorber 7 only on the side surface of the bias conductor 6.

また、図2(d)に示す例においては、バイアス導体6の電波吸収体7に接続していない部分は、バイアス導体6の両端部に配置しているが、それ以外の部分に配置してもかまわない。また、図7(c)に示す例のように、信号線路導体2とバイアス導体6とが接近している部分、すなわちバイアス導体6の信号線路導体2と結合しやすい部分だけに電波吸収体7を配置してもよい。バイアス導体6の、配線基板8を上面から透視して信号線路導体2と重なる部分または信号線路導体2と近い部分に電波吸収体7を配置するのが好ましいが、この部分に電波吸収体7に接続していない部分を配置する場合は、特に、上述したように、その長さを信号線路導体2により伝送する信号の波長の1/4未満とするのが好ましい。   In the example shown in FIG. 2D, the portion of the bias conductor 6 that is not connected to the radio wave absorber 7 is disposed at both ends of the bias conductor 6, but is disposed at other portions. It doesn't matter. Further, as in the example illustrated in FIG. 7C, the radio wave absorber 7 is provided only in a portion where the signal line conductor 2 and the bias conductor 6 are close to each other, that is, a portion where the bias conductor 6 is easily coupled to the signal line conductor 2. May be arranged. The radio wave absorber 7 is preferably disposed in a portion of the bias conductor 6 that is seen through the wiring board 8 from the upper surface and overlaps the signal line conductor 2 or a portion close to the signal line conductor 2. In the case of disposing a portion that is not connected, it is particularly preferable that the length is less than ¼ of the wavelength of the signal transmitted by the signal line conductor 2 as described above.

また、図1(d)、図3(d)、図4(d)、図5(c)に示す例のように、誘電体基板1の他方主面の全面に電波吸収体7を配置するのではなく、バイアス導体6が形成された領域のみに電波吸収体7を配置してもよい。この場合は、図2(d)、図7(c)に示す例のように、複数のバイアス導体6・6に接続するように1つの電波吸収体7を配置してもよいし、図6(c)に示す例のように、複数のバイアス導体6・6のそれぞれに接続され、互いに接続されていない複数の電波吸収体7・7を配置してもよい。図6(c)に示す例のようにすると、電波吸収体7を介して複数のバイアス導体6が短絡することがないので、絶縁性の電波吸収体7だけでなく、導電性の電波吸収体7を用いることができる。一般的に、10GHzを超える高周波においては、磁性特性の強い電波吸収体7より、誘電特性の強いもしくは導電特性の強い電波吸収体7の方がより効果的であり、導電性の電波吸収体7を用いることができるので好ましい。図6(c)に示す例のように、バイアス導体6の周囲にだけ電波吸収体7を形成する場合には、Wで示す電波吸収体7の幅は、バイアス導体6より広く、信号線路導体2により伝送する信号(電波)の電波吸収体7中での波長の1/2より広ければよい。誘電率が26の物質中での40GHzの電波の波長は約2mmとなるので、この場合の電波吸収体7の幅Wは1mm以上あればよい。   Further, as in the examples shown in FIGS. 1D, 3D, 4D, and 5C, the radio wave absorber 7 is disposed on the entire other main surface of the dielectric substrate 1. Instead, the radio wave absorber 7 may be arranged only in the region where the bias conductor 6 is formed. In this case, one radio wave absorber 7 may be arranged so as to be connected to the plurality of bias conductors 6 and 6 as in the examples shown in FIGS. As in the example shown in (c), a plurality of radio wave absorbers 7, 7 connected to each of the plurality of bias conductors 6, 6 and not connected to each other may be arranged. In the example shown in FIG. 6C, since the plurality of bias conductors 6 are not short-circuited through the radio wave absorber 7, not only the insulative radio wave absorber 7, but also the electroconductive radio wave absorber. 7 can be used. In general, at a high frequency exceeding 10 GHz, the radio wave absorber 7 having a strong dielectric property or a strong conductive property is more effective than the radio wave absorber 7 having a strong magnetic property. Can be used. When the radio wave absorber 7 is formed only around the bias conductor 6 as in the example shown in FIG. 6C, the width of the radio wave absorber 7 indicated by W is wider than that of the bias conductor 6, and the signal line conductor. It is sufficient that the signal (radio wave) transmitted by 2 is wider than ½ of the wavelength in the radio wave absorber 7. Since the wavelength of a 40 GHz radio wave in a substance having a dielectric constant of 26 is about 2 mm, the width W of the radio wave absorber 7 in this case may be 1 mm or more.

誘電体基板1は、酸化アルミニウム(アルミナ:Al)質焼結体,窒化アルミニウム(AlN)質焼結体,ガラスセラミックス等のセラミックスから成る、第1の誘電体層1aと第2の誘電体層1bとが積層されたもの、あるいはセラミックスから成る第1の誘電体層1aと、ポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,BCB(ベンゾシクロブテン)樹脂,エポキシ樹脂,ビスマレイミドトリアジン樹脂,ポリフェニレンエーテル樹脂,ポリキノリン樹脂,フッ素樹脂等の絶縁性の樹脂から成る第2の誘電体層1bとが積層されたものである。第1の誘電体層1aと第2の誘電体層1bとの間に第2の接地導体3aが形成される。第1の誘電体層1aおよび第2の誘電体層1bは、1層の誘電体層から成るものであってもよいし、複数の誘電体層から成るものであってもよい。誘電体基板1がセラミックスから成る第1の誘電体層1aと第2の誘電体層1bとが積層されたものである場合は、第1の誘電体層1aと第2の誘電体層1bとが同時焼成により一体的に作製されたものであってもよいし、別々に作製した第1の誘電体層1aと第2の誘電体層1bとを接合したものであってもよい。 The dielectric substrate 1 includes a first dielectric layer 1a and a second dielectric layer made of ceramics such as an aluminum oxide (alumina: Al 2 O 3 ) sintered body, an aluminum nitride (AlN) sintered body, and glass ceramics. 1st dielectric layer 1a made of a laminate of dielectric layer 1b or ceramics, polyimide resin, polyphenylene sulfide resin, wholly aromatic polyester resin, BCB (benzocyclobutene) resin, epoxy resin, bismaleimide A second dielectric layer 1b made of an insulating resin such as triazine resin, polyphenylene ether resin, polyquinoline resin, or fluorine resin is laminated. A second ground conductor 3a is formed between the first dielectric layer 1a and the second dielectric layer 1b. The first dielectric layer 1a and the second dielectric layer 1b may be composed of a single dielectric layer, or may be composed of a plurality of dielectric layers. When the dielectric substrate 1 is formed by laminating a first dielectric layer 1a and a second dielectric layer 1b made of ceramics, the first dielectric layer 1a and the second dielectric layer 1b May be produced integrally by co-firing, or may be obtained by joining separately produced first dielectric layer 1a and second dielectric layer 1b.

誘電体基板1の第1の誘電体層1aおよび第2の誘電体層1bは、例えば、誘電体基板1がアルミナ(Al)質セラミックスから成る場合であれば、以下のようにして作製される。まず、アルミナ(Al),酸化珪素(SiO),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法等でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すことによって所定の形状に成形するとともに必要に応じて複数枚積層して生成形体を作製し、これを還元雰囲気中で約1600℃の温度で焼成することにより製作される。なお、生成形体は、Al,SiO,CaO,MgO等の原料粉末(必要に応じて有機バインダを加えて顆粒状とする。)を金型に充填してプレス成型することによって、所定の形状のものを作製してもよい。 The first dielectric layer 1a and the second dielectric layer 1b of the dielectric substrate 1 are, for example, as follows when the dielectric substrate 1 is made of alumina (Al 2 O 3 ) ceramics. Produced. First, an appropriate organic binder, plasticizer, dispersant, solvent, etc. are added to and mixed with raw material powders such as alumina (Al 2 O 3 ), silicon oxide (SiO 2 ), calcium oxide (CaO), and magnesium oxide (MgO). To make a mud. A ceramic green sheet is obtained by making this into a sheet by a conventionally known doctor blade method or the like. Thereafter, the ceramic green sheet is formed into a predetermined shape by performing an appropriate punching process, and a plurality of pieces are laminated as necessary to produce a formed shape, and this is formed in a reducing atmosphere at a temperature of about 1600 ° C. Manufactured by firing. The generated shape is filled with a raw material powder (such as Al 2 O 3 , SiO 2 , CaO, MgO, etc., and granulated by adding an organic binder if necessary), and press-molded. You may produce the thing of a defined shape.

配線基板8の誘電体基板1がセラミックスから成り、第1の誘電体層1aと第2の誘電体層1bとが同時焼成により一体的に作製される場合は、第1の誘電体層1aとなるセラミックグリーンシートの上面に、信号線路導体2,第1の接地導体3,バイアス端子電極5用の金属ペースト、および抵抗体4用の抵抗体ペーストを、また下面に第2の接地導体3a用の金属ペーストを貫通導体6aと絶縁されるようにスクリーン印刷法等の塗布手段により印刷塗布して形成し、また、第2の誘電体層1bとなるセラミックグリーンシートの下面にバイアス導体6用の金属ペーストを印刷塗布し、第1の誘電体層1aとなるセラミックグリーンシートと第2の誘電体層1bとなるセラミックグリーンシートとを積層して、生成形体を作製しておけばよい。第2の接地導体3a用の金属ペーストは、第2の誘電体層1bとなるセラミックグリーンシートの上面に印刷塗布してもよい。接続導体3bが貫通導体である場合は、第1の誘電体層1aとなるセラミックグリーンシートに貫通孔を形成して貫通孔に金属ペーストを充填しておくことにより形成することができる。貫通導体6aも同様に、第1の誘電体層1aとなるセラミックグリーンシートおよび第2の誘電体層1bとなるセラミックグリーンシートに貫通孔を形成して金属ペーストを充填しておけばよい。接続導体3bが側面導体である場合は、生成形体を作製した後に、その側面に金属ペーストを印刷塗布すればよい。金属ペーストは、金属粉末に適当な有機バインダや溶剤を添加混合して作製する。金属粉末は、例えば、第1の誘電体層1aおよび第2の誘電体層1bがアルミナ質セラミックスから成る場合であれば、タングステン(W),モリブデン(Mo),マンガン(Mn)等が用いられ、第1の誘電体層1aおよび第2の誘電体層1bがガラスセラミックスから成る場合であれば、銅(Cu),銀(Ag),パラジウム(Pd),Ag−Pd合金等が用いられる。誘電体基板1の外表面の信号線路導体2,第1の接地導体3,抵抗体4,バイアス端子電極5,バイアス導体6,側面導体(接続導体3b)は、セラミックグリーンシートとの同時焼成による形成ではなく、内部の第2の接地導体3aや貫通導体6aおよび接続導体3bである貫通導体が形成された誘電体基板1を作製した後に、蒸着法等の薄膜形成法にて形成してもよい。特に抵抗体4は、終端抵抗値を所望の値に精度よく合わせて形成することができるので、薄膜形成法にて形成するのが好ましい。   When the dielectric substrate 1 of the wiring substrate 8 is made of ceramics, and the first dielectric layer 1a and the second dielectric layer 1b are integrally manufactured by simultaneous firing, the first dielectric layer 1a The metal paste for the signal line conductor 2, the first ground conductor 3, the bias terminal electrode 5, and the resistor paste for the resistor 4 are formed on the upper surface of the ceramic green sheet, and the second ground conductor 3a is disposed on the lower surface. The metal paste is printed and applied by a coating means such as a screen printing method so as to be insulated from the through conductors 6a, and the bias conductor 6 is formed on the lower surface of the ceramic green sheet to be the second dielectric layer 1b. If a metal paste is printed and applied, and a ceramic green sheet to be the first dielectric layer 1a and a ceramic green sheet to be the second dielectric layer 1b are laminated, a generated shape is produced. There. The metal paste for the second ground conductor 3a may be applied by printing on the upper surface of the ceramic green sheet that will be the second dielectric layer 1b. When the connecting conductor 3b is a through conductor, the connecting conductor 3b can be formed by forming a through hole in the ceramic green sheet to be the first dielectric layer 1a and filling the through hole with a metal paste. Similarly, the through conductor 6a may be filled with a metal paste by forming a through hole in the ceramic green sheet serving as the first dielectric layer 1a and the ceramic green sheet serving as the second dielectric layer 1b. In the case where the connection conductor 3b is a side conductor, a metal paste may be printed and applied to the side surface after producing the generated shape. The metal paste is prepared by adding and mixing an appropriate organic binder or solvent to the metal powder. For example, if the first dielectric layer 1a and the second dielectric layer 1b are made of an alumina ceramic, tungsten (W), molybdenum (Mo), manganese (Mn), or the like is used as the metal powder. If the first dielectric layer 1a and the second dielectric layer 1b are made of glass ceramics, copper (Cu), silver (Ag), palladium (Pd), an Ag—Pd alloy, or the like is used. The signal line conductor 2, the first ground conductor 3, the resistor 4, the bias terminal electrode 5, the bias conductor 6, and the side conductor (connection conductor 3b) on the outer surface of the dielectric substrate 1 are obtained by simultaneous firing with the ceramic green sheet. Instead of forming the dielectric substrate 1 having the internal second ground conductor 3a, the through conductor 6a, and the through conductor as the connection conductor 3b formed thereon, the dielectric substrate 1 may be formed by a thin film forming method such as a vapor deposition method. Good. In particular, the resistor 4 is preferably formed by a thin film forming method because the terminal resistance value can be accurately adjusted to a desired value.

配線基板8の誘電体基板1が別々に作製したセラミックスから成る第1の誘電体層1aと第2の誘電体層1bとを接合したものである場合は、信号線路導体2,第1の接地導体3,第2の接地導体3a,バイアス端子電極5は、これらの導体用の金属ペーストを、第1の誘電体層1aとなるセラミックグリーンシートまたは焼成後の第1の誘電体層1aにスクリーン印刷法等の塗布手段により印刷塗布し、焼成することによって第1の誘電体層1aに形成することができる。この第1の誘電体層1aと、同様にしてバイアス導体6を形成した第2の誘電体層1bとを積層して接合することによって形成することができる。第2の接地導体3aは第2の誘電体層1bとなるセラミックグリーンシートまたは焼成後の第2の誘電体層1bの上面に、あるいは第1の誘電体層1aの下面と第2の誘電体層1bの上面の両方に形成してもよい。貫通導体6a、貫通導体である接続導体3bは、グリーンシートに貫通孔を形成して貫通孔に金属ペーストを充填しておくことにより、あるいは焼成後の誘電体層1a,1bに形成した貫通孔に金属ペーストを充填して焼成することにより形成することができる。また、この場合も信号線路導体2,第1の接地導体3,第2の接地導体3a,抵抗体4,バイアス端子電極5,バイアス導体6は、内部に貫通導体6aおよび接続導体3である貫通導体が形成された第1の誘電体層1aおよび第2の誘電体層1bを作製した後に、蒸着法等の薄膜形成法にて形成してもよい。接続導体3bが側面導体である場合は、第1の誘電体層1aと第2の誘電体層1bとを積層して接合した後に薄膜形成法により形成すればよい。第1の誘電体層1aと第2の誘電体層1bとを接合するには、それぞれに形成された貫通導体6a同士をはんだや導電性接着剤等の導電性接合材で接続した後に、周囲をエポキシ樹脂等の絶縁性樹脂で接合したり、異方性導電樹脂により接着したりすればよい。第2の接地導体3aを第1の誘電体層1aの下面と第2の誘電体層1bの上面の両方に形成した場合は、第2の接地導体3a同士をはんだや導電性接着剤等の導電性接合材で接続することができる。   When the dielectric substrate 1 of the wiring board 8 is formed by joining the first dielectric layer 1a and the second dielectric layer 1b made of ceramics separately produced, the signal line conductor 2, the first grounding The conductor 3, the second ground conductor 3a, and the bias terminal electrode 5 are formed by screening a metal paste for these conductors on the ceramic green sheet to be the first dielectric layer 1a or the fired first dielectric layer 1a. The first dielectric layer 1a can be formed by printing and coating by a coating means such as a printing method and baking. The first dielectric layer 1a can be formed by laminating and bonding the second dielectric layer 1b having the bias conductor 6 formed in the same manner. The second ground conductor 3a is formed on the ceramic green sheet to be the second dielectric layer 1b or on the upper surface of the fired second dielectric layer 1b, or on the lower surface of the first dielectric layer 1a and the second dielectric layer. You may form in both the upper surfaces of the layer 1b. The through conductor 6a and the connecting conductor 3b which is a through conductor are formed by forming a through hole in a green sheet and filling the through hole with a metal paste, or through holes formed in the dielectric layers 1a and 1b after firing. It can be formed by filling and baking a metal paste. Also in this case, the signal line conductor 2, the first ground conductor 3, the second ground conductor 3 a, the resistor 4, the bias terminal electrode 5, and the bias conductor 6 pass through the through conductor 6 a and the connection conductor 3 inside. After the first dielectric layer 1a and the second dielectric layer 1b on which the conductor is formed may be fabricated, the first dielectric layer 1a and the second dielectric layer 1b may be formed by a thin film forming method such as a vapor deposition method. In the case where the connection conductor 3b is a side conductor, the first dielectric layer 1a and the second dielectric layer 1b may be stacked and bonded together and then formed by a thin film forming method. In order to join the first dielectric layer 1a and the second dielectric layer 1b, the through conductors 6a formed on the first dielectric layer 1a and the second dielectric layer 1b are connected by a conductive bonding material such as solder or conductive adhesive, May be bonded with an insulating resin such as an epoxy resin, or may be bonded with an anisotropic conductive resin. When the second ground conductor 3a is formed on both the lower surface of the first dielectric layer 1a and the upper surface of the second dielectric layer 1b, the second ground conductors 3a are made of solder, conductive adhesive, or the like. It can be connected with a conductive bonding material.

配線基板8の誘電体基板1がセラミックスから成る第1の誘電体層1aと絶縁性の樹脂から成る第2の誘電体層1bとが積層されたものである場合は、上記と同様にして作製された、信号線路導体2,第1の接地導体3,第2の接地導体3a,抵抗体4,バイアス端子電極5,貫通導体6aおよび接続導体3bが形成された第1の誘電体層1aの上に、上述したような絶縁性樹脂から成る誘電体層1bを形成し、第1の誘電体層1aの貫通導体6aに接続するように、第2の誘電体層1bにも貫通導体6aを形成し、さらにその上に薄膜形成法によりバイアス導体6を形成する。   When the dielectric substrate 1 of the wiring substrate 8 is formed by laminating the first dielectric layer 1a made of ceramics and the second dielectric layer 1b made of insulating resin, it is manufactured in the same manner as described above. Of the first dielectric layer 1a formed with the signal line conductor 2, the first ground conductor 3, the second ground conductor 3a, the resistor 4, the bias terminal electrode 5, the through conductor 6a, and the connection conductor 3b. A dielectric layer 1b made of an insulating resin as described above is formed on the second dielectric layer 1b so that the through conductor 6a is connected to the through conductor 6a of the first dielectric layer 1a. Then, a bias conductor 6 is formed thereon by a thin film forming method.

セラミックスから成る第1の誘電体層1aの上に絶縁性樹脂から成る第2の誘電体層1bを形成するには、例えば、絶縁性樹脂がポリイミド樹脂から成る場合には、ワニス状のポリイミド前駆体を第1の誘電体層1aの上面にスピンコート法,ダイコート法,カーテンコート法,印刷法等の塗布法により塗布し、しかる後、400℃程度の熱で硬化させてポリイミド化させることによって、10μm〜100μm程度の厚みに形成する。あるいは、上記絶縁性樹脂から成る10μm〜100μm程度のシートの下面に、シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂,エポキシ樹脂等の樹脂接着剤を乾燥厚みで5μm〜20μm程度にドクターブレード法等の塗布法にて塗布して乾燥させることで接着剤層を形成し、これを第1の誘電体層1aの上に重ねて加熱プレスすることで形成する。塗布・硬化や加熱プレスを繰り返すことにより10μm〜50μmの絶縁性樹脂層を複数層積層して、上記の厚みの第2の誘電体層1bとしてもよい。フィルムの樹脂を用いる方法は、複数のフィルムを一括してプレスすることが可能であり、1層毎に塗布および硬化を行なう必要がないので、製造工程を短くすることができる。   In order to form the second dielectric layer 1b made of insulating resin on the first dielectric layer 1a made of ceramic, for example, when the insulating resin is made of polyimide resin, a varnish-like polyimide precursor is formed. The body is applied to the upper surface of the first dielectric layer 1a by a coating method such as a spin coating method, a die coating method, a curtain coating method, or a printing method, and then cured by heat at about 400 ° C. to be converted into a polyimide. And a thickness of about 10 μm to 100 μm. Alternatively, a resin adhesive such as a siloxane-modified polyamideimide resin, a siloxane-modified polyimide resin, a polyimide resin, a bismaleimide triazine resin, or an epoxy resin is dried on the lower surface of a sheet of about 10 μm to 100 μm made of the insulating resin. The adhesive layer is formed by applying and drying to about 20 μm by a doctor blade method or the like, and this is formed by being heated and pressed on the first dielectric layer 1a. A plurality of insulating resin layers having a thickness of 10 μm to 50 μm may be laminated by repeating coating / curing and heating press to form the second dielectric layer 1b having the above thickness. In the method using a resin for a film, a plurality of films can be pressed at once, and it is not necessary to apply and cure for each layer, so that the manufacturing process can be shortened.

第2の誘電体層1bに貫通導体6aを形成する場合は、例えば、直径20μm〜100μmの貫通孔を形成して貫通孔内に導体を形成することで貫通導体6aを形成する。貫通孔の形成方法は、まず絶縁性樹脂層上に開口を有するレジスト膜を形成するとともにこのレジスト膜の開口に位置する絶縁性樹脂層をエッチングすることによって、あるいはレーザを使い直接絶縁性樹脂層の一部を除去することによって形成される。このときのレーザはエキシマレーザ,COレーザ等を用いることができるが、貫通孔の内壁の形状を垂直に近く調整でき、さらに貫通孔の内壁面を滑らかに加工できる紫外線レーザで形成しておくのが望ましい。あるいは、ワニス状の樹脂を塗布する方法の場合であれば、感光性の樹脂を用いて、例えば露光により貫通孔が形成される部分以外を硬化させて、貫通孔が形成される部分の樹脂をエッチングにより除去することにより貫通孔を形成してもよい。貫通孔内に導体を形成するには、例えば、銅等の金属粉末と樹脂を主成分とする導体ペーストを絶縁性樹脂層の貫通孔に充填しておくことにより貫通孔が導体により充填されたものが形成される。あるいは、貫通孔の底面に位置する第1の誘電体層に形成された貫通導体が露出した面および貫通孔の内面に薄膜形成法により導体層を形成し、その上にめっき法により銅(Cu),金(Au),ニッケル(Ni)等の電気抵抗の小さい金属から成るめっき皮膜を形成してもよい。このめっき皮膜の厚みを厚くすると、貫通孔が導体により充填されたものとすることができる。 When the through conductor 6a is formed in the second dielectric layer 1b, for example, the through conductor 6a is formed by forming a through hole having a diameter of 20 μm to 100 μm and forming a conductor in the through hole. The through hole is formed by first forming a resist film having an opening on the insulating resin layer and etching the insulating resin layer located in the opening of the resist film, or directly using the laser. It is formed by removing a part of. As the laser at this time, an excimer laser, a CO 2 laser, or the like can be used. However, the shape of the inner wall of the through hole can be adjusted almost vertically, and the inner wall surface of the through hole can be formed with an ultraviolet laser that can be processed smoothly. Is desirable. Alternatively, in the case of a method of applying a varnish-like resin, a photosensitive resin is used, for example, a portion other than a portion where a through-hole is formed by exposure is cured, and a resin in a portion where the through-hole is formed is obtained. The through hole may be formed by removing by etching. In order to form a conductor in the through hole, for example, the through hole of the insulating resin layer is filled with a conductor paste mainly composed of a metal powder such as copper and a resin, thereby filling the through hole with the conductor. Things are formed. Alternatively, a conductor layer is formed on the exposed surface of the first dielectric layer located on the bottom surface of the through hole and the inner surface of the through hole by a thin film formation method, and copper (Cu ), Gold (Au), nickel (Ni) or the like, a plating film made of a metal having a small electric resistance may be formed. When the thickness of the plating film is increased, the through hole can be filled with a conductor.

信号線路導体2,第1の接地導体3,第2の接地導体3a,バイアス端子電極5,バイアス導体6を薄膜形成法を用いて形成する場合は、窒化タンタル(TaN),ニッケル−クロム(Ni−Cr)合金,チタン(Ti)等から成る密着金属層の上に、ニッケル(Ni),ニッケル−クロム(Ni−Cr)合金,パラジウム(Pd),白金(Pt)等から成る拡散防止層を介して、銅(Cu),金(Au),ニッケル(Ni)等の電気抵抗の小さい金属から成る主導体層を形成する。薄膜形成法で信号線路導体2等の配線を貫通導体6aおよび接続導体3bの貫通導体の上に形成する場合は、貫通導体6aおよび接続導体3bの貫通導体が誘電体基板1の表面から露出する部分には、ニッケル(Ni)や金(Au)等の表面保護層を形成しておくことが好ましい。 When the signal line conductor 2, the first ground conductor 3, the second ground conductor 3 a, the bias terminal electrode 5, and the bias conductor 6 are formed using a thin film forming method, tantalum nitride (Ta 2 N), nickel-chromium Diffusion prevention made of nickel (Ni), nickel-chromium (Ni-Cr) alloy, palladium (Pd), platinum (Pt), etc. on an adhesion metal layer made of (Ni-Cr) alloy, titanium (Ti), etc. A main conductor layer made of a metal having a low electric resistance such as copper (Cu), gold (Au), nickel (Ni) is formed through the layer. When wiring such as the signal line conductor 2 is formed on the through conductors 6a and the connecting conductors 3b by a thin film forming method, the through conductors 6a and the connecting conductors 3b are exposed from the surface of the dielectric substrate 1. It is preferable to form a surface protective layer such as nickel (Ni) or gold (Au) on the part.

抵抗体4の終端抵抗値は、伝送される高周波信号の周波数や信号線路導体2の特性インピーダンスに応じて、適当な材質を選択し、その厚みや幅および形状を適宜設定して所望の値に設定される。   The terminating resistance value of the resistor 4 is set to a desired value by selecting an appropriate material according to the frequency of the transmitted high-frequency signal and the characteristic impedance of the signal line conductor 2 and appropriately setting its thickness, width and shape. Is set.

抵抗体4は、所定の抵抗値が得られるものであれば特に制限はなく、薄膜形成法により抵抗体4を形成する場合は、例えば窒化タンタル(TaN),ニクロム(Ni−Cr合金)等の薄膜を用いて形成する。また、抵抗体ペーストを印刷塗布して焼成することにより形成する場合は、RuO等を主成分とする厚膜を用いて形成する。抵抗体ペーストは、主にガラス組成物、導電性材料、抵抗値および温度特性の調整等を目的とした金属酸化物等の添加物からなり、これらが有機ビヒクルと混合されてなるものである。ガラス組成物は、例えばCaO,B,SiOおよびMnOを含むCa−B−Si−Mn−O系の鉛を含まないガラス組成が挙げられる。導電性材料としては、RuO等のルテニウム酸化物や、Ag−Pd合金,Ag−Pt合金,TaN,WC,LaB,MoSiO,TaSiOおよび金属(Ag,Au,Pt,Pd,Cu,Ni,W,Mo等)が挙げられる。金属酸化物等の添加物としては、例えばV,CuO,ZnO,CoO,MnO,Mnが挙げられる。 The resistor 4 is not particularly limited as long as a predetermined resistance value can be obtained. When the resistor 4 is formed by a thin film forming method, for example, tantalum nitride (Ta 2 N), nichrome (Ni—Cr alloy). It forms using thin films, such as. In addition, when the resistor paste is formed by printing and baking, a thick film mainly composed of RuO 2 or the like is used. The resistor paste is mainly composed of an additive such as a glass composition, a conductive material, a resistance value and a metal oxide for the purpose of adjusting temperature characteristics, etc., and these are mixed with an organic vehicle. Examples of the glass composition include a Ca—B—Si—Mn—O based glass composition containing CaO, B 2 O 3 , SiO 2 and MnO. As the conductive material, and ruthenium oxide RuO 2, etc., Ag-Pd alloy, Ag-Pt alloy, TaN, WC, LaB 6, MoSiO 2, TaSiO 2 and metal (Ag, Au, Pt, Pd , Cu, Ni, W, Mo, etc.). Examples of additives such as metal oxides include V 2 O 5 , CuO, ZnO, CoO, MnO 2 , and Mn 3 O 4 .

電波吸収体7は、信号線路導体2で伝送する周波数の電波を吸収できるものであれば特に制限は無く、磁性損失を利用する磁性電波吸収体、抵抗損失を利用する導電性電波吸収体、誘電損失を利用する誘電性電波吸収体を利用することができる。また、これらを組み合わせたものであってもかまわない。   The radio wave absorber 7 is not particularly limited as long as it can absorb a radio wave having a frequency transmitted by the signal line conductor 2. A magnetic radio wave absorber using magnetic loss, a conductive radio wave absorber using resistance loss, a dielectric A dielectric wave absorber that uses loss can be used. A combination of these may also be used.

磁性電波吸収体は、周波数が高くなると電流によって磁性体に発生する磁界が遅れることにより、電流を打ち消す働きをする磁気損失によって電波吸収作用が現れるものである。磁性電波吸収体としては、例えば、焼結フェライト,軟磁性金属,鉄カルボニル等があり、これらは電磁波を熱エネルギーに変換して吸収する。   In the magnetic wave absorber, when the frequency is increased, the magnetic field generated in the magnetic body is delayed by the current, and the electromagnetic wave absorbing action appears due to the magnetic loss that works to cancel the current. Examples of magnetic wave absorbers include sintered ferrite, soft magnetic metal, and iron carbonyl, which convert electromagnetic waves into thermal energy and absorb them.

誘電性電波吸収体は、直流電流はほとんど通さないが、高周波領域では静電容量に電流が流れるため、その高周波電流が流れようとするのに対し、誘電体損失により電波吸収作用が現れるものである。誘電性電波吸収体としては、シリコーンゴム等の樹脂を基材として、カーボンなどの導電性材料を含有させたものがある。   Dielectric wave absorbers pass almost no direct current, but current flows through the capacitance in the high-frequency region, so that the high-frequency current tends to flow. is there. Examples of the dielectric wave absorber include a resin such as silicone rubber as a base material and a conductive material such as carbon.

導電性電波吸収体は、誘電損失タイプに含有させた導電性材料が絶縁体中に独立して分散しているのに対し、抵抗を持つ程度に接続して分散されているものであり、電波が流れようとするのに対し、抵抗により電波吸収作用を行なうものである。   Conductive electromagnetic wave absorbers are those in which the conductive material contained in the dielectric loss type is dispersed and connected to the extent that it has resistance, whereas the conductive material is dispersed independently in the insulator. The electric wave is absorbed by the resistance.

電波吸収体7が焼結フェライトから成る場合であれば、例えば、以下のようにして作製される。まず、50mol%以上のFeとNiOとを含む原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法等でシート状となすことによってフェライトグリーンシートを得る。このときに焼結性確保のため、平均粒径1μm以下のFe原料粉末やNiO原料粉末を用いることが好ましい。そして、フェライトグリーンシートに適当な打ち抜き加工を施すことによって所定の形状に成形するとともに、必要に応じて複数枚積層して生成形体を作製し、これを1200〜1400℃で焼成することで作製することができる。 If the radio wave absorber 7 is made of sintered ferrite, for example, it is manufactured as follows. First, an appropriate organic binder, a plasticizer, a dispersant, a solvent, and the like are added to and mixed with a raw material powder containing 50 mol% or more of Fe 2 O 3 and NiO to form a slurry. A ferrite green sheet is obtained by making this into a sheet by a conventionally known doctor blade method or the like. At this time, in order to ensure sinterability, it is preferable to use an Fe 2 O 3 raw material powder or an NiO raw material powder having an average particle size of 1 μm or less. Then, the ferrite green sheet is formed into a predetermined shape by performing an appropriate punching process, and if necessary, a plurality of sheets are laminated to produce a generated shape, which is fired at 1200 to 1400 ° C. be able to.

このようにして作製した焼結フェライトから成る電波吸収体7は、信号線路導体2,第1の接地導体3,第2の接地導体3a、接続導体3b,バイアス端子電極5,バイアス導体6等が形成された誘電体基板1に接合すればよい。エポキシ樹脂から成る接着剤や異方性導電樹脂を用いて接着してもよいし、バイアス導体6の形状に対応した金属層を形成しておき、この金属層と誘電体基板1のバイアス導体6とをはんだ等で接合してもよい。電波吸収体7を誘電体基板1とバイアス導体6との間に配置する場合は、貫通導体6aを形成した電波吸収体7をバイアス導体6以外が形成された誘電体基板1上に貫通導体6a同士を接続しつつ接合すればよい。バイアス導体6は誘電体基板1と電波吸収体7とを接合した後あるいは接合する前に電波吸収体7上に形成すればよい。貫通導体6a同士を接続しつつ誘電体基板1と電波吸収体7とを接合するには、それぞれに形成された貫通導体6a同士をはんだや導電性接着剤等の導電性接合材で接続した後に、周囲をエポキシ樹脂等の絶縁性樹脂で接合したり、異方性導電樹脂により接着したりすればよい。   The radio wave absorber 7 made of sintered ferrite thus produced has a signal line conductor 2, a first ground conductor 3, a second ground conductor 3a, a connection conductor 3b, a bias terminal electrode 5, a bias conductor 6, and the like. What is necessary is just to join to the formed dielectric substrate 1. Adhesion made of epoxy resin or anisotropic conductive resin may be used, or a metal layer corresponding to the shape of the bias conductor 6 is formed, and this metal layer and the bias conductor 6 of the dielectric substrate 1 are formed. And may be joined with solder or the like. When the radio wave absorber 7 is disposed between the dielectric substrate 1 and the bias conductor 6, the radio wave absorber 7 having the through conductor 6 a is formed on the dielectric substrate 1 on which the other than the bias conductor 6 is formed. What is necessary is just to join, connecting each other. The bias conductor 6 may be formed on the radio wave absorber 7 after bonding the dielectric substrate 1 and the radio wave absorber 7 or before bonding. In order to join the dielectric substrate 1 and the radio wave absorber 7 while connecting the through conductors 6a to each other, after connecting the through conductors 6a formed to each other with a conductive bonding material such as solder or a conductive adhesive. The periphery may be bonded with an insulating resin such as an epoxy resin or bonded with an anisotropic conductive resin.

焼結フェライトから成る電波吸収体7と誘電体基板1とを同時焼成により作製することもできる。例えば、上記フェライト原料粉末は、0.1μm以下のものを用いると900℃程度まで焼結温度を低下させることが可能になるので、誘電体基板1となる同程度の焼成温度のガラスセラミックグリーンシートを用いた生成形体上に、フェライトグリーンシートを積層すればよい。焼成後のフェライトから成る電波吸収体7と同程度の熱膨張係数を持つガラスセラミックスを誘電体基板1の誘電体層として用いると、誘電体基板1と電波吸収体7とを同時焼成しても反りの小さい基板を得ることができる。上記組成のフェライトであれば熱膨張係数は10×10−6/℃程度である。フェライトグリーンシートを積層する替わりに、原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して作製したフェライトペーストを印刷塗布してもよい。フェライトペーストを用いる場合であれば、焼成後の誘電体基板1の上に塗布して焼成することにより形成してもよい。フェライトペーストを用いて電波吸収体7を形成すると、図1、図2、図4および図7に示す例のように、電波吸収体7がバイアス導体6を覆うように形成される。 The radio wave absorber 7 made of sintered ferrite and the dielectric substrate 1 can be produced by simultaneous firing. For example, if the ferrite raw material powder is 0.1 μm or less, the sintering temperature can be lowered to about 900 ° C. Therefore, a glass ceramic green sheet having the same firing temperature as the dielectric substrate 1 is used. A ferrite green sheet may be laminated on the generated shaped body used. When glass ceramics having a thermal expansion coefficient comparable to that of the radio wave absorber 7 made of sintered ferrite is used as the dielectric layer of the dielectric substrate 1, the dielectric substrate 1 and the radio wave absorber 7 can be fired simultaneously. A substrate with small warpage can be obtained. If the ferrite has the above composition, the thermal expansion coefficient is about 10 × 10 −6 / ° C. Instead of laminating the ferrite green sheets, a ferrite paste prepared by adding and mixing an appropriate organic binder, plasticizer, dispersant, solvent, etc. to the raw material powder may be printed and applied. If a ferrite paste is used, it may be formed by applying and firing on the fired dielectric substrate 1. When the radio wave absorber 7 is formed using the ferrite paste, the radio wave absorber 7 is formed so as to cover the bias conductor 6 as in the examples shown in FIGS. 1, 2, 4, and 7.

また、例えば、シリコーンゴム原料100重量部に対して、カルボニル鉄の粉末300〜1500重量部と、有機溶媒および必要に応じて、膨張性黒鉛,各種加硫剤,加硫助剤,加硫促進助剤,軟化剤,老化防止剤,可塑剤,離型剤,硬化剤,発泡剤,着色剤等の添加剤とを添加混練し、乾燥させることにより電波吸収体7を作製することもできる。シート状に成形して適当な寸法にしたものを信号線路導体2等が形成された誘電体基板1に貼り付けてもよいし、乾燥前の混練物を信号線路導体2等の配線が形成された誘電体基板1上に印刷塗布した後に乾燥させてもよい。バイアス導体6以外が形成された誘電体基板1上に貼り付けたり、印刷塗布したりすることにより電波吸収体7を形成した後に、バイアス導体6を薄膜形成法等で形成してもよい。   For example, for 100 parts by weight of the silicone rubber raw material, 300 to 1500 parts by weight of carbonyl iron powder, an organic solvent, and if necessary, expansive graphite, various vulcanizing agents, vulcanizing aids, vulcanization acceleration The radio wave absorber 7 can also be produced by adding and kneading additives such as an auxiliary agent, a softening agent, an anti-aging agent, a plasticizer, a release agent, a curing agent, a foaming agent, and a coloring agent, and drying. A sheet formed into an appropriate size may be attached to the dielectric substrate 1 on which the signal line conductor 2 or the like is formed, or the kneaded product before drying is formed with wiring such as the signal line conductor 2 or the like. Alternatively, the dielectric substrate 1 may be printed and applied and then dried. The bias conductor 6 may be formed by a thin film formation method or the like after the radio wave absorber 7 is formed by pasting on the dielectric substrate 1 on which the other than the bias conductor 6 is formed, or by printing and applying.

配線基板8は、例えば、比誘電率が9.5の酸化アルミニウム質焼結体から成り、厚みが0.2mmである第1の誘電体層1aを用いた場合であれば、信号線路導体2の幅を0.1mmとし、厚みを0.002mmとして、その両側に0.053mmの間隔を設けて同じ厚みで第1の誘電体層1aの上面の外周縁まで第1の接地導体3を形成し、第1の誘電体層1aの下面の全体に第2の接地導体3aを形成して接続導体3bにより接続することにより、信号線路導体2を50Ωにインピーダンス整合させたコプレーナ線路とすることができる。インピーダンスは第1の誘電体層1aだけで決まるので、この下面に、例えば、任意の厚みで比誘電率が3.4のポリイミド樹脂から成る第2の誘電体層1bを形成することにより、50Ωにインピーダンスを整合させた誘電体基板1とすることができる。また、終端抵抗である抵抗体4は抵抗値が50Ωになるように形成する。例えば抵抗体4を薄膜で形成する場合であれば、窒化タンタル(TaN)薄膜の幅を0.1mmとし、長さを0.1mmとし、厚みを約0.1μmとすることで、抵抗体4の抵抗値が約50Ωとなる。必要に応じて、形成した抵抗体4の一部をレーザ加工により除去することで抵抗値をさらに精度良く調整すればよい。外寸が8mm×6mmである上記の誘電体基板1に、図1に示す例のような形状で、長さが6mmと8mmのバイアス導体6を形成した場合には、例えばFeを約95重量%およびNiOを約3.5重量%含有するフェライト焼結体から成り、誘電率が26であり、誘電損失が0.31である電波吸収体7を、誘電体基板1と同じ8mm×6mmとして厚みを1mmに形成し、図1に示す例のように、誘電体層1bの下面とバイアス導体6の下面に絶縁性接着剤で貼り付け、配線基板8の信号線路2の反射損失をネットワークアラナイザを用いて、40GHzまで測定すると、電波吸収体7がない場合の反射損失の最大値が−11dBであるのに対して、反射損失の最大値が−17dBと良好な結果が得られた。 For example, when the first dielectric layer 1a made of an aluminum oxide sintered body having a relative dielectric constant of 9.5 and having a thickness of 0.2 mm is used as the wiring substrate 8, the width of the signal line conductor 2 is increased. The first grounding conductor 3 is formed to the outer peripheral edge of the upper surface of the first dielectric layer 1a with the same thickness, with a thickness of 0.002 mm and a gap of 0.053 mm on both sides. By forming the second ground conductor 3a on the entire lower surface of the body layer 1a and connecting it with the connection conductor 3b, the signal line conductor 2 can be a coplanar line whose impedance is matched to 50Ω. Since the impedance is determined only by the first dielectric layer 1a, the impedance is reduced to 50Ω by forming, for example, the second dielectric layer 1b made of polyimide resin having an arbitrary thickness and a relative dielectric constant of 3.4 on the lower surface. The dielectric substrate 1 can be matched. Further, the resistor 4 which is a terminal resistor is formed so that the resistance value becomes 50Ω. For example, when the resistor 4 is formed as a thin film, the width of the tantalum nitride (Ta 2 N) thin film is set to 0.1 mm, the length is set to 0.1 mm, and the thickness is set to about 0.1 μm. Resistance value is about 50Ω. If necessary, the resistance value may be adjusted with higher accuracy by removing a part of the formed resistor 4 by laser processing. In the case where the bias conductor 6 having a length of 6 mm and 8 mm is formed on the dielectric substrate 1 having an outer dimension of 8 mm × 6 mm and having a shape as shown in FIG. 1, for example, Fe 2 O 3 is used. The electromagnetic wave absorber 7 made of a ferrite sintered body containing about 95% by weight and NiO about 3.5% by weight, having a dielectric constant of 26 and a dielectric loss of 0.31, is set to 8 mm × 6 mm, which is the same as the dielectric substrate 1. 1 mm, and affixed to the lower surface of the dielectric layer 1b and the lower surface of the bias conductor 6 with an insulating adhesive, as shown in FIG. When measuring up to 40 GHz, the maximum value of the reflection loss without the radio wave absorber 7 is −11 dB, whereas the maximum value of the reflection loss is −17 dB.

また、バイアス導体6に信号線路導体2の高周波信号が漏れないように、コンデンサを抵抗体4と信号線路導体2との間に配置してもよい。このコンデンサは、バイアス導体6に流れる電流は直流であるので、その電流をカットして終端抵抗(抵抗体4)に流れ込むことを防ぐ働きをする。   Further, a capacitor may be disposed between the resistor 4 and the signal line conductor 2 so that the high-frequency signal of the signal line conductor 2 does not leak into the bias conductor 6. Since the current flowing through the bias conductor 6 is a direct current, the capacitor functions to prevent the current from being cut and flowing into the terminating resistor (resistor 4).

図8(a)は本発明の半導体装置の実施の形態の一例を示す平面図であり、図8(b)は図8(a)のA−A線における断面図である。図9〜図11は、図8と同様に、それぞれ、(a)は本発明の半導体装置の実施の形態の他の例を示す平面図であり、(b)は(a)のA−A線における断面図である。これらの図において、8aはスペーサ、9は基体、9aは搭載部、9bは凹部、9cは貫通孔、9dは基体固定孔、10は枠体、10aは固定孔、11はバイアス端子、12は半導体素子、13は蓋体、14は信号端子、15は封止材、16は中継基板、17はボンディングワイヤである。なお、これらの図のうち平面図は、蓋体13を外した状態を示している。   FIG. 8A is a plan view showing an example of an embodiment of the semiconductor device of the present invention, and FIG. 8B is a cross-sectional view taken along the line AA in FIG. 9 to 11 are respectively plan views showing another example of the embodiment of the semiconductor device according to the present invention, and FIG. 9B to FIG. It is sectional drawing in a line. In these drawings, 8a is a spacer, 9 is a base, 9a is a mounting portion, 9b is a recess, 9c is a through hole, 9d is a base fixing hole, 10 is a frame, 10a is a fixing hole, 11 is a bias terminal, and 12 is A semiconductor element, 13 is a lid, 14 is a signal terminal, 15 is a sealing material, 16 is a relay substrate, and 17 is a bonding wire. In these drawings, the plan view shows a state in which the lid 13 is removed.

本発明の半導体素子収納用パッケージは、主として基体9と、基体9の上面に接合された枠体10と、枠体10内の基体9の上面に搭載された配線基板8と、配線基板8のバイアス端子電極5に電気的に接続されたバイアス端子11とで構成され、この半導体素子収納用パッケージに半導体素子12を搭載して配線基板8の信号線路導体2および第1の接地導体3に電気的に接続し、蓋体13を枠体10の上面に接合することにより封止して、本発明の半導体装置が構成される。   The package for housing a semiconductor element of the present invention mainly includes a base body 9, a frame body 10 bonded to the upper surface of the base body 9, a wiring board 8 mounted on the upper surface of the base body 9 in the frame body 10, and the wiring board 8. The bias terminal 11 is electrically connected to the bias terminal electrode 5. The semiconductor element 12 is mounted on the package for housing the semiconductor element, and the signal line conductor 2 and the first ground conductor 3 of the wiring board 8 are electrically connected. Are connected to each other and sealed by joining the lid 13 to the upper surface of the frame 10 to constitute the semiconductor device of the present invention.

本発明の半導体素子収納用パッケージは、上面に配線基板8および半導体素子12を搭載する搭載部9aを有する基体9と、基体9の上面に接合された搭載部9aを取り囲む枠体10と、搭載部9aに搭載された上記構成のいずれかの本発明の配線基板8と、配線基板8のバイアス端子電極5に電気的に接続されたバイアス端子11とを具備することを特徴とするものである。このような構成としたことから、半導体素子12に配線基板8の信号線路導体2を介してバイアス電圧を供給することができるとともに、本発明の配線基板8により良好な終端特性が得られるので、高周波においても半導体素子12が安定に動作する半導体装置を提供することができる。   The semiconductor element storage package of the present invention includes a base body 9 having a mounting portion 9a for mounting the wiring substrate 8 and the semiconductor element 12 on the upper surface, a frame body 10 surrounding the mounting portion 9a joined to the upper surface of the base body 9, and mounting. The wiring board 8 according to the present invention having any one of the above-described configurations mounted on the portion 9a and the bias terminal 11 electrically connected to the bias terminal electrode 5 of the wiring board 8 are provided. . With such a configuration, a bias voltage can be supplied to the semiconductor element 12 via the signal line conductor 2 of the wiring board 8, and good termination characteristics can be obtained by the wiring board 8 of the present invention. A semiconductor device in which the semiconductor element 12 operates stably even at high frequencies can be provided.

また、本発明の半導体素子収納用パッケージは、上記構成において、図8に示す例のように、基体9が金属から成るとともに搭載部9aに凹部9bを有し、上記構成のいずれかの本発明の本発明の配線基板8が、バイアス導体6が凹部9b内で基体9と電気的に絶縁されるように凹部9bをまたいで搭載されていることが好ましい。このような構成としたときには、半導体素子12を金属から成る基体9に搭載することで半導体素子12に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、本発明の配線基板8により良好な終端特性が得られるので、配線基板8を金属から成る基体9に搭載することで信号線路導体2に不要な反射等が発生してインピーダンスが変化することが抑えられ、20GHz以上の高周波信号においても伝達特性が向上して良好な終端特性を得ることができ、搭載する半導体素子12を高周波でも正常に動作させることができるようになる。   Further, the semiconductor element storage package according to the present invention has the above-described configuration, as shown in the example shown in FIG. 8, in which the base 9 is made of metal and the mounting portion 9a has the recess 9b. The wiring board 8 of the present invention is preferably mounted across the recess 9b so that the bias conductor 6 is electrically insulated from the base body 9 in the recess 9b. In such a configuration, by mounting the semiconductor element 12 on the base body 9 made of metal, heat generated in the semiconductor element 12 can be released well, and noise from the outside can be shielded. Since good termination characteristics can be obtained by the wiring board 8 of the present invention, mounting the wiring board 8 on the base 9 made of metal may cause unnecessary reflection or the like in the signal line conductor 2 and change the impedance. The transmission characteristics are improved even in a high-frequency signal of 20 GHz or more, and a good termination characteristic can be obtained, and the mounted semiconductor element 12 can be normally operated even at a high frequency.

また、本発明の半導体素子収納用パッケージは、上記構成において、図9に示す例のように、基体9が金属から成るとともに搭載部9aに上面から下面にかけて貫通する貫通孔9cを有し、上記構成のいずれかの本発明の本発明の配線基板8は、バイアス導体6が貫通孔9c内で基体9と電気的に絶縁されて貫通孔9cを塞ぐように基体9の上面に搭載されていることが好ましい。このような構成としたときには、半導体素子12を金属から成る基体9に搭載することで半導体素子12に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、本発明の配線基板により良好な終端特性が得られるので、配線基板8を金属から成る基体9に搭載することで信号線路導体2に不要な反射等が発生してインピーダンスが変化することが抑えられ、20GHz以上の高周波信号においても、より伝達特性が向上して良好な終端特性を得ることができ、搭載する半導体素子12を高周波でも正常に動作させることができるようになる。   Further, the package for housing a semiconductor element of the present invention has a through hole 9c that penetrates from the upper surface to the lower surface in the mounting portion 9a, as shown in the example shown in FIG. The wiring board 8 of the present invention having any one of the configurations is mounted on the upper surface of the base 9 so that the bias conductor 6 is electrically insulated from the base 9 in the through hole 9c and closes the through hole 9c. It is preferable. In such a configuration, by mounting the semiconductor element 12 on the base body 9 made of metal, heat generated in the semiconductor element 12 can be released well, and noise from the outside can be shielded. Since good termination characteristics can be obtained by the wiring board of the present invention, mounting the wiring board 8 on the base body 9 made of metal suppresses the occurrence of unnecessary reflection or the like in the signal line conductor 2 to change the impedance. Therefore, even with a high frequency signal of 20 GHz or higher, the transmission characteristics can be further improved and good termination characteristics can be obtained, and the mounted semiconductor element 12 can be normally operated even at high frequencies.

また、本発明の半導体素子収納用パッケージは、上記構成において、図10および図11に示す例のように、基体9が金属から成るとともに、上記構成のいずれかの本発明の配線基板8が、バイアス導体6がスペーサ8aを介して基体9と電気的に絶縁されて、搭載部9aに搭載されていることが好ましい。このような構成としたときには、半導体素子12を金属から成る基体9に搭載することで、半導体素子12に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、本発明の配線基板8により良好な終端特性が得られるので、配線基板8を金属から成る基体9に搭載することで信号線路導体2に不要な反射が発生してインピーダンスが変化することが抑えられ、20GHz以上の高周波信号においても伝達特性が向上して良好な終端特性を得ることができ、搭載する半導体素子12を高周波でも正常に動作させることができるようになる。   Further, in the package for housing a semiconductor element of the present invention, the substrate 9 is made of metal as in the examples shown in FIGS. 10 and 11, and the wiring board 8 of the present invention having any of the above-described configurations is provided. It is preferable that the bias conductor 6 is electrically insulated from the base 9 via the spacer 8a and mounted on the mounting portion 9a. In such a configuration, by mounting the semiconductor element 12 on the base 9 made of metal, heat generated in the semiconductor element 12 can be released well and noise from the outside can be shielded. At the same time, good termination characteristics can be obtained by the wiring board 8 of the present invention, so that mounting the wiring board 8 on the base 9 made of metal may cause unnecessary reflection in the signal line conductor 2 and change the impedance. The transmission characteristics are improved even in a high-frequency signal of 20 GHz or more, and a good termination characteristic can be obtained, and the mounted semiconductor element 12 can be normally operated even at a high frequency.

本発明の半導体装置は、図8〜図11に示す例のように、上記構成の本発明の半導体素子収納用パッケージと、搭載部9aに搭載されて信号線路導体2および第1の接地導体3に電気的に接続された半導体素子12と、枠体10の上面に接合された蓋体13とを具備するものである。このような構成としたことから、本発明の配線基板8により良好な終端特性が得られるので、高周波においても半導体素子12が安定に動作する半導体装置を提供することができる。   The semiconductor device of the present invention, as in the examples shown in FIGS. 8 to 11, includes the semiconductor element storage package of the present invention configured as described above, and the signal line conductor 2 and the first ground conductor 3 mounted on the mounting portion 9 a. The semiconductor element 12 is electrically connected to the frame body 10 and the lid body 13 is joined to the upper surface of the frame body 10. With such a configuration, good termination characteristics can be obtained by the wiring board 8 of the present invention, so that a semiconductor device in which the semiconductor element 12 operates stably even at high frequencies can be provided.

基体9は、Fe−Ni−Co合金等の金属やCu−W焼結材等の金属や酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,窒化珪素(Si)質焼結体等のセラミックスから成る板状体である。基体9の搭載部9aに搭載される半導体素子12に発生する熱を良好に放出するためには、熱伝導率の大きい、金属や窒化アルミニウム等の高熱伝導率のものを用いるのが好ましく、さらにコストを考慮すると金属から成るものが好ましい。また、基体9が金属から成る場合は、外部のノイズを遮蔽するシールド材としても機能するので搭載される半導体素子12を正常に動作させることができ、また、基体9を半導体素子12や金属製の枠体10に固定された信号端子14の共通の接地導体として用いることができる。 The substrate 9 is made of a metal such as an Fe—Ni—Co alloy, a metal such as a Cu—W sintered material, an aluminum oxide sintered body, an aluminum nitride sintered body, or a silicon nitride (Si 3 N 4 ) sintered body. It is a plate-like body made of ceramics. In order to release heat generated in the semiconductor element 12 mounted on the mounting portion 9a of the base 9 satisfactorily, it is preferable to use a material having a high thermal conductivity and a high thermal conductivity such as metal or aluminum nitride. In view of cost, those made of metal are preferable. Further, when the base 9 is made of metal, it also functions as a shielding material for shielding external noise, so that the mounted semiconductor element 12 can be operated normally, and the base 9 is made of the semiconductor element 12 or metal. It can be used as a common ground conductor for the signal terminal 14 fixed to the frame 10.

基体9が金属から成る場合であれば、例えば金属インゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法により、または射出成形したものに切削加工等を施すことによって、所定の形状に製作される。凹部9bや貫通孔9cは、このとき同時に形成してもよいし、板状の基体9を切削加工することにより形成してもよい。また、基体9がセラミックスから成る場合であれば、配線基板8の誘電体基板と同様にして作製することができる。この場合は、セラミックスは通常絶縁性であり、電波吸収体7が誘電体基板1とバイアス導体6との間に配置されている場合であっても、基体9を介して複数のバイアス導体6同士が短絡することはないので、凹部9bや貫通孔9cやスペーサ8aは特に設ける必要はないが、配線基板8を搭載部9aに搭載する際にバイアス導体6が基体9と接触して傷付くことを防止するために凹部9bやスペーサ8aを設けてもよい。なお、基体9は図8〜図11に示す例のような四角形の板状体に限定されるものではなく、円形または多角形状の板状体であってもよい。また、図8〜図11に示す例のように、例えば、基体9を外部基板にねじ止めして固定するために用いる基体固定孔9dを基体9のコーナー部に設けてもよい。   If the substrate 9 is made of metal, it is manufactured in a predetermined shape by, for example, a conventionally known metal processing method such as rolling or punching a metal ingot, or by performing cutting or the like on an injection molded product. The The concave portion 9b and the through hole 9c may be formed at the same time, or may be formed by cutting the plate-like substrate 9. Further, if the substrate 9 is made of ceramics, it can be manufactured in the same manner as the dielectric substrate of the wiring substrate 8. In this case, the ceramic is usually insulative, and even when the radio wave absorber 7 is disposed between the dielectric substrate 1 and the bias conductor 6, a plurality of bias conductors 6 are connected to each other via the base 9. However, when the wiring board 8 is mounted on the mounting portion 9a, the bias conductor 6 comes into contact with the base 9 and is damaged. In order to prevent this, a recess 9b and a spacer 8a may be provided. The substrate 9 is not limited to a rectangular plate-like body as in the examples shown in FIGS. 8 to 11, and may be a circular or polygonal plate-like body. Further, as in the example shown in FIGS. 8 to 11, for example, a base fixing hole 9 d used for fixing the base 9 to the external substrate by screwing may be provided in the corner portion of the base 9.

凹部9bは、配線基板8が、バイアス導体6が凹部9b内で基体9と電気的に絶縁されるように、凹部9bをまたいで搭載されるような形状および大きさの開口を有する凹部9bであればよい。図6に示す例のように、凹部9bの開口寸法を配線基板8より一回り小さく形成すると、凹部9bの周囲の基体9上に配線基板8の周縁部を接着して強固に固定することができる。例えば、図6に示す例の凹部9bを半導体素子12側に延ばして、配線基板8の周縁部のうちの3辺のみで配線基板8を基体9の上に固定するようにすると、信号線路導体2と基体9とが対向せず、基体9が金属であっても電磁結合しなくなるのでより好ましい。   The recess 9b is a recess 9b having an opening having a shape and size so that the wiring board 8 is mounted across the recess 9b so that the bias conductor 6 is electrically insulated from the base body 9 in the recess 9b. I just need it. When the opening size of the recess 9b is made slightly smaller than the wiring board 8 as in the example shown in FIG. 6, the peripheral edge of the wiring board 8 can be bonded and firmly fixed on the base 9 around the recess 9b. it can. For example, if the recess 9b in the example shown in FIG. 6 is extended to the semiconductor element 12 side and the wiring board 8 is fixed on the base body 9 with only three sides of the peripheral edge of the wiring board 8, the signal line conductor 2 and the substrate 9 are not opposed to each other, and even if the substrate 9 is a metal, electromagnetic coupling is not preferable.

貫通孔9cは、貫通孔9cを気密に塞ぐように基体9の上面に配線基板8を搭載するために、配線基板8の周縁部を貫通孔9cの周囲の基体9上に接着するので、貫通孔9cの開口寸法は配線基板8より一回り小さく形成すればよい。具体的には、貫通孔9cの外周から配線基板8の外周までの幅が、全周にわたって0.3mm〜1.0mm程度あるようにするのが好ましい。0.3mm未満であると、接合材により気密に封止することが困難となり、他方、1.0mmを超えると、信号線路導体2と基体9とが対向する面積が増えるので、基体9が金属である場合は電磁結合しやすくなり、またバイアス導体6を基体9と電気的に絶縁することが困難となる。   The through hole 9c adheres the peripheral portion of the wiring substrate 8 on the base 9 around the through hole 9c in order to mount the wiring board 8 on the upper surface of the base 9 so as to airtightly close the through hole 9c. What is necessary is just to form the opening dimension of the hole 9c slightly smaller than the wiring board 8. FIG. Specifically, the width from the outer periphery of the through hole 9c to the outer periphery of the wiring board 8 is preferably about 0.3 mm to 1.0 mm over the entire periphery. If it is less than 0.3 mm, it becomes difficult to hermetically seal with the bonding material. On the other hand, if it exceeds 1.0 mm, the area where the signal line conductor 2 and the substrate 9 face each other increases, so the substrate 9 is made of metal. In this case, electromagnetic coupling is easy, and it is difficult to electrically insulate the bias conductor 6 from the base 9.

スペーサ8aは、バイアス導体6が基体9と電気的に絶縁されるように配線基板8を支持して基体9の搭載部9aに搭載するために、配線基板8の一方主面のバイアス導体6が形成されていない周縁部と基体9との間に配置する。その形状は、図10に示す例のような、配線基板8の外形に沿った枠状であってもよいし、配線基板8の対向する2辺に沿った2つの棒状(直方体状)であってもよいし、あるいは、配線基板8を下面のいくつかの箇所で支持する3個以上の柱状のものであってもよく、特に制限はない。柱状の場合は、固定する前の配線基板8をスペーサ8aの上に載置しやすいように、例えば配線基板8の四隅に1個ずつ計4個配置するなど、安定した支持面を形成して配線基板8を支持できる3個以上であるのがよい。スペーサ8aは、誘電体基板1を挟んで信号線路導体2と対向しない位置に配置すると、基体9が金属であっても信号配線導体2と電磁結合しやすくならないので好ましい。   The spacer 8 a supports the wiring board 8 so that the bias conductor 6 is electrically insulated from the base 9 and mounts it on the mounting portion 9 a of the base 9. It arrange | positions between the peripheral part and the base | substrate 9 which are not formed. The shape may be a frame shape along the outer shape of the wiring board 8 as in the example shown in FIG. 10, or may be two rod shapes (cuboid shapes) along two opposing sides of the wiring board 8. Alternatively, it may be three or more columnar members that support the wiring board 8 at some positions on the lower surface, and there is no particular limitation. In the case of a columnar shape, a stable support surface is formed by, for example, arranging four wiring boards 8 one by one at the four corners of the wiring board 8 so that the wiring board 8 before fixing can be easily placed on the spacer 8a. It is preferable that the number of wiring boards 8 is three or more. The spacer 8a is preferably disposed at a position that does not oppose the signal line conductor 2 with the dielectric substrate 1 interposed therebetween, because even if the base 9 is made of metal, the spacer 8a is not easily electromagnetically coupled to the signal wiring conductor 2.

また、スペーサ8aは図11に示す例のように、枠体10から内側に突出するように配置してもよい。図11に示す例では、スペーサ8aは配線基板8の下面の3箇所を支持するように枠体10の3箇所から突出したものであるが、配線基板8の対向する2辺側の下面を支持するように枠体10の対向する内壁から突出したものであってもよいし、図11に示すような3つのスペーサ8aが一体となってC字型に突出したものであってもよい。   Further, the spacer 8a may be disposed so as to protrude inward from the frame 10 as in the example shown in FIG. In the example shown in FIG. 11, the spacer 8 a protrudes from three locations on the frame 10 so as to support the three locations on the lower surface of the wiring substrate 8, but supports the lower surfaces on the two opposite sides of the wiring substrate 8. As shown in FIG. 11, it may protrude from the opposing inner wall of the frame 10, or three spacers 8 a as shown in FIG.

スペーサ8aは、配線基板8,基体9または枠体10とは別々に作製されたものであってもよいし、配線基板8,基体9または枠体10と一体的に作製されたものであってもよい。配線基板8,基体9または枠体10と一体となったものであると、配線基板8を基体9の上に搭載する際に、スペーサ8aを搭載する工程を省くことができ、例えば、配線基板8やスペーサ8aを固定するためにろう材を用いる場合は、複数のろう材の融点を考慮する必要がなく、自由度が高まるので好ましい。例えば、スペーサ8aが金属から成る基体9または枠体10と一体となっている場合であれば、基体9または枠体10の作製の際の金属インゴットの打ち抜き加工や切削加工の際にスペーサ8aも同時に作製すればよい。あるいは、例えば、スペーサ8aが配線基板8と一体となっている場合であれば、例えば枠状のセラミックグリーンシートを積層して生成形体を作製したり、プレス成型の際の金型によりスペーサ8aとなる部分を有する生成形体を作製したりすればよい。スペーサ8aが枠体10から突出したものである場合は、突出した部分だけを別に作製して枠体10に接合してもよい。   The spacer 8a may be manufactured separately from the wiring substrate 8, the base 9, or the frame 10, or may be manufactured integrally with the wiring substrate 8, the base 9, or the frame 10. Also good. If the wiring board 8, the base 9 or the frame 10 is integrated, the step of mounting the spacer 8 a can be omitted when the wiring board 8 is mounted on the base 9. When a brazing material is used to fix the spacers 8 and the spacers 8a, it is not necessary to consider the melting points of a plurality of brazing materials, and this is preferable because the degree of freedom increases. For example, if the spacer 8a is integrated with the base body 9 or the frame body 10 made of metal, the spacer 8a is also formed during the punching or cutting of the metal ingot when the base body 9 or the frame body 10 is manufactured. What is necessary is just to produce simultaneously. Alternatively, for example, if the spacer 8a is integrated with the wiring substrate 8, for example, a frame-shaped ceramic green sheet is laminated to produce a generated shape, or the spacer 8a and the spacer 8a can be formed by a die at the time of press molding. A generated shape having a portion to be formed may be produced. In the case where the spacer 8a protrudes from the frame 10, only the protruding portion may be separately manufactured and joined to the frame 10.

スペーサ8aには、基体9もしくは枠体10と同様のセラミックスや金属、あるいはエポキシ樹脂等の樹脂から成る、配線基板8等を基体9もしくは枠体10へ搭載して固定する際の加熱等により変形することのないものを用いればよい。   The spacer 8a is deformed by heating or the like when mounting and fixing the wiring board 8 or the like on the base 9 or the frame 10 made of ceramics, metal, or resin such as epoxy resin similar to the base 9 or the frame 10. What does not need to be used.

配線基板8の基体9への搭載は、エポキシ樹脂等の接着剤あるいはガラスやはんだ等の接合材で固定して行なわれる。配線基板8を基体9に凹部8aまたは貫通孔9cを気密に封止して接着する場合には、配線基板8の周縁部に厚膜法や薄膜法で金属接合層を形成しておき、Au−SnやPb−Sn等のはんだで凹部8aまたは貫通孔9cの周囲に接合して封着を行なえばよい。基体9がセラミックスから成る場合は、搭載部8aにも同様の金属接合層を形成しておくとよい。   The wiring substrate 8 is mounted on the base 9 by being fixed with an adhesive such as an epoxy resin or a bonding material such as glass or solder. When the wiring substrate 8 is bonded to the base 9 with the recess 8a or the through hole 9c being hermetically sealed, a metal bonding layer is formed on the peripheral portion of the wiring substrate 8 by a thick film method or a thin film method, and Au What is necessary is just to perform sealing by joining to the circumference | surroundings of the recessed part 8a or the through-hole 9c with solder, such as -Sn and Pb-Sn. When the substrate 9 is made of ceramics, a similar metal bonding layer may be formed on the mounting portion 8a.

また、配線基板8と基体9との接合により十分な気密封止ができない場合は、基体9の下面に金属やセラミックスからなる蓋材をはんだにより接合して貫通孔9cを塞ぐことにより気密封止してもよい。この場合、蓋材が嵌まるような段差を設けて、基体9の下面から蓋材が突出しないようにすると、半導体素子収納用パッケージおよび半導体装置の厚みが厚くなることがなく、半導体装置を他の基板や装置に搭載するのも容易になる。あるいは、基体9の下面の貫通孔9cの周囲を半導体装置が搭載される基板や装置に気密にはんだ付けすることによって、パッケージ内部を気密に封着することができる。   If sufficient airtight sealing cannot be achieved by joining the wiring board 8 and the base 9, the lid 9 made of metal or ceramics is joined to the lower surface of the base 9 with solder to close the through hole 9c. May be. In this case, if a step is provided to fit the cover material so that the cover material does not protrude from the lower surface of the base 9, the thickness of the semiconductor element storage package and the semiconductor device does not increase, and the semiconductor device can be It becomes easy to mount on the substrate and apparatus. Alternatively, the inside of the package can be hermetically sealed by airtightly soldering the periphery of the through hole 9c on the lower surface of the base 9 to a substrate or device on which the semiconductor device is mounted.

配線基板8を、スペーサ8aを介して基体9へ搭載する場合は、基体9の上にスペーサ8aを接着剤や接合材により固定して載置した後に、配線基板8をスペーサ8aの上に固定してもよいし、配線基板8の一方主面にスペーサ8aを固定した後に、基体9の上に載置してスペーサ8aを固定してもよいし、それぞれの間に接着剤や接合材を介在させて、基体9の上にスペーサ8a、配線基板8の順に載置して固定してもよい。   When the wiring board 8 is mounted on the base 9 via the spacer 8a, the spacer 8a is fixed on the base 9 with an adhesive or a bonding material, and then the wiring board 8 is fixed on the spacer 8a. Alternatively, after the spacer 8a is fixed to one main surface of the wiring board 8, the spacer 8a may be fixed by being placed on the base 9, and an adhesive or a bonding material is interposed between them. The spacer 8a and the wiring board 8 may be placed and fixed on the base 9 in this order.

基体9と、基体9の搭載部9aおよび凹部9bまたは貫通孔9cを取り囲む枠体10とにより、内側に半導体素子12を収容する空所を有する容器体となる。   The base body 9 and the frame body 10 surrounding the mounting portion 9a and the concave portion 9b or the through hole 9c of the base body 9 form a container body having a space for accommodating the semiconductor element 12 inside.

枠体10は、基体9と同様のFe−Ni−Co合金やCu−Wの焼結材等の金属や酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,窒化珪素質焼結体等のセラミックスから成るものである。なお、枠体10がセラミックスから成る場合は、その表面にメタライズ層等の導体層が形成されているのが好ましい。枠体10は、金属から成るか、または表面に導体層が形成されたセラミックスから成ることにより、内部の半導体素子12によって発生する放射ノイズまたは枠体10の外側から侵入して来る放射ノイズを遮蔽することができる。   The frame 10 is made of a metal such as an Fe—Ni—Co alloy or Cu—W sintered material similar to the base 9, an aluminum oxide sintered body, an aluminum nitride sintered body, a silicon nitride sintered body, or the like. It consists of ceramics. When the frame 10 is made of ceramics, it is preferable that a conductor layer such as a metallized layer is formed on the surface thereof. The frame body 10 is made of metal or ceramics having a conductor layer formed on the surface thereof, thereby shielding radiation noise generated by the internal semiconductor element 12 or radiation noise entering from the outside of the frame body 10. can do.

基体9および枠体10が金属から成る場合であれば、基体9と枠体10とを同時に一体成形するか、打ち抜き加工等の金属加工法により作製した枠体10を、基体9にAgろう等のろう材によりろう付けする、またはシーム溶接法等の溶接法により接合することで作製することができる。基体9および枠体10の一方がセラミックスから成り、他方が金属から成る場合は、セラミックから成る方の接合面にメタライズ等で金属層を形成しておけば、同様にろう付けやシーム溶接法等の溶接法により接合するか、活性金属を含むろう材により直接接合することで作製することができる。基体9および枠体10がセラミックスから成る場合であれば、基体9と枠体10とを同時に一体成形するか、それぞれの枠体10の基体9との接合面に金属層を形成しておいてろう材で接合するか、あるいは活性金属を含むろう材により直接接合することにより作製することができる。   In the case where the base 9 and the frame 10 are made of metal, the base 9 and the frame 10 are integrally molded at the same time, or the frame 10 produced by a metal processing method such as punching is formed on the base 9 by Ag brazing or the like. It can be produced by brazing with a brazing material or joining by a welding method such as a seam welding method. When one of the substrate 9 and the frame 10 is made of ceramics and the other is made of metal, a metal layer is formed on the joint surface made of ceramics by metallization or the like. It can be produced by joining by a welding method of (1) or directly by a brazing material containing an active metal. If the base body 9 and the frame body 10 are made of ceramics, the base body 9 and the frame body 10 are integrally formed at the same time, or a metal layer is formed on the joint surface of the frame body 10 with the base body 9. It can be produced by joining with a brazing material or directly by a brazing material containing an active metal.

図8〜図11に示す例では、外部より半導体素子12に駆動信号等を入力させる入出力用の信号端子14が枠体10に設置されている。Fe−Ni−Co合金等の金属から成る信号端子14は、枠体10の側面に形成された固定孔10aに、ガラスから成る封止材15の中心を貫通して固定されている。あるいは、信号端子14を金属環内に封止材15で固定した後に、固定孔10a内に金属環を嵌め込むとともにAu−SnはんだやPb−Snはんだ等の封着材により固定孔10aに接合してもよい。   In the example shown in FIGS. 8 to 11, an input / output signal terminal 14 for inputting a drive signal or the like to the semiconductor element 12 from the outside is installed on the frame body 10. A signal terminal 14 made of a metal such as an Fe—Ni—Co alloy is fixed to a fixing hole 10 a formed on the side surface of the frame 10 through the center of a sealing material 15 made of glass. Alternatively, after fixing the signal terminal 14 in the metal ring with the sealing material 15, the metal ring is fitted into the fixing hole 10a and joined to the fixing hole 10a with a sealing material such as Au-Sn solder or Pb-Sn solder. May be.

基体9および枠体10が金属から成る場合は、その表面には、耐食性に優れ、ろう材との濡れ性に優れた厚さが0.5〜9μmのNi層と厚さが0.5〜5μmのAu層とをめっき法により順次被着させておくのがよい。これにより、基体1が酸化腐食するのを有効に防止することができるとともに、配線基板8や半導体素子12をはんだにより良好に接合することができる。また、基体9および枠体10がセラミックスから成る場合に、表面に形成される金属層の表面にも同様のめっき皮膜を被着させておくのがよい。   When the substrate 9 and the frame body 10 are made of metal, the Ni layer having a thickness of 0.5 to 9 μm and the Au layer having a thickness of 0.5 to 5 μm, which has excellent corrosion resistance and wettability with the brazing material, are formed on the surface. Are preferably sequentially deposited by plating. Thereby, it is possible to effectively prevent the base body 1 from being oxidatively corroded, and the wiring substrate 8 and the semiconductor element 12 can be favorably bonded with solder. Further, when the base 9 and the frame 10 are made of ceramics, it is preferable to apply a similar plating film to the surface of the metal layer formed on the surface.

バイアス端子11は、Fe−Ni−Co合金等の金属を打ち抜き加工等の金属加工法により加工することで作製され、ガラス等により枠体10の側面に形成された貫通孔内に固定される。   The bias terminal 11 is manufactured by processing a metal such as an Fe—Ni—Co alloy by a metal processing method such as punching, and is fixed in a through hole formed on the side surface of the frame body 10 by glass or the like.

枠体10内の基体9の上面に搭載された配線基板8のバイアス端子電極5とバイアス端子11とを電気的に接続することで、本発明の半導体素子収納用パッケージとなる。バイアス端子電極5とバイアス端子11との電気的接続は、ボンディングワイヤ17により行なう。   By electrically connecting the bias terminal electrode 5 and the bias terminal 11 of the wiring board 8 mounted on the upper surface of the base body 9 in the frame 10, the semiconductor element housing package of the present invention is obtained. Electrical connection between the bias terminal electrode 5 and the bias terminal 11 is performed by a bonding wire 17.

半導体素子12は、IC(Integrated circuit),LSI(Large Scale Integrated circuit),LD(Laser Diode),PD(Photo Diode)であり、基体9の搭載部9aへの搭載は、Agろう,Ag−Cuろう等のろう材により、またはAu−SnはんだやPb−Snはんだ等のはんだにより、またはエポキシ樹脂等の接着剤により、基体9の上面に強固に接着固定することによって行なう。   The semiconductor element 12 is an integrated circuit (IC), a large scale integrated circuit (LSI), a laser diode (LD), or a photo diode (PD). The base 9 is mounted on the mounting portion 9a by Ag soldering, Ag-Cu. This is performed by firmly bonding and fixing to the upper surface of the substrate 9 with a brazing material such as brazing, with solder such as Au—Sn solder or Pb—Sn solder, or with an adhesive such as epoxy resin.

半導体素子12は、その電極が配線基板8の信号線路導体2および第1の接地導体3にそれぞれボンディングワイヤ17を介して電気的に接続される。また、図8〜図11に示す例では、半導体素子12と信号端子14とが、それらの間の基体9の上面に搭載された中継基板16を介して電気的に接続されている。具体的には、半導体素子12の電極と中継基板16の上面に形成された信号線路導体とがボンディングワイヤ17により電気的に接続され、中継基板16の信号線路導体と信号端子14とがろう材等から成る導電性接着材を介して電気的に接続される。   The electrodes of the semiconductor element 12 are electrically connected to the signal line conductor 2 and the first ground conductor 3 of the wiring board 8 via bonding wires 17 respectively. In the example shown in FIGS. 8 to 11, the semiconductor element 12 and the signal terminal 14 are electrically connected via a relay substrate 16 mounted on the upper surface of the base 9 between them. Specifically, the electrode of the semiconductor element 12 and the signal line conductor formed on the upper surface of the relay substrate 16 are electrically connected by the bonding wire 17, and the signal line conductor of the relay substrate 16 and the signal terminal 14 are brazed. They are electrically connected via a conductive adhesive made of, for example.

中継基板16は、セラミックスから成る誘電体基板上に信号線路導体が形成されたものであり、配線基板8と同様にして作製することができ、配線基板8と同様の方法で基体9の上に搭載される。   The relay substrate 16 has a signal line conductor formed on a dielectric substrate made of ceramics, and can be produced in the same manner as the wiring substrate 8, and can be formed on the substrate 9 in the same manner as the wiring substrate 8. Installed.

そして、本発明の半導体素子収納用パッケージに半導体素子12を搭載して、半導体素子12と配線基板8の信号線路導体2および第1の接地導体3とを電気的に接続した後に、ろう付け法やシームウエルド法等の溶接法により枠体10の上面に蓋体13を接合し、パッケージ内部を気密に封止することによって、本発明の半導体装置となる。   Then, after mounting the semiconductor element 12 on the semiconductor element storage package of the present invention and electrically connecting the semiconductor element 12 to the signal line conductor 2 and the first ground conductor 3 of the wiring board 8, the brazing method is performed. The lid 13 is joined to the upper surface of the frame 10 by a welding method such as seam welding or the like, and the inside of the package is hermetically sealed, so that the semiconductor device of the present invention is obtained.

蓋体13は、Fe−Ni−Co合金やCu−Wの焼結材等の金属や酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,窒化珪素質焼結体等のセラミックスから成る、板状のものである。図8〜図11に示す例のように、蓋体13の下面に段差を設けると、枠体10との位置合わせが容易となるのでよい。また、蓋体13がセラミックスから成る場合は、下面の周縁部に厚膜法や薄膜法で金属接合層を形成しておくことにより、ろう材による接合が可能となる。   The lid 13 is a plate made of a metal such as an Fe-Ni-Co alloy or Cu-W sintered material, or a ceramic such as an aluminum oxide sintered body, an aluminum nitride sintered body, or a silicon nitride sintered body. It is a shape. As in the example shown in FIGS. 8 to 11, if a step is provided on the lower surface of the lid body 13, alignment with the frame body 10 may be facilitated. When the lid 13 is made of ceramic, bonding with a brazing material is possible by forming a metal bonding layer on the peripheral portion of the lower surface by a thick film method or a thin film method.

なお、本発明は、上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、半導体素子12は、これに代えてLiNbO(ニオブ酸リチウム:LN)の単結晶基板を用いた光変調素子を搭載したLN光変調器であってもかまわない。 Note that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. For example, the semiconductor element 12 may be an LN optical modulator equipped with an optical modulation element using a single crystal substrate of LiNbO 3 (lithium niobate: LN) instead.

1:誘電体基板
2:信号線路導体
3:第1の接地導体
3a:第2の接地導体
3b:接続導体
4:抵抗体
5:バイアス端子電極
6:バイアス導体
6a:貫通導体
7:電波吸収体
8:配線基板
8a:スペーサ
9:基体
9a:搭載部
9b:凹部
9c:貫通孔
9d:基体固定孔
10:枠体
10a:固定孔
11:バイアス端子
12:半導体素子
13:蓋体
14:信号端子
15:封止材
16:中継基板
17:ボンディングワイヤ
1: Dielectric substrate 2: Signal line conductor 3: First ground conductor 3a: Second ground conductor 3b: Connection conductor 4: Resistor 5: Bias terminal electrode 6: Bias conductor 6a: Through conductor 7: Radio wave absorber 8: Wiring board 8a: Spacer 9: Base body 9a: Mounting portion 9b: Recess 9c: Through hole 9d: Base fixing hole
10: Frame
10a: fixing hole
11: Bias terminal
12: Semiconductor element
13: Lid
14: Signal terminal
15: Sealing material
16: Relay board
17: Bonding wire

Claims (7)

誘電体基板と、該誘電体基板の一方主面上に配置された信号線路導体と、該信号線路導体の両側に間隔を設けて配置された第1の接地導体と、前記誘電体基板の内部に配置された、前記第1の接地導体と接続導体を介して接続されている第2の接地導体と、前記信号線路導体の一端と前記第1の接地導体とを接続する抵抗体と、前記誘電体基板の一方主面上に前記第1の接地導体と絶縁されて配置されたバイアス端子電極と、前記誘電体基板の他方主面に配置された、一端が前記信号線路導体の前記一端に、および他端が前記バイアス端子電極にそれぞれ貫通導体を介して接続されたバイアス導体と、該バイアス導体に長さ方向に沿って接続された電波吸収体とを具備することを特徴とする配線基板。 A dielectric substrate, a signal line conductor disposed on one main surface of the dielectric substrate, a first ground conductor disposed on both sides of the signal line conductor, and an interior of the dielectric substrate A second grounding conductor connected to the first grounding conductor via a connection conductor, a resistor connecting the one end of the signal line conductor and the first grounding conductor, and A bias terminal electrode disposed on one main surface of the dielectric substrate and insulated from the first ground conductor, and one end disposed on the other main surface of the dielectric substrate on the one end of the signal line conductor And a bias conductor having the other end connected to the bias terminal electrode through a through conductor, and a radio wave absorber connected to the bias conductor along the length direction. . 前記バイアス導体の前記電波吸収体に接続していない部分の長さが、前記信号線路導体により伝送する信号の波長の1/4未満であることを特徴とする請求項1に記載の配線基板。 2. The wiring board according to claim 1, wherein a length of a portion of the bias conductor that is not connected to the radio wave absorber is less than ¼ of a wavelength of a signal transmitted by the signal line conductor. 上面に前記配線基板および半導体素子を搭載する搭載部を有する基体と、該基体の上面に接合された前記搭載部を取り囲む枠体と、前記搭載部に搭載された請求項1または請求項2に記載の配線基板と、該配線基板の前記バイアス端子電極に電気的に接続されたバイアス端子とを具備することを特徴とする半導体素子収納用パッケージ。 The base body which has the mounting part which mounts the said wiring board and a semiconductor element on the upper surface, The frame surrounding the said mounting part joined to the upper surface of this base | substrate, and mounted in the said mounting part. A package for housing a semiconductor element, comprising: the wiring board according to claim 1; and a bias terminal electrically connected to the bias terminal electrode of the wiring board. 前記基体が金属から成るとともに前記搭載部に凹部を有し、請求項1または請求項2に記載の配線基板が、前記バイアス導体が前記凹部内で前記基体と電気的に絶縁されるように前記凹部をまたいで搭載されていることを特徴とする請求項3に記載の半導体素子収納用パッケージ。 The wiring board according to claim 1 or 2, wherein the base body is made of metal and has a concave portion in the mounting portion, and the bias conductor is electrically insulated from the base body in the concave portion. 4. The package for housing a semiconductor device according to claim 3, wherein the package is mounted across the recess. 前記基体が金属から成るとともに前記搭載部に上面から下面にかけて貫通する貫通孔を有し、請求項1または請求項2に記載の配線基板が、前記バイアス導体が前記貫通孔内で前記基体と電気的に絶縁されて前記貫通孔を塞ぐように搭載されていることを特徴とする請求項3に記載の半導体素子収納用パッケージ。 3. The wiring board according to claim 1, wherein the base body is made of metal and has a through hole penetrating from the upper surface to the lower surface in the mounting portion, and the bias conductor is electrically connected to the base body in the through hole. The package for housing a semiconductor device according to claim 3, wherein the package is mounted so as to be electrically insulated and close the through hole. 前記基体が金属から成るとともに、請求項1または請求項2に記載の配線基板が、前記バイアス導体がスペーサを介して前記基体と電気的に絶縁されて、前記搭載部に搭載されていることを特徴とする請求項3に記載の半導体素子収納用パッケージ。 The wiring board according to claim 1 or 2, wherein the base is made of metal, and the bias conductor is electrically insulated from the base via a spacer and mounted on the mounting portion. The package for housing a semiconductor device according to claim 3, wherein: 請求項3乃至請求項6のいずれかに記載の半導体素子収納用パッケージと、前記搭載部に搭載されて前記信号線路導体および前記第1の接地導体に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備することを特徴とする半導体装置。 The semiconductor element storage package according to any one of claims 3 to 6, a semiconductor element mounted on the mounting portion and electrically connected to the signal line conductor and the first ground conductor, A semiconductor device comprising: a lid joined to an upper surface of the frame.
JP2009015273A 2008-10-29 2009-01-27 Wiring board, semiconductor element storage package and semiconductor device Pending JP2010135712A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009015273A JP2010135712A (en) 2008-10-29 2009-01-27 Wiring board, semiconductor element storage package and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008278125 2008-10-29
JP2009015273A JP2010135712A (en) 2008-10-29 2009-01-27 Wiring board, semiconductor element storage package and semiconductor device

Publications (1)

Publication Number Publication Date
JP2010135712A true JP2010135712A (en) 2010-06-17

Family

ID=42346675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009015273A Pending JP2010135712A (en) 2008-10-29 2009-01-27 Wiring board, semiconductor element storage package and semiconductor device

Country Status (1)

Country Link
JP (1) JP2010135712A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012150953A (en) * 2011-01-18 2012-08-09 Mitsubishi Electric Corp Connector connection structure and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012150953A (en) * 2011-01-18 2012-08-09 Mitsubishi Electric Corp Connector connection structure and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7940146B2 (en) Boundary acoustic wave element, boundary acoustic wave device, and manufacturing methods for the same
JP2011134740A (en) Package for mounting electronic component, and electronic device using the same
WO2013099936A1 (en) Input/output member, package for housing electronic component, and electronic apparatus
JP5178476B2 (en) Wiring board, semiconductor element storage package, and semiconductor device
JP5309039B2 (en) High-frequency wiring board, electronic component storage package, electronic device and communication device
JP2010245507A (en) Package for mounting electronic component thereon, and electronic device using the same
JP4004333B2 (en) Semiconductor module
JP2003152124A (en) High frequency package
JP2010103453A (en) Wiring board, package for housing semiconductor element and semiconductor device
JP2010135712A (en) Wiring board, semiconductor element storage package and semiconductor device
JP2010129647A (en) Wiring board, package for semiconductor element storage, and semiconductor device
JP3935082B2 (en) High frequency package
JP5766081B2 (en) Electronic component storage package and electronic device using the same
JP2010056203A (en) Wiring substrate and package for storing semiconductor element, and semiconductor device
US10388628B2 (en) Electronic component package
JP4003650B2 (en) Non-reciprocal circuit element, non-reciprocal circuit element mounting structure, and communication apparatus
JP2010109407A (en) Wiring board, package for semiconductor element storage, and semiconductor device
JP2010103452A (en) Wiring board, package for housing semiconductor element and semiconductor device
JP3702241B2 (en) Semiconductor element storage package and semiconductor device
JP3840160B2 (en) High frequency device storage package
JP2001230342A (en) Mounting structure of high frequency circuit component mounting board
JP3638528B2 (en) Package for storing semiconductor elements
JP3780509B2 (en) Semiconductor element storage package and semiconductor device
JP2004088504A (en) Package for storing high frequency element
JP2021086923A (en) Lid, electronic component storage package, and electronic device