JP4004333B2 - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
JP4004333B2
JP4004333B2 JP2002163868A JP2002163868A JP4004333B2 JP 4004333 B2 JP4004333 B2 JP 4004333B2 JP 2002163868 A JP2002163868 A JP 2002163868A JP 2002163868 A JP2002163868 A JP 2002163868A JP 4004333 B2 JP4004333 B2 JP 4004333B2
Authority
JP
Japan
Prior art keywords
multilayer substrate
semiconductor module
layer
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002163868A
Other languages
Japanese (ja)
Other versions
JP2003060107A (en
Inventor
秀樹 岩城
哲義 小掠
豊 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002163868A priority Critical patent/JP4004333B2/en
Publication of JP2003060107A publication Critical patent/JP2003060107A/en
Application granted granted Critical
Publication of JP4004333B2 publication Critical patent/JP4004333B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、電気的電気機能素子等の電気機能層が内蔵される半導体モジュールに関する。
【０００２】
【従来の技術】
半導体モジュールとして、多層基板に半導体装置が実装されたものがある。このような半導体モジュールを構成する多層基板として採用可能な基板構造として、特開平０６−１６４１５０号に記載されたものが知られている。
【０００３】
この多層基板の内部には容量素子層が設けられている。容量素子層は、誘電体層と、この誘電体層を挟んで対向配置された一対の内部電極とを有している。誘電体層は、容量素子層が設けられた基板領域だけに選択的に設けられている。多層基板の表面には端子電極が設けられている。一方の端子電極は内部電極の直上に設けられており、多層基板に設けられたビアホールを介して前記内部電極に電気的に接続されている。他方の端子電極は、多層基板の側面まで引き出されており、多層基板の側面に形成された側面電極に接続されている。
【０００４】
【発明が解決しょうとする課題】
高周波帯域（１ＭＨｚ〜数十ＧＨｚ）で用いられる半導体モジュールにおいては、高周波特性の改善が問題となる。ここでいう、高周波特性の改善としては、遮断周波数（通過帯域と減衰帯域との間の境界となる周波数）の設計の容易化や、帯域の広域化や、歪み特性の改善や、実装に起因する寄生容量成分（寄生インダクタンスを含む）の低減等がある。
【０００５】
上記従来の多層基板（特開平０６−１６４１５０号）に半導体装置が実装されてなる半導体モジュールでは、上述した高周波特性の改善をある程度図ることができる。
【０００６】
しかしながら、このような半導体モジュールにおいては、容量素子層の上方に位置する端子電極（この端子電極はビアホールを介して内部電極に電気的に接続されている）と、容量素子層の上方に位置しない端子電極（この端子電極は内部配線を介して側面電極に電気的に接続されている）との間で、互いの高さ位置にばらつきが生じる。
【０００７】
半導体装置と多層基板との間の接続箇所が３箇所までの構造（端子電極数が３以下）では、上記高さばらつきが生じた状態においても各接続箇所を結ぶ一平面が必ず存在する。しかしながら、前記接続箇所が４箇所以上となった構造（端子電極数が４以上）では、上記高さばらつきが生じた状態になると、各接続箇所を結ぶ一平面が形成できなくなる。その結果、上記接続箇所が４箇所以上（端子電極が４つ以上）となった多層基板に半導体装置をフリップチップ実装すると、上述した端子電極の高さばらつきによって半導体装置と端子電極との間に隙間が発生してしまう。これにより、半導体装置を安定してフリップチップ実装することが困難となる。
【０００８】
しかも、半導体モジュールにおいては次のような理由により上記高さばらつきがさらに大きくなる。すなわち、半導体モジュールにおいて問題となる寄生容量成分を低減するためには、半導体装置と容量素子層とをできるだけ短い距離で接続する必要がある。このような短距離接続を行うためには、ビアホール（容量素子層を構成する電極層と多層基板表面に設けられた端子電極とを接続している）の長さを短くすることが考えられる。ビアホールの長さを短くするためには、ビアホールが形成される基板領域の厚みを薄くすればよい。しかしながら、ビアホールは容量素子層の上方に位置しており、ビアホールが形成される基板領域とは、容量素子層が設けられている基板領域である。そのため、ビアホールが形成される基板領域の厚みを薄くすれば、その基板領域の全体厚みに対する容量素子層の厚みの比率が高くなる。その結果、容量素子層を設けることで生じる高さばらつきがさらに大きなものとなってしまう。
【０００９】
したがって、本発明の主たる目的は、半導体装置を安定してフリップチップ実装できる半導体モジュールの提供である。
【００１０】
【課題を解決するための手段】
本発明では、上述の目的を達成するために、次のように構成している。
【００１１】
すなわち、本発明の半導体モジュールは、多層基板と、前記多層基板の表面に少なくとも４つ設けられた端子電極と、全ての前記端子電極の基板厚み方向の下方に位置する前記多層基板の内部領域に選択的に設けられた容量素子層からなる電気機能層と、前記端子電極にフリップチップ実装された半導体装置とを有し、前記多層基板の表面に設けられた前期端子電極の高さばらつきが１０μｍ以下の状態であり、前記電気機能層の基板厚み方向の両面に内部電極を設け、この内部電極の長手方向寸法を、前記半導体装置に入力される電気信号の波長の１／４波長に相当する寸法より小さくしたものである。
【００１２】
本発明によれば、全ての端子電極の下方位置に選択的に電気機能層を設けたことにより、各端子電極の間の高さ位置が揃うことになる。そのため、多層基板の端子電極と半導体装置の入出力電極との間に隙間が生じることがなくなり、両電極を直接接触させて電気的に接続することが可能となる。これにより、半導体装置を多層基板に安定した状態でフリップチップ実装することができる。
【００１３】
【発明の実施の形態】
本発明の半導体モジュールは、要するに、多層基板と、前記多層基板の表面に少なくとも４つ設けられた端子電極と、全ての前記端子電極の基板厚み方向の下方に位置する前記多層基板の内部領域に選択的に設けられた容量素子層からなる電気機能層と、前記端子電極にフリップチップ実装された半導体装置とを有し、前記多層基板の表面に設けられた前期端子電極の高さばらつきが１０μｍ以下の状態であり、前記電気機能層の基板厚み方向の両面に内部電極を設け、この内部電極の長手方向寸法を、前記半導体装置に入力される電気信号の波長の１／４波長に相当する寸法より小さくしたものである。なお、端子電極の基板厚み方向の下方位置とは、端子電極の基板厚み方向の真下位置およびその近傍位置を示している。
【００１４】
本発明によれば、全ての端子電極の下方位置に選択的に電気機能層を設けたことにより、各端子電極の間の高さ位置が揃うことになる。そのため、多層基板の端子電極と半導体装置の入出力電極との間に隙間が生じることがなくなり、両電極を直接接触させて電気的に接続することが可能となる。これにより、半導体装置を多層基板に安定した状態でフリップチップ実装することができる。
【００１５】
なお、端子電極が３箇所までの構造では、上記高さばらつきが生じた状態においても各接続箇所を結ぶ一平面が必ず存在する。しかしながら、端子電極が４箇所以上となった構造では、上記高さばらつきが生じた状態になると、各接続箇所を結ぶ一平面が形成できなくなる。その結果、端子電極が４箇所以上となった本発明の基本構造において多層基板に半導体装置をフリップチップ実装すると、上述した端子電極の高さばらつきによって半導体装置と端子電極との間に隙間が発生するのは避けられない。そのため、端子電極の高さばらつきを抑えることができる本発明の構成は、非常に有効なものとなる。
【００１６】
さらには、半導体装置の入出力電極と多層基板の端子電極との間に隙間がない状態で接続するので、両電極を最短距離と見なすことができる距離で電気的に接続することが可能となる。これにより、寄生インダクタンスの低減と高周波特性の向上が図れるようになる結果、高周波特性に優れた半導体モジュールが構成されることになる。
【００１７】
端子電極の高さばらつきをなくすためには、多層基板を構成する絶縁層の一つを、その絶縁体層毎、電気機能層に取り替えることが考えられる。そうすれば、半導体装置の下方位置の多層基板内に電気機能層を形成できるうえに、端子電極の高さばらつきもなくなる。しかしながら、そのような構造では、多層基板内において、不要な部分にも電気機能層が設けられることになる。そうすると、多層基板内部の配線層でクロストークや浮遊容量が発生する要因となり都合が悪い。
【００１８】
これに対して、本願発明の構成では、電気機能素子が設けられる位置にだけ選択的に電気機能層が設けられるため、不要な部分に電気機能層が設けられることはない。したがって、内部の配線層でクロストークや浮遊容量は発生しない。
【００１９】
さらには、本願発明は、以下の理由により寄生インダクタンスを低減することができる。半導体モジュールにおいて問題となる寄生容量成分を低減するためには、多層基板内の電気機能層（例えば容量素子層）と半導体装置とをできるだけ短い距離で接続する必要がある。
【００２０】
このような短距離接続を行うためには、端子電極の基板厚み方向の下方に位置する多層基板の内部領域に導電体（ビアホール）を設けて、この導電体により電気機能層と端子電極とを電気的に接続するのが好ましい。さらには、導電体の長さをできる限り短くするのが好ましい。
【００２１】
前記導電体の長さを短くするためには、前記導電体が形成されている基板の内部領域の厚みを薄くすればよい。しかしながら、前記導電体は電気機能層の基板厚み方向の上方に位置している。そのため、前記導電体が形成されている基板の内部領域の厚みを薄くすれば、その基板領域の全体厚みに対する電気機能層の厚みの比率が高くなる。
【００２２】
従来の構成において基板厚みを薄くすると、上述した理由により電気機能層に起因する端子電極間の高さばらつきがさらに大きなものとなってしまう。これに対して、本願発明の構成では、各端子電極の高さ位置が互いに揃った状態となっている。そのため、前記導電体が形成される基板領域の厚みを薄くしても、端子電極の高さばらつきが生じたり、そのばらつきがさらに大きくなることはない。このような理由により、本願発明の構成では、前記導電体の長さを短くして、寄生インダクタンス成分をさらに低減することができる。
【００２４】
また、前記多層基板の両面それぞれに前記端子電極が設けられ、これら基板両面の端子電極に前記半導体装置がフリップチップ実装されるのが好ましい。そうすれば、多層基板の両面に実装した各半導体装置と、多層基板内の電気機能層とが最短距離で電気的に接続されることになる。これにより、複数の半導体装置の機能が複合される結果、高周波特性に優れた半導体モジュールが得られる。
【００２５】
また、前記電気機能層の基板厚み方向の両面に内部電極が設けられており、 この内部電極の長手方向寸法が、前記半導体装置に入力される電気信号の波長の１／４波長に相当する寸法より小さくされるのが好ましい。そうすれば、次のような利点がある。すなわち、内部電極の長さ方向寸法が、半導体装置に入力される電気信号の波長の１／４波長に相当する寸法より大きい場合、内部電極の長さ方向に沿って異なる位置における見かけ上のインピーダンスが互いに一致しなくなる。そうすると、特に、電気機能層が容量素子層である場合において、その容量素子層がバイパスコンデンサとして機能しなくなるおそれがある。これに対して、内部電極の長手方向寸法が、前記半導体装置に入力される電気信号の波長の１／４波長に相当する寸法より小さくなっている構成では、内部電極の長さ方向に沿って異なる位置における見かけ上のインピーダンスが互いにほぼ一致することになる。そのため、電気機能層が容量素子層である場合において、その容量素子層がバイパスコンデンサとして十分機能することになる。
【００２７】
なお、前記電気機能層の基板厚み方向の両面に内部電極が設けられ、これら内部電極それぞれが複数に分割されるのが好ましい。そうすれば、半導体装置内の複数の端子に、異なる特性の電気機能層を最短距離で接続することができる。そのため、半導体装置の端子ごとに最適な回路構成が実現される。
【００２８】
なお、前記内部電極は、前記端子電極の形成されていない領域に沿って複数に分割されるのが好ましい。そうすれば、内部電極の分割線の直上位置に端子電極が存在しなくなる。分割線上の直上位置に端子電極が存在すると、分割線上の端子電極とそうでない位置の端子電極との間に高さ位置のばらつきが生じる。内部電極の分割線の直上位置に端子電極が存在しないことにより、前記分割線に起因する端子電極の高さ位置のばらつきは防止される。これにより、半導体装置を多層基板に極めて安定して接続することができる。
【００２９】
なお、前記電気機能層が前記多層基板の表面部位に設けられるのが好ましい。そうすれば、半導体装置と電気機能層とをより短い距離で接続することができ、より一層、高周波特性に優れた半導体モジュールが実現される。
【００３０】
なお、誘電体層または抵抗体層または磁性体層のうちの少なくとも２つの層が、前記電気機能層として前記多層基板内の同一の層に設けられるのが好ましい。そうすれば、より高機能で高周波特性に優れた回路を半導体モジュール内に実現することができる。
【００３１】
なお、誘電体層または抵抗体層または磁性体層のうち少なくとも２つの層が、前記電気機能層として前記多層基板内の異なる層に設けられるのが好ましい。そうすれば、各層ごとに最適な材料を用いた回路素子を形成することができる。
【００３２】
なお、前記半導体装置の周囲が、無機質フィラーと熱硬化性樹脂組成物とを含む混合物で充填されるのが好ましい。無機質フィラーは、アルミナ、ＡｌＮ、窒化ケイ素、ベリリア（ＢｅＯ）のうち少なくとも１つを含むことがさらに好ましい。そうすれば、半導体装置の周囲に充填した混合物には、熱伝導性の高い任意の無機質フィラーが含まれており、放熱性に優れた半導体モジュールが得られる。
【００３３】
なお、半導体モジュールが複数設けられ、一の半導体モジュールの前記混合物の表面に、他の半導体モジュールの前記多層基板の背面が積層配置され、前記混合物内に、各半導体モジュールの端子電極どうしを電気的に接続する導電体が設けられるのが好ましい。そうすれば、電気機能層を内蔵した多層基板上に搭載されたそれぞれ機能の異なる半導体装置からなる実装体を、３次元方向に自由に積層できる。
【００３４】
なお、前記電気機能層の少なくとも一つが、前記電気機能層と同等の厚みを有する絶縁層に置き換えられてもよい。
【００３５】
なお、多層基板を形成する絶縁体は、無機材料の焼結体を主体とする低温焼結性ガラスセラミックスであり、電気機能層は、鉛系ペロブスカイト型化合物を主体とする誘電体層であることが好ましい。そうすれば、低温焼結性ガラスセラミックスでは、製造時の熱処理温度を低くすることができるため、誘電体層の鉛ペロブスカイト型化合物と多層基板の絶縁体との間での熱拡散を低減することができる。
【００３６】
また、多層基板を形成する絶縁体は、例えば無機材料の焼結体を主体とする低温焼結性ガラスセラミックスであり、電気機能層は、例えばＲｕＯ2を主体とする抵抗体層であるのが好ましい。そうすれば、低温焼結性ガラスセラミックスでは、製造時の熱処理温度を低くすることができるため、抵抗体層のＲｕＯ2と絶縁体との間での熱拡散を低減することができ、抵抗体層は所望の抵抗値を得ることができる。
【００３７】
以下、本発明の実施例について、図面に基づいて、詳細に説明する。
【００３８】
なお、本発明において、各端子電極の下方に電気機能素子を設けるとは、多層基板内方向において電気機能素子を設けることを意味し、また、多層基板ならびに半導体モジュールの設置姿勢は、各実施例に限らず、上下が逆となった姿勢や、垂直姿勢等であってもよい。
【００３９】
【実施例】
（第１の実施例）
図１は、本発明の第１の実施例における多層基板の構成の概略を示す断面図であり、図２は、本発明の第１の実施例における多層基板の構成の概略を示す平面図であり、図３は、本発明の第１の実施例における多層基板の製造方法の概略を示す工程断面図である。
【００４０】
以下に本実施例における多層基板について、図１および図２を参照しながら説明する。図１および図２において、１０２は端子電極である。１０３は多層基板である。１０５は上側内部電極である。１０６は下側内部電極である。１０８はビアホールを形成する導電体である。１０９は誘電体層である。
【００４１】
端子電極１０２は半導体装置に接続される電極である。端子電極１０２は多層基板１０３の表面に設けられている。上側内部電極１０５と下側内部電極１０６と誘電体層１０９とは多層基板１０３の内部に設けられている。上側内部電極１０５と下側内部電極１０６とは、誘電体層１０９をその厚み方向に挟んで配置されている。端子電極１０２は、４つ以上、図２では、１６本設けられている。端子電極１０２は、多層基板１０３の厚み方向に沿って配置された導電体１０８を介して上側内部電極１０５と下側内部電極１０６とにそれぞれ接続されている。
【００４２】
誘電体層１０９は、多層基板１０３を形成する絶縁体材料とは異なり、端子電極１０２の下方位置に形成されている。すなわち、図２に示すように、端子電極１０２の下方には必ず誘電体層１０９が形成されており、それ以外の不要な領域には形成されていない。
【００４３】
なお、誘電体材料の比誘電率は、絶縁体材料の比誘電率よりも高いものが用いられる。
【００４４】
誘電体材料としては、例えば、鉛を含む複合ペロブスカイト化合物材料系やチタン酸バリウム系材料などが用いられる。特に大きな誘電率を有し、焼結温度が比較的低温であることから、鉛を含む複合ペロブスカイト化合物材料系を使用することが好ましい。
【００４５】
鉛系複合ぺロブスカイト化合物としては、Ｐｂ（Ｂ1Ｂ2）Ｏ3（ただし、Ｂ1はＣｏ、Ｍｇ、ＭｎまたはＮｉであり、Ｂ2はＮｂ、ＴａまたはＷである)で表される化合物およびこれらの化合物を組み合わせたものを例示することができる。例えば、Ｐｂ（Ｍｇ1/3Ｎｂ2/3)Ｏ3−Ｐｂ（Ｎｉ1/2Ｗ1/2）Ｏ3−ＰｂＴｉＯ3などが挙げられる。また、誘電体層１０９の層厚は、特に限定するものではないが、通常、５μｍ〜５０μｍ程度である。
【００４６】
また、絶縁体材料としては、例えば、アルミナに代表されるセラミックス材料や、ガラス−セラミックス複合材料などが用いられる。
【００４７】
絶縁体材料としては、特に、焼結温度が比較的低く、銅や銀等の低融点の金属を導体として使用できることから、ガラス−セラミックス複合材料を使用するのが好ましい。ガラス−セラミックス複合材料を構成するガラス成分としては、酸化鉛、酸化亜鉛、アルカリ金属酸化物、アルカリ土類金属酸化物などを含有するほう珪酸塩ガラスおよびほう珪酸ガラスなどの結晶質ガラスなどが挙げられる。なお、ガラス−セラミックス複合材料における各成分の組成比は、複合材料の焼結温度、比誘電率および機械的強度等を考慮して適宜調整することができる。多層基板（絶縁体層）１０３の層厚は、特に限定するものではないが、通常３０μｍ〜３００μｍ程度である。
【００４８】
次に、図３を用いて、多層基板の製造方法が説明される。まず、少なくとも一面に下側内部電極１０６が形成されたシート状絶縁体１０４が用意される。そのシート状絶縁体１０４の上に誘電体層１０９が形成される。誘電体層１０９は次のようにして形成される。すなわち、鉛系ペロブスカイト化合物の原料粉体に有機バインダを混合してスラリーが作製される。混合は、例えばボールミルや３本ロールなどの慣用の混練機を使用して行われる。次に、下側内部電極１０６が形成されたシート状絶縁体１０４上にスラリーが印刷される。これにより、シート状絶縁体１０４上に誘電体層１０９が形成される。
【００４９】
一方、シート状絶縁体としてガラスとアルミナを主成分とする低温焼成基板材料よりなるグリーンシート（日本電気硝子製のＭＬＳ−１０００：商品名、２２０μｍ厚み）１１２が用意される。このグリーンシート１１２に０．２ｍｍφの貫通孔が形成される。貫通孔はパンチャによる穴加工で形成される。さらに、銀粉体を主成分とする導電性ペーストが印刷法によって前記貫通孔に充填される。これにより導電体１０８が形成される。
【００５０】
グリーンシート１１２の一面に端子電極１０２を含む配線パターンが印刷形成される。グリーンシート１１２の他面に上側内部電極１０５を含む配線パターンが印刷形成される。
【００５１】
誘電体層１０９を挟み込むように、シート状絶縁体１０４とグリーンシート１１２が積層される。この積層体が、７０度の温度で５０Ｋｇ／ｃｍ2の圧力で加圧される。積層体が、８５０℃〜９５０℃で０．１時間〜１０時間の範囲において設定された条件で焼成される。これにより、多層基板１０３が作製される。
【００５２】
このようにして作製された多層基板１０３では、誘電体層１０９を多層基板１０３内の所望の領域に設けることができる。すなわち、図２に示すように、端子電極１０２の下部には必ず誘電体層１０９が設けられることになる。
【００５３】
このとき、誘電体層１０９が設けられる領域は、誘電体層１０９が設けられていない領域に比べ、多層基板１０３全体の厚さが厚くなる。例えば、表面に端子電極１０２などの導体が形成されている２つの領域Ａ，Ａ‘において比較した場合、誘電体層１０９の厚さを１０μｍとすると、誘電体層１０９が形成されていた領域Ａを含む多層基板１０３の厚さは、誘電体層１０９を含まない領域Ａ‘の多層基板１０３の厚さよりも１μｍ〜１０μｍ程度厚くなる。
【００５４】
しかしながら、誘電体層１０９が設けられた領域の表面は互いに平坦面となる。これにより、図２において、半導体装置を接続する各領域Ｂにおける端子電極１０２の高さばらつきはなくなる。
【００５５】
なお、表面における２つの領域Ａ，Ａ‘の高さばらつきは、多層基板１０３の製造時の誘電体材料の収縮量により異なり、また誘電体材料の材料自身の特性やプレス時の圧力等によっても変化する。さらに、誘電体材料の上下部における導電体１０８の有無によっても前記高さばらつきは変化する。
【００５６】
また、内蔵される容量値としては、例えば、誘電体層１０９が形成される大きさとして縦１ｍｍ，横１ｍｍとした場合、約２ｎＦの容量素子が内蔵される。
【００５７】
このように構成された多層基板１０３によると、端子電極１０２の下方に全てに、選択的に誘電体層１０９が設けられる構成となる。これにより、半導体装置と接続する端子電極１０２の高さばらつきが抑えられる。そのため、多層基板１０３に半導体装置１０１を安定してフリップチップ接続することができる。したがって、接続不良が防止され、歩留まりの高い半導体装置のフリップチップ実装が確実に行われる。
【００５８】
端子電極１０２の数が４つ以上となった本実施例の構造では、端子電極１０２に高さばらつきが生じた状態になると、半導体装置１０１と端子電極１０２との間の接続箇所を結んで一平面が形成できなくなる。本実施例の多層基板１０３に半導体装置１０１をフリップチップ実装すると、上述した端子電極の高さばらつきによって半導体装置１０１と端子電極１０２との間に隙間が発生してしまうのは避けられない。
【００５９】
これに対して、本実施例では、端子電極１０２の高さばらつきが抑えられている。そのため、４つ以上の端子電極１０２を設けた本実施例の構成でも、半導体装置１０１と端子電極１０２との間に隙間が生じない。そのため、安定した状態で、半導体装置１０１を多層基板１０３にフリップチップ実装することができる。
【００６０】
また、端子電極１０２の下方位置に電気機能素子（容量素子）１００が形成されることになる。これにより、多層基板１０３内において端子電極１０２からみてほぼ最短と見なすことができる位置に容量素子が配置されることになる。そのため、インピーダンスが小さくなる結果、高周波特性に優れた多層基板が得られる。
【００６１】
（第２の実施例）
図４は、本発明の第２の実施例における半導体モジュールの構成の概略を示す断面図であり、図５は、第２の実施例における半導体モジュールの製造方法の概略を示す工程断面図である。
【００６２】
本実施例においては、第１の実施例における多層基板１０３を備えている。多層基板１０３は、第１の実施例で説明したのと同一の構成を備えている。そのため、ここでは多層基板１０３の説明は省略する。
【００６３】
半導体装置１０１は、その能動面にバンプ電極１０７が設けられている。半導体装置１０１は、その能動面を多層基板１０３側に向けて配置されており、バンプ電極１０７が端子電極１０２に電気的に接続されている。これにより、半導体装置１０１は多層基板１０３にフリップチップ実装されている。
【００６４】
このような半導体モジュールの構成では、半導体装置１０１の下方に位置する多層基板１０３の内部領域に誘電体層１０９が配置されている。そのため、半導体装置１０１に接続される端子電極１０２は、互いの高さばらつきがほとんど生じない状態となっている。
【００６５】
このような構造上の特徴を有する多層基板１０３に対して半導体装置１０１をフリップチップ実装する方法としては、例えば、次のような方法がある。
【００６６】
すなわち、図５（Ａ）に示すように、半導体装置１０１の入出力端子（図示省略）上にワイヤボンディング法またはめっき法によってＡｕなどからなるバンプ電極１０７が形成される。一方、樹脂中にフレーク状の金、銀、銀―パラジウム合金の粒子を分散した導電性接着剤１１１が用意される。そして、この導電性接着剤１１１がバンプ電極１０７に着けられる。
【００６７】
次に、図５（Ｂ）に示すように、端子電極１０２に導電性接着剤１１１が当接するように、半導体装置１０１が多層基板１０３に対して位置合せされる。この状態で導電性接着剤１１１が硬化される。これにより、導電性接着剤１１１を介してバンプ電極１０７が端子電極１０２に電気的に接続される。バンプ電極１０７を形成する金属は、貴金属によるもの以外に半田でもよく、この場合には、半田の溶融によってバンプ電極１０７を形成することができる。また、半田によってバンプ電極１０７が形成された場合においても、バンプ電極１０７と端子電極１０２との電気的接続に導電性接着剤を用いてもよい。
【００６８】
次に、図５（Ｃ）に示すように、半導体装置１０１と多層基板１０３との間の接続を補強するために、半導体装置１０１と多層基板１０３との間の形成される空間に液状の樹脂組成物１１０が充填されて硬化される。これにより、上記空間が封止される。この場合、樹脂組成物１１０としては、エポキシ系の樹脂とシリカなどのフィラーとが含まれたものを用いることができる。なお、フィラーは樹脂組成物１１０内に均一に分散されているのが好ましい。
【００６９】
端子電極１０２とバンプ電極１０７との電気的接続を行う場合においては、バンプ電極１０７の高さばらつきは接続不良の原因となる。しかしながら、導電性接着剤１１１を設けると、導電性接着剤１１１は、バンプ電極１０７と端子電極１０２との間の高さばらつきを吸収する働きをする。
【００７０】
通常、導電性接着剤１１１の厚さは１０μｍ程度ある。そのため、導電性接着剤１１１の厚さよりもバンプ電極１０７の高さばらつき量が小さい場合、上述した接続不良が発生せず、バンプ電極１０７を端子電極１０２に安定した状態で電気的接続することができる。
【００７１】
このことは、換言すれば、基板表面の凹凸が１０μｍ以下になると、バンプ電極１０７を端子電極１０２に対して安定した状態で電気的に接続できることを意味している。
【００７２】
多層基板１０３においては、その端子電極１０２どうしの間の高さばらつきがほとんど生じない構成となっている。したがって、多層基板１０３の表面の凹凸が１０μｍ以下にされた状態となっている。そのため、このような構成を有する多層基板１０３に対して半導体装置１０１をフリップチップ実装した場合、その実装形態は安定したものとなる。その結果、歩留まりの高い半導体モジュールが得られる。
【００７３】
端子電極１０２の数が４つ以上となった本実施例の構造では、端子電極１０２に高さばらつきが生じた状態になると、半導体装置１０１と端子電極１０２との間の接続箇所を結んで一平面が形成できなくなる。本実施例の多層基板１０３に半導体装置１０１をフリップチップ実装すると、上述した端子電極の高さばらつきによって半導体装置１０１と端子電極１０２との間に隙間が発生してしまうのは避けられない。
【００７４】
これに対して、本実施例では、端子電極１０２の高さばらつきが抑えられている。そのため、４つ以上の端子電極１０２を設けた本実施例の構成でも、半導体装置１０１と端子電極１０２との間に隙間が生じない。そのため、安定した状態で、半導体装置１０１を多層基板１０３にフリップチップ実装することができる。
【００７５】
また、端子電極１０２の下方位置に、容量素子となる電気機能素子１００が配置されている。これにより、端子電極１０２からみて最短距離とみなすことができる位置に容量素子が配置されることになる。そのため、インピーダンスが小さくなって、高周波特性が向上する。
【００７６】
本実施例では、上述した構成の他に次にような構成を備えている。すなわち、上側内部電極１０５の長手方向寸法Ｈ１と、下側内部電極１０６の長手方向寸法Ｈ２とが次のように設定されている。
【００７７】
これら長手方向寸法Ｈ１、Ｈ２が、半導体装置１０１に入力される電気信号の波長の１／４波長に相当する寸法より小さく設定されている。
【００７８】
このように上側、下側内部電極１０５、１０６の長手方向寸法Ｈ１、Ｈ２が設定されることで次のような効果が発揮される。すなわち、内部電極１０５、１０６の長さ方向寸法Ｈ１、Ｈ２が、半導体装置１０１に入力される電気信号の波長の１／４波長に相当する寸法より大きい場合、内部電極１０５、１０６の長さ方向に沿って異なる位置における見かけ上のインピーダンスが互いに一致しなくなる。そうすると、誘電体層１０９により構成される容量素子層がバイパスコンデンサとして機能しなくなるおそれがある。これに対して、内部電極１０５、１０６の長手方向寸法が、半導体装置１０１に入力される電気信号の波長の１／４波長に相当する寸法より小さくなっている本実施例の構成では、内部電極１０５、１０６の長さ方向に沿って異なる位置における見かけ上のインピーダンスが互いにほぼ一致することになる。そのため、誘電体層１０９により構成される容量素子層がバイパスコンデンサとして十分機能することになる。
【００７９】
なお、内部電極１０５、１０６上の各位置の見かけ上のインピーダンスを正確に一致させるためには、前記長手方向寸法Ｈ１、Ｈ２が前記電気信号の波長の１／８波長に相当する寸法より小さくされるのが好ましい。
【００８０】
例えば、１０ＧＨｚの電気信号を半導体装置１０１に入力する場合には、その電気信号の波長は１０．０ｍｍとなる。そのため、前記長手方向寸法Ｈ１、Ｈ２は、１０／４＝２．５ｍｍ以下とされる。さらに好ましくは、前記長手方向寸法Ｈ１、Ｈ２は、１０／８＝１．２５ｍｍ以下とされる。
【００８１】
なお、前記第１，２の実施例においては、電気機能素子１００が容量素子である場合を例示したが、本発明はこれに限定されるものではない。例えば、容量素子に代えて、インダクタまたは抵抗素子から電気機能素子１００を構成してもよい。
【００８２】
電気機能素子１００としてインダクタを内蔵した多層基板１０３は、誘電体層１０９の代わりに磁性体層が設けられる。この場合、内部電極１０５、１０６の位置およびその形状が多少異なること以外は、上述した容量素子を内蔵した多層基板１０３と同様の構造を有するものとなる。
【００８３】
磁性体層としては、特に限定するものではなく、従来からインダクタ用磁性体として知られているものを、焼結温度、透磁率、磁気損失、温度特性などに応じて適宜選択することができる。例えば、ＮｉＺｎＣｕ系、ＮｉＺｎ系、ＭｎＺｎ系、ＭｇＺｎ系等のスピネルフェライトやガーネットフェライトなどを磁性体層として例示することができる。特に、電気抵抗率が大きく、焼結温度が比較的低温であることから、ＮｉＺｎＣｕ系スピネルフェライトが磁性体層として有用である。
【００８４】
また、内部電極１０５、１０６は、上記容量素子を内蔵した多層基板１０３の内部電極１０５、１０６と同様の材料を使用することができ、その形状は、線状、スパイラル状、ミアンダ状など用途に応じて選択することができる。
【００８５】
（第３の実施例）
図６は、本発明の第３の実施例における半導体モジュールの構成の概略を示す断面図であり、図７は、本発明の第３の実施例における半導体モジュールの構成の概略を示す平面図である。
【００８６】
上述した第２の実施例においては、半導体装置１０１の基板厚み方向の下方に位置する多層基板１０３の内部領域に誘電体１０９が形成されていた。これに対して、本実施例においては、半導体装置１０１のバンプ電極１０７を介して接続される全ての端子電極（４つ以上設けられている）１０２の基板厚み方向の下方位置にのみに、誘電体層１０９を選択的に形成したものである。さらには、誘電体層１０９を矩形枠状に形成することで、半導体装置１０１の中央部の基板厚み方向の下方位置においては誘電体層１０９が形成されない領域Ｃが設けられている。これにより、容量素子の形成に制限されることなく配線（導電体１０８）を配置することができる。例えば、半導体装置１０１の基板厚み方向の下方位置において、導電体１０８を介して端子電極１０２を内層の配線に接続することができる。特に、半導体装置１０１の基板厚み方向の下方位置において、端子電極１０２を下側内部電極１０６に導電体１０８を介して電気的に接続することができる。これにより配線設計上の自由度が増す。
【００８７】
この半導体モジュールにおいては、上述した第１、第２の実施例と同様、端子電極１０２の高さばらつきを抑制することができる。そのため、多層基板１０３と半導体装置１０１とを安定した状態でフリップチップ接続することができる。これにより、歩留まりの高い半導体モジュールを得ることができる。
【００８８】
また、端子電極１０２の基板厚み方向下方位置に電気機能素子（容量素子）１００が形成されるので、上述した実施例１、２と同様の理由により、インピーダンスが小さくなり、その結果、高周波特性に優れた半導体モジュールが得られる。
【００８９】
なお、本実施例では、容量素子を形成する誘電体層１０９を、半導体装置１０１の中央部における基板厚み方向の下方位置（領域Ｃ）を除く、端子電極１０２の直下位置に設けた例について説明した。しかしながら、誘電体層１０９が形成されない領域Ｃは、半導体装置１０１の中央部における下方位置に限るものではなく、端子電極１０２の下方位置を除くいずれの領域に設けてもよい。
【００９０】
また、本実施例においても、上側内部電極１０５の長手方向寸法Ｈ１と、下側内部電極１０６の長手方向寸法Ｈ２とが次のように設定されている。すなわち、長手方向寸法Ｈ１、Ｈ２が、半導体装置１０１に入力される電気信号の波長の１／４波長に相当する寸法（好ましくは１／８波長に相当する寸法）より小さく設定されている。これにより、内部電極１０５、１０６の長さ方向に沿って異なる位置における見かけ上のインピーダンスが互いにほぼ一致することになる。そのため、誘電体層１０９により構成される容量素子層がバイパスコンデンサとして十分機能することになる。
【００９１】
また、電気機能素子１００は容量素子に限るものではなく、インダクタまたは抵抗素子であってもよい。
【００９２】
（第４の実施例）
図８は、本発明の第４の実施例における半導体モジュールの構成の概略を示す断面図であり、図９は、本発明の第４の実施例における半導体モジュールの製造方法の概略を示す工程断面図である。
【００９３】
第３の実施例においては、多層基板１０３の片面に少なくとも１つの半導体装置１０１がフリップチップ実装されていた。これに対して本実施例においては、多層基板１０３の両面にそれぞれ少なくとも１つの半導体装置１０１がフリップチップ実装されている。
【００９４】
それぞれの半導体装置１０１と電気的に接続する端子電極１０２の基板厚み方向の下方位置には、誘電体層１０９が設けられている。
【００９５】
本実施例の半導体モジュールは、図９の工程断面図に示すようにして製造される。
【００９６】
まず図９（Ａ）に示すように、下側シート状絶縁体１２４に貫通孔が形成される。貫通孔は、例えばパンチャによる穴加工で形成される。形成した貫通孔に銀粉体を主成分とする導電性ペーストが印刷法により充填される。これにより、導電体１０８が形成される。導電体１０８が形成された下側シート状絶縁体１２４の下面に端子電極１０２を含む配線パターンが印刷形成される。下側シート状絶縁体１２４の上面に下側内部電極１０６を含む配線パターンが印刷形成される。下側シート状絶縁体１２４の上面に誘電体層１０９が印刷法等により形成される。
【００９７】
上側シート状絶縁体１１４に、上述したのと同様の方法で貫通孔が形成される。さらに、形成された貫通孔に導電性ペーストが充填される。これにより導電体１０８が形成される。さらに、上側シート状絶縁体１１４の上面に端子電極１０２を含む配線パターンが印刷形成される。上側シート状絶縁体１１４の下面に上側内部電極１０５が形成される。
【００９８】
次に、図９（Ｂ）に示すように、上側内部電極１０５と下側内部電極１０６とで誘電体層１０９が挟み込まれるように、上側シート状絶縁体１１４と下側シート状絶縁体１２４とが加熱加圧により積層一体化される。作製した積層体が焼成される。このとき、誘電体層１０９は、上側シート状絶縁体１１４に形成された端子電極１０２の基板厚み方向の下方位置に形成され、同時に、下側シート状絶縁体１２４に形成された端子電極１０２の下方位置にも誘電体層１０９が形成される。
【００９９】
さらに、図９（Ｃ）に示しように、多層基板１０３の上下面の端子電極１０２と、半導体装置１０１とが位置合せされる。具体的には半導体装置１０１のバンプ電極１０７と端子電極１０２とが位置合わせされる。
【０１００】
その後、図９（Ｄ）で示すように、多層基板１０３の上下面に半導体装置１０１がそれぞれフリップチップ実装される。これにより、多層基板１０３の対向する両面に半導体装置１０１が搭載された半導体モジュールが完成する。
【０１０１】
このようにして作製された半導体モジュールにおいては、電気機能素子１００を形成する誘電体層１０９は、多層基板１０３内の所望の領域に設けられており、図８に示したように、半導体装置１０１と接続するための端子電極１０２の基板厚み方向の下方位置には必ず誘電体層１０９が設けられている。そのため、端子電極１０２どうしの間の高さばらつきはほとんど生じない。そのため、半導体装置１０１と多層基板１０３とを安定した状態で電気的に接続することができる。これにより、歩留まりの高い半導体モジュールを得ることができる。
【０１０２】
さらに、半導体装置１０１と電気機能素子１００との間を最短とみなすことができる接続距離で接続することができる。そのため、容量素子となる電機機能素子１００を、不要な配線の寄生インダクタンスがほとんど含まれない電源用のバイパスコンデンサとして機能させることできる。電源用バイパスコンデンサは、例えば、半導体装置１０１の電源端子に接続される。
【０１０３】
半導体装置１００の電源端子に接続するバイパスコンデンサとして約２００ｐＦの容量素子を内蔵した多層基板１０３を作製した。そして、その多層基板１０３の５０ＭＨｚ〜１３．５ＧＨｚまでの特性を測定した。その測定結果を図１０（Ａ）、図１０（Ｂ）に示す。図１０（Ａ）は反射特性のスミスチャートを示し、図１０（Ｂ）は反射特性のリアクタンス成分を示している。
【０１０４】
１０ＧＨｚにおいて約１０Ω以下のインピーダンスを示しており、高周波帯において理想的な電源特性を得ることができるのが確認される。
【０１０５】
本実施例では、複数半導体装置１０１を多層基板１０３に実装することができる。ここで、複数の半導体装置１０１として、砒化ガリウム等の同種の高周波用半導体を用いることもできる。そうすれば、電源端子のインピーダンスが高周波的に安定した半導体装置モジュールとなる。
【０１０６】
また、高速光通信用のＰＩＮフォトダイオードやアバランシェフォトダイオードなどの受光素子と増幅素子、あるいは、レーザーダイオード等の発光素子とその駆動用素子の組み合わせにおいても同様の効果が得られる。これにより、高周波特性に優れた半導体モジュールが実現されているのが理解される。また、高速動作時に安定した電源インピーダンスが得られるため、珪素を主体とした材料で構成される高速信号処理用のロジック回路やメモリ回路を搭載した半導体装置においても、高速信号処理時の安定動作が可能となる。
【０１０７】
なお、内蔵させる電気機能素子１００は容量素子に限るものではなく、インダクタまたは抵抗素子を内蔵したものであってもよい。
【０１０８】
（第５の実施例）
図１１は、本発明の第５の実施例における半導体モジュールの構成の概略を示す平面図であり、図１２は図１１のXII-XII断面図である。
【０１０９】
本実施例の半導体モジュールは、多層基板１０３の内部に形成された上側内部電極１０５が、複数に分割形成されている。
【０１１０】
なお、図１１および図１２においては、上側内部電極１０５が２つに分割されている例を示したが、容量素子をバイパスコンデンサとして内蔵する場合、半導体装置１０１の高周波用の電源端子数に応じて分割数を設定するのが望ましい。
【０１１１】
例えば、比誘電率４０００の材料で厚さが３０μｍの誘電体層１０９が設けられた場合、電極の寸法を０．９５ｍｍ×０．９５ｍｍの大きさにすることにより約１０００ｐＦの容量値が得られる。また、２ｍｍ×２ｍｍの大きさの半導体装置１０１を用いた場合、約１０００ｐＦの容量素子を半導体装置１０１の直下に４個配置することができる。そのため、４種類の電圧値の異なる電源端子に対応する容量素子を設けることができる。容量値は、誘電体層１０９の材料、厚さおよび電極の寸法により任意に制御することができ、電極の形状を任意に形成することにより、各端子ごとに容量値の異なる容量素子を形成することができる。
【０１１２】
このように構成された半導体モジュールにおいても、前述した各具体例と同様、端子電極１０２の高さばらつきがなくなり、多層基板１０３と半導体装置１０１とを安定した状態でフリップチップ接続することができる。また、端子電極１０２の直下位置に容量素子となる電気機能素子１００が形成されるので、高周波特性に優れた半導体モジュールが得られる。
【０１１３】
また、本実施例においても、上側内部電極１０５の長手方向寸法Ｈ１と、下側内部電極１０６の長手方向寸法Ｈ２とが次のように設定されている。すなわち、長手方向寸法Ｈ１、Ｈ２が、半導体装置１０１に入力される電気信号の波長の１／４波長に相当する寸法（好ましくは１／８波長に相当する寸法）より小さく設定されている。これにより、内部電極１０５、１０６の長さ方向に沿って異なる位置における見かけ上のインピーダンスが互いにほぼ一致することになる。そのため、誘電体層１０９により構成される容量素子層がバイパスコンデンサとして十分機能することになる。
【０１１４】
さらには、本実施例の構成では、半導体装置１０１を接続する各端子電極１０２を異なる特性の電気機能素子１００に最短で接続することができる。そのため、半導体装置１０１の端子電極１０２の電圧値がそれぞれ異なる場合であっても、各端子電極１０２が、その電圧値に対応する容量を有する電気機能素子１００に電気的に接続される。そのため、半導体装置１０１の端子電極１０２ごとに最適な回路構成が実現される。
【０１１５】
なお、本実施例の構成を、第４の実施例のように、多層基板１０３の両面に半導体装置１０１を実装する場合に適用してもよい。
【０１１６】
また、電気機能素子１００は容量素子に限るものではなく、インダクタまたは抵抗素子を内蔵したものであってもよい。
【０１１７】
（第６の実施例）
図１３は、本発明の第６の実施例における半導体モジュールの構成の概略を示す平面図であり、図１４は図１３のXIV-XIV断面図である。
【０１１８】
本実施例の半導体モジュールは、多層基板１０３の内部に形成された誘電体層１０９に接して設けられた上側内部電極１０５が複数に分割して形成されていることに第１の特徴がある。さらには、分割された上側内部電極１０５が端子電極１０２の基板厚み方向の下方位置に設けられていることに第２の特徴がある。すなわち、端子電極１０２が上側内部電極１０５の形成領域からはみ出さないように、上側内部電極１０５が設けられている。
【０１１９】
このような構成を有する本実施例の半導体モジュールでは、前述した第５の実施例と同様の効果が得られるうえに、さらには、次のような効果が得られる。
【０１２０】
上側、下側内部電極１０５、１０６として１０μｍ未満の厚みを有する電極が形成されている場合はあまり問題とならないが、これらの内部電極１０５、１０６の抵抗成分を低下させるために、１０μｍ以上の厚みを有する内部電極１０５、１０６が形成されている場合、多層基板１０３内部の内部電極１０５、１０６の有無に応じて多層基板１０３の表層に凹凸が発生する。したがって、端子電極１０２が形成された面内においても、内部電極１０５、１０６の有無に応じた凹凸が発生する。そのため、半導体装置１０１がフリップチップ実装される際に、バンプ電極１０７と端子電極１０２と間の距離が一定でなくなり、半導体装置１０１と多層基板１０３との間の電気的な接続の安定性が低下する恐れがある。
【０１２１】
これに対して、本実施例では、上側内部電極１０５の分割されている領域に端子電極１０２が設けられていないために、端子電極１０２の形成領域における多層基板１０３の凹凸を抑えることができる。これにより、半導体装置１０１と多層基板１０３とを極めて安定した状態で電気的に接続することができ、半導体装置１０１と多層基板１０３の間の電気的接続がより一層確実となる。
【０１２２】
また、本実施例においても、上側内部電極１０５の長手方向寸法Ｈ１と、下側内部電極１０６の長手方向寸法Ｈ２とが次のように設定されている。すなわち、長手方向寸法Ｈ１、Ｈ２が、半導体装置１０１に入力される電気信号の波長の１／４波長に相当する寸法（好ましくは１／８波長に相当する寸法）より小さく設定されている。これにより、内部電極１０５、１０６の長さ方向に沿って異なる位置における見かけ上のインピーダンスが互いにほぼ一致することになる。そのため、誘電体層１０９により構成される容量素子層がバイパスコンデンサとして十分機能することになる。
【０１２３】
なお、本実施例の構成を、第４の好ましい実施例のように、多層基板１０３の両面に半導体装置１０１を実装する場合に適用してもよい。
【０１２４】
また、内蔵させる電気機能素子１００は容量素子に限るものではなく、インダクタまたは抵抗素子を内蔵したものであってもよい。
【０１２５】
（第７の実施例）
図１５は、本発明の第７の実施例における半導体モジュールの構成の概略を示す断面図であり、図１６は、本発明の第７の実施例における半導体モジュールに用いる多層基板の製造方法の概略を示す工程断面図である。
【０１２６】
第１の実施例から第６の実施例においては、多層基板１０３の内部に電気機能素子１００が内蔵されていた。これに対して、本実施例においては、基板表面の一部の領域に電気機能素子１００が形成されている。
【０１２７】
図１５に示すように、配線基板１１３の表面には、下側内部配線１０６が設けられている。下側内部配線１０６の上面には、誘電体層１０９、１０９が設けられている。誘電体層１０９の上面には上側内部配線１０５が設けられている。上側内部電極１０５は、端子電極１０２の機能を兼ね備えている。
【０１２８】
上側内部電極１０５のうち、半導体装置１０１の接地用端子に接続する一部の端子は、下側内部電極１０６と電気的に接続されている。また、上側内部電極１０５（端子電極１０２）には、バンプ電極１０７が電気的に接続されている。
【０１２９】
このように構成された本実施例の半導体モジュールにおいては、上述した第１、第２の実施例と同様、端子電極１０２の高さばらつきを抑制することができる。そのため、多層基板１０３と半導体装置１０１とを安定した状態でフリップチップ接続することが可能となる。これにより、歩留まりの高い半導体モジュールが得られる。
【０１３０】
また、端子電極１０２（上側内部電極１０５）の基板厚み方向の下方位置に電気機能素子（容量素子）１００が形成されるので、上述した実施例１、２と同様の理由により、インピーダンスが小さくなり、その結果、高周波特性に優れた半導体モジュールが得られる。
【０１３１】
さらに、端子電極１０２が上側内部電極１０５を兼ね備えているため、別途上側内部電極を設ける場合に比べ、半導体モジュールの小型化が図れる。
【０１３２】
なお、配線基板１１３の両面に、本実施例のようにして電気機能素子１００が形成されて、基板１１３の両面に半導体装置１０１が実装されるようにしてもよい。
【０１３３】
また、内蔵させる電気機能素子１００は容量素子に限るものではなく、インダクタまたは抵抗素子を内蔵したものであってもよい。
【０１３４】
次に、本実施例の半導体モジュールに用いられる多層基板の製造方法について、図１６（Ａ）、図１６（Ｂ）を用いて説明する。
【０１３５】
まず、図１６（Ａ）に示すように、アルミナやガラス−セラミック複合材料等を絶縁層とする配線基板１１３が用意される。用意された配線基板１１３の表面に、下側内部電極１０６を含む配線パターンが印刷形成される。形成された配線パターンが５０℃で５分間乾燥される。誘電体原料粉体に有機バインダを含んだスラリーが用意される。用意されたスラリーを用いて下側内部電極１０６上に、誘電体層のパターンが印刷形成される。形成された誘電体層のパターンが５０℃で５分間乾燥されることで、誘電体１０９が形成される。
【０１３６】
次に、図１６（Ｂ）に示すように、誘電体層１０９の上に、上側内部電極１０５（端子電極１０２）が形成される。上側内部電極１０５は下側内部電極１０６と同様の方法で形成される。
【０１３７】
半導体装置１０１のバンプ電極１０７と、端子電極１０２とが位置あわせされたうえで、半導体装置１０１が配線基板１１３にフリップチップ実装される。これにより半導体モジュールが完成する。
【０１３８】
なお、導電性ペーストとしては、金属粉体に有機バインダおよび溶剤を十分に混合、混練たものから構成することができる。ここでいう金属粉体としては、特に限定するものではなく、例えば、銅、銀、金、パラジウム、白金、ニッケルまたはそれらの合金等が、焼成基板の材料や基板の製造条件、使用条件等に応じて適宜選択される。
【０１３９】
誘電体層１０９の材料は、内蔵する所望の容量値、誘電体層１０９の厚さ、配線基板１１３や端子電極１０２の材料などにより適宜選択される。例えば、鉛系ペロブスカイト化合物が用いられ、配線基板用グリーンシートにガラスとアルミナの複合材料が用いられた場合、通常、焼成温度は８５０℃〜９５０℃の範囲で、焼成時間は０．１時間〜１０時間に設定される。また、処理雰囲気は特に限定されるものではなく、例えば、大気、窒素、水素、またはそれらの混合ガス等が使用される。
【０１４０】
なお、上述した本実施例の説明においては、アルミナ等の配線基板１１３に対して、内部配線１０５、１０６、誘電体層１０９が印刷形成される例を示した。しかしながら、未焼成のグリーンシートに内部配線１０５、１０６、誘電体層１０９が印刷形成されたのち、一括に焼成されてもよい。また、配線基板１１３として、多層基板が用いられてもよい。
【０１４１】
（第８の実施例）
図１７は、本発明の第８の実施例における半導体モジュールの構成の概略を示す断面図であり、図１８は、本発明の第８の実施例における半導体モジュールの構成の概略を示す平面図であり、図１９は、本発明の第８の実施例における半導体モジュールの製造方法の概略を示す工程断面図である。
【０１４２】
第１〜第７の実施例においては、多層基板内に容量素子、インダクタまたは抵抗素子のいずれかが内蔵される構成であったのに対し、本実施例においては、多層基板の絶縁体層とは異なる誘電体の他に、抵抗体層、磁性体層が形成された機能層を含む電気機能素子が内蔵されている例が示されている。
【０１４３】
図１７に示すように、フリップチップ実装された半導体装置１０１と接続する端子電極１０２の基板厚み方向の下方位置に、誘電体層１０９と、抵抗体層１１９と磁性体層１２９とが設けられている。
【０１４４】
このように、本実施例では、全ての端子電極１０２の基板厚み方向の下方位置に誘電体層１０９、抵抗体層１１９、磁性体層１２９のいずれかが必ず設けられている。それぞれの層１０９、１１９、１２９の端部は、端子電極１０２が形成されていない平面領域に設けられている。こうすることで、本実施例は、次のような利点を有している。すなわち、各端子電極１０２の直下位置ごとに異なる特性を有する層１０９、１１９、１２９が設けられたとしても、各端子電極１０２の基板厚み方向の下方位置には必ず、誘電体層１０９、抵抗体層１１９、磁性体層１２９のうちのいずれかの層が配置されることになる。そのため、端子電極１０２の高さ位置がばらつくことはない。
【０１４５】
次に、図１９（Ａ）〜図１９（Ｃ）を用いて、本実施例の半導体モジュールの製造方法が説明される。
【０１４６】
まず、図１９（Ａ）に示すように、下側シート状絶縁体１２４が用意される。用意された下側シート状絶縁体１２４の一面に下側内部電極１０６が形成される。下側内部電極１０６が形成された下側シート状絶縁体１２４の上に誘電体層１０９が形成される。誘電体層１０９の形成は、第１の実施例と同様の方法で行われる。同様の方法で順次、抵抗体層１１９、磁性体層１２９が形成される。
【０１４７】
次に、上側シート状絶縁体１１４が用意される。用意された上側シート状絶縁体１１４に導電体１０８が形成される。上側シート状絶縁体１１４の一面に端子電極１０２を含む配線パターンが形成される。上側シート状絶縁体１１４の他面に上側内部電極１０５を含む配線パターンが形成される。
【０１４８】
上側シート状絶縁体１１４と下側シート状絶縁体１２４とが、８０℃、５０Ｋｇ／ｃｍ2の圧力で積層一体化されたのち、加熱炉にて大気中６００℃で脱バインダ処理される。脱バインダ処理された積層体が８５０℃〜９５０℃の範囲で０．２時間焼成される。これにより、電気機能素子を内蔵した多層基板１０３が得られる。
【０１４９】
その後、図１９（Ｂ）で示すように、端子電極１０２と半導体装置１０１のバンプ電極１０７との位置合せが行われたうえで、バンプ電極１０７と端子電極１０２とが電気的に接続される。これにより、多層基板１０３に半導体装置１０１がフリップチップ実装されて、図１９（Ｃ）に示す半導体モジュールが完成する。
【０１５０】
なお、抵抗体層１１９の原料として、ＲｕＯ2粉体とガラス粉体およびセルロース系樹脂の混合体を用いることができる。
【０１５１】
このように構成された半導体モジュールにおいても、端子電極１０２の高さばらつきが抑えられる。そのため、半導体装置１０１を、安定した状態で多層基板１０３にフリップチップ接続することができる。
【０１５２】
また、半導体装置１０１の各端子電極１０２ごとに、高周波特性に優れた所望の電気機能素子１００を最短と見なせる配線距離で接続することができるため、高周波特性に優れた機能回路を含んだ多機能の半導体モジュールを実現することができる。
【０１５３】
なお、本実施例の構成を、第４の実施例のように、多層基板１０３の両面に半導体装置１０１を実装する場合に適用してもよい。
【０１５４】
また、内蔵させる電気機能素子１００は、容量素子、インダクタまたは抵抗素子のうち少なくとも２つを内蔵したものであってもよい。
【０１５５】
（第９の実施例）
図２０は、本発明の第９の実施例における半導体モジュールの構成の概略を示す断面図である。
【０１５６】
図２０に示すように、全ての端子電極１０２の基板厚み方向下方位置に、誘電体層１０９が形成されており、さらにその下の異なる層に抵抗体層１１９または磁性体層１２９が形成されている。なお、抵抗体層１１９と磁性体層１２９とは、それぞれ異なる層に形成されているのが好ましい。誘電体層１０９、抵抗体層１１９、磁性体層１２９が設けられる全ての層において、端子電極１０２の基板厚み方向の下方位置にある基板領域には、必ず誘電体層１０９、抵抗体層１１９、磁性体層１２９が設けられている。
【０１５７】
抵抗体層１１９としては、特に限定されるものではなく、焼結温度、抵抗率、温度特性などに応じて適宜選択することができる。例えば、ＲｕＯ2粉体とガラス粉体およびセルロース系樹脂の混合体が用いられる。
【０１５８】
磁性体層１２９としては、特に限定されるものではなく、焼結温度、透磁率、磁気損失、温度特性などに応じて適宜選択することができる。例えば、ＮｉＺｎＣｕ系、ＮｉＺｎ系、ＭｎＺｎ系、ＭｇＺｎ系等のスピネルフェライトやガーネットフェライトなどを例示することができる。特に、電気抵抗率が大きく、焼結温度が比較的低温であることから、ＮｉＺｎＣｕ系スピネルフェライトが有用である。
【０１５９】
また、誘電体層１０９、抵抗体層１１９、磁性体層１２９は、それぞれの層において、印刷法等により配線電極がパターニングされたシート状の絶縁体の上に印刷等により形成される。
【０１６０】
このように構成された半導体モジュールにおいても、端子電極１０２の高さばらつきを抑えることができる。そのために、半導体装置１０１を安定した状態で多層基板１０３にフリップチップ実装することができる。
【０１６１】
また、半導体装置１０１の各端子電極１０２ごとに、高周波特性に優れた所望の電気機能素子１００を最短距離と見なせる接続距離で接続することができる。そのため、高周波特性に優れた機能回路を含んだ多機能の半導体モジュールが実現される。
【０１６２】
本実施例においては、誘電体層１０９が形成される層とは異なる層に抵抗体層１１９や磁性体層１２９が形成されている。そのため、容量素子、抵抗素子、インダクタ等が複合された電気機能素子１００を内蔵した多層基板１０３の製造が容易になる。
【０１６３】
なお、本実施例の構成を、第４の実施例のように、多層基板１０３の両面に半導体装置１０１を実装する構成において適用してもよい。
【０１６４】
また、内蔵させる電気機能素子１００は、容量素子、インダクタまたは抵抗素子のうち少なくとも２つを内蔵したものであってもよい。
【０１６５】
（第１０の実施例）
図２１は、本発明の第１０の実施例における半導体モジュールの構成の概略を示す断面図であり、図２２は、本発明の第１０の実施例における半導体モジュールの製造方法の概略を示す断面図である。
【０１６６】
図２１に示すように、端子電極１０２は、多層基板１０３の内部に設けられた上側内部電極１０５と下側内部電極１０６とに、導電体１０８を介してそれぞれ接続されている。
【０１６７】
誘電体層１０９は、端子電極１０２の基板厚み方向の下方位置に選択的に設けられている。すなわち、図２１に示すように、誘電体層１０９は端子電極１０２の基板厚み方向の下方位置に必ず形成されており、それ以外の不要な領域には形成されていない。
【０１６８】
このような電気機能素子１００が内蔵された多層基板１０３上の端子電極１０２に、半導体装置１０１がバンプ電極１０７を介してフリップチップ実装されている。さらに、半導体装置１０１の周囲が絶縁性の混合物１１８で充填されている。混合物１１８は無機質フィラーと熱硬化樹脂組成物とを含む材料から構成されている。混合物１１８には、半導体装置１０１の周囲に導電体１０８が形成されている。混合物１１８の表面には配線パターン１１７が形成されている。
【０１６９】
熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂を用いることができ、無機フィラーとしてアルミナ、窒化ケイ素、ベリリア（ＢｅＯ）、ＭｇＯ、窒化アルミ、ＳｉＯ2等を用いることができる。また必要であれば、カップリング剤、分散剤、着色剤が熱硬化性樹脂に添加されてもよい。
【０１７０】
次に、図２２を用いて、本実施例の半導体モジュールの製造方法について説明する。
【０１７１】
第１の実施例および第２の実施例で説明した方法に基づいて作製した多層基板１０３に、半導体装置１０１がフリップチップ実装される。
【０１７２】
一方、無機フィラーと未硬化状態の熱硬化性樹脂との混合物１１８がシート状に加工される。シート状に加工された混合物１１８に貫通孔が形成される。混合物１１８の貫通孔に導電性ペーストが充填されることで導電体１０８が形成される。
【０１７３】
半導体装置１０１が実装された多層基板１０３と、混合物１１８と銅箔１２６とが互いに位置合せされたうえで積層される。その積層体がプレスにより加熱加圧される。これにより、半導体装置１０１の周囲が無機フィラーと熱硬化性樹脂の混合物１１８とで充填される。
【０１７４】
無機フィラーと未硬化状態の熱硬化性樹脂の混合物１１８をシート状に加工する工程は次のようにして行われる。すなわち、無機フィラーと液状の熱硬化性樹脂を混合してペースト状混練物が作製された後、一定厚みに成形されて熱処理されることで、未硬化状態のシート状混合物１１８が得られる。
【０１７５】
無機フィラーとしてアルミナ粉末が用いられる。熱硬化性樹脂としてエポキシ樹脂が用いられる。シート状に加工される際には、離型処理が施されたポリエチレンテレフタレートフィルムで混合物１１８が挟まれ、加熱加圧により所定の厚さにプレスされる。この際、熱硬化性樹脂の硬化開始温度以下での熱処理が行われる。これにより、未硬化状態のシート状混合物１１８が得られる。例えば、エポキシ樹脂の硬化開始温度が１３０℃である場合は、熱処理温度は１２０℃、圧力は１０ｋｇ／ｃｍ2とされる。プレスを行う際は、最終的に充填される半導体装置１０１の厚さよりも厚く形成することが必要となる。
【０１７６】
その後、レーザー加工法やパンチング加工により貫通孔が形成される。貫通孔が印刷法などにより導電性ペーストで充填されることで、導電体１０８が形成される。導電性ペーストは、例えば、金や銀、銅の粉末の導電材料と、エポキシ樹脂と硬化剤からなる熱硬化性樹脂が混練されたものから構成される。
【０１７７】
半導体装置１０１の周囲を混合物１１８で充填する工程は、混合物１１８中の熱硬化性樹脂が未硬化状態で実施される。具体的にはこの工程は、積層された半導体装置１０１と混合物１１８とを加圧処理することで実施される。
【０１７８】
上記充填工程の後、上記積層体を１７５℃の加熱温度で１時間保持することで熱硬化性樹脂を硬化させる。これにより混合物１１８と導電体１０８とを完全に硬化させる。最後に、銅箔１２６がエッチング法等により加工されることで配線パターン１１７が形成される。
【０１７９】
半導体装置１０１に対して混合物１１８が加圧される際において、混合物１１８は半導体装置１０１により圧縮される。これにより、銅箔１２６と半導体装置１０１との間に位置する混合物１１８は、他の箇所に位置する混合物１１８より強く圧縮される。そのため、銅箔１２６と半導体装置１０１との間に位置する混合物１１８は他の箇所の混合物１１８より無機質フィラーの充填率が高くなる。無機質フィラーは熱硬化性樹脂よりも大幅に熱伝導率が高い。したがって、無機質フィラーの充填率が高まることにより、半導体装置１０１の裏面は熱伝導性が高くなる。
【０１８０】
本実施例の半導体モジュールにおいても、端子電極１０２の高さばらつきが抑えられるため、半導体装置１０１を安定した状態で多層基板１０３にフリップチップ接続することができる。したがって、歩留まりの高い半導体モジュールが得られる。
【０１８１】
また、端子電極１０２の基板厚み方向の下方位置に電気機能素子１００が形成されるので、端子電極１０２からみて最短距離と見なせる位置に電気機能素子が設けられる。これにより、高周波特性に優れた半導体モジュールが得られる。
【０１８２】
さらに、半導体装置１０１の周囲に充填する混合物１１８において、熱伝導性の高い任意の無機質フィラーが添加されることで、放熱性に優れた半導体モジュールが得られる。
【０１８３】
なお、内蔵させる電気機能素子１００は容量素子に限るものではなく、インダクタまたは抵抗素子を内蔵したものであってもよい。
【０１８４】
また、本実施例においても、上側内部電極１０５の長手方向寸法Ｈ１と、下側内部電極１０６の長手方向寸法Ｈ２とが次のように設定されている。すなわち、長手方向寸法Ｈ１、Ｈ２が、半導体装置１０１に入力される電気信号の波長の１／４波長に相当する寸法（好ましくは１／８波長に相当する寸法）より小さく設定されている。これにより、内部電極１０５、１０６の長さ方向に沿って異なる位置における見かけ上のインピーダンスが互いにほぼ一致することになる。そのため、誘電体層１０９により構成される容量素子層がバイパスコンデンサとして十分機能することになる。
【０１８５】
（第１１の実施例）
図２３（Ａ）、図２３（Ｂ）は、本発明の第１１の実施例における半導体モジュールの構成の概略を示す断面図、およびその製造方法の概略を示す断面図である。
【０１８６】
本実施例は、第１０の実施例で説明した半導体モジュールの単体を、導電体１０８が形成された無機質フィラーと熱硬化性樹脂とを介して複数層積層したものである。
【０１８７】
図２３（Ａ）に示すように、端子電極１０２の基板厚み方向の下方位置には、誘電体層１０９、抵抗体層１１９、あるいは磁性体層１２９が設けられている。各層１０９、１１９、１２９の基板厚み方向の両面には、上側内部電極１０５と下側内部電極１０６とが設けられている。これにより、各層１０９、１１９、１２９は各種の電気機能素子１００として機能する。
【０１８８】
電気機能素子１００を内蔵した多層基板１０３上に半導体装置１０１がフリップチップ実装された組が複数積層配置されている。それぞれの半導体装置１０１の周囲は、無機質フィラーと熱硬化性樹脂が混合されたシート状混合物１１８で充填されている。図２３（Ａ）において、多層基板１０３の半導体装置１０１が搭載されていない面と、半導体装置１０１が搭載された面とが導電体１０８を介して接続されている例を示したが、多層基板１０３の半導体装置１０１が搭載されていない面同士、若しくは、多層基板１０３の半導体装置１０１が搭載されている面同士を、導電体１０８を介して接続しても同様の効果が得られる。
【０１８９】
次に、図２３（Ｂ）を用いて、本実施例の半導体モジュールの製造方法について説明する。
【０１９０】
まず、端子電極１０２の基板厚み方向の下方位置にある多層基板１０３内部領域に、誘電体層１０９と、抵抗体層１１９と、磁性体層１２９と、上側内部電極１０５と、下側内部電極１０６と、導電体１０８とが形成される。これらの形成方法は前述した各実施例で説明した方法と同様であるので、ここでは、詳しい説明は省略する。作製した多層基板１０３の上に半導体装置１０１がフリップチップ実装される。これにより、半導体モジュール１２５ａ、１２５ｂが形成される。
【０１９１】
無機フィラーと未硬化状態の熱硬化性樹脂の混合物をシート状に加工してなるシート状混合物１１８が複数枚用意される。それら混合物１１８に導電体１０８が充填形成される。
【０１９２】
半導体モジュール１２５ａ、１２５ｂの間に混合物１１８を挟み込んだ状態で、半導体モジュール１２５ａ、１２５ｂと混合物１１８と銅箔１２６とが積層される。その際、導電体１０８は、半導体モジュール１２５ａの電極パターン１２３と、半導体モジュール１２５ｂの電極パターン１２３とが電気的に接続される。
【０１９３】
半導体モジュール１２５ｂの最外層に位置するシート状混合物１１８にある導電体１０８は、外部接続用の配線（銅箔１２６から構成される）に接続される。
【０１９４】
次に、上記積層体が加熱加圧される。これにより、半導体装置１０１の周囲が混合物１１８で充填される。このときの加熱温度は、混合物１１８中の熱硬化性樹脂が硬化しない程度の加熱温度に設定される。
【０１９５】
その後、混合物１１８中の熱硬化性樹脂が硬化する温度で上記積層体が加熱処理される。これにより、混合物１１８の熱硬化性樹脂および導電体１０８中の熱硬化性樹脂が完全に硬化される。最後に、銅箔１２６をエッチングなどによりパターニングすることにより、半導体モジュールが完成する。
【０１９６】
複数の半導体装置１０１として、例えば、高速動作を行う同種のメモリを複数内蔵した構成にする。これにより、大容量のメモリを小型にすることができる。また、高速で動作する論理回路を含む素子と、高速動作するメモリのような異なる機能の半導体装置１０１とが内蔵されるようにすることもできる。さらに、表面側に発光素子もしくは受光素子が搭載され、内部側に増幅素子や論理演算を行う半導体装置１０１が内蔵されるようにすることもできる。そうすれば、１つのモジュールで全ての機能を実現する高周波特性に優れた半導体モジュールが実現される。
【０１９７】
本実施例の半導体モジュールにおいても、端子電極１０２の高さばらつきが抑えられるため、半導体装置１０１を安定した状態でフリップチップ接続することができる。したがって、歩留まりの高い半導体モジュールを得ることができる。
【０１９８】
また、端子電極１０２の基板厚み方向の下方位置に電気機能素子１００が形成されるので、端子電極１０２からみて最短距離と見なせる位置に電気機能素子が設けられることになる。これにより、高周波特性に優れた半導体モジュールが得られる。
【０１９９】
さらに、複数個の半導体装置１０１と電気機能素子１００とを内蔵したモジュールが、高密度に３次元的に配置される。そのため、高周波特性に優れた極めて高密度な半導体モジュールが実現される。
【０２００】
なお、内蔵させる電気機能素子１００は、容量素子、インダクタまたは抵抗素子のうち少なくとも１つを内蔵したものであればよい。
【０２０１】
（第１２の実施例）
図２４（Ａ）〜図２４（Ｃ）は、本発明の第１２の実施例における半導体モジュールの製造方法の概略を示す工程断面図である。
【０２０２】
まず、図２４（Ａ）に示すように、半導体装置１０１の入出力端子（図示省略）上に、ワイヤボンディング法またはめっき法によって、金等からなるバンプ電極１０７が形成される。
【０２０３】
バンプ電極１０７を構成する金属は、貴金属によるもの以外に、半田による電極形成も可能であり、半田による電極形成と導電性接着剤の併用も可能である。線径が２５μｍの金線を用いてワイヤボンディング法によりバンプ電極１０７が形成される場合、バンプ電極１０７の高さは６０μｍ〜１００μｍとなる。
【０２０４】
一方、多層基板１０３が用意される。多層基板１０３としては次のものが用意される。すなわち、多層基板１０３の基板表面には端子電極１０２が設けられている。端子電極１０２の基板厚み方向の下方にある多層基板１０３の内部領域には誘電体層１０９と上側内部電極１０５と下側内部電極１０６とが設けられている。多層基板１０３の内部領域には、端子電極１０２と内部電極１０５、１０６とを電気的に接続する導電体１０８が設けられている。
【０２０５】
次に、多層基板１０３の端子電極１０２上に、導電性接着剤１１１が印刷法等により供給される。導電性接着剤１１１としては、フレーク状の金，銀，銀―パラジウム合金の粒子が樹脂中に分散されたものが用いられる。
【０２０６】
さらに、多層基板１０３上の半導体装置１０１が搭載される箇所の中央部に、バンプ電極１０７の高さと端子電極１０２の厚さとの合計よりも高くなるまで、熱硬化性樹脂１１５がディスペンサ等により供給される。
【０２０７】
その後、図２４（Ｂ）に示すように、バンプ電極１０７と端子電極１０２とが位置あわせされた状態で、多層基板１０３に半導体装置１０１が搭載される。その際、バンプ電極１０７が変形する圧力が半導体装置１０１の裏面から加えられる。そして、加圧と同時に加熱されて、熱硬化性樹脂１１５と導電性接着剤１１１とが硬化される。その際の圧力は、線径が２５μｍの金線を用いてバンプ電極１０７を形成した場合、１バンプ電極当たり５０ｇの圧力となる。これにより、バンプ電極１０７は、４０μｍ〜５０μｍの高さになるまで圧縮変形される。
【０２０８】
その後、図２４（Ｃ）に示すように、半導体装置１０１と多層基板１０３との間隙が、液状の樹脂組成物１３０で封止される。この場合、樹脂組成物１３０としてはエポキシ系の樹脂とシリカなどのフィラーとを含むものが好ましい。さらには、フィラーは樹脂組成物１３０内に均一に分散されているのが好ましい。
【０２０９】
本実施例において、半導体装置１０１上にバンプ電極１０７を形成した後、端子電極１０２上に導電性樹接着剤１１１が供給されるようにした。しかしながら、例えば、バンプ電極１０７が半導体装置１０１上に形成された後、半導体装置１０１を多層基板１０３上に搭載する時に加える圧力よりも小さい圧力がバンプ電極１０７に加えられることで、バンプ電極１０７の高さが一定にレベリングされるようにしてもよい。この場合、レベリングされたバンプ電極１０７に対して導電性接着剤１１１が転写される。そして、半導体装置１０１が多層基板１０３に搭載されたのち、加熱加圧されることでバンプ電極１０７がさらに圧縮変形される。このようにすることで、バンプ電極１０７に転写される導電性接着剤１１１の量を容易に制御することができる。
【０２１０】
本実施例の半導体モジュールにおいても、端子電極１０２の高さばらつきが抑えられるため、半導体装置１０１が安定した状態で多層基板１０３にフリップチップ接続される。したがって、歩留まりの高い半導体モジュールが得られる。
【０２１１】
また、端子電極１０２の基板厚み方向の下方位置に電気機能素子１００が形成されるので、端子電極１０２からみて最短距離と見なせる位置に電気機能素子１００が設けられることになる。これにより、高周波特性に優れた半導体モジュールが得られる。
【０２１２】
さらに、仮に端子電極１０２に高さばらつきがあったとしても、バンプ電極１０７が変形することで、安定した状態で半導体装置１０１と多層基板１０３とを接続することができる。
【０２１３】
なお、多層基板１０３の両面に、熱硬化性樹脂１１５を介して半導体装置１０１を実装するようにしてもよい。
【０２１４】
また、内蔵される電気機能素子１００は、容量素子に限らず、インダクタまたは抵抗素子としてもよい。
【０２１５】
（第１３の実施例）
図２５（Ａ）〜図２５（Ｇ）は、本発明の第１３の実施例における半導体モジュールの製造方法の概略を示す工程断面図である。
【０２１６】
図２５（Ａ）に示すように、グリーンシート１１２と上側シート状絶縁体１１４とが用意される。グリーンシート１１２は、離型処理が施された支持基材１２１に張り付けられている。上側シート状絶縁体１１４は導電体１０８と上側内部電極１０５とが形成されている。用意されたグリーンシート１１２に貫通孔１１６が形成される。貫通孔１１６はパンチャもしくは金型による穴加工により形成される。
【０２１７】
図２５（Ｂ）に示すように、グリーンシート１１２と上側シート状絶縁体１１４とが位置あわせされて積層される。積層後、支持基材１２１は取り除かれる。
【０２１８】
図２５（Ｃ）に示すように、貫通孔１１６に印刷法により誘電体層１０９が充填される。誘電体層１０９としては、鉛系ペロブスカイト化合物の原料粉体に有機バインダを、ボールミルや３本ロールなどの混練機を使用して混合したスラリーが用いられる。
【０２１９】
図２５（Ｄ）で示すように、下側シート状絶縁体１２４が用意される。下側シート状絶縁体１２４には下側内部電極１０６と導電体１０８とが形成されている。
【０２２０】
上側シート状絶縁体１１４とグリーンシート１１２とに対して、下側シート状絶縁体１２４が位置合わせされて積層される。これによりグリーンシート積層体１２２が作製される。
【０２２１】
そして、図２５（Ｅ）に示すように、グリーンシート積層体１２の表面に端子電極１０２を含む最表層の電極パターンが形成される。電極パターンが形成されたグリーンシート積層体１２２が焼成される。焼成温度および焼成時間は、グリーンシート１１２と誘電体層１０９と上側シート状絶縁体１１４と下側シート状絶縁体１２４とを構成する各無機材料に応じて適宜設定される。例えば、上側シート状絶縁体１１４と下側シート状絶縁体１２４とが、ガラスとアルミナを主成分とするガラス−セラミックス複合材料から構成され、誘電体層１０９が鉛系複合ペロブスカイト化合物から構成される場合には、焼成温度は８５０℃〜９５０℃、焼成時間は０．１〜１０．０時間に設定される。処理雰囲気は特に限定するものではなく、例えば、大気、窒素、水素またはそれらの混合ガスなどが使用される。
【０２２２】
図２５（Ｆ）に示すように、バンプ電極１０７が設けられた半導体装置１０１と端子電極１０２とが位置あわせされた後、半導体装置１０１がグリーンシート積層体１２２にフリップチップ実装される。これにより、図２５（Ｇ）で示される半導体モジュールが完成する。
【０２２３】
本実施例の半導体モジュールにおいても、端子電極１０２の高さばらつきが抑えられるため、半導体装置１０１を安定した状態で多層基板１０３にフリップチップ接続することができる。したがって、歩留まりの高い半導体モジュールが得られる。
【０２２４】
また、端子電極１０２の基板厚み方向の下方位置に電気機能素子１００が形成されるので、端子電極１０２からみて最短距離と見なせる位置に電気機能素子１００が設けられることになる。これにより、高周波特性に優れた半導体モジュールが得られる。
【０２２５】
なお、本実施例では、端子電極１０２の高さばらつきを抑えるグリーンシート１１２が、グリーンシート積層体１２２の全領域に渡って設けられていたが、少なくとも端子電極１０２の基板厚み方向の下方位置に設けられていればよい。
【０２２６】
また、内蔵される電気機能素子１００は、容量素子に限らず、インダクタまたは抵抗素子としてもよい。
【０２２７】
さらに、グリーンシート積層体１２２の両面に、半導体装置１０１を実装するようにしてもよい。
【０２２８】
この発明を詳細にその最も好ましい実施例について説明したが、その好ましい実施形態についての部品の組み合わせと配列は、この発明の精神と範囲とに反することなく種々変更することができるものである。
【０２２９】
【発明の効果】
以上のように本発明によれば、全ての端子電極の下方位置に選択的に電気機能層を設けたことにより、各端子電極の間の高さ位置が揃うことになり、これによって、多層基板の端子電極と半導体装置の入出力電極との間に隙間が生じることがなくなり、両電極を直接接触させて電気的に接続することが可能となる。これにより、半導体装置を多層基板に安定した状態でフリップチップ実装することができる。
【図面の簡単な説明】
【図１】第１の実施例における多層基板の構成の概略を示す断面図である。
【図２】第１の実施例における多層基板の構成の概略を示す平面図である。
【図３】第１の実施例における多層基板の製造方法の概略を示す工程断面図である。
【図４】第２の実施例における半導体モジュールの構成の概略を示す断面図である。
【図５】第２の実施例における半導体モジュールの製造方法の概略を示す工程断面図である。
【図６】第３の実施例における半導体モジュールの構成の概略を示す断面図である。
【図７】第３の実施例における半導体モジュールの構成の概略を示す平面図である。
【図８】第４の実施例における半導体モジュールの構成の概略を示す断面図である。
【図９】第４の実施例における半導体モジュールの製造方法の概略を示す工程断面図である。
【図１０】第４の実施例における半導体モジュールの電源端子のインピーダンスを示すスミスチャートおよびリアクタンス成分の周波数特性を示すグラフである。
【図１１】第５の実施例における半導体モジュールの構成の概略を示す平面図である。
【図１２】図１１のXII-XII断面図である。
【図１３】第６の実施例における半導体モジュールの構成の概略を示す平面図である。
【図１４】図１３のXIV-XIV断面図である。
【図１５】第７の実施例における半導体モジュールの構成の概略を示す断面図である。
【図１６】第７の実施例における半導体モジュールに用いる電気機能素子内蔵多層基板の製造方法の概略を示す工程断面図である。
【図１７】第８の実施例における半導体モジュールの構成の概略を示す断面図である。
【図１８】第８の実施例における半導体モジュールの構成の概略を示す平面図である。
【図１９】第８の実施例における半導体モジュールの製造方法の概略を示す工程断面図である。
【図２０】第９の実施例における半導体モジュールの構成の概略を示す断面図である。
【図２１】第１０の実施例における半導体モジュールの構成の概略を示す断面図である。
【図２２】第１０の実施例における半導体モジュールの製造方法の概略を示す断面図である。
【図２３】第１１の実施例における半導体モジュールの構成の概略を示す断面図および製造方法の概略を示す断面図である。
【図２４】第１２の実施例における半導体モジュールの製造方法の概略を示す工程断面図である。
【図２５】第１３の実施例における半導体モジュールの製造方法の概略を示す工程断面図である。
【符号の説明】
１００ 電気機能素子
１０１ 半導体装置
１０２ 端子電極
１０３ 多層基板
１０５，１０６ 内部電極
１０７ バンプ電極
１０８ 導電体
１０９ 誘電体[0001]
[Industrial application fields]
The present invention relates to a semiconductor module in which an electric functional layer such as an electric electric functional element is built.
[0002]
[Prior art]
Some semiconductor modules have a semiconductor device mounted on a multilayer substrate. As a substrate structure that can be used as a multilayer substrate constituting such a semiconductor module, one described in Japanese Patent Laid-Open No. 06-164150 is known.
[0003]
A capacitive element layer is provided inside the multilayer substrate. The capacitive element layer includes a dielectric layer and a pair of internal electrodes that are arranged to face each other with the dielectric layer interposed therebetween. The dielectric layer is selectively provided only in the substrate region where the capacitor element layer is provided. Terminal electrodes are provided on the surface of the multilayer substrate. One terminal electrode is provided immediately above the internal electrode, and is electrically connected to the internal electrode through a via hole provided in the multilayer substrate. The other terminal electrode is drawn to the side surface of the multilayer substrate and is connected to the side electrode formed on the side surface of the multilayer substrate.
[0004]
[Problems to be solved by the invention]
In a semiconductor module used in a high frequency band (1 MHz to several tens GHz), improvement of high frequency characteristics becomes a problem. The improvement of high-frequency characteristics here refers to ease of design of the cut-off frequency (frequency that becomes the boundary between the passband and attenuation band), widening of the band, improvement of distortion characteristics, and implementation. Reduction of parasitic capacitance components (including parasitic inductance).
[0005]
In the semiconductor module in which the semiconductor device is mounted on the conventional multilayer substrate (Japanese Patent Laid-Open No. 06-164150), the above-described high-frequency characteristics can be improved to some extent.
[0006]
However, in such a semiconductor module, the terminal electrode located above the capacitive element layer (this terminal electrode is electrically connected to the internal electrode through the via hole) and not located above the capacitive element layer Variations occur in the height positions of the terminal electrodes (the terminal electrodes are electrically connected to the side electrodes via internal wiring).
[0007]
In a structure where there are up to three connection locations between the semiconductor device and the multilayer substrate (the number of terminal electrodes is 3 or less), there is always a plane connecting the connection locations even when the height variation occurs. However, in the structure in which the number of connection points is four or more (the number of terminal electrodes is four or more), if the height variation occurs, it is impossible to form a single plane connecting the connection points. As a result, when a semiconductor device is flip-chip mounted on a multilayer substrate having four or more connection points (four or more terminal electrodes), the height variation of the terminal electrode described above causes a gap between the semiconductor device and the terminal electrode. A gap will occur. This makes it difficult to stably flip-chip mount the semiconductor device.
[0008]
Moreover, in the semiconductor module, the height variation is further increased for the following reason. That is, in order to reduce the parasitic capacitance component that is a problem in the semiconductor module, it is necessary to connect the semiconductor device and the capacitor element layer as short as possible. In order to perform such a short distance connection, it is conceivable to shorten the length of the via hole (connecting the electrode layer constituting the capacitor element layer and the terminal electrode provided on the surface of the multilayer substrate). In order to shorten the length of the via hole, the thickness of the substrate region where the via hole is formed may be reduced. However, the via hole is located above the capacitor element layer, and the substrate region where the via hole is formed is a substrate region where the capacitor element layer is provided. Therefore, if the thickness of the substrate region in which the via hole is formed is reduced, the ratio of the thickness of the capacitive element layer to the entire thickness of the substrate region is increased. As a result, the height variation caused by providing the capacitor element layer is further increased.
[0009]
Accordingly, a main object of the present invention is to provide a semiconductor module capable of stably flip-chip mounting a semiconductor device.
[0010]
[Means for Solving the Problems]
The present invention is configured as follows in order to achieve the above-described object.
[0011]
That is, the semiconductor module of the present invention includes a multilayer substrate, at least four terminal electrodes provided on the surface of the multilayer substrate, and an internal region of the multilayer substrate located below the substrate thickness direction of all the terminal electrodes. Selectively provided Consists of capacitive element layer An electrical functional layer and a semiconductor device flip-chip mounted on the terminal electrode, wherein the height variation of the terminal electrode provided on the surface of the multilayer substrate is 10 μm or less, and the electrical functional layer Internal electrodes are provided on both surfaces in the substrate thickness direction, and the longitudinal dimension of the internal electrodes is made smaller than the dimension corresponding to a quarter wavelength of the electric signal input to the semiconductor device.
[0012]
According to the present invention, the electrical functional layer is selectively provided at a position below all the terminal electrodes, so that the height positions between the terminal electrodes are aligned. Therefore, there is no gap between the terminal electrode of the multilayer substrate and the input / output electrode of the semiconductor device, and both electrodes can be directly brought into contact and electrically connected. As a result, the semiconductor device can be flip-chip mounted on the multilayer substrate in a stable state.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
In short, the semiconductor module of the present invention includes a multilayer substrate, at least four terminal electrodes provided on the surface of the multilayer substrate, and an internal region of the multilayer substrate located below the thickness direction of all the terminal electrodes. Selectively provided Consists of capacitive element layer An electrical functional layer and a semiconductor device flip-chip mounted on the terminal electrode, wherein the height variation of the terminal electrode provided on the surface of the multilayer substrate is 10 μm or less, and the electrical functional layer Internal electrodes are provided on both surfaces in the substrate thickness direction, and the longitudinal dimension of the internal electrodes is made smaller than the dimension corresponding to a quarter wavelength of the electric signal input to the semiconductor device. The lower position of the terminal electrode in the substrate thickness direction indicates the position immediately below the terminal electrode in the substrate thickness direction and the vicinity thereof.
[0014]
According to the present invention, the electrical functional layer is selectively provided at a position below all the terminal electrodes, so that the height positions between the terminal electrodes are aligned. Therefore, there is no gap between the terminal electrode of the multilayer substrate and the input / output electrode of the semiconductor device, and both electrodes can be directly brought into contact and electrically connected. As a result, the semiconductor device can be flip-chip mounted on the multilayer substrate in a stable state.
[0015]
Note that in a structure with up to three terminal electrodes, there is always a plane connecting the connection points even when the height variation occurs. However, in a structure in which the number of terminal electrodes is four or more, if the height variation occurs, it is not possible to form a single plane connecting the connection points. As a result, when the semiconductor device is flip-chip mounted on the multilayer substrate in the basic structure of the present invention having four or more terminal electrodes, a gap is generated between the semiconductor device and the terminal electrode due to the height variation of the terminal electrode described above. It is inevitable to do. Therefore, the configuration of the present invention that can suppress the variation in the height of the terminal electrode is very effective.
[0016]
Furthermore, since there is no gap between the input / output electrodes of the semiconductor device and the terminal electrodes of the multilayer substrate, it is possible to electrically connect both electrodes at a distance that can be regarded as the shortest distance. . As a result, the parasitic inductance can be reduced and the high frequency characteristics can be improved. As a result, a semiconductor module having excellent high frequency characteristics is configured.
[0017]
In order to eliminate the variation in the height of the terminal electrode, it is conceivable to replace one of the insulating layers constituting the multilayer substrate with an electric functional layer for each insulating layer. In this case, the electric functional layer can be formed in the multilayer substrate below the semiconductor device, and the height variation of the terminal electrode is eliminated. However, in such a structure, an electric functional layer is provided also in an unnecessary portion in the multilayer substrate. This is a disadvantage because it causes crosstalk and stray capacitance in the wiring layer inside the multilayer substrate.
[0018]
On the other hand, in the configuration of the present invention, the electric functional layer is selectively provided only at the position where the electric functional element is provided, so that the electric functional layer is not provided in an unnecessary portion. Therefore, crosstalk and stray capacitance do not occur in the internal wiring layer.
[0019]
Furthermore, this invention can reduce a parasitic inductance for the following reasons. In order to reduce the parasitic capacitance component that becomes a problem in the semiconductor module, it is necessary to connect the electric functional layer (for example, the capacitor element layer) in the multilayer substrate and the semiconductor device as short as possible.
[0020]
In order to perform such a short distance connection, a conductor (via hole) is provided in an inner region of the multilayer substrate located below the terminal electrode in the substrate thickness direction, and the electric functional layer and the terminal electrode are connected by this conductor. Electrical connection is preferred. Furthermore, it is preferable to make the length of the conductor as short as possible.
[0021]
In order to shorten the length of the conductor, the thickness of the inner region of the substrate on which the conductor is formed may be reduced. However, the conductor is located above the electric functional layer in the substrate thickness direction. Therefore, if the thickness of the inner region of the substrate on which the conductor is formed is reduced, the ratio of the thickness of the electric functional layer to the entire thickness of the substrate region is increased.
[0022]
When the substrate thickness is reduced in the conventional configuration, the height variation between the terminal electrodes due to the electrical functional layer is further increased due to the above-described reason. On the other hand, in the configuration of the present invention, the height positions of the terminal electrodes are aligned with each other. Therefore, even if the thickness of the substrate region on which the conductor is formed is reduced, the height variation of the terminal electrode does not occur or the variation does not increase further. For this reason, in the configuration of the present invention, it is possible to further reduce the parasitic inductance component by shortening the length of the conductor.
[0024]
Preferably, the terminal electrodes are provided on both surfaces of the multilayer substrate, and the semiconductor device is flip-chip mounted on the terminal electrodes on both surfaces of the substrate. Then, each semiconductor device mounted on both surfaces of the multilayer substrate and the electrical functional layer in the multilayer substrate are electrically connected with the shortest distance. Thereby, as a result of combining the functions of a plurality of semiconductor devices, a semiconductor module having excellent high frequency characteristics can be obtained.
[0025]
In addition, internal electrodes are provided on both surfaces of the electrical functional layer in the substrate thickness direction, and the longitudinal dimension of the internal electrodes is a dimension corresponding to a quarter wavelength of the wavelength of the electrical signal input to the semiconductor device. It is preferable to make it smaller. Then, there are the following advantages. That is, when the dimension in the length direction of the internal electrode is larger than the dimension corresponding to a quarter wavelength of the wavelength of the electric signal input to the semiconductor device, the apparent impedance at different positions along the length direction of the internal electrode No longer match each other. Then, particularly when the electric functional layer is a capacitive element layer, the capacitive element layer may not function as a bypass capacitor. On the other hand, in the configuration in which the longitudinal dimension of the internal electrode is smaller than a dimension corresponding to a quarter wavelength of the wavelength of the electric signal input to the semiconductor device, the longitudinal dimension of the internal electrode is along the length direction of the internal electrode. The apparent impedances at the different positions will almost match each other. Therefore, when the electric functional layer is a capacitive element layer, the capacitive element layer functions sufficiently as a bypass capacitor.
[0027]
In addition, it is preferable that an internal electrode is provided on both surfaces of the electric functional layer in the substrate thickness direction, and each of the internal electrodes is divided into a plurality of parts. In this case, electrical functional layers having different characteristics can be connected to a plurality of terminals in the semiconductor device with the shortest distance. Therefore, an optimum circuit configuration is realized for each terminal of the semiconductor device.
[0028]
The internal electrode is preferably divided into a plurality along the region where the terminal electrode is not formed. If it does so, a terminal electrode will not exist in the position right above the dividing line of an internal electrode. If the terminal electrode exists at a position immediately above the dividing line, the height position varies between the terminal electrode on the dividing line and the terminal electrode at a position other than that. Since the terminal electrode does not exist at a position directly above the dividing line of the internal electrode, variation in the height position of the terminal electrode due to the dividing line is prevented. Thereby, the semiconductor device can be connected to the multilayer substrate very stably.
[0029]
The electric functional layer is preferably provided on the surface portion of the multilayer substrate. By doing so, it is possible to connect the semiconductor device and the electric functional layer at a shorter distance, and a semiconductor module that is further excellent in high-frequency characteristics is realized.
[0030]
In addition, it is preferable that at least two layers among the dielectric layer, the resistor layer, and the magnetic layer are provided in the same layer in the multilayer substrate as the electric functional layer. By doing so, a circuit having higher functionality and excellent high frequency characteristics can be realized in the semiconductor module.
[0031]
In addition, it is preferable that at least two layers among the dielectric layer, the resistor layer, and the magnetic layer are provided as different electric layers in the multilayer substrate. Then, a circuit element using an optimum material for each layer can be formed.
[0032]
The periphery of the semiconductor device is preferably filled with a mixture containing an inorganic filler and a thermosetting resin composition. More preferably, the inorganic filler contains at least one of alumina, AlN, silicon nitride, and beryllia (BeO). If it does so, the mixture with which the circumference | surroundings of the semiconductor device were filled will contain the arbitrary inorganic fillers with high heat conductivity, and the semiconductor module excellent in heat dissipation will be obtained.
[0033]
A plurality of semiconductor modules are provided, and the back surface of the multilayer substrate of another semiconductor module is laminated on the surface of the mixture of one semiconductor module, and the terminal electrodes of each semiconductor module are electrically connected to the mixture. It is preferable that a conductor connected to is provided. Then, the mounting body which consists of a semiconductor device with a different function mounted on the multilayer board | substrate which incorporated the electric functional layer can be laminated | stacked freely in a three-dimensional direction.
[0034]
Note that at least one of the electric functional layers may be replaced with an insulating layer having a thickness equivalent to that of the electric functional layer.
[0035]
The insulator forming the multilayer substrate is a low-temperature sinterable glass ceramic mainly composed of a sintered body of an inorganic material, and the electric functional layer is a dielectric layer mainly composed of a lead-based perovskite compound. Is preferred. Then, in low-temperature sinterable glass ceramics, the heat treatment temperature during production can be lowered, so that thermal diffusion between the lead perovskite compound of the dielectric layer and the insulator of the multilayer substrate is reduced. Can do.
[0036]
The insulator forming the multilayer substrate is, for example, a low-temperature sinterable glass ceramic mainly composed of a sintered body of an inorganic material, and the electric functional layer is, for example, RuO. 2 It is preferable that the resistor layer is mainly composed of. Then, in low-temperature sinterable glass ceramics, the heat treatment temperature at the time of manufacture can be lowered, so that the RuO of the resistor layer 2 Diffusion between the insulating layer and the insulator can be reduced, and the resistor layer can obtain a desired resistance value.
[0037]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0038]
In the present invention, providing an electric functional element below each terminal electrode means providing an electric functional element in the direction in the multilayer substrate, and the installation posture of the multilayer substrate and the semiconductor module is the same as in each embodiment. However, the posture is not limited to the above and may be a vertical posture or the like.
[0039]
【Example】
(First embodiment)
FIG. 1 is a cross-sectional view showing an outline of the configuration of the multilayer substrate in the first embodiment of the present invention, and FIG. 2 is a plan view showing an outline of the configuration of the multilayer substrate in the first embodiment of the present invention. FIG. 3 is a process cross-sectional view illustrating the outline of the method for manufacturing the multilayer substrate in the first embodiment of the present invention.
[0040]
Hereinafter, the multilayer substrate in this embodiment will be described with reference to FIGS. 1 and 2, reference numeral 102 denotes a terminal electrode. Reference numeral 103 denotes a multilayer substrate. Reference numeral 105 denotes an upper internal electrode. Reference numeral 106 denotes a lower internal electrode. Reference numeral 108 denotes a conductor for forming a via hole. Reference numeral 109 denotes a dielectric layer.
[0041]
The terminal electrode 102 is an electrode connected to the semiconductor device. The terminal electrode 102 is provided on the surface of the multilayer substrate 103. The upper internal electrode 105, the lower internal electrode 106, and the dielectric layer 109 are provided inside the multilayer substrate 103. The upper internal electrode 105 and the lower internal electrode 106 are disposed with the dielectric layer 109 sandwiched in the thickness direction. Four or more terminal electrodes 102 are provided, and in FIG. 2, 16 terminal electrodes 102 are provided. The terminal electrode 102 is connected to the upper internal electrode 105 and the lower internal electrode 106 via conductors 108 arranged along the thickness direction of the multilayer substrate 103.
[0042]
Unlike the insulator material forming the multilayer substrate 103, the dielectric layer 109 is formed below the terminal electrode 102. That is, as shown in FIG. 2, the dielectric layer 109 is always formed below the terminal electrode 102, and is not formed in other unnecessary regions.
[0043]
A dielectric material having a higher dielectric constant than that of an insulating material is used.
[0044]
As the dielectric material, for example, a composite perovskite compound material containing lead or a barium titanate material is used. Since it has a particularly large dielectric constant and the sintering temperature is relatively low, it is preferable to use a composite perovskite compound material system containing lead.
[0045]
Lead-based composite perovskite compounds include Pb (B1B2) O Three Examples thereof include compounds represented by (B1 is Co, Mg, Mn, or Ni, and B2 is Nb, Ta, or W) and combinations of these compounds. For example, Pb (Mg1 / 3Nb2 / 3) O Three -Pb (Ni1 / 2W1 / 2) O Three -PbTiO Three Etc. The layer thickness of the dielectric layer 109 is not particularly limited, but is usually about 5 μm to 50 μm.
[0046]
As the insulator material, for example, a ceramic material typified by alumina, a glass-ceramic composite material, or the like is used.
[0047]
As the insulator material, it is particularly preferable to use a glass-ceramic composite material because the sintering temperature is relatively low and a low melting point metal such as copper or silver can be used as a conductor. Examples of the glass component constituting the glass-ceramic composite material include crystalline glass such as borosilicate glass and borosilicate glass containing lead oxide, zinc oxide, alkali metal oxide, alkaline earth metal oxide, and the like. It is done. The composition ratio of each component in the glass-ceramic composite material can be appropriately adjusted in consideration of the sintering temperature, relative dielectric constant, mechanical strength, and the like of the composite material. The layer thickness of the multilayer substrate (insulator layer) 103 is not particularly limited, but is usually about 30 μm to 300 μm.
[0048]
Next, the manufacturing method of a multilayer substrate is demonstrated using FIG. First, the sheet-like insulator 104 having the lower internal electrode 106 formed on at least one surface is prepared. A dielectric layer 109 is formed on the sheet-like insulator 104. The dielectric layer 109 is formed as follows. That is, a slurry is prepared by mixing an organic binder with a raw material powder of a lead-based perovskite compound. The mixing is performed using a conventional kneader such as a ball mill or a three roll. Next, the slurry is printed on the sheet-like insulator 104 on which the lower internal electrode 106 is formed. Thereby, the dielectric layer 109 is formed on the sheet-like insulator 104.
[0049]
On the other hand, a green sheet (MLS-1000: trade name, 220 μm thickness) 112 made of a low-temperature fired substrate material mainly composed of glass and alumina is prepared as a sheet-like insulator. A through hole having a diameter of 0.2 mm is formed in the green sheet 112. The through hole is formed by drilling with a puncher. Further, the through-hole is filled with a conductive paste mainly composed of silver powder by a printing method. Thereby, the conductor 108 is formed.
[0050]
A wiring pattern including the terminal electrode 102 is printed on one surface of the green sheet 112. A wiring pattern including the upper internal electrode 105 is printed on the other surface of the green sheet 112.
[0051]
The sheet-like insulator 104 and the green sheet 112 are laminated so as to sandwich the dielectric layer 109. This laminate is 50 kg / cm at a temperature of 70 degrees. 2 The pressure is increased. The laminate is fired at 850 ° C. to 950 ° C. under the conditions set in the range of 0.1 hour to 10 hours. Thereby, the multilayer substrate 103 is produced.
[0052]
In the multilayer substrate 103 thus manufactured, the dielectric layer 109 can be provided in a desired region in the multilayer substrate 103. That is, as shown in FIG. 2, the dielectric layer 109 is always provided below the terminal electrode 102.
[0053]
At this time, in the region where the dielectric layer 109 is provided, the entire multilayer substrate 103 is thicker than the region where the dielectric layer 109 is not provided. For example, when comparing the two regions A and A ′ where the conductor such as the terminal electrode 102 is formed on the surface, if the thickness of the dielectric layer 109 is 10 μm, the region A where the dielectric layer 109 is formed The thickness of the multilayer substrate 103 including the thickness is about 1 μm to 10 μm thicker than the thickness of the multilayer substrate 103 in the region A ′ not including the dielectric layer 109.
[0054]
However, the surfaces of the regions where the dielectric layer 109 is provided are flat with each other. Accordingly, in FIG. 2, the height variation of the terminal electrode 102 in each region B to which the semiconductor device is connected is eliminated.
[0055]
Note that the height variation of the two regions A and A ′ on the surface varies depending on the amount of shrinkage of the dielectric material at the time of manufacturing the multilayer substrate 103, and also depends on the characteristics of the dielectric material itself, the pressure at the time of pressing, etc. Change. Furthermore, the height variation also changes depending on the presence or absence of the conductor 108 in the upper and lower portions of the dielectric material.
[0056]
As the built-in capacitance value, for example, when the size of the dielectric layer 109 is 1 mm in length and 1 mm in width, a capacitance element of about 2 nF is built in.
[0057]
According to the multilayer substrate 103 configured as described above, the dielectric layer 109 is selectively provided below all of the terminal electrodes 102. Thereby, the height variation of the terminal electrode 102 connected to the semiconductor device is suppressed. Therefore, the semiconductor device 101 can be stably flip-chip connected to the multilayer substrate 103. Therefore, connection failure is prevented and flip chip mounting of a semiconductor device with a high yield is performed reliably.
[0058]
In the structure of this embodiment in which the number of terminal electrodes 102 is four or more, when the height variation occurs in the terminal electrode 102, a connection portion between the semiconductor device 101 and the terminal electrode 102 is connected. A plane cannot be formed. When the semiconductor device 101 is flip-chip mounted on the multilayer substrate 103 of this embodiment, it is inevitable that a gap is generated between the semiconductor device 101 and the terminal electrode 102 due to the above-described variation in the height of the terminal electrode.
[0059]
On the other hand, in this embodiment, the height variation of the terminal electrode 102 is suppressed. Therefore, even in the configuration of this embodiment in which four or more terminal electrodes 102 are provided, no gap is generated between the semiconductor device 101 and the terminal electrodes 102. Therefore, the semiconductor device 101 can be flip-chip mounted on the multilayer substrate 103 in a stable state.
[0060]
In addition, an electric functional element (capacitance element) 100 is formed below the terminal electrode 102. As a result, the capacitive element is arranged in the multilayer substrate 103 at a position that can be regarded as the shortest when viewed from the terminal electrode 102. Therefore, as a result of the reduced impedance, a multilayer substrate having excellent high frequency characteristics can be obtained.
[0061]
(Second embodiment)
FIG. 4 is a cross-sectional view showing the outline of the configuration of the semiconductor module in the second embodiment of the present invention, and FIG. 5 is a process cross-sectional view showing the outline of the manufacturing method of the semiconductor module in the second embodiment. .
[0062]
In this embodiment, the multilayer substrate 103 in the first embodiment is provided. The multilayer substrate 103 has the same configuration as that described in the first embodiment. Therefore, description of the multilayer substrate 103 is omitted here.
[0063]
The semiconductor device 101 is provided with a bump electrode 107 on its active surface. The semiconductor device 101 is disposed with its active surface facing the multilayer substrate 103, and the bump electrode 107 is electrically connected to the terminal electrode 102. Thereby, the semiconductor device 101 is flip-chip mounted on the multilayer substrate 103.
[0064]
In such a semiconductor module configuration, the dielectric layer 109 is disposed in the internal region of the multilayer substrate 103 located below the semiconductor device 101. For this reason, the terminal electrodes 102 connected to the semiconductor device 101 are in a state in which there is almost no variation in height between them.
[0065]
As a method of flip-chip mounting the semiconductor device 101 on the multilayer substrate 103 having such a structural feature, for example, there is the following method.
[0066]
That is, as shown in FIG. 5A, bump electrodes 107 made of Au or the like are formed on input / output terminals (not shown) of the semiconductor device 101 by wire bonding or plating. On the other hand, a conductive adhesive 111 in which flaky gold, silver, and silver-palladium alloy particles are dispersed in a resin is prepared. Then, the conductive adhesive 111 is attached to the bump electrode 107.
[0067]
Next, as illustrated in FIG. 5B, the semiconductor device 101 is aligned with the multilayer substrate 103 so that the conductive adhesive 111 contacts the terminal electrode 102. In this state, the conductive adhesive 111 is cured. As a result, the bump electrode 107 is electrically connected to the terminal electrode 102 via the conductive adhesive 111. The metal for forming the bump electrode 107 may be solder other than the precious metal, and in this case, the bump electrode 107 can be formed by melting the solder. Even when the bump electrode 107 is formed by solder, a conductive adhesive may be used for electrical connection between the bump electrode 107 and the terminal electrode 102.
[0068]
Next, as illustrated in FIG. 5C, in order to reinforce the connection between the semiconductor device 101 and the multilayer substrate 103, a liquid resin is formed in a space formed between the semiconductor device 101 and the multilayer substrate 103. The composition 110 is filled and cured. Thereby, the space is sealed. In this case, as the resin composition 110, a resin composition containing an epoxy resin and a filler such as silica can be used. The filler is preferably uniformly dispersed in the resin composition 110.
[0069]
In the case where the terminal electrode 102 and the bump electrode 107 are electrically connected, the height variation of the bump electrode 107 causes a connection failure. However, when the conductive adhesive 111 is provided, the conductive adhesive 111 functions to absorb the height variation between the bump electrode 107 and the terminal electrode 102.
[0070]
Usually, the thickness of the conductive adhesive 111 is about 10 μm. Therefore, when the amount of variation in the height of the bump electrode 107 is smaller than the thickness of the conductive adhesive 111, the connection failure described above does not occur, and the bump electrode 107 can be electrically connected to the terminal electrode 102 in a stable state. it can.
[0071]
In other words, this means that the bump electrode 107 can be electrically connected to the terminal electrode 102 in a stable state when the unevenness of the substrate surface is 10 μm or less.
[0072]
The multilayer substrate 103 has a configuration in which the height variation between the terminal electrodes 102 hardly occurs. Therefore, the unevenness of the surface of the multilayer substrate 103 is set to 10 μm or less. Therefore, when the semiconductor device 101 is flip-chip mounted on the multilayer substrate 103 having such a configuration, the mounting form is stable. As a result, a semiconductor module with a high yield can be obtained.
[0073]
In the structure of this embodiment in which the number of terminal electrodes 102 is four or more, when the height variation occurs in the terminal electrode 102, a connection portion between the semiconductor device 101 and the terminal electrode 102 is connected. A plane cannot be formed. When the semiconductor device 101 is flip-chip mounted on the multilayer substrate 103 of this embodiment, it is inevitable that a gap is generated between the semiconductor device 101 and the terminal electrode 102 due to the above-described variation in the height of the terminal electrode.
[0074]
On the other hand, in this embodiment, the height variation of the terminal electrode 102 is suppressed. Therefore, even in the configuration of this embodiment in which four or more terminal electrodes 102 are provided, no gap is generated between the semiconductor device 101 and the terminal electrodes 102. Therefore, the semiconductor device 101 can be flip-chip mounted on the multilayer substrate 103 in a stable state.
[0075]
In addition, an electric functional element 100 serving as a capacitor element is disposed below the terminal electrode 102. As a result, the capacitive element is arranged at a position that can be regarded as the shortest distance when viewed from the terminal electrode 102. Therefore, the impedance is reduced and the high frequency characteristics are improved.
[0076]
In this embodiment, the following configuration is provided in addition to the configuration described above. That is, the longitudinal dimension H1 of the upper internal electrode 105 and the longitudinal dimension H2 of the lower internal electrode 106 are set as follows.
[0077]
These longitudinal dimensions H1 and H2 are set to be smaller than a dimension corresponding to a quarter wavelength of the wavelength of the electric signal input to the semiconductor device 101.
[0078]
Thus, the following effects are exhibited by setting the longitudinal dimensions H1 and H2 of the upper and lower internal electrodes 105 and 106. That is, when the lengthwise dimensions H1 and H2 of the internal electrodes 105 and 106 are larger than the dimension corresponding to a quarter wavelength of the wavelength of the electric signal input to the semiconductor device 101, the lengthwise direction of the internal electrodes 105 and 106 , Apparent impedances at different positions do not match each other. As a result, the capacitive element layer formed of the dielectric layer 109 may not function as a bypass capacitor. On the other hand, in the configuration of this embodiment in which the longitudinal dimension of the internal electrodes 105 and 106 is smaller than the dimension corresponding to a quarter wavelength of the wavelength of the electric signal input to the semiconductor device 101, the internal electrode The apparent impedances at different positions along the length direction of 105 and 106 substantially coincide with each other. Therefore, the capacitive element layer formed by the dielectric layer 109 functions sufficiently as a bypass capacitor.
[0079]
In order to make the apparent impedance of each position on the internal electrodes 105 and 106 exactly match, the longitudinal dimensions H1 and H2 are made smaller than the dimension corresponding to 1/8 wavelength of the electrical signal. It is preferable.
[0080]
For example, when a 10 GHz electrical signal is input to the semiconductor device 101, the wavelength of the electrical signal is 10.0 mm. For this reason, the longitudinal dimensions H1 and H2 are set to 10/4 = 2.5 mm or less. More preferably, the longitudinal dimensions H1 and H2 are 10/8 = 1.25 mm or less.
[0081]
In the first and second embodiments, the case where the electric functional element 100 is a capacitive element is illustrated, but the present invention is not limited to this. For example, instead of the capacitor element, the electric functional element 100 may be configured by an inductor or a resistor element.
[0082]
A multilayer substrate 103 incorporating an inductor as the electric functional element 100 is provided with a magnetic layer instead of the dielectric layer 109. In this case, the structure is the same as that of the multilayer substrate 103 containing the capacitor element described above except that the positions and shapes of the internal electrodes 105 and 106 are slightly different.
[0083]
The magnetic layer is not particularly limited, and a conventionally known magnetic body for inductors can be appropriately selected according to the sintering temperature, magnetic permeability, magnetic loss, temperature characteristics, and the like. For example, NiZnCu-based, NiZn-based, MnZn-based, MgZn-based spinel ferrite, garnet ferrite, and the like can be exemplified as the magnetic layer. In particular, since the electrical resistivity is large and the sintering temperature is relatively low, NiZnCu-based spinel ferrite is useful as the magnetic layer.
[0084]
The internal electrodes 105 and 106 can be made of the same material as that of the internal electrodes 105 and 106 of the multilayer substrate 103 incorporating the capacitor element, and the shape thereof can be used for applications such as linear, spiral, and meander. Can be selected accordingly.
[0085]
(Third embodiment)
FIG. 6 is a sectional view showing an outline of the configuration of the semiconductor module in the third embodiment of the present invention, and FIG. 7 is a plan view showing the outline of the configuration of the semiconductor module in the third embodiment of the present invention. is there.
[0086]
In the second embodiment described above, the dielectric 109 is formed in the internal region of the multilayer substrate 103 located below the semiconductor device 101 in the substrate thickness direction. On the other hand, in this embodiment, the dielectric is only present at the lower position in the substrate thickness direction of all the terminal electrodes (provided four or more) 102 connected via the bump electrodes 107 of the semiconductor device 101. The body layer 109 is selectively formed. Furthermore, by forming the dielectric layer 109 in a rectangular frame shape, a region C where the dielectric layer 109 is not formed is provided at a lower position in the substrate thickness direction at the center of the semiconductor device 101. Accordingly, the wiring (conductor 108) can be arranged without being limited to the formation of the capacitor element. For example, the terminal electrode 102 can be connected to the inner layer wiring via the conductor 108 at a position below the substrate thickness direction of the semiconductor device 101. In particular, the terminal electrode 102 can be electrically connected to the lower internal electrode 106 via the conductor 108 at a lower position in the substrate thickness direction of the semiconductor device 101. This increases the degree of freedom in wiring design.
[0087]
In this semiconductor module, variation in the height of the terminal electrode 102 can be suppressed as in the first and second embodiments described above. Therefore, the multilayer substrate 103 and the semiconductor device 101 can be flip-chip connected in a stable state. Thereby, a semiconductor module with a high yield can be obtained.
[0088]
Further, since the electric functional element (capacitance element) 100 is formed at the lower position in the substrate thickness direction of the terminal electrode 102, the impedance is reduced for the same reason as in the first and second embodiments, and as a result, high frequency characteristics are obtained. An excellent semiconductor module can be obtained.
[0089]
In this embodiment, an example is described in which the dielectric layer 109 that forms the capacitor element is provided at a position directly below the terminal electrode 102 except for a lower position (region C) in the substrate thickness direction in the central portion of the semiconductor device 101. did. However, the region C where the dielectric layer 109 is not formed is not limited to the lower position in the central portion of the semiconductor device 101, and may be provided in any region other than the lower position of the terminal electrode 102.
[0090]
Also in this embodiment, the longitudinal dimension H1 of the upper internal electrode 105 and the longitudinal dimension H2 of the lower internal electrode 106 are set as follows. That is, the longitudinal dimensions H1 and H2 are set to be smaller than a dimension corresponding to a quarter wavelength (preferably a dimension corresponding to 1/8 wavelength) of the wavelength of the electric signal input to the semiconductor device 101. Thereby, the apparent impedances at different positions along the length direction of the internal electrodes 105 and 106 substantially coincide with each other. Therefore, the capacitive element layer formed by the dielectric layer 109 functions sufficiently as a bypass capacitor.
[0091]
Further, the electric functional element 100 is not limited to the capacitive element, and may be an inductor or a resistance element.
[0092]
(Fourth embodiment)
FIG. 8 is a cross-sectional view showing the outline of the configuration of the semiconductor module in the fourth embodiment of the present invention, and FIG. 9 is a process cross-section showing the outline of the manufacturing method of the semiconductor module in the fourth embodiment of the present invention. FIG.
[0093]
In the third embodiment, at least one semiconductor device 101 is flip-chip mounted on one side of the multilayer substrate 103. In contrast, in this embodiment, at least one semiconductor device 101 is flip-chip mounted on both surfaces of the multilayer substrate 103.
[0094]
A dielectric layer 109 is provided at a lower position in the substrate thickness direction of the terminal electrode 102 electrically connected to each semiconductor device 101.
[0095]
The semiconductor module of this example is manufactured as shown in the process cross-sectional view of FIG.
[0096]
First, as shown in FIG. 9A, a through hole is formed in the lower sheet-like insulator 124. The through hole is formed, for example, by drilling with a puncher. The formed through hole is filled with a conductive paste mainly composed of silver powder by a printing method. Thereby, the conductor 108 is formed. A wiring pattern including the terminal electrode 102 is printed on the lower surface of the lower sheet-like insulator 124 on which the conductor 108 is formed. A wiring pattern including the lower internal electrode 106 is printed on the upper surface of the lower sheet-like insulator 124. A dielectric layer 109 is formed on the upper surface of the lower sheet-like insulator 124 by a printing method or the like.
[0097]
A through hole is formed in the upper sheet-like insulator 114 by the same method as described above. Further, the formed through hole is filled with a conductive paste. Thereby, the conductor 108 is formed. Further, a wiring pattern including the terminal electrode 102 is printed on the upper surface of the upper sheet-like insulator 114. The upper internal electrode 105 is formed on the lower surface of the upper sheet-like insulator 114.
[0098]
Next, as shown in FIG. 9B, the upper sheet-like insulator 114 and the lower sheet-like insulator 124 are arranged so that the dielectric layer 109 is sandwiched between the upper inner electrode 105 and the lower inner electrode 106. Are laminated and integrated by heating and pressing. The produced laminate is fired. At this time, the dielectric layer 109 is formed at a lower position in the substrate thickness direction of the terminal electrode 102 formed on the upper sheet-like insulator 114, and at the same time, the dielectric layer 109 of the terminal electrode 102 formed on the lower sheet-like insulator 124 is formed. A dielectric layer 109 is also formed at the lower position.
[0099]
Further, as shown in FIG. 9C, the terminal electrodes 102 on the upper and lower surfaces of the multilayer substrate 103 and the semiconductor device 101 are aligned. Specifically, the bump electrode 107 and the terminal electrode 102 of the semiconductor device 101 are aligned.
[0100]
Thereafter, as shown in FIG. 9D, the semiconductor devices 101 are flip-chip mounted on the upper and lower surfaces of the multilayer substrate 103, respectively. Thus, a semiconductor module in which the semiconductor device 101 is mounted on both opposing surfaces of the multilayer substrate 103 is completed.
[0101]
In the semiconductor module manufactured in this manner, the dielectric layer 109 forming the electric functional element 100 is provided in a desired region in the multilayer substrate 103. As shown in FIG. A dielectric layer 109 is always provided at a lower position in the substrate thickness direction of the terminal electrode 102 for connection to the substrate. Therefore, there is almost no height variation between the terminal electrodes 102. Therefore, the semiconductor device 101 and the multilayer substrate 103 can be electrically connected in a stable state. Thereby, a semiconductor module with a high yield can be obtained.
[0102]
Further, the semiconductor device 101 and the electric functional element 100 can be connected with a connection distance that can be regarded as the shortest. Therefore, the electric functional element 100 serving as a capacitive element can be caused to function as a power supply bypass capacitor that hardly includes parasitic inductance of unnecessary wiring. The power supply bypass capacitor is connected to, for example, a power supply terminal of the semiconductor device 101.
[0103]
A multilayer substrate 103 with a built-in capacitance element of about 200 pF was fabricated as a bypass capacitor connected to the power supply terminal of the semiconductor device 100. Then, the characteristics of the multilayer substrate 103 from 50 MHz to 13.5 GHz were measured. The measurement results are shown in FIGS. 10 (A) and 10 (B). FIG. 10A shows a Smith chart of reflection characteristics, and FIG. 10B shows a reactance component of reflection characteristics.
[0104]
An impedance of about 10Ω or less is shown at 10 GHz, and it is confirmed that ideal power supply characteristics can be obtained in a high frequency band.
[0105]
In this embodiment, a plurality of semiconductor devices 101 can be mounted on the multilayer substrate 103. Here, as the plurality of semiconductor devices 101, the same kind of high-frequency semiconductor such as gallium arsenide can be used. Then, a semiconductor device module in which the impedance of the power supply terminal is stable in terms of high frequency is obtained.
[0106]
The same effect can be obtained by combining a light receiving element such as a PIN photodiode or avalanche photodiode for high speed optical communication and an amplifying element, or a combination of a light emitting element such as a laser diode and a driving element thereof. As a result, it is understood that a semiconductor module having excellent high frequency characteristics is realized. In addition, since a stable power supply impedance can be obtained during high-speed operation, a semiconductor device equipped with a logic circuit or memory circuit for high-speed signal processing composed of silicon-based materials can also operate stably during high-speed signal processing. It becomes possible.
[0107]
The electric functional element 100 to be incorporated is not limited to the capacitive element, but may be an element having an inductor or a resistance element.
[0108]
(Fifth embodiment)
FIG. 11 is a plan view showing the outline of the configuration of the semiconductor module according to the fifth embodiment of the present invention, and FIG.
[0109]
In the semiconductor module of this embodiment, the upper internal electrode 105 formed in the multilayer substrate 103 is divided into a plurality of parts.
[0110]
11 and 12 show an example in which the upper internal electrode 105 is divided into two. However, in the case where the capacitive element is built in as a bypass capacitor, the number depends on the number of high-frequency power supply terminals of the semiconductor device 101. It is desirable to set the number of divisions.
[0111]
For example, when a dielectric layer 109 having a relative dielectric constant of 4000 and a thickness of 30 μm is provided, a capacitance value of about 1000 pF can be obtained by making the size of the electrode 0.95 mm × 0.95 mm. . When the semiconductor device 101 having a size of 2 mm × 2 mm is used, four capacitive elements of about 1000 pF can be arranged immediately below the semiconductor device 101. Therefore, it is possible to provide capacitive elements corresponding to four types of power supply terminals having different voltage values. The capacitance value can be arbitrarily controlled by the material of the dielectric layer 109, the thickness, and the dimensions of the electrodes. Capacitance elements having different capacitance values are formed for each terminal by arbitrarily forming the shape of the electrodes. be able to.
[0112]
Also in the semiconductor module configured in this manner, as in the above-described specific examples, the height variation of the terminal electrode 102 is eliminated, and the multilayer substrate 103 and the semiconductor device 101 can be flip-chip connected in a stable state. In addition, since the electric functional element 100 serving as a capacitive element is formed immediately below the terminal electrode 102, a semiconductor module having excellent high frequency characteristics can be obtained.
[0113]
Also in this embodiment, the longitudinal dimension H1 of the upper internal electrode 105 and the longitudinal dimension H2 of the lower internal electrode 106 are set as follows. That is, the longitudinal dimensions H1 and H2 are set to be smaller than a dimension corresponding to a quarter wavelength (preferably a dimension corresponding to 1/8 wavelength) of the wavelength of the electric signal input to the semiconductor device 101. Thereby, the apparent impedances at different positions along the length direction of the internal electrodes 105 and 106 substantially coincide with each other. Therefore, the capacitive element layer formed by the dielectric layer 109 functions sufficiently as a bypass capacitor.
[0114]
Furthermore, in the configuration of this embodiment, each terminal electrode 102 to which the semiconductor device 101 is connected can be connected to the electric functional element 100 having different characteristics in the shortest time. Therefore, even when the voltage values of the terminal electrodes 102 of the semiconductor device 101 are different from each other, each terminal electrode 102 is electrically connected to the electric functional element 100 having a capacitance corresponding to the voltage value. Therefore, an optimum circuit configuration is realized for each terminal electrode 102 of the semiconductor device 101.
[0115]
The configuration of this embodiment may be applied to the case where the semiconductor device 101 is mounted on both surfaces of the multilayer substrate 103 as in the fourth embodiment.
[0116]
In addition, the electric functional element 100 is not limited to the capacitive element, and may include an inductor or a resistance element.
[0117]
(Sixth embodiment)
FIG. 13 is a plan view showing the outline of the configuration of the semiconductor module in the sixth embodiment of the present invention, and FIG. 14 is a cross-sectional view taken along the line XIV-XIV in FIG.
[0118]
The semiconductor module of the present embodiment has a first feature in that the upper internal electrode 105 provided in contact with the dielectric layer 109 formed in the multilayer substrate 103 is divided into a plurality of parts. Further, the second feature is that the divided upper internal electrode 105 is provided at a position below the terminal electrode 102 in the substrate thickness direction. That is, the upper internal electrode 105 is provided so that the terminal electrode 102 does not protrude from the formation region of the upper internal electrode 105.
[0119]
In the semiconductor module of this embodiment having such a configuration, the same effects as those of the fifth embodiment described above can be obtained, and further, the following effects can be obtained.
[0120]
In the case where electrodes having a thickness of less than 10 μm are formed as the upper and lower internal electrodes 105, 106, this is not a problem, but in order to reduce the resistance component of these internal electrodes 105, 106, the thickness is 10 μm or more. When the internal electrodes 105 and 106 having the above are formed, unevenness is generated on the surface layer of the multilayer substrate 103 depending on the presence or absence of the internal electrodes 105 and 106 inside the multilayer substrate 103. Accordingly, irregularities corresponding to the presence / absence of the internal electrodes 105 and 106 also occur in the plane on which the terminal electrode 102 is formed. Therefore, when the semiconductor device 101 is flip-chip mounted, the distance between the bump electrode 107 and the terminal electrode 102 is not constant, and the stability of electrical connection between the semiconductor device 101 and the multilayer substrate 103 is reduced. There is a fear.
[0121]
In contrast, in this embodiment, since the terminal electrode 102 is not provided in the region where the upper internal electrode 105 is divided, the unevenness of the multilayer substrate 103 in the region where the terminal electrode 102 is formed can be suppressed. Thereby, the semiconductor device 101 and the multilayer substrate 103 can be electrically connected in an extremely stable state, and the electrical connection between the semiconductor device 101 and the multilayer substrate 103 is further ensured.
[0122]
Also in this embodiment, the longitudinal dimension H1 of the upper internal electrode 105 and the longitudinal dimension H2 of the lower internal electrode 106 are set as follows. That is, the longitudinal dimensions H1 and H2 are set to be smaller than a dimension corresponding to a quarter wavelength (preferably a dimension corresponding to 1/8 wavelength) of the wavelength of the electric signal input to the semiconductor device 101. Thereby, the apparent impedances at different positions along the length direction of the internal electrodes 105 and 106 substantially coincide with each other. Therefore, the capacitive element layer formed by the dielectric layer 109 functions sufficiently as a bypass capacitor.
[0123]
The configuration of this embodiment may be applied to the case where the semiconductor device 101 is mounted on both surfaces of the multilayer substrate 103 as in the fourth preferred embodiment.
[0124]
Further, the electric functional element 100 to be incorporated is not limited to the capacitive element, but may be an element having an inductor or a resistance element.
[0125]
(Seventh embodiment)
FIG. 15 is a cross-sectional view showing the outline of the configuration of the semiconductor module in the seventh embodiment of the present invention, and FIG. 16 is the outline of the manufacturing method of the multilayer substrate used for the semiconductor module in the seventh embodiment of the present invention. It is process sectional drawing which shows these.
[0126]
In the first to sixth embodiments, the electric functional element 100 is built in the multilayer substrate 103. On the other hand, in this embodiment, the electric functional element 100 is formed in a partial region of the substrate surface.
[0127]
As shown in FIG. 15, the lower internal wiring 106 is provided on the surface of the wiring board 113. Dielectric layers 109 and 109 are provided on the upper surface of the lower internal wiring 106. An upper internal wiring 105 is provided on the upper surface of the dielectric layer 109. The upper internal electrode 105 has the function of the terminal electrode 102.
[0128]
A part of the upper internal electrode 105 connected to the ground terminal of the semiconductor device 101 is electrically connected to the lower internal electrode 106. A bump electrode 107 is electrically connected to the upper internal electrode 105 (terminal electrode 102).
[0129]
In the semiconductor module of the present embodiment configured as described above, the height variation of the terminal electrode 102 can be suppressed as in the first and second embodiments described above. Therefore, the multilayer substrate 103 and the semiconductor device 101 can be flip-chip connected in a stable state. Thereby, a semiconductor module with a high yield is obtained.
[0130]
Further, since the electric functional element (capacitance element) 100 is formed below the terminal electrode 102 (upper internal electrode 105) in the substrate thickness direction, the impedance is reduced for the same reason as in the first and second embodiments. As a result, a semiconductor module having excellent high frequency characteristics can be obtained.
[0131]
Furthermore, since the terminal electrode 102 also has the upper internal electrode 105, the semiconductor module can be reduced in size as compared with the case where a separate upper internal electrode is provided.
[0132]
Note that the electric functional element 100 may be formed on both surfaces of the wiring substrate 113 as in this embodiment, and the semiconductor device 101 may be mounted on both surfaces of the substrate 113.
[0133]
Further, the electric functional element 100 to be incorporated is not limited to the capacitive element, but may be an element having an inductor or a resistance element.
[0134]
Next, a method for manufacturing a multilayer substrate used in the semiconductor module of this embodiment will be described with reference to FIGS. 16 (A) and 16 (B).
[0135]
First, as shown in FIG. 16A, a wiring substrate 113 having an insulating layer of alumina, glass-ceramic composite material, or the like is prepared. A wiring pattern including the lower internal electrode 106 is printed on the surface of the prepared wiring board 113. The formed wiring pattern is dried at 50 ° C. for 5 minutes. A slurry containing an organic binder in a dielectric material powder is prepared. A pattern of a dielectric layer is printed on the lower internal electrode 106 using the prepared slurry. The dielectric 109 is formed by drying the pattern of the formed dielectric layer at 50 ° C. for 5 minutes.
[0136]
Next, as shown in FIG. 16B, the upper internal electrode 105 (terminal electrode 102) is formed on the dielectric layer 109. The upper internal electrode 105 is formed in the same manner as the lower internal electrode 106.
[0137]
The bump electrode 107 and the terminal electrode 102 of the semiconductor device 101 are aligned, and the semiconductor device 101 is flip-chip mounted on the wiring substrate 113. Thereby, the semiconductor module is completed.
[0138]
In addition, as an electrically conductive paste, it can comprise from what mixed and knead | mixed an organic binder and a solvent fully with the metal powder. The metal powder as used herein is not particularly limited. For example, copper, silver, gold, palladium, platinum, nickel, or an alloy thereof can be used as a material for the fired substrate, manufacturing conditions for the substrate, usage conditions, and the like. It is selected as appropriate.
[0139]
The material of the dielectric layer 109 is appropriately selected depending on the desired capacitance value to be incorporated, the thickness of the dielectric layer 109, the material of the wiring substrate 113 and the terminal electrode 102, and the like. For example, when a lead-based perovskite compound is used and a composite material of glass and alumina is used for the wiring board green sheet, the firing temperature is usually in the range of 850 ° C. to 950 ° C., and the firing time is 0.1 hours to Set to 10 hours. Further, the treatment atmosphere is not particularly limited, and for example, air, nitrogen, hydrogen, or a mixed gas thereof is used.
[0140]
In the above description of the present embodiment, the example in which the internal wirings 105 and 106 and the dielectric layer 109 are printed on the wiring substrate 113 made of alumina or the like has been shown. However, after the internal wirings 105 and 106 and the dielectric layer 109 are printed on the green sheet that has not been fired, they may be fired at once. In addition, a multilayer substrate may be used as the wiring substrate 113.
[0141]
(Eighth embodiment)
FIG. 17 is a sectional view showing an outline of the configuration of the semiconductor module in the eighth embodiment of the present invention, and FIG. 18 is a plan view showing the outline of the configuration of the semiconductor module in the eighth embodiment of the present invention. FIG. 19 is a process cross-sectional view illustrating an outline of a method for manufacturing a semiconductor module in an eighth embodiment of the present invention.
[0142]
In the first to seventh embodiments, any one of the capacitive element, the inductor, and the resistance element is built in the multilayer substrate, whereas in the present embodiment, the insulator layer of the multilayer substrate In addition to the different dielectrics, there is shown an example in which an electric functional element including a functional layer in which a resistor layer and a magnetic layer are formed is incorporated.
[0143]
As shown in FIG. 17, a dielectric layer 109, a resistor layer 119, and a magnetic layer 129 are provided at a lower position in the substrate thickness direction of the terminal electrode 102 connected to the flip-chip mounted semiconductor device 101. Yes.
[0144]
Thus, in this embodiment, any one of the dielectric layer 109, the resistor layer 119, and the magnetic layer 129 is necessarily provided at a position below all the terminal electrodes 102 in the substrate thickness direction. End portions of the respective layers 109, 119, and 129 are provided in a planar region where the terminal electrode 102 is not formed. By doing so, the present embodiment has the following advantages. That is, even if the layers 109, 119, and 129 having different characteristics are provided for each position immediately below each terminal electrode 102, the dielectric layer 109 and the resistor are always provided below the terminal electrode 102 in the substrate thickness direction. One of the layer 119 and the magnetic layer 129 is disposed. Therefore, the height position of the terminal electrode 102 does not vary.
[0145]
Next, with reference to FIGS. 19A to 19C, a method for manufacturing the semiconductor module of this example will be described.
[0146]
First, as shown in FIG. 19A, a lower sheet-like insulator 124 is prepared. The lower internal electrode 106 is formed on one surface of the prepared lower sheet-like insulator 124. A dielectric layer 109 is formed on the lower sheet-like insulator 124 on which the lower internal electrode 106 is formed. The dielectric layer 109 is formed by the same method as that in the first embodiment. A resistor layer 119 and a magnetic layer 129 are sequentially formed by the same method.
[0147]
Next, the upper sheet-like insulator 114 is prepared. The conductor 108 is formed on the prepared upper sheet-like insulator 114. A wiring pattern including the terminal electrode 102 is formed on one surface of the upper sheet-like insulator 114. A wiring pattern including the upper internal electrode 105 is formed on the other surface of the upper sheet-like insulator 114.
[0148]
The upper sheet-like insulator 114 and the lower sheet-like insulator 124 are 80 ° C. and 50 kg / cm. 2 After being laminated and integrated at a pressure of 1, a binder removal treatment is performed at 600 ° C. in the atmosphere in a heating furnace. The laminate after the binder removal treatment is fired in the range of 850 ° C. to 950 ° C. for 0.2 hours. As a result, a multilayer substrate 103 having a built-in electric functional element is obtained.
[0149]
After that, as shown in FIG. 19B, after the terminal electrode 102 and the bump electrode 107 of the semiconductor device 101 are aligned, the bump electrode 107 and the terminal electrode 102 are electrically connected. Thus, the semiconductor device 101 is flip-chip mounted on the multilayer substrate 103, and the semiconductor module shown in FIG. 19C is completed.
[0150]
As a material for the resistor layer 119, RuO 2 A mixture of powder, glass powder and cellulose resin can be used.
[0151]
Even in the semiconductor module configured as described above, variation in the height of the terminal electrode 102 can be suppressed. Therefore, the semiconductor device 101 can be flip-chip connected to the multilayer substrate 103 in a stable state.
[0152]
In addition, each terminal electrode 102 of the semiconductor device 101 can be connected to the desired electrical functional element 100 excellent in high frequency characteristics with a wiring distance that can be regarded as the shortest, so that it includes a multi-function including a functional circuit excellent in high frequency characteristics. The semiconductor module can be realized.
[0153]
The configuration of this embodiment may be applied to the case where the semiconductor device 101 is mounted on both surfaces of the multilayer substrate 103 as in the fourth embodiment.
[0154]
In addition, the electric functional element 100 to be incorporated may include at least two of a capacitive element, an inductor, or a resistance element.
[0155]
(Ninth embodiment)
FIG. 20 is a cross-sectional view schematically showing the configuration of a semiconductor module according to the ninth embodiment of the present invention.
[0156]
As shown in FIG. 20, a dielectric layer 109 is formed at a lower position in the substrate thickness direction of all the terminal electrodes 102, and a resistor layer 119 or a magnetic layer 129 is formed in a different layer below it. Yes. The resistor layer 119 and the magnetic layer 129 are preferably formed in different layers. In all the layers provided with the dielectric layer 109, the resistor layer 119, and the magnetic layer 129, the dielectric layer 109, the resistor layer 119, A magnetic layer 129 is provided.
[0157]
The resistor layer 119 is not particularly limited, and can be appropriately selected according to the sintering temperature, resistivity, temperature characteristics, and the like. For example, RuO 2 A mixture of powder, glass powder and cellulose resin is used.
[0158]
The magnetic layer 129 is not particularly limited and can be appropriately selected according to the sintering temperature, magnetic permeability, magnetic loss, temperature characteristics, and the like. For example, NiZnCu-based, NiZn-based, MnZn-based, MgZn-based spinel ferrite, garnet ferrite, and the like can be exemplified. In particular, NiZnCu-based spinel ferrite is useful because of its high electrical resistivity and relatively low sintering temperature.
[0159]
The dielectric layer 109, the resistor layer 119, and the magnetic layer 129 are formed by printing or the like on a sheet-like insulator in which the wiring electrode is patterned by a printing method or the like in each layer.
[0160]
Even in the semiconductor module configured as described above, the height variation of the terminal electrode 102 can be suppressed. Therefore, the semiconductor device 101 can be flip-chip mounted on the multilayer substrate 103 in a stable state.
[0161]
In addition, each terminal electrode 102 of the semiconductor device 101 can be connected with a connection distance at which the desired electric functional element 100 excellent in high frequency characteristics can be regarded as the shortest distance. Therefore, a multifunctional semiconductor module including a functional circuit having excellent high frequency characteristics is realized.
[0162]
In this embodiment, the resistor layer 119 and the magnetic layer 129 are formed in a layer different from the layer on which the dielectric layer 109 is formed. Therefore, it is easy to manufacture the multilayer substrate 103 including the electric functional element 100 in which a capacitive element, a resistance element, an inductor, and the like are combined.
[0163]
Note that the configuration of this embodiment may be applied to a configuration in which the semiconductor device 101 is mounted on both surfaces of the multilayer substrate 103 as in the fourth embodiment.
[0164]
In addition, the electric functional element 100 to be incorporated may include at least two of a capacitive element, an inductor, or a resistance element.
[0165]
(Tenth embodiment)
FIG. 21 is a cross-sectional view showing the outline of the configuration of the semiconductor module in the tenth embodiment of the present invention, and FIG. 22 is a cross-sectional view showing the outline of the manufacturing method of the semiconductor module in the tenth embodiment of the present invention. It is.
[0166]
As shown in FIG. 21, the terminal electrode 102 is connected to an upper internal electrode 105 and a lower internal electrode 106 provided inside the multilayer substrate 103 via conductors 108.
[0167]
The dielectric layer 109 is selectively provided below the terminal electrode 102 in the substrate thickness direction. That is, as shown in FIG. 21, the dielectric layer 109 is necessarily formed at a position below the terminal electrode 102 in the substrate thickness direction, and is not formed in any other unnecessary region.
[0168]
The semiconductor device 101 is flip-chip mounted on the terminal electrode 102 on the multilayer substrate 103 in which the electric functional element 100 is built in via the bump electrode 107. Further, the periphery of the semiconductor device 101 is filled with an insulating mixture 118. The mixture 118 is made of a material containing an inorganic filler and a thermosetting resin composition. In the mixture 118, a conductor 108 is formed around the semiconductor device 101. A wiring pattern 117 is formed on the surface of the mixture 118.
[0169]
As the thermosetting resin, for example, epoxy resin or phenol resin can be used, and as the inorganic filler, alumina, silicon nitride, beryllia (BeO), MgO, aluminum nitride, SiO 2 Etc. can be used. If necessary, a coupling agent, a dispersant, and a colorant may be added to the thermosetting resin.
[0170]
Next, the manufacturing method of the semiconductor module of the present embodiment will be described with reference to FIG.
[0171]
The semiconductor device 101 is flip-chip mounted on the multilayer substrate 103 manufactured based on the method described in the first and second embodiments.
[0172]
On the other hand, the mixture 118 of the inorganic filler and the uncured thermosetting resin is processed into a sheet shape. A through hole is formed in the mixture 118 processed into a sheet shape. The conductive material 108 is formed by filling the through holes of the mixture 118 with the conductive paste.
[0173]
The multilayer substrate 103 on which the semiconductor device 101 is mounted, the mixture 118 and the copper foil 126 are aligned with each other and stacked. The laminate is heated and pressed by a press. Thereby, the periphery of the semiconductor device 101 is filled with the mixture 118 of the inorganic filler and the thermosetting resin.
[0174]
The process of processing the mixture 118 of the inorganic filler and the uncured thermosetting resin into a sheet is performed as follows. That is, a paste-like kneaded material is prepared by mixing an inorganic filler and a liquid thermosetting resin, and then molded into a constant thickness and heat-treated, whereby an uncured sheet-like mixture 118 is obtained.
[0175]
Alumina powder is used as the inorganic filler. An epoxy resin is used as the thermosetting resin. When processed into a sheet, the mixture 118 is sandwiched between polyethylene terephthalate films that have been subjected to a release treatment, and pressed to a predetermined thickness by heating and pressing. At this time, heat treatment is performed at a temperature not higher than the curing start temperature of the thermosetting resin. Thereby, the uncured sheet-like mixture 118 is obtained. For example, when the curing start temperature of the epoxy resin is 130 ° C., the heat treatment temperature is 120 ° C. and the pressure is 10 kg / cm. 2 It is said. When the pressing is performed, it is necessary to form the semiconductor device 101 to be thicker than the finally filled semiconductor device 101.
[0176]
Thereafter, a through hole is formed by laser processing or punching. The conductor 108 is formed by filling the through hole with a conductive paste by a printing method or the like. The conductive paste is made of, for example, a material obtained by kneading a conductive material such as gold, silver, or copper powder and a thermosetting resin made of an epoxy resin and a curing agent.
[0177]
The step of filling the periphery of the semiconductor device 101 with the mixture 118 is performed in a state where the thermosetting resin in the mixture 118 is uncured. Specifically, this step is performed by subjecting the stacked semiconductor device 101 and the mixture 118 to pressure treatment.
[0178]
After the filling step, the thermosetting resin is cured by holding the laminate at a heating temperature of 175 ° C. for 1 hour. Thereby, the mixture 118 and the conductor 108 are completely cured. Finally, the wiring pattern 117 is formed by processing the copper foil 126 by an etching method or the like.
[0179]
When the mixture 118 is pressurized against the semiconductor device 101, the mixture 118 is compressed by the semiconductor device 101. Thereby, the mixture 118 located between the copper foil 126 and the semiconductor device 101 is compressed more strongly than the mixture 118 located in another location. Therefore, the filling rate of the inorganic filler is higher in the mixture 118 located between the copper foil 126 and the semiconductor device 101 than the mixture 118 in other places. The inorganic filler has a significantly higher thermal conductivity than the thermosetting resin. Therefore, when the filling rate of the inorganic filler is increased, the back surface of the semiconductor device 101 has high thermal conductivity.
[0180]
Also in the semiconductor module of this embodiment, since the height variation of the terminal electrode 102 can be suppressed, the semiconductor device 101 can be flip-chip connected to the multilayer substrate 103 in a stable state. Therefore, a high yield semiconductor module can be obtained.
[0181]
In addition, since the electric functional element 100 is formed at a position below the terminal electrode 102 in the substrate thickness direction, the electric functional element is provided at a position that can be regarded as the shortest distance when viewed from the terminal electrode 102. Thereby, the semiconductor module excellent in the high frequency characteristic is obtained.
[0182]
Furthermore, a semiconductor module excellent in heat dissipation can be obtained by adding an arbitrary inorganic filler having high thermal conductivity to the mixture 118 filled around the semiconductor device 101.
[0183]
The electric functional element 100 to be incorporated is not limited to the capacitive element, but may be an element having an inductor or a resistance element.
[0184]
Also in this embodiment, the longitudinal dimension H1 of the upper internal electrode 105 and the longitudinal dimension H2 of the lower internal electrode 106 are set as follows. That is, the longitudinal dimensions H1 and H2 are set to be smaller than a dimension corresponding to a quarter wavelength (preferably a dimension corresponding to 1/8 wavelength) of the wavelength of the electric signal input to the semiconductor device 101. Thereby, the apparent impedances at different positions along the length direction of the internal electrodes 105 and 106 substantially coincide with each other. Therefore, the capacitive element layer formed by the dielectric layer 109 functions sufficiently as a bypass capacitor.
[0185]
(Eleventh embodiment)
23A and 23B are a cross-sectional view showing the outline of the configuration of the semiconductor module in the eleventh embodiment of the present invention and a cross-sectional view showing the outline of the manufacturing method thereof.
[0186]
In this example, a single unit of the semiconductor module described in the tenth example is laminated in a plurality of layers via an inorganic filler on which a conductor 108 is formed and a thermosetting resin.
[0187]
As shown in FIG. 23A, a dielectric layer 109, a resistor layer 119, or a magnetic layer 129 is provided below the terminal electrode 102 in the substrate thickness direction. An upper internal electrode 105 and a lower internal electrode 106 are provided on both surfaces of each layer 109, 119, and 129 in the substrate thickness direction. Thereby, each layer 109, 119, 129 functions as various electric functional elements 100.
[0188]
A plurality of sets in which the semiconductor device 101 is flip-chip mounted on a multilayer substrate 103 in which the electric functional element 100 is embedded are stacked. The periphery of each semiconductor device 101 is filled with a sheet-like mixture 118 in which an inorganic filler and a thermosetting resin are mixed. FIG. 23A shows an example in which the surface of the multilayer substrate 103 on which the semiconductor device 101 is not mounted and the surface on which the semiconductor device 101 is mounted are connected via a conductor 108. The same effect can be obtained by connecting the surfaces on which the semiconductor device 101 of 103 is not mounted or the surfaces of the multilayer substrate 103 on which the semiconductor device 101 is mounted via the conductor 108.
[0189]
Next, a method for manufacturing the semiconductor module of this example will be described with reference to FIG.
[0190]
First, the dielectric layer 109, the resistor layer 119, the magnetic layer 129, the upper internal electrode 105, and the lower internal electrode 106 are formed in the internal region of the multilayer substrate 103 at the lower position in the substrate thickness direction of the terminal electrode 102. And the conductor 108 is formed. Since these forming methods are the same as the methods described in the above-described embodiments, detailed description thereof is omitted here. The semiconductor device 101 is flip-chip mounted on the manufactured multilayer substrate 103. Thereby, the semiconductor modules 125a and 125b are formed.
[0191]
A plurality of sheet-like mixtures 118 formed by processing a mixture of an inorganic filler and an uncured thermosetting resin into a sheet shape are prepared. The mixture 118 is filled with the conductor 108.
[0192]
The semiconductor modules 125a and 125b, the mixture 118, and the copper foil 126 are laminated in a state where the mixture 118 is sandwiched between the semiconductor modules 125a and 125b. At that time, the conductor 108 is electrically connected to the electrode pattern 123 of the semiconductor module 125a and the electrode pattern 123 of the semiconductor module 125b.
[0193]
The conductor 108 in the sheet-like mixture 118 located in the outermost layer of the semiconductor module 125b is connected to wiring for external connection (consisting of copper foil 126).
[0194]
Next, the laminate is heated and pressurized. As a result, the periphery of the semiconductor device 101 is filled with the mixture 118. The heating temperature at this time is set to a heating temperature at which the thermosetting resin in the mixture 118 is not cured.
[0195]
Thereafter, the laminate is heat-treated at a temperature at which the thermosetting resin in the mixture 118 is cured. Thereby, the thermosetting resin of the mixture 118 and the thermosetting resin in the conductor 108 are completely cured. Finally, the semiconductor module is completed by patterning the copper foil 126 by etching or the like.
[0196]
As the plurality of semiconductor devices 101, for example, a plurality of the same type of memory that performs high-speed operation is built in. Thereby, a large-capacity memory can be reduced in size. In addition, an element including a logic circuit that operates at high speed and a semiconductor device 101 having different functions such as a memory that operates at high speed can be incorporated. Further, a light-emitting element or a light-receiving element can be mounted on the front side, and an amplifying element or a semiconductor device 101 that performs a logical operation can be built in the inner side. If it does so, the semiconductor module excellent in the high frequency characteristic which implement | achieves all the functions with one module is implement | achieved.
[0197]
Also in the semiconductor module of this embodiment, since the variation in the height of the terminal electrode 102 can be suppressed, the semiconductor device 101 can be flip-chip connected in a stable state. Therefore, a semiconductor module with a high yield can be obtained.
[0198]
In addition, since the electric functional element 100 is formed at a position below the terminal electrode 102 in the substrate thickness direction, the electric functional element is provided at a position that can be regarded as the shortest distance when viewed from the terminal electrode 102. Thereby, the semiconductor module excellent in the high frequency characteristic is obtained.
[0199]
Further, modules incorporating a plurality of semiconductor devices 101 and electric functional elements 100 are three-dimensionally arranged with high density. Therefore, an extremely high density semiconductor module having excellent high frequency characteristics is realized.
[0200]
Note that the electric functional element 100 to be incorporated may be any element that incorporates at least one of a capacitive element, an inductor, and a resistance element.
[0201]
(Twelfth embodiment)
24A to 24C are process cross-sectional views illustrating the outline of the method for manufacturing a semiconductor module in the twelfth embodiment of the present invention.
[0202]
First, as shown in FIG. 24A, bump electrodes 107 made of gold or the like are formed on input / output terminals (not shown) of the semiconductor device 101 by wire bonding or plating.
[0203]
The metal constituting the bump electrode 107 can be formed with solder in addition to the precious metal, and the electrode can be formed with solder and a conductive adhesive can be used in combination. When the bump electrode 107 is formed by a wire bonding method using a gold wire having a wire diameter of 25 μm, the height of the bump electrode 107 is 60 μm to 100 μm.
[0204]
On the other hand, a multilayer substrate 103 is prepared. The following is prepared as the multilayer substrate 103. That is, the terminal electrode 102 is provided on the substrate surface of the multilayer substrate 103. A dielectric layer 109, an upper internal electrode 105, and a lower internal electrode 106 are provided in an internal region of the multilayer substrate 103 below the terminal electrode 102 in the substrate thickness direction. A conductor 108 that electrically connects the terminal electrode 102 and the internal electrodes 105 and 106 is provided in the internal region of the multilayer substrate 103.
[0205]
Next, the conductive adhesive 111 is supplied onto the terminal electrode 102 of the multilayer substrate 103 by a printing method or the like. As the conductive adhesive 111, a material in which particles of flaky gold, silver, silver-palladium alloy are dispersed in a resin is used.
[0206]
Further, a thermosetting resin 115 is supplied by a dispenser or the like until the height of the bump electrode 107 and the thickness of the terminal electrode 102 is higher than the sum of the height of the bump electrode 107 and the thickness of the terminal electrode 102 at the central portion of the place where the semiconductor device 101 is mounted on the multilayer substrate 103 Is done.
[0207]
Thereafter, as shown in FIG. 24B, the semiconductor device 101 is mounted on the multilayer substrate 103 in a state where the bump electrodes 107 and the terminal electrodes 102 are aligned. At that time, a pressure for deforming the bump electrode 107 is applied from the back surface of the semiconductor device 101. And it heats simultaneously with pressurization and the thermosetting resin 115 and the conductive adhesive 111 are hardened. The pressure at that time is 50 g per bump electrode when the bump electrode 107 is formed by using a gold wire having a wire diameter of 25 μm. As a result, the bump electrode 107 is compressed and deformed to a height of 40 μm to 50 μm.
[0208]
Thereafter, as shown in FIG. 24C, the gap between the semiconductor device 101 and the multilayer substrate 103 is sealed with a liquid resin composition 130. In this case, the resin composition 130 preferably contains an epoxy resin and a filler such as silica. Furthermore, it is preferable that the filler is uniformly dispersed in the resin composition 130.
[0209]
In this embodiment, after the bump electrode 107 is formed on the semiconductor device 101, the conductive resin adhesive 111 is supplied onto the terminal electrode 102. However, for example, after the bump electrode 107 is formed on the semiconductor device 101, a pressure smaller than the pressure applied when the semiconductor device 101 is mounted on the multilayer substrate 103 is applied to the bump electrode 107. The height may be leveled constant. In this case, the conductive adhesive 111 is transferred to the leveled bump electrode 107. Then, after the semiconductor device 101 is mounted on the multilayer substrate 103, the bump electrode 107 is further compressed and deformed by being heated and pressurized. By doing so, the amount of the conductive adhesive 111 transferred to the bump electrode 107 can be easily controlled.
[0210]
Also in the semiconductor module of this embodiment, since the variation in the height of the terminal electrode 102 is suppressed, the semiconductor device 101 is flip-chip connected to the multilayer substrate 103 in a stable state. Therefore, a high yield semiconductor module can be obtained.
[0211]
In addition, since the electric functional element 100 is formed at a position below the terminal electrode 102 in the substrate thickness direction, the electric functional element 100 is provided at a position that can be regarded as the shortest distance when viewed from the terminal electrode 102. Thereby, the semiconductor module excellent in the high frequency characteristic is obtained.
[0212]
Furthermore, even if the terminal electrode 102 has a height variation, the bump electrode 107 is deformed, so that the semiconductor device 101 and the multilayer substrate 103 can be connected in a stable state.
[0213]
Note that the semiconductor device 101 may be mounted on both surfaces of the multilayer substrate 103 via a thermosetting resin 115.
[0214]
The built-in electric functional element 100 is not limited to a capacitive element, and may be an inductor or a resistive element.
[0215]
(Thirteenth embodiment)
25 (A) to 25 (G) are process cross-sectional views illustrating an outline of a method for manufacturing a semiconductor module in a thirteenth embodiment of the present invention.
[0216]
As shown in FIG. 25A, a green sheet 112 and an upper sheet-like insulator 114 are prepared. The green sheet 112 is attached to the support substrate 121 that has been subjected to the mold release process. The upper sheet-like insulator 114 is formed with a conductor 108 and an upper internal electrode 105. A through hole 116 is formed in the prepared green sheet 112. The through hole 116 is formed by drilling with a puncher or a mold.
[0217]
As shown in FIG. 25B, the green sheet 112 and the upper sheet-like insulator 114 are aligned and stacked. After the lamination, the support base 121 is removed.
[0218]
As shown in FIG. 25C, the through hole 116 is filled with the dielectric layer 109 by a printing method. As the dielectric layer 109, a slurry obtained by mixing a raw material powder of a lead-based perovskite compound with an organic binder using a kneader such as a ball mill or a three roll is used.
[0219]
As shown in FIG. 25D, a lower sheet-like insulator 124 is prepared. A lower internal electrode 106 and a conductor 108 are formed on the lower sheet-like insulator 124.
[0220]
The lower sheet-like insulator 124 is aligned and laminated on the upper sheet-like insulator 114 and the green sheet 112. Thereby, the green sheet laminated body 122 is produced.
[0221]
Then, as shown in FIG. 25 (E), the outermost electrode pattern including the terminal electrode 102 is formed on the surface of the green sheet laminate 12. The green sheet laminate 122 on which the electrode pattern is formed is fired. The firing temperature and firing time are appropriately set according to each inorganic material constituting the green sheet 112, the dielectric layer 109, the upper sheet-like insulator 114, and the lower sheet-like insulator 124. For example, the upper sheet-like insulator 114 and the lower sheet-like insulator 124 are made of a glass-ceramic composite material mainly composed of glass and alumina, and the dielectric layer 109 is made of a lead-based composite perovskite compound. In this case, the firing temperature is set to 850 ° C. to 950 ° C., and the firing time is set to 0.1 to 10.0 hours. The treatment atmosphere is not particularly limited, and for example, air, nitrogen, hydrogen, or a mixed gas thereof is used.
[0222]
As shown in FIG. 25F, after the semiconductor device 101 provided with the bump electrode 107 and the terminal electrode 102 are aligned, the semiconductor device 101 is flip-chip mounted on the green sheet laminate 122. Thereby, the semiconductor module shown in FIG. 25G is completed.
[0223]
Also in the semiconductor module of this embodiment, since the height variation of the terminal electrode 102 is suppressed, the semiconductor device 101 can be flip-chip connected to the multilayer substrate 103 in a stable state. Therefore, a high yield semiconductor module can be obtained.
[0224]
In addition, since the electric functional element 100 is formed at a position below the terminal electrode 102 in the substrate thickness direction, the electric functional element 100 is provided at a position that can be regarded as the shortest distance when viewed from the terminal electrode 102. Thereby, the semiconductor module excellent in the high frequency characteristic is obtained.
[0225]
In this embodiment, the green sheet 112 that suppresses the height variation of the terminal electrode 102 is provided over the entire area of the green sheet laminate 122, but at least at a position below the terminal electrode 102 in the substrate thickness direction. What is necessary is just to be provided.
[0226]
The built-in electric functional element 100 is not limited to a capacitive element, and may be an inductor or a resistive element.
[0227]
Further, the semiconductor device 101 may be mounted on both surfaces of the green sheet laminate 122.
[0228]
Although the invention has been described in detail with respect to its most preferred embodiment, the combination and arrangement of parts for the preferred embodiment can be variously modified without departing from the spirit and scope of the invention.
[0229]
【The invention's effect】
As described above, according to the present invention, the electrical functional layer is selectively provided at the lower position of all the terminal electrodes, so that the height positions between the terminal electrodes are aligned. A gap is not generated between the terminal electrode and the input / output electrode of the semiconductor device, and the electrodes can be brought into direct contact and electrically connected. As a result, the semiconductor device can be flip-chip mounted on the multilayer substrate in a stable state.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing the configuration of a multilayer substrate in a first embodiment.
FIG. 2 is a plan view showing an outline of a configuration of a multilayer substrate in a first embodiment.
FIG. 3 is a process cross-sectional view illustrating an outline of a method for manufacturing a multilayer substrate in a first embodiment.
FIG. 4 is a cross-sectional view schematically showing a configuration of a semiconductor module according to a second embodiment.
FIG. 5 is a process sectional view showing an outline of a method for manufacturing a semiconductor module in a second embodiment;
FIG. 6 is a cross-sectional view schematically showing a configuration of a semiconductor module in a third embodiment.
FIG. 7 is a plan view showing the outline of the configuration of a semiconductor module according to a third embodiment.
FIG. 8 is a cross-sectional view schematically showing a configuration of a semiconductor module in a fourth embodiment.
FIG. 9 is a process cross-sectional view illustrating an outline of a method of manufacturing a semiconductor module according to a fourth embodiment.
FIG. 10 is a Smith chart showing impedance of a power supply terminal of a semiconductor module in a fourth embodiment and a graph showing frequency characteristics of reactance components.
FIG. 11 is a plan view showing the outline of the configuration of a semiconductor module according to a fifth embodiment.
12 is a cross-sectional view taken along the line XII-XII of FIG.
FIG. 13 is a plan view schematically showing the configuration of a semiconductor module according to a sixth embodiment.
14 is a cross-sectional view taken along the line XIV-XIV in FIG.
FIG. 15 is a cross-sectional view schematically showing a configuration of a semiconductor module according to a seventh embodiment.
FIG. 16 is a process cross-sectional view illustrating an outline of a method of manufacturing an electric functional element built-in multilayer substrate used in a semiconductor module according to a seventh embodiment.
FIG. 17 is a cross-sectional view schematically showing a configuration of a semiconductor module according to an eighth embodiment.
FIG. 18 is a plan view schematically showing the configuration of a semiconductor module according to an eighth embodiment.
FIG. 19 is a process cross-sectional view illustrating an outline of a method for manufacturing a semiconductor module in an eighth embodiment;
FIG. 20 is a cross-sectional view schematically showing a configuration of a semiconductor module according to a ninth embodiment.
FIG. 21 is a cross-sectional view schematically showing a configuration of a semiconductor module in a tenth embodiment.
FIG. 22 is a cross sectional view schematically showing a semiconductor module manufacturing method according to the tenth embodiment.
FIG. 23 is a cross-sectional view showing an outline of the configuration of a semiconductor module in an eleventh embodiment and a cross-sectional view showing an outline of a manufacturing method.
FIG. 24 is a process cross-sectional view illustrating an outline of a method of manufacturing a semiconductor module according to a twelfth embodiment.
FIG. 25 is a process sectional view illustrating an outline of a method for producing a semiconductor module according to a thirteenth embodiment;
[Explanation of symbols]
100 electric functional elements
101 Semiconductor device
102 Terminal electrode
103 multilayer board
105,106 Internal electrode
107 Bump electrode
108 Conductor
109 Dielectric

Claims (15)

多層基板と、
前記多層基板の表面に少なくとも４つ設けられた端子電極と、
全ての前記端子電極の基板厚み方向の下方に位置する前記多層基板の内部領域に選択的に設けられた容量素子層からなる電気機能層と、
前記端子電極にフリップチップ実装された半導体装置と、
を有し、
前記多層基板の表面に設けられた前期端子電極の高さばらつきが１０μｍ以下の状態であり、
前記電気機能層の基板厚み方向の両面に内部電極を設け、この内部電極の長手方向寸法を、前記半導体装置に入力される電気信号の波長の１／４波長に相当する寸法より小さくした半導体モジュール。A multilayer substrate;
At least four terminal electrodes provided on the surface of the multilayer substrate;
An electrical functional layer composed of the capacitive element layer selectively provided inside the area of the multilayer substrate located below the substrate thickness direction of all of the terminal electrodes,
A semiconductor device flip-chip mounted on the terminal electrode;
Have
The height variation of the terminal electrode provided on the surface of the multilayer substrate is 10 μm or less,
A semiconductor module in which internal electrodes are provided on both surfaces of the electric functional layer in the substrate thickness direction, and the longitudinal dimension of the internal electrodes is smaller than a dimension corresponding to a quarter wavelength of an electric signal input to the semiconductor device. . 前記電気機能層は、誘電体層または抵抗体層または磁性体層のうちの一つである請求項１に記載の半導体モジュール。  The semiconductor module according to claim 1, wherein the electric functional layer is one of a dielectric layer, a resistor layer, and a magnetic layer. 前記端子電極の基板厚み方向の下方に位置する前記多層基板の内部領域に設けられて前記電気機能層と前記端子電極とを電気的に接続する導電体を有する請求項１または２に記載の半導体モジュール。  3. The semiconductor according to claim 1, further comprising a conductor provided in an inner region of the multilayer substrate located below the terminal electrode in the substrate thickness direction and electrically connecting the electric functional layer and the terminal electrode. module. 前記多層基板の両面それぞれに前記端子電極を設け、これら基板両面の端子電極に前記半導体装置をフリップチップ実装する請求項１〜３のいずれかに記載の半導体モジュール。  The semiconductor module according to claim 1, wherein the terminal electrodes are provided on both surfaces of the multilayer substrate, and the semiconductor device is flip-chip mounted on the terminal electrodes on both surfaces of the substrate. 前記内部電極それぞれを複数に分割する請求項１に記載の半導体モジュール。  The semiconductor module according to claim 1, wherein each of the internal electrodes is divided into a plurality of parts. 前記内部電極を、前記端子電極の形成されていない領域に沿って複数に分割する請求項５に記載の半導体モジュール。  The semiconductor module according to claim 5, wherein the internal electrode is divided into a plurality along an area where the terminal electrode is not formed. 前記電気機能層を、前記多層基板の表面部位に設ける請求項１に記載の半導体モジュール。  The semiconductor module according to claim 1, wherein the electric functional layer is provided on a surface portion of the multilayer substrate. 誘電体層または抵抗体層または磁性体層のうちの少なくとも２つの層を、前記電気機能層として前記多層基板内の同一の層に設ける請求項１〜６のいずれかに記載の半導体モジュール。  The semiconductor module according to claim 1, wherein at least two of a dielectric layer, a resistor layer, and a magnetic layer are provided as the electric functional layer on the same layer in the multilayer substrate. 誘電体層または抵抗体層または磁性体層のうち少なくとも２つの層を、前記電気機能層として前記多層基板内の異なる層に設ける請求項１〜６のいずれかに記載の半導体モジュール。  The semiconductor module according to claim 1, wherein at least two layers of a dielectric layer, a resistor layer, and a magnetic layer are provided as different electrical layers in the multilayer substrate. 前記半導体装置の周囲を、無機質フィラーと熱硬化性樹脂組成物とを含む混合物で充填する請求項１〜９のいずれかに記載の半導体モジュール。  The semiconductor module according to claim 1, wherein the periphery of the semiconductor device is filled with a mixture containing an inorganic filler and a thermosetting resin composition. 前記無機質フィラーは、アルミナ、ＡｌＮ、窒化ケイ素、ベリリア（ＢｅＯ）のうち少なくとも１つを含む請求項１０に記載の半導体モジュール。  The semiconductor module according to claim 10, wherein the inorganic filler includes at least one of alumina, AlN, silicon nitride, and beryllia (BeO). 請求項１０に記載の半導体モジュールを複数有し、一の半導体モジュールの前記混合物の表面に、他の半導体モジュールの前記多層基板を積層配置し、前記混合物内に、各半導体モジュールの端子電極どうしを電気的に接続する導電体を設ける半導体モジュール。  A plurality of the semiconductor modules according to claim 10, wherein the multilayer substrate of another semiconductor module is laminated on the surface of the mixture of one semiconductor module, and terminal electrodes of each semiconductor module are arranged in the mixture. A semiconductor module provided with a conductor to be electrically connected. 前記電気機能層の少なくとも一つを、前記電気機能層と同等の厚みを有する絶縁層に置き換える請求項１〜１２のいずれかに記載の半導体モジュール。  The semiconductor module according to claim 1, wherein at least one of the electric functional layers is replaced with an insulating layer having a thickness equivalent to that of the electric functional layer. 前記多層基板を構成する絶縁体は無機材料の焼結体を主体とする低温焼結性ガラスセラミックスであり、前記電気機能層は、鉛系ペロブスカイト型化合物を主体とする誘電体層である請求項１〜１３のいずれかに記載の半導体モジュール。  The insulator constituting the multilayer substrate is a low-temperature sinterable glass ceramic mainly composed of a sintered body of an inorganic material, and the electric functional layer is a dielectric layer mainly composed of a lead-based perovskite compound. The semiconductor module in any one of 1-13. 前記多層基板を構成する絶縁体は無機材料の焼結体を主体とする低温焼結性ガラスセラミックスであり、前記電気機能層はＲｕＯ2を主体とする抵抗体層である請求項１〜１３のいずれかに記載の半導体モジュール。The insulator constituting the multilayer substrate is a low-temperature sinterable glass ceramic mainly composed of a sintered body of an inorganic material, and the electric functional layer is a resistor layer mainly composed of RuO 2 . The semiconductor module in any one.
JP2002163868A 2001-06-05 2002-06-05 Semiconductor module Expired - Lifetime JP4004333B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002163868A JP4004333B2 (en) 2001-06-05 2002-06-05 Semiconductor module

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001169487 2001-06-05
JP2001-169487 2001-06-05
JP2002163868A JP4004333B2 (en) 2001-06-05 2002-06-05 Semiconductor module

Publications (2)

Publication Number Publication Date
JP2003060107A JP2003060107A (en) 2003-02-28
JP4004333B2 true JP4004333B2 (en) 2007-11-07

Family

ID=26616358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002163868A Expired - Lifetime JP4004333B2 (en) 2001-06-05 2002-06-05 Semiconductor module

Country Status (1)

Country Link
JP (1) JP4004333B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504706B2 (en) * 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
JP4309433B2 (en) 2007-01-19 2009-08-05 エルピーダメモリ株式会社 Semiconductor device
JP2009064909A (en) * 2007-09-05 2009-03-26 Alps Electric Co Ltd Multilayer ceramic wiring board, and method of manufacturing the same
WO2010038871A1 (en) * 2008-10-03 2010-04-08 ソニー株式会社 Semiconductor device
JP5474127B2 (en) * 2012-05-14 2014-04-16 株式会社野田スクリーン Semiconductor device
JP2016174012A (en) * 2015-03-16 2016-09-29 三菱電機株式会社 Multi-layer ceramic substrate and method for manufacturing the same
KR102608218B1 (en) * 2015-11-04 2023-11-30 가부시끼가이샤 레조낙 Adhesive compositions and structures
KR20240015727A (en) 2018-04-19 2024-02-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 Semiconductor laser drive device and method for manufacturing same
JP7318305B2 (en) * 2019-05-17 2023-08-01 富士フイルムビジネスイノベーション株式会社 light emitting device

Also Published As

Publication number Publication date
JP2003060107A (en) 2003-02-28

Similar Documents

Publication Publication Date Title
US7385286B2 (en) Semiconductor module
KR100463092B1 (en) Multilayer ceramic device
JP4809264B2 (en) Coil built-in board
WO1998012744A1 (en) Passive electronic parts, ic parts, and wafer
US7283032B2 (en) Static electricity countermeasure component
US7417196B2 (en) Multilayer board with built-in chip-type electronic component and manufacturing method thereof
JP2001060767A (en) Method for manufacturing ceramic board and unfired ceramic board
JP2001189605A (en) Ceramic laminated rf device
KR100344923B1 (en) Hybrid Laminate and Manufacturing Method Thereof
WO2011148819A1 (en) Impedance matching element
JP4277275B2 (en) Ceramic multilayer substrate and high frequency electronic components
JP3709752B2 (en) Dielectric ceramic composition and ceramic multilayer substrate
JP4004333B2 (en) Semiconductor module
JP2002520878A (en) Method for producing a ceramic body with integrated passive electronic components, a body of this kind and the use of the body
JP2002111218A (en) Laminated ceramic device
JP2004247334A (en) Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure
JP2851966B2 (en) Multilayer dielectric filter
CN109194299A (en) A kind of superminiature LTCC low-pass filter
JP2004186395A (en) Manufacturing method of ceramic substrate
JP4134693B2 (en) Manufacturing method of ceramic laminated substrate
JP3498200B2 (en) Multilayer ceramic composite parts
JP3889179B2 (en) Antenna device
JP2003282785A (en) High-frequency circuit multilayer board
CN221948151U (en) Low-frequency crystal resonator
KR100663177B1 (en) Method for macturing ltcc with the antener

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070821

R150 Certificate of patent or registration of utility model

Ref document number: 4004333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term