JP2010135499A - 配線形成装置及び配線形成方法 - Google Patents

配線形成装置及び配線形成方法 Download PDF

Info

Publication number
JP2010135499A
JP2010135499A JP2008308816A JP2008308816A JP2010135499A JP 2010135499 A JP2010135499 A JP 2010135499A JP 2008308816 A JP2008308816 A JP 2008308816A JP 2008308816 A JP2008308816 A JP 2008308816A JP 2010135499 A JP2010135499 A JP 2010135499A
Authority
JP
Japan
Prior art keywords
wiring
data
mounting
mounting surface
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008308816A
Other languages
English (en)
Inventor
Masaru Yajima
勝 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008308816A priority Critical patent/JP2010135499A/ja
Publication of JP2010135499A publication Critical patent/JP2010135499A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】実装基板とその実装基板に実装される電子部品との間の配線をその形状の複雑化を抑えつつ電子部品の位置ずれに応じて形成可能な配線形成装置及び配線形成方法を提供する。
【解決手段】実装面における基準位置と半導体チップ１５１，１５２の実装位置とのずれを示す誤差データである補正データと、実装位置が基準位置であることを条件にして電極パッド間をむすぶかたちの基本配線に関して、その位置である配線位置を実装面に示す基本配線データとを備え、実装位置が基準位置でないときには、基準位置が実装面において少なくとも回転移動されることにより基準位置が実装位置になる態様の変換処理を基本配線データに適用して、変換処理後の基本配線データが示す配線位置に向けて液滴を吐出する。
【選択図】図１３

Description

本発明は、液滴吐出法を用いて配線を形成する配線形成装置及び配線形成方法に関する。
実装基板上に半導体チップを実装する実装技術には、近年、基板電極パッドとチップ電極パッドとを結ぶ配線の形成方法として、銀などの導電性微粒子を分散させた導電性インクからなる液滴を双方の電極パッド間を結ぶかたちで吐出して配線を形成する、いわゆるインクジェット法が知られている。こうしたインクジェット法は、実装基板が載置されるステージと液滴を吐出する複数のノズルを有した吐出ヘッドとを相対移動させながら、導電性インクからなる液滴を実装基板に向けて吐出させることにより配線を形成している。この液滴の吐出動作は、配線像を表現するビットマップデータとステージの位置を示す位置データとに基づいて行われる。具体的には、まず実装基板の位置が液滴を吐出するための位置であるか否かの判断処理が位置データに基づいて実行される。次いで、実装基板の位置が吐出位置になるたび、ビットマップデータがノズル列の単位で取り扱われて、ビットマップデータに基づいて選択されるノズルから液滴が吐出される。
ところで、このような半導体チップの実装技術では、実装基板上への半導体チップの載置処理がチップマウンター等の搬送装置により行われている。チップサイズの縮小化や電極パッドの高密度化が進行する近年では、こうした搬送装置の動作精度が実装設計上の精度を十分に満足できない場合もあり、このような場合にあっては、実装基板上に載置された半導体チップの位置とその実装設計上の目標位置との間にずれが生じてしまう。そしてインクジェット法を利用する配線形成がこのような実装状態のもとで実行されると、半導体チップの位置が目標位置からずれているにも関わらず、実装設計上の目標位置に従って液滴が吐出されてしまい、本来接続されるべき電極パッド間が断線したり、本来接続すべきでない電極パッド間が短絡したりする。そこで、こうした結線不良を抑制する技術の一つとして、特許文献１に記載のような実装技術が提案されている。
特許文献１に記載の実装技術では、複数の基板電極パッドと複数のチップ電極パッドとが一つの列方向に沿って平行に配列された実装態様が採用されており、まず基板電極パッドとその接続先であるチップ電極パッドとの間において前記列方向におけるずれ量が検出される。次いで、検出結果であるずれ量と配線幅とが比較され、基板電極パッドとその接続先であるチップ電極パッドとの間が予め設計された配線により接続可能であるか否かの判断がなされる。そして基板電極パッドとチップ電極パッドとが実装設計上の配線により接続不能である旨の判断がなされた場合には、実装設計上の配線が電極パッド間において２分割され、基板電極パッドからの配線部分とチップ電極からの配線部分との間に、前記ずれ量に相当する連結部分が前記列方向に沿って新たに形成される。こうした実装技術によれば、半導体チップの位置が前記列方向にずれている状態であっても、チップ電極パッドとその接続先である基板電極パッドとを電気的に接続することができる。
特開２００６−１３４９７６号公報
一方、上述するような載置処理がもたらす半導体チップの位置ずれの方向は、電極パッドの列方向やその列方向と直交する方向だけではなく、その多くは、実装面の法線を軸とした回転方向をも含む。特許文献１に記載の実装技術では、電極パッド間におけるずれが列方向に沿う連結部分によって補填されるため、このような回転方向の位置ずれが発生す
る場合には、連結部分の位置や長さが配線ごとに複雑に調整されなければならず、その結果、配線形状そのものが著しく複雑になってしまう。
本発明は上記課題を解決するためになされたものであり、その目的は、実装基板とその実装基板に実装される電子部品との間をむすぶ配線をその形状の複雑化を抑えつつ電子部品の位置ずれに応じて形成可能な配線形成装置及び配線形成方法を提供することにある。
この配線形成装置は、実装基板の実装面に設けられた基板電極パッドと前記実装面に配置された電子部品における部品電極パッドとの間に向けて導電性微粒子が含まれる液滴を吐出することにより前記電極パッド間に前記導電性微粒子からなる配線を形成する配線形成装置であって、前記実装面における基準位置と前記電子部品の実装位置とのずれを示す誤差データと、前記実装位置が前記基準位置であることを条件にして前記電極パッド間をむすぶかたちの基本配線に関して、その位置である配線位置を前記実装面に示す基本配線データとを備え、前記実装位置が前記基準位置でないときには、前記基準位置が前記実装面において少なくとも回転移動されることにより前記基準位置が前記実装位置になる態様の変換処理を前記基本配線データに適用して、前記変換処理後の基本配線データが示す前記配線位置に向けて前記液滴を吐出する。
この配線形成装置によれば、電子部品の実装位置が基準位置からずれる場合であっても、こうしたずれを補正するかたちの変換処理が液滴の吐出領域に対して適用される。それゆえ、導電性微粒子からなる配線は、こうしたずれを含む電極パッド間に対しても、その電気的な結線が可能になる。そして上述する変換処理には、少なくとも回転変換が含まれるため、実装面における回転方向のずれが発生する場合であっても、配線そのものの形状の複雑化を招くことがない。そのため、こうした構成であれば、実装基板とその実装基板に実装される電子部品との間の配線に対して、その形状の複雑化が抑えられ、かつ電子部品の位置ずれに応じた結線が実現可能になる。
この配線形成装置は、前記実装面には複数の前記電子部品が配置されており、前記誤差データは、前記電子部品ごとの前記ずれを示すデータであり、前記基本配線データは、一つの前記電子部品に必要とされる前記基本配線の配線位置を示すデータであり、前記複数の電子部品の各々に対応する前記変換処理を共通する前記基本配線データに適用して、前記変換処理後の各基本配線データが示す前記配線位置を前記電子部品ごとに定める。
この配線形成装置によれば、電子部品ごとの変換処理が実現されることから、複数の電子部品が実装面に配置される場合であっても、各電子部品に対して、その位置ずれに応じた結線が可能になる。そのうえ、複数の電子部品の各々において共通する基本配線が利用される場合には、基本配線データそのものの容量が抑えられることから、変換処理に必要とされる時間そのもの長期化が抑えられる。
この配線形成装置は、前記変換処理が、前記実装面において前記基準位置を並進させる並進変換と、前記実装面において前記基準位置を回転させる回転変換とにより構成される。
この配線形成装置によれば、液滴の吐出領域に対して適用される変換処理が並進変換と回転変換とにより構成される分だけ、電子部品のずれに対する適用範囲が拡大される。
この配線形成装置は、前記基本配線データが前記配線位置を前記実装面に示すベクトルデータである。
この配線形成装置によれば、基本配線データのデータ構造がビットマップデータである
場合に比べ、基本配線データそのものの容量が一層に抑えられ、そのうえ回転変換の容易化が図れることから、変換処理に必要とされる時間そのもの長期化がさらに抑えられる。
この配線形成方法は、実装基板の実装面に設けられた基板電極パッドと前記実装面に配置された電子部品における部品電極パッドとの間に向けて導電性微粒子が含まれる液滴を吐出することにより前記電極パッド間に前記導電性微粒子からなる配線を形成する配線形成方法であって、前記実装面における基準位置と前記電子部品の実装位置とのずれを示す誤差データと、前記実装位置が前記基準位置であることを条件にして前記電極パッド間をむすぶかたちの基本配線に関して、その位置である配線位置を前記実装面に示す基本配線データとを用い、前記実装位置が前記基準位置でないときには、前記基準位置が前記実装面において少なくとも回転移動されることにより前記基準位置が前記実装位置になる態様の変換処理を前記基本配線データに対して適用して、前記変換処理後の基本配線データが示す前記配線位置に向けて前記液滴を吐出する。
この配線形成方法によれば、電子部品の実装位置が基準位置からずれる場合であっても、こうしたずれを補正するかたちの変換処理が液滴の吐出領域に対して適用される。それゆえ、導電性微粒子からなる配線は、こうしたずれを含む電極パッド間に対しても、その電気的な結線が可能になる。そして上述する変換処理には、少なくとも回転変換が含まれるため、実装面における回転方向のずれが発生する場合であっても、配線そのものの形状が複雑にならない。そのため、こうした方法であれば、実装基板とその実装基板に実装される電子部品との間の配線に対して、その複雑化が抑えられ、かつ電子部品の位置ずれに応じた結線が実現可能になる。
以下、本発明の配線形成装置を液滴吐出装置に具体化した一実施形態について図１〜図１５を参照して説明する。図１は液滴吐出装置の斜視構造を模式的に示した図である。図２は、本実施形態の吐出ヘッドの斜視構造を示す斜視図であり、図３は同吐出ヘッドの内部断面構造を示す部分断面図である。また図４は液滴吐出装置に投入された実装基板と吐出ヘッドとの配置を示す平面図である。
図１に示すように、液滴吐出装置１０の基台１１には、実装面１４ａを上に向けた状態で実装基板１３が載置されるステージ１２が基台１１の長手方向に沿って往復移動可能に搭載されている。その基台１１には、実装面１４ａの面方向に沿ってステージ１２を併進および回転させる図示しないアライメント機構が搭載されており、このアライメント機構が駆動することにより、ステージ１２に位置決めされた実装基板１３が予め定められた位置である描画位置と整合する。さらに基台１１には、図示しない走査モータが搭載されており、そして走査モータが正転又は逆転することにより、基台１１の長手方向に沿って前記ステージ１２が所定の速度で往復移動し、これにより描画位置に整合した状態で実装基板１３が同長手方向に沿って走査される。
本実施形態では、基台１１の長手方向であって、図１における右上方向を＋Ｘ方向とし、＋Ｘ方向の反対方向を−Ｘ方向と言う。また、＋Ｘ方向と直交する水平方向であって、図２における左上方向を＋Ｙ方向とし、＋Ｙ方向の反対方向を−Ｙ方向と言う。また、鉛直方向上方を＋Ｚ方向とし、＋Ｚ方向の反対方向を−Ｚ方向と言う。また、Ｚ方向を軸にした回転方向をθ方向と言う。なお、各図に示したＸ，Ｙ，Ｚ，θ方向はそれぞれ同一方向とする。
実装基板１３は、その上面である実装面１４ａに複数の基板電極パッド１６を具備しており、その実装面１４ａには電子部品である複数の半導体チップ１５が接合されている。例えば実装面１４ａには８つの基板電極パッド１６が具備されており、各基板電極パッド
１６に囲まれるかたちで２つの半導体チップ１５が接合されている。２つの半導体チップ１５は、上側から見て矩形状をなし、その上面である接続面１５ａの四隅に、基板電極パッド１６に接続されるための部品電極パッドであるチップ電極パッド１７を有している。さらに半導体チップ１５は、一対をなすチップ電極パッド１７間の中心位置にそれぞれアライメントマーク１８を有している。１つの半導体チップ１５が具備する一対のアライメントマーク１８は、その位置に基づいて各チップ電極パッド１７の位置を一義的に規定する位置に配設されている。そして２つの半導体チップ１５は、それぞれのチップ電極パッド１７が異なる基板電極パッド１６と金属配線３０により接続されるべく、異なる４つの基板電極パッド１６に囲まれるかたちで配置されている。
以下、実装設計上において予め定められたアライメントマーク１８の位置を、それぞれ基準位置という。また実際に載置された半導体チップ１５の状態のなかで、アライメントマーク１８が基準位置にある状態を、金属配線３０の位置補正が不要な状態である整合状態という。これに対して、実際に載置された半導体チップ１５の状態のなかで、アライメントマーク１８の基準位置からのずれが設計上の許容値を超えた状態を、金属配線３０の位置補正が必要な状態である非整合状態という。
基台１１の上側には、門型に形成されたガイド部材１９が＋Ｘ方向に沿って架設されており、該ガイド部材１９の上側には、液状体としての導電性インクＩｋを供給するインクタンク２０が配設されている。インクタンク２０は、導電性微粒子の分散系からなる導電性インクＩｋを貯留し、貯留する導電性インクＩｋを所定の圧力の下で所定の温度調整しつつ吐出ヘッド２１へ供給する。導電性微粒子は、数ｎｍ〜数十ｎｍの粒径を有する微粒子であり、例えば銀、金、銅、白金、パラジウム、ロジウム、オスミウム、ルテニウム、イリジウム、鉄、錫、コバルト、ニッケル、クロム、チタン、タンタル、タングステン、インジウム等の金属、あるいはこれらの合金を用いることができる。分散媒は、上記導電性微粒子を均一に分散させるものであればよく、例えば水や水を主成分とする水溶液系、あるいはテトラデカン等の有機溶剤を主成分とする有機系を用いることができる。なお、本実施形態の導電性インクＩｋにおいては、導電性粒子として銀を用い、分散媒として水を用いている。
ガイド部材１９には、＋Ｘ方向及び−Ｘ方向に移動可能なキャリッジ２２が搭載されており、該キャリッジ２２には吐出ヘッド２１が搭載されている。ガイド部材１９には図示しないキャリッジモータが取付けられており、そのキャリッジモータが正転又は逆転するとき、キャリッジ２２は＋Ｘ方向又は−Ｘ方向へ移動し、吐出ヘッド２１は＋Ｘ方向又は−Ｘ方向へ走査される。
基台１１の上方には、実装基板１３や半導体チップ１５を撮像するための撮像カメラ３５が設けられている。撮像カメラ３５は、実装基板１３の位置やアライメントマーク１８の位置を検出するための装置である。撮像カメラ３５が撮像する実装基板１３の撮像画像は、実装基板１３を描画位置に配置するための前記アライメント機構の駆動処理に利用される。撮像カメラ３５が撮像する半導体チップ１５の撮像画像は、アライメントマーク１８の位置の検出処理に利用され、また半導体チップ１５が整合状態であるか、あるいは非整合状態であるかの判断処理に利用される。さらに半導体チップ１５の撮像画像は、アライメントマーク１８とその対応する基準位置との間のずれを算出する算出処理に利用される。
図２に示されるように、吐出ヘッド２１は、キャリッジ２２に位置決め固定されて＋Ｘ方向に延びるヘッド基板２３と、ヘッド基板２３に支持されるヘッド本体２５とを有する。ヘッド基板２３は、−Ｘ方向の端部にヘッドコネクタ２３ａを有しており、外部からの各種制御信号がこのヘッドコネクタ２３ａからヘッド本体２５へ入力されて、またヘッド
本体２５からの各種検出信号がこのヘッドコネクタ２３ａから外部へ出力される。
ヘッド本体２５の底部には、走査される実装基板１３と対向するようにノズルプレート２６が貼り付けられている。ノズルプレート２６は、ヘッド本体２５の直下に実装基板１３が位置するときに、その底面であるノズル形成面２６ａと実装基板１３の実装面１４ａとが略平行になる態様で構成されており、ノズル形成面２６ａと実装面１４ａとの間、あるいはノズル形成面２６ａと半導体チップ１５の接続面１５ａとの間に液滴Ｄの飛行空間を形成する。またノズルプレート２６は、ヘッド本体２５の直下に実装基板１３が位置する間、ノズル形成面２６ａと実装基板１３の実装面１４ａとの間の距離であるプラテンギャップを所定の距離に維持する。ノズルプレート２６のノズル形成面２６ａには、ノズルプレート２６をＺ方向に貫通する複数個のノズルＮがＸ方向に沿ってノズルピッチＤｘにて等間隔に配列されている。
図３に示されるように、ヘッド本体２５は、各ノズルＮの上側にそれぞれキャビティ２７と、振動板２８と、圧電素子ＰＺとを有する。各キャビティ２７は、供給チューブ２５Ｔを介してインクタンク２０に共通接続されており、これによりインクタンク２０からの導電性インクＩｋを収容して、該導電性インクＩｋを各ノズルＮに供給する。振動板２８は、各キャビティ２７に対向する領域でＺ方向に振動することにより、該キャビティ２７の容積を拡大及び縮小させて圧力変動を発生させ、これによりノズルＮのメニスカスを振動させる。各圧電素子ＰＺには、その収縮量や収縮速度、伸張量や伸張速度を規定した電圧波形に基づく駆動信号ＣＯＭ（図５参照）が入力されるようになっており、こうした駆動信号ＣＯＭが圧電素子ＰＺに入力されるたびに、該圧電素子ＰＺがＺ方向に収縮して伸張し、これにより振動板２８がＺ方向に振動する。
こうした構成からなる吐出ヘッド２１では、各圧電素子ＰＺがＺ方向に収縮及び伸張するときに、各キャビティ２７に収容される導電性インクＩｋの一部が、上記駆動信号ＣＯＭに応じたサイズや速度を有する液滴ＤとしてノズルＮから吐出される。ノズルＮから吐出される液滴Ｄは、上述する飛行空間を飛行して実装基板１３の実装面１４ａあるいは半導体チップ１５の上面であるの接続面１５ａに着弾する。そして着弾した各液滴Ｄが硬化することにより、導電性のパターンである金属配線３０が形成される。
なお、実装基板１３の実装面１４ａと半導体チップ１５の接続面１５ａとの間には、半導体チップ１５の厚みに相当する段差が形成されており、こうした段差に沿うかたちで金属配線３０が形成される場合には、金属配線３０そのものの機械的及び電気的な耐久性が損なわれてしまう。そこで本実施形態では、上記段差を緩和するために、これらの２つの面を絶縁性の斜面でつないだスロープ３１が半導体チップ１５の外周に沿って設けられており、スロープ３１の斜面上を介するかたちで金属配線３０が形成される。このスロープ３１は、絶縁材料を含んだ絶縁インクを用いた液滴吐出法などによって別途形成することができる。
図４の一点鎖線で示されるように、実装基板１３の実装面１４ａには、二次元の矩形格子であるドットパターン格子ＤＬが仮想分割されている。ドットパターン格子ＤＬは、＋Ｘ方向の格子間隔と＋Ｙ方向の格子間隔とが、それぞれ所定の間隔で設定される仮想格子である。例えば、ドットパターン格子ＤＬの＋Ｘ方向の格子間隔は、ノズルピッチＤｘで規定されており、ドットパターン格子ＤＬの＋Ｙ方向の格子間隔は、液滴Ｄの吐出周期とステージ１２の走査速度との積から算出される吐出ピッチＤｙで規定されている。こうしたドットパターン格子ＤＬが上記ステージ１２により走査されるとき、上述する吐出ヘッド２１の各ノズルＮは、ドットパターン格子ＤＬの単位格子Ｌが走査される経路の直上に配置される。そして液滴Ｄを吐出するか否かの選択が、１つのノズルＮに対して上記単位格子Ｌごとに設定される。つまり、基板電極パッド１６とチップ電極パッド１７との間に
液滴Ｄからなる配線が形成される場合、基板電極パッド１６とチップ電極パッド１７との間の単位格子Ｌがむすばれるかたちで液滴Ｄが吐出される。なお、図４では、ドットパターン格子ＤＬの各単位格子Ｌを説明する便宜上、ドットパターン格子ＤＬの格子間隔及び吐出ヘッド２１のノズルピッチＤｘを十分拡大して示している。
次に上記のように構成した液滴吐出装置１０の電気的構成について図５を参照して説明する。図５は、液滴吐出装置１０の電気的構成を示したブロック回路図である。
図５に示されるように、液滴吐出装置１０の制御装置５０は、ＣＰＵ等からなる制御部５１、ＲＯＭ５２、ＲＡＭ５３、発振回路５４、駆動波形生成部５５、ビットマップ生成部５６、外部Ｉ／Ｆ５８及び内部Ｉ／Ｆ５９から構成されている。この制御装置５０は、外部Ｉ／Ｆ５８を介して入出力装置６０に接続されており、また内部Ｉ／Ｆ５９を介してキャリッジモータ駆動回路６１、ステージモータ駆動回路６２、撮像カメラ駆動回路６３及びヘッド駆動回路６４に接続されている。
液滴吐出装置１０が金属配線３０の描画命令を受けるとき、制御部５１は、ＲＯＭ５２に格納された描画プログラムを読み出し、その描画プログラムに従う各種の制御信号をそれらに対応する上記各構成要素に適宜出力する。そして制御部５１は、描画プログラムに応じた処理を上記各構成要素に実行させて、ＲＡＭ５３に割り当てられた所定の記憶領域に各構成要素からの処理結果、例えばビットマップデータＢＭＤ等を格納したり、あるいは各構成要素からの処理結果を内部Ｉ／Ｆ５９から出力したりする。なおビットマップデータＢＭＤは、二次元に配列された各単位格子Ｌに対して値が０あるいは１であるビットを対応づけることにより、１つの半導体チップ１５が必要とする金属配線３０の像を表現したデータであり、そして各ビットの値に応じて圧電素子ＰＺのオンあるいはオフを規定したデータである。
発振回路５４は、制御装置５０における各種処理のタイミングを制御したり、各種処理のサイクル数を規定したりするためにその内部クロックを生成する。例えば発振回路５４は、制御装置５０の構成要素間でデータが転送される際の同期信号である基準クロックを生成したり、またＲＡＭ５３から読み出された各種データがヘッド駆動回路６４にシリアル転送される際の同期信号である転送クロックＣＬＫを生成したりする。
駆動波形生成部５５は、基準クロックごとの昇圧量や降圧量を示した波形データが所定の記憶領域に格納される波形メモリを備え、その波形メモリに格納された波形データを制御部５１からの制御信号に応じて読み出す。そして駆動波形生成部５５は、読み出した波形データを用いて、駆動信号ＣＯＭの波形に対応した電圧レベルを示す電圧レベルデータを生成する。また駆動波形生成部５５は、その電圧レベルデータをアナログ信号に変換するデジタル／アナログ変換器を備え、制御部５１からの制御信号に応じて電圧レベルデータをアナログ信号に変換する。そして駆動波形生成部５５は、圧電素子ＰＺが駆動する電圧までそのアナログ信号を増幅し、さらにその増幅した電圧信号に対応した電流供給を行う。
キャリッジモータ駆動回路６１は、制御装置５０からの制御信号が入力されると、その制御信号に応答して、キャリッジ２２を移動させるためのキャリッジモータＣＭを正転又は逆転させる。キャリッジモータ駆動回路６１には、キャリッジエンコーダＣＥが接続されており、このキャリッジエンコーダＣＥからの検出信号が入力される。キャリッジモータ駆動回路６１は、キャリッジエンコーダＣＥからの検出信号に基づいて、実装基板１３に対するキャリッジ２２の移動方向及び移動量、すなわちノズルＮの移動方向や移動量に関わる信号を生成して制御装置５０に出力する。
ステージモータ駆動回路６２は、制御装置５０からの制御信号が入力されると、その制
御信号に応答して、ステージ１２を移動させるためのステージモータＳＭを正転又は逆転させる。ステージモータ駆動回路６２には、ステージエンコーダＳＥが接続されており、このステージエンコーダＳＥからの検出信号が入力される。ステージモータ駆動回路６２は、ステージエンコーダＳＥからの検出信号に基づいて、ステージ１２の移動方向及び移動量に関する信号、すなわちドットパターン格子ＤＬの単位格子Ｌの移動方向や移動量に関わる信号を生成して制御装置５０に出力する。制御部５１は、ステージエンコーダＳＥからの検出信号を受けて各種の制御信号を出力する。具体的には、制御部５１は、ステージエンコーダＳＥからの検出信号に基づき、撮像カメラ３５の直下に実装基板１３及び半導体チップ１５が位置するときに撮像制御信号を生成し、その撮像制御信号を撮像カメラ駆動回路６３に出力する。また制御部５１は、ステージエンコーダＳＥからの検出信号に基づき、単位格子ＬがノズルＮの直下に位置するときに吐出タイミング信号ＬＡＴを生成し、その吐出タイミング信号ＬＡＴをヘッド駆動回路６４に出力する。
撮像カメラ駆動回路６３は、制御装置５０からの撮像制御信号が入力されると、その撮像制御信号に応答して、撮像カメラ３５に実装基板１３や半導体チップ１５を撮像させる。撮像カメラ駆動回路６３は、撮像カメラ３５が取得した画像データを利用して、実装基板１３の座標値、実装位置である各アライメントマーク１８の座標値を演算し、その演算結果を位置データＰＤとして制御装置５０に出力する。制御装置５０は撮像カメラ駆動回路６３からの位置データＰＤをＲＡＭ５３の所定の記憶領域に格納する。
制御部５１は、各圧電素子ＰＺを駆動するための駆動信号ＣＯＭを吐出タイミング信号ＬＡＴと同期させて駆動波形生成部５５からヘッド駆動回路６４へ出力させる。また制御部５１は、ＲＡＭ５３に格納されたビットマップデータＢＭＤをノズル列ごとに取り扱い、そのノズル列ごとのデータを所定のクロック信号に同期した吐出制御信号ＳＩとしてヘッド駆動回路６４にシリアル転送する。
ヘッド駆動回路６４は、制御装置５０からのシリアル信号である吐出制御信号ＳＩを各圧電素子ＰＺに対応させて順次シリアル／パラレル変換する。ヘッド駆動回路６４は、制御装置５０からの吐出タイミング信号ＬＡＴを受けるたびに、シリアル／パラレル変換した吐出制御信号ＳＩをラッチし、値が１であるビットに対応づけられた各圧電素子ＰＺにそれぞれ駆動信号ＣＯＭを供給する。こうした構成によれば、吐出タイミング信号ＬＡＴがヘッド駆動回路６４に入力されるたびに、圧電素子ＰＺがビットマップデータＢＭＤに基づいて選択的に駆動される。そして選択された圧電素子ＰＺに対応するノズルＮから液滴Ｄが吐出されて、該ノズルＮの直下にある単位格子Ｌに液滴Ｄが着弾し、金属配線３０が形成される。
入出力装置６０は、例えばＣＰＵ、ＲＡＭ、ＲＯＭ、ハードディスク、液晶ディスプレイ等を有する外部コンピュータである。入出力装置６０は、基板電極パッド１６とチップ電極パッド１７との間に金属配線３０を描画するための各種条件を含む描画データＩａを制御装置５０に入力する。そして制御装置５０は、入出力装置６０からの描画データＩａを受けて、その描画データＩａをＲＡＭ５３における所定の記憶領域に格納する。
制御装置５０が受ける上記描画データＩａは、前記単位格子Ｌの位置に関するデータや駆動信号ＣＯＭに対応した電圧波形を示すデータを含むかたちで構成されている。単位格子Ｌに関するデータは、液滴Ｄの吐出位置である各単位格子Ｌを実装面１４ａ上に規定するためのデータであり、ノズルピッチＤｘや液滴Ｄの吐出周期、さらにはステージ１２の走査速度などから構成されている。駆動信号ＣＯＭの電圧波形に関するデータは、電圧波形における昇圧値や降圧値を示すデータであり、液滴Ｄの体積や吐出速度が金属配線３０の設計ルールに基づく目標値となるように、各種液滴の吐出実験等に基づいてその値が設定されている。上記描画データＩａは、これらのデータの他、金属配線３０の描画位置を
半導体チップ１５の位置ずれに基づいて補正すべく、図６に示されるように、基準位置データＩａ１、基板電極パッドデータＩａ２、および基本配線データＩａ３を含むかたちで構成されている。
基準位置データＩａ１は、アライメントマーク１８の基準位置を示す座標値から構成されている。基準位置データＩａ１は、一つ基準位置を示す座標値がその基準位置に対応するアライメントマーク１８に関連付けられたデータ構造からなり、アライメントマーク１８の数に対応するデータ量で構成されている。この基準位置データＩａ１を構成する座標値の座標空間は、各単位格子Ｌの座標値を整数値として扱う二次元の直交座標系Ｃで規定されている。
基板電極パッドデータＩａ２は、基板電極パッド１６の接続領域であるパッドエリアを示すデータから構成されている。基板電極パッドデータＩａ２は、一つの実装面１４ａに存在する複数のパッドエリアが一つの実装面１４ａに関連付けられたデータ構造からなり、基板電極パッド１６の数に対応するデータ量で構成されている。このようなパッドエリアは、値として０または１を持つ２次元配列の２値パターンやそのエリアの輪郭線を構成する要素の座標系列として表現され得るが、本実施形態では、パッドエリアの輪郭線をベクトル化したベクトルデータとして表現されている。この基板電極パッドデータＩａ２を構成するベクトルデータのデータ空間は、上記基準位置データＩａ１と同じく、各単位格子Ｌが規定される座標系と共通する二次元の直交座標系Ｃで規定されている。
基本配線データＩａ３は、金属配線３０の領域である配線エリア３０Ｉを示すデータから構成されている。基本配線データＩａ３は、一つの半導体チップ１５に要する複数の配線エリア３０Ｉが一つの半導体チップ１５に関連付けられたデータ構造からなり、一つの半導体チップ１５に要する金属配線３０の数に対応するデータ量で構成されている。この基本配線データＩａ３により規定される配線エリア３０Ｉは、半導体チップ１５が前記整合状態であることを条件にして基板電極パッド１６とその接続先であるチップ電極パッド１７とを連結するかたちの基本配線として設定されている。このような配線エリア３０Ｉは、基板電極パッドデータＩａ２と同じく、値として０または１を持つ２次元配列の２値パターンやその領域の輪郭線を構成する要素の座標系列として表現され得るが、本実施形態では、配線エリア３０Ｉの幾何学的変換の容易化を図るべく、配線エリア３０Ｉの輪郭線をベクトル化したベクトルデータとして表現されている。この基本配線データＩａ３を構成するベクトルデータのデータ空間は、前記基板パッドデータと同じく、各単位格子Ｌが規定される座標系と共通する二次元の直交座標系Ｃである。
以下、これらの各種データの構成について実装態様の一例を用いて詳細に説明する。図７は、２つの半導体チップ１５がそれぞれ整合状態にあるときの実装態様の例を示す平面図である。図８は基準位置データＩａ１に対応する基準位置と基板電極パッドデータＩａ２に対応するパッドエリアとを二次元の直交座標系Ｃに示した図であり、図９は基本配線データＩａ３に対応する配線エリア３０Ｉを二次元の直交座標系Ｃに示した図である。
図７に示されるように、描画位置に配置された実装基板１３には、左右一対をなす第１半導体チップ１５１と第２半導体チップ１５２とが整合状態で載置されている。第１半導体チップ１５１及び第２半導体チップ１５２は、接続面１５ａと対向する裏面が実装面１４ａに向くかたちで実装面１４ａに接合されている。第１半導体チップ１５１及び第２半導体チップ１５２の各接続面１５ａの四隅には、それぞれチップ電極パッド１７が配設されている。接続面１５ａの四隅のうちで左右一対をなすチップ電極パッド１７の間には、その左右方向の中心位置に、それぞれアライメントマーク１８ａ、１８ｂが配設されている。
このような第１半導体チップ１５１及び第２半導体チップ１５２が接合された実装面１４ａには、第１半導体チップ１５１の上側（＋Ｙ方向）に、左右一対の基板電極パッド１６が、左右一対のチップ電極パッド１７の＋Ｙ方向を横切るかたちで配設されている。また第１半導体チップ１５１の下側（−Ｙ方向）に、左右一対の基板電極パッド１６が、左右一対のチップ電極パッド１７の−Ｙ方向を横切るかたちで配設されている。さらに第２半導体チップ１５２の上側（＋Ｙ方向）にも、第１半導体チップ１５１と同じく、左右一対の基板電極パッド１６が、左右一対のチップ電極パッド１７の＋Ｙ方向を横切るかたちで配設されている。また第２半導体チップ１５２の下側（−Ｙ方向）にも、第１半導体チップ１５１と同じく、左右一対の基板電極パッド１６が、左右一対のチップ電極パッド１７の−Ｙ方向を横切るかたちで配設されている。
上述するような実装態様の場合、実装面１４ａにおける直交座標系Ｃには、図８に示されるように、第１半導体チップ１５１の２つのアライメントマーク１８ａ、１８ｂに対応する基準位置の座標値（第１基準座標Ｐａ１、Ｐｂ１）が、前記基準位置データＩａ１によって設定されている。さらに第２半導体チップ１５２の２つのアライメントマーク１８ａ、１８ｂに対応する基準位置の座標値（第２基準座標Ｐａ２、Ｐｂ２）が、これも同じく、前記基準位置データＩａ１により設定されている。つまり、上述する基準位置データＩａ１は、第１基準座標Ｐａ１、Ｐｂ１に対応する座標値と、第２基準座標Ｐａ２、Ｐｂ２に対応する座標値とを示すデータがそれぞれ第１半導体チップ１５１と第２半導体チップ１５２とに関連付けられるかたちで構成されている。
また実装面１４ａにおける直交座標系Ｃには、第１半導体チップ１５１に接続されるための４つの基板電極パッド１６のパッドエリア１６Ｉが、前記基板電極パッドデータＩａ２によって設定されている。さらに第２半導体チップ１５２に接続されるための４つの基板電極パッド１６のパッドエリア１６Ｉが、これも同じく、前記基板電極パッドデータＩａ２によって設定されている。言い換えれば、上述する基板電極パッドデータＩａ２は、第１半導体チップ１５１の接続先である４つのパッドエリア１６Ｉを示すベクトルデータと、第２半導体チップ１５２の接続先である４つのパッドエリア１６Ｉを示すベクトルデータとがそれぞれ第１半導体チップ１５１と第２半導体チップ１５２とに関連付けられるかたちで構成されている。
また実装面１４ａにおける直交座標系Ｃには、図９に示されるように、描画位置における４つのパッドエリア１６Ｉとその接続先であるチップ電極パッド１７とをむすぶ４つの配線エリア３０Ｉが、一対の転写基準座標Ｔａ、Ｔｂに関連づけられるかたちで半導体チップ１５ごとに設定されている。これら半導体チップ１５ごとに設定される４つの配線エリア３０Ｉは、１つの共通する前記基本配線データＩａ３により設定されている。言い換えれば、上述する基本配線データＩａ３は、１つの半導体チップ１５に必要とされる４つの配線エリア３０Ｉが前記転写基準座標Ｔａ、Ｔｂの座標値に関連づけられたベクトルデータにより構成されている。そして、転写基準座標Ｔａ、Ｔｂが第１基準座標Ｐａ１、Ｐｂ１に位置するように上述のベクトルデータが変換され、こうした基本配線データＩａ３の変換により、第１半導体チップ１５１用の４つの配線エリア３０Ｉが設定される。さらに転写基準座標Ｔａ、Ｔｂが第２基準座標Ｐａ２、Ｐｂ２に位置するように前述のベクトルデータが変換され、こうした基本配線データＩａ３の変換により、第２半導体チップ１５２用の４つの配線エリア３０Ｉが設定される。
ちなみに、上述する実装態様のように第１半導体チップ１５１と第２半導体チップ１５２とが整合状態にある場合であれば、このようにして設定された４つの配線エリア３０Ｉを用いることにより、金属配線３０の位置補正がなされることなく、基板電極パッド１６とその接続先であるチップ電極パッド１７とが適切に結ばれるようになる。これに対して、第１半導体チップ１５１又は第２半導体チップ１５２が非整合状態にある場合、このよ
うにして設定された４つの配線エリア３０Ｉを用いると、チップ電極パッド１７の位置がずれているにも関わらず配線エリア３０Ｉに液滴が吐出されてしまい、本来接続されるべき電極パッド間が断線したり、本来接続すべきでない電極パッド間が短絡したりしてしまう。
そこで制御部５１は、まず撮像カメラ駆動回路６３からの位置データＰＤと基準位置データＩａ１とをＲＡＭ５３から読み出して、半導体チップ１５が整合状態であるか、あるいは非整合状態であるかを判断すべく、アライメントマーク１８の検出位置と同アライメントマーク１８に対応する基準座標とのずれを示す誤差データとしての補正データＳＤを生成する。次いで制御部５１は、補正データＳＤに基づくずれが実装設計上定められた所定のずれよりも小さい場合には、その半導体チップ１５が整合状態であるものと判断し、反対に補正データＳＤに基づくずれが実装設計上定められた所定のずれ以上である場合には、その半導体チップ１５が非整合状態にあるものと判断する。そして第１半導体チップ１５１あるいは第２半導体チップ１５２が非整合状態にある場合には、制御部５１は、基本配線データＩａ３に含まれるベクトルデータを補正データＳＤに基づいてビットマップ生成部５６に変換させて、こうした補正判断の後に半導体チップ１５ごとのビットマップデータＢＭＤを生成する。
以下、このような位置補正に用いられる補正データＳＤの構成およびビットマップ生成部５６の構成、さらにはその補正態様の一例を図５および図１０〜図１３を参照して詳細に説明する。図１０は補正データＳＤのデータ構成を説明する図であり、図１１は補正データＳＤの構成要素である並進補正データを説明するため実装態様の一例を示す図であり、図１２は補正データＳＤの構成要素である回転補正データを説明するための実装態様の一例を示す図である。
図１０に示されるように、補正データＳＤは、並進補正データＳＤ１と回転補正データＳＤ２とから構成されている。並進補正データＳＤ１は、アライメントマーク１８ａの基準位置をその検出位置に補正するための並進ベクトルを示すデータであり、半導体チップ１５ごとの並進ベクトルＴがその半導体チップ１５に関連付けられたデータ構造からなる。例えば並進補正データＳＤ１は、第１半導体チップ１５１に関連付けられた第１半導体チップ１５１の並進ベクトルＴと、第２半導体チップ１５２に関連付けられた第２半導体チップ１５２の並進ベクトルＴとを示すデータとから構成されている。回転補正データＳＤ２は、前記並進ベクトルにより並進変換されたアライメントマーク１８ｂの基準位置をその検出位置に補正するための回転ベクトルＲを示すデータであり、これもまた同じく、半導体チップ１５ごとの前記回転ベクトルＲがその半導体チップ１５に関連付けられたデータ構造からなる。例えば回転補正データＳＤ２は、第１半導体チップ１５１に関連付けられた第１半導体チップ１５１の回転ベクトルＲと、第２半導体チップ１５２に関連付けられた第２半導体チップ１５２の回転ベクトルＲとを示すデータとから構成されている。
こうした構成からなる補正データＳＤは、撮像カメラ駆動回路６３からの位置データＰＤと基準位置データＩａ１とを用いて制御部５１により生成される。例えば図１１に示されるように、制御部５１は、まず撮像カメラ駆動回路６３からの位置データＰＤと基準位置データＩａ１とをＲＡＭ５３から読み出して、第１基準座標Ｐａ１から実際のアライメントマーク１８ａの座標値への並進ベクトルＴを算出し、その算出結果を並進補正データＳＤ１としてＲＡＭ５３に格納させる。次いで図１２に示されるように、制御部５１は、前記並進ベクトルＴにより並進変換された第１基準座標Ｐｂ１を回転中心にして、同じく並進変換された第２基準座標Ｐｂ２から実際のアライメントマーク１８ｂの座標値への回転ベクトルＲを算出し、その算出結果を回転補正データＳＤ２としてＲＡＭ５３に格納させる。そして制御部５１は、全ての半導体チップ１５に対してこうした並進ベクトルＴと回転ベクトルＲとを算出することにより１つの補正データＳＤを生成する。
図５に示されるように、ビットマップ生成部５６は、補正判断後の配線エリア３０Ｉに対応するベクトルデータに対して並進変換および回転変換を施すベクトルデータ変換部５６ａと、配線エリア３０Ｉに対応するベクトルデータをビットマップデータＢＭＤに展開するベクトルデータ展開部５６ｂとから構成されている。制御部５１は、補正データＳＤと基本配線データＩａ３とをＲＡＭ５３から読み出し、基本配線データＩａ３を構成するベクトルデータに対して補正データＳＤを用いた上記変換を半導体チップ１５ごとにベクトルデータ変換部５６ａに実行させる。
つまりビットマップ生成部５６は、制御部５１からの制御信号を受けて、補正データＳＤに基づく並進変換または回転変換を配線エリア３０Ｉに適用し、変換処理後の配線エリア３０Ｉの輪郭線に相当するベクトルデータ、言い換えれば、補正データＳＤに基づく補正がなされた配線エリア３０Ｉに相当するベクトルデータを半導体チップ１５ごとに生成する。またビットマップ生成部５６は、上記変換後のベクトルデータあるいは基本配線データＩａ３を構成するベクトルデータに対して所定のアルゴリズムに基づく展開処理を施し、そのベクトルデータが示す配線エリア３０Ｉに応じた二次元の二値データ、つまり同配線エリア３０Ｉに対応するビットマップデータＢＭＤを図示しないローカルメモリに展開する。そしてビットマップ生成部５６は、制御部５１からの制御信号を受けて、半導体チップ１５ごとに生成したビットマップデータＢＭＤを順にＲＡＭ５３に格納させる。
図１３（ａ）、（ｂ）はそれぞれ上述する位置補正が必要とされる非整合状態の実装態様の一例を示す平面図、およびその非整合状態に対して適用される補正態様の一例を説明する図である。なお、図１３（ａ）においては、第１半導体チップ１５１のアライメントマーク１８ａ、１８ｂがそれぞれ第１基準座標Ｐａ１、Ｐｂ１から同じ並進方向にずれた実装態様を示す。また第２半導体チップ１５２のアライメントマーク１８ａが第２基準座標Ｐａ２と同じであり、アライメントマーク１８ｂが第２基準座標Ｐｂ２から回転方向にずれた実装態様を示す。
図１３（ａ）に示される実装態様の場合、制御部５１は、第１基準座標Ｐａ１からアライメントマーク１８ａの座標値への並進ベクトルＴを第１半導体チップ１５１に関連付けるかたちで並進補正データＳＤ１を生成する。また制御部５１は、第２基準座標Ｐｂ２からアライメントマーク１８ｂの座標値への回転ベクトルＲを第２半導体チップ１５２に関連付けるかたちで回転補正データＳＤ２を生成する。このようにして生成された補正データＳＤは、制御部５１からの制御信号に基づいて、基本配線データＩａ３とともにＲＡＭ５３からビットマップ生成部５６へ転送される。
ビットマップ生成部５６においては、図１３（ｂ）に示されるように、基本配線データＩａ３に対応する４つの配線エリア３０Ｉ（二点鎖線で示すエリア）が第１半導体チップ１５１に関連付けられた並進ベクトルＴにより並進変換されるかたちで、基本配線データＩａ３のベクトルデータがベクトルデータ変換部５６ａにより変換される。そして変換されたベクトルデータがベクトルデータ展開部５６ｂで展開されることにより、第１半導体チップ１５１に適用されるビットマップデータＢＭＤが生成される。このようにして生成されたビットマップデータＢＭＤは、制御部５１からの制御信号に基づいて、ビットマップ生成部５６からＲＡＭ５３へ転送されて、第１半導体チップ１５１に対する描画処理の際に利用される。
さらに基本配線データＩａ３に対応する配線エリア３０Ｉ（二点鎖線で示すエリア）が第２半導体チップ１５２に関連付けられた回転ベクトルＲにより回転変換されるかたちで、基本配線データＩａ３のベクトルデータがベクトルデータ変換部５６ａにより変換される。そして変換されたベクトルデータがベクトルデータ展開部５６ｂにより展開されることにより、第２半導体チップ１５２に適用されるビットマップデータＢＭＤが生成される
。このようにして生成されたビットマップデータＢＭＤは、同じく制御部５１からの制御信号に基づいて、ビットマップ生成部５６からＲＡＭ５３へ転送されて、第１半導体チップ１５１に対する描画処理の際に利用される。
つまりビットマップ生成部５６においては、基本配線データＩａ３に対応する配線エリアが半導体チップ１５ごとに順に並進変換又は回転変換されるかたちで、半導体チップ１５ごとのビットマップデータＢＭＤが順に生成される。そして金属配線３０の描画処理を半導体チップ１５ごとに実行する際には、その半導体チップ１５に対応するビットマップデータＢＭＤを用いて液滴Ｄが吐出される。
なお、ビットマップデータＢＭＤは、配線エリア３０Ｉに含まれる全ての単位格子Ｌに対してビット値を設定したデータである。これに対して、ベクトルデータは配線エリア３０Ｉの輪郭線をベクトル値で規定したデータであり、そのデータ量はビットマップデータＢＭＤに比べて大幅に少なくなる。上述する構成によれば、配線エリア３０Ｉを並進変換または回転変換するに際し、その配線エリア３０Ｉがベクトルデータとして取り扱われるため、こうした配線エリア３０Ｉがビットマップデータとして取り扱われる場合に比べれば、取り扱うデータ量が大幅に少なくなり、さらにデータ処理の負荷そのものが大幅に軽くなる。
また、上述する構成にあっては、直交座標系Ｃが＋Ｘ方向及び＋Ｙ方向を基軸とする直交座標系であるため、例えば図１４に示されるように、＋Ｙ方向に延びる配線エリア３０Ｉが回転ベクトルＲに基づいて回転変換された場合、回転変換後の配線エリア３０Ｉの輪郭線に沿ってその配線像を再現することが困難である。そこで本実施形態では、補正後のベクトルデータをビットマップデータＢＭＤに展開する際に、回転変換後の配線エリア３０Ｉと重畳する単位格子Ｌが選択され、さらに選択された単位格子Ｌの中から配線幅が略等しくなるようなアルゴリズムによりベクトルデータが展開される。図１４には、こうした展開により生成されたビットマップデータＢＭＤが選択する単位格子Ｌの位置を示した図であり、その選択された単位格子Ｌが網掛けにより示されている。このようなビットマップデータＢＭＤによれば、回転変換された配線エリアの輪郭線に概ね沿うかたちで金属配線３０が形成される。
次に、上述のように構成した液滴吐出装置１０を利用した配線形成方法について図１５を用いて説明する。図１５は、本実施形態における配線形成処理の流れを示したフローチャートである。
まず、液滴吐出装置１０のステージ１２には、実装面１４ａを上に向けるかたちで実装基板１３が載置される。続いて、入出力装置６０から制御装置５０に描画データＩａが入力されて、さらに金属配線３０の描画命令が同じく入出力装置６０から制御装置５０に入力される（ステップＳ１１）。このようにして描画命令が入力されると、液滴吐出装置１０は、ステージ１２を撮像カメラ３５の直下に通過させつつ、実装基板１３および各半導体チップ１５を撮像カメラ３５に撮像させて、制御装置５０に位置データＰＤを生成させる（ステップＳ１２）。次いで液滴吐出装置１０は、位置データＰＤに基づいて実装基板１３のずれを把握し、そのずれが補正されるかたちでアライメント機構を駆動して、実装基板１３を描画位置へ配置する（ステップＳ１３）。また液滴吐出装置１０は、位置データＰＤおよび基準位置データＩａ１に基づいて各アライメントマーク１８ａ、１８ｂに関わるずれを算出し、その算出結果に基づいて補正データＳＤを生成する。そして補正データＳＤが生成されると、液滴吐出装置１０は、その補正データＳＤに基づいて、結線対象である半導体チップ１５が整合状態であるか、あるいは非整合状態であるかを判断する。
半導体チップ１５が整合状態である場合、液滴吐出装置１０は、基本配線データＩａ３
の構成要素であるベクトルデータをベクトルデータ展開部５６ｂに展開させて、その半導体チップ１５に適用可能なビットマップデータＢＭＤを生成する（ステップＳ１８）。このビットマップデータＢＭＤが生成されると、液滴吐出装置１０は、そのビットマップデータＢＭＤをノズル列ごとに取り扱うことにより吐出制御信号ＳＩを生成し、結線対象である半導体チップ１５が吐出ヘッド２１の直下を通過するかたちで、ステージ１２の走査処理を実行する。この間、実装面１４ａ上の単位格子ＬがノズルＮの直下に位置するたび、液滴吐出装置１０は、吐出制御信号ＳＩにより選択されたノズルＮに液滴Ｄを吐出させて、配線エリア３０Ｉに含まれる各単位格子Ｌにその液滴Ｄを着弾させ、これにより金属配線３０の描画像を形成する。そしてこの描画像を構成する導電性インクＩｋが硬化されることにより、金属配線３０が形成される（ステップＳ１９）。
一方、半導体チップ１５が非整合状態である場合、液滴吐出装置１０は、基本配線データＩａ３の構成要素であるベクトルデータをＲＡＭ５３から読み出し、補正データＳＤに基づいて該ベクトルデータをベクトルデータ変換部５６ａに並進変換または回転変換させる（ステップＳ１６）。次いで液滴吐出装置１０は、ＲＡＭ５３から基板電極パッドデータＩａ２を読み出し、変換後のベクトルデータが示す配線エリアと、基板電極パッドデータＩａ２が示すパッドエリアとが重畳するか否かを判断する（ステップＳ１７）。そして配線エリアとパッドエリアとが重畳しない場合、液滴吐出装置１０は、チップ電極パッド１７とその接続先である基板電極パッド１６との間が金属配線３０により結線不能であると判断し、結線対象である半導体チップ１５についての描画プログラムを終了する。
これに対して配線エリアとパッドエリアとが重畳する場合、液滴吐出装置１０は、チップ電極パッド１７とその接続先である基板電極パッド１６との間が金属配線３０により結線可能であると判断し、変換後のベクトルデータをベクトルデータ展開部５６ｂに展開させて、その半導体チップ１５に適用可能なビットマップデータＢＭＤを生成する（ステップＳ１８）。次いで、ビットマップデータＢＭＤを生成すると、液滴吐出装置１０は、そのビットマップデータＢＭＤをノズル列ごとに取り扱うことにより吐出制御信号ＳＩを生成し、結線対象である半導体チップ１５が吐出ヘッド２１の直下を通過するかたちで、ステージ１２の走査処理を実行する。この間、実装面１４ａ上の単位格子ＬがノズルＮの直下に位置するたび、液滴吐出装置１０は、吐出制御信号ＳＩにより選択されたノズルＮから液滴Ｄを吐出させて、配線エリア３０Ｉに含まれる各単位格子Ｌに液滴Ｄを着弾させることにより、金属配線３０の描画像を形成する。つまり液滴吐出装置１０は、補正データＳＤに対応する並進処理や回転処理により補正された描画像を形成する。そしてこの描画像を構成する導電性インクＩｋが硬化されることにより、非整合状態の半導体チップ１５と実装基板１３とが金属配線３０で結線される。
以上、本実施形態の液滴吐出装置１０によれば以下のような効果を得ることができる。
（１）上記実施形態によれば、実装面１４ａに配置された半導体チップ１５のアライメントマーク１８ａ、１８ｂとその基準位置との間のずれが補正されるかたちで変換処理が液滴Ｄの吐出領域である配線エリア３０Ｉに対して適用される。それゆえ、液滴Ｄからなる配線は、こうしたずれを含む実装態様に対しても、その電気的な結線が可能になる。そして実装面１４ａにおける回転方向のずれが発生する場合には、上述する変換処理に少なくとも回転変換が含まれるため、配線そのものの形状の複雑化を招くことがない。そのため、実装基板１３とその実装基板１３に実装される半導体チップ１５との間の金属配線３０に対して、その形状の複雑化が抑えられ、かつ半導体チップ１５の位置ずれに応じた結線が実現可能になる。
（２）上記実施形態によれば、半導体チップ１５ごとの変換処理が実現されることから、複数の半導体チップ１５が実装面１４ａに配置される場合であっても、各半導体チップ１５に対して、その位置ずれに応じた結線が可能になる。そのうえ、複数の半導体チップ
１５の各々において共通する基本配線データＩａ３が利用されるため、基本配線データＩａ３そのものの容量が抑えられることから、変換処理に必要とされる時間そのもののふぁ長期化が抑えられる。
（３）上記実施形態によれば、配線エリア３０Ｉに対して適用される変換処理が並進変換と回転変換とにより構成される分だけ、半導体チップ１５のずれに対する適用範囲が拡大される。
（４）上記実施形態によれば、基本配線データＩａ３のデータ構造がベクトルデータであるため、その構造がビットマップデータである場合に比べ、基本配線データＩａ３そのものの容量が一層に抑えられ、そのうえ回転変換の容易化が図れることから、変換処理に必要とされる時間そのもの長期化がさらに抑えられる。
なお、上記実施形態は以下のように変更して実施することもできる。
・上記実施形態における基本配線データＩａ３は、１つの半導体チップ１５に必要とされる４つの配線エリア３０Ｉのみを示す。これを変更して、基本配線データＩａ３が、２つ以上の半導体チップ１５に必要とされる全ての配線エリア３０Ｉを示す構成であってもよい。こうした構成であれば、同じ数の金属配線３０を形成するうえで、配線エリア３０Ｉの変換処理回数が抑えられることにもなる。
・上記実施形態においては、アライメントマーク１８ａ、１８ｂの基準位置を、電子部品の基準位置として具体化した。またアライメントマーク１８ａ、１８ｂの検出位置を、電子部品の実装位置として具体化した。これを変更して、例えば半導体チップ１５の周縁に囲まれる位置を電子部品の実装位置として具体化し、そして実装設計上において定められた同周縁に囲まれる位置を基準位置として具体化することもできる。つまり電子部品の実装位置とは、実装面において電子部品の位置を示すかたちであればよく、またその基準位置も、実装面において電子部品の位置を示すかたちであればよい。
・上記実施形態においては、パッドエリア１６Ｉを示す基板電極パッドデータＩａ２が描画データＩａに含まれる。これを変更し、例えば撮像カメラ３５が撮像する実装基板１３の撮像画像に基づいて、撮像カメラ駆動回路６３あるいは制御装置５０が別途基板電極パッドデータＩａ２を生成する構成であってもよい。このような構成であれば、パッドエリア１６Ｉの位置に関わる実装基板１３ごとの誤差を十分に抑えることができる。特に、実装基板１３に大型の基板が採用される場合や実装基板１３が高い熱膨張率を有する場合などには、パッドエリア１６Ｉを含むかたちで実装基板１３そのものが熱的に変形する。そのため、上述する構成であれば、こうした変形を縮率補正するうえで効果的である。
・上記実施形態においては、制御装置５０がビットマップ生成部５６を備え、制御装置５０がベクトルデータの変換と展開とを実行する。これを変更して、入出力装置６０がビットマップ生成部５６を備え、入出力装置６０がベクトルデータの変換と展開とを実現する構成であってもよい。
液滴吐出装置の斜視構造を示す斜視図。 吐出ヘッドの斜視構造を示す斜視図。 吐出ヘッドの内部構造を示す部分断面図。 実装面におけるドットパターン格子を示す図。 液滴吐出装置の電気的構成を示すブロック回路図。 描画データのテータ構成を示す構成図。 整合状態の実装態様の平面構造を示す平面図。 直交座標系における基準位置及びパッドエリアを示す図。 直交座標系における配線エリアを示す図。 補正データのデータ構成を示す構成図。 非整合状態の実装態様における並進ベクトルの一例を示した図。 非整合状態の実装態様における回転ベクトルの一例を示した図。 （ａ）（ｂ）位置補正の実施態様の一例を示した図。 ベクトルデータの展開例を示した図。 配線形成方法の流れを示すフローチャート。
符号の説明
Ｄ…液滴、Ｉａ…描画データ、Ｉａ１…基準位置データ、Ｉａ２…基板電極パッドデータ、Ｉａ３…基本配線データ、１０…液滴吐出装置、１３…実装基板、１４ａ…実装面、１５…半導体チップ、１６…基板電極パッド、１７…チップ電極パッド、１８…アライメントマーク。

Claims (5)

  1. 実装基板の実装面に設けられた基板電極パッドと前記実装面に配置された電子部品における部品電極パッドとの間に向けて導電性微粒子が含まれる液滴を吐出することにより前記電極パッド間に前記導電性微粒子からなる配線を形成する配線形成装置であって、
    前記実装面における基準位置と前記電子部品の実装位置とのずれを示す誤差データと、
    前記実装位置が前記基準位置であることを条件にして前記電極パッド間をむすぶかたちの基本配線に関して、その位置である配線位置を前記実装面に示す基本配線データとを備え、
    前記実装位置が前記基準位置でないときには、前記基準位置が前記実装面において少なくとも回転移動されることにより前記基準位置が前記実装位置になる態様の変換処理を前記基本配線データに適用して、前記変換処理後の基本配線データが示す前記配線位置に向けて前記液滴を吐出することを特徴とする配線形成装置。
  2. 前記実装面には複数の前記電子部品が配置されており、
    前記誤差データは、前記電子部品ごとの前記ずれを示すデータであり、
    前記基本配線データは、一つの前記電子部品に必要とされる前記基本配線の配線位置を示すデータであり、
    前記複数の電子部品の各々に対応する前記変換処理を共通する前記基本配線データに適用して、前記変換処理後の各基本配線データが示す前記配線位置を前記電子部品ごとに定めることを特徴とする請求項１に記載の配線形成装置。
  3. 前記変換処理は、前記実装面において前記基準位置を並進させる並進変換と、前記実装面において前記基準位置を回転させる回転変換とにより構成されることを特徴とする請求項１又は２に記載の配線形成装置。
  4. 前記基本配線データは、前記配線位置を前記実装面に示すベクトルデータであることを特徴とする請求項１〜３のいずれか一項に記載の配線形成装置。
  5. 実装基板の実装面に設けられた基板電極パッドと前記実装面に配置された電子部品における部品電極パッドとの間に向けて導電性微粒子が含まれる液滴を吐出することにより前記電極パッド間に前記導電性微粒子からなる配線を形成する配線形成方法であって、
    前記実装面における基準位置と前記電子部品の実装位置とのずれを示す誤差データと、
    前記実装位置が前記基準位置であることを条件にして前記電極パッド間をむすぶかたちの基本配線に関して、その位置である配線位置を前記実装面に示す基本配線データとを用い、
    前記実装位置が前記基準位置でないときには、前記基準位置が前記実装面において少なくとも回転移動されることにより前記基準位置が前記実装位置になる態様の変換処理を前記基本配線データに対して適用して、前記変換処理後の基本配線データが示す前記配線位置に向けて前記液滴を吐出することを特徴とする配線形成方法。
JP2008308816A 2008-12-03 2008-12-03 配線形成装置及び配線形成方法 Pending JP2010135499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008308816A JP2010135499A (ja) 2008-12-03 2008-12-03 配線形成装置及び配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008308816A JP2010135499A (ja) 2008-12-03 2008-12-03 配線形成装置及び配線形成方法

Publications (1)

Publication Number Publication Date
JP2010135499A true JP2010135499A (ja) 2010-06-17

Family

ID=42346507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008308816A Pending JP2010135499A (ja) 2008-12-03 2008-12-03 配線形成装置及び配線形成方法

Country Status (1)

Country Link
JP (1) JP2010135499A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013153720A1 (ja) * 2012-04-11 2013-10-17 株式会社図研 情報処理装置、情報処理方法、プログラムおよび基板製造システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013153720A1 (ja) * 2012-04-11 2013-10-17 株式会社図研 情報処理装置、情報処理方法、プログラムおよび基板製造システム
JP2013219283A (ja) * 2012-04-11 2013-10-24 Zuken Inc 情報処理装置、情報処理方法、プログラムおよび基板製造システム
KR20140110081A (ko) * 2012-04-11 2014-09-16 가부시기가이샤즈겐 정보처리 장치, 정보처리 방법, 프로그램 및 기판 제조 시스템
US9173296B2 (en) 2012-04-11 2015-10-27 Kabushiki Kaisha Zuken Information processing apparatus, information processing method, program, and board manufacturing system
KR101598525B1 (ko) 2012-04-11 2016-02-29 가부시기가이샤즈겐 정보처리 장치, 정보처리 방법, 프로그램 및 기판 제조 시스템

Similar Documents

Publication Publication Date Title
TWI441581B (zh) 虛擬用於將墨點印刷在基板上的印刷頭的方法及儲存裝置
JP5293410B2 (ja) ラインヘッドユニットの組立方法
US10933589B2 (en) Data conversion device and lamination shaping system
Shah et al. Trimming and printing of embedded resistors using demand-mode ink-jet technology and conductive polymer
KR102327960B1 (ko) 패턴 형성 장치, 패턴 형성 방법 및 토출 데이터 생성 방법
JP2010135499A (ja) 配線形成装置及び配線形成方法
JP6199084B2 (ja) 印刷装置
JP2010219248A (ja) パターン形成装置及びパターン形成方法
JP2010135498A (ja) 配線形成装置及び配線形成方法
JP4900461B2 (ja) 液滴吐出ヘッド及び液滴吐出装置、並びに液滴吐出ヘッドの製造方法
JP2008135602A (ja) パターン形成方法及びパターン形成装置
WO2023047769A1 (ja) パターン形成基板製造方法及び液体吐出装置
JP2010169890A (ja) 線描画装置及び線描画方法
JP2008132452A (ja) パターン形成方法及びパターン形成装置
JP4998599B2 (ja) 液滴吐出ヘッド及び液滴吐出装置、並びに液滴吐出ヘッドの製造方法
WO2023032463A1 (ja) 電気部品実装基板製造方法、液体吐出装置及び電気部品実装基板
JP4395707B2 (ja) 液滴吐出方法
WO2023047768A1 (ja) パターン製造方法、プログラム、及びパターン製造装置
JP2004337702A (ja) 液滴吐出装置および液滴吐出方法
JP2023044200A (ja) パターン形成装置、パターン形成方法および吐出データ生成方法
JP2020131141A (ja) 描画方法および描画装置
JP2006068989A (ja) 液滴吐出ヘッド及び液滴吐出装置、並びに液滴吐出ヘッドの製造方法
JP4400091B2 (ja) 液滴吐出方法、及び液滴吐出装置
JP2008135601A (ja) 回路基板形成方法及び回路基板
JP2008135600A (ja) パターン形成方法及びパターン形成装置