JP2010135498A - 配線形成装置及び配線形成方法 - Google Patents

配線形成装置及び配線形成方法 Download PDF

Info

Publication number
JP2010135498A
JP2010135498A JP2008308815A JP2008308815A JP2010135498A JP 2010135498 A JP2010135498 A JP 2010135498A JP 2008308815 A JP2008308815 A JP 2008308815A JP 2008308815 A JP2008308815 A JP 2008308815A JP 2010135498 A JP2010135498 A JP 2010135498A
Authority
JP
Japan
Prior art keywords
wiring
data
area
correction
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008308815A
Other languages
English (en)
Inventor
Masaru Yajima
勝 矢島
Hidekazu Sato
英一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008308815A priority Critical patent/JP2010135498A/ja
Publication of JP2010135498A publication Critical patent/JP2010135498A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】実装基板とその実装基板に実装される電子部品との間をむすぶ配線をその電気的特性変化を抑えつつ電子部品の位置ずれに応じて形成可能な配線形成装置及び配線形成方法を提供する。
【解決手段】金属配線３０Ｉに関わる電気的特性が確保されることを条件にして、金属配線の断面積を規定した液状体の量と配線の配線長とが関連付けられた配線補正データＬＰを備え、基板電極パッド１６Ｉとチップ電極パッドとの間が接続されるかたちで電極パッド間における相対的な変位に応じて金属配線の配線長を補正するとともに、補正後の配線長に関連付けられた液状体の量に対応した配線幅Ｗを用いて金属配線を形成する。
【選択図】図１５

Description

本発明は、液滴吐出法を用いて配線を形成する配線形成装置及び配線形成方法に関する。
実装基板上に半導体チップを実装する実装技術には、近年、基板電極パッドとチップ電極パッドとを結ぶ配線の形成方法として、銀などの導電性微粒子を分散させた導電性インクからなる液滴を双方の電極パッド間を結ぶかたちで吐出して配線を形成する、いわゆるインクジェット法が知られている。こうしたインクジェット法は、実装基板が載置されるステージと液滴を吐出する複数のノズルを有した吐出ヘッドとを相対移動させながら、導電性インクからなる液滴を実装基板に向けて吐出させることにより配線を形成している。この液滴の吐出動作は、配線像を表現するビットマップデータとステージの位置を示す位置データとに基づいて行われる。具体的には、まず実装基板の位置が液滴を吐出するための位置であるか否かの判断処理が位置データに基づいて実行される。次いで、実装基板の位置が吐出位置になるたび、ビットマップデータがノズル列の単位で取り扱われて、ビットマップデータに基づいて選択されるノズルから液滴が吐出される。
ところで、このような半導体チップの実装技術では、実装基板上への半導体チップの載置処理がチップマウンター等の搬送装置により行われている。チップサイズの縮小化や電極パッドの高密度化が進行する近年では、こうした搬送装置の動作精度が実装設計上の精度を十分に満足できない場合もあり、このような場合にあっては、実装基板上に載置された半導体チップの位置とその実装設計上の目標位置との間にずれが生じてしまう。そしてインクジェット法を利用する配線形成がこのような実装状態のもとで実行されると、半導体チップの位置が目標位置からずれているにも関わらず、実装設計上の目標位置に従って液滴が吐出されてしまい、本来接続されるべき電極パッド間が断線したり、本来接続すべきでない電極パッド間が短絡したりする。そこで、こうした結線不良を抑制する技術の一つとして、特許文献１に記載のような実装技術が提案されている。
特許文献１に記載の実装技術では、複数の基板電極パッドと複数のチップ電極パッドとが一つの列方向に沿って平行に配列された実装態様が採用されており、まず基板電極パッドとその接続先であるチップ電極パッドとの間において前記列方向におけるずれ量が検出される。次いで、検出結果であるずれ量と配線幅とが比較され、基板電極パッドとその接続先であるチップ電極パッドとの間が予め設計された配線により接続可能であるか否かの判断がなされる。そして基板電極パッドとチップ電極パッドとが実装設計上の配線により接続不能である旨の判断がなされた場合には、実装設計上の配線が電極パッド間において２分割され、基板電極パッドからの配線部分とチップ電極からの配線部分との間に、前記ずれ量に相当する連結部分が前記列方向に沿って新たに形成される。こうした実装技術によれば、半導体チップの位置が前記列方向にずれている状態であっても、チップ電極パッドとその接続先である基板電極パッドとを電気的に接続することができる。
特開２００６−１３４９７６号公報
ところが、上述するような実装技術により電極パッド間に配線が形成される場合には、半導体チップの位置ずれに応じて電極パッド間が結線されるものの、電極パッド間における配線の長さが設計上の配線長よりも連結部分の分だけ延長されることになる。その結果、電極パッド間における配線抵抗や配線容量等の電気的特性が設計上の値から変化してし
まうことになる。このような電気的特性の変化が配線において発生する場合には、半導体チップに関わる各種信号の電圧レベルや伝送速度が変化してしまうために、半導体チップそのものやその半導体チップを実装する実装基板において動作不良を招く虞がある。
本発明は上記課題を解決するためになされたものであり、その目的は、実装基板とその実装基板に実装される電子部品との間をむすぶ配線をその電気的特性変化を抑えつつ電子部品の位置ずれに応じて形成可能な配線形成装置及び配線形成方法を提供することにある。
この配線形成装置は、実装基板の実装面に設けられた基板電極パッドと前記実装面に配置された電子部品における部品電極パッドとの間に向けて導電性微粒子が含まれる液状体を吐出することにより前記電極パッド間に前記導電性微粒子からなる配線を形成する配線形成装置であって、前記配線に関わる電気的特性が確保されることを条件にして、前記配線の断面積を規定した前記液状体の量と前記配線の配線長とが関連付けられた配線補正データを備え、前記電極パッド間が接続されるかたちで前記電極パッド間における相対的な変位に応じて前記配線の配線長を補正するとともに、前記補正後の配線長に関連付けられた前記液状体の量を用いて前記配線を形成する。
この配線形成装置によれば、電極パッド間において相対的な変位が発生する場合であっても、配線長が補正されることにより、電極パッド間における電気的な接続が確保される。そのうえ配線補正データに基づく液状体の量により配線が形成されることから、補正後の配線長からなる配線は、その電気的特性が確保されるかたちで、その断面積を構成できる。それゆえ上述する構成であれば、実装基板とその実装基板に実装される電子部品との間に対して、その電気的特性変化が抑えられるかたちで、電子部品の位置ずれに応じた結線が実現可能になる。
この配線形成装置は、前記液状体の量が前記配線の幅方向における量である。
この配線形成装置によれば、配線幅が変更される態様により、配線長に適した断面積が実現される。それゆえ、配線の厚さに対して大幅な変更が抑えられ、その厚さが保持される態様すら可能になる。上述する導電性微粒子からなる配線は、その厚さが過度に変更される場合、配線そのものの機械的強度を損なう虞がある。このような構成によれば、配線幅が変更される分だけ配線の厚さが維持されることになり、配線の機械的な強度が損なわないかたちで、上述するような配線が実現可能になる。
この配線形成装置は、前記液状体の量が前記配線の厚さ方向における量である。
この配線形成装置によれば、配線厚さが変更される態様により、配線長に適した断面積が実現される。それゆえ、配線幅に対して大幅な変更が抑えられ、配線幅が保持される態様すら可能になる。上述する液状体からなる配線は、その配線幅が過度に拡張される場合には、実装面上における液状体の濡れ広がりが発生してしまい、配線幅が制御し難くなる虞がある。このような構成によれば、配線厚さが変更される分だけ配線幅が維持されることになり、配線の形状精度が損なわれないかたちで、上述するような配線が実現可能になる。
この配線形成装置は、前記実装面には複数の前記基板電極パッドが設けられ、前記電子部品には複数の前記部品電極パッドが設けられ、前記配線がその接続先と異なる前記電極パッドから遠ざかり前記電極パッド間が接続されるかたちで、前記配線の接続先である前記電極パッド間における相対的な変位に応じて前記配線の配線長を補正する。
この配線形成装置によれば、補正前の配線がその接続先と異なる電極パッドに重畳する
場合であっても、上述する配線長が補正されることにより、その重畳が回避可能になる。それゆえ、こうした構成からなる配線形成装置において、その適用範囲が拡張可能にもなる。
この配線形成方法は、実装基板の実装面に設けられた基板電極パッドと前記実装面に配置された電子部品における部品電極パッドとの間に向けて導電性微粒子が含まれる液状体を吐出することにより前記電極パッド間に前記導電性微粒子からなる配線を形成する配線形成方法であって、前記配線に関わる電気的特性が確保されることを条件にして、前記配線の断面積を規定した前記液状体の量と前記配線の配線長とが関連付けられた配線補正データを用い、前記電極パッド間が接続されるかたちで前記電極パッド間における相対的な変位に応じて前記配線の配線長を補正するとともに、前記補正後の配線長に関連付けられた前記液状体の量を用いて前記配線を形成する。
この配線形成方法によれば、電極パッド間において相対的な変位が発生する場合であっても、配線長が補正されることにより、電極パッド間における電気的な接続が確保される。そのうえ配線補正データに基づく液状体の量により配線が形成されることから、補正後の配線長からなる配線は、その電気的特性が確保されるかたちで、その断面積を構成できる。それゆえ上述する方法であれば、実装基板とその実装基板に実装される電子部品との間に対して、その電気的特性変化が抑えられるかたちで、電子部品の位置ずれに応じた結線が実現可能になる。
（第１の実施形態）
以下、本発明を具体化した第１の実施形態について図１〜図１６を参照して説明する。図１は配線形成装置としての液滴吐出装置の斜視構造を模式的に示した図である。図２は、液滴吐出装置に利用される吐出ヘッドの斜視構造を示す斜視図であり、図３はその吐出ヘッドの内部断面構造を示す部分断面図である。また図４は液滴吐出装置に投入された実装基板と吐出ヘッドとの配置を示す平面図である。
図１に示すように、液滴吐出装置１０の基台１１には、実装面１４ａを上に向けた状態で実装基板１３が載置されるステージ１２が基台１１の長手方向に沿って往復移動可能に搭載されている。その基台１１には、実装面１４ａの面方向に沿ってステージ１２を併進および回転させる図示しないアライメント機構が搭載されており、このアライメント機構が駆動することにより、ステージ１２に位置決めされた実装基板１３が予め定められた位置である描画位置と整合する。さらに基台１１には、図示しない走査モータが搭載されており、そして走査モータが正転又は逆転することにより、基台１１の長手方向に沿って前記ステージ１２が所定の速度で往復移動し、これにより描画位置に整合した状態で実装基板１３が同長手方向に沿って走査される。
本実施形態では、基台１１の長手方向であって、図１における右上方向を＋Ｘ方向とし、＋Ｘ方向の反対方向を−Ｘ方向と言う。また、＋Ｘ方向と直交する水平方向であって、図２における左上方向を＋Ｙ方向とし、＋Ｙ方向の反対方向を−Ｙ方向と言う。また、鉛直方向上方を＋Ｚ方向とし、＋Ｚ方向の反対方向を−Ｚ方向と言う。また、Ｚ方向を軸にした回転方向をθ方向と言う。なお、各図に示したＸ，Ｙ，Ｚ，θ方向はそれぞれ同一方向とする。
実装基板１３は、その上面である実装面１４ａに複数の基板電極パッド１６を具備しており、その実装面１４ａには電子部品である複数の半導体チップ１５が接合されている。例えば実装面１４ａには８つの基板電極パッド１６が具備されており、各基板電極パッド１６に囲まれるかたちで２つの半導体チップ１５が接合されている。２つの半導体チップ
１５は、上側から見て矩形状をなし、その上面である接続面１５ａの四隅に、基板電極パッド１６の接続先である部品電極パッドとしてのチップ電極パッド１７を有している。さらに半導体チップ１５は、一対をなすチップ電極パッド１７間の中心位置にそれぞれアライメントマーク１８を有している。このアライメントマーク１８は、その位置に基づいて各チップ電極パッド１７の位置が一義的に規定されるかたちで配設されている。そして２つの半導体チップ１５は、それぞれのチップ電極パッド１７が異なる基板電極パッド１６と金属配線３０により接続されるべく、異なる４つの基板電極パッド１６に囲まれるかたちで配置されている。
以下、実装設計上において予め定められたアライメントマーク１８の位置を、それぞれ基準位置という。また実際に載置された半導体チップ１５の状態のなかで、アライメントマーク１８がそれに対応する基準位置にある状態を、金属配線３０に対する各種補正が不要な状態である整合状態という。これに対して、実際に載置された半導体チップ１５の状態のなかで、アライメントマーク１８の基準位置からのずれが設計上の許容値を超えた状態を、金属配線３０に対する各種補正が必要な状態である非整合状態という。
基台１１の上側には、門型に形成されたガイド部材１９が＋Ｘ方向に沿って架設されており、該ガイド部材１９の上側には、液状体としての導電性インクＩｋを供給するインクタンク２０が配設されている。インクタンク２０は、導電性微粒子の分散系からなる導電性インクＩｋを貯留し、貯留する導電性インクＩｋを所定の圧力の下で所定の温度調整しつつ吐出ヘッド２１へ供給する。導電性微粒子は、数ｎｍ〜数十ｎｍの粒径を有する微粒子であり、例えば銀、金、銅、白金、パラジウム、ロジウム、オスミウム、ルテニウム、イリジウム、鉄、錫、コバルト、ニッケル、クロム、チタン、タンタル、タングステン、インジウム等の金属、あるいはこれらの合金を用いることができる。分散媒は、上記導電性微粒子を均一に分散させるものであればよく、例えば水や水を主成分とする水溶液系、あるいはテトラデカン等の有機溶剤を主成分とする有機系を用いることができる。なお、本実施形態の導電性インクＩｋにおいては、導電性粒子として銀を用い、分散媒として水を用いている。
ガイド部材１９には、＋Ｘ方向及び−Ｘ方向に移動可能なキャリッジ２２が搭載されており、該キャリッジ２２には吐出ヘッド２１が搭載されている。ガイド部材１９には図示しないキャリッジモータが取付けられており、そのキャリッジモータが正転又は逆転するとき、キャリッジ２２は＋Ｘ方向又は−Ｘ方向へ移動し、吐出ヘッド２１は＋Ｘ方向又は−Ｘ方向へ走査される。
基台１１の上方には、実装基板１３や半導体チップ１５を撮像するための撮像カメラ３５が設けられている。撮像カメラ３５は、実装基板１３の位置やアライメントマーク１８の位置を検出するための装置である。撮像カメラ３５が撮像する実装基板１３の撮像画像は、実装基板１３を描画位置に配置する処理である前記アライメント機構の駆動処理に利用される。撮像カメラ３５が撮像する半導体チップ１５の撮像画像は、アライメントマーク１８の位置の検出処理に利用され、また半導体チップ１５が整合状態であるか、あるいは非整合状態であるかの判断処理に利用される。さらに半導体チップ１５の撮像画像は、アライメントマーク１８とその対応する基準位置との間のずれを算出する算出処理に利用される。
図２に示されるように、吐出ヘッド２１は、キャリッジ２２に位置決め固定されて＋Ｘ方向に延びるヘッド基板２３と、ヘッド基板２３に支持されるヘッド本体２５とを有する。ヘッド基板２３は、−Ｘ方向の端部にヘッドコネクタ２３ａを有しており、外部からの各種制御信号がこのヘッドコネクタ２３ａからヘッド本体２５へ入力されて、またヘッド本体２５からの各種検出信号がこのヘッドコネクタ２３ａから外部へ出力される。
ヘッド本体２５の底部には、走査される実装基板１３と対向するようにノズルプレート２６が貼り付けられている。ノズルプレート２６は、ヘッド本体２５の直下に実装基板１３が位置するときに、その底面であるノズル形成面２６ａと実装基板１３の実装面１４ａとが略平行になる態様で構成されており、ノズル形成面２６ａと実装面１４ａとの間、あるいはノズル形成面２６ａと半導体チップ１５の接続面１５ａとの間に液滴Ｄの飛行空間を形成する。またノズルプレート２６は、ヘッド本体２５の直下に実装基板１３が位置する間、ノズル形成面２６ａと実装基板１３の実装面１４ａとの間の距離であるプラテンギャップを所定の距離に維持する。ノズルプレート２６のノズル形成面２６ａには、ノズルプレート２６をＺ方向に貫通する複数個のノズルＮがＸ方向に沿ってノズルピッチＤｘにて等間隔に配列されている。
図３に示されるように、ヘッド本体２５は、各ノズルＮの上側にそれぞれキャビティ２７と、振動板２８と、圧電素子ＰＺとを有する。各キャビティ２７は、供給チューブ２５Ｔを介してインクタンク２０に共通接続されており、これによりインクタンク２０からの導電性インクＩｋを収容して、該導電性インクＩｋを各ノズルＮに供給する。振動板２８は、各キャビティ２７に対向する領域でＺ方向に振動することにより、該キャビティ２７の容積を拡大及び縮小させて圧力変動を発生させ、これによりノズルＮのメニスカスを振動させる。各圧電素子ＰＺには、その収縮量や収縮速度、伸張量や伸張速度を規定した電圧波形に基づく駆動信号ＣＯＭ（図５参照）が入力されるようになっており、こうした駆動信号ＣＯＭが圧電素子ＰＺに入力されるたびに、該圧電素子ＰＺがＺ方向に収縮して伸張し、これにより振動板２８がＺ方向に振動する。
こうした構成からなる吐出ヘッド２１では、各圧電素子ＰＺがＺ方向に収縮及び伸張するときに、各キャビティ２７に収容される導電性インクＩｋの一部が、上記駆動信号ＣＯＭに応じたサイズや速度を有する液滴ＤとしてノズルＮから吐出される。ノズルＮから吐出される液滴Ｄは、上述する飛行空間を飛行して実装基板１３の実装面１４ａあるいは半導体チップ１５の上面である接続面１５ａに着弾する。そして着弾した各液滴Ｄが硬化することにより、導電性のパターンである金属配線３０が形成される。
なお、実装基板１３の実装面１４ａと半導体チップ１５の接続面１５ａとの間には、半導体チップ１５の厚みに相当する段差が形成されており、こうした段差に沿うかたちで金属配線３０が形成される場合には、金属配線３０そのものの機械的及び電気的な耐久性が損なわれてしまう。そこで本実施形態では、上記段差を緩和するために、これらの２つの面を絶縁性の斜面でつないだスロープ３１が半導体チップ１５の外周に沿って設けられており、スロープ３１の斜面上を介するかたちで金属配線３０が形成される。このスロープ３１は、絶縁材料を含んだ絶縁インクを用いた液滴吐出法などによって別途形成することができる。
図４の一点鎖線で示されるように、実装基板１３の実装面１４ａには、二次元の矩形格子であるドットパターン格子ＤＬが仮想分割されている。ドットパターン格子ＤＬは、＋Ｘ方向の格子間隔と＋Ｙ方向の格子間隔とが、それぞれ所定の間隔で設定される仮想格子である。例えば、ドットパターン格子ＤＬの＋Ｘ方向の格子間隔は、ノズルピッチＤｘで規定されており、ドットパターン格子ＤＬの＋Ｙ方向の格子間隔は、液滴Ｄの吐出周期とステージ１２の走査速度との積から算出される吐出ピッチＤｙで規定されている。こうしたドットパターン格子ＤＬが上記ステージ１２により走査されるとき、上述する吐出ヘッド２１の各ノズルＮは、ドットパターン格子ＤＬの単位格子Ａが走査される経路の直上に配置される。そして液滴Ｄを吐出するか否かの選択が、１つのノズルＮに対して上記単位格子Ａごとに設定される。つまり、基板電極パッド１６とチップ電極パッド１７との間に液滴Ｄからなる配線が形成される場合には、基板電極パッド１６とチップ電極パッド１７
との間の各単位格子Ａが選択的にむすばれるかたちで液滴Ｄが吐出される。なお、図４では、ドットパターン格子ＤＬの各単位格子Ａを説明する便宜上、ドットパターン格子ＤＬの格子間隔及び吐出ヘッド２１のノズルピッチＤｘを十分拡大して示している。
次に上記のように構成した液滴吐出装置１０の電気的構成について図５を参照して説明する。図５は、液滴吐出装置１０の電気的構成を示したブロック回路図である。
図５に示されるように、液滴吐出装置１０の制御装置５０は、ＣＰＵ等からなる制御部５１、ＲＯＭ５２、ＲＡＭ５３、発振回路５４、駆動波形生成部５５、ビットマップ生成部５６、外部Ｉ／Ｆ５８及び内部Ｉ／Ｆ５９から構成されている。この制御装置５０は、外部Ｉ／Ｆ５８を介して入出力装置６０に接続されており、また内部Ｉ／Ｆ５９を介してキャリッジモータ駆動回路６１、ステージモータ駆動回路６２、撮像カメラ駆動回路６３及びヘッド駆動回路６４に接続されている。
液滴吐出装置１０が金属配線３０の描画命令を受けるとき、制御部５１は、ＲＯＭ５２に格納された描画プログラムを読み出し、その描画プログラムに従う各種の制御信号をそれらに対応する上記各構成要素に適宜出力する。そして制御部５１は、描画プログラムに応じた処理を上記各構成要素に実行させて、ＲＡＭ５３に割り当てられた所定の記憶領域に各構成要素からの処理結果、例えばビットマップデータＢＭＤ等を格納したり、あるいは各構成要素からの処理結果を内部Ｉ／Ｆ５９から出力したりする。なおビットマップデータＢＭＤとは、二次元に配列された各単位格子Ａに対して値が０あるいは１であるビット値を対応づけることにより、１つの半導体チップ１５が必要とする金属配線３０の領域を表現したデータであり、そして各ビットの値に応じて圧電素子ＰＺのオンあるいはオフを規定したデータである。
発振回路５４は、制御装置５０における各種処理のタイミングを制御したり、各種処理のサイクル数を規定したりするためにその内部クロックを生成する。例えば発振回路５４は、制御装置５０の構成要素間でデータが転送される際の同期信号である基準クロックを生成したり、またＲＡＭ５３から読み出された各種データがヘッド駆動回路６４にシリアル転送される際の同期信号である転送クロックＣＬＫを生成したりする。
駆動波形生成部５５は、基準クロックごとの昇圧量や降圧量を示した波形データが所定の記憶領域に格納される波形メモリを備え、その波形メモリに格納された波形データを制御部５１からの制御信号に応じて読み出す。そして駆動波形生成部５５は、読み出した波形データを用いて、駆動信号ＣＯＭの波形に対応した電圧レベルを示す電圧レベルデータを生成する。また駆動波形生成部５５は、その電圧レベルデータをアナログ信号に変換するデジタル／アナログ変換器を備え、制御部５１からの制御信号に応じて電圧レベルデータをアナログ信号に変換する。そして駆動波形生成部５５は、圧電素子ＰＺが駆動する電圧までそのアナログ信号を増幅し、さらにその増幅した電圧信号に対応した電流供給を行う。
キャリッジモータ駆動回路６１は、制御装置５０からの制御信号が入力されると、その制御信号に応答して、キャリッジ２２を移動させるためのキャリッジモータＣＭを正転又は逆転させる。キャリッジモータ駆動回路６１には、キャリッジエンコーダＣＥが接続されており、このキャリッジエンコーダＣＥからの検出信号が入力される。キャリッジモータ駆動回路６１は、キャリッジエンコーダＣＥからの検出信号に基づいて、実装基板１３に対するキャリッジ２２の移動方向及び移動量、すなわちノズルＮの移動方向や移動量に関わる信号を生成して制御装置５０に出力する。
ステージモータ駆動回路６２は、制御装置５０からの制御信号が入力されると、その制御信号に応答して、ステージ１２を移動させるためのステージモータＳＭを正転又は逆転
させる。ステージモータ駆動回路６２には、ステージエンコーダＳＥが接続されており、このステージエンコーダＳＥからの検出信号が入力される。ステージモータ駆動回路６２は、ステージエンコーダＳＥからの検出信号に基づいて、ステージ１２の移動方向及び移動量に関する信号、すなわちドットパターン格子ＤＬの単位格子Ａの移動方向や移動量に関わる信号を生成して制御装置５０に出力する。制御部５１は、ステージエンコーダＳＥからの検出信号を受けて各種の制御信号を出力する。具体的には、制御部５１は、ステージエンコーダＳＥからの検出信号に基づき、撮像カメラ３５の直下に実装基板１３または半導体チップ１５が位置するときに撮像制御信号を生成し、その撮像制御信号を撮像カメラ駆動回路６３に出力する。また制御部５１は、ステージエンコーダＳＥからの検出信号に基づき、単位格子ＡがノズルＮの直下に位置するごとに吐出タイミング信号ＬＡＴを生成し、その吐出タイミング信号ＬＡＴをヘッド駆動回路６４に出力する。
撮像カメラ駆動回路６３は、制御装置５０からの撮像制御信号が入力されるとき、その撮像制御信号に応答して、撮像カメラ３５に実装基板１３や半導体チップ１５を撮像させる。撮像カメラ駆動回路６３は、撮像カメラ３５が取得した画像データを利用して、実装基板１３の位置を示す座標値と、各アライメントマーク１８の位置を示す座標値とを演算し、その演算結果を位置データＰＤとして制御装置５０に出力する。そして制御装置５０は撮像カメラ駆動回路６３からの位置データＰＤをＲＡＭ５３に割り当てられた所定の記憶領域に格納させる。
制御部５１は、各圧電素子ＰＺを駆動するための駆動信号ＣＯＭを吐出タイミング信号ＬＡＴと同期させて駆動波形生成部５５からヘッド駆動回路６４へ出力させる。また制御部５１は、ＲＡＭ５３に格納されたビットマップデータＢＭＤをノズル列ごとに取り扱い、そのノズル列ごとのデータを所定のクロック信号に同期した吐出制御信号ＳＩとしてヘッド駆動回路６４にシリアル転送する。
ヘッド駆動回路６４は、制御装置５０からのシリアル信号である吐出制御信号ＳＩを各圧電素子ＰＺに対応させて順次シリアル／パラレル変換する。ヘッド駆動回路６４は、制御装置５０からの吐出タイミング信号ＬＡＴを受けるたびに、シリアル／パラレル変換した吐出制御信号ＳＩをラッチし、値が１であるビット値に対応づけられた各圧電素子ＰＺにそれぞれ駆動信号ＣＯＭを供給する。こうした構成によれば、吐出タイミング信号ＬＡＴがヘッド駆動回路６４に入力されるたびに、圧電素子ＰＺがビットマップデータＢＭＤに基づいて選択的に駆動される。そして選択された圧電素子ＰＺに対応するノズルＮから液滴Ｄが吐出されて、該ノズルＮの直下にある単位格子Ａに液滴Ｄが着弾し、こうした吐出処理により金属配線３０の描画像が形成される。
入出力装置６０は、例えばＣＰＵ、ＲＡＭ、ＲＯＭ、ハードディスク、液晶ディスプレイ等を有する外部コンピュータである。入出力装置６０は、基板電極パッド１６とチップ電極パッド１７との間に金属配線３０を描画するために各種条件を含む描画データＩａを制御装置５０に入力する。そして制御装置５０は、入出力装置６０からの描画データＩａを受けて、その描画データＩａをＲＡＭ５３における所定の記憶領域に格納する。
制御装置５０が受ける上記描画データＩａは、前記単位格子Ａの位置に関するデータや駆動信号ＣＯＭに対応した電圧波形を示すデータを含むかたちで構成されている。単位格子Ａに関するデータとは、液滴Ｄの吐出位置である各単位格子Ａを実装面１４ａ上に規定するためのデータであり、ノズルピッチＤｘや液滴Ｄの吐出周期、さらにはステージ１２の走査速度などから構成されている。駆動信号ＣＯＭの電圧波形に関するデータは、電圧波形における昇圧値や降圧値を示すデータであり、液滴Ｄの体積や吐出速度が十分に安定するかたちで、各種液滴の吐出実験等に基づいてその値が設定されている。上記描画データＩａは、これらのデータの他、金属配線３０の電気的特性の指標の一つであるその断面
積を半導体チップ１５の位置ずれに基づいて変更すべく、図６に示されるように、基準位置データＩａ１、基板電極パッドデータＩａ２、基本配線データＩａ３、配線補正データＩａ４および配線マスクデータＩａ５を含むかたちで構成されている。
基準位置データＩａ１は、アライメントマーク１８の基準位置を示す座標値から構成されている。基準位置データＩａ１は、一つ基準位置を示す座標値がその基準位置に対応するアライメントマーク１８に関連付けられたデータ構造からなり、アライメントマーク１８の数に相当するデータ量で構成されている。この基準位置データＩａ１を構成する座標値の座標空間は、各単位格子Ａの座標値を整数値として扱う二次元の直交座標系Ｃで規定されている。
基板電極パッドデータＩａ２は、基板電極パッド１６の接続領域であるパッドエリア１６Ｉを示すデータから構成されている。基板電極パッドデータＩａ２は、一つの実装面１４ａに存在する複数のパッドエリア１６Ｉが一つの実装面１４ａに関連付けられたデータ構造からなり、基板電極パッド１６の数に相当するデータ量で構成されている。このようなパッドエリア１６Ｉは、値として０または１を持つ２次元配列の２値パターンやそのエリアの輪郭線を構成する要素の座標系列として表現され得るが、本実施形態では、パッドエリアの輪郭線をベクトル化したベクトルデータとして表現されている。この基板電極パッドデータＩａ２を構成するベクトルデータのデータ空間は、上記基準位置データＩａ１と同じく、各単位格子Ａが規定される座標系と共通する二次元の直交座標系Ｃで規定されている。
基本配線データＩａ３は、金属配線３０の領域である配線エリア３０Ｉの形状を示すデータから構成されている。基本配線データＩａ３は、各金属配線３０の配線エリア３０Ｉがその接続先であるパッドエリア１６Ｉおよび半導体チップ１５に関連付けられたデータ構造からなり、実装面１４ａに描画する配線数に相当するデータ量で構成されている。この基本配線データＩａ３により規定される配線エリア３０Ｉは、実装面１４ａにおける半導体チップ１５が前記整合状態であることを条件にして基板電極パッド１６とその接続先であるチップ電極パッド１７とを連結する基本配線の領域である。このような配線エリア３０Ｉは、基板電極パッドデータＩａ２と同じく、値として０または１を持つ２次元配列の２値パターンやその領域の輪郭線を構成する要素の座標系列として表現され得るが、本実施形態では、配線エリア３０Ｉの幾何学的変換の容易化を図るべく、配線エリア３０Ｉの輪郭線をベクトル化したベクトルデータとして表現されている。この基本配線データＩａ３を構成するベクトルデータのデータ空間は、前記基板パッドデータと同じく、各単位格子Ａが規定される座標系と共通する二次元の直交座標系Ｃで規定されている。
配線補正データＩａ４は、金属配線３０の長手方向に沿う長さ（配線長）と同長手方向と直交する方向に沿う長さ（配線幅）とを関連付けたデータから構成されている。金属配線３０における配線幅は、上述する単位格子Ａの数に相当するものであり、配線エリア３０Ｉに含まれる全ての単位格子Ａの各々に同じ規定量の液滴Ｄを着弾させる構成においては、幅方向における導電性インクＩｋの量を示すものである。この配線補正データＩａ４は、例えば複数の異なる配線長の各々が配線幅に関連付けられたルックアップテーブルとして表現され得るが、本実施形態では、金属配線３０の配線長からその配線長に対応する配線幅が一義的に導出される演算式の各種パラメータにより表現されている。この配線補正データＩａ４が示す配線幅と配線長との組み合わせは、金属配線３０の電気的特性である抵抗値や容量が同じになるかたちで設定されている。例えば図７に示されるように、配線補正データＩａ４は、基本配線の配線長である基本配線長Ｌ０に対して基本配線の配線幅である基本配線幅Ｗ０が対応付けられ、配線長Ｌが長くなるほど、その配線長Ｌに対応する配線幅Ｗが大きくなるかたちで表現されている。そして金属配線３０の配線長Ｌが変化する場合であっても、予め規格された厚さの金属配線３０がこうした配線補正データＩ
ａ４に基づく配線幅Ｗを有する限り、金属配線３０そのものは、設計上の要請に従う電気的特性を維持するようになる。
配線マスクデータＩａ５は、液滴Ｄの着弾が禁止されるべき領域であるマスクエリアＭを実装面１４ａおよび接続面１５ａに示すデータから構成されている。このマスクエリアＭは、配線エリア３０Ｉごとに設定されるものであり、対応する配線エリア３０Ｉから電気的に絶縁されるべき領域を示すデータである。配線マスクデータＩａ５は、マスクエリアＭとそのマスク対象である配線エリア３０Ｉとが関連付けられたデータ構造からなり、実装面１４ａに描画する全ての金属配線３０の数に相当するデータ量で構成されている。こうした配線マスクデータＩａ５は、値として０または１を持つ２次元配列の２値パターンやその領域の輪郭線を構成する要素の座標系列として表現され得るが、本実施形態では、マスクエリアＭの幾何学的演算の容易化を図るべく、絶縁されるべき構成要素の輪郭線をその輪郭線と直交する方向へ所定のマスク幅Ｗｍだけ並進させる変換パラメータで表現されている。例えば図８に示されるように、実装面１４ａにおいて２つの配線エリア３０Ｉが設定される場合、一方の配線エリア３０Ｉに対しては、他方の配線エリア３０Ｉとその接続先である基板電極パッド１６がそれぞれ絶縁されるべき構成要素として設定される。そして、これらの構成要素の輪郭線がその輪郭線と直交する方向へ所定のマスク幅Ｗｍだけ並進されるかたちでマスクエリアＭが設定される。つまり、図８において二点鎖線で囲まれる領域が一方の配線エリア３０Ｉに対するマスクエリアＭとして設定される。
以下、これらの各種データの構成について、実装態様の一例を用いて詳細に説明する。図９は、２つの半導体チップ１５がそれぞれ整合状態にあるときの実装態様の例を示す平面図である。図１０は基準位置データＩａ１に対応する基準位置と、基板電極パッドデータＩａ２に対応するパッドエリアと、基本配線データＩａ３に対応する配線エリア３０Ｉとを二次元の直交座標系Ｃに示した図である。
図８に示されるように、描画位置に配置された実装基板１３には、左右一対をなす第１半導体チップ１５１と第２半導体チップ１５２とが整合状態で載置されている。第１半導体チップ１５１及び第２半導体チップ１５２は、接続面１５ａと対向する裏面が実装面１４ａに向くかたちで実装面１４ａに接合されている。第１半導体チップ１５１及び第２半導体チップ１５２の各接続面１５ａの四隅には、それぞれチップ電極パッド１７が配設されている。接続面１５ａの四隅のうちで左右一対をなすチップ電極パッド１７の間には、その左右方向の中心位置に、それぞれアライメントマーク１８ａ、１８ｂが配設されている。
このような第１半導体チップ１５１及び第２半導体チップ１５２が接合された実装面１４ａには、第１半導体チップ１５１の上側（＋Ｙ方向）に、左右一対の基板電極パッド１６が、左右一対のチップ電極パッド１７の＋Ｙ方向を横切るかたちで配設されている。また第１半導体チップ１５１の下側（−Ｙ方向）に、左右一対の基板電極パッド１６が、左右一対のチップ電極パッド１７の−Ｙ方向を横切るかたちで配設されている。さらに第２半導体チップ１５２の上側（＋Ｙ方向）にも、第１半導体チップ１５１と同じく、左右一対の基板電極パッド１６が、左右一対のチップ電極パッド１７の＋Ｙ方向を横切るかたちで配設されている。また第２半導体チップ１５２の下側（−Ｙ方向）にも、第１半導体チップ１５１と同じく、左右一対の基板電極パッド１６が、左右一対のチップ電極パッド１７の−Ｙ方向を横切るかたちで配設されている。
上述するような実装態様の場合、実装面１４ａにおける直交座標系Ｃには、図１０に示されるように、第１半導体チップ１５１の２つのアライメントマーク１８ａ、１８ｂに対応する基準位置の座標値（第１基準座標Ｐａ１、Ｐｂ１）が、前記基準位置データＩａ１によって設定されている。さらに第２半導体チップ１５２の２つのアライメントマーク１
８ａ、１８ｂに対応する基準位置の座標値（第２基準座標Ｐａ２、Ｐｂ２）が、これも同じく、前記基準位置データＩａ１により設定されている。つまり、上述する基準位置データＩａ１は、第１基準座標Ｐａ１、Ｐｂ１に対応する座標値と、第２基準座標Ｐａ２、Ｐｂ２に対応する座標値とを示すデータがそれぞれ第１半導体チップ１５１と第２半導体チップ１５２とに関連付けられるかたちで構成されている。
また実装面１４ａにおける直交座標系Ｃには、第１半導体チップ１５１に接続されるための４つの基板電極パッド１６のパッドエリア１６Ｉが、前記基板電極パッドデータＩａ２によって設定されている。さらに第２半導体チップ１５２に接続されるための４つの基板電極パッド１６のパッドエリア１６Ｉが、これも同じく、前記基板電極パッドデータＩａ２によって設定されている。言い換えれば、上述する基板電極パッドデータＩａ２は、第１半導体チップ１５１の接続先である４つのパッドエリア１６Ｉを示すベクトルデータと、第２半導体チップ１５２の接続先である４つのパッドエリア１６Ｉを示すベクトルデータとがそれぞれ第１半導体チップ１５１と第２半導体チップ１５２とに関連付けられるかたちで構成されている。
また実装面１４ａにおける直交座標系Ｃには、描画位置における８つのパッドエリア１６Ｉとその接続先であるチップ電極パッド１７とを＋Ｙ方向に沿ってむすぶ８つの配線エリア３０Ｉが設定されている。これら８つの配線エリア３０Ｉの配線長および配線幅は、それぞれ前記基本配線データＩａ３により基本配線長Ｌ０および基本配線幅Ｗ０に設定されている。言い換えれば、上述する基本配線データＩａ３は、８つの配線エリア３０Ｉの各々をその接続先であるパッドエリア１６Ｉに関連づけたベクトルデータにより構成されており、しかも８つの配線エリア３０Ｉの各々についてその固有の配線長および配線幅を示すデータである。
ちなみに、上述する実装態様のように第１半導体チップ１５１と第２半導体チップ１５２とが整合状態にある場合であれば、このようにして設定された８つの配線エリア３０Ｉを用いることにより、金属配線３０に対する各種補正がなされることなく、基板電極パッド１６とその接続先であるチップ電極パッド１７とが適切に結ばれるようになる。
これに対して、第１半導体チップ１５１又は第２半導体チップ１５２が非整合状態にある場合、このようにして設定された８つの配線エリア３０Ｉを用いると、チップ電極パッド１７の位置がずれているにも関わらず配線エリア３０Ｉに液滴が吐出されてしまい、本来接続されるべき電極パッド間が断線したり、本来接続すべきでない電極パッド間が短絡したりしてしまう。さらに上述するような断線や短絡が回避されるかたちで金属配線３０の配線長Ｌが単に変更される場合には、このような配線長Ｌが変更される分だけ、金属配線３０そのものの電気的特性が変動してしまう。
そこで制御部５１は、まず撮像カメラ駆動回路６３からの位置データＰＤと基準位置データＩａ１とをＲＡＭ５３から読み出して、半導体チップ１５が整合状態であるか、あるいは非整合状態であるかを判断すべく、アライメントマーク１８の検出位置と同アライメントマーク１８に対応する基準座標とのずれを示す位置補正データＳＤを生成する。次いで制御部５１は、位置補正データＳＤに基づくずれが実装設計上定められた所定のずれよりも小さい場合には、その半導体チップ１５が整合状態であるものと判断し、反対に位置補正データＳＤに基づくずれが実装設計上定められた所定のずれ以上である場合には、その半導体チップ１５が非整合状態にあるものと判断する。そして第１半導体チップ１５１あるいは第２半導体チップ１５２が非整合状態にある場合には、制御部５１は、基本配線データＩａ３に含まれるベクトルデータが位置補正データＳＤおよび配線補正データＩａ４に基づいてビットマップ生成部５６に補正させ、こうした補正判断の後にビットマップデータＢＭＤを生成させる。
以下、このような配線補正に用いられる位置補正データＳＤの構成およびビットマップ生成部５６の構成、さらには配線補正の一態様を図５および図１１〜図１６を参照して詳細に説明する。図１１は位置補正データＳＤの構成を示す構成図であり、図１２は位置補正データＳＤの構成要素である並進補正データおよび回転補正データを説明するための実装態様の一例を示す図である。
図１１に示されるように、位置補正データＳＤは、並進補正データＳＤ１と回転補正データＳＤ２とから構成されている。並進補正データＳＤ１は、アライメントマーク１８ａの基準位置をその検出位置へ並進するための並進ベクトルを示すデータであり、半導体チップ１５ごとの並進ベクトルＴがその半導体チップ１５に関連付けられたデータ構造からなる。例えば並進補正データＳＤ１は、第１半導体チップ１５１に関連付けられた第１半導体チップ１５１の並進ベクトルＴと、第２半導体チップ１５２に関連付けられた第２半導体チップ１５２の並進ベクトルＴとを示すデータとから構成されている。回転補正データＳＤ２は、前記並進ベクトルにより並進変換されたアライメントマーク１８ｂの基準位置をその検出位置へ回転するための回転ベクトルＲを示すデータであり、これもまた同じく、半導体チップ１５ごとの前記回転ベクトルＲがその半導体チップ１５に関連付けられたデータ構造からなる。例えば回転補正データＳＤ２は、第１半導体チップ１５１に関連付けられた第１半導体チップ１５１の回転ベクトルＲと、第２半導体チップ１５２に関連付けられた第２半導体チップ１５２の回転ベクトルＲとを示すデータとから構成されている。
こうした構成からなる位置補正データＳＤは、撮像カメラ駆動回路６３からの位置データＰＤと基準位置データＩａ１とを用いて制御部５１により生成される。例えば図１２に示されるように、制御部５１は、まず撮像カメラ駆動回路６３からの位置データＰＤと基準位置データＩａ１とをＲＡＭ５３から読み出して、第１基準座標Ｐａ１から実際のアライメントマーク１８ａの座標値への並進ベクトルＴを算出し、その算出結果を並進補正データＳＤ１としてＲＡＭ５３に格納させる。続いて制御部５１は、前記並進ベクトルＴにより並進変換された第１基準座標Ｐｂ１を回転中心にして、同じく並進変換された第２基準座標Ｐｂ２から実際のアライメントマーク１８ｂの座標値への回転ベクトルＲを算出し、その算出結果を回転補正データＳＤ２としてＲＡＭ５３に格納させる。そして制御部５１は、全ての半導体チップ１５に対してこうした並進ベクトルＴと回転ベクトルＲとを算出することにより１つの位置補正データＳＤを生成する。
図５に示されるように、ビットマップ生成部５６は、配線エリア３０Ｉに対応するベクトルデータに対して変換処理を実行するベクトルデータ変換部５６ａと、配線エリア３０Ｉに対応するベクトルデータをビットマップデータＢＭＤに展開するベクトルデータ展開部５６ｂとから構成されている。制御部５１は、基板電極パッドデータＩａ２、基本配線データＩａ３および位置補正データＳＤをＲＡＭ５３から読み出し、基本配線データＩａ３を構成するベクトルデータに対してこの位置補正データＳＤを適用した変換と配線補正データＩａ４を適用した変換とを所定のアルゴリズムに従ってベクトルデータ変換部５６ａに実行させる。
詳述すると、ビットマップ生成部５６のベクトルデータ変換部５６ａは、制御部５１からの制御信号を受けて、基本配線データＩａ３に含まれるベクトルデータに対して位置補正データＳＤに基づく並進変換または回転変換を半導体チップ１５ごとに実行する。そしてベクトルデータ変換部５６ａは、変換処理が施された配線エリア３０Ｉについて、その輪郭線を示すベクトルデータを半導体チップ１５ごとに生成する。つまり、こうしたベクトルデータの並進・回転変換により、位置補正データＳＤに基づく位置補正が基本配線の各配線エリア３０Ｉに対して施される。そして位置補正後の配線エリア３０Ｉを示すベク
トルデータは、その接続先であるパッドエリア１６Ｉおよび半導体チップ１５に関連付けられたデータ構造からなる位置補正ベクトルデータとしてビットマップ生成部５６のローカルメモリに格納される。
上述する位置補正ベクトルデータが格納されると、ビットマップ生成部５６は、さらに位置補正ベクトルデータが示す配線エリア３０Ｉの接続端とその接続先である基板電極パッド１６のパッドエリアとの重畳状態を、配線エリア３０Ｉごとに把握する。例えばビットマップ生成部５６は、位置補正ベクトルデータが示す配線エリア３０Ｉの接続端とその接続先であるパッドエリアの略中央との間に関して、その配線エリア３０Ｉの長手方向に沿う距離である補正配線長ＬＰを所定のアルゴリズムに従って算出する。そしてビットマップ生成部５６は、その算出結果である補正配線長ＬＰがパッドエリア１６Ｉおよび半導体チップ１５に関連付けられるかたちで、各補正配線長ＬＰに関するデータをＲＡＭ５３に割り当てられた所定の記憶領域に格納させる。
上述する補正配線長ＬＰが格納されると、制御部５１は、補正配線長ＬＰに関するデータを配線エリア３０ＩごとにＲＡＭ５３から読み出し、その補正配線長ＬＰが零である場合には、対応する配線エリア３０Ｉに対して、その形状の補正が不要であると判断する。一方、上述する補正配線長ＬＰが零でない場合、制御部５１は、対応する配線エリア３０Ｉに対して、その形状の補正が必要であると判断する。そして制御部５１は、まずその補正配線長ＬＰに基本配線長Ｌ０が加えられた配線長Ｌを配線補正データＩａ４に適用して、その補正配線長ＬＰに対応する配線幅Ｗを算出する。次いで制御部５１は、その算出結果である配線長Ｌおよび配線幅Ｗを、ＲＡＭ５３からビットマップ生成部５６に転送する。ビットマップ生成部５６のベクトルデータ変換部５６ａは、制御部５１からの制御信号を受けて、これら配線長Ｌおよび配線幅Ｗに基づく変換処理を、位置補正ベクトルデータの構成要素である補正対象のベクトルデータに対して実行する。
この変換処理においては、配線エリア３０Ｉの基本配線長Ｌ０が補正配線長ＬＰだけ伸縮し、かつその基本配線幅Ｗ０が配線幅Ｗになるかたちで、補正対象のベクトルデータに拡縮変換が施される。こうしたベクトルデータの拡縮変換によれば、上述する位置補正後の配線エリア３０Ｉに対して、さらに配線補正データＩａ４に基づく二次元の形状補正が施される。そしてビットマップ生成部５６は、位置補正ベクトルデータの構成要素である補正対象のベクトルデータを、こうした拡縮変換後のベクトルデータに更新して、その位置補正ベクトルデータを描画用ベクトルデータとして更新する。
こうして描画用ベクトルデータが生成されると、制御部５１は、各種補正後の配線エリア３０Ｉに応じたマスクエリアＭを規定すべく、前記基板電極パッドデータＩａ２と配線マスクデータＩａ５とをＲＡＭ５３からビットマップ生成部５６に転送する。ビットマップ生成部５６のベクトルデータ変換部５６ａは、制御部５１からの制御信号を受けて、上述する描画用ベクトルデータと基板電極パッドデータＩａ２とに配線マスクデータＩａ５を用いた並進変換を施し、上述する補正後の配線エリア３０Ｉとパッドエリア１６Ｉとに応じたマスクエリアＭを示すマスク用ベクトルデータを生成する。そしてビットマップ生成部５６は、描画用ベクトルデータが示す配線エリア３０Ｉとマスク用ベクトルデータが示すマスクエリアＭとの間に重畳があるか否かを把握し、その結果を制御部５１へ出力する。制御部５１は、配線エリア３０ＩとマスクエリアＭとの間に重畳があることを条件にして、上述する補正後の配線形成が不能であると判断し、その旨を入出力装置６０に出力させる。
これに対して配線エリア３０ＩとマスクエリアＭとの間に重畳がない場合、制御部５１は、半導体チップ１５ごとの描画用ベクトルデータを対象にして展開処理を実行させるための制御信号をビットマップ生成部５６に出力する。ベクトルデータ展開部５６ｂは、制
御部５１からの制御信号を受けて、所定のアルゴリズムに基づく展開処理を前記描画用ベクトルデータに施し、その描画用ベクトルデータが示す配線エリア３０Ｉの各単位格子Ａに液滴Ｄを吐出すべく、その配線エリア３０Ｉに対応する二次元の二値データ（ビットマップデータＢＭＤ）をローカルメモリに展開する。そしてビットマップ生成部５６は、制御部５１からの制御信号を受けて、半導体チップ１５ごとに生成したビットマップデータＢＭＤを順にＲＡＭ５３に格納させる。
図１３は上述する位置補正および形状補正が必要とされる非整合状態の実装態様の一例を示す平面図である。図１４および図１５（ａ）（ｂ）はそれぞれ上記非整合状態に対して適用される位置補正の一例および形状補正の一例を説明する図である。なお、図１３においては、第１半導体チップ１５１のアライメントマーク１８ａ、１８ｂがそれぞれ第１基準座標Ｐａ１、Ｐｂ１から同じ並進方向にずれた実装態様を示す。また第２半導体チップ１５２のアライメントマーク１８ａ、１８ｂが第２基準座標Ｐａ２、Ｐｂ２から同じ回転方向にずれた実装態様を示す。
図１３に示される実装態様の場合、制御部５１は、第１基準座標Ｐａ１からアライメントマーク１８ａの座標値への並進ベクトルＴを第１半導体チップ１５１に関連付けるかたちで、前記並進補正データＳＤ１を生成する。また制御部５１は、第２基準座標Ｐｂ２からアライメントマーク１８ｂの座標値への回転ベクトルＲを第２半導体チップ１５２に関連付けるかたちで、前記回転補正データＳＤ２を生成する。このようにして生成された位置補正データＳＤは、制御部５１からの制御信号に基づいて、基本配線データＩａ３とともにＲＡＭ５３からビットマップ生成部５６へ転送される。
ビットマップ生成部５６においては、図１４に示されるように、第１半導体チップ１５１に対応する４つの配線エリア３０Ｉ（二点鎖線で示すエリア）が並進ベクトルＴにより並進変換されるかたちで、位置補正ベクトルデータが生成される。また第２半導体チップ１５２に対応する４つの配線エリア３０Ｉ（二点鎖線で示すエリア）が回転ベクトルＲにより回転変換されるかたちで、位置補正ベクトルデータが生成される。
さらにビットマップ生成部５６においては、図１５（ａ）（ｂ）に示されるように、位置補正ベクトルデータが示す配線エリア３０Ｉ（二点鎖線で示すエリア）の接続端とその接続先であるパッドエリアの中央との間に関して、配線エリア３０Ｉの長手方向に沿う距離である補正配線長ＬＰが所定のアルゴリズムに従って算出される。
そして制御部５１は、補正配線長ＬＰが零である配線エリア３０Ｉに対して、その形状に関わる補正が不要であるものと判断し、その配線エリア３０Ｉに対応する位置補正後のベクトルデータを利用して展開処理を実行させる。つまり、第２半導体チップ１５２に関わる各配線エリア３０Ｉに対しては、位置補正後のベクトルデータを用いた展開処理が実行されて、こうした展開処理により、第２半導体チップ１５２の実装状態に適したビットマップデータＢＭＤが生成される。このようにして生成されたビットマップデータＢＭＤは、制御部５１からの制御信号に基づいて、ビットマップ生成部５６からＲＡＭ５３へ転送されて、第２半導体チップ１５２に対する描画処理の際に利用される。
また制御部５１は、補正配線長ＬＰが零でない配線エリア３０Ｉに対して、その形状に関わる補正が必要であるものと判断し、その補正配線長ＬＰに基本配線長Ｌ０が加えられた配線長Ｌを配線補正データＩａ４に適用して、その補正配線長ＬＰに対応する配線幅Ｗを算出する。つまり、第１半導体チップ１５１に関わる各配線エリア３０Ｉに対しては、その補正配線長ＬＰに対応する配線幅Ｗを算出する。次いで制御部５１は、その算出結果である配線長Ｌおよび配線幅Ｗをビットマップ生成部５６に転送して、ビットマップ生成部５６のベクトルデータ変換部５６ａに上述する拡縮変換を実行させる。すなわち、位置
補正後のベクトルデータが示す配線エリア３０Ｉ（二点鎖線で示すエリア）において、その基本配線長Ｌ０が補正配線長ＬＰだけ伸縮し、かつその基本配線幅Ｗ０が配線幅Ｗになるかたち（実線で示すエリア）で、位置補正後のベクトルデータに対して拡縮処理が実行される。そして、第１半導体チップ１５１に関わる各配線エリア３０Ｉに対しては、形状補正後のベクトルデータを用いた展開処理が実行されて、こうした展開処理により、第１半導体チップ１５１の実装態様に適したビットマップデータＢＭＤが生成される。このようにして生成されたビットマップデータＢＭＤは、制御部５１からの制御信号に基づいて、ビットマップ生成部５６からＲＡＭ５３へ転送されて、第１半導体チップ１５１に対する描画処理の際に利用される。
なお、ビットマップデータＢＭＤは、半導体チップ１５ごとの配線エリア３０Ｉに含まれる全ての単位格子Ａに対してビット値を設定したデータである。これに対して、ベクトルデータは配線エリア３０Ｉの輪郭線をベクトル値で規定したデータであり、そのデータ量はビットマップデータＢＭＤに比べて大幅に少なくなる。上述する構成によれば、配線エリア３０Ｉを並進変換、回転変換および拡縮変換するに際し、その配線エリア３０Ｉがベクトルデータとして取り扱われるため、こうした配線エリア３０Ｉがビットマップデータとして取り扱われる場合に比べれば、取り扱うデータ量が大幅に少なくなり、さらにデータ処理の負荷そのものが大幅に軽くなる。
次に、上述のように構成した液滴吐出装置１０を利用する配線形成方法について図１６を用いて説明する。図１６は、本実施形態における配線形成処理の流れを示したフローチャートである。
まず、液滴吐出装置１０のステージ１２には、実装面１４ａを上に向けるかたちで実装基板１３が載置される。続いて、入出力装置６０から制御装置５０に描画データＩａが入力されて、さらに金属配線３０の描画命令が同じく入出力装置６０から制御装置５０に入力される。このようにして描画命令が入力されると、液滴吐出装置１０は、ステージ１２を撮像カメラ３５の直下に通過させつつ、実装基板１３および各半導体チップ１５を撮像カメラ３５に撮像させて、制御装置５０に位置データＰＤを生成させる（ステップＳ１１）。次いで液滴吐出装置１０は、位置データＰＤに基づいて実装基板１３のずれを把握し、そのずれが補正されるかたちでアライメント機構を駆動して、実装基板１３を描画位置へ配置する（ステップＳ１２）。また液滴吐出装置１０は、位置データＰＤおよび基準位置データＩａ１に基づいて各アライメントマーク１８ａ、１８ｂに関わるずれを算出し、その算出結果に基づいて位置補正データＳＤを生成する（ステップＳ１３）。そして位置補正データＳＤが生成されると、液滴吐出装置１０は、その位置補正データＳＤに基づいて、結線対象である半導体チップ１５が整合状態であるか、あるいは非整合状態であるかを判断する（ステップＳ１４）。
半導体チップ１５が整合状態である場合、液滴吐出装置１０は、基本配線データＩａ３の構成要素であるベクトルデータをベクトルデータ展開部５６ｂに展開させて、その半導体チップ１５に適用可能なビットマップデータＢＭＤを生成する（ステップＳ１８）。このビットマップデータＢＭＤが生成されると、液滴吐出装置１０は、そのビットマップデータＢＭＤをノズル列ごとに取り扱うことにより吐出制御信号ＳＩを生成し、結線対象である半導体チップ１５が吐出ヘッド２１の直下を通過するかたちで、ステージ１２の走査処理を実行する。この間、実装面１４ａ上の単位格子ＡがノズルＮの直下に位置するたび、液滴吐出装置１０は、吐出制御信号ＳＩにより選択されたノズルＮに液滴Ｄを吐出させて、配線エリア３０Ｉに含まれる全ての単位格子Ａの各々に規定量の液滴Ｄを着弾させ、これにより各金属配線３０の描画像を形成する。そしてこの描画像を構成する導電性インクＩｋが硬化されることにより、金属配線３０が形成される（ステップＳ１９）。
一方、半導体チップ１５が非整合状態である場合、液滴吐出装置１０は、基本配線データＩａ３の構成要素であるベクトルデータをＲＡＭ５３から読み出し、次いで位置補正データＳＤに基づいて該ベクトルデータを並進変換または回転変換し、これにより位置補正ベクトルデータを生成する（ステップＳ１５）。位置補正ベクトルデータが生成されると、液滴吐出装置１０は、この位置補正ベクトルデータが示す配線エリア３０Ｉの接続端とその接続先であるパッドエリアの中央との間に関して、配線エリア３０Ｉの長手方向に沿う距離である補正配線長ＬＰを算出する。そして液滴吐出装置１０は、配線長および配線幅に関する補正の要否を補正配線長ＬＰに基づいて半導体チップ１５ごとに判断する（ステップＳ１６）。
配線長および配線幅に関する補正が不要である場合、液滴吐出装置１０は、各配線エリア３０Ｉに関して、位置補正後のベクトルデータを描画用ベクトルデータに採用する。そして液滴吐出装置１０は、描画用ベクトルデータをベクトルデータ展開部５６ｂに展開させて、位置補正後のベクトルデータに対応したビットマップデータＢＭＤを生成する（ステップＳ１９）。このビットマップデータＢＭＤが生成されると、液滴吐出装置１０は、上述する整合状態と同じく、位置補正後の配線エリア３０Ｉに含まれる全ての各々に規定量の単位格子Ａに液滴Ｄを着弾させ、これにより各金属配線３０の描画像を形成する。そしてこの描画像を構成する導電性インクＩｋが硬化されることにより、金属配線３０が形成される（ステップＳ２０）。
配線長および配線幅に関する補正が必要である場合、液滴吐出装置１０は、補正対象の配線エリア３０Ｉに関して、その補正配線長ＬＰに対応する配線幅Ｗを補正配線長ＬＰと配線補正データＩａ４とを用いて算出する。次いで液滴吐出装置１０は、その算出結果である配線長Ｌおよび配線幅Ｗを用いて、補正対象の配線エリア３０Ｉに関わる位置補正後のベクトルデータを拡縮変換し、この拡縮変換後のベクトルデータを描画用ベクトルデータに採用する（ステップＳ１７）。描画用ベクトルデータが生成されると、液滴吐出装置１０は、その描画用ベクトルデータと配線マスクデータＩａ５と基板電極パッドデータＩａ２とを用いてマスク用ベクトルデータを生成し、形状補正後の配線エリア３０ＩとマスクエリアＭとが重畳するか否か、つまり形状補正後の配線形成が可能か否かを判断する（ステップＳ１８）。そして液滴吐出装置１０は、形状補正後の配線形成が可能であることを条件にして、描画用ベクトルデータをベクトルデータ展開部５６ｂに展開させて、その半導体チップ１５に適用可能なビットマップデータＢＭＤを生成する（ステップＳ１９）。このビットマップデータＢＭＤが生成されると、液滴吐出装置１０は、上述する整合状態と同じく、形状補正後の配線エリア３０Ｉに含まれる全ての単位格子Ａの各々に規定量の液滴Ｄを着弾させ、これにより各金属配線３０の描画像を形成する。そしてこの描画像を構成する導電性インクＩｋが硬化されることにより、基本配線の電気的特性を維持すべく規定された配線幅Ｗと基本配線と同じ厚さとから構成される断面積が補正後の配線長Ｌに応じて得られるかたちで、金属配線３０が形成される（ステップＳ２０）。
以上、第１の実施形態によれば以下のような効果を得ることができる。
（１）上記実施形態によれば、基板電極パッド１６とチップ電極パッド１７との間において相対的な変位が発生する場合であっても、上述する位置補正と形状補正とに基づいて配線長Ｌが補正されることにより、電極パッド間における電気的な接続が確保される。そのうえ配線補正データＩａ４に基づく配線幅Ｗにより金属配線３０が形成されることから、配線幅の方向における液滴Ｄの数、つまり配線幅の方向における導電性インクＩｋの量が配線長Ｌに応じて変更されるかたちとなり、補正後の配線長Ｌからなる金属配線３０は、その電気的特性が確保されるかたちで、その断面積を構成できる。それゆえ、実装基板１３とその実装基板１３に実装される半導体チップ１５との間に対して、その電気的特性変化が抑えられるかたちで、半導体チップ１５の位置ずれに応じた結線が実現可能になる。
（２）また配線幅Ｗが変更される態様により配線長Ｌに適した断面積が実現されることから、金属配線３０の厚さに対して大幅な変更が抑えられ、その厚さが保持される態様すら可能になる。導電性微粒子からなる金属配線３０は、その厚さが過度に変更される場合、配線そのものの機械的強度を損なう虞がある。上記実施形態の構成によれば、配線幅Ｗが変更される分だけ金属配線３０の厚さが維持されることになり、金属配線３０の機械的な強度が損なわないかたちで、上述するような金属配線３０が実現可能になる。
（第２の実施形態）
以下、本発明を具体化した第２の実施形態について図１７〜図１９を参照して説明する。なお、第２の実施形態は、１つの単位格子Ａに対して複数回にわたり液滴を吐出することにより金属配線３０を形成し、その金属配線３０の電気的特性の指標の一つであるその断面積を配線幅に換えて配線厚さで補正するものであり、その他の点では先の第１の実施形態に準じた構成となっている。図１７は第２の実施形態に利用される配線補正データＩａ４である配線長と吐出量との関係を示すグラフである。図１８は第２の実施形態における非整合状態に対して適用される形状補正の一例を説明する図である。図１９は描画用ベクトルデータの構成を示す構成図である。
第２の実施形態における配線補正データＩａ４は、金属配線３０の配線長と、１つの単位格子Ａに対する液滴Ｄの吐出回数とを関連付けたデータから構成されている。１つの単位格子Ａに対する液滴Ｄの吐出回数は、金属配線３０の断面積の指標である配線厚さと相関するものであり、その吐出回数が少なくなるほど配線厚さが薄くなり、反対に吐出回数が多くなるほど配線厚さが厚くなる。こうした配線補正データＩａ４は、例えば複数の異なる配線長の各々が吐出回数に関連付けられたルックアップテーブルとして表現され得るが、本実施形態では、金属配線３０の配線長から一義的に吐出回数が導出される演算式の各種パラメータにより表現されている。そして、この配線補正データＩａ４が示す配線幅と吐出回数との組み合わせは、金属配線３０の電気的特性である抵抗値や容量が同じになるかたちで設定されている。例えば図１７に示されるように、配線補正データＩａ４は、基本配線の配線長である基本配線長Ｌ０に対して基本配線の吐出回数である基本吐出回数Ｋ０が対応付けられ、配線長Ｌが長くなるほど、その配線長Ｌに対応する吐出回数Ｋが大きくなるかたちで表現されている。そして金属配線３０の配線長が変化する場合であっても、予め規格された配線幅からなる金属配線３０がこうした配線補正データＩａ４に基づく吐出回数で形成される限り、金属配線３０そのものは、設計上の要請に従う電気的特性を維持するようになる。
第２の実施形態における描画用ベクトルデータは、各種補正後の配線エリア３０Ｉを示すベクトルデータが吐出回数ごとに規定されたデータである。この描画用ベクトルデータは、各種補正後の配線エリア３０Ｉを示す半導体チップ１５ごとのベクトルデータのなかで展開処理に適用されるベクトルデータのみが吐出回数Ｋに関連付けられたデータ構造からなり、１つの半導体チップ１５が必要とする配線数や吐出回数Ｋに相当するデータ量で構成されている。
制御部５１は、第１の実施形態と同じくして配線エリア３０Ｉの形状補正が必要であると判断すると、まずその補正配線長ＬＰに基本配線長Ｌ０が加えられた配線長Ｌを配線補正データＩａ４に適用して、その補正配線長ＬＰに対応する吐出回数Ｋを算出する。次いで制御部５１は、その算出結果である配線長Ｌおよび吐出回数Ｋを、ＲＡＭ５３からビットマップ生成部５６に転送する。そしてビットマップ生成部５６は、制御部５１からの制御信号を受けて、配線長Ｌのみに基づく変換処理を、位置補正ベクトルデータの構成要素である補正対象のベクトルデータに対して実行する。この変換処理においては、配線エリア３０Ｉの基本配線長Ｌ０のみが補正配線長ＬＰだけ伸縮されるかたちで、補正対象のベクトルデータに拡縮変換が施される。こうしたベクトルデータの拡縮変換によれば、位置
補正後の配線エリア３０Ｉに対して、さらに配線長に関わる形状補正が施される。そしてビットマップ生成部５６は、上述する補正対象のベクトルデータを、こうした補正後の配線エリア３０Ｉを示すベクトルデータに更新して、形状補正ベクトルデータを生成する。
さらにビットマップ生成部５６は、制御部５１からの制御信号を受けて、形状補正ベクトルデータと吐出回数Ｋに関するデータとを用い、上述する描画用ベクトルデータを生成する。そしてビットマップ生成部５６は、制御部５１からの制御信号を受けて、吐出回数ごとに描画用ベクトルデータをベクトルデータ展開部５６ｂに展開させて、補正後のベクトルデータに対応したビットマップデータＢＭＤを吐出回数に応じて生成する。
例えば第１の実施形態で説明した図１３に対応する実装態様の場合、制御部５１は、補正配線長ＬＰが零でない配線エリア３０Ｉ、つまり第１半導体チップ１５１に関わる各配線エリア３０Ｉ（図１３における左側の配線エリア３０Ｉ）に対してのみ、その補正配線長ＬＰに対応する吐出回数Ｋを算出する。次いで制御部５１は、その算出結果である配線長Ｌおよび吐出回数Ｋをビットマップ生成部５６に転送して、ベクトルデータ変換部５６ａに上述する拡縮変換を実行させる。より具体的には、図１８に示されるように、位置補正後のベクトルデータが示す配線エリア３０Ｉ（二点鎖線で示すエリア）において、その基本配線長Ｌ０のみが補正配線長ＬＰだけ伸縮するかたち（実線で示すエリア）で、位置補正後のベクトルデータに対して拡縮処理が実行され、上述する形状補正ベクトルデータが生成される。そして基本配線長Ｌ０から伸張されるかたちの配線エリア３０Ｉ（図１８における上側の配線エリア３０Ｉ：第１および第２の配線エリア）に対しては、基本吐出回数Ｋ０よりも多い吐出回数Ｋであるｍ回が算出される。これに対して、基本配線長Ｌ０から収縮されるかたちの配線エリア３０Ｉ（図１８における下側の配線エリア３０Ｉ：第１および第２の配線エリア）に対しては、基本吐出回数Ｋ０よりも少ない吐出回数Ｋであるｉ回が算出される。
次いで、ビットマップ生成部５６は、制御部５１からの制御信号を受けて、形状補正ベクトルデータと吐出回数Ｋに関するデータとを用い、配線長Ｌに応じた吐出回数Ｋを配線エリア３０Ｉごとに達成すべく描画用ベクトルデータを生成する。具体的には、図１９に示されるように、描画用ベクトルデータのなかで吐出回数が１回〜ｉ回の範囲では、第１〜第４の配線エリアの各々に対して、その補正後の配線エリア３０Ｉを示すベクトルデータが関連付けられる。これに対して、描画用ベクトルデータのなかで吐出回数がｉ＋１回〜ｍ回（ｍ＞基本吐出回数Ｋ０）に関わる範囲では、基本配線長Ｌ０よりも長い配線長Ｌである第１および第２の配線エリアに対してのみ、その補正後の配線エリア３０Ｉを示すベクトルデータが関連付けられる。
このようにして構成された液滴吐出装置１０では、実装基板１３が走査されるごとに１つの単位格子Ａに向けて１回の吐出動作が実行されて、各金属配線３０の描画像が形成される。そしてこの間、ビットマップ生成部５６は、制御部５１からの制御信号を受けて、その吐出回数に関連付けられた描画用ベクトルデータをベクトルデータ展開部５６ｂに展開させて、補正後のベクトルデータに対応したビットマップデータＢＭＤを実装基板１３の走査ごとに生成する。こうした展開処理が実行されることによって、走査回数が１回〜ｉ回の範囲では、第１〜第４の配線エリアの各々に対して、その配線エリア３０Ｉに含まれる全ての単位格子Ａに向けて液滴Ｄが吐出される。また走査回数がｉ＋１回〜ｍ回の範囲では、第１および第２の配線エリアの各々に対してのみ、その配線エリア３０Ｉに含まれる全ての単位格子Ａに向けて液滴Ｄが吐出される。そして走査回数が１回〜ｉ回の範囲では、基本配線長Ｌ０よりも短い金属配線３０が相対的に薄いかたちで形成され、走査回数が１回〜ｍ回の範囲では、基本配線長Ｌ０よりも長い金属配線３０が相対的に厚いかたちで形成される。つまり基本配線の電気的特性を維持すべく規定された吐出回数に相当する厚さと基本配線と同じ配線幅とから構成される断面積が補正後の配線長Ｌに応じて得ら
れるかたちで、金属配線３０が形成される。
以上、第２の実施形態によれば上述する第１の実施形態に加えて以下のような効果を得ることができる。
（３）上記実施形態によれば、配線厚さが変更される態様により、配線長Ｌに適した断面積が実現されることから、配線幅Ｗに対して大幅な変更が抑えられ、配線幅Ｗが保持される態様すら可能になる。導電性インクＩｋからなる金属配線３０は、その配線幅Ｗが過度に拡張される場合には、実装面１４ａ上における導電性インクＩｋの濡れ広がりが発生してしまい、配線幅Ｗが制御し難くなる虞がある。上記実施形態の構成によれば、配線厚さが変更される分だけ配線幅Ｗが維持されることになり、金属配線３０の形状精度が損なわれないかたちで、上述するような金属配線３０が実現可能になる。
（第３の実施形態）
以下、本発明を具体化した第３の実施形態について図２０〜図２３を参照して説明する。なお、第３の実施形態は、位置補正後のベクトルデータをマスクエリアに応じて変換するものであり、その他の点では先の第２の実施形態に準じた構成となっている。図２０は第３の実施形態における整合状態の実装態様を示す平面図であり、図２１は第３の実施形態における基準位置、パッドエリアおよび配線エリアを示す図である。また図２２は第３の実施形態における位置補正の一例を示した図であり、図２３は第３の実施形態における形状補正の一例を示した図である。
図２０に示されるように、第３の実施形態における実装基板１３は、その上面である実装面１４ａに上下一対をなす基板電極パッド１６を具備している。上下一対をなす基板電極パッド１６のうちで上側に配設された基板電極パッド１６は、下側に配設された基板電極パッド１６に対して右側に偏倚するかたちで配設されている。そして上下一対をなす基板電極パッド１６の下側には、電子部品である半導体チップ１５が接合されている。
半導体チップ１５は、接続面１５ａと対向する裏面が実装面１４ａに向くかたちで実装面１４ａに接合されている。半導体チップ１５の接続面１５ａには、第１の実施形態と同じく、上下一対のアライメントマーク１８ａ、１８ｂが配設されている。この半導体チップ１５の接続面１５ａには、アライメントマーク１８ａが挟まれるかたちで、左右一対のチップ電極パッド１７が配設されている。
上述するような実装態様の場合、実装面１４ａにおける直交座標系Ｃには、図２１に示されるように、半導体チップ１５における２つのアライメントマーク１８ａ、１８ｂに対応する基準位置の座標値（第１基準座標Ｐａ１、Ｐｂ１）が、第１の実施形態と同じく、基準位置データＩａ１によって設定されている。また実装面１４ａにおける直交座標系Ｃには、半導体チップ１５に接続されるための２つの基板電極パッド１６のパッドエリア１６Ｉが、第１の実施形態と同じく、前記基板電極パッドデータＩａ２によって設定されている。
また実装面１４ａにおける直交座標系Ｃには、描画位置における２つのパッドエリア１６Ｉとその接続先であるチップ電極パッド１７とをむすぶ一対の配線エリア３０Ｉが設定されている。右側に設定された配線エリア３０Ｉは、右側のチップ電極パッド１７と下側のパッドエリア１６Ｉとをむすぶ直線状に構成されている。また左側に設定された配線エリア３０Ｉは、左側のチップ電極パッド１７と上側のパッドエリア１６Ｉとをむすぶ逆Ｌ字状に構成されている。これら２つの配線エリア３０Ｉの配線長および配線幅は、金属配線３０の電気的特性である抵抗値や容量が同じになるかたちで、それぞれ異なる基本配線長Ｌ０および基本配線幅Ｗ０に設定されている。さらに実装面１４ａにおける直交座標系Ｃには、下側のパッドエリア１６Ｉの輪郭線の全周が囲われるかたちで、液滴Ｄの着弾が禁止されるべき領域であるマスクエリアＭが設定されている。
ちなみに、上述する実装態様のように半導体チップ１５が整合状態にある場合であれば、このようにして設定された２つの配線エリア３０Ｉを用いることにより、金属配線３０に対する各種補正がなされることなく、基板電極パッド１６とその接続先であるチップ電極パッド１７とが適切に結ばれるようになる。これに対して、図２２に示されるように、半導体チップ１５が右側への並進ベクトルＴを有するかたちで非整合状態にある場合、左側の配線エリア３０ＩがマスクエリアＭと重畳するかたちになり、こうした配線エリア３０Ｉに基づいて金属配線３０を形成する場合、本来接続すべきでない電極パッド間において短絡を招く虞がある。
そこで第３の実施形態における液滴吐出装置１０は、位置補正ベクトルデータが生成されると、その配線マスクデータＩａ５と基板電極パッドデータＩａ２とを用いてマスク用ベクトルデータを生成し、位置補正後の配線エリア３０ＩとマスクエリアＭとが重畳するか否かを判断する。次いで、上述するような重畳エリアＳ０が形成される場合、液滴吐出装置１０は、位置補正後の配線エリア３０Ｉから重畳エリアＳ０を除き、かつ配線エリア３０Ｉの配線幅が基本配線幅Ｗ０に維持されるかたちで、ベクトルデータ変換部５６ａに位置補正ベクトルデータを変換させる。より具体的には、図２３に示されるように、左側の配線エリア３０Ｉを示すベクトルデータに対しては、その配線エリア３０Ｉから重畳エリアＳ０が除かれるかたちの変換と、その重畳エリアＳ０が配線エリア３０Ｉの配線幅の方向に並進されたエリアである付加エリアＳ１が新たに付加されるかたちの変換とが実行される。なおこの際、こうした変換後の配線エリア３０Ｉの配線長は、重畳エリアＳ０が配線幅の方向にシフトされる分だけ長くなる。そのため液滴吐出装置１０は、こうした配線長の増加分を補正配線長ＬＰに加えるかたちで、補正配線長ＬＰを更新する。
このようにしてマスクエリアＭに応じた変換が実行されると、液滴吐出装置１０は、位置補正ベクトルデータの構成要素である補正対象のベクトルデータを、上述する変換後のベクトルデータに更新する。そして液滴吐出装置１０は、変換後の位置補正ベクトルデータと補正配線長ＬＰとを利用して後続する形状補正を実行し、マスクエリアＭが除かれるかたちで、金属配線３０の描画像を形成する。
以上、第３の実施形態によれば上述する他の実施形態に加えて以下のような効果を得ることができる。
（４）上記実施形態によれば、形状補正前の配線エリア３０Ｉがその接続先と異なるパッドエリア１６Ｉに重畳する場合であっても、上述する配線長が補正されることにより、その重畳が回避可能になる。それゆえ、こうした構成からなる液滴吐出装置１０において、その適用範囲が拡張可能にもなる。
なお、上記実施形態は以下のように変更して実施することもできる。
・上記実施形態における配線補正データＩａ４は、配線長Ｌと配線幅Ｗ、あるいは配線長Ｌと吐出回数Ｋとを関連付けたデータである。これに限らず、配線補正データＩａ４は、配線長Ｌに対して配線幅Ｗおよび吐出回数Ｋを関連付けたデータであってもよい。そして位置補正後の形状補正においては、この配線補正データＩａ４が用いられることにより、位置補正後の配線エリア３０Ｉに対して、配線幅Ｗおよび配線厚さが配線長Ｌに応じて補正される構成であってもよい。こうした構成によれば、金属配線３０の断面積が配線幅Ｗと配線厚さの双方により変更されるかたちとなり、上述する配線補正の適用範囲が拡張されるばかりか、金属配線３０に対して、その設計の自由度が拡張されることにもなる。
・また上記第３の実施形態においては、位置補正ベクトルデータがマスクエリアＭに応じてさらに変換され、その変換後のベクトルデータから得られる補正配線長ＬＰに基づいて吐出回数Ｋが補正される。これに対しても、上記補正配線長ＬＰに基づいて配線幅Ｗ、
あるいは配線幅Ｗと吐出回数Ｋとが補正される構成であってもよい。なお、配線幅Ｗが拡張される場合にあっては、ベクトルデータ変換部５６ａにおける所定のアルゴリズムに従って、マスクエリアＭから遠ざかる方向に配線幅Ｗが拡張されるかたちで、ベクトルデータが変換される構成が好ましい。
・上記実施形態においては、金属配線３０の電気的特性の一つである抵抗値が、金属配線３０と電極パッドとの間の接触抵抗をも加味した値であってもよい。つまり上述する形状補正においては、金属配線３０と電極パッドとの間の接触面積が維持されるかたちで、位置補正ベクトルデータが変換される構成であってもよい。こうした構成によれば、半導体チップ１５が実装された実装基板１３そのものの電気的特性変化が、より一層に抑えられる。
・上記実施形態における描画用ベクトルデータは半導体チップ１５ごとの配線エリア３０Ｉを示す。これを変更して、描画用ベクトルデータが、２つ以上の半導体チップ１５に必要とされる全ての配線エリア３０Ｉを示す構成であってもよい。こうした構成であれば、同じ数の金属配線３０を形成するうえで、ビットマップデータＢＭＤへの展開処理回数が抑えられることにもなる。
・上記実施形態においては、電極パッド間における相対的な変位が、アライメントマーク１８ａ、１８ｂの検出位置とその基準位置とに基づいて算出される。これを変更して、例えば電極パッド間における相対的な変位は、半導体チップ１５の撮像画像に基づいて、半導体チップ１５の周縁やチップ電極パッド１７の検出位置とその基準位置とに基づいて算出される構成であってもよい。
・上記実施形態においては、パッドエリア１６Ｉを示す基板電極パッドデータＩａ２が描画データＩａに含まれる。これを変更し、例えば撮像カメラ３５が撮像する実装基板１３の撮像画像に基づいて、撮像カメラ駆動回路６３あるいは制御装置５０が別途基板電極パッドデータＩａ２を生成する構成であってもよい。このような構成であれば、パッドエリア１６Ｉの位置に関わる実装基板１３ごとの誤差を十分に抑えることができる。特に、実装基板１３に大型の基板が採用される場合や実装基板１３が高い熱膨張率を有する場合などには、パッドエリア１６Ｉを含むかたちで実装基板１３そのものが熱により変形する。そのため、上述する構成であれば、こうした変形を縮率補正するうえで効果的である。
・上記実施形態においては、制御装置５０がビットマップ生成部５６を備え、制御装置５０がベクトルデータの変換と展開とを実行する。これを変更して、入出力装置６０がビットマップ生成部５６を備え、入出力装置６０がベクトルデータの変換と展開とを実現する構成であってもよい。
液滴吐出装置の斜視構造を示す斜視図。 吐出ヘッドの斜視構造を示す斜視図。 吐出ヘッドの内部構造を示す部分断面図。 実装面におけるドットパターン格子を示す図。 液滴吐出装置の電気的構成を示すブロック回路図。 描画データのテータ構成を示す構成図。 第１の実施形態における配線長と配線幅との関係を示すグラフ。 実装面においてマスクエリアを仮想的に示す図。 直交座標系における基準位置、パッドエリアおよび配線エリアを示す図。 整合状態の実装態様を示す平面図。 位置補正データの構成を示す構成図。 非整合状態の実装態様における並進ベクトルの一例を示した図。 非整合状態の実装態様の一例を示した図。 第１の実施形態における位置補正の一例を示した図。 （ａ）（ｂ）第１の実施形態における形状補正の一例を示した図。 第１の実施形態における配線形成方法の流れを示すフローチャート。 第２の実施形態にかかる配線長と吐出回数との関係を示すグラフ。 第２の実施形態における形状補正の一例を示した図。 第２の実施形態における描画用ベクトルデータの構成を示す構成図。 第３の実施形態における整合状態の実装態様を示す平面図。 第３の実施形態における基準位置、パッドエリアおよび配線エリアを示す図。 第３の実施形態における位置補正の一例を示した図。 第３の実施形態における形状補正の一例を示した図。
符号の説明
Ｄ…液滴、Ｉａ…描画データ、Ｉａ１…基準位置データ、Ｉａ２…基板電極パッドデータ、Ｉａ３…基本配線データ、Ｉａ４…配線補正データ、Ｌ…配線長、Ｌ０…基本配線長、Ｗ…配線幅、Ｗ０…基本配線幅、１０…液滴吐出装置、１３…実装基板、１４ａ…実装面、１５…半導体チップ、１６…基板電極パッド、１７…チップ電極パッド、１８…アライメントマーク、３０…金属配線、３０Ｉ…配線エリア。

Claims (5)

  1. 実装基板の実装面に設けられた基板電極パッドと前記実装面に配置された電子部品における部品電極パッドとの間に向けて導電性微粒子が含まれる液状体を吐出することにより前記電極パッド間に前記導電性微粒子からなる配線を形成する配線形成装置であって、
    前記配線に関わる電気的特性が確保されることを条件にして、前記配線の断面積を規定した前記液状体の量と前記配線の配線長とが関連付けられた配線補正データを備え、
    前記電極パッド間が接続されるかたちで前記電極パッド間における相対的な変位に応じて前記配線の配線長を補正するとともに、前記補正後の配線長に関連付けられた前記液状体の量を用いて前記配線を形成すること
    を特徴とする配線形成装置。
  2. 前記液状体の量が前記配線の幅方向における量であること
    を特徴とする請求項１に記載の配線形成装置。
  3. 前記液状体の量が前記配線の厚さ方向における量であること
    を特徴とする請求項１または２に記載の配線形成装置。
  4. 前記実装面には複数の前記基板電極パッドが設けられ、
    前記電子部品には複数の前記部品電極パッドが設けられ、
    前記配線がその接続先と異なる前記電極パッドから遠ざかり前記電極パッド間が接続されるかたちで、前記配線の接続先である前記電極パッド間における相対的な変位に応じて前記配線の配線長を補正すること
    を特徴とする請求項１〜３のいずれか一項に記載の配線形成装置。
  5. 実装基板の実装面に設けられた基板電極パッドと前記実装面に配置された電子部品における部品電極パッドとの間に向けて導電性微粒子が含まれる液状体を吐出することにより前記電極パッド間に前記導電性微粒子からなる配線を形成する配線形成方法であって、
    前記配線に関わる電気的特性が確保されることを条件にして、前記配線の断面積を規定した前記液状体の量と前記配線の配線長とが関連付けられた配線補正データを用い、
    前記電極パッド間が接続されるかたちで前記電極パッド間における相対的な変位に応じて前記配線の配線長を補正するとともに、前記補正後の配線長に関連付けられた前記液状体の量を用いて前記配線を形成することを特徴とする配線形成方法。
JP2008308815A 2008-12-03 2008-12-03 配線形成装置及び配線形成方法 Pending JP2010135498A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008308815A JP2010135498A (ja) 2008-12-03 2008-12-03 配線形成装置及び配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008308815A JP2010135498A (ja) 2008-12-03 2008-12-03 配線形成装置及び配線形成方法

Publications (1)

Publication Number Publication Date
JP2010135498A true JP2010135498A (ja) 2010-06-17

Family

ID=42346506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008308815A Pending JP2010135498A (ja) 2008-12-03 2008-12-03 配線形成装置及び配線形成方法

Country Status (1)

Country Link
JP (1) JP2010135498A (ja)

Similar Documents

Publication Publication Date Title
JP5583321B2 (ja) 高いスポット配置精度で印刷する方法
JP2004141758A (ja) 液滴吐出装置のドット位置補正方法、アライメントマスク、液滴吐出方法、電気光学装置およびその製造方法、並びに電子機器
KR101885420B1 (ko) 노즐 플레이트, 액적 토출 헤드 및 액적 토출 장치
KR102327960B1 (ko) 패턴 형성 장치, 패턴 형성 방법 및 토출 데이터 생성 방법
JP7237480B2 (ja) 液体吐出ヘッドおよびその製造方法
JP2010135498A (ja) 配線形成装置及び配線形成方法
US20190337234A1 (en) Data conversion device and lamination shaping system
JP5208247B2 (ja) インクジェット記録ヘッド
JP6199084B2 (ja) 印刷装置
JP2010135499A (ja) 配線形成装置及び配線形成方法
JP5626278B2 (ja) 基板へのインク塗布方法
JP2008135602A (ja) パターン形成方法及びパターン形成装置
JP2010219248A (ja) パターン形成装置及びパターン形成方法
JP2008132452A (ja) パターン形成方法及びパターン形成装置
WO2023047769A1 (ja) パターン形成基板製造方法及び液体吐出装置
JP2010169890A (ja) 線描画装置及び線描画方法
JP4998599B2 (ja) 液滴吐出ヘッド及び液滴吐出装置、並びに液滴吐出ヘッドの製造方法
JP2015016426A (ja) 印刷方法
JP2005191059A (ja) 電気回路の形成方法、電気回路製造装置
JP2009170657A (ja) 配線形成方法及びその形成装置
WO2023032463A1 (ja) 電気部品実装基板製造方法、液体吐出装置及び電気部品実装基板
JP2015196132A (ja) インクジェット装置、記録媒体、インクジェット印刷方法及び印刷処理プログラム
WO2023047770A1 (ja) パターン形成基板製造方法及び液体吐出装置
WO2023047768A1 (ja) パターン製造方法、プログラム、及びパターン製造装置
KR101328295B1 (ko) 잉크젯 프린트 헤드