JP2010134858A - データ処理回路 - Google Patents

Abstract

【課題】音声や動画像などの圧縮データを再生する装置において、圧縮データのデコードを担う部分の電力消費を削減する。
【解決手段】ＣＰＵ２１４は、ＭＰ３データをデコードしてバッファメモリ２３０に格納して転送指示を発行する。ＣＰＵ２１４は、電源供給がオンされてから、１回目の転送指示を発行できるまで所定時間かかる。ＤＭＡコントローラ２４０は、転送指示に応じてバッファメモリ２３０内のデータを転送する。電源供給制御部２８０は、バッファメモリ２３０内の転送待ちデータの量に応じて、現在の転送待ちデータを転送完了するまでの時間が上記所定時間より長い第１の時間になったときに第１の領域２１０への電源供給をオフし、その後、現在の転送待ちデータを転送完了するまでの時間が上記所定時間以上、第１の時間より短い第２の時間になったときに第１の領域２１０への電源供給をオンする。
【選択図】図１

Description

本発明は、データ処理回路、具体的には音声や動画像などの圧縮データをデコードして転送するデータ処理回路の電力消費を削減する技術に関する。

近年、音声データや動画像データの携帯型再生装置は普及している。これらの携帯型再生装置の電力源として電池が用いられる場合が多いため、再生動作中の電力消費をいかに削減するかは、開発メーカがしのぎを削るポイントである。

音声データや動画像データは、通常、圧縮されて記憶媒体に格納される。再生する際に、記憶媒体から圧縮データを読み出してデコードするなどの処理が行われる。これらの処理を担う回路の電力消費を抑制することにより再生装置の電力消費を削減する手法が種々提案されている。

特許文献１−４は、上記処理を担う回路における、圧縮データを読み出す部分の回路の電力消費を抑制する手法を開示している。ここで特許文献１の手法を例に説明する。

図４は、特許文献１の図１に対して符号のみを変更したものである。図Ａに示す光ディスク再生装置は、光ピックアップ１０２、再生アンプ１０３、信号処理部１０４、メモリ制御部１０５、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１０６、圧縮伸張部１０７、ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）１０８、スピンドルモータ１０９、ピックアップ制御部（ＰＵ制御部）１１０、モータ制御部１１１、システム制御部１１２、回転数モニタ部１１３を備えており、光ディスク１０１に記録されたオーディオデータ（圧縮データ）を再生する。

光ディスク１０１から読み出されたデータは、ＲＡＭ１０６に一時的に格納され、後に、圧縮伸張部１０７により伸張された後にＤＡＣ１０８によりアナログオーディオ信号に変換されてスピーカなどに転送される。

メモリ制御部１０５は、ＲＡＭ１０６のメモリ残量ＲＥＭを監視してシステム制御部１１２に通知する。システム制御部１１２は、メモリ残量ＲＥＭに応じて光ディスク１０１からのデータの読出しの停止／再開を制御する。

具体的には、システム制御部１１２は、メモリ残量ＲＥＭが所定値ＴＨに達した時点で、回路部休止指令ＳＬＰとモータ制御部休止指令ＳＰＳＬＰを論理Ｌにして出力する。これにより、ＰＵ制御部１１０は光ピックアップ１０２への電力供給をオフし、光ピックアップ１０２、再生アンプ１０３、信号処理部１０４は動作を停止する。また、モータ制御部１１１は、スピンドルモータ１０９への電力供給をオフし、スピンドルモータ１０９も動作を停止する。すなわち、光ディスク１０１からのデータの読出しが中止される。

光ディスク１０１からのデータの読出しが中止されている間、圧縮伸張部１０７とＤＡＣ１０８は、メモリ制御部１０５に残ったデータの処理を実行し、オーディオデータの再生が続行される。

また、システム制御部１１２は、メモリ残量ＲＥＭがＴＨより低い所定値ＴＬになった時点で、回路部休止指令ＳＬＰとモータ制御部休止指令ＳＰＳＬＰを論理Ｈにして出力する。これにより、ＰＵ制御部１１０は光ピックアップ１０２への電力供給をオンし、光ピックアップ１０２、再生アンプ１０３、信号処理部１０４は動作を再開する。また、モータ制御部１１１は、スピンドルモータ１０９への電力供給をオンし、スピンドルモータ１０９も動作を再開する。すなわち、光ディスク１０１からのデータの読出しが再開される。

図４の光ディスク再生装置のこのような構成によれば、光ディスク１０１からのデータの読出しを担う回路への電力供給を一時的にオフすることにより電力消費を削減することができる。

特許文献２−３にも、相似した手法を開示している。
特開平１１−１４４３７３号公報 特開平５−３４２５８５号公報 特開２００１−１７６１９８号公報 特開２００４−６２９３２号公報

しかし、光ディスクから圧縮データを読み出す回路のみならず、メモリ制御部１０５や圧縮伸張部１０７の電力消費も、再生装置の電力消費の大きな割合を占めている。特に、圧縮データを格納した記録媒体が、読出しのための電力消費が光ディスクほど大きくないフラッシュメモリなどである場合、圧縮データを読み出す回路の電力消費よりも、読み出した圧縮データの伸張（デコード）などの後段の処理を担う回路の電力消費のほうが多くなる。再生装置の電力消費をより削減するためには、圧縮データを読み出した後の処理を担う回路の電力消費を抑制することが必要である。

本発明の一つの態様は、圧縮データをデコードしてＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）方式で転送するデータ処理回路である。このデータ処理回路は、バッファメモリと、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と、周辺回路と、ＤＭＡコントローラと、電源供給制御部とを備える。ＣＰＵは、圧縮データをデコードしてバッファメモリに格納すると共に、格納したデータの転送指示を発行するデータ供給処理を順次行う。周辺回路は、ＣＰＵが転送データ供給処理を実行するための周辺処理を行う。ＤＭＡコントローラは、ＣＰＵからの転送指示に応じて、バッファメモリに格納したデータを転送する。電源供給制御部は、記ＣＰＵと周辺回路への電源供給のオン／オフ制御を行う。

ＣＰＵと周辺回路は、電源供給がオンされてから、１回目のデータ供給処理を完了するまで所定時間がかかる。電源供給制御部は、バッファメモリに格納された転送待ちデータの量に応じて、ＤＭＡコントローラが現在の転送待ちデータを転送完了するまでの時間が上記所定時間より長い第１の時間になったときに電源供給をオフし、その後、ＤＭＡコントローラが現在の転送待ちデータを転送完了するまでの時間が上記所定時間以上、第１の時間より短い第２の時間になったときに電源供給をオンする。

なお、上記態様のデータ処理回路を方法や装置、システムなどに置き換えて表現したもの、本発明の態様としては有効である。

本発明にかかる技術によれば、音声や動画像などの圧縮データを再生する装置において、圧縮データのデコードを担う部分の電力消費を削減することができる。

図１は、本発明の実施の形態にかかるＬＳＩ２００を示す。このＬＳＩ２００は、ワン・チップで構成され、ＲＡＭ１５０に格納された音声データをデコードして図示しないスピーカに出力するデータ処理回路である。例として、本実施の形態において、ＲＡＭ１５０に格納された音声データは、ＭＰ３方式で圧縮されたＭＰ３データである。

ＬＳＩ２００は、第１の領域２１０と第２の領域２２０の２つの領域に分けられている。

第１の領域２１０は、ＣＰＵ２１４と複数のモジュール２１２を有する。第１の領域２１０は、第２の領域２２０における電源供給制御部２８０により電源のオン／オフ制御がなされる。

第２の領域２２０は、バッファメモリ２３０と、ＤＭＡコントローラ２４０と、ＰＣＭ２６０と、ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）２７０と、電源供給制御部２８０を有する。第２の領域２２０の電源は、常時オンである。

ＣＰＵ２１４と、バッファメモリ２３０、ＤＭＡコントローラ２４０、および電源供給制御部２８０との間の信号やデータの受渡しは、バス２１６を介して行われる。ＤＭＡコントローラ２４０とＰＣＭ２６０との間の信号やデータの受渡しは、バス２５８を介して行われる。なお、図１において、バス２１６とバス２５８は、概念的に１本の線より表示されているが、夫々信号線とデータ線が含まれている。

ＣＰＵ２１４は、ＲＡＭ１５０に格納されたＭＰ３データを読み出してデコードし、ＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）データを得てバッファメモリ２３０に格納する。ＣＰＵ２１４は、バッファメモリ２３０に格納したＰＣＭデータについて、ＤＭＡコントローラ２４０に転送指示をすることにより転送させる。この転送指示はＤＭＡコントローラ２４０に備えられたレジスタへの書込みにより行われ、詳細については、後述する。また、ＣＰＵ２１４は、電源供給制御部２８０に信号Ｐも出力し、この信号Ｐの詳細についても後述する。

以下、ＣＰＵ２１４によるデコード、バッファメモリ２３０へのデータの格納、およびＤＭＡコントローラ２４０への転送指示を、合わせて「データ供給処理」という。ＣＰＵ２１４は、一度のデータ供給処理につき１つの転送指示を出力する。なお、本実施の形態において、ＣＰＵ２１４は、ＤＭＡコントローラ２４０による転送中にも次の転送指示を出力可能になっている。

複数のモジュール２１２は、ＣＰＵ２１４がデータ供給処理を行うための周辺処理を担う周辺回路である。周辺処理は、例えば、ＲＡＭ１５０へアクセスするためのメモリコントローラやＤＤＲインタフェースなどである。

ＤＭＡコントローラ２４０は、ＣＰＵ２１４からの転送指示に応じて、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）方式でバッファメモリ２３０に格納されたＰＣＭデータをＰＣＭ２６０に転送する。ＤＭＡ方式は、主記憶装置（ここではバッファメモリ２３０）と周辺装置（ここではＰＣＭ２６０）間のデータ転送が、ＤＭＡＣ（ここではＤＭＡコントローラ２４０）により制御される方式である。そのため、ＣＰＵ２１４は、転送指示をした後に、転送指示に対応するデータの転送に関与する必要があり、他の処理を行うことができる。

前述したように、本実施の形態において、第１の領域２１０は、電源供給制御部２８０により電源供給のオン／オフ制御がなされる。本実施の形態において、ＤＭＡコントローラ２４０は、転送指示に応じてデータ転送を行うと共に、転送の進行状況に応じて信号Ｓを電源供給制御部２８０に出力する。電源供給制御部２８０は、ＤＭＡコントローラ２４０からの信号ＳとＣＰＵ２１４からの信号Ｐに応じて第１の領域２１０の電源供給のオン／オフを制御する。信号Ｓと信号Ｐの詳細については、後述する。

ＣＰＵ２１４は、第１の領域２１０の電源供給がオンされた直後に様々な初期処理を行う必要があるため、電源供給がオンされてから１回目のデータ供給処理を完了するまで所定時間かかる。また、本実施の形態において、ＣＰＵ２１４は、一度のデータ供給処理につき、ＤＭＡコントローラ２４０により転送するのにかかる時間が上記所定時間以上である量のＰＣＭデータの転送指示をＤＭＡコントローラ２４０に行う。

バッファメモリ２３０は、ＣＰＵ２１４が一度のデータ供給処理で格納するデータ量より大きい容量を有し、本実施の形態では、ＣＰＵ２１４が一度のデータ供給処理で格納するデータ量の２倍以上の容量を有する。詳細について後述するが、ＣＰＵ２１４は、バッファメモリ２３０を２つの領域（領域Ａと領域Ｂ）に分けて交互に使用する。

図２は、ＤＭＡコントローラ２４０とＰＣＭ２６０を示す。ＤＭＡコントローラ２４０は、レジスタ群２４１と、制御部２５０と、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ Ｍｅｍｏｒｙ。以下ＦＩＦＯという）２５２を備え、ＰＣＭ２６０は、制御部２６２とＦＩＦＯ２６４を備える。

通常のＤＭＡコントローラは、転送レジスタを備え、ＣＰＵが転送レジスタに書き込んだ転送指示に応じてデータ転送を行う。転送指示は、転送対象となるデータのアドレスとレングスを含み、ＤＭＡコントローラは、指示されたアドレスから指定されたレングスのデータを読み出して転送する。また、現在の転送指示に応じた転送の終了後に、次の転送指示を受付可能になる。

本実施の形態において、ＤＭＡコントローラ２４０は、転送の実行中にもＣＰＵ２１４からの転送指示を受付可能であり、また、現在の転送の終了後に、既に受け付けた別の転送指示があれば、該転送指示に応じた転送をする。すなわち、ＤＭＡコントローラ２４０は、予約機能を備えるものである。例として、本実施の形態において、ＤＭＡコントローラ２４０は、１回の予約が可能になっているが、予約できる回数は、１回に限られず、２回以上であってもよい。

ＤＭＡコントローラ２４０において、レジスタ群２４１は、ＤＭＡコントローラ２４０の予約機能を実現するためのものである。

図２に示すように、レジスタ群２４１は、制御レジスタ群２４２、設定レジスタ群２４５、転送設定レジスタ２４８を含む。制御レジスタ群２４２は、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３とＳＴＡＴＵＳレジスタ２４４を有し、設定レジスタ群２４５は、第１の設定レジスタ２４６と第２の設定レジスタ２４７を有する。

ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３は、ＣＰＵ２１４がバッファメモリ２３０の２つの領域（領域Ａと領域Ｂ）に対して転送の実行指示または予約指示を書き込むためのものであり、制御部２５０は、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３を参照して転送を行う。ＳＴＡＴＵＳレジスタ２４４は、制御部２５０が領域Ａと領域Ｂのデータ転送状況を書き込むためのものであり、ＣＰＵ２１４は、ＳＴＡＴＵＳレジスタ２４４を参照して転送の実行または予約を行う。

また、第１の設定レジスタ２４６は、領域Ａに対応し、ＣＰＵ２１４が領域Ａのデータ転送の実行指示または予約指示を行う際に、転送対象のデータのアドレス（領域Ａにおけるアドレス）とレングスを設定するためのものである。

第２の設定レジスタ２４７は、領域Ｂに対応し、ＣＰＵ２１４が領域Ｂのデータ転送の実行指示または予約指示を行う際に、転送対象のデータのアドレス（領域Ｂにおけるアドレス）とレングスを設定するためのものである。

本実施の形態において、制御部２５０は、領域Ａと領域Ｂの夫々のデータ転送状況として、「ＲＵＮ」または「ＳＴＯＰ」をＳＴＡＴＵＳレジスタ２４４に書き込む。「ＲＵＮ」は、該領域のデータの転送中であることを示し、「ＳＴＯＰ」は、該領域のデータの転送が行われていないことを示す。そのため、領域Ａと領域Ｂのステータスの組合せは、下記の３種類がありうる。

＜領域Ａ：ＳＴＯＰ、領域Ｂ：ＳＴＯＰ＞
これは、領域Ａと領域Ｂのいずれのデータ転送も実行されていない状態である。

＜領域Ａ：ＲＵＮ、領域Ｂ：ＳＴＯＰ＞
これは、領域Ａのデータ転送が実行中であり、領域Ｂのデータ転送が実行されていない状態である。

＜領域Ａ：ＳＴＯＰ、領域Ｂ：ＲＵＮ＞
これは、領域Ａのデータ転送が実行されておらず、領域Ｂのデータ転送が実行中の状態である。

ＣＰＵ２１４は、ＳＴＡＴＵＳレジスタ２４４を参照して、データ供給処理を行う。

＜ステータス：「領域Ａ：ＳＴＯＰ、領域Ｂ：ＳＴＯＰ」＞
この状態において、ＣＰＵ２１４は、領域Ａと領域Ｂのいずれか１方例えば領域Ａに転送対象のＰＣＭデータを格納すると共に、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３に領域Ａに対する実行指示「ＳＴＡＲＴ」を書き込み、第１の設定レジスタ２４６に該ＰＣＭデータのアドレスとレングスを書き込む。

＜ステータス：「領域Ａ：ＲＵＮ、領域Ｂ：ＳＴＯＰ」＞
この状態において、ＣＰＵ２１４は、領域Ｂに転送対象のＰＣＭデータを格納すると共に、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３に領域Ｂに対する予約指示「ＲＥＳＥＲＶＥ」を書き込み、第２の設定レジスタ２４７に該ＰＣＭデータのアドレスとレングスを書き込む。

＜ステータス：「領域Ａ：ＳＴＯＰ、領域Ｂ：ＲＵＮ」＞
この状態において、ＣＰＵ２１４は、領域Ａに転送対象のＰＣＭデータを格納すると共に、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３に領域Ａに対する予約指示「ＲＥＳＥＲＶＥ」を書き込み、第１の設定レジスタ２４６に該ＰＣＭデータのアドレスとレングスを書き込む。

制御部２５０は、領域Ａと領域Ｂのいずれのデータ転送も行っていないときに、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３を監視し、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３に「ＳＴＡＲＴ」が書き込まれると、当該領域に対応する設定レジスタ（第１の設定レジスタ２４６または第２の設定レジスタ２４７）の内容を転送設定レジスタ２４８にコピーして転送を実行する。転送の実行は、具体的には、バッファメモリ２３０に対して、当該領域のデータのＲＥＡＤ要求を発行することであり、これにより、バッファメモリ２３０は、当該領域に格納されたＰＣＭデータをＦＩＦＯ２５２に出力し、ＦＩＦＯ２５２によりさらにＰＣＭ２６０に出力される。また、制御部２５０は、データ転送の開始に伴って、ＳＴＡＴＵＳレジスタ２４４に対して、当該領域のデータ転送のステータスを「ＲＵＮ」に変更する。

制御部２５０は、データ転送中においてＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３を監視し、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３に「ＲＥＳＥＲＶＥ」が書き込まれたときに信号Ｓを電源供給制御部２８０に出力する。

また、制御部２５０は、現在の転送が完了する度に、ＳＴＡＴＵＳレジスタ２４４に対して当該領域のデータ転送のステータスを「ＳＴＯＰ」へ変更すると共に、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３において、転送が完了した領域とは他方の領域に対して「ＲＥＳＥＲＶＥ」が書き込まれている場合には、当該領域に対応する設定レジスタの内容を転送設定レジスタ２４８にコピーして予約された転送を実行する。その後、転送完了信号Ｓの出力、ＳＴＡＴＵＳレジスタ２４４の変更、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３の確認を行う。

なお、現在の転送が完了したときに、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３において、転送が完了した領域とは他方の領域に対して「ＲＥＳＥＲＶＥ」が書き込まれていなければ、すなわち予約された転送がなければ、制御部２５０は、データ転送を中止する。

また、制御部２５０は、現在のデータ転送が完了する度に、電源供給制御部２８０へ信号Ｓの出力も行う。

すなわち、ＤＭＡコントローラ２４０は、データ転送の実行中でもＣＰＵ２１４から別の転送指示を受け付けることができ、現在のデータ転送の完了後に、予約されたデータ転送があればそれを実行する。

また、ＤＭＡコントローラ２４０は、現在のデータ転送中に次のデータ転送が予約されたときと、現在のデータ転送が完了したときに、信号Ｓを電源供給制御部２８０に出力する。

電源供給制御部２８０は、ＣＰＵ２１４からの信号Ｐがオフである場合に、制御部２５０から信号Ｓを受信する度に、第１の領域２１０への電源供給のオン／オフを切り替える。すなわち、バッファメモリ２３０の一方の領域のデータ転送中に他方の領域のデータ転送が予約された際に第１の領域２１０の電源供給をオフし、いずれの領域のデータ転送が完了する度に第１の領域２１０の電源供給をオンする。

ＬＳＩ２００は、音声データの再生装置のみならず、動画像データの再生装置にも適用することができる。動画像データの再生装置に適用された場合、ＣＰＵ２１４は、音声再生中に他の処理例えば画像処理を行う必要がある。したがって、音声データの再生上の都合でＣＰＵ２１４が動作停止してもよいときに、画像処理のためにＣＰＵ２１４が継続して動作することが必要とされる場合がある。そのため、ＣＰＵ２１４は、音声データの再生のためのデータ供給処理以外の処理を行っているときに信号ＰをＯＮして電源供給のオフを阻止する。電源供給制御部２８０は、信号ＰがＯＮであるときに、第１の領域２１０への電源供給のオフへの切替えを行わない。
分かりやすいように、以下の説明において、信号Ｐが常にオフである場合を例にする。

ＰＣＭ２６０は、ＤＭＡコントローラ２４０具体的にはＦＩＦＯ２５２からのＰＣＭデータをさらにＤＡＣ２７０に転送するものであり、制御部２６２とＦＩＦＯ２６４を備える。制御部２６２は、ＤＭＡコントローラ２４０の制御部２５０へデータをリクエストする処理や、出力制御部２５０からのライト要求に応じてＦＩＦＯ２６４を制御するなどの処理を行う。ＦＩＦＯ２６４は、制御部２６２の制御に従ってＦＩＦＯ２５２からのＰＣＭデータを格納してＤＡＣ２７０に出力する。

図３は、ＬＳＩ２００における処理の流れを示すフローチャートの例である。この例では、ＣＰＵ２１４は、領域Ａと領域Ｂのいずれのデータ転送も行われている場合に領域Ａにデータを格納して転送させるようになっている。

＜ステップ１＞
ＣＰＵ２１４は、初期化や、メモリ制御部１０５からＭＰ３データの読出し、デコードなど、データ転送の準備を行う。

＜ステップ２＞
ＣＰＵ２１４は、準備の完了に伴って、ＭＰ３データをデコードして得たＰＣＭデータを領域Ａに格納してＤＭＡコントローラ２４０に領域Ａのデータ転送指示を行う。このときの転送指示は、転送の実行指示である。これにより、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３には、領域Ａについて「ＳＴＡＲＴ」が書き込まれ、第１の設定レジスタ２４６には、対応するアドレスとレングス（アドレスＡ１とレングスＡ１）が書き込まれる。
領域Ａについて「ＳＴＡＲＴ」が書き込まれると、制御部２５０は、第１の設定レジスタ２４６の設定内容を転送設定レジスタ２４８にコピーし、領域Ａのテータ転送を開始する。図示のように、ＳＴＡＴＵＳレジスタ２４４において、領域Ａについて「ＲＵＮ」が書き込まれ、領域Ｂについては「ＳＴＯＰ」のままである。

＜ステップ３＞
ＣＰＵ２１４は、続いて領域Ｂのデータ転送指示を行う。このときに転送指示は、予約指示である。これにより、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３には、領域Ｂについて「ＲＥＳＥＲＶＥ」が書き込まれ、第２の設定レジスタ２４７には、対応するアドレスとレングス（アドレスＢ１とレングスＢ１）が書き込まれる。
領域Ｂのデータ転送の予約指示がなされると、制御部２５０は、信号Ｓを出力する。これにより、第１の領域２１０への電源供給は、オフに切り替えられる。

＜ステップ４＞
第１の領域２１０の電源供給オフによりＣＰＵ２１４および各モジュール２１２は動作を停止する。ＤＭＡコントローラ２４０は、領域Ａのデータ転送を続行する。

＜ステップ５＞
ＤＭＡコントローラ２４０は、領域Ａのデータ転送を完了したため、予約された領域Ｂのデータ転送を開始すると共に、信号Ｓを出力する。図示のように、このとき、第２の設定レジスタ２４７の内容が転送設定レジスタ２４８にコピーされ、ＳＴＡＴＵＳレジスタ２４４において、領域Ａについて「ＳＴＯＰ」に変更され、領域Ｂについて「ＲＵＮ」が書き込まれている。
また、信号Ｓにより、第１の領域２１０への電源供給は、オンに切り替えられる。

＜ステップ６＞
電源オンに応じて、ＣＰＵ２１４は転送準備を行う。この間、ＤＭＡコントローラ２４０は、領域Ｂのテータ転送を続行する。

＜ステップ７＞
ＣＰＵ２１４は、デコードして得たＰＣＭデータを領域Ｂに格納すると共に、ＤＭＡコントローラ２４０に対して、領域Ｂのデータ転送の予約指示を行う。これにより、ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ２４３において、領域Ａについて「ＲＥＳＥＲＶＥ」が書き込まれ、第１の設定レジスタ２４６には、対応するアドレスとレングス（アドレスＡ２とレングスＡ２）が書き込まれる。
また、領域Ａのデータ転送の予約指示がなされると、制御部２５０は、信号Ｓを出力する。これにより、第１の領域２１０への電源供給は、再びオフに切り替えられる。

＜ステップ８＞
第１の領域２１０の電源供給オフによりＣＰＵ２１４および各モジュール２１２は動作を停止する。ＤＭＡコントローラ２４０は、領域Ｂのデータ転送を続行する。

＜ステップ９＞
ＤＭＡコントローラ２４０は、領域Ｂのデータ転送を完了したため、予約された領域Ａのデータ転送を開始すると共に、信号Ｓを出力する。図示のように、このとき、第１の設定レジスタ２４６の内容が転送設定レジスタ２４８にコピーされ、ＳＴＡＴＵＳレジスタ２４４において、領域Ａについて「ＲＵＮ」に変更され、領域Ｂについて「ＳＴＯＰ」が書き込まれている。

その後、ＲＡＭ１５０内の再生対象のＭＰ３データのデコードと転送が終了まで、上記処理が繰り返される。

このように、本実施の形態のＬＳＩ２００において、ＣＰＵ２１４は、ＲＡＭ１５０内のＭＰ３データをデコードしてＰＣＭデータを得てバッファメモリ２３０の２つの領域の片方に格納してＤＭＡコントローラ２４０に転送させる。ＤＭＡコントローラ２４０による該片方の領域のデータ転送の実行中に、他方の領域内に次のＰＣＭデータを格納してデータ転送を予約する。電源供給制御部２８０は、ＤＭＡコントローラ２４０による片方の領域のデータ転送中に他方の領域のデータ転送が予約された際に第１の領域２１０の電源供給をオフする。その後、電源供給制御部２８０は、ＤＭＡコントローラ２４０が現在の転送を完了すると、第１の領域２１０への電源供給をオンする。

前述したように、ＣＰＵ２１４は、第１の領域２１０の電源供給がオンされてから１回目のデータ供給処理を完了するまで所定時間かかる。また、ＣＰＵ２１４は、一度のデータ供給処理につき、ＤＭＡコントローラ２４０により転送するのにかかる時間が上記所定時間以上である量のＰＣＭデータの転送指示をＤＭＡコントローラ２４０に行う。

そのため、本実施の形態において、第１の領域２１０の電源供給がオフされるときに、バッファメモリ２３０に格納された転送待ちデータの量は、ＤＭＡコントローラ２４０により転送完了するまでに上記所定時間より長い時間（第１の時間という）がかかる量である。また、その後、第１の領域２１０の電源供給がオンされるときも、バッファメモリ２３０に格納された転送待ちデータの量は、ＤＭＡコントローラ２４０により上記所定時間以上の時間（第２の時間という）がかかる量である。もちろん、第２の時間は第１の時間より短い。

ＬＳＩ２００において、第１の領域２１０内の各機能ブロックは、動作をしなくても、リーク電流などにより電力を消費する。本実施の形態のＬＳＩ２００によれば、第１の領域２１０への電力供給を一時オフすることにより電力消費を抑制することができる。また、バッファメモリ２３０内の転送待ちデータを転送完了までにＣＰＵ２１４が次のデータ供給処理を完了することができ、データ供給の遅れに起因する音の途切れを防ぐことができる。

以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した各実施の形態に対してさまざまな変更、増減、組合せを行ってもよい。これらの変更、増減、組合せが行われた変形例も本発明の範囲にあることは当業者に理解されるところである。

例えば、ＬＳＩ２００において、制御を簡単にするために、ＣＰＵ２１４が一度の予約のみできるようにしている。本発明にかかる技術は、ＣＰＵの予約回数が一度に限らず、複数回であってもよい。その場合、該複数回のうちの最後の１回の予約が確定されたときに第１の領域２１０の電源供給をオフすると共に、最後の予約の前の予約に対応した転送の完了時に第１の領域２１０の電源供給をオンにすればよい。

本発明の実施の形態にかかるＬＳＩを示す図である。 図１に示すＬＳＩにおけるＤＭＡコントローラとＰＣＭを示す図である。 図１に示すＬＳＩによる処理の流れを示すフローチャートの例である。 特許文献１に開示された光ディスク装置を示す図である。

符号の説明

１０１ 光ディスク １０２ 光ピックアップ
１０３ 再生アンプ １０４ 信号処理部
１０５ メモリ制御部 １０６ ＲＡＭ
１０７ 圧縮伸張部 １０８ ＤＡＣ
１０９ スピンドルモータ １１０ ＰＵ制御部
１１１ モータ制御部 １１２ システム制御部
１１３ 回転数モニタ部 １５０ ＲＡＭ
２００ ＬＳＩ ２１０ 第１の領域
２１２ モジュール ２１４ ＣＰＵ
２１６ バス ２２０ 第２の領域
２３０ バッファメモリ ２４０ ＤＭＡコントローラ
２４１ レジスタ群 ２４２ 制御レジスタ群
２４３ ＳＴＡＲＴ／ＲＥＳＥＲＶＥレジスタ ２４４ ＳＴＡＴＵＳレジスタ
２４５ 設定レジスタ群 ２４６ 第１の設定レジスタ
２４７ 第２の設定レジスタ ２４８ 転送設定レジスタ
２５０ 制御部 ２５２ ＦＩＦＯ
２５８ バス ２６０ ＰＣＭ
２６２ 制御部 ２６４ ＦＩＦＯ
２７０ ＤＡＣ ２８０ 電源供給制御部

Claims (4)

1. 圧縮データをデコードしてＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）方式で転送するデータ処理回路であって、
   バッファメモリと、
   前記圧縮データをデコードして前記バッファメモリに格納すると共に、格納したデータの転送指示を発行するデータ供給処理を順次行うＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と、
   前記ＣＰＵが前記転送データ供給処理を実行するための周辺処理を行う周辺回路と、
   前記バッファメモリに格納したデータを、前記転送指示に応じて転送するＤＭＡコントローラと、
   前記ＣＰＵと前記周辺回路への電源供給のオン／オフ制御を行う電源供給制御部とを備え、
   前記ＣＰＵと前記周辺回路は、電源供給がオンされてから、１回目のデータ供給処理を完了するまで所定時間がかかり、
   前記電源供給制御部は、前記バッファメモリに格納された転送待ちデータの量に応じて、前記ＤＭＡコントローラが現在の転送待ちデータを転送完了するまでの時間が前記所定時間より長い第１の時間になったときに前記電源供給をオフし、その後、前記ＤＭＡコントローラが現在の転送待ちデータを転送完了するまでの時間が前記所定時間以上、前記第１の時間より短い第２の時間になったときに前記電源供給をオンすることを特徴とするデータ処理回路。
2. 前記圧縮データは、音声データまたは動画像データの圧縮データであることを特徴とする請求項１に記載のデータ処理回路。
3. ワン・チップであることを特徴とする請求項１または２に記載のデータ処理回路。
4. 前記ＣＰＵは、一度のデータ供給処理により、前記ＤＭＡコントローラにより転送するのにかかる時間が前記所定時間以上である量のデータの転送指示をＤＭＡコントローラに行い、
   前記ＤＭＡコントローラは、現在の転送指示に応じた転送中において前記ＣＰＵから別の転送指示を受付可能であると共に、現在の転送の終了時に、既に受け付けた別の転送指示があるときに該別の転送指示に応じた転送を行い、
   前記電源供給制御部は、前記ＤＭＡコントローラによる現在の転送中に、前記ＣＰＵがＭ回（Ｍ：１以上の整数）のデータ供給処理を完了したときに前記電源供給をオフし、その後、前記ＤＭＡコントローラが前記Ｍ回のデータ供給処理のうちの最後のデータ供給処理による転送指示に応じた転送が開始される前に前記電源供給をオンすることを特徴とする請求項１から３のいずれか１項に記載のデータ処理回路。

Images