JP2010134830A - プログラマブルコントローラ、cpuユニット、アナログ入力ユニットおよびアナログ出力ユニット - Google Patents
プログラマブルコントローラ、cpuユニット、アナログ入力ユニットおよびアナログ出力ユニット Download PDFInfo
- Publication number
- JP2010134830A JP2010134830A JP2008312169A JP2008312169A JP2010134830A JP 2010134830 A JP2010134830 A JP 2010134830A JP 2008312169 A JP2008312169 A JP 2008312169A JP 2008312169 A JP2008312169 A JP 2008312169A JP 2010134830 A JP2010134830 A JP 2010134830A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- conversion
- analog
- cpu unit
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Programmable Controllers (AREA)
Abstract
【課題】入出力応答時間のゆらぎを低減する。
【解決手段】アナログ入力ユニットは、CPUユニットからのA/D変換の実行指令に応答して、最新のアナログ入力信号をデジタルデータにA/D変換してCPUユニットに転送し、アナログ出力ユニットは、CPUユニットからのD/A変換の実行指令に応答して、CPUユニットから転送される最新のデジタルデータをアナログ出力信号にD/A変換して外部機器に出力するので、CPUユニットによる処理と、A/D変換動作およびD/A変換動作とを同期させることができ、これによって、CPUユニットの入出力リフレッシュ処理と、A/D変換動作あるいはD/A変換動作とが、非同期で独立に行われる従来例に比べて、入出力応答時間のゆらぎを低減することができる。
【選択図】図3
【解決手段】アナログ入力ユニットは、CPUユニットからのA/D変換の実行指令に応答して、最新のアナログ入力信号をデジタルデータにA/D変換してCPUユニットに転送し、アナログ出力ユニットは、CPUユニットからのD/A変換の実行指令に応答して、CPUユニットから転送される最新のデジタルデータをアナログ出力信号にD/A変換して外部機器に出力するので、CPUユニットによる処理と、A/D変換動作およびD/A変換動作とを同期させることができ、これによって、CPUユニットの入出力リフレッシュ処理と、A/D変換動作あるいはD/A変換動作とが、非同期で独立に行われる従来例に比べて、入出力応答時間のゆらぎを低減することができる。
【選択図】図3
Description
本発明は、プログラマブルコントローラ、それを構成するCPUユニット、アナログ入力ユニットおよびアナログ出力ユニットに関する。
プログラマブルコントローラ(PLC)は、制御プログラムに基づいて演算実行するCPUユニット、センサなどの外部機器からのアナログ入力信号を取り込んでデジタルデータにA/D変換するアナログ入力ユニット、CPUユニットからのデジタルデータをアナログ出力信号にD/A変換してアクチュエータなどの外部機器に対して出力するアナログ出力ユニット、ネットワークに接続された他の装置とデータの送受を行なう通信ユニット、各ユニットに電源を供給する電源ユニット、などの複数のユニットを組み合わせることにより構成されている。
かかるプログラマブルコントローラでは、ユーザが設計したユーザプログラムは、CPUユニット内のメモリ領域(以下「I/Oメモリ」ともいう)のデータを読み書きしながら、命令を先頭から1つずつ順番に最後まで実行することによって、処理される。
一方、アナログ入力ユニットやアナログ出力ユニットに接続されたセンサやアクチュエータなどのCPUユニット外のデータは、或るタイミングで、CPUユニット内のI/Oメモリのデータと一括交換される。このCPUユニット外のアナログ入力ユニットやアナログ出力ユニットの外部データと、CPUユニット内のI/Oメモリのデータの一括交換の処理を、入出力リフレッシュ処理(以下「I/Oリフレッシュ処理」ともいう)という。
この入出力リフレッシュ処理は、例えば、命令をすべて実行した直後に実行される。すなわち、CPUユニットでは、先ず、バッテリ異常チェック等の共通処理を行い、続いて、ユーザプログラムの実行等の演算処理を行なう。その後、センサなどの外部機器からのアナログ入力信号を取り込んだアナログ入力ユニットからのデジタルデータをI/Oメモリに書き込んだり、CPUユニットの演算結果に基づいて更新されたI/Oメモリのデジタルデータを読み出してアナログ出力ユニットへ転送する入出力リフレッシュ処理を行い、続いて、通信処理等の周辺サービス処理を実行する。その後、共通処理から周辺サービス処理までの上記一連の処理をサイクリック処理として順次繰り返し実行する(例えば、特許文献1参照)。なお、上記共通処理から上記周辺サービス処理までの時間を、一般にCPUユニットのサイクルタイムという。
特開2002−358104号公報
従来では、CPUユニットと、アナログ入力ユニットあるいはアナログ出力ユニットとは、独立に非同期で動作している。すなわち、アナログ入力ユニットのA/D変換動作あるいはアナログ出力ユニットのD/A変換動作は、CPUユニットによる入出力リフレッシュ処理とは、全く独立して行なわれている。
ここで、プログラマブルコントローラにおける入出力応答時間とは、アナログ入力ユニットに接続されているセンサなどの外部機器からのアナログ入力信号が変化してから、その変化した入力データをCPUユニットが認識し、ユーザプログラムを演算実行した上、演算結果をアナログ出力ユニットの出力接点に出力するまでの時間をいうが、上述のように、アナログ入力ユニットのA/D変換動作あるいはアナログ出力ユニットのD/A変換動作は、CPUユニットによる入出力リフレッシュの処理とは、全く独立して行なわれている。
このため、CPUユニットの入出力リフレッシュ処理における入力リフレッシュの直前に、アナログ入力ユニットがアナログ入力信号を取り込んでA/D変換した場合と、前記入力リフレッシュの直後に、アナログ入力信号を取り込んでA/D変換した場合とでは、入出力応答時間が異なることになり、同様に、CPUユニットの入出力リフレッシュ処理における出力リフレッシュの直前に、アナログ出力ユニットがデジタルデータをD/A変換した場合と、前記出力リフレッシュの直後に、デジタルデータをD/A変換した場合とでは、入出力応答時間が異なることになる。
このように、アナログ入力ユニットのA/D変換動作およびアナログ出力ユニットのD/A変換動作が、CPUユニットの入出力リフレッシュ処理とは、非同期に独立して行なわれているために、入力リフレッシュあるいは出力リフレッシュのタイミングによって、入出力応答時間が変動する、すなわち、入出力応答時間にゆらぎを生じることになる。
本発明は、上述のような点に鑑みてなされたものであって、入出力応答時間のゆらぎを低減することを目的とする。
(1)本発明のプログラマブルコントローラは、CPUユニットと、アナログ入力信号をデジタルデータにA/D変換して前記CPUユニットに転送するアナログ入力ユニットと、前記CPUユニットからのデジタルデータをアナログ出力信号にD/A変換するアナログ出力ユニットとを備えるプログラマブルコントローラであって、前記CPUユニットは、ユーザプログラムに含まれるA/D変換の専用命令に基づいて、前記アナログ入力ユニットに対してA/D変換の実行指令を出力し、デジタルデータを当該CPUユニットに取り込む一方、前記ユーザプログラムに含まれるD/A変換の専用命令に基づいて、前記アナログ出力ユニットに対してデジタルデータとD/A変換の実行指令を出力し、前記アナログ入力ニユットは、前記A/D変換の実行指令に応答して、前記アナログ入力信号をA/D変換し、前記アナログ出力ユニットは、前記D/A変換の実行指令に応答して、前記デジタルデータをD/A変換する。
CPUユニットには、アナログ入力ユニットおよびアナログ出力ユニットの複数台が接続されてもよく、アナログ入力ユニットの入力点数およびアナログ出力ユニットの出力点数は、任意である。
また、CPUユニットには、本発明に係るアナログ入力ユニットおよび本発明に係るアナログ出力ユニット以外の従来のアナログ入力ユニットあるいはアナログ出力ユニットが接続されてもよい。
専用命令は、A/D変換を実行すべきアナログ入力ユニット、あるいは、D/A変換を実行すべきアナログ出力ユニットを指定するためのユニットの番号などの指定データを含むのが好ましく、更に、アナログ入力ユニットの複数の入力の内のいずれの入力であるかを指定する指定データ、あるいは、アナログ出力ユニットの複数の出力のいずれの出力であるかを指定する指定データを含むのが好ましい。
CPUユニットは、専用命令に含まれる指定データに応じて、対応するアナログ入力ユニットあるいはアナログ出力ユニットに対して、A/D変換あるいはD/A変換の実行指令を出力するのが好ましい。
アナログ入力ユニットに、D/A変換を含むアナログ出力機能を付加し、あるいは、アナログ出力ユニットに、A/D変換を含むアナログ入力機能を付加し、アナログ入出力ユニットとして構成してもよい。
本発明のプログラマブルコントローラによると、アナログ入力ユニットは、CPUユニットからのA/D変換の実行指令に応答して、アナログ入力信号をデジタルデータにA/D変換してCPUユニットに転送し、また、アナログ出力ユニットは、CPUユニットからのD/A変換の実行指令に応答して、CPUユニットから転送されるデジタルデータをアナログ出力信号にD/A変換して外部機器に出力するので、CPUユニットによる専用命令の実行処理と、A/D変換動作およびD/A変換動作とを同期させることができ、CPUユニットからの実行指令によって、最新のアナログ入力信号をA/D変換してCPUユニットに転送できる一方、CPUユニットからの最新のデジタルデータをD/A変換して外部機器に出力することができ、これによって、CPUユニットの入出力リフレッシュ処理と、A/D変換動作あるいはD/A変換動作とが、非同期で独立に行われていた従来例に比べて、入出力応答時間のゆらぎを低減することができる。
(2)本発明のプログラマブルコントローラの一つの実施形態では、前記アナログ入力ユニットは、前記A/D変換の実行指令が与えられる迄は、A/D変換を行うことなく待機し、前記アナログ出力ユニットは、前記D/A変換の実行指令が与えられる迄は、D/A変換を行うことなく待機する。
この実施形態によると、本発明に係るCPUユニットが、従来のアナログ入力ユニットや従来のアナログ出力ユニットに対して、従来と同様の入出力リフレッシュ処理を行なっても、本発明に係るアナログ入力ユニットあるいは本発明に係るアナログ出力ユニットは、待機状態のままであり、専用命令に基づく、A/D変換あるいはD/A変換の実行指令が与えられたときに、A/D変換あるいはD/A変換をそれぞれ行って入出力リフレッシュ処理を行なうことができる。
(3)本発明のCPUユニットは、アナログ入力信号をデジタルデータにA/D変換するアナログ入力ユニットおよびデジタルデータをアナログ出力信号にD/A変換するアナログ出力ユニットが接続されるCPUユニットであって、ユーザプログラムに含まれるA/D変換の専用命令に基づいて、前記アナログ入力ユニットに対してA/D変換の実行指令を出力し、デジタルデータを当該CPUユニットに取り込む一方、前記ユーザプログラムに含まれるD/A変換の専用命令に基づいて、前記アナログ出力ユニットに対してデジタルデータとD/A変換の実行指令を出力する。
本発明のCPUユニットによると、ユーザプログラムに含まれるA/D変換あるいはD/A変換の専用命令を判別して、アナログ入力ユニットあるいはアナログ出力ユニットに対して、A/D変換あるいはD/A変換の実行指令を出力するので、CPUユニットによるユーザプログラムに含まれる専用命令の処理と、アナログ入力ユニットのA/D変換動作あるいはアナログ出力ユニットによるD/A変換動作を同期させて、最新のアナログ入力信号をA/D変換あるいは最新のデジタルデータをD/A変換することが可能となり、これによって、CPUユニットによる入出力リフレッシュ処理と、アナログ入力ユニットのA/D変換動作あるいはアナログ出力ユニットのD/A変換動作とが非同期で独立に行われていた従来例に比べて、入出力応答時間のゆらぎを低減することができる。
(4)本発明のアナログ入力ユニットは、アナログ入力信号をデジタルデータにA/D変換してCPUユニットに転送するアナログ入力ユニットであって、ユーザプログラムに含まれるA/D変換の専用命令に基づいて、A/D変換の実行指令を出力する前記CPUユニットからの前記実行指令に応答して、アナログ入力信号をデジタルデータにA/D変換するものである。
本発明のアナログ入力ユニットによると、CPUユニットからのA/D変換の実行指令に応答して、最新のアナログ入力信号をデジタルデータにA/D変換してCPUユニットに転送するので、CPUユニットによる入力リフレッシュとアナログ入力ユニットのA/D変換動作とが非同期で独立に行われていた従来例に比べて、入出力応答時間のゆらぎを低減することができる。
(5)本発明のアナログ出力ユニットは、CPUユニットからのデジタルデータをアナログ出力信号にD/A変換するアナログ出力ユニットであって、ユーザプログラムに含まれるD/A変換の専用命令に基づいて、D/A変換の実行指令を出力する前記CPUユニットからの前記実行指令に応答して、前記CPUユニットからのデジタルデータをアナログ出力信号にD/A変換するものである。
本発明のアナログ出力ユニットによると、CPUユニットからのD/A変換の実行指令に応答して、CPUユニットからの最新のデジタルデータをアナログ出力信号にD/A変換して外部機器に出力するので、CPUユニットによる出力リフレッシュとアナログ出力ユニットのD/A変換動作とが非同期で独立に行われていた従来例に比べて、入出力応答時間のゆらぎを低減することができる。
本発明によると、アナログ入力ユニットは、CPUユニットからのA/D変換の実行指令に応答して、アナログ入力信号をデジタルデータに変換してCPUユニットに転送し、また、アナログ出力ユニットは、CPUユニットからのD/A変換の実行指令に応答して、CPUユニットから転送されるデジタルデータをアナログ出力信号に変換して外部機器に出力するので、CPUユニットによる専用命令の実行処理と、A/D変換動作およびD/A変換動作とを同期して行うことができ、CPUユニットからの実行指令によって、最新のアナログ入力信号をA/D変換してCPUユニットに転送できる一方、CPUユニットからの最新のデジタルデータをD/A変換することができ、これによって、CPUユニットの入出力のリフレッシュ処理と、A/D変換動作あるいはD/A変換動作がと非同期で独立に行われていた従来例に比べて、入出力応答時間のゆらぎを低減することができる。
以下、図面によって、本発明の実施の形態について、詳細に説明する。
図1は、本発明の実施形態に係るプログラマブルコントローラの構成を示す図であり、例えば、テープの張力を一定に制御して巻き取る装置などに適用することができる。
この実施形態のプログラマブルコントローラ1は、CPUユニット2と、アナログ入力ユニット3と、アナログ出力ユニット4とをバスで接続して構成されており、更に、図示しない通信ユニットや電源ユニットなどが接続されている。
本発明の実施形態に係るCPUユニット2は、メモリに格納されたユーザプログラム5の実行等を行う図示しないMPUと、プログラム命令実行の際の入出力データを記憶するI/Oメモリ(ワークメモリ)6とを備えるとともに、MPUを動作させるためのシステムプログラムが格納された図示しないシステムプログラムメモリやバスインタフェース回路などを備えている。
本発明の実施形態に係るアナログ入力ユニット3は、図示しないセンサなどの外部機器からのアナログ入力信号をデジタル信号に変換するA/D変換器7を備えるとともに、図示しないMPUやバスインタフェース回路などを備えており、後述のように、CPUユニット2からの変換実行指令に応答して、外部機器からのアナログ入力信号をデジタル信号に変換してCPUユニット2に転送する。
本発明の実施形態に係るアナログ出力ユニット4は、CPUユニット2からのデジタル信号をアナログ信号に変換するD/A変換器8を備えるとともに、図示しないMPUやバスインタフェース回路などを備えており、後述のように、CPUユニット2からの変換実行指令に応答して、CPUユニット2からのデジタル信号をアナログ信号に変換してアクチュエータなどの外部機器に出力する。
CPUユニット2には、本発明の実施形態に係るアナログ入力ユニット3およびアナログ出力ユニット4以外に、図示しない従来のアナログ入力ユニットおよびアナログ出力ユニットもバス接続されている。
この実施形態のCPUユニット2は、図2に示すように、電源ONによってメモリの初期化や接続されているユニットの認識などの電源ON時の処理を行ない(ステップn100)、次にバッテリ異常チェック等の共通処理(診断処理)を行い(ステップn101)、続いて、ユーザプログラムの実行等の演算処理を行なう(ステップn102)。その後、従来のアナログ入力ユニットおよび従来のアナログ出力ユニットとの間で、入出力リフレッシュ処理を行う(ステップn103)。続いて、通信処理等の周辺サービス処理を実行する(ステップn104)。その後、ステップn101の共通処理からステップn104の周辺サービス処理までの一連の処理をサイクリック処理として順次繰り返し実行する。以上は、従来のCPUユニットの処理と同様である。
この実施形態のCPUユニット2は、図1に示すように、ユーザプログラム5に含まれるアナログ入力ユニット3に対するA/D変換実行の専用命令5aを判別し、A/D変換の実行指令をアナログ入力ユニット3に対して出力し、アナログ入力ユニット3のA/D変換器7でA/D変換されて転送されたデジタルの入力値を、I/Oメモリ6に書き込で入力リフレッシュ処理を行なう。
その後、CPUユニット2は、ユーザプログラムを引き続き実行し、ユーザプログラム5に含まれるアナログ出力ユニット4に対するD/A変換実行の専用命令5bを判別し、アナログ出力ユニット4に対してD/A変換の実行指令を出力するとともに、I/Oメモリ6の出力デジタル値を転送し、アナログ出力ユニット4は、CPUユニット2からのデジタル値をD/A変換器8でD/A変換して外部機器に出力する。
A/D変換実行の専用命令には、A/D変換を実行すべきアナログ入力ユニット3を指定するための号機番号および入力接点の番号が含まれ、D/A変換実行の専用命令には、D/A変換を実行すべきアナログ出力ユニット4を指定するための号機番号および出力接点の番号が含まれる。
図3は、以上の処理動作を説明するためのタイムチャートであり、同図(a)はCPUユニット2を、同図(b)はアナログ入力ユニット3を、同図(c)はアナログ出力ユニット4の処理をそれぞれ示している。
CPUユニット2は、同図(a)に示すように、共通処理、ユーザプログラムの実行処理、従来のアナログ入力ユニットおよび従来のアナログ出力ユニットに対するI/Oリフレッシュ処理、および、周辺サービス処理を、サイクリックに実行する。
アナログ入力ユニット3は、同図(b)に示すように、CPUユニット2からA/D変換の実行指令が与えられる迄は、実行指令待ちの待機状態となっている。
アナログ出力ユニット4も、同図(c)に示すように、CPUユニット2からのD/A変換の実行指令が与えられる迄は、実行指令待ちの待機状態となっている。
CPUユニット2は、ユーザプログラムの実行中に、ユーザプログラムに含まれるアナログ入力ユニット3に対するA/D変換実行の専用命令を判別すると、アナログ入力ユニット3に対して、A/D変換の実行指令を与える。
アナログ入力ユニット3は、このA/D変換の実行指令に応答して、同図(b)に示すように、センサなどの外部機器からの最新のアナログ入力信号を、A/D変換器7でデジタルデータにA/D変換し、変換結果をCPUユニット2に対して転送し、再び、待機状態となる。
CPUユニット2は、最新のアナログ入力信号の変換結果のデジタルデータを、I/Oメモリ6に書き込み、ユーザプログラムの実行を継続し、ユーザプログラムに含まれるアナログ出力ユニット4に対するD/A変換の専用命令を判別すると、アナログ出力ユニット4に対して、デジタルデータのD/A変換実行指令を与える。
アナログ出力ユニット4は、このD/A変換の実行指令に応答して、同図(c)に示すように、CPUユニット2からの最新のデジタルデータをD/A変換器8でD/A変換して外部機器に出力するとともに、CPUユニット2に対して実行完了通知を与え、再び、待機状態となる。
図4は、以上の動作説明に供するフローチャートであり、同図(a)はCPUユニット2側の処理を、同図(b)はアナログ入力ユニット3側の処理を、同図(c)はアナログ出力ユニット4側の処理を示している。
CPUユニット2がユーザプログラムの実行を開始し(ステップn200)、アナログ入力ユニット3用のA/D変換の専用命令か否かを判断し(ステップn201)、専用命令であるときには、アナログ入力ユニット3に対してA/D変換実行指令を与える(ステップn202)。
アナログ入力ユニット3は、A/D変換実行指令があるか否かを判断し(ステップn203)、A/D変換実行指令があったときには、最新のアナログ入力信号のA/D変換を実行し(ステップ204)、A/D変換結果を、CPUユニット2に与える。
CPUユニット2は、アナログ入力ユニット3からのA/D変換結果を受けてユーザプログラムを実行し、アナログ出力ユニット4用のD/A変換の専用命令か否かを判断し(ステップn205)、D/A変換の専用命令であるときには、アナログ出力ユニット4に対してD/A変換の実行指令を与える(ステップn206)。
アナログ出力ユニット4は、D/A変換実行指令があるか否か判断し(ステップn207)、D/A変換実行指令があったときには、CPUユニット2からの最新のデジタルデータのD/A変換を実行し(ステップn208)、D/A変換結果を外部機器に出力する一方、CPUユニット2に実行完了通知を与え、CPUユニット2は、ユーザプログラムを実行する。
このように、アナログ入力ユニット3のA/D変換動作およびアナログ出力ユニット4のD/A変換動作を、CPUユニット2によるユーザプログラムに含まれる専用命令の実行処理と同期させているので、最新のアナログ入力信号をA/D変換してCPUユニット2に転送できるとともに、CPUユニット2からの最新のデジタルデータをD/A変換して外部機器に出力できることになる。
これによって、CPUユニットによる入出力リフレッシュ処理と、アナログ入力ユニットのA/D変換動作あるいはアナログ出力ユニットのD/A変換動作を非同期で独立して行なう従来例ように、入出力リフレッシュのタイミングによって、入出力応答時間が変動するといったことがなく、従来例に比べて、入出力応答時間のゆらぎを低減することができる。
なお、ユーザプログラムに、A/D変換実行の専用命令およびD/A変換実行の専用命令が含まれていない場合には、CPUユニット2、アナログ入力ユニット3およびアナログ出力ユニット4は、いずれも従来と同様に、入出力リフレッシュ処理を行えばよい。したがって、従来と同様の動作モードと、上述のようにA/D変換実行の専用命令およびD/A変換実行の専用命令がユーザプログラムに含まれている場合に対応する変換モードとを、ユーザが設定によって切換えできるようにしてもよい。すなわち、ユーザプログラムに、A/D変換実行の専用命令およびD/A変換実行の専用命令が含まれていない場合には、従来と同様の動作モードを選択して、従来と同様の入出力リフレッシュ処理を行ない、ユーザプログラムに、A/D変換実行の専用命令およびD/A変換実行の専用命令が含まれている場合には、変換モードを選択して、上述のように専用命令に応じて入出力リフレッシュ処理を行なえばよい。
本発明は、プログラマブルコントローラとして有用である。
1 プログラマブルコントローラ
2 CPUユニット
3 アナログ入力ユニット
4 アナログ出力ユニット
7 A/D変換器
8 D/A変換器
2 CPUユニット
3 アナログ入力ユニット
4 アナログ出力ユニット
7 A/D変換器
8 D/A変換器
Claims (5)
- CPUユニットと、アナログ入力信号をデジタルデータにA/D変換して前記CPUユニットに転送するアナログ入力ユニットと、前記CPUユニットからのデジタルデータをアナログ出力信号にD/A変換するアナログ出力ユニットとを備えるプログラマブルコントローラであって、
前記CPUユニットは、ユーザプログラムに含まれるA/D変換の専用命令に基づいて、前記アナログ入力ユニットに対してA/D変換の実行指令を出力し、デジタルデータを当該CPUユニットに取り込む一方、前記ユーザプログラムに含まれるD/A変換の専用命令に基づいて、前記アナログ出力ユニットに対してデジタルデータとD/A変換の実行指令を出力し、
前記アナログ入力ニユットは、前記A/D変換の実行指令に応答して、前記アナログ入力信号をA/D変換し、
前記アナログ出力ユニットは、前記D/A変換の実行指令に応答して、前記デジタルデータをD/A変換することを特徴とするプログラマブルコントローラ。 - 前記アナログ入力ユニットは、前記A/D変換の実行指令が与えられる迄は、A/D変換を行うことなく待機し、
前記アナログ出力ユニットは、前記D/A変換の実行指令が与えられる迄は、D/A変換を行うことなく待機する請求項1に記載のプログラマブルコントローラ。 - アナログ入力信号をデジタルデータにA/D変換するアナログ入力ユニットおよびデジタルデータをアナログ出力信号にD/A変換するアナログ出力ユニットが接続されるCPUユニットであって、
ユーザプログラムに含まれるA/D変換の専用命令に基づいて、前記アナログ入力ユニットに対してA/D変換の実行指令を出力し、デジタルデータを当該CPUユニットに取り込む一方、前記ユーザプログラムに含まれるD/A変換の専用命令に基づいて、前記アナログ出力ユニットに対してデジタルデータとD/A変換の実行指令を出力することを特徴とするCPUユニット。 - アナログ入力信号をデジタルデータにA/D変換してCPUユニットに転送するアナログ入力ユニットであって、
ユーザプログラムに含まれるA/D変換の専用命令に基づいて、A/D変換の実行指令を出力する前記CPUユニットからの前記実行指令に応答して、アナログ入力信号をデジタルデータにA/D変換することを特徴とするアナログ入力ユニット。 - CPUユニットからのデジタルデータをアナログ出力信号にD/A変換するアナログ出力ユニットであって、
ユーザプログラムに含まれるD/A変換の専用命令に基づいて、D/A変換の実行指令を出力する前記CPUユニットからの前記実行指令に応答して、前記CPUユニットからのデジタルデータをアナログ出力信号にD/A変換することを特徴とするアナログ出力ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008312169A JP2010134830A (ja) | 2008-12-08 | 2008-12-08 | プログラマブルコントローラ、cpuユニット、アナログ入力ユニットおよびアナログ出力ユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008312169A JP2010134830A (ja) | 2008-12-08 | 2008-12-08 | プログラマブルコントローラ、cpuユニット、アナログ入力ユニットおよびアナログ出力ユニット |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010134830A true JP2010134830A (ja) | 2010-06-17 |
Family
ID=42346045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008312169A Pending JP2010134830A (ja) | 2008-12-08 | 2008-12-08 | プログラマブルコントローラ、cpuユニット、アナログ入力ユニットおよびアナログ出力ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010134830A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4902824B1 (ja) * | 2011-08-01 | 2012-03-21 | 三菱電機株式会社 | アナログ入力システム、アナログ出力システム、およびアナログ入出力システム |
JP2019079458A (ja) * | 2017-10-27 | 2019-05-23 | 島津システムソリューションズ株式会社 | プロセス制御装置 |
KR20190105356A (ko) * | 2018-03-05 | 2019-09-17 | 엘에스산전 주식회사 | Plc 시스템 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5966741A (ja) * | 1982-10-07 | 1984-04-16 | Omron Tateisi Electronics Co | Ad変換装置 |
JPS63219026A (ja) * | 1986-10-17 | 1988-09-12 | Sanyo Electric Co Ltd | マイクロコンピユ−タ |
JPH0541666A (ja) * | 1991-05-28 | 1993-02-19 | Matsushita Electric Works Ltd | A/d変換ユニツト |
JPH06167542A (ja) * | 1992-11-30 | 1994-06-14 | Ando Electric Co Ltd | Icテスタ |
JPH077422A (ja) * | 1993-06-16 | 1995-01-10 | Pfu Ltd | A−d変換方式 |
JPH1069302A (ja) * | 1996-08-27 | 1998-03-10 | Matsushita Electric Works Ltd | Pid命令を持つプログラマブルコントローラ |
-
2008
- 2008-12-08 JP JP2008312169A patent/JP2010134830A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5966741A (ja) * | 1982-10-07 | 1984-04-16 | Omron Tateisi Electronics Co | Ad変換装置 |
JPS63219026A (ja) * | 1986-10-17 | 1988-09-12 | Sanyo Electric Co Ltd | マイクロコンピユ−タ |
JPH0541666A (ja) * | 1991-05-28 | 1993-02-19 | Matsushita Electric Works Ltd | A/d変換ユニツト |
JPH06167542A (ja) * | 1992-11-30 | 1994-06-14 | Ando Electric Co Ltd | Icテスタ |
JPH077422A (ja) * | 1993-06-16 | 1995-01-10 | Pfu Ltd | A−d変換方式 |
JPH1069302A (ja) * | 1996-08-27 | 1998-03-10 | Matsushita Electric Works Ltd | Pid命令を持つプログラマブルコントローラ |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4902824B1 (ja) * | 2011-08-01 | 2012-03-21 | 三菱電機株式会社 | アナログ入力システム、アナログ出力システム、およびアナログ入出力システム |
WO2013018190A1 (ja) * | 2011-08-01 | 2013-02-07 | 三菱電機株式会社 | アナログ入力システム、アナログ出力システム、およびアナログ入出力システム |
US8564466B2 (en) | 2011-08-01 | 2013-10-22 | Mitsubishi Electric Corporation | Analog input system, analog output system, and analog input/output system |
TWI460999B (zh) * | 2011-08-01 | 2014-11-11 | Mitsubishi Electric Corp | 類比輸入系統、類比輸出系統及類比輸入輸出系統 |
DE112011105487B4 (de) | 2011-08-01 | 2020-01-16 | Mitsubishi Electric Corporation | Analogeingabesystem, Analogausgabesystem und Analogeingabe-/ausgabesystem |
JP2019079458A (ja) * | 2017-10-27 | 2019-05-23 | 島津システムソリューションズ株式会社 | プロセス制御装置 |
KR20190105356A (ko) * | 2018-03-05 | 2019-09-17 | 엘에스산전 주식회사 | Plc 시스템 |
KR102434408B1 (ko) * | 2018-03-05 | 2022-08-18 | 엘에스일렉트릭(주) | Plc 시스템 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10496079B2 (en) | Control device and control method | |
EP2202595A1 (en) | Programmable controller | |
US20190049925A1 (en) | Control device | |
CN107885305B (zh) | 控制装置、控制方法以及记录介质 | |
CN108621152B (zh) | 控制系统、控制器以及控制方法 | |
JP2010134830A (ja) | プログラマブルコントローラ、cpuユニット、アナログ入力ユニットおよびアナログ出力ユニット | |
JP6568399B2 (ja) | 情報処理装置 | |
JP5864032B1 (ja) | プログラマブルロジックコントローラ | |
JP2009181443A (ja) | 産業用コントローラ用機器 | |
JP2010079355A (ja) | 複数plc間の協調制御システム | |
JP6613104B2 (ja) | グラフィック機能を有する外部機器と接続可能な数値制御装置 | |
JP2008226111A (ja) | 2重化コントローラシステム、その稼動系コントローラ | |
JP5353624B2 (ja) | ロボット制御装置およびロボット制御方法 | |
JP2011062798A (ja) | ロボット制御装置およびロボット制御方法 | |
JPH0667709A (ja) | シーケンスプログラム作成方法及び装置並びにシーケンス制御装置 | |
US10507579B2 (en) | Control system to which control CPU is addable | |
JP6812726B2 (ja) | 制御ユニット、データリフレッシュ方法、データリフレッシュプログラム | |
US5608906A (en) | Multiple-task controller having a plurality of task memory input/output devices, input/output processing device, and a plurality of tasks controlled by external devices | |
JP2008251052A (ja) | I/oユニット及びプログラマブルコントローラシステム | |
JP2010160713A (ja) | フィールド制御装置およびフィールド制御方法 | |
US20190212708A1 (en) | Safety control unit, safety control method, and safety control program | |
JP5804042B2 (ja) | ロボット制御システム、ロボット制御方法 | |
JP5088566B2 (ja) | 割込機能を備えたplc | |
JP5445012B2 (ja) | ロボット制御システム、ロボット制御方法 | |
JP2005339018A (ja) | 数値制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20111014 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20121023 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A02 | Decision of refusal |
Effective date: 20130604 Free format text: JAPANESE INTERMEDIATE CODE: A02 |