JP2010133972A - 識別システム - Google Patents

Abstract

【課題】呼掛け時に複数のトランスポンダを識別する。
【解決手段】呼掛け信号を複数のトランスポンダ１、２、３へ送出すると共に、トランスポンダ１、２、３から応答信号をリーダ１０において受取る。各トランスポンダ１、２、３は、待ち期間中の任意の時点に応答信号を送出すると共に、呼掛けプロセス中に待ち期間の最大長を変更する。
【選択図】図２

Description

発明の詳細な説明

本発明は、複数のトランスポンダとインタロゲータ（ｉｎｔｅｒｒｏｇａｔｏｒ：呼掛け機）とを含む識別システムに関し、トランスポンダとインタロゲータ自体に関し、かつ呼掛けプロセスを介して複数のトランスポンダを識別する方法に関する。本発明は更に、ヨーロッパ特許第４９４，１１４Ａ号および同第５８５，１３２Ａ号に開示される識別システムを改善する方法および装置に関する。

複数のトランスポンダが電力信号（あるいは、「呼掛け」信号：ｉｎｔｒｒｏｇａｔｉｏｎ ｓｉｇｎａｌ）により励起され、次いで、通常は識別データを含む応答信号を受信機へ送信する、インタロゲータの一部をなす識別システムが公知である。信号は、電磁エネルギ、例えば無線周波（ＲＦ）、赤外線（ＩＲ）およびコヒーレント光、および音響、例えば超音波を含む多くの方法で送信される。例えば、送信は、トランスポンダによるＲＦエネルギの実際の放出により、即ち呼掛け信号における変動するＲＦエネルギ量がトランスポンダのアンテナから反射されあるいは後方散乱される結果であるトランスポンダのアンテナの反射率の変調によって達成されている。

このようなシステムにおける問題は、複数のトランスポンダが存在する場合、異なるトランスポンダの送信間に衝突（ｃｌａｓｈ）が生じ得ることである。一般に、２つのトランスポンダの送信が重なり合う即ち衝突すると、受信機が個別の送信を弁別できないので送信が乱され、従って失われる（図１参照）。１つの解決法は、各トランスポンダの全送信がインタロゲータにより良好に受信されるまで各トランスポンダが繰返して送信することである。このような問題に対する種々の試みがなされており、様々な結果が得られた。

連合王国（ＧＢ）特許第２，１１６，８０８Ａ号は、個々のトランスポンダが擬似ランダムな方法でデータを再処理するようにプログラムされる識別システムを開示している。このような識別システムにおけるトランスポンダに対するタイミング信号が水晶発振器から得られ、これによりトランスポンダの製造を高価にする。

ヨーロッパ特許第４６７，０３６Ａ号は、トランスポンダのデータ伝送間の擬似ランダム遅延を用いる別の識別システムを記載している。この事例では、線形回帰シーケンス発生器が、擬似ランダム遅延をできるだけランダムにするトランスポンダ識別アドレスによって結実する。

ヨーロッパ特許第１６１７９９Ａ号は、各トランスポンダが一義的にコード化された識別番号からなる応答信号を伝送するインタロゲータ／トランスポンダ・システムを開示している。インタロゲータは受信した信号を再び伝送し、各トランスポンダが信号を復号してそれ自体の識別番号に照らしてデータを調べる。特定のトランスポンダがそれ自体のコードを認識する場合に、このトランスポンダが応答信号を止め、あるいは更なる指令を受取るように調整する（他の全てのトランスポンダは停止する）。２つ以上のトランスポンダが同時に送信しているゆえに干渉が生じるならば、インタロゲータは、有効信号が受信されるまで待機する。

ランダムまたは擬似ランダムなタイミングを用いる先に述べたシステムは、全てのトランスポンダが最終的にはインタロゲータにより識別されることを保証するため応答信号の生成におけるランダム遅延あるいは擬似ランダム遅延の基準に依存する。しかし、ある状況においては、トランスポンダ間の衝突の頻度は、識別成功数が劇的に低減され、かつ全てのトランスポンダの識別に要する全時間が望ましからず延長されるほどに高い。

本発明によれば、頭書の請求の範囲により記載される如き方法、識別システム、トランスポンダおよび集積回路が提供される。

本発明の一特質によれば、呼掛け信号のトランスポンダへの伝送および応答信号のトランスポンダからの受信を含み、各トランスポンダが待ち期間中の任意の時点における応答信号を伝送することが可能である呼掛けにおいて複数のトランスポンダを識別する方法であって、各トランスポンダが呼掛けプロセス中の待ち期間の最大長を変更することを特徴とする方法が提供される。

本発明の別の特質によれば、インタロゲータと複数のトランスポンダとを含み、インタロゲータが呼掛け信号をトランスポンダへ伝送するための送信機を含み、各トランスポンダが呼掛け信号を受信する受信機と、呼掛け信号の受信後に応答信号を伝送する送信機と、待ち期間中の任意の時点に応答信号を生成する手段とを含み、各トランスポンダがインタロゲータによるトランスポンダの呼掛け中の待ち期間の最大長を変更する手段を有することを特徴とする識別システムが提供される。

トランスポンダは、呼掛け中の待ち期間の最大長（最大待ち時間）を変更することができる。呼掛けフィールドに多すぎるトランスポンダがありシステム全体が著しく混雑するならば、休止時間中の個々のトランスポンダの伝送の機会を増やすように最大待ち時間を増すことができる。反対に、呼掛けフィールドにおける非常に少数のトランスポンダがあり非常に大きな休止期間があるならば、呼掛けの速度を改善するため最大待ち時間を短縮することができる。

トランスポンダは、インタロゲータからの指令に応答して最大待ち時間を動的に変化させることができる。あるいはまた、トランスポンダは、ひどい混雑あるいは大きな休止期間を検出して最大待ち時間を然るべく変化させるものである。

トランスポンダのグループに対する最大待ち時間を初期の呼掛けにおいて最適化し以降の呼掛けにおいて使用することができ、あるいは最適化フェーズにおいて適切な最大待ち時間を決定することができる。トランスポンダは、インタロゲータからの指令に応答して、あるいは呼掛け中に存在する外部条件に応答して最大待ち時間を変化させることができる。

インタロゲータからの指令を用いて最大待ち時間を変更するならば、これら指令は呼掛け信号の変調その他の変調の形態をとり得る。あるいはまた、これらの指令は、例えば呼掛け信号とは異なる周波数でインタロゲータにより送られる個々の信号の形態をとり得る。

トランスポンダは、多くの段階における最大待ち時間を増減することができ、あるいは例えばクロック・サイクル数または経過時間を任意の長さに変化させることができる。

トランスポンダが識別の成功後に「スイッチ・オフ」その他の不動作状態とされずに待ち期間後に応答信号を再送される場合、待ち期間は、識別の成功後に変更される。更に、トランスポンダの正常な識別が反復して生じるときは、待ち期間は、例えば、期間を繰返し倍増することによって変更される。

待ち期間の変更が特定の状況においてトランスポンダにより用いられる実際の待ち期間の決定に用いられる手法に対してなんの制限も課さないことが判るであろう。特に、先に述べたランダムおよび擬似ランダム伝送／再送技法は、本発明およびその望ましい特徴に関して用いることができる。

ヨーロッパ特許第４９４，１１４Ａ号および同第５８５，１３２Ａ号（内容が参考のため本文に援用される）に記載される如きトランスポンダおよびインタロゲータは、本発明によるトランスポンダおよびインタロゲータを作るためのものである。トランスポンダは一義的にコード化することができ、あるいは幾つかのトランスポンダが同じコードを共有することもできる。

本発明の望ましい実施の形態については、添付図面に関して事例として次に記述する。

図面において、図２に示される本発明の望ましい実施の形態は、送信アンテナ１１ａを持つ送信機１１と受信アンテナ１２ａを持つ受信機１２とを含むＲＦＩＤである。送信機１１、１１ａが給電信号（リーダ信号）を多数の受動トランスポンダ（タッグ１、タッグ２およびタッグ３）へ伝送する。

各トランスポンダはダイポール・アンテナを含み、このアンテナの２つの極が４および５により示される。リーダのフィールド内のトランスポンダは、コンデンサＣとダイオードＤを用いてリーダ信号（ｒｅａｄｅｒ ｓｉｇｎａｌ）におけるエネルギからの電力供給を得ることができる。コード発生器６および論理回路７がマンチェスタ・コーディングを用いる信号を生成し、この信号はアンテナの極４と５との間に接続された変調器９を用いてリーダから受信したエネルギの一部を変調することによってリーダへ送られる信号である。トランスポンダは、局部タイミング手段（先に述べたヨーロッパ特許第５８５，１３２Ａ号において詳細に記載される如き）を有する。

トランスポンダのコード信号の受信の成功時に、リーダ１０が、弊先行ヨーロッパ特許出願第０４０４１１４号に記載される如きトランスポンダを不動作状態にする確認信号を送出する。

システムの動作について更に詳細に調べると、電力を受取ると同時に、各トランスポンダは、ランダム待ちサイクル（ｒａｎｄｏｍ ｗａｉｔ ｃｙｃｌｅ）をそのコード信号の送信前に実行する。過大な衝突が生じていることをリーダが検出すると、リーダは、信号の修正その他の修正における短いギャップ（部分的または完全なスイッチ・オフ）からなる指令を送出する。リーダ・フィールド（前記指令を受取る）における全てのアクティブなトランスポンダがその最大ランダム待ち期間を変更し、待ちサイクルを再開する。このように、各トランスポンダは、ノイズまたは干渉が低減した「休止」時間（ｑｕｉｅｔ ｔｉｍｅ）において成功裡に識別され得る。トランスポンダが局部タイミング手段（ヨーロッパ特許第５８５，１３２Ａ号に詳細に記載された如き）を有するので、このような指令のタイミングおよび持続時間が局部タイミング手段と同期される。

図３は、リーダ信号と５つのトランスポンダ（タッグ１ないしタッグ５）からの応答を示し、どのようにトランスポンダの伝送間の衝突が生じ得るか、また本発明の望ましい実施の形態によってどのように低減できるかを簡潔に示している。リーダの信号２０が時点ｔ₀にパワーアップされ、これと同時にリーダ・フィールド内のトランスポンダが給電されてランダム待ちサイクルを開始する。図３に示された事例においては、タッグ３が時点ｔ１に信号を最初に送信し、時点ｔ２にタッグ１が、ｔ３においてタッグ２が、ｔ４においてタッグ４が送信する。

図３に示された事例において、タッグ１、２および３からの信号が衝突し、その結果全く識別ができない。タッグ１、２および３が各ランダム待ちサイクルを再開し、ｔ５においてタッグ３からの再送がｔ４においてタッグ４からの最初の伝送と衝突する。更なる衝突が生じ、大きな衝突数を検知するリーダが「スロー・ダウン」指令２１を送信し、これにトランスポンダがその待ちサイクルの最大期間を倍増することにより応答する。トランスポンダは更に、待ちサイクル内のランダム時点に再送するが、最大待ちサイクルが倍増されたとき、特定の時点における衝突の可能性は低減される。このことは、衝突を生じることなく、時点ｔ２１ないしｔ２５においてタッグ１ないし５の以降の正常な再送によって示される。

図４は、概略において、当該望ましい実施の形態のシステムにおいて使用される１つのタッグの形態におけるトランスポンダを示す。このタッグはダイポール・アンテナを含み、このアンテナの極は６０および６１として示される。コード発生器６２は、論理回路６４により動作可能状態にされるとき、マンチェスタ・コーディング（信号７７）を用いて、コードを持つトランジスタＱ１を変調する。当該コード発生器に対するタイミングは局部発振器６６から得られる。コンデンサＣ１と組合わされるダイオードＤ１およびＤ２は、タッグに対する電力を供給する。ＦＦ１がリセット状態にあるとき（信号７２）、発振器はランダム待ち時間発生器からスイッチ・オフされる。ＦＦ１は、タッグがパワーアップされるときにのみセットされ、タッグが良好に読取られた後にスイッチ・オフされるときにリセットされる。タッグが最初にリーダ信号を受取ると、ＦＦ１はセット状態となる。パワーアップ時に、論理回路６４がランダム待ちタイマ６３をトリガーしてランダム値を選択しカウント・ダウンを開始する。

ギャップ検出回路６５は、ダイオードＤ３によってリーダ信号の有無を検出することができ、リーダ信号にスイッチ・オフ即ちギャップがあるならばギャップの持続時間を検出することができる。

短いギャップは、除算器６９に比較的大きな数により除算を行うように指示する。引き続いて２つの短いギャップは除算器６９に小さな数により除算を行うように指示する。このことは、ランダム待ち時間発生器が、１つのギャップでは遅く、２倍の短いギャップでは速く動作することを意味する。長いギャップは無視される。ランダム待ち時間発生器は、論理回路６４に対してカウント・ダウンの終了を表示し（信号７５）、この論理回路６４はコード発生器６２がコードでトランジスタＱ１を変調することを可能にする。論理回路はまた、時間タッグの間ギャップ検出回路が信号を伝送することを禁止する。

ノイズその他の干渉の無いリーダによりトランスポンダ信号がいったん受取られてリーダが適切に調時された割込み禁止／ウェークアップ・ギャップを発行するならば、ギャップは論理回路６４によって検出される。トランスポンダ信号の終了の後予め定めた時間、例えばコードが終了して５クロック・パルス後にこのようなギャップが生じるものとすれば、論理回路（信号７１）がＦＦ１をリセットする。ＦＦ１（信号７２）は前記発生器がリセットされるまでこれをスイッチ・オフし、この場合タッグ信号をフィールドから排除しコンデンサＣ１が充分に放電すること許容する。

図５は、リーダに対する回路を示している。送信機１１０がリーダｒｆ持続波信号を生成し、この信号がサーキュレータ１１１およびアンテナ１１２を介してタッグへ伝送される。タッグ信号はアンテナ１１２により受信され、前記サーキュレータ１１１を送信機信号から分離するためサーキュレータ１１１を介して低周波コード信号を抽出するミクサ１１３へ送られ、更に低域通過フィルタ１１４へ送られる。ミクサ１１３は、タッグ信号をスプリッタ１１８により抽出されたん伝送されたリーダ信号の一部と混合され、これによりフィルタ１１４へ送られるベースバンド信号を生成する。フィルタの出力は、増幅され（１１９）、全波整流される（１２１）。結果として得る信号は増幅され、２除算回路１２５を経てマイクロプロセッサ１２６へ送られる。マイクロプロセッサは、短い単安定回路１２７または長い単安定回路１２８、ＡＮＤゲート１２９およびスイッチ１３０を用いて、短いギャップまたは長いギャップでリーダ信号をスイッチ・オフする。マイクロプロセッサは、他のタッグ・コードにより損なわれるタッグ・コードが多すぎることを見出すと、混雑を低減するため自動的に短いギャップを送出する。

本発明の代替的な実施の形態においては、システムは、タッグ自体がランダム待機時間を自動的に変更できるように作ることができる。このシステムは、リーダにより送られた長いギャップの速度を最初に検出する。これは、システムの混雑の表示である。この表示が非常に低ければ、システムの利用は低い。その場合は、システムは除算器６９を減分することによりそのランダム待ち時間を低減する。タッグがそのコードの送出後に確認を受取っていないことを見出すと、除算器６９によりランダム待ち時間を増加することができる。後者の場合、チャネルはおそらくは混雑している。

当業者には、タッグおよびリーダの機能が多くの異なる方法で達成されることを容易に理解されよう。例えば、タッグは、リーダ信号から電力を取得する代わりに、小さなバッテリによって給電することもできる。トランスポンダは、同期システムを提供するためそのクロック信号をリーダから取得することもできる。

リーダから送られた確認信号により不動作状態にされる代わりに、トランスポンダが待ちサイクルを再開するシステムに対する本発明の更に代替的な実施の形態においては、例えばトランスポンダの各識別の成功時に倍増することによって最大待ち期間を増加することができる。

従来技術のトランスポンダのデータ伝送の概略図である。 本発明の望ましい実施の形態による１つのインタロゲータと３つのトランスポンダとを示す概略ブロック図である。 １つのインタロゲータと多数のトランスポンダの概略図である。 本発明の望ましい実施の形態によるトランスポンダのブロック図である。 本発明の望ましい実施の形態によるリーダのブロック図である。

Claims (33)

1. 呼掛け信号を複数のトランスポンダへ送出するステップと複数のトランスポンダから応答信号を受取るステップとを含み、各前記トランスポンダが待ち期間中の任意の時点に応答信号を送出することができる呼掛け時に前記複数のトランスポンダを識別する方法において、各前記トランスポンダが呼掛けプロセス中の待ち期間の最大長を変更することができることを特徴とする方法。
2. １つのインタロゲータと複数のトランスポンダとを備える識別システムであって、前記インタロゲータが呼掛け信号を前記複数のトランスポンダへ送出する送信機を含み、各前記トランスポンダが前記呼掛け信号を受取る受信機と該呼掛け信号の受取り後に応答信号を送出する送信機と待ち期間中の任意の時点に前記応答信号を生成する手段とを含み、各前記トランスポンダが前記インタロゲータによる前記トランスポンダの呼掛け中に待ち期間の最大長を変更する手段を有することを特徴とする識別システム。
3. 前記複数のトランスポンダが、前記インタロゲータからの指令に応答して最大待ち時間を動的に変更する請求項２記載のシステム。
4. 前記複数のトランスポンダが大混雑かあるいは大きな休止期間かを検出し、かつ最大待ち時間を然るべく変更するように適合される請求項２記載のシステム。
5. トランスポンダのグループに対する最大待ち時間が、最初の呼掛け時に最適化され、その後の呼掛け時に使用される請求項２ないし４のいずれか一つに記載のシステム。
6. 最大待ち時間が最適化フェーズ中に決定される請求項２ないし４のいずれか一つに記載のシステム。
7. 前記複数のトランスポンダが、前記インタロゲータからの指令に応答して、あるいは呼掛け中に存在する外部状況に応じて最大待ち時間を変更する請求項２ないし６のいずれか一つに記載のシステム。
8. 前記インタロゲータからの指令が最大待ち時間を変更するために用いられ、該指令が呼掛け信号についての変調その他の修正の形態である、請求項２ないし７のいずれか一つに記載のシステム。
9. 前記インタロゲータからの指令が最大待ち時間を変更するために用いられ、該指令が前記インタロゲータにより送られる個々の信号の形態である、請求項２ないし７のいずれか一つに記載のシステム。
10. 前記複数のトランスポンダが、最大待ち時間を多段階で増減し、あるいは最大待ち時間を任意の長さに変更する請求項２ないし９のいずれか一つに記載のシステム。
11. 前記複数のトランスポンダが、識別成功後に「スイッチ・オフ」その他の不動作状態ではなく、かつ、待ち期間後に応答信号を再送出するように適合される場合、待ち期間が識別成功後に変更される請求項２ないし１０のいずれか一つに記載のシステム。
12. 一つのトランスポンダについての正常な識別が反復して生じる場合、待ち期間が逐次に延長される期間によって変更される請求項１１記載のシステム。
13. 前記期間が逐次倍増される請求項１２記載のシステム。
14. インタロゲータから呼掛け信号を受取る受信機と、該呼掛け信号の受取り後に応答信号を送出する送信機と、待ち期間中の任意の時点に前記応答信号を生成する手段とを含むトランスポンダであって、該トランスポンダが、前記インタロゲータによる呼掛け中の待ち期間の最大長を変更する手段を有することを特徴とするトランスポンダ。
15. 前記トランスポンダが前記インタロゲータからの指令に応答して最大待ち時間を動的に変更する請求項１４記載のトランスポンダ。
16. 前記トランスポンダが、大混雑かあるいは大きな休止期間かを検出し、かつ最大待ち時間を然るべく変更するように適合される請求項１４記載のトランスポンダ。
17. 前記トランスポンダが、前記インタロゲータからの指令に応答して、あるいは呼掛け中に存在する外部状況に応じて最大待ち時間を変更するように適合される、請求項１４ないし１６のいずれか一つに記載のトランスポンダ。
18. 前記トランスポンダが、前記呼掛け信号についての変調その他の修正の形態での指令の受取りに応答して最大待ち時間を変更するように適合される、請求項１４ないし１７のいずれか一つに記載のトランスポンダ。
19. 前記トランスポンダが、前記インタロゲータにより送出される個々の信号の形態での指令の受取りに応答して最大待ち時間を変更するように適合される、請求項１４ないし１８のいずれか一つに記載のトランスポンダ。
20. トランスポンダが、最大待ち時間を多段階で増減し、あるいは最大待ち時間を任意の長さに変更する請求項１４ないし１９のいずれか一つに記載のトランスポンダ。
21. 前記トランスポンダが、識別の成功後に「スイッチ・オフ」その他の不動作状態ではなく、前記待ち期間後に前記応答信号を再送出するように適合される場合、前記待ち期間が識別の成功後に変更される、請求項１４ないし２０のいずれか一つに記載のトランスポンダ。
22. 一つのトランスポンダについての正常な識別が反復して生じる場合、前記待ち期間が該期間の逐次の延長によって変更される請求項２１記載のトランスポンダ。
23. 前記期間が逐次倍増される請求項２２記載のトランスポンダ。
24. 呼掛け信号を受取る受信機と、該呼掛け信号の受取り後に応答信号を送出する送信機と、待ち期間中の任意の時点において前記応答信号を生成する手段とを含むトランスポンダにおいて用いられる集積回路であって、インタロゲータによる前記トランスポンダの呼掛け中の待ち期間の最大長を変更する制御手段が設けられることを特徴とする集積回路。
25. 前記制御手段が、前記インタロゲータからの指令に応答して最大待ち時間を動的に変更する請求項２４記載の集積回路。
26. 制御手段が、大混雑あるいは大きな休止期間を検出し、かつ最大待ち時間を然るべく変更するように適合される、請求項２５記載の集積回路。
27. 前記制御手段が、前記インタロゲータからの指令に応答して、あるいは呼掛け中に存在する外部状況に応じて最大待ち時間を変更する、請求項２４ないし２６のいずれか一つに記載の集積回路。
28. 前記集積回路が、前記呼掛け信号についての変調その他の修正の形態での指令の受取りに応答して最大待ち時間を変更するように適合される、請求項２４ないし２７のいずれか一つに記載の集積回路。
29. 前記集積回路が、前記インタロゲータにより送出される個々の信号の形態での指令の受取りに応答して最大待ち時間を変更するように適合される、請求項２４ないし２７のいずれか一つに記載の集積回路。
30. 前記制御手段が、最大待ち時間を多段階で増減し、あるいは最大待ち時間を任意の長さに変更する、請求項２４ないし２９のいずれか一つに記載の集積回路。
31. 前記トランスポンダが、識別の成功後「スイッチ・オフ」その他の不動作状態ではなく、かつ前記待ち期間後に前記応答信号を再送出するように適合される場合、前記制御手段が、前記待ち期間を識別の成功後に変更する、請求項２４ないし３０のいずれか一つに記載の集積回路。
32. 一つのトランスポンダについての正常な識別が反復して生じる場合、制御手段が、前記待ち期間を該期間の逐次の増加によって変更する、請求項３１記載の集積回路。
33. 前記期間が前記制御手段により逐次倍増される、請求項３２記載の集積回路。