JP2010129787A - Method for manufacturing printed wiring board with built-in resistive element and printed wiring board with built-in resistive element - Google Patents
Method for manufacturing printed wiring board with built-in resistive element and printed wiring board with built-in resistive element Download PDFInfo
- Publication number
- JP2010129787A JP2010129787A JP2008303071A JP2008303071A JP2010129787A JP 2010129787 A JP2010129787 A JP 2010129787A JP 2008303071 A JP2008303071 A JP 2008303071A JP 2008303071 A JP2008303071 A JP 2008303071A JP 2010129787 A JP2010129787 A JP 2010129787A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- resistance
- film
- insulating film
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、抵抗素子内蔵プリント配線基板の製造方法、抵抗素子内蔵プリント配線基板に関する。特に、本発明は、基板に設けられた絶縁膜上に、複数の抵抗素子を形成する抵抗素子内蔵プリント配線基板の製造方法に関する。また、本発明は、複数の抵抗素子が絶縁膜上に設けられている抵抗素子内蔵プリント配線基板に関する。 The present invention relates to a method of manufacturing a resistance element built-in printed wiring board and a resistance element built-in printed wiring board. In particular, the present invention relates to a method of manufacturing a resistance element built-in printed wiring board in which a plurality of resistance elements are formed on an insulating film provided on a substrate. The present invention also relates to a resistance element built-in printed wiring board in which a plurality of resistance elements are provided on an insulating film.
電子機器は、小型化や薄型化が進められている。これに伴って、電子機器に搭載されるプリント配線基板などの部品についても、小型化が要求されている。 Electronic devices are being reduced in size and thickness. In connection with this, miniaturization is also requested | required also about components, such as a printed wiring board mounted in an electronic device.
プリント配線基板においては、抵抗素子などの受動素子が設けられている。たとえば、抵抗素子は、チップ部品としてプリント配線基板に実装されている。しかしながら、この場合には、小型化の要求に応えることが困難な場合がある。 The printed wiring board is provided with a passive element such as a resistance element. For example, the resistance element is mounted on a printed wiring board as a chip component. However, in this case, it may be difficult to meet the demand for downsizing.
このため、この要求に対応するために、プリント配線基板に抵抗素子が内蔵された抵抗素子内蔵プリント配線基板が提案されている（たとえば、特許文献１参照）。 For this reason, in order to meet this requirement, a resistive element built-in printed wiring board in which a resistive element is built in a printed wiring board has been proposed (for example, see Patent Document 1).
上記の抵抗素子の形成は、たとえば、スクリーン印刷法やリフトオフ法などの技術を用いて行われている。この場合において抵抗素子の抵抗値を変動させる際には、抵抗膜の長さや幅などの形状を変更している。 The above-described resistance element is formed using a technique such as a screen printing method or a lift-off method, for example. In this case, when the resistance value of the resistance element is varied, the shape such as the length and width of the resistance film is changed.
また、この他に、トリミング技術を用いて、抵抗素子の抵抗値を調整することが提案されている（たとえば、特許文献２参照）。 In addition, it has been proposed to adjust the resistance value of the resistance element using a trimming technique (see, for example, Patent Document 2).
しかしながら、抵抗素子において抵抗膜の長さを変更して抵抗値の調整をする場合には、その占有面積が大きくなり、小型化の実現が困難な場合がある。 However, when the resistance value is adjusted by changing the length of the resistive film in the resistive element, the occupied area becomes large, and it may be difficult to realize miniaturization.
占有面積を大きくさせないためには、抵抗膜の幅を変更して抵抗値の調整をすることが有効的ではあるが、スクリーン印刷法での形成においては、最小寸法（たとえば、３０μｍ程度）が存在し、小型化を十分に実現することが困難な場合がある。これと共に、スクリーン印刷の場合にてパターン形成後に焼結する時に、ペースト状の抵抗材に含まれる溶剤が揮発して、収縮するので、パターン幅が変動する場合がある。このため、この変動によって、特性にバラツキが生じる場合がある。 In order not to increase the occupied area, it is effective to adjust the resistance value by changing the width of the resistance film, but there is a minimum dimension (for example, about 30 μm) in the formation by the screen printing method. However, it may be difficult to achieve sufficient miniaturization. At the same time, when sintering is performed after pattern formation in the case of screen printing, the solvent contained in the paste-like resistance material volatilizes and contracts, so the pattern width may vary. For this reason, this variation may cause variations in characteristics.
また、トリミング技術を用いて抵抗値を調整する場合には、トリミング加工に長時間を要するため、効率的に製造することが困難な場合がある。また、さらに、トリミング装置は、非常に高価であり、量産化が困難な場合がある。このため、特に、トリミング加工の対象となる抵抗素子が多数存在している場合には、この不具合が顕在化する。 Further, when the resistance value is adjusted using the trimming technique, it may be difficult to efficiently manufacture because the trimming process takes a long time. Furthermore, the trimming device is very expensive and may be difficult to mass-produce. For this reason, in particular, when there are a large number of resistance elements to be trimmed, this problem becomes obvious.
このように、プリント配線基板においては、抵抗素子の占有面積の減少が困難であって、特性のバラツキが生ずる場合がある。このため、装置の小型化を実現することが困難な場合がある。また、製造効率を向上することが困難な場合がある。 As described above, in the printed wiring board, it is difficult to reduce the area occupied by the resistance element, which may cause variations in characteristics. For this reason, it may be difficult to reduce the size of the apparatus. Moreover, it may be difficult to improve manufacturing efficiency.
したがって、本発明は、小型化を容易に実現可能であって、製造効率を向上することが可能な抵抗素子内蔵プリント配線基板の製造方法、および、抵抗素子内蔵プリント配線基板を提供する。 Therefore, the present invention provides a method of manufacturing a resistance element built-in printed wiring board that can be easily reduced in size and can improve manufacturing efficiency, and a resistance element built-in printed wiring board.
本発明の抵抗素子内蔵プリント配線基板の製造方法は、基板上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に、第１抵抗膜を含む第１抵抗素子と、第２抵抗膜を含む第２抵抗素子とを少なくとも形成する抵抗素子形成工程とを具備し、前記抵抗素子形成工程は、第１の溝と前記第１の溝よりも深い第２の溝とを、前記絶縁膜の表面に形成する溝形成工程と、前記第１の溝の表面を被覆するように前記第１抵抗膜を形成すると共に、前記第２の溝の表面を被覆するように前記第２抵抗膜を形成する抵抗膜形成工程とを有する。 The method of manufacturing a printed wiring board with a built-in resistive element according to the present invention includes an insulating film forming step of forming an insulating film on a substrate, a first resistive element including a first resistive film on the insulating film, and a second resistive film A resistance element forming step of forming at least a second resistance element including the first resistance groove, wherein the resistance element forming step includes a first groove and a second groove deeper than the first groove. Forming a groove on the surface of the first groove, forming the first resistance film so as to cover the surface of the first groove, and forming the second resistance film so as to cover the surface of the second groove. Forming a resistive film.
本発明の抵抗素子内蔵プリント配線基板は、少なくとも第１抵抗素子と第２抵抗素子とが絶縁膜上に設けられている基板を含み、第１抵抗素子は、前記絶縁膜に形成された第１の溝の表面を被覆する第１抵抗膜を有し、第２抵抗素子は、前記絶縁膜において前記第１の溝よりも深くなるように形成された第２の溝の表面を被覆する第２抵抗膜を有する。 The printed wiring board with a built-in resistance element of the present invention includes a substrate on which at least a first resistance element and a second resistance element are provided on an insulating film, and the first resistance element is formed on the insulating film. A second resistance element covering the surface of the second groove formed so as to be deeper than the first groove in the insulating film. Has a resistive film.
本発明によれば、小型化を容易に実現可能であって、製造効率を向上することが可能な抵抗素子内蔵プリント配線基板の製造方法、抵抗素子内蔵プリント配線基板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, size reduction can be implement | achieved easily and the manufacturing method of the resistive element built-in printed wiring board which can improve manufacturing efficiency, and the resistive element built-in printed wiring board can be provided.
以下より、本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described.
説明は、下記の手順で行う。
１．第１実施形態（溝の側面と底面とに抵抗膜が形成されている場合）
２．第２実施形態（抵抗膜の底面に開口が形成されている場合）
３．第３実施形態（一の抵抗素子にて複数の溝が形成されている場合）
４．その他
The description is made according to the following procedure.
1. 1st Embodiment (when the resistance film is formed in the side surface and bottom face of a groove | channel)
2. Second embodiment (when an opening is formed on the bottom surface of the resistive film)
3. Third embodiment (when a plurality of grooves are formed by one resistive element)
4). Other
＜１．第１実施形態＞
[構成]
図１と図２は、本発明の第１実施形態に係る抵抗素子内蔵プリント配線基板１の要部について、模式的に示す図である。ここで、図１は、断面図である。一方で、図２は、上面図である。図１においては、図２に示すＸ１−Ｘ２部分の断面について示している。
<1. First Embodiment>
[Constitution]
FIG. 1 and FIG. 2 are diagrams schematically showing a main part of the printed
抵抗素子内蔵プリント配線基板１は、図１と図２に示すように、基板１０１を含む。この基板１０１は、たとえば、絶縁基板であり、たとえば、エポキシ樹脂等の樹脂を用いて形成されている。この基板１０１は、いわゆるプリント配線基板であって、多層配線（図示なし）が形成されている。そして、これと共に、図１に示すように、基板１０１の一方の面には、第１絶縁膜２０１と、抵抗素子３０１と、第２絶縁膜４０１とが形成されている。
The resistance element built-in printed
第１絶縁膜２０１は、図１に示すように、基板１０１の一方の面を被覆するように設けられている。この第１絶縁膜２０１は、たとえば、樹脂などの絶縁材料によって形成されている。そして、第１絶縁膜２０１において基板１０１の側とは反対側の面には、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３が形成されている。
As shown in FIG. 1, the first
第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３のそれぞれは、図１および２に示すように、第１絶縁膜２０１の表面において、ｘ方向に並ぶように形成されている。
As shown in FIGS. 1 and 2, each of the first groove M1, the second groove M2, and the third groove M3 is formed to be aligned in the x direction on the surface of the first
ここでは、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３のそれぞれは、ｘ方向とｙ方向とのそれぞれにおいて同じ幅になるように形成されている。 Here, each of the first groove M1, the second groove M2, and the third groove M3 is formed to have the same width in each of the x direction and the y direction.
しかし、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３のそれぞれは、図１に示すように、深さが、互いに異なるように形成されている。 However, each of the first groove M1, the second groove M2, and the third groove M3 is formed to have a different depth as shown in FIG.
具体的には、第１の溝Ｍ１は、第２の溝Ｍ２および第３の溝Ｍ３よりも、深さが浅くなるように形成されている。また、第２の溝Ｍ２は、その深さが、第１の溝Ｍ１よりも深く、第３の溝Ｍ３よりも浅くなるように形成されている。そして、第３の溝Ｍ３は、第１の溝Ｍ１および第２の溝Ｍ２よりも、深さが深くなるように形成されている。 Specifically, the first groove M1 is formed to be shallower than the second groove M2 and the third groove M3. The second groove M2 is formed so that the depth is deeper than the first groove M1 and shallower than the third groove M3. The third groove M3 is formed so as to be deeper than the first groove M1 and the second groove M2.
すなわち、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３の順で、深さが深くなるように、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３が形成されている。 That is, the first groove M1, the second groove M2, and the third groove M3 are formed so that the depth increases in the order of the first groove M1, the second groove M2, and the third groove M3. Has been.
抵抗素子３０１は、図１および図２に示すように、複数が形成されている。
A plurality of
ここでは、図１に示すように、この抵抗素子３０１として、第１抵抗素子３１１と第２抵抗素子３２１と第３抵抗素子３３１とが、第１絶縁膜２０１の表面に形成されている。
Here, as shown in FIG. 1, as the
第１抵抗素子３１１は、図１および図２に示すように、第１抵抗膜３１２と、一対の第１電極３１３とを有する。
As illustrated in FIGS. 1 and 2, the
この第１抵抗素子３１１において、第１抵抗膜３１２は、抵抗体によって形成されている。そして、この第１抵抗膜３１２は、図１に示すように、第１絶縁膜２０１の表面において、第１の溝Ｍ１に対応する面を被覆するように設けられている。具体的には、図１に示すように、第１抵抗膜３１２は、第１の溝Ｍ１の側面および底面の全面を被覆するように設けられている。そして、これと共に、図１および図２に示すように、第１抵抗膜３１２は、第１絶縁膜２０１の表面において、第１の溝Ｍ１が設けられた周囲の領域を被覆するように設けられている。
In the
第１抵抗素子３１１において、一対の第１電極３１３は、図１および図２に示すように、第１抵抗膜３１２上において、互いが離れて設けられている。具体的には、一対の第１電極３１３のそれぞれは、第１抵抗膜３１２にて第１の溝Ｍ１が設けられた周囲において、第１の溝Ｍ１を挟むように間を隔てて設けられており、第１抵抗膜３１２に電気的に接続されている。そして、一対の第１電極３１３の一方は、図１および図２に示すように、第１導電バンプＢ１を介して、第１配線５１１に電気的に接続されている。また、他方は、図２に示すように、ｘｙ面を延在しており、配線としても機能するように構成されている。
In the
第２抵抗素子３２１は、図１および図２に示すように、第２抵抗膜３２２と、一対の第２電極３２３とを有する。
As illustrated in FIGS. 1 and 2, the
この第２抵抗素子３２１において、第２抵抗膜３２２は、図１に示すように、第１絶縁膜２０１の表面において、第２の溝Ｍ２に対応する面を被覆するように設けられている。具体的には、図１に示すように、第２抵抗膜３２２は、第２の溝Ｍ２の側面および底面の全面を被覆するように設けられている。そして、これと共に、図１および図２に示すように、第２抵抗膜３２２は、第１絶縁膜２０１の表面において、第２の溝Ｍ２が設けられた周囲の領域を被覆するように設けられている。
In the
第２抵抗素子３２１において、一対の第２電極３２３は、図１および図２に示すように、第２抵抗膜３２２上において、互いが離れて設けられている。具体的には、一対の第２電極３２３のそれぞれは、第２抵抗膜３２２にて第２の溝Ｍ２が設けられた周囲において、第２の溝Ｍ２を挟むように間を隔てて設けられており、第２抵抗膜３２２に電気的に接続されている。この第２電極３２３は、第１電極３１３と同様にして、形成される。そして、一対の第２電極３２３の一方は、図１および図２に示すように、第２導電バンプＢ２を介して、第２配線５２１に電気的に接続されている。また、他方は、図２に示すように、ｘｙ面を延在しており、配線としても機能するように構成されている。
In the
図１に示すように、第２の溝Ｍ２は、深さが第１の溝Ｍ１よりも深い。このため、第２抵抗膜３２２にて第２の溝Ｍ２の側面に形成された部分の長さは、第１抵抗膜３１２にて第１の溝Ｍ１の側面に形成された部分に形成された部分よりも長い。よって、第２抵抗素子３２１にて一対の第２電極３２３の間に形成された第２抵抗膜３２２の長さは、第１抵抗素子３１１にて一対の第１電極３１３の間に形成された第１抵抗膜３１２の長さよりも長い。したがって、第２抵抗素子３２１においては、第１抵抗素子３１１よりも抵抗値が高い。
As shown in FIG. 1, the second groove M2 is deeper than the first groove M1. For this reason, the length of the portion formed on the side surface of the second groove M2 in the
第３抵抗素子３３１は、図１および図２に示すように、第３抵抗膜３３２と、一対の第３電極３３３とを有する。
As illustrated in FIGS. 1 and 2, the
この第３抵抗素子３３１において、第３抵抗膜３３２は、図１に示すように、第１絶縁膜２０１の表面において、第３の溝Ｍ３に対応する面を被覆するように設けられている。具体的には、図１に示すように、第３抵抗膜３３２は、第３の溝Ｍ３の側面および底面の全面を被覆するように設けられている。そして、これと共に、図１および図２に示すように、第３抵抗膜３３２は、第１絶縁膜２０１の表面において、第３の溝Ｍ３が設けられた周囲の領域を被覆するように設けられている。
In the
第３抵抗素子３３１において、一対の第３電極３３３は、図１および図２に示すように、第３抵抗膜３３２上において、互いが離れて設けられている。具体的には、一対の第３電極３３３のそれぞれは、第３抵抗膜３３２にて第３の溝Ｍ３が設けられた周囲において、第３の溝Ｍ３を挟むように間を隔てて設けられており、第３抵抗膜３３２に電気的に接続されている。そして、一対の第３電極３３３の一方は、図１および図２に示すように、第３導電バンプＢ３を介して、第３配線５３１に電気的に接続されている。また、他方は、図２に示すように、ｘｙ面を延在しており、配線としても機能するように構成されている。
In the
図１に示すように、第３の溝Ｍ３は、深さが第２の溝Ｍ２よりも深い。このため、第３抵抗膜３３２にて第３の溝Ｍ３の側面に形成された部分の長さは、第２抵抗膜３２２にて第２の溝Ｍ２の側面に形成された部分に形成された部分よりも長い。よって、第３抵抗素子３３１にて一対の第３電極３３３の間に形成された第３抵抗膜３３２の長さは、第２抵抗素子３２１にて一対の第２電極３２３の間に形成された第２抵抗膜３２２の長さよりも長い。したがって、第３抵抗素子３３１においては、第２抵抗素子３２１よりも抵抗値が高い。
As shown in FIG. 1, the third groove M3 is deeper than the second groove M2. Therefore, the length of the portion formed on the side surface of the third groove M3 in the
このように、抵抗素子３０１においては、第１抵抗素子３１１，第２抵抗素子３２１，第３抵抗素子３３１の順で、抵抗値が高くなるように形成されている。
Thus, the
第２絶縁膜４０１は、図１に示すように、第１絶縁膜２０１上において、抵抗素子３０１を被覆するように設けられている。
As shown in FIG. 1, the second
そして、第２絶縁膜４０１上においては、図１に示すように、第１配線５１１，第２配線５２１，第３配線５３１が設けられている。
On the second
第１配線５１１は、金属などの導電材料によって形成されており、図１に示すように、第１導電バンプＢ１によって、第１電極３１３の一方に電気的に接続されている。第２配線５２１は、第１配線５１１と同様に形成されており、図１に示すように、第２導電バンプＢ２によって第２電極３２３の一方に電気的に接続されている。また、第３配線５３１は、第１配線５１１と同様に形成されており、図１に示すように、第３導電バンプＢ３によって第３電極３３３の一方に電気的に接続されている。
The
上記の第１導電バンプＢ１と第２導電バンプＢ２と第３導電バンプＢ３とのそれぞれは、第２絶縁膜４０１を貫通するコンタクトホールに、導電材料を埋め込むことによって、形成されている。
Each of the first conductive bump B1, the second conductive bump B2, and the third conductive bump B3 is formed by embedding a conductive material in a contact hole that penetrates the second
[製造方法]
以下より、本実施形態において、上記の抵抗素子内蔵プリント配線基板１を製造する製造方法の要部について説明する。
[Production method]
Hereinafter, in the present embodiment, the main part of the manufacturing method for manufacturing the above-described resistance element built-in printed
図３から図８は、本発明の第１実施形態に係る抵抗素子内蔵プリント配線基板１の製造方法において、各工程にて製造される要部を示す図である。この図３から図８において、（ａ）は、断面図であり、（ｂ）は、上面図である。（ａ）においては、（ｂ）に示すＸ１−Ｘ２部分の断面について示している。
3 to 8 are views showing the main part manufactured in each step in the method of manufacturing the resistive element built-in printed
まず、図３に示すように、第１絶縁膜２０１を形成する。
First, as shown in FIG. 3, a first
ここでは、図３（ａ）および（ｂ）に示すように、第１絶縁膜２０１が基板１０１の一方の面の全体を被覆するように、第１絶縁膜２０１を設ける。
Here, as shown in FIGS. 3A and 3B, the first insulating
本実施形態においては、次工程において、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３の形成を、ナノインプリント法によって実施するため、たとえば、熱可塑性樹脂を用いて厚みが５０μｍになるように、第１絶縁膜２０１を形成する。
In the present embodiment, in the next step, the first groove M1, the second groove M2, and the third groove M3 are formed by the nanoimprint method. For example, the thickness is 50 μm using a thermoplastic resin. The first
つぎに、図４に示すように、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３を形成する。 Next, as shown in FIG. 4, a first groove M1, a second groove M2, and a third groove M3 are formed.
ここでは、図４（ａ），（ｂ）に示すように、第１絶縁膜２０１において基板１０１の側とは反対側の面に、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３を、凹状に設ける。
Here, as shown in FIGS. 4A and 4B, the first groove M1, the second groove M2, and the third groove are formed on the surface of the first insulating
具体的には、図４（ａ），（ｂ）に示すように、第１絶縁膜２０１の表面にて第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３のそれぞれがｘ方向に並ぶように、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３を第１絶縁膜２０１に形成する。また、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３の順で、深さが深くなるように、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３について形成する。
Specifically, as shown in FIGS. 4A and 4B, each of the first groove M1, the second groove M2, and the third groove M3 on the surface of the first insulating
本実施形態においては、上述したように、ナノインプリント法によって、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３の形成を行う。第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３のそれぞれは、図１に示したように、後工程にて各溝Ｍ１，Ｍ２，Ｍ３に設ける抵抗素子３０１の抵抗値に応じて深くなるように形成される。
In the present embodiment, as described above, the first groove M1, the second groove M2, and the third groove M3 are formed by the nanoimprint method. As shown in FIG. 1, each of the first groove M1, the second groove M2, and the third groove M3 corresponds to the resistance value of the
たとえば、下記の条件にて、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３の形成を実施する。
・第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３の幅：２μｍ
・第１の溝Ｍ１の深さ：２μｍ
・第２の溝Ｍ２の深さ：５μｍ
・第３の溝Ｍ３の深さ：１０μｍ
For example, the first groove M1, the second groove M2, and the third groove M3 are formed under the following conditions.
The width of the first groove M1, the second groove M2, and the third groove M3: 2 μm
-Depth of the first groove M1: 2 μm
-Depth of second groove M2: 5 μm
-Depth of the third groove M3: 10 μm
つぎに、図５に示すように、抵抗体膜ＴＭを形成する。 Next, as shown in FIG. 5, a resistor film TM is formed.
ここでは、図５（ａ），（ｂ）に示すように、第１絶縁膜２０１において、第１の溝Ｍ１，第２の溝Ｍ２，第３の溝Ｍ３が形成された面に、抵抗体を成膜することによって、第１絶縁膜２０１上に抵抗体膜ＴＭを設ける。
Here, as shown in FIGS. 5A and 5B, a resistor is formed on the surface of the first insulating
たとえば、ＴａＮ，ＨｆＮ，ＺｒＮなどの金属窒化物を、抵抗体として第１絶縁膜２０１上に成膜することで、抵抗体膜ＴＭの形成を実施する。この他に、金属にＳｉＯ２や、ＳｉＮを添加した合金を用いて、抵抗体膜ＴＭの形成を実施してもよい。
For example, the resistor film TM is formed by forming a metal nitride such as TaN, HfN, or ZrN on the first insulating
この抵抗体膜ＴＭの形成においては、ＰＥ−ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法のように、低温下での成膜方法を用いて、抵抗体を成膜する。
具体的には、第１絶縁膜２０１を構成する熱可塑性樹脂の溶融温度よりも低い温度において、成膜する。たとえば、膜厚が、５０〜１００μｍになるように、成膜を行う。
In forming the resistor film TM, the resistor film is formed by using a film formation method at a low temperature such as PE-ALD (Atomic Layer Deposition), sputtering, or CVD (Chemical Vapor Deposition). To do.
Specifically, the film is formed at a temperature lower than the melting temperature of the thermoplastic resin constituting the first insulating
つぎに、図６に示すように、第１抵抗膜３１２，第２抵抗膜３２２，第３抵抗膜３３２を形成する。
Next, as shown in FIG. 6, a
ここでは、図６（ａ），（ｂ）に示すように、第１抵抗膜３１２については、第１絶縁膜２０１の表面にて第１の溝Ｍ１に対応する面を被覆するように設ける。具体的には、第１の溝Ｍ１の側面および底面の全面を第１抵抗膜３１２が被覆すると共に、第１絶縁膜２０１の表面にて第１の溝Ｍ１が設けられた周囲の領域を第１抵抗膜３１２が被覆するように、第１抵抗膜３１２を設ける。
Here, as shown in FIGS. 6A and 6B, the
第２抵抗膜３２２については、第１絶縁膜２０１の表面にて第２の溝Ｍ２に対応する面を被覆するように設ける。具体的には、第２の溝Ｍ２の側面および底面の全面を第２抵抗膜３２２が被覆すると共に、第１絶縁膜２０１の表面にて第２の溝Ｍ２が設けられた周囲の領域を第２抵抗膜３２２が被覆するように、第２抵抗膜３２２を設ける。
The
第３抵抗膜３３２については、第１絶縁膜２０１の表面にて第３の溝Ｍ３に対応する面を被覆するように設ける。具体的には、第３の溝Ｍ３の側面および底面の全面を第３抵抗膜３３２が被覆すると共に、第１絶縁膜２０１の表面にて第３の溝Ｍ３が設けられた周囲の領域を第３抵抗膜３３２が被覆するように、第３抵抗膜３３２を設ける。
The
上記の第１抵抗膜３１２，第２抵抗膜３２２，第３抵抗膜３３２の形成においては、まず、図６（ａ），（ｂ）に示すように、第１抵抗膜３１２，第２抵抗膜３２２，第３抵抗膜３３２の形成領域を被覆するように、レジストマスクＲＭ１を設ける。
In the formation of the
具体的には、抵抗体膜ＴＭ（図５参照）上に感光性樹脂をスピンコート法で塗布して感光性樹脂膜（図示なし）を成膜した後、フォトリソグラフィ技術によって感光性樹脂膜（図示なし）をパターン加工することで、レジストマスクＲＭ１を設ける。 Specifically, a photosensitive resin is applied onto the resistor film TM (see FIG. 5) by spin coating to form a photosensitive resin film (not shown), and then the photosensitive resin film (not shown) is formed by photolithography. A resist mask RM1 is provided by patterning (not shown).
その後、そのレジストマスクＲＭ１を用いて、抵抗体膜ＴＭ（図５参照）についてエッチング処理を実施することで、上記のように、第１抵抗膜３１２，第２抵抗膜３２２，第３抵抗膜３３２にパターン加工する。たとえば、エッチング処理は、ＲＩＥ法などのように反応ガスを用いたドライエッチング処理や、薬液を用いたウェットエッチング処理によって実施する。そして、レジストマスクＲＭ１を除去する。
Thereafter, the resist film TM (see FIG. 5) is subjected to etching using the resist mask RM1, so that the
つぎに、図７に示すように、第１電極３１３と第２電極３２３と第３電極３３３とを形成する。
Next, as shown in FIG. 7, the
ここでは、図７（ａ），（ｂ）に示すように、第１電極３１３については、第１抵抗膜３１２上にて、一対が互いに離れるように設ける。具体的には、第１抵抗膜３１２にて第１の溝Ｍ１が設けられた周囲において、一対の第１電極３１３のそれぞれが第１の溝Ｍ１を挟むように、一対の第１電極３１３を設ける。
Here, as shown in FIGS. 7A and 7B, the
第２電極３２３については、第２抵抗膜３２２上にて、一対が互いに離れるように設ける。具体的には、第２抵抗膜３２２にて第２の溝Ｍ２が設けられた周囲において、一対の第２電極３２３のそれぞれが第２の溝Ｍ２を挟むように、一対の第２電極３２３を設ける。
The
第３電極３３３については、第３抵抗膜３３２上にて、一対が互いに離れるように設ける。具体的には、第３抵抗膜３３２にて第３の溝Ｍ３が設けられた周囲において、一対の第３電極３３３のそれぞれが第３の溝Ｍ３を挟むように、一対の第３電極３３３を設ける。
The
上記の第１電極３１３，第２電極３２３，第３電極３３３の形成においては、まず、図７（ａ），（ｂ）に示すように、第１電極３１３，第２電極３２３，第３電極３３３の形成領域以外を被覆するように、レジストマスクＲＭ２を設ける。つまり、第１絶縁膜２０１において第１電極３１３，第２電極３２３，第３電極３３３を形成する領域が露出するように、レジストマスクＲＭ２を設ける。
In forming the
具体的には、第１絶縁膜２０１において、第１抵抗膜３１２，第２抵抗膜３２２，第３抵抗膜３３２が形成された面上に、感光性樹脂をスピンコート法で塗布して感光性樹脂膜（図示なし）を成膜する。その後、フォトリソグラフィ技術によって、その感光性樹脂膜（図示なし）をパターン加工することで、レジストマスクＲＭ２を設ける。
Specifically, a photosensitive resin is applied by spin coating on the surface of the first insulating
そして、第１絶縁膜２０１においてレジストマスクＲＭ２で被覆されずに露出している表面部分に、導電材料を成膜することで、第１電極３１３，第２電極３２３，第３電極３３３を形成する。
Then, a
たとえば、下記の条件にて、この表面部分に金属材料をメッキすることによって、第１電極３１３，第２電極３２３，第３電極３３３の形成を実施する。そして、その後、レジストマスクＲＭ２を除去する。
・メッキ材料：Ｃｕ
・膜厚５０μｍ
For example, the
・ Plating material: Cu
・ Film thickness 50μm
つぎに、図８に示すように、第２絶縁膜４０１を形成する。
Next, as shown in FIG. 8, a second
ここでは、図８（ａ），（ｂ）に示すように、第１絶縁膜２０１上において、第２絶縁膜４０１が第１抵抗素子３１１と第２抵抗素子３２１と第３抵抗素子３３１とを被覆するように、第２絶縁膜４０１を設ける。
Here, as shown in FIGS. 8A and 8B, on the first insulating
たとえば、絶縁材料からなるグリーンシートを貼り付けることによって、第２絶縁膜４０１を形成する。
For example, the second
つぎに、図１，図２に示すように、第１配線５１１，第２配線５２１，第３配線５３１を形成する。
Next, as shown in FIGS. 1 and 2, a
ここでは、図１，図２に示すように、上記の第１から第３の配線５１１，５２１，５３１の形成に先立って、まず、第１から第３の導電バンプＢ１，Ｂ２，Ｂ３を形成する。
Here, as shown in FIGS. 1 and 2, first to third conductive bumps B1, B2, and B3 are formed before the first to
具体的には、第２絶縁膜４０１において、第１から第３の導電バンプＢ１，Ｂ２，Ｂ３を形成する部分に、貫通孔を形成する。その後、その貫通孔に、導電材料を埋め込むことで、第１から第３の導電バンプＢ１，Ｂ２，Ｂ３を形成する。
Specifically, in the second
そして、図１，図２に示すように、第１配線５１１が第１導電バンプＢ１を介して第１電極３１３の一方に電気的に接続するように、第１配線５１１を設ける。
1 and 2, the
また、第２配線５２１が第２導電バンプＢ２を介して第２電極３２３の一方に電気的に接続するように、第２配線５２１を設ける。
Further, the
そして、第３配線５３１が第３導電バンプＢ３を介して第３電極３３３の一方に電気的に接続するように、第３配線５３１を設ける。
Then, the
具体的には、たとえば、銅箔などの導電膜（図示なし）を第２絶縁膜４０１上に貼り付ける。その後、フォトリソグラフィ技術によって、その導電膜についてパターン加工することで、第１から第３の配線５１１，５２１，５３１を形成する。
Specifically, for example, a conductive film (not shown) such as a copper foil is attached onto the second
以上のように、本実施形態にて、第１から第３の溝Ｍ１，溝Ｍ２，溝Ｍ３を第１絶縁膜２０１の表面に形成する際には、第１の溝Ｍ１よりも第２の溝Ｍ２が深いと共に、第２の溝Ｍ２よりも第３の溝Ｍ３が深くなるように形成する。ここでは、各溝Ｍ１，Ｍ２，Ｍ３に設ける抵抗素子３０１の抵抗値に応じて、深さが深くなるように各溝Ｍ１，Ｍ２，Ｍ３を形成する。そして、第１の溝Ｍ１の表面を被覆するように第１抵抗素子３１１の第１抵抗膜を形成すると共に、第２の溝Ｍ２の表面を被覆するように第２抵抗素子３２１の第２抵抗膜３２２を形成する。また、第３の溝Ｍ３の表面を被覆するように第３抵抗素子３３１の第３抵抗膜３３２を形成する。
As described above, in the present embodiment, when the first to third grooves M1, M2, and M3 are formed on the surface of the first insulating
このように、本実施形態では、抵抗値が異なる複数の抵抗素子３０１を構成する各抵抗膜３１２，３２２，３３２は、各溝Ｍ１，Ｍ２，Ｍ３にて深さ方向ｚに延在する側面に形成され、この側面部分の長さが、抵抗値に応じて深くなっている。つまり、凹形状の溝Ｍ１，Ｍ２，Ｍ３に対応するように、各抵抗膜３１２，３２２，３３２を形成しているので、抵抗素子３０１の占有面積を大きくせずに、各抵抗素子の抵抗値を、所望な値にすることができる。
Thus, in this embodiment, each resistance film 312,322,332 which comprises the
よって、本実施形態は、各抵抗膜３１２，３２２，３３２が、基板１０１の面にて占有する面積が小さくなるので、小型化を容易に実現可能である。
Therefore, in this embodiment, each
また、本実施形態においては、各溝Ｍ１，Ｍ２，Ｍ３について、ナノインプリント法によって同時に形成する。すなわち、凸状にパターンが形成された金型の面を、第１絶縁膜２０１に押し当てることで第１絶縁膜２０１を変形させて、凹状の溝Ｍ１，Ｍ２，Ｍ３のそれぞれを、同時に形成する。このようにして、深さが互いに異なる溝Ｍ１，Ｍ２，Ｍ３のそれぞれが、同時に形成される。
In the present embodiment, the grooves M1, M2, and M3 are simultaneously formed by the nanoimprint method. That is, the first insulating
そして、各抵抗膜３１２，３２２，３３２については、各溝Ｍ１，Ｍ２，Ｍ３の側面および底面を含む領域を被覆するように抵抗体を堆積して抵抗体膜ＴＭを成膜後、その抵抗体膜ＴＭをパターン加工することで、同時に形成する。 And about each resistance film 312,322,332, after depositing a resistor so that the area | region including the side surface and bottom face of each groove | channel M1, M2, M3 may be coat | covered and forming resistor film TM, the resistor The film TM is formed simultaneously by patterning.
このように、本実施形態では、各溝Ｍ１，Ｍ２，Ｍ３の同時形成と、各抵抗膜３１２，３２２，３３２の同時形成とを実施している。
As described above, in the present embodiment, the simultaneous formation of the grooves M1, M2, and M3 and the simultaneous formation of the
よって、本実施形態は、工程数が少なく、製造効率を向上させることができる。また、本実施形態では、上記のように、同一の抵抗体膜ＴＭから各抵抗膜３１２，３２２，３３２を形成しているので、温度特性の変化が少なく、高精度な抵抗素子３０１を形成できる。
Therefore, this embodiment has few processes and can improve manufacturing efficiency. In the present embodiment, as described above, the
そして、本実施形態では、ＡＬＤ法またはスパッタ法によって成膜した薄膜な抵抗体膜ＴＭから各抵抗膜３１２，３２２，３３２を形成している。このため、各抵抗膜３１２，３２２，３３２は、高精度な線幅で形成可能である。
In this embodiment, the
＜２．第２実施形態＞
本発明の第２実施形態について説明する。
<2. Second Embodiment>
A second embodiment of the present invention will be described.
[構成]
図９と図１０は、本発明の第２実施形態に係る抵抗素子内蔵プリント配線基板１ｂの要部について、模式的に示す図である。ここで、図９は、断面図である。一方で、図１０は、上面図である。図９においては、図１０に示すＸ１ｂ−Ｘ２ｂ部分の断面について示している。
[Constitution]
FIG. 9 and FIG. 10 are diagrams schematically showing a main part of a printed
本実施形態においては、図９および図１０に示すように、各抵抗素子３１１ｂ，３２１ｂ，３３１ｂを構成する各抵抗膜３１２ｂ，３２２ｂ，３３２ｂの形状が、第１実施形態と異なる。この点、および、これに関連する点を除き、第１実施形態と同様である。このため、重複する個所については、記載を省略する。
In the present embodiment, as shown in FIGS. 9 and 10, the shape of each of the
図９および図１０に示すように、各抵抗膜３１２ｂ，３２２ｂ，３３２ｂは、各溝Ｍ１，Ｍ２，Ｍ３の底面に設けられた部分に、開口Ｋ１，Ｋ２，Ｋ３が形成されている。
As shown in FIGS. 9 and 10, each of the
具体的には、図９および図１０に示すように、第１抵抗素子３１１ｂの第１抵抗膜３１２ｂにおいては、第１の溝Ｍ１の底面に設けられた部分に開口Ｋ１が設けられている。また、第２抵抗素子３２１ｂの第２抵抗膜３２２ｂにおいては、第２の溝Ｍ２の底面に設けられた部分に開口Ｋ２が設けられている。そして、第３抵抗素子３３１ｂの第３抵抗膜３３２ｂにおいては、第３の溝Ｍ３の底面に設けられた部分に開口Ｋ３が設けられている。
Specifically, as shown in FIGS. 9 and 10, in the
ここでは、図１０に示すように、各開口Ｋ１，Ｋ２，Ｋ３は、矩形形状で形成されている。 Here, as shown in FIG. 10, each opening K1, K2, K3 is formed in a rectangular shape.
[製造方法]
図１１，図１２は、本発明の第２実施形態に係る抵抗素子内蔵プリント配線基板１ｂの製造方法において、各工程にて製造される要部を示す図である。この図１１，図１２において、（ａ）は、断面図であり、（ｂ）は、上面図である。（ａ）においては、（ｂ）に示すＸ１−Ｘ２部分の断面について示している。
[Production method]
FIG. 11 and FIG. 12 are diagrams showing a main part manufactured in each step in the method of manufacturing the resistance element built-in printed
各抵抗膜３１２ｂ，３２２ｂ，３３２ｂを形成する際には、これに先立って、第１実施形態と同様にして、抵抗体膜ＴＭを形成する（図５参照）。
Prior to forming the
その後、図１１に示すように、第１抵抗膜３１２ｂ，第２抵抗膜３２２ｂ，第３抵抗膜３３２ｂを形成する。
Thereafter, as shown in FIG. 11, a
ここでは、図１１（ａ），（ｂ）に示すように、まず、第１抵抗膜３１２ｂ，第２抵抗膜３２２ｂ，第３抵抗膜３３２ｂの形成領域を被覆するように、レジストマスクＲＭ１を設ける。
Here, as shown in FIGS. 11A and 11B, first, a resist mask RM1 is provided so as to cover the formation region of the
具体的には、抵抗体膜ＴＭ（図５参照）上において、第１抵抗膜３１２ｂ，第２抵抗膜３２２ｂ，第３抵抗膜３３２ｂのパターンに対応する形状になるように、レジストマスクＲＭ１ｂを設ける。
Specifically, a resist mask RM1b is provided on the resistor film TM (see FIG. 5) so as to have a shape corresponding to the pattern of the
その後、そのレジストマスクＲＭ１ｂを用いて、抵抗体膜ＴＭ（図５参照）についてエッチング処理を実施することで、上記のように、第１抵抗膜３１２ｂ，第２抵抗膜３２２ｂ，第３抵抗膜３３２ｂにパターン加工する。つまり、抵抗体膜ＴＭにおいて、各溝Ｍ１，Ｍ２，Ｍ３の底面に設けられた部分を除去し、開口Ｋ１，Ｋ２，Ｋ３を設ける。
Thereafter, by using the resist mask RM1b, an etching process is performed on the resistor film TM (see FIG. 5), and as described above, the
そして、図１２に示すように、第１実施形態と同様にして、各電極３１３，３２３，３３３を形成する。その後、第１実施形態と同様にして、図９に示すように、第２絶縁膜４０１、各配線５１１，５２１，５３１を形成することで、抵抗素子内蔵プリント配線基板１ｂを完成させる。
And as shown in FIG. 12, each electrode 313,323,333 is formed like 1st Embodiment. After that, as in the first embodiment, as shown in FIG. 9, the second
以上のように、本実施形態においては、第１実施形態の場合と同様に、各抵抗膜３１２ｂ，３２２ｂ，３３２ｂを形成している。つまり、本実施形態では、各抵抗膜３１２ｂ，３２２ｂ，３３２ｂは、各溝Ｍ１，Ｍ２，Ｍ３にて深さ方向ｚに延在する側面に形成され、この側面部分の長さが、各抵抗素子３１１ｂ，３２１ｂ，３３１ｂの抵抗値に応じて深くなっている。
As described above, in this embodiment, each of the
よって、本実施形態は、第１実施形態の場合と同様な効果を奏することができる。つまり、本実施形態は、小型化を容易に実現可能であって製造効率を向上させることができる。 Therefore, this embodiment can produce the same effect as the case of the first embodiment. That is, according to the present embodiment, it is possible to easily realize downsizing and improve manufacturing efficiency.
＜３．第３実施形態＞
本発明の第３実施形態について説明する。
<3. Third Embodiment>
A third embodiment of the present invention will be described.
図１３と図１４は、本発明の第３実施形態に係る抵抗素子内蔵プリント配線基板１ｃの要部について、模式的に示す図である。ここで、図１３は、断面図である。一方で、図１４は、上面図である。図１３においては、図１４に示すＸ１ｃ−Ｘ２ｃ部分の断面について示している。
FIG. 13 and FIG. 14 are diagrams schematically showing a main part of a printed
本実施形態においては、図１３および図１４に示すように、第１絶縁膜２０１に設けた各溝Ｍ１，Ｍ２，Ｍ３の本数が、第１実施形態と異なる。また、各抵抗素子３１１ｃ，３２１ｃ，３３１ｃを構成する各抵抗膜３１２ｃ，３２２ｃ，３３２ｃの形状が、第１実施形態と異なる。この点、および、これに関連する点を除き、第１実施形態と同様である。このため、重複する個所については、記載を省略する。
In the present embodiment, as shown in FIGS. 13 and 14, the number of grooves M1, M2, M3 provided in the first insulating
各溝Ｍ１，Ｍ２，Ｍ３は、図１３に示すように、第１実施形態の場合と同様に、第１絶縁膜２０１の表面において、ｘ方向に並ぶように形成されている。
As shown in FIG. 13, the grooves M1, M2, and M3 are formed on the surface of the first insulating
しかし、本実施形態では、図１４に示すように、各溝Ｍ１，Ｍ２，Ｍ３は、ｙ方向において、複数が並ぶように形成されている。 However, in the present embodiment, as shown in FIG. 14, a plurality of grooves M1, M2, and M3 are formed in the y direction.
具体的には、第１の溝Ｍ１は、図１４に示すように、一対の第１電極３１３の間において、２本が同一形状でｙ方向に並んでいる。ここでは、２本の第１の溝Ｍ１が、第１絶縁膜２０１の表面において互いに平行な方向に延在するように形成されている。
Specifically, as shown in FIG. 14, two first grooves M <b> 1 have the same shape and are arranged in the y direction between the pair of
そして、第２の溝Ｍ２は、図１４に示すように、第１の溝Ｍ１と同様に、一対の第２電極３２３の間において、２本が同一形状でｙ方向に並んでいる。また、第３の溝Ｍ３は、図１４に示すように、第１の溝Ｍ１と同様に、一対の第３電極３３３の間において、２本が同一形状でｙ方向に並んでいる。
As shown in FIG. 14, the second groove M2 has two identical shapes and is arranged in the y direction between the pair of
第１から第３の溝Ｍ１，Ｍ２，Ｍ３のそれぞれは、第１実施形態の場合と同様にして、ナノインプリント法によって形成される。 Each of the first to third grooves M1, M2, and M3 is formed by the nanoimprint method in the same manner as in the first embodiment.
各抵抗膜３１２ｃ，３２２ｃ，３３２ｃは、図１３および図１４に示すように、第１絶縁膜２０１の表面において、各溝Ｍ１，Ｍ２，Ｍ３に対応する面を被覆するように設けられている。
Each of the
具体的には、第１抵抗素子３１１ｃの第１抵抗膜３１２ｃは、図１４に示すように、第１絶縁膜２０１の表面において、ｙ方向に並ぶ２本の第１の溝Ｍ１に対応する面を被覆するように、設けられている。そして、第２抵抗素子３２１ｃの第２抵抗膜３２２ｃは、図１４に示すように、第１絶縁膜２０１の表面において、ｙ方向に並ぶ２本の第２の溝Ｍ２に対応する面を被覆するように、設けられている。そして、第３抵抗素子３３１ｃの第３抵抗膜３３２ｃは、図１４に示すように、第１絶縁膜２０１の表面において、ｙ方向に並ぶ２本の第３の溝Ｍ３に対応する面を被覆するように、設けられている。
Specifically, the
第１から第３の抵抗膜３１２ｃ，３２２ｃ，３３２ｃのそれぞれは、第１実施形態の場合と同様にして形成される。
Each of the first to
そして、第１配線５１１は、図１４に示すように、複数の第１導電バンプＢ１によって、第１電極３１３の一方に電気的に接続されている。そして、第２配線５２１は、図１４に示すように、複数の第２導電バンプＢ２によって、第２電極３２３の一方に電気的に接続されている。また、第３配線５３１は、図１４に示すように、複数の第３導電バンプＢ３によって、第３電極３３３の一方に電気的に接続されている。なお、各電極３１３，３２３，３３３に対する各導電バンプＢ１，Ｂ２，Ｂ３の数については、特に、限定されず、単数であってもよい。
Then, as shown in FIG. 14, the
以上のように、本実施形態では、各溝Ｍ１，Ｍ２，Ｍ３は、複数であり、複数の各溝Ｍ１，Ｍ２，Ｍ３が、第１絶縁膜２０１の表面において互いに平行な方向に延在するように形成されている。
As described above, in the present embodiment, there are a plurality of grooves M1, M2, and M3, and the plurality of grooves M1, M2, and M3 extend in directions parallel to each other on the surface of the first insulating
よって、本実施形態は、各抵抗膜３１２，３２２，３３２が、基板１０１の面にて占有する面積を、更に小さくすることができるので、小型化を容易に実現可能である。
Therefore, in the present embodiment, the area occupied by each of the
＜４．その他＞
本発明の実施に際しては、上記の実施形態に限定されるものではなく、種々の変形形態を採用することができる。
<4. Other>
In carrying out the present invention, the present invention is not limited to the above-described embodiment, and various modifications can be employed.
たとえば、上記の第３実施形態においては、各溝Ｍ１，Ｍ２，Ｍ３に関して、複数が、ｙ方向に並ぶように形成する場合について説明したが、これに限定されない。 For example, in the third embodiment described above, a case has been described in which a plurality of grooves M1, M2, and M3 are formed so as to be aligned in the y direction. However, the present invention is not limited to this.
図１５と図１６は、本発明の実施形態に係る抵抗素子内蔵プリント配線基板において、第１抵抗素子３１１ｄを拡大して示す図である。ここで、図１５は、断面図である。一方で、図１６は、上面図である。図１５においては、図１６に示すＸ１ｄ−Ｘ２ｄ部分の断面について示している。
15 and 16 are enlarged views of the
図１５および図１６に示すように、第１の溝Ｍ１について、ｘ方向において、複数（たとえば、３本）が並ぶように、第１絶縁膜２０１の表面に形成してもよい。
As shown in FIGS. 15 and 16, the first trench M1 may be formed on the surface of the first insulating
そして、この場合には、図１５，図１６に示すように、第１絶縁膜２０１の表面において、ｘ方向に並ぶ３本の第１の溝Ｍ１に対応する面を被覆するように、第１抵抗膜３１２ｄを設ける。
In this case, as shown in FIGS. 15 and 16, the surface of the first insulating
図示を省略しているが、第２抵抗素子、第３抵抗素子についても、この第１抵抗素子３１１ｄと同様に、形成しても良い。
Although not shown, the second resistance element and the third resistance element may be formed in the same manner as the
また、本実施形態においては、第１絶縁膜２０１の形成において、熱可塑性樹脂を用いているが、ナノインプリント法で第１絶縁膜２０１に各溝Ｍ１，Ｍ２，Ｍ３が形成可能であれば、これに限らない。
In the present embodiment, the thermoplastic resin is used in forming the first insulating
また、本実施形態においては、各溝Ｍ１，Ｍ２，Ｍ３について幅が互いに同じになるように形成しているが、これに限らない。各溝Ｍ１，Ｍ２，Ｍ３の間においては、幅が異なっていてもよい。 In this embodiment, the grooves M1, M2, and M3 are formed to have the same width, but the present invention is not limited to this. The widths may be different between the grooves M1, M2, and M3.
なお、上記の実施形態において、基板１０１は、本発明の基板に相当する。また、上記の実施形態において、第１絶縁膜２０１は、本発明の絶縁膜に相当する。また、上記の実施形態において、第１抵抗膜３１２，３１２ｂ，３１２ｃ，３１２ｃは、本発明の第１抵抗膜に相当する。また、上記の実施形態において、第１抵抗素子３１１，３１１ｂ，３１１ｃ，３１１ｄは、本発明の第１抵抗素子に相当する。また、上記の実施形態において、第２抵抗膜３２２，３２２ｂ，３２２ｃ、第３抵抗膜３３２，３３２ｂ，３３２ｃは、本発明の第２抵抗膜に相当する。また、上記の実施形態において、第２抵抗素子３２１，３２１ｂ，３２１ｃ、第３抵抗素子３３１，３３１ｂ，３３１ｃは、本発明の第２抵抗素子に相当する。また、上記の実施形態において、溝Ｍ１は、本発明の第１の溝に相当する。また、上記の実施形態において、溝Ｍ２，Ｍ３は、本発明の第２の溝に相当する。また、上記の実施形態において、抵抗素子内蔵プリント配線基板１，１ｂ，１ｃは、本発明の抵抗素子内蔵プリント配線基板に相当する。また、上記の実施形態において、抵抗体膜ＴＭは、本発明の抵抗体膜に相当する。また、上記の実施形態において、開口Ｋ１，Ｋ２，Ｋ３は、本発明の開口に相当する。
In the above embodiment, the
１，１ｂ，１ｃ：抵抗素子内蔵プリント配線基板、Ｋ１，Ｋ２，Ｋ３：開口、Ｍ１，Ｍ２，Ｍ３：溝、１０１：基板、２０１：第１絶縁膜、３０１：抵抗素子、３１１，３１１ｂ，３１１ｃ，３１１ｄ：第１抵抗素子、３１２，３１２ｂ，３１２ｃ，３１２ｃ：第１抵抗膜、３１３：第１電極、３２１，３２１ｂ，３２１ｃ：第２抵抗素子、３２２，３２２ｂ，３２２ｃ：第２抵抗膜、３２３：第２電極、３３１，３３１ｂ，３３１ｃ：第３抵抗素子、３３２，３３２ｂ，３３２ｃ：第３抵抗膜、３３３：第３電極、４０１：第２絶縁膜、５１１：配線、５１１：第１配線、５２１：第２配線、５３１：第３配線、ＴＭ：抵抗体膜 1, 1b, 1c: Printed wiring board with built-in resistor element, K1, K2, K3: Opening, M1, M2, M3: Groove, 101: Substrate, 201: First insulating film, 301: Resistor element, 311, 311b, 311c , 311d: first resistance element, 312, 312b, 312c, 312c: first resistance film, 313: first electrode, 321, 321b, 321c: second resistance element, 322, 322b, 322c: second resistance film, 323 : Second electrode, 331, 331b, 331c: third resistance element, 332, 332b, 332c: third resistance film, 333: third electrode, 401: second insulating film, 511: wiring, 511: first wiring, 521: Second wiring, 531: Third wiring, TM: Resistor film
Claims (10)
前記絶縁膜上に、第１抵抗膜を含む第１抵抗素子と、第２抵抗膜を含む第２抵抗素子とを少なくとも形成する抵抗素子形成工程と
を具備し、
前記抵抗素子形成工程は、
第１の溝と前記第１の溝よりも深い第２の溝とを、前記絶縁膜の表面に形成する溝形成工程と、
前記第１の溝の表面を被覆するように前記第１抵抗膜を形成すると共に、前記第２の溝の表面を被覆するように前記第２抵抗膜を形成する抵抗膜形成工程と
を有する、
抵抗素子内蔵プリント配線基板の製造方法。 An insulating film forming step of forming an insulating film on the substrate;
A resistance element forming step of forming at least a first resistance element including a first resistance film and a second resistance element including a second resistance film on the insulating film;
The resistance element forming step includes:
A groove forming step of forming a first groove and a second groove deeper than the first groove on a surface of the insulating film;
Forming the first resistance film so as to cover the surface of the first groove, and forming the second resistance film so as to cover the surface of the second groove;
A method of manufacturing a printed wiring board with a built-in resistance element.
前記第１の溝および前記第２の溝の側面および底面を含む領域を被覆するように抵抗体を堆積することによって抵抗体膜を成膜後、当該抵抗体膜についてパターン加工を実施することによって、前記第１抵抗膜および前記第２抵抗膜を形成する、
請求項１に記載の抵抗素子内蔵プリント配線基板の製造方法。 In the resistance film forming step,
By forming a resistor film by depositing a resistor so as to cover the region including the side and bottom surfaces of the first groove and the second groove, and then performing pattern processing on the resistor film. Forming the first resistance film and the second resistance film;
The manufacturing method of the printed wiring board with a built-in resistive element of Claim 1.
前記第１抵抗素子と前記第２抵抗素子との抵抗値に応じて、深さが深くなるように、前記第１の溝と前記第２の溝とを形成する、
請求項２に記載の抵抗素子内蔵プリント配線基板の製造方法。 In the groove forming step,
Forming the first groove and the second groove so as to have a deeper depth according to the resistance values of the first resistance element and the second resistance element;
The manufacturing method of the printed wiring board with a built-in resistive element of Claim 2.
前記抵抗体膜において、前記第１の溝および前記第２の溝の底面に設けられた部分を除去し、開口を設けるように、前記パターン加工を実施する
請求項３に記載の抵抗素子内蔵プリント配線基板の製造方法。 In the resistance film forming step,
The resistive element built-in print according to claim 3, wherein the pattern processing is performed so that an opening is formed by removing a portion provided on a bottom surface of the first groove and the second groove in the resistor film. A method for manufacturing a wiring board.
ナノインプリント法によって前記第１の溝と前記第２の溝とを前記絶縁膜に同時に形成する、
請求項１から４のいずれかに記載の抵抗素子内蔵プリント配線基板の製造方法。 In the groove forming step,
Forming the first groove and the second groove simultaneously in the insulating film by a nanoimprint method;
The manufacturing method of the resistive element built-in printed wiring board in any one of Claim 1 to 4.
前記第１の溝が複数であって、当該複数の第１の溝が、前記絶縁膜の表面において互いに平行な方向に延在するように形成すると共に、
前記第２の溝が複数であって、当該複数の第２の溝が、前記絶縁膜の表面において互いに平行な方向に延在するように形成する、
請求項４に記載の抵抗素子内蔵プリント配線基板の製造方法。 In the groove forming step,
A plurality of the first grooves, and the plurality of first grooves are formed to extend in parallel to each other on the surface of the insulating film;
A plurality of the second grooves, and the plurality of second grooves are formed to extend in directions parallel to each other on the surface of the insulating film;
The manufacturing method of the resistive element built-in printed wiring board of Claim 4.
ＡＬＤ法，スパッタ法、または、ＣＶＤ法によって前記抵抗体を堆積し前記抵抗体膜を成膜する
請求項６に記載の抵抗素子内蔵プリント配線基板の製造方法。 In the resistance film forming step,
The manufacturing method of the resistive element built-in printed wiring board according to claim 6, wherein the resistor is deposited by ALD, sputtering, or CVD to form the resistor film.
を含み、
第１抵抗素子は、
前記絶縁膜に形成された第１の溝の表面を被覆する第１抵抗膜
を有し、
第２抵抗素子は、
前記絶縁膜において前記第１の溝よりも深くなるように形成された第２の溝の表面を被覆する第２抵抗膜
を有する
抵抗素子内蔵プリント配線基板。 A substrate in which at least a first resistance element and a second resistance element are provided on an insulating film;
The first resistance element is
A first resistance film covering a surface of the first groove formed in the insulating film;
The second resistance element is
A resistive element-embedded printed wiring board having a second resistance film that covers a surface of a second groove formed in the insulating film so as to be deeper than the first groove.
前記第２抵抗膜は、前記第２の溝の底面に設けられた部分に開口が設けられている、
請求項８に記載の抵抗素子内蔵プリント配線基板。 The first resistance film is provided with an opening in a portion provided on a bottom surface of the first groove,
The second resistance film is provided with an opening in a portion provided on a bottom surface of the second groove.
The printed wiring board with a built-in resistance element according to claim 8.
前記第２の溝は、複数であり、当該複数の第２の溝が、前記絶縁膜の表面において互いに平行な方向に延在するように形成されている、
請求項８または９に記載の抵抗素子内蔵プリント配線基板。 The first groove is a plurality, and the plurality of first grooves are formed so as to extend in directions parallel to each other on the surface of the insulating film,
The plurality of second grooves are plural, and the plurality of second grooves are formed to extend in directions parallel to each other on the surface of the insulating film.
The printed wiring board with a built-in resistance element according to claim 8 or 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008303071A JP2010129787A (en) | 2008-11-27 | 2008-11-27 | Method for manufacturing printed wiring board with built-in resistive element and printed wiring board with built-in resistive element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008303071A JP2010129787A (en) | 2008-11-27 | 2008-11-27 | Method for manufacturing printed wiring board with built-in resistive element and printed wiring board with built-in resistive element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010129787A true JP2010129787A (en) | 2010-06-10 |
Family
ID=42329977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008303071A Pending JP2010129787A (en) | 2008-11-27 | 2008-11-27 | Method for manufacturing printed wiring board with built-in resistive element and printed wiring board with built-in resistive element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010129787A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110381676A (en) * | 2018-04-13 | 2019-10-25 | 台郡科技股份有限公司 | It exposes pore-forming and is thinned embedded type circuit rolling manufacturing method |
-
2008
- 2008-11-27 JP JP2008303071A patent/JP2010129787A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110381676A (en) * | 2018-04-13 | 2019-10-25 | 台郡科技股份有限公司 | It exposes pore-forming and is thinned embedded type circuit rolling manufacturing method |
| CN110381676B (en) * | 2018-04-13 | 2021-10-12 | 台郡科技股份有限公司 | Method for manufacturing thin embedded circuit roll type by exposure and hole forming |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4716819B2 (en) | Manufacturing method of interposer | |
| JP4250154B2 (en) | Semiconductor chip and manufacturing method thereof | |
| JP6508333B2 (en) | Electronic circuit module | |
| JP2007324559A (en) | Multilayer circuit board with fine pitch and fabricating method thereof | |
| CN109413836B (en) | Circuit board and preparation method thereof | |
| US6411194B2 (en) | Production method of thin film resistance element formed on printed circuit board, and thin film resistance element employing the method | |
| KR100897668B1 (en) | Fabricating Method of Printed Circuit Board using the Carrier | |
| TW201401961A (en) | Multilayer electronic structures with integral vias extending in in-plane direction | |
| TW201126623A (en) | Circuit board and method of manufacturing the same | |
| JP2010129787A (en) | Method for manufacturing printed wiring board with built-in resistive element and printed wiring board with built-in resistive element | |
| JP6533066B2 (en) | Electronic device | |
| JP2008085083A (en) | Manufacturing method of capacitor | |
| JP2005191100A (en) | Semiconductor board and its manufacturing method | |
| TWI669997B (en) | Circuit board structure and manufacturing method thereof | |
| JP4190989B2 (en) | Wiring circuit board manufacturing method and multilayer wiring board manufacturing method | |
| TWI599283B (en) | Printed circuit board and fabrication method thereof | |
| CN108550531B (en) | Method for manufacturing package substrate | |
| JP7150571B2 (en) | CHIP CAPACITOR AND CHIP CAPACITOR MANUFACTURING METHOD | |
| WO2005004568A1 (en) | Wiring board member for forming multilayer printed circuit board, method for producing same, and multilayer printed circuit board | |
| TWI527164B (en) | Method for forming a package substrate | |
| TWI505759B (en) | Printed circuit board and method for manufacturing the same | |
| CN111465167B (en) | Substrate structure and manufacturing method thereof | |
| JP2019110250A (en) | Wiring board and manufacturing method thereof | |
| CN108682630B (en) | Method for manufacturing package substrate | |
| TWI355725B (en) | Multilayer module of stacked aluminum oxide-based |