JP2010118973A - 電流負荷駆動回路、集積回路装置、電子機器及び駆動方法 - Google Patents

Abstract

【課題】電流負荷の電流変化等に起因する悪影響を低減できる電流負荷駆動回路等の提供。
【解決手段】電流負荷駆動回路は、基準電流に基づいて基準電圧を生成して出力する電流電圧変換回路と、基準電圧に基づいて電流負荷に流れる電流を生成する電圧電流変換回路と、電圧電流変換回路又は電流電圧変換回路を制御する制御回路を含む。制御回路は、電流負荷に流れる電流がオフからオン又はオンからオフに変化する遷移期間における遷移開始後の第１の期間と、第１の期間に続く第２の期間とで、電流負荷に流れる電流の電流変化率が異なるように、電圧電流変換回路又は電流電圧変換回路を制御する。
【選択図】図５

Description

本発明は、電流負荷駆動回路、集積回路装置、電子機器及び駆動方法等に関する。

発光ダイオード（ＬＥＤ）や有機エレクトルミネッセンス（有機ＥＬ素子）などの電流負荷を駆動する回路としては、特開２００３−２０２８３０号公報に開示される従来技術が知られている。この従来技術では、オペアンプを用いた駆動トランジスタのゲート制御により、有機ＥＬ素子などの電流負荷に流れる電流を制御している。

しかしながら、この従来技術では、電流負荷に流れる電流がオフからオン又はオンからオフになる遷移期間で発生する電磁誘導によるノイズの低減については、考慮されていなかった。このため、このノイズが、他のデバイスの動作等に悪影響を及ぼしてしまうという課題があった。
特開２００３−２０２８３０号公報

本発明の幾つかの態様によれば、電流負荷の電流変化等に起因する悪影響を低減できる電流負荷駆動回路、集積回路装置、電子機器及び駆動方法等を提供できる。

本発明の一態様は、電流負荷を駆動する電流負荷駆動回路であって、基準電流に基づいて基準電圧を生成して出力する電流電圧変換回路と、前記基準電圧に基づいて前記電流負荷に流れる電流を生成する電圧電流変換回路と、前記電圧電流変換回路又は前記電流電圧変換回路を制御する制御回路とを含み、前記制御回路は、前記電流負荷に流れる電流がオフからオン又はオンからオフに変化する遷移期間における遷移開始後の第１の期間と、前記第１の期間に続く第２の期間とで、前記電流負荷に流れる電流の時間に対する変化量である電流変化率が異なるように、前記電圧電流変換回路又は前記電流電圧変換回路を制御する電流負荷駆動回路に関係する。

本発明の一態様によれば、基準電流に基づいて基準電圧が生成され、生成された基準電圧に基づき生成された電流を、電流負荷に流すことができる。また遷移期間における遷移開始後の第１の期間とそれに続く第２の期間とで、電流負荷に流れる電流の変化率が異なるように制御されるため、電流負荷の電流変化等に起因する悪影響の低減等が可能になる。

また本発明の一態様では、前記制御回路は、前記第１の期間での電流変化率の方が、前記第２の期間での電流変化率よりも小さくなるように、前記電圧電流変換回路又は前記電流電圧変換回路を制御してもよい。

このようにすれば、遷移開始後の第１の期間において、電流負荷の急激な電流変化を抑えることができ、ノイズ低減等が可能になる。

また本発明の一態様では、前記制御回路は、前記第２の期間に続く第３の期間での電流変化率の方が、前記第２の期間での電流変化率よりも小さくなるように、前記電圧電流変換回路又は前記電流電圧変換回路を制御してもよい。

このようにすれば、第２の期間に続く第３の期間において、電流負荷の急激な電流変化を抑えることができ、ノイズ低減等が可能になる。

また本発明の一態様では、前記電圧電流変換回路又は前記電流電圧変換回路は、複数のユニットトランジスタにより構成され、前記電流負荷に流れる電流を設定するための電流設定トランジスタを含み、前記制御回路は、前記電流負荷に流れる電流がオフからオンに変化するオン遷移期間に設定された前記第１の期間では、前記電流設定トランジスタの前記複数のユニットトランジスタのうち電流供給能力が小さな複数の第１タイプのトランジスタを順次にオフからオンにし、前記オン遷移期間に設定された前記第２の期間では、前記複数のユニットトランジスタのうち前記第１タイプのトランジスタよりも電流供給能力が大きな複数の第２タイプのトランジスタを順次にオフからオンにしてもよい。

このようにすれば、オン遷移期間の第１の期間において、電流供給能力が小さな複数の第１タイプのトランジスタが順次にオフからオンになるため、第１の期間での電流負荷の急激な電流変化等を抑えることが可能になる。

また本発明の一態様では、前記電圧電流変換回路又は前記電流電圧変換回路は、複数のユニットトランジスタにより構成され、前記電流負荷に流れる電流を設定するための電流設定トランジスタを含み、前記制御回路は、前記電流負荷に流れる電流がオンからオフに変化するオフ遷移期間に設定された前記第１の期間では、前記電流設定トランジスタの前記複数のユニットトランジスタのうち電流供給能力が小さな複数の第１タイプのトランジスタを順次にオンからオフにし、前記オフ遷移期間に設定された前記第２の期間では、前記複数のユニットトランジスタのうち前記第１タイプのトランジスタよりも電流供給能力が大きな複数の第２タイプのトランジスタを順次にオンからオフにしてもよい。

このようにすれば、オフ遷移期間の第１の期間において、電流供給能力が小さな複数の第１タイプのトランジスタが順次にオフからオンになるため、第１の期間での電流負荷の急激な電流変化等を抑えることが可能になる。

また本発明の一態様では、前記制御回路は、前記電流負荷に流れる最大電流を制限する最大電流制限モードが設定された場合には、前記複数の第２タイプのトランジスタのうちの少なくとも１つのトランジスタを常時オフに設定してもよい。

このようにすれば、複数の第２タイプのトランジスタのうちの少なくとも１つのトランジスタを常時オフに設定するだけで、電流負荷の最大電流を制限することが可能になる。

また本発明の一態様では、前記電圧電流変換回路又は前記電流電圧変換回路は、複数のユニットトランジスタにより構成され、前記電流負荷に流れる電流を設定するための電流設定トランジスタを含み、前記制御回路は、前記第１の期間では、長い第１の時間間隔で前記電流設定トランジスタの前記複数のユニットトランジスタのうちの第１のトランジスタ群を順次にオフからオン又はオンからオフにし、前記第２の期間では、前記第１の時間間隔よりも短い第２の時間間隔で前記複数のユニットトランジスタのうちの第２のトランジスタ群を順次にオフからオン又はオンからオフにしてもよい。

このようにすれば、遷移期間の第１の期間において、長い第１の時間間隔で、電流設定トランジスタを構成する第１のトランジスタ群が順次にオフからオン又はオンからオフになるため、第１の期間での電流負荷の急激な電流変化等を抑えることが可能になる。

また本発明の一態様では、前記電流電圧変換回路は、第１のカレントミラー回路を構成するセンス側の第１のトランジスタとミラー側の第２のトランジスタのうち、前記第１のトランジスタにより構成され、前記電圧電流変換回路は、前記第１のカレントミラー回路のミラー側の前記第２のトランジスタと、前記第１のカレントミラー回路の出力電流に応じた入力電流が入力される第２のカレントミラー回路を構成するセンス側の第３のトランジスタ及びミラー側の第４のトランジスタとにより構成されてもよい。

このようにすれば、第１、第２のトランジスタのゲートの共通接続ノードである電圧経路において、第１、第２のカレントミラー回路の全体を分割することが可能になり、寄生素子の悪影響等を低減することが可能になる。

また本発明の一態様では、前記制御回路は、前記第２のトランジスタの電流供給能力を制御することで、前記電流負荷に流れる電流を制御してもよい。

このようにすれば、第２のトランジスタの電流供給能力を制御することで、第３、第４のトランジスタに流れる電流を制御し、電流負荷に流れる電流を制御できるようになる。

また本発明の一態様では、前記電流電圧変換回路は、第１のカレントミラー回路を構成するセンス側の第１のトランジスタ及びミラー側の第２のトランジスタと、前記第１のカレントミラー回路の出力電流に応じた入力電流が入力される第２のカレントミラー回路を構成するセンス側の第３のトランジスタとにより構成され、前記電圧電流変換回路は、前記第２のカレントミラー回路を構成するミラー側の第４のトランジスタにより構成されてもよい。

このようにすれば、第３、第４のトランジスタのゲートの共通接続ノードである電圧経路において、第１、第２のカレントミラー回路の全体を分割することが可能になり、寄生素子の悪影響等を低減することが可能になる。

また本発明の他の態様は、上記のいずれかに記載の電流負荷駆動回路を含む集積回路装置に関係する。

また本発明の他の態様は、上記のいずれかに記載の電流負荷駆動回路を含み、前記電流負荷の駆動トランジスタとなる前記第４のトランジスタが、前記電流負荷を接続するための電流負荷接続用Ｉ／Ｏセルに配置される集積回路装置に関係する。

このようにすれば、電流負荷接続用Ｉ／Ｏセルの配置エリアを有効活用して、駆動トランジスタとなる第４のトランジスタをレイアウト配置できるようになる。

また本発明の他の態様では、前記駆動トランジスタが、前記電流負荷接続用Ｉ／Ｏセルの高耐圧領域に配置されてもよい。

このようにすれば、第４のトランジスタの静電破壊等を防止できる。

また本発明の他の態様は、上記のいずれかに記載の電流負荷駆動回路を含み、前記第１のカレントミラー回路の前記第２のトランジスタと、前記第２のカレントミラー回路の前記第３のトランジスタ及び前記第４のトランジスタが、前記電流負荷を接続するための電流負荷接続用Ｉ／Ｏセルに配置される集積回路装置に関係する
このようにすれば、電流負荷接続用Ｉ／Ｏセルの配置エリアを有効活用して、第１のカレントミラー回路の第２のトランジスタと、第２のカレントミラー回路の第３、第４のトランジスタをレイアウト配置できるようになる。

また本発明の他の態様では、前記第１のカレントミラー回路の前記第１のトランジスタが、電流源を接続するための電流源接続用Ｉ／Ｏセルに配置され、前記第１のトランジスタのゲートに接続され電圧経路となる信号配線により、前記電流源接続用Ｉ／Ｏセルと前記電流負荷接続用Ｉ／Ｏセルとが接続されてもよい。

このようにすれば、電圧経路となる信号配線により、電流源接続用Ｉ／Ｏセルと電流負荷接続用Ｉ／Ｏセルを接続できるため、寄生素子の悪影響等を低減することが可能になる。

また本発明の他の態様は、上記のいずれかに記載の電流負荷駆動回路を含み、前記第１のカレントミラー回路の前記第１のトランジスタ及び前記第２のトランジスタと、前記第２のカレントミラー回路の前記第３のトランジスタが、電流源を接続するための電流源接続用Ｉ／Ｏセルに配置され、前記第２のカレントミラー回路の前記第４のトランジスタが、前記電流負荷を接続するための電流負荷接続用Ｉ／Ｏセルに配置される集積回路装置に関係する。

このようにすれば、電流源接続用Ｉ／Ｏセルの配置エリアを有効活用して、第１のカレントミラー回路の第１、第２のトランジスタと第２のカレントミラー回路の第３のトランジスタをレイアウト配置し、電流負荷接続用Ｉ／Ｏセルの配置エリアを有効活用して、第２のカレントミラー回路の第４のトランジスタをレイアウト配置できるようになる。

また本発明の他の態様では、前記第３のトランジスタのゲートに接続され電圧経路となる信号配線により、前記電流源接続用Ｉ／Ｏセルと前記電流負荷接続用Ｉ／Ｏセルとが接続されてもよい。

このようにすれば、電圧経路となる信号配線により、電流源接続用Ｉ／Ｏセルと電流負荷接続用Ｉ／Ｏセルを接続できるため、寄生素子の悪影響等を低減することが可能になる。

また本発明の他の態様は、上記のいずれかに記載された集積回路装置を含む電子機器に関係する。

また本発明の他の態様は、電流負荷を駆動する駆動方法であって、基準電流に基づいて基準電圧を生成し、生成された前記基準電圧に基づいて前記電流負荷に流れる電流を生成し、前記電流負荷に流れる電流がオフからオン又はオンからオフに変化する遷移期間における遷移開始後の第１の期間と、前記第１の期間に続く第２の期間とで、前記電流負荷に流れる電流の時間に対する変化量である電流変化率が異なるように、前記電流負荷に流れる電流を制御する駆動方法に関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．電流負荷駆動回路
図１に本実施形態の電流負荷駆動回路の構成例を示す。この電流負荷駆動回路は、制御回路１０と電流電圧変換回路２０と、電圧電流変換回路２２を含む。なお、本実施形態の電流負荷駆動回路は図１に構成に限定されず、その接続関係を変更したり、他の構成要素を追加するなどの種々の変形実施が可能である。また以下では、電流負荷が発光ダイオードである場合を例にとり説明するが、本実施形態の駆動回路の駆動対象は発光ダイオードには限定されず、例えば有機ＥＬ素子等の種々の電流負荷に適用できる。

電流電圧変換回路（Ｉ／Ｖ変換回路）２０は、基準電流ＩＲに基づいて基準電圧ＶＲを生成して出力する。具体的には電流電圧変換回路２０は、電流源（基準電流源）ＩＳに流れる基準電流ＩＲを基準電圧ＶＲに変換（電流電圧変換）して、電圧電流変換回路２２に出力する。

電圧電流変換回路（Ｖ／Ｉ変換回路）２２は、生成された基準電圧ＶＲに基づいて発光ダイオードＬＥＤ（広義には電流負荷）に流れる電流ＩＬを生成する。具体的には電圧電流変換回路２２は、電流電圧変換回路２０からの基準電圧ＶＲを電流ＩＬに変換（電流電圧変換）し、変換により得られた電流ＩＬがＬＥＤに流れることで、ＬＥＤが発光するようになる。

制御回路１０は電圧電流変換回路２２を制御する。例えば電圧電流変換回路２２は、ＬＥＤに流れる電流ＩＬを設定するための電流設定トランジスタを有する。そしてこの電流設定トランジスタは複数のユニットトランジスタにより構成される。制御回路１０は、これらの複数のユニットトランジスタのオン・オフ制御を行うことで、電流設定トランジスタの電流供給能力（ベータ）を制御し、ＬＥＤに流れる電流ＩＬを制御する。

なお図１では制御回路１０が電圧電流変換回路２２を制御する場合について示しているが、後述するように制御回路１０が電流電圧変換回路２０を制御するようにしてもよい。この場合には電流電圧変換回路２０が、複数のユニットトランジスタにより構成される電流設定トランジスタを有し、制御回路１０は、これらの複数のユニットトランジスタのオン・オフ制御を行うことで、電流設定トランジスタの電流供給能力を制御し、ＬＥＤに流れる電流ＩＬを制御する。

そして本実施形態では制御回路１０は、ＬＥＤ（電流負荷）のオン・オフの遷移期間における第１の期間と、第２の期間とで、ＬＥＤに流れる電流の電流変化率が異なるように、電圧電流変換回路２２（又は電流電圧変換回路２０）を制御する。具体的には、例えば第１の期間での電流変化率の方が第２の期間での電流変化率よりも小さくなるように電圧電流変換回路２２（又は電流電圧変換回路２０）を制御する。或いは、制御回路１０は、第２の期間と、第３の期間とで、ＬＥＤに流れる電流の電流変化率が異なるように制御する。例えば第３の期間での電流変化率が第２の期間での電流変化率よりも小さくなるように制御する。

ここで遷移期間（過渡応答期間）は、ＬＥＤに流れる電流（駆動トランジスタ）がオフからオン又はオンからオフに変化する期間である。また第１の期間は、例えば遷移開始後（遷移開始直後）の期間であり、第２の期間は第１の期間に続く期間であり、第３の期間は第２の期間に続く期間である。また電流変化率は、例えばＬＥＤ（電流負荷）に流れる電流の時間に対する変化量（離散的な変化量）である。

図１の構成によれば、電流電圧変換回路２０が、基準電流ＩＲに基づいて基準電圧ＶＲを生成して、電圧電流変換回路２２が、生成された基準電圧ＶＲに応じた電流ＩＬを生成し、この電流ＩＬがＬＥＤに流れる。従って、基準電流ＩＲに応じた電流ＩＬをＬＥＤに流すことが可能になる。また基準電圧ＶＲが出力される配線は、電圧経路であるため、集積回路装置上で引き回すことが可能になる。従って、例えば１つの基準電流ＩＲを用いて、複数の電流負荷を駆動することも可能になる。また電流負荷のオン・オフの遷移期間における第１の期間と、第２の期間とで、電流負荷に流れる電流の変化率が異なるように制御されるため、電流が急激に流れることに起因するノイズ等を低減できる。

図２に電流電圧変換回路２０、電圧電流変換回路２２の具体的な構成例を示す。なお電流電圧変換回路２０、電圧電流変換回路２２は図２の構成に限定されるものではなく、その接続関係を変更したり、他の構成要素を追加するなどの種々の変形実施が可能である。例えば第１、第２のカレントミラー回路の間に別のカレントミラー回路を設けてもよい。即ち電流電圧変換回路２０は、少なくとも基準電流を基準電圧に変換する機能を有すればよく、電圧電流変換回路２２は、少なくとも基準電圧に基づいてＬＥＤに流れる電流を生成する機能を有すればよい。

図２では、センス側のトランジスタＴ１とミラー側のトランジスタＴ２により第１のカレントミラー回路３１が構成される。具体的にはＰ型のトランジスタＴ１は、ＶＤＤ（広義には第２の電源）と電流源ＩＳとの間に設けられ、そのゲート及びドレインがノードＮ１に接続される。Ｐ型のトランジスタＴ２は、そのソースにＶＤＤが供給され、そのゲートにノードＮ１が接続される。このようにトランジスタＴ１、Ｔ２はゲートが共通接続される。

またセンス側のトランジスタＴ３とミラー側のトランジスタＴ４により第２のカレントミラー回路３２が構成される。この第２のカレントミラー回路３２は、第１のカレントミラー回路３１の出力電流ＩＢに応じた入力電流が入力される。そして当該入力電流のミラー電流ＩＬがＬＥＤに流れ、ＬＥＤが点灯するようになる。具体的にはＮ型のトランジスタＴ３は、電流ＩＢの出力ノードとＶＳＳ（広義には第１の電源）との間に設けられ、そのゲート及びドレインがノードＮ２に接続される。Ｎ型のトランジスタＴ４は、そのソースにＶＳＳが供給され、そのゲートにノードＮ２が接続される。このようにトランジスタＴ３、Ｔ４はゲートが共通接続される。またトランジスタＴ４は、ＬＥＤの駆動トランジスタとして機能する。

例えばトランジスタＴ１に対するトランジスタＴ２のベータ比をβ１２とし、トランジスタＴ３に対するトランジスタＴ４のβ比をβ３４とする。すると、ＩＢ＝β１２×ＩＲとなり、ＩＬ＝β３４×ＩＢになるため、ＩＬ＝β１２×β３４×ＩＲになる。従って、ベータ比β１２、β３４、を設定することで、電流源ＩＳに流れる電流ＩＲの（β１２×β３４）倍の電流ＩＬをＬＥＤ（トランジスタＴ４）に流すことが可能になる。

そして図２では電流電圧変換回路２０は、第１のカレントミラー回路３１を構成するセンス側のトランジスタＴ１とミラー側のトランジスタＴ２のうち、トランジスタＴ１により構成される。一方、電圧電流変換回路２２は、第１のカレントミラー回路３１のミラー側のトランジスタＴ２と、第２のカレントミラー回路３２を構成するセンス側のトランジスタＴ３及びミラー側のトランジスタＴ４により構成される。

そして制御回路１０は、例えば電圧電流変換回路２２を制御することで、ＬＥＤに流れる電流ＩＬを制御する。具体的には、電流設定トランジスタであるトランジスタＴ２の電流供給能力（ベータ、ゲート幅）を制御することで、電流ＩＬを制御する。

例えば図２において、電流ＩＲが流れる経路や、電流ＩＢが流れる経路や、電流ＩＬが流れる経路は電流経路である。一方、トランジスタＴ１、Ｔ２のゲートを接続するノードＮ１の経路や、トランジスタＴ３、Ｔ４のゲートを接続するノードＮ２の経路は電圧経路である。

上述のＩＲ、ＩＢ、ＩＬの電流経路では、内部配線の長さが長くなると、内部配線に伴う寄生抵抗や寄生容量により回路の動作特性が低下する。一方、ノードＮ１、Ｎ２の電圧経路では、その経路の終端は極めて高い抵抗値で終端されているとみなせるので、経路に寄生する抵抗の影響はほとんど無視することができ、内部配線の長さが長くなっても回路の動作特性が低下するおそれはほとんどない。

そこで図２では、第１、第２のカレントミラー回路３１、３２の分割位置（分離位置）を、ノードＮ１等の電圧経路に設定している。このようにすれば、後述するようにこのノードＮ１の信号配線を集積回路装置上で引き回した場合にも、電流経路の配線を引き回す場合に比べて、回路の動作特性の悪化を最小限に抑えることが可能になる。

さて本実施形態では、制御回路１０は、第２のカレントミラー回路３２のトランジスタＴ２（電流設定トランジスタ）の電流供給能力を制御することで、ＬＥＤに流れる電流ＩＬを制御している。

なおトランジスタＴ２ではなくトランジスタＴ４を電流設定トランジスタとしてその電流供給能力を制御してもよい。或いはトランジスタＴ３やＴ１を電流設定トランジスタとしてその電流供給能力を制御することも可能である。但しトランジスタＴ１を電流設定トランジスタにすると、基準電流ＩＲも変化してしまうため、後述するように共通の基準電流を用いて複数の電流負荷を駆動する場合に、各電流負荷毎に個別の大きさの電流を設定することが難しくなる。またトランジスタＴ４は、トランジスタサイズが大きく、高耐圧のトランジスタで構成されることが望ましいため、トランジスタＴ４を電流設定トランジスタにすると、回路面積が大きくなってしまうなどの問題がある。またトランジスタＴ３を電流設定トランジスタとすると、電流制御が若干複雑になるという問題がある。

図３に、トランジスタＴ２等の電流設定トランジスタの具体的な構成例を示す。図３では電流設定トランジスタは、複数のユニットトランジスタＴＡ１〜ＴＡ４、ＴＢ１〜ＴＢ４、ＴＣ１〜ＴＣ４により構成される。これらのユニットトランジスタＴＡ１〜ＴＣ４は、ＶＤＤ（第２の電源）とノードＮ１との間に並列に設けられている。即ちこれらのＰ型のユニットトランジスタＴＡ１〜ＴＣ４の並列接続によりＴ２等の電流設定トランジスタが構成される。

具体的には図３では、トランジスタＴＡ１のゲートとノードＮ１の間に、トランスファーゲートＴＧＡ１（スイッチ素子）が設けられている。また、そのドレインがトランジスタＴＡ１のゲートに接続されるプルアップ用のＰ型のトランジスタＴＵＡ１が設けられている。

そして制御回路１０からのスイッチ信号Ｑ１がＨレベル（アクティブ）になると、トランスファーゲートＴＧＡ１がオンになる。これによりトランジスタＴＡ１のゲートとノードＮ１が電気的に接続され、ＴＡ１が第１のカレントミラー回路３１のミラー側トランジスタとして機能するようになる。即ちノードＮ１に出力される基準電圧ＶＲに応じた電流がトランジスタＴＡ１に流れるようになる。なお、この時、プルアップ用のトランジスタＴＵＡ１はオフになっている。

一方、制御回路１０からのスイッチ信号Ｑ１がＬレベル（非アクティブ）になると、トランスファーゲートＴＧＡ１がオフになり、トランジスタＴＡ１のゲートとノードＮ１が電気的に非接続になる。またプルアップ用のトランジスタＴＵＡ１がオンになるため、トランジスタＴＡ１のゲートはＶＤＤの電位に固定され、トランジスタＴＡ１がオフ状態に設定される。

このように図３では、スイッチ信号Ｑ１がＨレベルになると、トランジスタＴＡ１のゲートとノードＮ１が接続され、ＴＡ１がミラー側トランジスタとして機能するようになる。一方、スイッチ信号Ｑ１がＬレベルになると、トランジスタＴＡ１のゲートとノードＮ１が非接続になり、ＴＡ１はミラー側トランジスタとして機能しなくなる。このときプルアップ用のトランジスタＴＵＡ１によりトランジスタＴＡ１のゲートがＶＤＤに設定されるため、ＴＡ１のゲート電位が不安定になって不要な電流が流れてしまう事態を防止できる。

また図３では、トランスファーゲートＴＧＡ１は、電流経路ではなく電圧経路に設けられている。従って、トランスファーゲートＴＧＡ１の寄生抵抗が回路動作に悪影響を及ぼすことがないという利点もある。

図３に示す他のトランジスタＴＡ２〜ＴＡ４、ＴＢ１〜ＴＢ４、ＴＣ１〜ＴＣ４においても、そのゲートとノードＮ１の間にトランスファーゲートＴＧＡ２〜ＴＧＡ４、ＴＧＢ１〜ＴＧＢ４、ＴＧＣ１〜ＴＧＣ４が設けられる。また、そのゲートにプルアップ用のトランジスタＴＵＡ２〜ＴＵＡ４、ＴＵＢ１〜ＴＵＢ４、ＴＵＣ１〜ＴＵＣ４が接続される。そしてこれらのトランスファーゲートＴＧＡ２〜ＴＧＣ４、プルアップ用のトランジスタＴＵＡ２〜ＴＵＣ４は、制御回路１０からのスイッチ信号Ｑ２〜Ｑ１２により、トランスファーゲートＴＧＡ１、プルアップ用のトランジスタＴＵＡ１と同様に制御される。

このように図３では、制御回路１０は、スイッチ信号Ｑ１〜Ｑ１２により、電流設定トランジスタを構成するユニットトランジスタＴＡ１〜ＴＣ４のゲートとノードＮ１の間の接続・非接続を制御する。これにより、電流設定トランジスタに流れる電流ＩＢを設定して、ＬＥＤの駆動電流ＩＬを制御できる。

即ち、ＴＡ１〜ＴＣ４のうちノードＮ１にそのゲートが接続されるユニットトランジスタの個数が増えると、電流設定トランジスタであるＴ２の電流供給能力が増加し、電流ＩＢが増える。そして図２のトランジスタＴ３とＴ４の間のベータ比をβ３４とすると、ＩＬ＝β３４×ＩＢの関係が成り立つ。従って、トランジスタＴ２の電流供給能力が増加し、電流ＩＢが増えると、ＬＥＤの駆動電流ＩＬも増えることになる。逆に、ノードＮ１にそのゲートが接続されるユニットトランジスタの個数が減り、トランジスタＴ２の電流供給能力が減少し、電流ＩＢが減ると、ＬＥＤの駆動電流ＩＬも減ることになる。

そして図３では、電流設定トランジスタを構成する複数のユニットトランジスタとして、第１タイプのトランジスタＴＡ１〜ＴＡ４及びＴＣ１〜ＴＣ４と、第２タイプのトランジスタＴＢ１〜ＴＢ４が設けられる。

ここで第１タイプのトランジスタＴＡ１〜ＴＡ４及びＴＣ１〜ＴＣ４は、第２タイプのトランジスタＴＢ１〜ＴＢ４よりも電流供給能力（ベータ）が小さなトランジスタになっている。例えばＴＡ１〜ＴＡ４及びＴＣ１〜ＴＣ４の方がＴＢ１〜ＴＢ４よりもゲート幅（Ｗ）が小さくなっている。

なお、電流設定トランジスタを構成するユニットトランジスタの個数や種類は、図３に限定されない。例えばユニットトランジスタの個数を図３よりも多くしたり、少なくしたり、第１タイプ及び第２タイプの一方のタイプのトランジスタのみを設けるなどの種々の変形実施が可能である。

例えば図４に電流設定トランジスタを構成するユニットトランジスタのレイアウト配置例を示す。図４に示すように第１タイプのトランジスタＴＡ１〜ＴＡ４は、Ｄ１方向（第１の方向）に沿って並んで配置される。第２タイプのトランジスタＴＢ１〜ＴＢ４は、ＴＡ１〜ＴＡ４のＤ１方向の領域に、Ｄ１方向に沿って並んで配置される。またＤ１方向に直交する方向をＤ２方向（第２の方向）とし、Ｄ１方向、Ｄ２方向の反対方向をＤ３方向（第３の方向）、Ｄ４方向（第４の方向）とした場合に、第１タイプのトランジスタＴＣ１〜ＴＣ４は、ＴＡ１〜ＴＡ４のＤ２方向であってＴＢ１〜ＴＢ４のＤ３方向の領域に、Ｄ１方向に沿って並んで配置される。

また図４では、第１タイプのトランジスタのゲート幅の総和が、１つの第２タイプのトランジスタのゲート幅と等しくなっている。具体的には、トランジスタＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４のゲート幅を、各々、ＷＡ１、ＷＡ２、ＷＡ３、ＷＡ４とし、ＴＢ１〜ＴＢ４の各トランジスタのゲート幅をＷＢとした場合に、ＷＢ＝ＷＡ１＋ＷＡ２＋ＷＡ３＋ＷＡ４が成り立つ。なおトランジスタＴＣ１、ＴＣ２、ＴＣ３、ＴＣ４のゲート幅ＷＣ１、ＷＣ２、ＷＣ３、ＷＣ４は、各々、トランジスタＴＡ４、ＴＡ３、ＴＡ２、ＴＡ１のゲート幅ＷＡ４、ＷＡ３、ＷＡ２、ＷＡ１と等しくなっている。

図４に示すように、第１タイプのトランジスタＴＡ１〜ＴＡ４、ＴＣ１〜ＴＣ４のゲート幅ＷＡ１〜ＷＡ４、ＷＣ１〜ＷＣ４は、第２タイプのトランジスタＴＢ１〜ＴＢ４のゲート幅ＷＢよりも小さくなっており、電流供給能力が小さくなっている。

なおゲート長などの他の素子パラメータを用いてユニットトランジスタの電流供給能力を異ならせてもよい。また、全てのユニットトランジスタの電流供給能力を同じにする変形実施も可能である。

例えばＬＥＤに流れる電流ＩＬがオフからオンになる期間（駆動トランジスタＴＲがオフからオンになる期間）をオン遷移期間とし、オンからオフになる期間をオフ遷移期間とする。

この場合に制御回路１０は、オン遷移期間における第１の期間では、電流供給能力が小さな第１タイプのトランジスタＴＡ１〜ＴＡ４を順次にオフからオンにする。例えばＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４の順にオフからオンにする。具体的にはＴＡ１をオフからオンにした後、ＴＡ２をオフからオンにし、次にＴＡ３をオフからオンにし、その後にＴＡ４をオフからオンにする。

またオン遷移期間における第２の期間では、電流供給能力が大きな第２タイプのトランジスタＴＢ１〜ＴＢ４を順次にオフからオンにする。例えばＴＢ１、ＴＢ２、ＴＢ３、ＴＢ４の順にオフからオンにする。

そしてオン遷移期間における第３の期間では、電流供給能力が小さな第１タイプのトランジスタＴＣ１〜ＴＣ４を順次にオフからオンにする。例えばＴＣ１、ＴＣ２、ＴＣ３、ＴＣ４の順にオフからオンにする。

また制御回路１０は、オフ遷移期間における第１の期間では、電流供給能力が小さな第１タイプのトランジスタＴＣ４〜ＴＣ１を順次にオンからオフにする。例えばＴＣ４、ＴＣ３、ＴＣ２、ＴＣ１の順にオンからオフにする。

またオフ遷移期間における第２の期間では、電流供給能力が大きな第２タイプのトランジスタＴＢ４〜ＴＢ１を順次にオンからオフにする。例えばＴＢ４、ＴＢ３、ＴＢ２、ＴＢ１の順にオンからオフにする。

そしてオフ遷移期間における第３の期間では、電流供給能力が小さな第１タイプのトランジスタＴＡ４〜ＴＡ１を順次にオンからオフにする。例えばＴＡ４、ＴＡ３、ＴＡ２、ＴＡ１の順にオンからオフにする。

２．動作
次に本実施形態の電流負荷駆動回路の動作について図５を用いて更に詳細に説明する。図５は、ＬＥＤに流れる電流波形ＩＷＶとスイッチ信号Ｑ１〜Ｑ１２の波形例を示している。

図５に示すようにオン遷移期間ＴＯＮの第１の期間Ｔ１Ｒでは、スイッチ信号Ｑ１〜Ｑ４が順次にＬレベル（広義には非アクティブ）からＨレベル（広義にはアクティブ）になる。これにより電流供給能力が小さな第１タイプのトランジスタＴＡ１〜ＴＡ４が順次にオフからオンになり、Ａ１に示すようにＬＥＤに流れる電流が小さな電流変化率で増加する。即ち図４に示すようにトランジスタＴＡ１〜ＴＡ４のゲート幅ＷＡ１〜ＷＡ４は短いため、これらの各トランジスタがオフからオンになったときの電流変化量は小さく、第１の期間Ｔ１Ｒでの電流変化率は小さくなる。

またオン遷移期間ＴＯＮの第２の期間Ｔ２Ｒでは、スイッチ信号Ｑ５〜Ｑ８が順次にＬレベルからＨレベルになる。これにより電流供給能力が大きな第２タイプのトランジスタＴＢ１〜ＴＢ４が順次にオフからオンになり、Ａ２に示すようにＬＥＤに流れる電流が大きな電流変化率で増加する。即ち図４に示すようにトランジスタＴＢ１〜ＴＢ４のゲート幅ＷＢは長いため、これらの各トランジスタがオフからオンになったときの電流変化量は大きく、第２の期間Ｔ２Ｒでの電流変化率は大きくなる。

またオン遷移期間ＴＯＮの第３の期間Ｔ３Ｒでは、スイッチ信号Ｑ９〜Ｑ１２が順次にＬレベルからＨレベルになる。これにより、電流供給能力が小さな第１タイプのトランジスタＴＣ１〜ＴＣ４が順次にオフからオンになり、Ａ３に示すようにＬＥＤに流れる電流が小さな電流変化率で増加する。即ち図４に示すようにトランジスタＴＣ１〜ＴＣ４のゲート幅ＷＣ１〜ＷＣ４は短いため、これらの各トランジスタがオフからオンになったときの電流変化量は小さく、第３の期間Ｔ３Ｒでの電流変化率は小さくなる。

またオフ遷移期間ＴＯＦＦの第１の期間Ｔ１Ｆでは、スイッチ信号Ｑ１２〜Ｑ９が順次にＨレベルからＬレベルになる。これにより電流供給能力が小さな第１タイプのトランジスタＴＣ４〜ＴＣ１が順次にオンからオフになり、Ａ４に示すようにＬＥＤに流れる電流が小さな電流変化率で減少する。

またオフ遷移期間ＴＯＦＦの第２の期間Ｔ２Ｆでは、スイッチ信号Ｑ８〜Ｑ５が順次にＨレベルからＬレベルになる。これにより電流供給能力が大きな第２タイプのトランジスタＴＢ４〜ＴＢ１が順次にオンからオフになり、Ａ５に示すようにＬＥＤに流れる電流が大きな電流変化率で減少する。

またオフ遷移期間ＴＯＦＦの第３の期間Ｔ３Ｆでは、スイッチ信号Ｑ４〜Ｑ１が順次にＨレベルからＬレベルになる。これにより、電流供給能力が小さな第１タイプのトランジスタＴＡ４〜ＴＡ１が順次にオンからオフになり、Ａ６に示すようにＬＥＤに流れる電流が小さな電流変化率で減少する。

以上に説明した本実施形態によれば、Ａ１、Ａ４に示す第１の期間Ｔ１Ｒ、Ｔ１Ｆでの電流変化率と、Ａ２、Ａ５に示す第２の期間Ｔ２Ｒ、Ｔ２Ｆでの電流変化率が異なっている。具体的には、第１の期間Ｔ１Ｒ、Ｔ１Ｆでの電流変化率の方が第２の期間Ｔ２Ｒ、Ｔ２Ｆに比べて小さくなっている。またＡ３、Ａ５に示す第３の期間Ｔ３Ｒ、Ｔ３Ｆでの電流変化率と、Ａ２、Ａ５に示す第２の期間Ｔ２Ｒ、Ｔ２Ｆでの電流変化率も異なっている。具体的には、第３の期間Ｔ３Ｒ、Ｔ３Ｆでの電流変化率の方が第２の期間Ｔ２Ｒ、Ｔ２Ｆに比べて小さくなっている。

即ちオン遷移期間ＴＯＮやオフ遷移期間ＴＯＦＦの遷移開始の直後においては、Ａ１、Ａ４に示すように電流量が小さく、電流がゆっくりと変化し、その後にＡ２、Ａ５に示すように電流量が増える。またオン遷移期間ＴＯＮやオフ遷移期間ＴＯＦＦの遷移終了の直前においては、Ａ３、Ａ６に示すように電流量が小さくなる。即ち、電流波形ＩＷＶがＳ字波形になるような電流制御を行っている。このようにすることで、ＬＥＤに対して急激に電流が流れることで発生するＥＭＩノイズを低減することができ、他のデバイスの誤動作等を防止できる。即ち、ＬＥＤに急激な電流が流れると、電流負荷駆動信号線に隣接する信号線に対して、電磁誘導が発生し、当該信号線に大きなノイズが発生するおそれがあるが、本実施形態によれば、このようなノイズを十分に低減できる。

例えば、このような急激な電流変化を緩和するために、コンデンサ等の容量負荷を電流負荷駆動信号線の近傍に配置する手法も考えられる。しかしながら、この手法では、コンデンサ等を別に実装しなければならないため、高コスト化や実装の繁雑化等を招く。またコンデンサ等の容量負荷では、ＣＲ波形になるため、図５に示すようなＳ字電流制御は実現できない。このため、急激な電流変化によるノイズを十分に低減することができないという問題がある。

例えば図６（Ａ）、図６（Ｂ）にＬＥＤのアノード電流の測定結果を示す。図６（Ａ）は本実施形態の手法を用いない比較例の手法の例であり、図６（Ｂ）は本実施形態の手法の例である。図６（Ａ）、図６（Ｂ）では、ＬＥＤのアノード側と電源との間にＳｈｕｎｔ抵抗を挿入し、ＬＥＤに流入する電流を、Ｓｈｕｎｔ抵抗の両端の電位差として測定している。

図５のようなＳ字電流制御を行わない比較例の手法では、図６（Ａ）のＢ１に示すような急激な電流変動が生じているが、本実施形態の手法を用いることで、図６（Ｂ）のＢ２に示すように急激な電流変動がほぼ消滅している。Ｂ２に示すような緩やかな電流変動であれば、隣接信号線にノイズが発生するのを防止でき、適切なＥＭＩ対策を実現できる。

なお本実施形態の電流制御手法は図５に限定されない。例えば図７に他の電流制御手法による電流波形ＩＷＶの例を示す。

図７では、Ｃ１に示すようにオン遷移期間ＴＯＮの開始直後（電流の立ち上がり直後）の第１の期間Ｔ１Ｒでの電流変化率は小さくなっているが、Ｃ２、Ｃ３に示すように、それに続く第２、第３の期間Ｔ２Ｒ、Ｔ３Ｒでの電流変化率は小さくなっていない。またＣ４に示すようにオフ遷移期間ＴＯＦＦの開始直後（電流の立ち下がり直後）の第１の期間Ｔ１Ｆでの電流変化率は小さくなっているが、Ｃ５、Ｃ６に示すように、それに続く第２、第３の期間Ｔ２Ｆ、Ｔ３Ｆでの電流変化率は小さくなっていない。

即ち、図６（Ａ）等で説明したノイズの多くは、オン遷移期間ＴＯＮやオフ遷移期間ＴＯＦＦの開始直後における急激な電流変化を原因として発生する。従って、Ｃ１、Ｃ４に示すようにこの開始直後の期間での電流変化率を小さくすることで、このようなノイズの多くを低減できる。そして、Ｃ２、Ｃ３、Ｃ５、Ｃ６での電流変化率を大きくすることで、ＬＥＤに所望電流が流れるまでの時間を短くすることが可能になる。

なお図４で説明したようにトランジスタＴＡ１〜ＴＡ４のゲート幅の総和であるＷＡ１＋ＷＡ２＋ＷＡ３＋ＷＡ４は、ＴＢ１〜ＴＢ４の各トランジスタのゲート幅ＷＢと等しくなっている。従って、Ｃ７のタイミングでスイッチ信号Ｑ９〜Ｑ１２を一斉にＨレベル（アクティブ）にして、トランジスタＴＣ１〜ＴＣ４を一斉にオンにすることで、Ｃ３に示す第３の期間Ｔ３Ｒでの電流変化率を、Ｃ２に示す第２の期間Ｔ２Ｒでの電流変化率と等しくすることが可能になる。同様にＣ８のタイミングでスイッチ信号Ｑ１〜Ｑ４を一斉にＬレベル（非アクティブ）にして、トランジスタＴＣ１〜ＴＣ４を一斉にオフにすることで、Ｃ６に示す第３の期間Ｔ３Ｆでの電流変化率を、Ｃ５に示す第２の期間Ｔ２Ｆでの電流変化率と等しくすることが可能になる。

図８は、最大電流の制限モードでの電流波形ＩＷＶの例である。例えばＬＥＤにフルに電流が流れるのが望ましくない場合があり、この場合にはＬＥＤに流れる最大電流を制限するモードに設定する。この最大電流制限モードに設定されると、制御回路１０は、複数の第２タイプのトランジスタＴＢ１〜ＴＢ４のうちの少なくとも１つのトランジスタを常時オフに設定する。

例えば図８のＥ１では、最大電流制限モードにより、スイッチ信号Ｑ６、Ｑ７、Ｑ８により制御される第２タイプのトランジスタＴＢ２、ＴＢ３、ＴＢ４が、常時オフに設定される。そしてスイッチ信号Ｑ５がＨレベルになってトランジスタＴＢ１がオンになった後は、次にスイッチ信号Ｑ９がＨレベルになってトランジスタＴＣ１がオンになる。このようにトランジスタＴＢ２〜ＴＢ４がオンにならないことで、Ｅ２に示すように第２の期間Ｔ２Ｒでの総電流変化量が小さくなる。これによりＥ３に示すようにＬＥＤに流れる最大電流を制限でき、図５に比べて最大電流を小さくすることが可能になる。

この場合に本実施形態では、トランジスタＴＢ１〜ＴＢ４のうち、常時オフにするトランジスタの個数を可変に設定できるようにしている。このようにすることで、ユーザが所望する大きさの最大電流に設定できるようになり、ユーザの利便性を向上できる。

なお本実施形態の電流制御手法は図５、図７、図８に限定されず、種々の変形実施が可能である。例えばオン遷移期間ＴＯＮ及びオフ遷移期間ＴＯＦＦのいずれか一方のみで、図５に示すようなＳ字電流制御や、図７に示すような遷移期間開始直後での電流の低減制御（以下、遷移開始時電流制御と呼ぶ）を行うようにしてもよい。

また図５、図７、図８では、図４に示すようにユニットトランジスタの電流供給能力を異ならせることで、Ｓ字電流制御や遷移開始時電流制御を実現しているが、本実施形態はこれに限定されない。例えば図９に示すように、ユニットトランジスタのオン・オフの時間間隔を異ならせることで、Ｓ字電流制御や遷移開始時電流制御を実現してもよい。

図９では制御回路１０は、第１の期間Ｔ１Ｒ、Ｔ１Ｆでは、長い第１の時間間隔ＩＴ１で複数のユニットトランジスタのうちの第１のトランジスタ群を順次にオフからオン又はオンからオフにする。一方、第２の期間Ｔ２Ｒ、Ｔ２Ｆでは、第１の時間間隔ＩＴ１よりも短い第２の時間間隔ＩＴ２で複数のユニットトランジスタのうちの第２のトランジスタ群を順次にオフからオン又はオンからオフにする。

具体的には例えばトランジスタＴＡ１〜ＴＡ４、ＴＢ１〜ＴＢ４、ＴＣ１〜ＴＣ４として、同じ電流供給能力（ゲート幅等）のトランジスタを用いる。

そして図９のＦ１に示すようにオン遷移期間ＴＯＮの第１の期間Ｔ１Ｒでは、長い第１の時間間隔ＩＴ１で、トランジスタＴＡ１〜ＴＡ４（第１のトランジスタ群）を順次にオフからオンにする。一方、図９のＦ２に示すようにオン遷移期間ＴＯＮの第２の期間Ｔ２Ｒでは、短い第２の時間間隔ＩＴ２で、トランジスタＴＢ１〜ＴＢ４（第２のトランジスタ群）を順次にオフからオンにする。

また図９のＦ３に示すようにオフ遷移期間ＴＯＦＦの第１の期間Ｔ１Ｆでは、長い第１の時間間隔ＩＴ１で、トランジスタＴＣ４〜ＴＣ１（第１のトランジスタ群）を順次にオンからオフにする。一方、図９のＦ４に示すようにオフ遷移期間ＴＯＦＦの第２の期間Ｔ２Ｆでは、短い第２の時間間隔ＩＴ２で、トランジスタＴＢ４〜ＴＢ１（第２のトランジスタ群）を順次にオンからオフにする。

このようにすれば、同じ電流供給能力のユニットトランジスタを用いて、図５、図７、図８と同様のＳ字電流制御や遷移開始時電流制御を実現できる。なお図４に示すようなユニットトランジスタの電流供給能力を異ならせ手法と、図９に示すようなユニットトランジスタのオン・オフの時間間隔を異ならせる手法を組み合わせる変形実施も可能である。

３．制御回路
図１０（Ａ）に制御回路１０の構成例を示す。図１０（Ａ）の制御回路１０は、第１、第２、第３の双方向シフトレジスタ（アップダウンカウンタ）１１、１２、１３を含む。

第１の双方向シフトレジスタ１１は、トランジスタＴＡ１〜ＴＡ４のオン・オフ制御のためのスイッチ信号Ｑ１〜Ｑ４を出力する。第２の双方向シフトレジスタ１２は、トランジスタＴＢ１〜ＴＢ４のオン・オフ制御のためのスイッチ信号Ｑ５〜Ｑ８を出力する。第３の双方向シフトレジスタ１３は、トランジスタＴＣ１〜ＴＣ４のオン・オフ制御のためのスイッチ信号Ｑ９〜Ｑ１２を出力する。

例えば図５のオン遷移期間ＴＯＮでは、第１、第２、第３の双方向シフトレジスタ１１、１２、１３が、Ｑ１からＱ１２へと向かうＤＩＲ１方向でのデータのシフト動作（カウントアップ動作）を行う。これにより図５に示すように、オン遷移期間ＴＯＮではスイッチ信号Ｑ１〜Ｑ１２が順次にＬレベルからＨレベルに変化し、Ａ１、Ａ２、Ａ３に示すような電流制御が実現される。

一方、オフ遷移期間ＴＯＦＦでは、第１、第２、第３の双方向シフトレジスタ１１、１２、１３が、Ｑ１２からＱ１へと向かうＤＩＲ２方向でのデータのシフト動作（カウントダウン動作）を行う。これにより図５に示すように、オフ遷移期間ＴＯＦＦではスイッチ信号Ｑ１２〜Ｑ１が順次にＨレベルからＬレベルに変化し、Ａ４、Ａ５、Ａ６に示すような電流制御が実現される。

また第２の双方向シフトレジスタ１２には、最大電流の設定信号ＬＩＭＩＴが入力される。この設定信号ＬＩＭＩＴにより、図８のＥ１に示すように常時オフになるトランジスタが設定される。例えば設定信号ＬＩＭＩＴにより、トランジスタＴＢ１〜ＴＢ４のうち常時オフになるトランジスタの個数が設定され、これにより最大電流が可変に制御される。例えば第２の双方向シフトレジスタ１２は、制御信号ＬＩＭＩＴにより、常時オフになるトランジスタの個数が１個に設定された場合には、例えば信号Ｑ８をＬレベル（非アクティブ）に固定し、２個に設定された場合には信号Ｑ７、Ｑ８をＬレベルに固定する。また３個に設定された場合には信号Ｑ６、Ｑ７、Ｑ８をＬレベルに固定し、４個に設定された場合には信号Ｑ５、Ｑ６、Ｑ７、Ｑ８をＬレベルに固定する。

図１０（Ｂ）に双方向レジスタ（アップダウンカウンタ）の回路構成例を示す。例えば初段のフリップフロップＤＦ１の出力は、セレクタＳＬ２の第１の入力端子を介して２段目のフリップフロップＤＦ２に入力される。２段目のフリップフロップＤＦ２の出力は、セレクタＳＬ３の第１の入力端子を介して３段目のフリップフロップＤＦ３に入力される。３段目のフリップフロップＤＦ３の出力は、セレクタＳＬ４の第１の入力端子を介して４段目のフリップフロップＤＦ４に入力される。

一方、２段目のフリップフロップＤＦ２の出力は、セレクタＳＬ１の第２の入力端子を介して初段のフリップフロップＤＦ１に入力される。なおセレクタＳＬ１の第１の入力端子は例えばＶＤＤに設定される。３段目のフリップフロップＤＦ３の出力は、セレクタＳＬ２の第２の入力端子を介して２段目のフリップフロップＤＦ２に入力される。４段目のフリップフロップＤＦ４の出力は、セレクタＳＬ３の第２の入力端子を介して３段目のフリップフロップＤＦ３に入力される。

そしてセレクタＳＬ１〜ＳＬ４は、方向設定信号ＤＲに基づいて第１、第２の入力端子のいずれか一方を選択して、出力信号を出力する。例えばオン遷移期間ＴＯＮでは、セレクタＳＬ１〜ＳＬ４は第１の入力端子側を選択する。これにより図１０（Ａ）の方向ＤＩＲ１でのシフト動作が可能になる。一方、オフ遷移期間ＴＯＦＦでは、セレクタＳＬ１〜ＳＬ４は第２の入力端子側を選択する。これにより図１０（Ａ）の方向ＤＩＲ２でのシフト動作が可能になる。

４．第２の構成例
図１１に電流電圧変換回路２０、電圧電流変換回路２２の第２の構成例を示す。図１１では、電流電圧変換回路２０は、第１のカレントミラー回路３１を構成するセンス側のトランジスタＴ１及びミラー側のトランジスタＴ２と、第２のカレントミラー回路３２を構成するセンス側のトランジスタＴ３により構成される。一方、電圧電流変換回路２２は、第２のカレントミラー回路３２を構成するミラー側のトランジスタＴ４により構成される。

そして制御回路１０は、電圧電流変換回路２２又は電流電圧変換回路２０を制御することで、ＬＥＤに流れる電流ＩＬを制御する。具体的には、電流設定トランジスタであるトランジスタＴ４又はＴ２の電流供給能力を制御することで電流ＩＬを制御する。

このように図１１では、第１、第２のカレントミラー回路３１、３２の分割位置（分離位置）を、ノードＮ２の電圧経路に設定している。このようにすれば、ノードＮ２の信号配線を集積回路装置上で引き回した場合にも、電流経路の配線を引き回す場合に比べて、回路の動作特性の悪化を最小限に抑えることが可能になる。

図１２に、トランジスタＴ４を電流設定トランジスタとした場合の具体的な構成例を示す。図１２に示すようにトランジスタＴ４は、複数のユニットトランジスタＴＡ１〜ＴＡ４、ＴＢ１〜ＴＢ４、ＴＣ１〜ＴＣ４により構成される。

そして図１２においても、図３と同様に、トランジスタＴＡ１〜ＴＡ４、ＴＢ１〜ＴＢ４、ＴＣ１〜ＴＣ４に対応して、そのゲートとノードＮ２の間にトランスファーゲートＴＧＡ１〜ＴＧＡ４、ＴＧＢ１〜ＴＧＢ４、ＴＧＣ１〜ＴＧＣ４が設けられる。また、そのゲートにプルダウン用のトランジスタＴＷＡ１〜ＴＷＡ４、ＴＷＢ１〜ＴＷＢ４、ＴＷＣ１〜ＴＷＣ４が接続される。そしてこれらのトランスファーゲートＴＧＡ１〜ＴＧＣ４、プルダウン用のトランジスタＴＷＡ１〜ＴＷＣ４は、制御回路１０からのスイッチ信号Ｑ２〜Ｑ１２により制御される。

５．集積回路装置
次に本実施形態の電流負荷駆動回路を適用した集積回路装置について説明する。

図１３に、本実施形態の電流負荷駆動回路を半導体基板上に形成して集積回路装置を構成した場合の例を示す。この集積回路装置は、ＬＥＤ（電流負荷）を接続するための電流負荷接続用のＩ／Ｏセル（出力回路）６０を含む。そして電流負荷の駆動トランジスタであるトランジスタＴ４は、この電流負荷接続用のＩ／Ｏセル６０に配置される。例えばトランジスタＴ４はＩ／Ｏセル６０の高耐圧領域に配置される。

具体的には図１３では、第１のカレントミラー回路３１のトランジスタＴ２と、第２のカレントミラー回路３２のトランジスタＴ３及びＴ４が、Ｉ／Ｏセル６０に配置される。またＩ／Ｏセル６０にはパッドＰ２（電流負荷接続用端子）も設けられている。

また図１３の集積回路装置は、第１のカレントミラー回路３１のトランジスタＴ１が配置されるＩ／Ｏセル５０（入力回路）を含むことができる。このＩ／Ｏセル５０は、例えば外部の電流源ＩＳを接続するための電流源接続用のＩ／Ｏセルであり、電流源ＩＳを接続するためのパッドＰ１（電流源接続用端子）が設けられている。

図１４に本実施形態の集積回路装置のレイアウト配置例を示す。図１４に示すように電流源ＩＳを接続するためのＩ／Ｏセル５０が、集積回路装置のＩ／Ｏ領域に配置されている。また、赤用のＬＥＤＲ、Ｇ用のＬＥＤＧ、Ｂ用のＬＥＤＢを接続するためのＩ／Ｏセル６０Ｒ、６０Ｇ、６０Ｂが、集積回路装置のＩ／Ｏ領域に配置されている。そして図１４では、電圧経路となる信号配線Ｎ１Ｌにより、Ｉ／Ｏセル５０と、電流負荷接続用のＩ／Ｏセル６０Ｒ、６０Ｇ、６０Ｂが接続されている。

ここで信号配線Ｎ１Ｌは、図１３のトランジスタＴ１のゲートに接続されるノードＮ１の信号配線であり、電圧経路となる配線である。即ち図１３では、第１のカレントミラー回路３１と第２のカレントミラー回路３２の全体をＩ／Ｏセル５０とＩ／Ｏセル６０で分割し、その分割位置を、第１のカレントミラー回路３１の電圧経路上であるノードＮ１に設定している。

例えば図１３のＩＲ、ＩＢ、ＩＬの電流経路では、内部配線の長さが長くなると、内部配線に伴う寄生抵抗や寄生容量により回路の動作特性が低下する。一方、ノードＮ１、Ｎ２の電圧経路では、極めて高い抵抗値で終端されているとみなせるので、経路に寄生する抵抗の影響はほとんど無視することができ、回路の動作特性が低下するおそれはほとんどない。

そこで図１３では、第１、第２のカレントミラー回路３１、３２の分割位置を、ノードＮ１等の電圧経路に設定している。そして図１４に示すように、このノードＮ１の信号配線Ｎ１Ｌにより、Ｉ／Ｏセル５０とＩ／Ｏセル６０Ｒ、６０Ｇ、６０Ｂとを接続する。このようにすれば、回路の動作特性の悪化を最小限に抑えながら、第１、第２のカレントミラー回路３１、３２により実現される電流負荷駆動回路を、ゲートアレイ等の集積回路装置に実装できるようになる。

特に図１３、図１４では、第１、第２のカレントミラー回路３１、３２のトランジスタとして、Ｉ／Ｏセル５０、６０（６０Ｒ、６０Ｇ、６０Ｂ）に配置されるトランジスタを有効利用している。従って、集積回路装置のコア回路を無駄に使用することなく、第１、第２のカレントミラー回路３１、３２による電流負荷駆動回路を実現できる。即ち、第１、第２のカレントミラー回路３１、３２の各トランジスタが設けられるＩ／Ｏセル５０、６０を用意するだけで、ＬＥＤの駆動コントローラの機能を集積回路装置に持たせることが可能になる。

また図１３、図１４では、基準電流に基づき生成された基準電圧ＶＲが、Ｉ／Ｏセル５０から信号配線Ｎ１Ｌを介してＩ／Ｏセル６０Ｒ、６０Ｇ、６０Ｂに伝達される。従って、基準電圧ＶＲを生成する図１の電流電圧変換回路２０を、Ｉ／Ｏセル６０Ｒ、６０Ｇ、６０Ｂで共用できる。そして３色の各ＬＥＤＲ、ＬＥＤＧ、ＬＥＤＢに流れる電流（最大電流）については、Ｉ／Ｏセル６０Ｒ、６０Ｇ、６０Ｂの配置トランジスタで実現される電圧電流変換回路２２により個別に制御できる。即ち、例えば赤用のＬＥＤＲだけを、他のＧ用、Ｂ用のＬＥＤＧ、ＬＥＤＢよりも明るく点灯させるなどの制御が可能になり、ユーザの利便性を向上できる。

図１５にＩ／Ｏセル６０のレイアウト配置例を示す。図１５のＩ／Ｏセル６０は、高耐圧領域と低耐圧領域を有し、この高耐圧領域に、ＬＥＤの駆動トランジスタであるトランジスタＴ４が配置される。一方、第１のカレントミラー回路３１のトランジスタＴ２や第２のカレントミラー回路３２のトランジスタＴ３は、例えＩ／Ｏセル６０の低耐圧領域に配置される。

即ち駆動トランジスタＴ４は、そのドレインがパッドＰ２に接続される。従って、静電気等に対する耐性が高いトランジスタであることが望ましい。この点、図１５では、例えばＮ型のオープンドレイのトランジスタと同様に、駆動トランジスタＴ４が高耐圧領域に配置されるため、静電気等に対する耐性を高めることができる。また、トランジスタＴ２、Ｔ３等を、Ｉ／Ｏセル６０に配置することで、集積回路装置のコア回路を無駄に使用することなく電流負荷駆動回路を実現できる。

次に本実施形態の集積回路装置の種々の変形実施例について図１６、図１７、図１８を用いて説明する。

図１６の第１の変形例は、図１１の第２の構成例を集積回路装置に適用した場合の例である。例えば図１３では、ノードＮ１の電圧経路上で第１、第２のカレントミラー回路３１、３２をレイアウト的に分割しているが、図１６では、ノードＮ２の電圧経路上で分割している。

具体的には図１６では、第１のカレントミラー回路３１のトランジスタＴ１及びＴ２と、第２のカレントミラー回路３２のトランジスタＴ３が、Ｉ／Ｏセル５０に配置される。そしてＩ／Ｏセル６０には駆動トランジスタＴ４が配置される。そして図１６の場合には、トランジスタＴ３のゲートに接続され電圧経路となる信号配線により、電流源接続用のＩ／Ｏセル５０と電流負荷接続用のＩ／Ｏセル６０（６０Ｒ、６０Ｇ、６０Ｂ）とが接続されることになる。図１６においても、分割位置を電圧経路上に設定しているため、回路の動作特性の劣化を最小限に抑えながら、第１、第２のカレントミラー回路３１、３２により実現される電流負荷駆動回路を集積回路装置に実装できるようになる。

なお図１６の場合にも、第２のカレントミラー回路３２の駆動トランジスタＴ４が、図１５に示すＩ／Ｏセル６０の高耐圧領域に配置されることになる。

図１７の第２の変形例では、トランジスタＴ１のゲートとドレインの間に静電保護用の抵抗素子ＲＰを設けている。このような抵抗素子ＲＰを設けることで、パッドＰ１からの静電気により、トランジスタＴ１、Ｔ２のゲートが破壊されてしまう事態を防止できる。

例えば比較例の手法として、静電保護用の抵抗素子ＲＰを、基準電流ＩＲの電流経路上に設ける手法も考えられる。しかしながら、この手法では、第１のカレントミラー回路３１の入力電流である基準電流ＩＲが抵抗素子ＲＰに流れてしまうため、抵抗素子ＲＰが原因となって回路特性が悪化してしまう。

これに対して図１７では、抵抗素子ＲＰはこのような電流経路上に設けられていない。従って、回路特性の悪化を防止しながら、第１のカレントミラー回路３１のトランジスタＴ１、Ｔ２の静電破壊も防止できるという利点がある。

なお静電保護用の抵抗素子ＲＰは例えば、Ｉ／Ｏセル５０内に形成される静電保護用の不純物層（例えばＮ＋の拡散層）などにより実現できる。

図１８の第３の変形例では、集積回路装置内に設けられた抵抗素子ＲＳにより電流源を実現している。具体的には、電源ＶＳＳが供給されるパッドＰＶＳＳと、第１のカレントミラー回路３１のトランジスタＴ１のドレインとの間に、電流源用の抵抗素子ＲＳを設ける。このようにすることで、外部に電流源が無い場合にも、抵抗素子ＲＳを用いた簡易的な電流源により、第１のカレントミラー回路３１に入力される基準電流ＩＲを生成できるようになる。また、この場合には、電流源接続用のＩ／Ｏセル５０を設ける必要はなく、例えばトランジスタＴ１を集積回路装置の内部コア回路のトランジスタにより実現してもよい。

また、抵抗素子ＲＳは、トランジスタＴ１とトランジスタＴ２のゲートの電源ＶＳＳに対する静電保護用の抵抗として機能するため、抵抗素子ＲＳに静電保護用の機能を持たせてもよい。

６．電子機器
図１９に本実施形態の集積回路装置１００を用いた電子機器の構成例を示す。図１９は、電子機器が、スキャナーや、スキャナー機能を有するプリンタである場合の構成例である。但し本実施形態はこれに限定されず、ＬＥＤや有機ＥＬ素子等の電流負荷が用いられる種々の電子機器に適用できる。

図１９において、集積回路装置１００はＬＥＤコントローラ機能を有し、ＬＥＤを駆動する。この集積回路装置１００には本実施形態の電流負荷駆動回路が設けられている。操作部１１０は、ユーザが各種の入力を行うためのものであり、例えば操作ボタンやタッチパネルディスプレイにより実現される。ＣＰＵ（処理部）１２０は電子機器の全体を制御するものであり、集積回路装置１００は例えばＣＰＵ１２０の制御の下で種々の処理を行う。ＲＡＭ１３０はＣＰＵ１２０や集積回路装置１００のワーク領域となるメモリである。ＣＣＤコントローラ（撮像コントローラ）１４０は、ＣＣＤ（ラインセンサ）の制御を行うものであり、ＣＣＤに対して種々の制御信号を出力したり、ＣＣＤで読み取られた画像信号のアナログフロントエンド回路として機能する。

図１９の電子機器では、例えばラインセンサであるＣＣＤにより原稿画像を読み取る際に、ＬＥＤが点灯する。そして原稿からの反射光をＣＣＤで検知することで、カラーの画像データを取得する。

このような原稿画像の読み取りの際におけるＬＥＤの点灯時に、ＬＥＤに急激な電流が流れることによるノイズがＣＣＤに伝達されると、読み取り画像の品質が低下する。

この点、本実施形態の電流制御手法によれば、Ｓ字電流制御等を行うことで、ノイズの発生を大幅に低減できる。従って、このようなノイズを原因とする読み取り画像の品質低下を効果的に防止できる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（電流負荷、第１の電源、第２の電源等）と共に記載された用語（ＬＥＤ、ＶＳＳ、ＶＤＤ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また電流負荷駆動回路、集積回路装置、電子機器の構成・動作や、電流制御手法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

本実施形態の電流負荷駆動回路の構成例。 電流電圧変換回路、電圧電流変換回路の構成例。 電流設定トランジスタの具体的な構成例。 ユニットトランジスタのレイアウト配置例。 本実施形態の電流制御手法により実現される電流波形の例。 図６（Ａ）、図６（Ｂ）はＬＥＤに流れる電流の測定結果の例。 本実施形態の電流制御手法により実現される電流波形の他の例。 本実施形態の電流制御手法により実現される電流波形の他の例。 本実施形態の電流制御手法により実現される電流波形の他の例。 図１０（Ａ）、図１０（Ｂ）は制御回路の構成例。 電流電圧変換回路、電圧電流変換回路の第２の構成例。 電流設定トランジスタの具体的な構成例。 本実施形態を適用した集積回路装置の例。 本実施形態を適用した集積回路装置の例。 Ｉ／Ｏセルのレイアウト配置例。 本実施形態を適用した集積回路装置の変形例。 本実施形態を適用した集積回路装置の変形例。 本実施形態を適用した集積回路装置の変形例。 電子機器の構成例。

符号の説明

ＬＥＤ 発光ダイオード（電流負荷）、Ｔ１〜Ｔ４ トランジスタ、
ＴＡ１〜ＴＡ４、ＴＢ１〜ＴＢ４、ＴＣ１〜ＴＣ４ ユニットトランジスタ、
１０ 制御回路、１１ 第１の双方向シフトレジスタ、
１２ 第２の双方向シフトレジスタ、１３ 第３の双方向シフトレジスタ、
２０ 電流電圧変換回路、２２ 電圧電流変換回路、
３１ 第１のカレントミラー回路、３２ 第２のカレントミラー回路、
５０ 電流源接続用のＩ／Ｏセル、６０ 電流負荷接続用のＩ／Ｏセル、
１００ 集積回路装置、１１０ 操作部、１２０ ＣＰＵ、１３０ ＲＡＭ、
１４０ ＣＣＤコントローラ

Claims (19)

1. 電流負荷を駆動する電流負荷駆動回路であって、
   基準電流に基づいて基準電圧を生成して出力する電流電圧変換回路と、
   前記基準電圧に基づいて前記電流負荷に流れる電流を生成する電圧電流変換回路と、
   前記電圧電流変換回路又は前記電流電圧変換回路を制御する制御回路と、
   を含み、
   前記制御回路は、
   前記電流負荷に流れる電流がオフからオン又はオンからオフに変化する遷移期間における遷移開始後の第１の期間と、前記第１の期間に続く第２の期間とで、前記電流負荷に流れる電流の時間に対する変化量である電流変化率が異なるように、前記電圧電流変換回路又は前記電流電圧変換回路を制御することを特徴とする電流負荷駆動回路。
2. 請求項１において、
   前記制御回路は、
   前記第１の期間での電流変化率の方が、前記第２の期間での電流変化率よりも小さくなるように、前記電圧電流変換回路又は前記電流電圧変換回路を制御することを特徴とする電流負荷駆動回路。
3. 請求項２において、
   前記制御回路は、
   前記第２の期間に続く第３の期間での電流変化率の方が、前記第２の期間での電流変化率よりも小さくなるように、前記電圧電流変換回路又は前記電流電圧変換回路を制御することを特徴とする電流負荷駆動回路。
4. 請求項２又は３において、
   前記電圧電流変換回路又は前記電流電圧変換回路は、
   複数のユニットトランジスタにより構成され、前記電流負荷に流れる電流を設定するための電流設定トランジスタを含み、
   前記制御回路は、
   前記電流負荷に流れる電流がオフからオンに変化するオン遷移期間に設定された前記第１の期間では、前記電流設定トランジスタの前記複数のユニットトランジスタのうち電流供給能力が小さな複数の第１タイプのトランジスタを順次にオフからオンにし、
   前記オン遷移期間に設定された前記第２の期間では、前記複数のユニットトランジスタのうち前記第１タイプのトランジスタよりも電流供給能力が大きな複数の第２タイプのトランジスタを順次にオフからオンにすることを特徴とする電流負荷駆動回路。
5. 請求項２又は３において、
   前記電圧電流変換回路又は前記電流電圧変換回路は、
   複数のユニットトランジスタにより構成され、前記電流負荷に流れる電流を設定するための電流設定トランジスタを含み、
   前記制御回路は、
   前記電流負荷に流れる電流がオンからオフに変化するオフ遷移期間に設定された前記第１の期間では、前記電流設定トランジスタの前記複数のユニットトランジスタのうち電流供給能力が小さな複数の第１タイプのトランジスタを順次にオンからオフにし、
   前記オフ遷移期間に設定された前記第２の期間では、前記複数のユニットトランジスタのうち前記第１タイプのトランジスタよりも電流供給能力が大きな複数の第２タイプのトランジスタを順次にオンからオフにすることを特徴とする電流負荷駆動回路。
6. 請求項４又は５において、
   前記制御回路は、
   前記電流負荷に流れる最大電流を制限する最大電流制限モードが設定された場合には、前記複数の第２タイプのトランジスタのうちの少なくとも１つのトランジスタを常時オフに設定することを特徴とする電流負荷駆動回路。
7. 請求項２又は３において、
   前記電圧電流変換回路又は前記電流電圧変換回路は、
   複数のユニットトランジスタにより構成され、前記電流負荷に流れる電流を設定するための電流設定トランジスタを含み、
   前記制御回路は、
   前記第１の期間では、長い第１の時間間隔で前記電流設定トランジスタの前記複数のユニットトランジスタのうちの第１のトランジスタ群を順次にオフからオン又はオンからオフにし、前記第２の期間では、前記第１の時間間隔よりも短い第２の時間間隔で前記複数のユニットトランジスタのうちの第２のトランジスタ群を順次にオフからオン又はオンからオフにすることを特徴とする電流負荷駆動回路。
8. 請求項１乃至７のいずれかにおいて、
   前記電流電圧変換回路は、
   第１のカレントミラー回路を構成するセンス側の第１のトランジスタとミラー側の第２のトランジスタのうち、前記第１のトランジスタにより構成され、
   前記電圧電流変換回路は、
   前記第１のカレントミラー回路のミラー側の前記第２のトランジスタと、前記第１のカレントミラー回路の出力電流に応じた入力電流が入力される第２のカレントミラー回路を構成するセンス側の第３のトランジスタ及びミラー側の第４のトランジスタとにより構成されることを特徴とする電流負荷駆動回路。
9. 請求項８において、
   前記制御回路は、
   前記第２のトランジスタの電流供給能力を制御することで、前記電流負荷に流れる電流を制御することを特徴とする電流負荷駆動回路。
10. 請求項１乃至７のいずれかにおいて、
    前記電流電圧変換回路は、
    第１のカレントミラー回路を構成するセンス側の第１のトランジスタ及びミラー側の第２のトランジスタと、前記第１のカレントミラー回路の出力電流に応じた入力電流が入力される第２のカレントミラー回路を構成するセンス側の第３のトランジスタとにより構成され、
    前記電圧電流変換回路は、
    前記第２のカレントミラー回路を構成するミラー側の第４のトランジスタにより構成されることを特徴とする電流負荷駆動回路。
11. 請求項１乃至１０のいずれかに記載の電流負荷駆動回路を含むことを特徴とする集積回路装置。
12. 請求項８乃至１０のいずれかに記載の電流負荷駆動回路を含み、
    前記電流負荷の駆動トランジスタとなる前記第４のトランジスタが、前記電流負荷を接続するための電流負荷接続用Ｉ／Ｏセルに配置されることを特徴とする集積回路装置。
13. 請求項１２において、
    前記駆動トランジスタが、前記電流負荷接続用Ｉ／Ｏセルの高耐圧領域に配置されることを特徴とする集積回路装置。
14. 請求項８又は９に記載の電流負荷駆動回路を含み、
    前記第１のカレントミラー回路の前記第２のトランジスタと、前記第２のカレントミラー回路の前記第３のトランジスタ及び前記第４のトランジスタが、前記電流負荷を接続するための電流負荷接続用Ｉ／Ｏセルに配置されることを特徴とする集積回路装置。
15. 請求項１４において、
    前記第１のカレントミラー回路の前記第１のトランジスタが、電流源を接続するための電流源接続用Ｉ／Ｏセルに配置され、
    前記第１のトランジスタのゲートに接続され電圧経路となる信号配線により、前記電流源接続用Ｉ／Ｏセルと前記電流負荷接続用Ｉ／Ｏセルとが接続されることを特徴とする集積回路装置。
16. 請求項１０に記載の電流負荷駆動回路を含み、
    前記第１のカレントミラー回路の前記第１のトランジスタ及び前記第２のトランジスタと、前記第２のカレントミラー回路の前記第３のトランジスタが、電流源を接続するための電流源接続用Ｉ／Ｏセルに配置され、
    前記第２のカレントミラー回路の前記第４のトランジスタが、前記電流負荷を接続するための電流負荷接続用Ｉ／Ｏセルに配置されることを特徴とする集積回路装置。
17. 請求項１６において、
    前記第３のトランジスタのゲートに接続され電圧経路となる信号配線により、前記電流源接続用Ｉ／Ｏセルと前記電流負荷接続用Ｉ／Ｏセルとが接続されることを特徴とする集積回路装置。
18. 請求項１１乃至１７のいずれかに記載された集積回路装置を含むことを特徴とする電子機器。
19. 電流負荷を駆動する駆動方法であって、
    基準電流に基づいて基準電圧を生成し、
    生成された前記基準電圧に基づいて前記電流負荷に流れる電流を生成し、
    前記電流負荷に流れる電流がオフからオン又はオンからオフに変化する遷移期間における遷移開始後の第１の期間と、前記第１の期間に続く第２の期間とで、前記電流負荷に流れる電流の時間に対する変化量である電流変化率が異なるように、前記電流負荷に流れる電流を制御することを特徴とする駆動方法。

Images