JP2010114308A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010114308A JP2010114308A JP2008286544A JP2008286544A JP2010114308A JP 2010114308 A JP2010114308 A JP 2010114308A JP 2008286544 A JP2008286544 A JP 2008286544A JP 2008286544 A JP2008286544 A JP 2008286544A JP 2010114308 A JP2010114308 A JP 2010114308A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- exposure
- pattern
- light
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist
Abstract
【課題】半導体プロセスの立上げ期間の短縮を図れる、レジストスタックを用いた半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、レジストスタックを設計する工程(S1)と、レジストスタックのレジストを露光および現像して得られるレジストパターンが所望通りに仕上がるように、前記レジストの露光条件を設計する工程(S1)と、くびれCD値を取得する工程(S2)と、前記くびれCD値に基づいて、前記設計した露光条件を採用するか否かを判断する工程(S3)と、前記設計した露光条件を採用するか否かを判断する工程(S3)において、前記設計した露光条件を採用しないと判断した場合(S6)には、前記設計したレジストスタックを変えずに、前記レジストの露光条件を再設計する工程とを含む。
【選択図】 図1
【解決手段】半導体装置の製造方法は、レジストスタックを設計する工程(S1)と、レジストスタックのレジストを露光および現像して得られるレジストパターンが所望通りに仕上がるように、前記レジストの露光条件を設計する工程(S1)と、くびれCD値を取得する工程(S2)と、前記くびれCD値に基づいて、前記設計した露光条件を採用するか否かを判断する工程(S3)と、前記設計した露光条件を採用するか否かを判断する工程(S3)において、前記設計した露光条件を採用しないと判断した場合(S6)には、前記設計したレジストスタックを変えずに、前記レジストの露光条件を再設計する工程とを含む。
【選択図】 図1
Description
本発明は、露光光に対して反射防止機能を有する膜およびその上に設けられたレジストを含むレジスト構造を用いた半導体装置の製造方法に関する。
レジストと被加工基板との間に反射防止膜を設け、露光時に発生するレジスト下からの反射光を抑制して、レジストパターンの形状を整形する方法が知られている(非特許文献1)。
近年のデバイスパターンの微細化により、使用される露光装置の開口数(NA)は大きくなってきている(高NA化)。このような高NA化により、レジストを露光する光として垂直光から斜めの角度(約70度)まで広い範囲の入射角の光が使用されるようになっている。この状況に対して適切な反射防止効果を持つ反射防止膜の使用が提案されている(特許文献1、非特許文献2)。
次に、ハードマスクプロセスと呼ばれる被加工基板の加工方法の1例について説明する。
この加工方法では、まず、被加工基板上に下層膜、中間膜、レジストを順次形成する。下層膜、中間膜およびレジストはレジストスタックを構成する。
次に、露光および現像を行って、上記レジストからなるレジストパターンを形成する。このとき、中間膜は露光時において反射防止膜の機能を有する。場合によっては、下層膜も露光時において反射防止膜の機能を有する。
次に、レジストパターンをマスクとして中間膜をエッチングする。
次に、レジストパターン、中間膜をマスクとして下層膜をエッチングする。レジストパターンは、下層膜エッチングの過程で消滅する。
しかし、この種の加工方法には以下の問題がある。
上述の通り、露光工程においては、中間膜は、反射防止膜として機能することが求められ、場合によっては、下層膜も反射防止膜として機能することが求められる。以下、中間膜の単層膜、中間膜および下層膜の積層膜を総称して下地膜という。
一方、エッチンジ工程において、下地膜は、エッチングマスクとしての特性(エッチング選択比、側壁形状の安定性など)が所望である必要がある。しかし、下地膜の膜材料として、反射防止膜およびエッチングマスクの両方の特性を両立できる膜材料を見つけるには時間を要し、また、両方の特性を両立できる膜材料を使用できるとも限らない。その結果、半導体プロセスの立上げ期間が長くなるという問題が生じる。
また、中間膜とレジストとの間、もしくは、下層膜と中間膜との間に反射特性調節のための膜(調整膜)を1層ないし複数層追加することによって、所望の反射防止特性が得られる場合がある。しかし、この方法は、調整膜のエッチングマスクとしての特性を考慮しなければならないのと、調整膜を追加することによる半導体デバイスの製造コストの上昇があり、半導体デバイスの製造においては適切な方法とはいえない。
C.Mack, Microlithography World Feb.2003 松澤, J. Photopolymer Science and Technology、18, 2005, pp. 587-592 特許第3468226号公報
C.Mack, Microlithography World Feb.2003 松澤, J. Photopolymer Science and Technology、18, 2005, pp. 587-592
本発明の目的は、露光条件を調整することにより簡易な方法で所望のパターンを形成することができる半導体装置の製造方法を提供することにある。
本発明の一態様による半導体装置の製造方法は、被加工基板上に形成される、露光光に対して反射防止機能を有する膜および該膜上に設けられたレジストを含むレジスト構造を設計する工程と、前記レジストを露光および現像して得られるレジストパターンが設計通りに仕上がるように、前記レジストの露光条件を設計する工程と、前記設計した露光条件で前記レジストを露光し、この露光したレジストを現像して得られるレジストパターンをマスクにして前記レジスト構造の残りの部分をエッチングして得られるパターンをマスクに用いて前記被加工基板をエッチングしてデバイスパターンを形成した場合に、前記レジストパターンが前記デバイスパターンの寸法または形状に与える影響を見積もるための指標値を取得する工程と、前記指標値に基づいて、前記設計した露光条件を採用するか否かを判断する工程と、前記設計した露光条件を採用するか否かを判断する工程において、前記設計した露光条件を採用しないと判断した場合には、前記設計したレジスト構造を変えずに、前記レジストの露光条件を再設計する工程とを含むことを特徴とする。
本発明によれば、露光条件を調整することにより簡易な方法で所望のパターンを形成することができる半導体装置の製造方法を実現できるようになる。
以下、図面を参照しながら本発明の実施形態を説明する。
(第1の実施形態)
図1および図2は、第1の実施形態に係る半導体装置の製造方法を示すフローチャートである。
図1および図2は、第1の実施形態に係る半導体装置の製造方法を示すフローチャートである。
[ステップS1]
露光条件を周知の方法にて設計する。この設計した露光条件とエッチング特性に基づいて、レジストおよびその下地膜を含む構造を周知の方法にて設計する。下地膜の例としては、中間膜のみの単層膜、下層膜/中間膜の積層膜、下層膜/中間膜/反射防止膜の積層膜、下層膜/反射防止膜/中間膜の積層膜がある。
露光条件を周知の方法にて設計する。この設計した露光条件とエッチング特性に基づいて、レジストおよびその下地膜を含む構造を周知の方法にて設計する。下地膜の例としては、中間膜のみの単層膜、下層膜/中間膜の積層膜、下層膜/中間膜/反射防止膜の積層膜、下層膜/反射防止膜/中間膜の積層膜がある。
さらに、レジスト上に膜を形成する必要がある場合には、レジスト上に形成する膜も含めて設計する。このレジスト上に形成する膜の例としては、液浸露光において、レジスト上に形成する表面保護膜がある。この表面保護膜は、レジストが液浸液に触れることで生じる水しみ(water mark)等の発生を防止するためのものである。
以下、レジストおよび下地膜を含む構造、ならびに、レジスト、下地膜およびレジスト上に形成する膜を含む構造を総称して、レジストスタック(レジスト構造)という。必要な反射防止特性、CD(critical dimension)精度およびエッチング特性が得られるように、レジストスタックは設計される。
レジストスタックの反射防止性能を設計する方法としては、たとえば、レジストと下地膜の反射率が使用する入射角度範囲内で小さくなるように設計する方法がある。別の方法としては、露光および現像の後に形成されるレジストパターンの3次元形状(寸法を含む)を計算し、レジストパターンのCD(Critical Dimension)の精度が露光量誤差、および、フォーカス誤差に対して十分余裕があるように、レジストスタックを構成する各要素(レジスト、下地膜、表面保護膜)の膜厚と光学定数を設計する方法がある。
[ステップS2]
上記レジストスタックのレジストを露光および現像して得られるレジストパターンの高さ方向におけるある位置でのレジスト断面寸法(幅寸法)を取得する。ここでは、レジストパターンの高さ方向におけるくびれの位置での寸法(以下、くびれCD値という。)を取得する。くびれCD値として、レジストパターンの特定高さにおけるくびれの位置での値でも構わないし、あるいは、幅が最も狭いくびれの位置での寸法でも構わない。
上記レジストスタックのレジストを露光および現像して得られるレジストパターンの高さ方向におけるある位置でのレジスト断面寸法(幅寸法)を取得する。ここでは、レジストパターンの高さ方向におけるくびれの位置での寸法(以下、くびれCD値という。)を取得する。くびれCD値として、レジストパターンの特定高さにおけるくびれの位置での値でも構わないし、あるいは、幅が最も狭いくびれの位置での寸法でも構わない。
くびれCD値は、上記の露光および現像して得られるレジストパターンの3次元形状を計算により予測し、この予測したレジストパターンに基づいて取得するか、あるいは、上記レジストスタックを実際に露光および現像して得られるレジストパターンを実測して取得する。
くびれCD値が小さいと、レジストの上方部分(くびれの位置から上の部分)が現像中に脱離したり、脱離した部分がレジストに再付着するなどして、レジストパターンの形状や寸法に乱れが発生する。このようなレジストパターンの形状や寸法の乱れは、レジストパターンをマスクとして使用したエッチング後の下地膜(中間膜、下層膜)のパターン形状に悪影響を及ぼす。下地膜(中間膜、下層膜)のパターン形状は、下地膜をマスクとして加工することで形成されるデバイスパターンの形状に影響を与える。したがって、くびれCD値は、レジストパターンがデバイスパターンの形状に与える影響を見積もるための指標値となる。具体的には、くびれCD値がある一定値(しきい値)よりも小さくなると、レジストパターンがデバイスパターンの形状(エッチング特性)に悪影響を与えると見積もることができる。
[ステップS3]
ステップ3で取得したくびれCD値が、レジストパターンのCD値を設計通りにする露光条件(レジストパターンのCD寸法精度を確保できる露光条件)において、例えば、レジストパターンのボトム寸法が59nmとなる露光条件において、所定値(しきい値)以上か否かを判断する。この所定値は、レジストの機械強度やアスペクト比、現像液や現像条件に依存して適切に決定する。
ステップ3で取得したくびれCD値が、レジストパターンのCD値を設計通りにする露光条件(レジストパターンのCD寸法精度を確保できる露光条件)において、例えば、レジストパターンのボトム寸法が59nmとなる露光条件において、所定値(しきい値)以上か否かを判断する。この所定値は、レジストの機械強度やアスペクト比、現像液や現像条件に依存して適切に決定する。
[ステップS4]
ステップS3での判断の結果、くびれCD値が所定値以上の場合には、ステップS2で設計したレジストスタックが、必要な反射防止特性、CD精度およびエッチング特性は同時に満たされていると判断し、ステップS1で設計した露光条件で露光を行う。露光の対象は、ステップS2で設計したレジストスタック中のレジストである。
ステップS3での判断の結果、くびれCD値が所定値以上の場合には、ステップS2で設計したレジストスタックが、必要な反射防止特性、CD精度およびエッチング特性は同時に満たされていると判断し、ステップS1で設計した露光条件で露光を行う。露光の対象は、ステップS2で設計したレジストスタック中のレジストである。
[ステップS5]
その後、露光したレジストを現像してレジストパターンを形成し、次いで、このレジストパターンをマスクに用いてレジストスタックの残り部分をエッチングして得られたパターンをマスクに用いて被加工基板をエッチングしてデバイスパターンを形成する等の周知のプロセスフローが続く。
その後、露光したレジストを現像してレジストパターンを形成し、次いで、このレジストパターンをマスクに用いてレジストスタックの残り部分をエッチングして得られたパターンをマスクに用いて被加工基板をエッチングしてデバイスパターンを形成する等の周知のプロセスフローが続く。
被加工基板の最上層がポリシリコン膜や金属膜の場合、微細な電極パターンや配線パターンなどがデバイスパターンとして形成される。また、被加工基板の最上層が絶縁膜の場合、微細なコンタクトホールパターンやゲート絶縁膜などがデバイスパターンとして形成される。また、被加工基板の最上層が半導体基板の場合、微細な素子分離溝(STI)などがデバイスパターンとして形成される。
[ステップS6]
一方、ステップS3での判断の結果、くびれCD値が所定値未満の場合には、ステップS6に進み、レジストパターンのCD値を所望にする露光条件(レジストパターンのCD寸法精度を確保できる露光条件)において、くびれCD値が所定値以上となるように、デバイスパターン製造に必要なパターン種類の情報(形状、寸法)に基づいて、露光条件の一つである露光装置の二次元照明形状を修正する。このとき、二次光源形状の変形は、デバイスパターンの中の特定パターンのCD精度の低下、または粗密寸法差の変化を引き起こすことがあるので、これらの悪影響が十分小さい範囲内となるように、二次光源形状の変形の量を決めることが望ましい。二次光源形状は、例えば、二重極照明、四重極照明などの照明形状、ならびに、そのσ値および輝度バランスである。照明形状の設計は、被加工基板上における光の干渉状態を高速に予測できるAerial Imageのシミュレーションモデルを使用して行われる。
一方、ステップS3での判断の結果、くびれCD値が所定値未満の場合には、ステップS6に進み、レジストパターンのCD値を所望にする露光条件(レジストパターンのCD寸法精度を確保できる露光条件)において、くびれCD値が所定値以上となるように、デバイスパターン製造に必要なパターン種類の情報(形状、寸法)に基づいて、露光条件の一つである露光装置の二次元照明形状を修正する。このとき、二次光源形状の変形は、デバイスパターンの中の特定パターンのCD精度の低下、または粗密寸法差の変化を引き起こすことがあるので、これらの悪影響が十分小さい範囲内となるように、二次光源形状の変形の量を決めることが望ましい。二次光源形状は、例えば、二重極照明、四重極照明などの照明形状、ならびに、そのσ値および輝度バランスである。照明形状の設計は、被加工基板上における光の干渉状態を高速に予測できるAerial Imageのシミュレーションモデルを使用して行われる。
図3に、二次光源形状とレジストパターンの断面形状(くびれCD値)との関係の一例を示す。図4に示すように、二次光源形状を変えると、レジストパターンの断面形状が変わり、くびれCD値が変わることが分かる。図3(a)、図3(b)、図3(c)の順で、くびれは緩和され、くびれCD値は大きくなっている。
すなわち、本願発明者らの研究によれば、二次光源形状によってくびれCD値を制御でき、二次光源形状を適切に設定することにより、レジストスタックのエッチング特性を変化させること無く、レジストパターンの断面形状を安定化させ、半導体デバイスパターンを適切に形成することができることが明らかになった。また、レジストスタックの変更なしにレジストパターンの断面形状を安定化させることができるので、半導体プロセスの立上げ期間を短縮できる。二次光源形状の変化がくびれCDを変化させる理由は、光のレジスト下面への入射角が変わることにより、レジスト下面からの反射光強度が変化するためである。
なお、図3において、レジストパターンのボトム寸法はみな59nmである。ボトム寸法は露光条件(例えば露光量)で制御できる。
[ステップS7]
ステップS1で設計した露光条件のうち、二次元照明形状をステップS6で修正した二次元照明形状に置き換えた露光条件を用いて、くびれCD値を再取得する。
ステップS1で設計した露光条件のうち、二次元照明形状をステップS6で修正した二次元照明形状に置き換えた露光条件を用いて、くびれCD値を再取得する。
[ステップS8]
ステップS3と同様に、ステップ7で取得したくびれCD値が、所定値以上か否かを判断する。
ステップS3と同様に、ステップ7で取得したくびれCD値が、所定値以上か否かを判断する。
ステップS8での判断の結果、くびれCD値が所定値以上(YES)の場合には、ステップS4へ進む。一方、ステップS8での判断の結果、くびれCD値が所定値未満の場合には、ステップS8でYESが得られるまで、ステップS6−S8を繰り返す。ステップS6−S8を予め決めておいた一定の回数繰り返しても、ステップS8でYESが得られない場合には、プロセスを中止しても構わない。
なお、図4に示すように、ステップS8の判断をステップS3の判断と共通化する方法(アルゴリズム)にしても構わない。
従来技術では、レジストスタック中の下地膜(中間膜、下層膜等)の材料の制約で、下地膜により反射光を抑制できないという問題が起こる場合もある。また、中間膜とレジストとの間や下層膜と中間膜との間に調整膜を追加して反射光を抑制する方法もあるが、追加する調整膜によって製造コストが上昇するという問題がある。
しかし、本実施形態によれば、露光装置の二次元照明形状によってくびれCDを制御しているので、上記従来技術のレジストスタックの変更(下地膜の材料変更や、調整膜の追加による構造変更)に関連した問題は起こらない。したがって、本実施形態によれば、半導体プロセスの立上げ期間の短縮を図れる、レジストスタックを用いた半導体装置の製造方法を実現できるようになる。
以下、他の実施形態について説明する。以下の図において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
(第2の実施形態)
図5は、第2の実施形態に係る半導体装置の製造方法を示すフローチャートである。
図5は、第2の実施形態に係る半導体装置の製造方法を示すフローチャートである。
本実施形態が第1の実施形態と異なる点は、ステップS3での判断の結果、くびれCD値が所定値未満の場合、ステップS6aに進み、レジストパターンのCD値を所望にする露光条件(レジストパターンのCD寸法精度を確保できる露光条件)において、くびれCD値が所定値以上となるように、露光条件の一つである露光光の偏光状態(偏光度)を修正することにある。
図6に、露光光の偏光状態(偏光度)とレジストパターンの断面形状(くびれCD値)との関係の一例を示す。図6に示すように、偏光度を変えると、レジストパターンの断面形状が変わり、くびれCD値が変わることが分かる。図6(c)、図6(b)、図6(a)の順で、つまり、偏光度が小さくなるにつれて、くびれは緩和され、くびれCD値は大きくなっている。
すなわち、本願発明者らの研究によれば、露光光の偏光状態(偏光度)によってくびれCD値を制御でき、偏光度を適切に設定することにより、レジストスタックのエッチング特性を変化させること無く、レジストパターンの断面形状を安定化させ、半導体デバイスパターンを適切に形成することができることが明らかになった。また、レジストスタックの変更なしにレジストパターンの断面形状を安定化させることができるので、半導体プロセスの立上げ期間を短縮できる。
露光光の偏光状態の変化がくびれCDを変化させる理由は、レジスト下面に入射する光の偏光度が変わることにより、レジスト下面からの反射光強度が変化するためである。一般に、電気ベクトルの振動方向が入射面に平行なp偏光光のほうが、電気ベクトルの振動方向が入射面に直交するs偏光光よりも界面における反射率が小さいので、p偏光光成分を増大させる偏光状態の変化がレジスト断面形状のくびれの抑制に効果がある。
なお、図6において、レジストパターンのボトム寸法はみな59nmである。ボトム寸法は露光条件(例えば露光量(酸の拡散考慮))で制御できる。
第1の本実施形態と同様に、ステップS8の判断をステップS3の判断と共通化する方法(アルゴリズム)にしても構わない。
(第3の実施形態)
本実施形態が第1の実施形態と異なる点は、投影レンズの収差により、くびれCD値を制御することにある。
本実施形態が第1の実施形態と異なる点は、投影レンズの収差により、くびれCD値を制御することにある。
図7は、本実施形態に係る半導体装置の製造方法を示すフローチャートである。
本実施形態が第1の実施形態と異なる点は、ステップS3での判断の結果、くびれCD値が所定値未満の場合、ステップS6bに進み、レジストパターンのCD値を所望にする露光条件(レジストパターンのCD寸法精度を確保できる露光条件)において、くびれCD値が所定値以上となるように、露光条件の一つである投影レンズの収差を修正することにある。具体的には、球面収差を修正する。
投影レンズの収差は、投影レンズの結像の誤差を表す量であり、とくに球面収差が存在すると光の入射角によって光の位相がずれ、この結果くびれの高さが光の入射角とともにずれる。露光光はある程度の光の入射角の範囲を持っているので、球面収差に応じて、結像により生成されるくびれ位置を入射角の異なる光同士で揃えたり、変えたりできる。すなわち、収差によってくびれCD値を制御でき、収差を適切に設定することにより、レジストスタックのエッチング特性を変化させること無く、レジストパターンの断面形状を安定化させ、半導体デバイスパターンを適切に形成することができることが明らかになった。また、レジストスタックの変更なしにレジストパターンの断面形状を安定化させることができるので、半導体プロセスの立上げ期間を短縮できる。
第1の本実施形態と同様に、ステップS8の判断をステップS3の判断と共通化する方法(アルゴリズム)にしても構わない。
(第4の実施形態)
第1−第3の実施形態では、露光条件として、二次光源形状、露光光の偏光状態、および投影レンズ収差の一つにより、くびれCD値を制御したが、これらの四つの露光条件のうちの二つ以上により、くびれCD値を制御しても構わない。複数の露光条件によりくびれCD値を制御することにより、レジストパターンの断面形状をより効果的に安定化させることが可能となる。
第1−第3の実施形態では、露光条件として、二次光源形状、露光光の偏光状態、および投影レンズ収差の一つにより、くびれCD値を制御したが、これらの四つの露光条件のうちの二つ以上により、くびれCD値を制御しても構わない。複数の露光条件によりくびれCD値を制御することにより、レジストパターンの断面形状をより効果的に安定化させることが可能となる。
(第5の実施形態)
第1−第4の実施形態では、指標値としてくびれCD値を使用したが、くびれCD値以外にも、レジストパターンのボトム寸法(レジストパターンの幅に関する寸法)、レジストパターンの側壁角(レジストパターンの形状(レジストパターンの断面形状を台形で近似した場合のその台形の側辺と底辺とのなす角度))、レジストパターンの膜べり(レジストパターンの高さの所定値からの減少量)、レジストや被加工膜に形成するパターンを許容寸法に仕上げるための露光裕度(EL)、フォーカス裕度(DOF)、レジスト上における露光光の光強度分布などが使用可能である。さらに、複数の指標値を使用して、これらの複数の指標が同時に所望の値になるように制御しても構わない。これにより、レジストパターンの断面形状をより効果的に安定化させることが可能となる。
第1−第4の実施形態では、指標値としてくびれCD値を使用したが、くびれCD値以外にも、レジストパターンのボトム寸法(レジストパターンの幅に関する寸法)、レジストパターンの側壁角(レジストパターンの形状(レジストパターンの断面形状を台形で近似した場合のその台形の側辺と底辺とのなす角度))、レジストパターンの膜べり(レジストパターンの高さの所定値からの減少量)、レジストや被加工膜に形成するパターンを許容寸法に仕上げるための露光裕度(EL)、フォーカス裕度(DOF)、レジスト上における露光光の光強度分布などが使用可能である。さらに、複数の指標値を使用して、これらの複数の指標が同時に所望の値になるように制御しても構わない。これにより、レジストパターンの断面形状をより効果的に安定化させることが可能となる。
(第6の実施形態)
図8は、第6の実施形態に係る露光装置を模式的に示す図である。
図8は、第6の実施形態に係る露光装置を模式的に示す図である。
本実施形態の露光装置は、出射されるレーザー光の偏光状態を制御することができるレーザー装置(露光光源)21と、レーザー装置21からのレーザー光22をマスク基板(レチクル)に照明し、マスク基板(レチクル)のパターンを被処理基板に投影するための照明・投影光学系23とを備えている。
レーザー装置21は、共振器31(32,33,34)と、共振器31内の光路中に設けられ、姿勢制御が可能な偏光子41とを備えている。偏光子41はレーザー光22の波長に対して透明な平行平板で構成されている。偏光子41(平行平板)に対するレーザー光22の入射角度θは、Brewster角に設定できるようになっている。入射角度θをBrewster角に設定すると、レーザー光22はp偏光を含まなくなる。偏光子41は着脱可能であっても構わない。
偏光子41の姿勢を光路内で変えることにより、レーザー光22の偏光度が変化する。入射角度θをBrewster角に設定しても、偏光子41の姿勢を変えることで、入射角度θをBrewster角からずらすことができる。
偏光子41の姿勢制御は、図11に示すように、回転軸42に対する回転角、回転軸43に対する回転角、または、その両方を変えることで行われる。回転軸42は、レーザー光22の入射面(不図示)に含まれ(紙面に対して平行)、かつ、偏光子41(平行平板)の法線44に対して垂直である。回転軸43は、レーザー光22の入射面(不図示)と直交し(紙面に対して垂直)、かつ、偏光子41(平行平板)の法線44に対して垂直である。
共振器31は、レーザー媒質が封止されたレーザーチャンバ32と、レーザーチャンバ32の両端にそれぞれ設けられたミラー33,34とを備えている。ミラー34は、半透明ミラーであり、レーザー光22の出射側に設けられている。レーザーチャンバ32内で発生した光が2枚のミラー33,34の間を数往復した後、レーザー光22は偏光子41を介して照明・投影光学系23に向かって出射される。レーザー光22は照明・投影光学系23の照明光学系に入射する。
本実施形態によれば、偏光子41の姿勢(回転角度)により、レーザー光22(露光光)の偏光度を制御することができるので、マスク基板の被照射面における偏光状態を所望の状態に維持することができる。
本実施形態の露光装置は、例えば、第2の実施形態、つまり、くびれCD値が所定値以上となるように、偏光状態(偏光度)を修正するという半導体装置の製造方法の実施に使用できる。
(第7の実施形態)
第6の実施形態では、光の偏光状態を制御する手段(偏光子)が光源内に設けられた場合について説明したが、本実施形態では、光の偏光状態を制御する手段(位相板)が光源の外に設けられた場合について説明する。
第6の実施形態では、光の偏光状態を制御する手段(偏光子)が光源内に設けられた場合について説明したが、本実施形態では、光の偏光状態を制御する手段(位相板)が光源の外に設けられた場合について説明する。
図10は、本実施形態に係る露光装置を模式的に示す図である。光源50から射出された光(レーザー光)51は、露光装置内の光路中に設置された位相板52に入射する。位相板52は、光51の偏光状態(直線偏光、円偏光、楕円偏光など)を変化させる機能を有する。
位相板52の着脱もしくは位相板52の姿勢制御(回転)により、光51(射出光)の偏光状態を制御できる。位相板52は図示しない周知の機構により脱着、姿勢制御されるようになっている。
本実施形態によれば、位相板52の脱着または姿勢制御(回転)により、光51の偏光度を制御することができるので、マスク基板の被照射面における偏光状態を所望の状態に維持することができる。
本実施形態の露光装置は、例えば、第2の実施形態の実施に使用できる。
(第8の実施形態)
光リソグラフィー技術を用いて半導体デバイスを製造する際に、フォトマスクに描画された回路パターンを投影光学系によってウェハ等に投影して回路パターンを転写する投影露光装置が従来から使用されている。
光リソグラフィー技術を用いて半導体デバイスを製造する際に、フォトマスクに描画された回路パターンを投影光学系によってウェハ等に投影して回路パターンを転写する投影露光装置が従来から使用されている。
近年では、半導体素子の微細化への要求に伴い、露光波長の半分以下の大きさのパターンを露光するような露光装置も開発されている。このような高解像化は、一般に、露光光の短波長化および投影光学系の開口数(NA)を大きくすることでなされる。投影光学系のNAを大きくすることは、像面からの垂線と入射光の進行方向との成す角が大きくなることを意味する。
高NA結像では、露光光の偏光が問題となる。例えば、ラインとスペースが繰り返されているような、ライン・アンド・スペース(LS)パターンを露光する場合を考える。LSパターンは、平面波2光束干渉によって形成される。2光束の入射方向ベクトルを含む面を入射平面とし、光の電気ベクトルが入射平面に垂直な偏光をs偏光、入射平面に平行な偏光をp偏光とする(特開2007−258575号公報)。
2光束の入射方向ベクトルの互いに成す角が90度に近い場合、s偏光は干渉するのでLSパターンに応じた光強度分布が像面上に形成される。一方、p偏光は電気ベクトルの振動方向が垂直に近くなるため、干渉の効果が弱くなって光強度分布が一定に近くなり、LSパターンに応じた光強度分布が像面上に形成されることはない。
s偏光とp偏光が混在していると、s偏光だけのときよりもコントラストが悪い光強度分布が像面上に形成され、p偏光の割合が大きくなると像面上の光強度分布のコントラストが低下し、パターンが形成されにくくなる。このため、たとえばハーフピッチが45nmの微細ラインアンドスペースパターンを形成する際には、s偏光の光で露光することが一般的である。
さらには、露光装置間の照明の偏光度の微小な違いは、疎パターンと密パターンの像性能に影響を与え、露光装置間の疎密寸法差を発生させる。疎密寸法差が存在する露光装置間では同じフォトマスクを使用できず、言い換えると異なる光近接効果補正(OPC)が施されたマスクが必要となる。このような、露光装置ごとに異なるOPCを適用することは、半導体デバイス量産のリードタイムおよびOPCの計算コストの観点から受け入れることは困難である。
近年、微細な半導体デバイスパターンを形成するために、エキシマレーザーを光源とする露光装置が一般に使用されている(例えば、特開2003−347627号公報)。
エキシマレーザーは偏光光を発する構造となっており、前に述べた偏光照明露光を行う際に、このエキシマーレーザーの偏光度の誤差が像特性に影響を及ぼす。偏光度の誤差は露光装置間で一般には異なるので、上述した半導体デバイス量産のリードタイムおよびOPCの計算コストの問題もある。
本実施形態では、上述した露光装置間での偏光度の誤差の違いにより生じる問題を解決できる半導体装置の製造方法について説明する。
図13は、第9の実施形態に係る半導体装置の製造方法を示すフローチャートである。
[ステップS11]
レーザー光を露光光とする第1の露光装置の被加工基板上における露光光の偏光状態(偏光度)を周知の方法にて計測する。この計測結果をDoP1と表記する。
レーザー光を露光光とする第1の露光装置の被加工基板上における露光光の偏光状態(偏光度)を周知の方法にて計測する。この計測結果をDoP1と表記する。
[ステップS12]
レーザー光を露光光とする第2の露光装置の被加工基板上における露光光の偏光状態(偏光度)DoP2を周知の方法にて計測する。この計測結果をDoP2と表記する。第1の露光装置と第2の露光装置との構成上の違いは、レーザー光の偏光状態を制御することができるか否かにあり、その他の構成は同じである。ここでは、第2の露光装置がレーザー光の偏光状態を制御することができるとする。このような第2の露光装置の例としては、第7の実施形態や第8の実施形態で述べた露光装置があるが、これらに限定されるものではない。
レーザー光を露光光とする第2の露光装置の被加工基板上における露光光の偏光状態(偏光度)DoP2を周知の方法にて計測する。この計測結果をDoP2と表記する。第1の露光装置と第2の露光装置との構成上の違いは、レーザー光の偏光状態を制御することができるか否かにあり、その他の構成は同じである。ここでは、第2の露光装置がレーザー光の偏光状態を制御することができるとする。このような第2の露光装置の例としては、第7の実施形態や第8の実施形態で述べた露光装置があるが、これらに限定されるものではない。
[ステップS13]
ステップS11およびS12の計測結果(DoP1,DoP2)に基づいて、第2の露光装置のレーザー光の偏光状態が第1の露光装置のレーザー光の偏光状態に近づくように(DoP2→DoP1)、第2の露光装置のレーザー光の偏光状態を制御する。これにより、第2の露光装置の被加工基板上のレジスト上における像特性を、第1の露光装置の被加工基板上のレジスト上における像特性に近づけることが可能となる。上記像特性とは、例えば、第1のパターンと、該第1のパターンとは異なる周期性を有する第2のパターンとの間の寸法差や、第1のパターンの露光量余裕度や、光強度分布である。
ステップS11およびS12の計測結果(DoP1,DoP2)に基づいて、第2の露光装置のレーザー光の偏光状態が第1の露光装置のレーザー光の偏光状態に近づくように(DoP2→DoP1)、第2の露光装置のレーザー光の偏光状態を制御する。これにより、第2の露光装置の被加工基板上のレジスト上における像特性を、第1の露光装置の被加工基板上のレジスト上における像特性に近づけることが可能となる。上記像特性とは、例えば、第1のパターンと、該第1のパターンとは異なる周期性を有する第2のパターンとの間の寸法差や、第1のパターンの露光量余裕度や、光強度分布である。
[ステップS14]
ステップS13にてレーザー光の偏光状態が制御された第2の露光装置を用いて、被加工基板上のレジストを露光する。
ステップS13にてレーザー光の偏光状態が制御された第2の露光装置を用いて、被加工基板上のレジストを露光する。
[ステップS15]
露光したレジストを現像してレジストパターンを形成する工程、このマスクパターンをマスクにして被加工基板をエッチングする工程等の周知の工程を経て、デバイスパターンを形成する。
露光したレジストを現像してレジストパターンを形成する工程、このマスクパターンをマスクにして被加工基板をエッチングする工程等の周知の工程を経て、デバイスパターンを形成する。
本実施形態によれば、第1の露光装置と第2の露光装置との間で像特性を共通化でき、同じOPCを施したマスクを使用できることから、装置稼動までのリードタイムを短縮でき、生産性の向上を図れるようになる。
なお、第1および第2の露光装置の両方がレーザー光の偏光状態を制御できても構わない。この場合、例えば、第1の露光装置のレーザー光の偏光状態(S偏光、P偏光)を制御して所望の像特性(例えば、LSパターンに応じた光強度分布が像面上に形成されるように)を得るようにし、さらに、上記の所望の像特性が得られるように第2の露光装置のレーザー光の偏光状態を制御することにより、微細なデバイスパターンを精度良く形成することが可能となる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
21…レーザー装置(露光光源)、22…レーザー光、23…照明・投影光学系、31…共振器、32…レーザーチャンバ、33,34…ミラー、41…偏光子、42,43…回転軸、44…法線、50…光源、52…レーザー光、52…位相板。
Claims (5)
- 被加工基板上に形成される、露光光に対して反射防止機能を有する膜および該膜上に設けられたレジストを含むレジスト構造を設計する工程と、
前記レジストを露光および現像して得られるレジストパターンが設計通りに仕上がるように、前記レジストの露光条件を設計する工程と、
前記設計した露光条件で前記レジストを露光し、この露光したレジストを現像して得られるレジストパターンをマスクに用いて前記レジスト構造の残りの部分をエッチングして得られるパターンをマスクに用いて前記被加工基板をエッチングしてデバイスパターンを形成した場合に、前記レジストパターンが前記デバイスパターンの寸法または形状に与える影響を見積もるための指標値を取得する工程と、
前記指標値に基づいて、前記設計した露光条件を採用するか否かを判断する工程と、
前記設計した露光条件を採用するか否かを判断する工程において、前記設計した露光条件を採用しないと判断した場合には、前記設計したレジスト構造を変えずに、前記レジストの露光条件を再設計する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記露光条件は、露光装置の二次光源形状、露光光の偏光状態、および、露光装置の投影レンズの収差を含み、
前記レジストの露光条件を再設計する工程において、前記二次光源形状、前記偏光状態、および、前記収差のうちの少なくとも一つを再設計することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記指標値は、前記レジストパターンの幅に関する寸法、前記レジストパターンの側壁角、前記レジストパターンの膜べり、露光裕度、フォーカス裕度、または、前記レジスト上における前記露光光の光強度分布であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記レジスト構造は、前記レジストの表面を液体から保護する保護膜をさらに含むことを特徴とする請求項1ないし3のいずれか1項に記載の半導体装置の製造方法。
- 前記レジストの露光条件を再設計する工程において、少なくとも前記偏光状態を再設計する場合には、前記露光光の偏光状態を制御できる露光装置を用いて前記レジストを露光することを特徴とする請求項1ないし4のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286544A JP2010114308A (ja) | 2008-11-07 | 2008-11-07 | 半導体装置の製造方法 |
US12/613,213 US20100144148A1 (en) | 2008-11-07 | 2009-11-05 | Method for manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286544A JP2010114308A (ja) | 2008-11-07 | 2008-11-07 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010114308A true JP2010114308A (ja) | 2010-05-20 |
Family
ID=42231564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008286544A Abandoned JP2010114308A (ja) | 2008-11-07 | 2008-11-07 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100144148A1 (ja) |
JP (1) | JP2010114308A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5450275B2 (ja) * | 2010-06-14 | 2014-03-26 | 株式会社東芝 | パターン寸法算出方法およびパターン寸法算出プログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5159027B2 (ja) * | 2004-06-04 | 2013-03-06 | キヤノン株式会社 | 照明光学系及び露光装置 |
JP4528580B2 (ja) * | 2004-08-24 | 2010-08-18 | 株式会社東芝 | 照明光源の設計方法、マスクパターン設計方法、フォトマスクの製造方法、半導体装置の製造方法、及びプログラム |
JP2006242974A (ja) * | 2005-02-28 | 2006-09-14 | Sony Corp | 反射防止膜及び露光方法 |
JP4898419B2 (ja) * | 2006-01-05 | 2012-03-14 | キヤノン株式会社 | 露光量のおよびフォーカス位置のオフセット量を求める方法、プログラムおよびデバイス製造方法 |
US8134681B2 (en) * | 2006-02-17 | 2012-03-13 | Nikon Corporation | Adjustment method, substrate processing method, substrate processing apparatus, exposure apparatus, inspection apparatus, measurement and/or inspection system, processing apparatus, computer system, program and information recording medium |
JP2009259976A (ja) * | 2008-04-15 | 2009-11-05 | Toshiba Corp | 露光方法およびそれを用いた半導体デバイスの製造方法 |
-
2008
- 2008-11-07 JP JP2008286544A patent/JP2010114308A/ja not_active Abandoned
-
2009
- 2009-11-05 US US12/613,213 patent/US20100144148A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100144148A1 (en) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4482543B2 (ja) | リソグラフィ基板の露光方法 | |
JP4898419B2 (ja) | 露光量のおよびフォーカス位置のオフセット量を求める方法、プログラムおよびデバイス製造方法 | |
US8173332B2 (en) | Reflection-type exposure mask and method of manufacturing a semiconductor device | |
US20200209732A1 (en) | Phase-shift mask for extreme ultraviolet lithography | |
KR100920857B1 (ko) | 레지스트 패턴 형상 예측 방법, 레지스트 패턴 형상을예측하는 프로그램을 기억한 컴퓨터 판독가능한 기록 매체및 레지스트 패턴 형상을 예측하는 컴퓨터 | |
JP2008016516A (ja) | 露光装置 | |
JP2005311187A (ja) | 照明光学系、露光装置、及びデバイス製造方法 | |
JPWO2013121485A1 (ja) | フォトマスク及びそれを用いたパターン形成方法 | |
US7960075B2 (en) | Photomask unit, exposing method and method for manufacturing semiconductor device | |
US8669022B2 (en) | Photomask | |
JP4971932B2 (ja) | 照明光学系、露光装置、デバイス製造方法および偏光制御ユニット | |
JP2002075857A (ja) | レジストパタン形成方法 | |
US20110287344A1 (en) | Reflective photomask, manufacturing method of the photomask, and pattern formation method | |
TW201921574A (zh) | 半導體裝置、製造方法及測量方法 | |
JP2007073666A (ja) | マスク補正方法、マスク製造方法および露光用マスク | |
JP2007287907A (ja) | マスクパターン補正方法、露光用マスクおよびマスク製造方法 | |
Brunner et al. | Validation of imaging benefits of dual monopole exposures | |
JP4692745B2 (ja) | マスク基板、フォトマスク、露光方法、露光装置の管理方法、及びデバイス製造方法 | |
JP2010114308A (ja) | 半導体装置の製造方法 | |
JP2010251500A (ja) | 半導体デバイスの製造方法及び露光条件決定プログラム | |
JP2005340553A (ja) | 露光用マスク | |
US20090258319A1 (en) | Exposure method and semiconductor device manufacturing method | |
JP5068357B2 (ja) | 半導体装置の製造方法、フォトマスクのパターン設計方法およびフォトマスクの製造方法 | |
JP2008270502A (ja) | 露光装置、露光方法およびデバイス製造方法 | |
JP6315033B2 (ja) | フォトマスク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110317 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20120518 |