JP2010093966A - スイッチングレギュレータ - Google Patents

Abstract

【課題】負荷変動が生じた場合であっても、出力電圧の変動が少ない安定した電源を供給し、消費電力を低減することが可能なスイッチングレギュレータを得ることを目的とする。
【解決手段】本発明の一実施形態におけるスイッチングレギュレータ１０は、入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチングレギュレータである。このスイッチングレギュレータ１０は、直流電圧の出力制御を行うスイッチ回路と、負荷の動作モードが変化して負荷が消費する電流が変動する際、負荷の動作モードを制御する信号を入力し、当該信号に応じてスイッチ回路を制御するコントロール手段と、を備える。
【選択図】図２

Description

本発明は、スイッチングレギュレータに関し、特に、動作モードに応じて消費電流の変動を有する負荷に電源を供給するスイッチングレギュレータに関するものである。

近年、半導体集積化技術の発展に伴い、小型化、高性能化、多機能化が進んでおり、その一例として、複数の機能デバイスをワンチップ上に集積化させるＳｏＣ（System on Chip）が知られている。

例えば、従来のＨＤＤ（Hard Disk Drive）のエレクトロニクスハードウェアは、図６に示すようなデバイスで構成されていた。しかしＳｏＣ技術の向上により、信号処理基板では、コンボドライバを除いた全てのデバイスの機能がＨＤＤ用ＳｏＣとして集積化されてきている。

一方、半導体製造技術の発展にともなって半導体の微細化が進むことで、電流リークなどにより論理回路の消費電力が増大している。ＨＤＤ用ＳｏＣは、マイコン、ＨＤＣ（Hard Disk Controller）、ＲＷＣ（Read Write Channel）などの多くの論理回路で構成され、特にＲＷＣは１Ｇｂｐｓを超えるデータ転送速度を有し、また回路規模も大きいため、動作時の電流消費が増加している。

また、半導体製造プロセスの微細化にともない電源電圧も低下している。この電源電圧の低下にともない、動作保証電圧範囲、および最大定格電圧値も小さくなっている。

このように、ＳｏＣの消費電流の増大、動作保障電圧範囲幅の減少にともない、ＳｏＣに電源を供給するレギュレータにおいては、負荷電流が変化した際の出力電圧の変動幅を小さくする必要がある。

下記特許文献１には、出力電流の変化に対する応答特性に優れるとともに、電力損失を少なくすることができるヒステリシス・カレントモード制御方式のスイッチング電源装置が開示されている。図２は、このスイッチング電源装置をＨＤＣ用ＳｏＣに電源電圧を供給する電源装置として用いた場合のブロック図を示した図である。

特開２００４−６４９９４号公報

しかしながら、特許文献１に記載の電源装置は、負荷変動が生じた場合、この負荷変動により変動する出力電圧を検出してフィードバックし、出力電圧の制御を行う。したがって、この出力電圧の制御方法では、検出回路から駆動段までの遅延時間、インダクタンスの電流変化に時間を要することから、出力電圧が変動するという問題があった。

また、負荷となるＳｏＣ側のプロセスばらつきによる回路特性の変動に対応できないため、プロセスばらつきによる消費電流のはらつきから負荷変動電圧がばらつくという問題があった。

また、上述したスイッチングレギュレータは出力段の直近の電圧をセンスしているため、ＳｏＣ内部の寄生インピーダンスによる電圧降下等はフィードバックできない。したがってこれらを考慮すると、設定電圧を高めに設定して負荷変動時に電源電圧が低下しても回路の動作電圧範囲を逸脱しないようにする必要があり、消費電力が増大するという問題があった。

そこで本発明はかかる問題を解決するためになされたものであり、負荷変動が生じた場合であっても、出力電圧の変動が少ない安定した電源を供給し、消費電力を低減することが可能なスイッチングレギュレータを得ることを目的とする。

本発明の一実施形態におけるスイッチングレギュレータは、入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチングレギュレータである。このスイッチングレギュレータは、直流電圧の出力制御を行うスイッチ回路と、負荷の動作モードが変化して負荷が消費する電流が変動する際、負荷の動作モードを制御する信号を入力し、当該信号に応じてスイッチ回路を制御するコントロール手段と、を備える。

本発明の一実施形態におけるスイッチングレギュレータによれば、負荷の動作状態に応じてスイッチングレギュレータを効率よく制御することで、出力電圧変動が少なく安定した電源を供給することができる。また、出力電圧の変動を抑制することにより、消費電力を低減することができる。

＜実施の形態１＞
図１は、本発明の実施の形態１におけるスイッチングレギュレータ１０を備えたＨＤＤの構成を示した図である。本実施の形態では、ＨＤＤ用ＳｏＣへ電源を供給するスイッチングレギュレータを用いて説明する。図１に示すように、ＨＤＤ用ＳｏＣは、ＲＷＣ、ＨＤＣ、マイコン、およびスイッチングレギュレータ１０を構成するＧｍアンプやコンパレータなどのスイッチングレギュレータ１０のレギュレータコントロール回路を設けている。

はじめに、本発明の前提として、ＨＤＤの動作について説明する。ＨＤＤの動作状態には、下記に示すような複数の状態がある。データの読み書きを行うリード／ライト状態、サーボ制御を行い、ホストの要求する位置へ磁気ヘッドを移動するシーク状態、リード／ライトは行っていないがモータは回転しているアイドル状態、モータは停止しているが、ホストからのコマンドですぐに復帰可能なスタンバイ状態、最小限の機能以外をＯＦＦし、ホストからのリセット命令のみを受けるスリープ状態がある。

上述したＨＤＤの動作状態のうちＨＤＤ用ＳｏＣにおける動作状態に限れば、消費電力が増大するのはリード／ライト状態である。また、ＳｏＣにおける電流消費が大きいのは、回路規模の大きいＲＷＣである。したがって、後述する本実施の形態におけるスイッチングレギュレータ１０では、ＲＷＣがリード／ライトを行うタイミングに応じて制御を行うことで、負荷変動による電圧変動を抑制する。

次に、図１を参照し、リード／ライト状態におけるＨＤＤの動作の詳細について説明する。ＨＤＤがホスト側からの要求に従いリード／ライト動作をする際、ＨＤＤはシーク状態へ移行する。このとき、ＨＤＣからサーボゲート（以下、ＳＧと記載）信号をＲＷＣへ発行し、ＲＷＣをサーボモードで動作させる。そして、ディスクからサーボデータ（以下、ＳＤと記載）を読み取り、マイコンでモータドライバを制御して磁気ヘッドの位置を適切な位置に移動する。磁気ヘッドの位置制御が完了した段階で、ＨＤＣはリードゲート（以下、ＲＧと記載）信号あるいはライトゲート（以下、ＷＧと記載）信号をＲＷＣへ発行し、リード状態／ライト状態へ移行する。

ライト動作の場合、ＨＤＣはＷＧ信号を発行し、ＷＧ信号がアクティブになったとき、ＲＷＣはライトモードで動作し、ヘッドアンプを介してライトデータ（ＷＤ）を磁気ディスクへ書き込む。一方、リード動作の場合、ＨＤＣにＲＧ信号を発行し、ＲＧ信号がアクティブになったとき、ＲＷＣはリードモードで動作し、ヘッドアンプを介してリードデータ（ＲＤ）を読み出す。

次に、上述したＨＤＤの動作状態を利用した、本実施の形態におけるスイッチングレギュレータ１０について説明する。図２は、本実施の形態におけるスイッチングレギュレータ１０の構成を示した図である。以下、図２を参照してスイッチングレギュレータ１０の構成について説明する。

スイッチングレギュレータ１０は、直流電源から供給される直流電圧Ｖｉｎが入力される電圧入力端子ＶＩＮと接地点（ＧＮＤ）との間に直列に接続され、ＭＯＳＦＥＴなどからなるスイッチＭ１，Ｍ２からなるスイッチ回路を備える。さらに、スイッチＭ１とＭ２の中間ノードｎ１と出力端子Ｖ１ＰＯとの間に接続された平滑インダクタＬ１と、出力端子Ｖ１ＰＯと接地点との間に接続された平滑キャパシタＣ２とからなるローパスフィルタを備える。さらに、平滑インダクタと並列接続された直列形態の容量素子Ｃ１とインピーダンス素子Ｒ１とからなる電圧形成回路を備える。さらに、出力電圧を分圧する抵抗Ｒ３，Ｒ４からなる分圧回路と、分圧回路により生成された電圧と基準電圧との電位差に応じた電圧を出力する差動アンプ（Ｇｍアンプ）を備える。また、抵抗Ｒ１と容量Ｃ１の間の接続ノードｎ２の電位Ｖｎ２とＧｍアンプの出力とを比較するコンパレータ（ＣＭＰ）を備える。

また、負荷の動作モードが変化して負荷が消費する電流が変動する際に、上述したスイッチングレギュレータ１０の構成を制御するコントロール手段を備える。コントロール手段は、負荷の動作モードを制御する信号を入力し、動作モードが変化する前にスイッチ回路を直接制御する出力ダイレクトコントロール回路を備える。また、コントロール手段は、負荷の動作モードの変動に応じてＧｍアンプに印加する電圧を制御するＧｍアンプコントロール回路をさらに備える。また、動作モードを制御する信号からコントロール手段を制御する信号を生成するタイミング生成回路をさらに備える。

なお、本実施の形態では、スイッチＭ１をＰＭＯＳＦＥＴ、スイッチＭ２をＮＭＯＳＦＥＴとして説明する。また、図中のNon-Overlap Circuitは、上下出力段ＭＯＳ（スイッチＭ１，Ｍ２）が同時にＯＮすることによる貫通電流を防止するための回路である。Moter DriverのLevel Shift回路はＳｏＣからのデジタル出力の振幅を変換するための回路である。

本実施の形態におけるタイミング生成回路は、ＲＷＣがリード／ライトを行うタイミングであるＲＧ信号、ＷＧ信号のアクティブ／インアクティブをトリガとして、ＩＳ＿Ｕ、ＩＳ＿Ｌ、ＸＵＯＮＬＯＦＦ、ＸＵＯＦＦＬＯＮの制御信号を生成する。

また、図１に示すように、遅延回路を挿入して、ＲＷＣへの信号は、ＲＧ信号、ＷＧ信号を所定時間遅延させたＲＧ’信号、ＷＧ’信号で駆動する。この遅延回路の遅延時間を制御すれば、電源回路への制御信号とＲＷＣへの制御信号ＲＧ’、ＷＧ’信号のタイミング調整が可能となり、ＳｏＣの負荷変動（ＲＷＣのリード／ライト動作）にあわせて電源回路の制御を実現可能にする。

本実施の形態では、スイッチングレギュレータ１０のコントロール手段をＳｏＣに内蔵した構成としている。コントロール手段を内蔵することにより、出力電圧センスはＳｏＣ内部の消費電流変化に対して感度の高い部位で行うケルビン接続が可能となり、配線ラインの寄生インピーダンスの影響を削減することができる。

上述したように、ＳｏＣは、出力ダイレクトコントロール回路を介してスイッチング回路を直接ＯＮ／ＯＦＦする機能を有している。詳しくは、タイミング生成回路で生成された制御信号ＸＵＯＮＬＯＦＦが”Ｌｏ”の場合、Ｍ１ゲートは”Ｌｏ”レベル、Ｍ２のゲートは”Ｌｏ”レベルになり、Ｍ１は”ＯＮ”、Ｍ２は”ＯＦＦ”に制御される。また、ＸＵＯＦＦＬＯＮはその逆の動作となり、ＸＵＯＦＦＬＯＮが”Ｌｏ”の場合、Ｍ１ゲートは”Ｈｉ”レベル、Ｍ２のゲートは”Ｈｉ”レベルになり、Ｍ１は”ＯＦＦ”、Ｍ２は”ＯＮ”に制御する。

また、ＳｏＣはＧｍアンプの出力電圧を制御する機能を有している。本実施の形態は、（−）端子への印加電流を制御することにより出力電圧を制御する。詳しくは、コントローラからタイミング生成回路で生成された制御信号ＩＳ＿Ｕ、ＩＳ＿Ｌを与えることで、Ｇｍアンプの（−）端子への印加、あるいは（−）端子から電流を引き抜く。この電流は、抵抗Ｒ３，Ｒ４によりこの端子への電圧変化に変換され、結果としてＧｍアンプの出力電圧を変化させる。

次に、スイッチング回路およびＧｍアンプを制御した場合の出力電圧の変動について説明する。図３は、負荷電流が変化した際の出力電圧の変動波形を示した図である。はじめに、従来のスイッチングレギュレータにおける出力電圧の変動について説明する。図３（ａ）は、図７に示す従来のスイッチングレギュレータにおける出力電圧の変動波形を示した図である。

図３（ａ）に示すように、ＨＤＤ用ＳｏＣで動作モードが変化したような場合、レギュレータの負荷電流が大きく変化する。従来のスイッチングレギュレータでは、この負荷電流の変化により変動した出力電圧を検出し、フィードバックをかけることで、出力電圧の制御を行う。しかし、検出回路から駆動段までに生じる遅延時間により、インダクタンスの電流変化に時間を要することから、出力電圧が大きく変動してしまう。

たとえば負荷電流が大から小になった場合は、レギュレータからの駆動電流（実際はインダクタンスを流れる電流）を小さくするのに時間を要するため、出力電圧が増加してしまう。一方、負荷電流が小から大になった場合は、逆の理由により負荷変動が発生する。このように、負荷変動により出力電圧が増加し、負荷であるＳｏＣの動作保証範囲より大きくなると不具合を発生する可能性があり、より出力電圧が高くなる。また、負荷であるＳｏＣの最大定格値以上になってしまうと信頼度に影響を及ぼすことになる。逆に、電源電圧が減少し、動作保証電圧範囲を下回っても不具合を発生する可能性が生じる。

本実施の形態は、ＨＤＤ用ＳｏＣの動作状態の変化（例えばアクティブ状態から待機状態、あるいは待機状態からアクティブ状態への遷移）を予めコントローラ自身が認識することで、負荷変動の発生する直前近辺に制御信号を出力ＭＯＳへ送り、出力ＭＯＳを直接ＯＮ／ＯＦＦ制御する。また、同時に、Ｇｍアンプの（−）端子へ印加する電流を制御することで、Ｇｍアンプの出力の制御も行う。このことにより図３の（ｂ）に示すように電圧変動を抑制することができる。

次に、本実施の形態におけるスイッチングレギュレータ１０の具体的な動作を、図４のタイミングチャートを用いて説明する。

はじめに、負荷変動が生じない場合の動作について説明する。スイッチングレギュレータ１０は、Ｇｍアンプで出力電圧を抵抗分圧回路（抵抗Ｒ３，Ｒ４）で分圧した電圧（フィードバック電圧）と基準電圧との電位差の時間積分値に応じた電圧を出力する。コンパレータは、Ｇｍアンプの出力電圧と、抵抗Ｒ１と容量Ｃ１との接続ノードｎ２の電位Ｖｎ２とを比較する。電位Ｖｎ２がＧｍアンプの出力より下がるとコンパレータの出力が反転する。すると、コイルＬ１に電流を流し込むスイッチＭ１が出力ダイレクトコントロール回路を介してオフ状態からオン状態に切り替えられる。これに同期してコイルＬ１に流す電流を減らすように作用するスイッチＭ２がオン状態からオフ状態に切り替えられる。これにより、スイッチＭ１を介して電源端子ＶｉｎからコイルＬ１へ電流が流し込まれるようになる。このとき、容量Ｃ１は抵抗Ｒ１を介して充電され、接続ノードｎ２の電位Ｖｎ２が次第に高くなる。

また、ヒステリシスコンパレータは、そのヒステリシス電圧をＶｈｙｓとおくと、接続ノードｎ２の電位Ｖｎ２が（Ｇｍアンプの出力電圧＋Ｖｈｙｓ）より高くなると出力が反転する。すると、出力ダイレクトコントロール回路を介してスイッチＭ１がオン状態からオフ状態に、またこれに同期してスイッチＭ２がオフ状態からオン状態にそれぞれ切り替えられる。このとき、ｎ１の電位Ｖｎ１はＧＮＤとなる。これにより、スイッチＭ２によってコイルＬ１に流れる電流が減らされるようになる。このとき、容量Ｃ１は抵抗Ｒ１を介して放電され、接続ノードｎ２の電位Ｖｎ２は次第に低くなる。

次に、負荷変動が生じる場合の動作について説明する。ここで、ＨＤＣから出力される、ＷＧ信号あるいはＲＧ信号は遅延回路を経てそれぞれＷＧ’信号、ＲＧ’信号としてＲＷＣに入力される。ＲＷＣは、このＷＧ’信号、ＲＧ’信号により動作電流が増大する。レギュレータコントロール部への制御を行う信号は遅延がないＷＧ信号、ＲＧ信号を用いて作成するため、遅延回路の遅延時間をコントロールすることにより、負荷電流変化に対して任意のタイミング設定が可能になる。

電流負荷Ｉ＿ｌｏａｄが減少する場合（図中（Ａ））、出力ダイレクトコントロール回路に、タイミング生成回路から制御信号ＸＵＯＦＦＬＯＮの”Ｌｏ”が入力され、Ｍ１ゲート（図中のＰＧ）は”Ｈｉ”レベルに、Ｍ２ゲート（図中のＮＧ）は”Ｈｉ”レベルになる。これにより、Ｉ＿ｌｏａｄが減少する直前近辺で電源側の出力ＭＯＳ（スイッチＭ１）がＯＦＦし、ＧＮＤ側の出力ＭＯＳ（スイッチＭ２）がＯＮとなることで、負荷変動による出力電圧の上昇が緩和される。ここで、直前近辺と記載したが、内部検出回路により出力段をコントロールするタイミングよりも前に行えば効果はある。

また、ＧＮＤ側の出力ＭＯＳに関しては、ここではＯＮとしたが、ＯＦＦでもよい。ＯＦＦの場合は減衰が早くなり負荷変動は小さくなるが、負電位寄生による誤動作を生じる可能性が大であり、十分注意が必要である。したがって、本実施の形態では、ＳｏＣに内蔵させるため、他のセンシティブな回路に影響をなるべく与えないようにするため、ＧＮＤ側の出力ＭＯＳはＯＮとする構成としている。

一方、電流負荷Ｉ＿ｌｏａｄが増加する場合（図中（Ｂ））、出力ダイレクトコントロール回路に、タイミング生成回路から制御信号ＸＵＯＮＬＯＦＦの”Ｌｏ”が入力され、Ｍ１ゲート（図中のＰＧ）は”Ｌｏ”レベルに、Ｍ２ゲート（図中のＮＧ）は”Ｌｏ”レベルになる。これにより、Ｉ＿ｌｏａｄが増加するその直前近辺で電源側の出力ＭＯＳ（スイッチＭ１）がＯＮし、ＧＮＤ側の出力ＭＯＳ（スイッチＭ２）がＯＦＦとなることで、負荷変動による出力電圧の降下が緩和される。

以上より、本実施の形態におけるスイッチングレギュレータ１０によれば、負荷の動作モードが変化して負荷が消費する電流が変動する際に、負荷の動作モードを制御する信号を入力し、動作モードが変化する前にスイッチ回路を制御する。このように、負荷変動に対してフィードフォワード制御を行うことで、負荷変動による電圧変動、および電圧変動による消費電力の増加を抑制することができる。

次に、Ｇｍアンプの制御について説明する。本実施の形態では、より出力電圧の変動を小さくすることを目的とし、上述した出力ＭＯＳの制御と並行して、ＳｏＣからＧｍアンプの出力電圧制御を、Ｇｍアンプの（−）端子に電流をソース／シンクさせることにより行う。

はじめに、このＧｍアンプのコントロールが必要な理由を説明する。レギュレータは負荷電流に応じて出力段のデューティをコントロールすることにより出力電圧が一定になるようにする。そして、このデューティはＧｍアンプの出力電圧が変化することで、主として行われる。例えば、図２，３を参照し、負荷電流が大きくなった場合、出力電圧が減少し、Ｇｍアンプの（−）端子へ印加する電圧が低くなる。これにより、Ｇｍアンプの出力電圧は高電位側に変化し、スイッチＭ１のＯＮデューティが大きくなり、出力電圧が減少しないように制御される。

ここで、上述した出力ダイレクトコントロール回路による、出力段だけの制御を行った場合、制御を終了させた場合のＧｍアンプの出力段の電圧が所望の電圧になっていないことがある。したがって、出力段のダイレクトコントロールを切った途端、所望のものと外れたデューティとなっていることによることによる、負荷変動が発生してしまう。

具体的には、負荷電流が小さい場合は、Ｇｍアンプの出力は低くなり、スイッチＭ１がＯＮする時間が短くなる。一方で、負荷電流が大きい場合は、Ｇｍアンプの出力は高くなり、スイッチＭ１のＯＮする時間が長くなる。また、Ｇｍアンプの出力には容量Ｃ３が接続されており、この出力電圧が変化するのには容量Ｃ３に応じた時間を要する。すなわち、出力ダイレクトコントロール回路による、出力段だけの制御を行い、出力電圧の変動を軽減しても、Ｇｍアンプの出力変化には時間を要するため、出力段だけの制御が終わった時点で、Ｇｍアンプの出力段の電圧が所望の電圧にはなっていない。

たとえば、負荷電流が大きい場合、Ｇｍアンプの出力電圧を”Ａ”、負荷電流が小さい場合、Ｇｍアンプの出力電圧を”Ｂ”とする。このとき、負荷電流が大から小に変動する場合、出力段だけの制御を行った後のＧｍアンプの出力電圧は”Ａ”と”Ｂ”の間の電圧になっており（このときの出力電圧を”Ｃ”とする）、”Ｃ”から”Ｂ”に変化するまで、出力電圧の変動が生じてしまうことがある。したがって、本実施の形態では、この出力電圧の変動を抑制することを目的とし、Ｇｍアンプの出力電圧を制御する。

次に、Ｇｍアンプの制御動作について説明する。図４に示すように、負荷変動が大から小になる場合、図中の点（Ａ）の直前近辺でＩＳ＿Ｕ信号によりＧｍアンプの（−）端子に設定電流を設定時間押し込む動作をさせる。この電流は（−）端子のインピーダンス、図中におけるＲ３とＲ４を並列にした抵抗値により電圧に変換され、（−）端子の電圧を高くする。この電圧差と設定時間によりＧｍアンプの出力を低電位側に変化させ、ダイレクトコントロールが切れた際、負荷電流大時よりもデューティが小さくなる状態にしておき、強制的な制御からフィードバック制御へのスムーズな移行を図る。

一方、負荷変動が小から大になる場合は、図中の点（Ｂ）の直前近辺でＩＳ＿Ｌを用いて逆のコントロールを行い、出力ＭＯＳのデューティが大きくなるような状態にコントロールする。図４では、押し込み、引き込み用電流源をそれぞれ３ビットずつとして、コントロール強度は一例として、大から小になるようなプロファイルにしてある。

また、Ｇｍアンプの出力を変化させるのは、基準電圧Ｖｒｅｆを直接コントロールさせても実現可能であり、Ｇｍアンプの出力を直接コントロールしても可能である。

以上より、出力ＭＯＳの直接制御、Ｇｍアンプの出力電圧の制御を合わせて行うことにより、より出力電圧の変動の小さなスイッチングレギュレータを実現でき、動作の安定性を高めることができる。もちろん、上記２つの機能はどちらか片方だけ用いても出力電圧変動の抑制効果がある。

＜実施の形態２＞
図５は、本発明の実施の形態２におけるスイッチングレギュレータ２０の構成を示した図である。本実施の形態におけるスイッチングレギュレータ２０は、実施の形態１の構成に、プロセスばらつきに合わせてスイッチングレギュレータの出力電圧を制御するプロセスばらつき検出回路をさらに備えた構成である。

また、本実施の形態におけるスイッチングレギュレータ２０は、Ｇｍアンプの（＋）端子を可変電圧源とし、レギュレータの出力電圧を調節する機能を有している。この可変電圧源をＳｏＣから制御することで、レギュレータは任意の電圧を出力することができる。

以下に、プロセスばらつきの制御動作について説明する。プロセスばらつき検出回路は、ＨＤＤ用ＳｏＣのプロセスばらつきを検出し、ＨＤＤ用ＳｏＣのプロセス状態によって出力が変化する。本実施の形態では、予めプロセスばらつき検出回路を評価しておき、プロセスばらつきに対する検出回路の出力の情報を得ておく。そして、プロセスばらつき検出回路の出力情報をコントローラへ与えることで、プロセスばらつきに応じてスイッチングレギュレータ２０の出力電圧を制御する。

例えば、プロセスばらつき検出回路にリングオシレータ回路を用いた場合について説明する。予めリングオシレータの発振周波数をカウントし、プロセスが標準的な場合（ＴＹＰＩＣＡＬ）、プロセスが最良の場合（ＢＥＳＴ）、プロセスが最悪の場合（ＷＯＲＳＴ）を定めておく。そして、対象となるＳｏＣの発振周波数をカウントし、目標値（ＴＹＰＩＣＡＬ）になるようにスイッチングレギュレータ２０の出力電圧を制御する。

すなわち、プロセスばらつきがＢＥＳＴ側へ振れている場合は、電源電圧を低下させることで消費電力を低減することができる。また、プロセスばらつきがＷＯＲＳＴ側へ振れている場合は、電源電圧を上昇させることで安定した回路動作を保障することができる。

通常の量産ではプロセスはＴＹＰＩＣＡＬ条件がほとんどであるが、出力電圧が固定の場合はプロセスばらつきがＷＯＲＳＴ時の電圧設定にする必要があった。しかし、本実施の形態では、出力電圧を可変することができるため、ＴＹＰＩＣＡＬ条件で電圧設定をすればよく、消費電力低減が可能となる。

以上より、本実施の形態におけるスイッチングレギュレータ２０によれば、プロセスばらつきに対応した最適な電源電圧をＨＤＤ用ＳｏＣへ供給することができ、電力効率の最適化と安定した回路動作を実現することができる。

本発明は、消費電流が変動する負荷に電源を供給するスイッチングレギュレータに利用可能である。

本発明の実施の形態１におけるスイッチングレギュレータを備えたＨＤＤの構成を示した図である。 本発明の実施の形態１におけるスイッチングレギュレータの構成を示した図である。 従来および本発明の実施の形態１におけるスイッチングレギュレータの負荷変動による出力電圧の変動を示した図である。 本発明の実施の形態１におけるスイッチングレギュレータの回路動作を説明するタイミングチャートである。 本発明の実施の形態２におけるスイッチングレギュレータの構成を示した図である。 ＨＤＤのエレクトロニクスハードウェアの構成を示した図である。 従来のコンボドライバに搭載されたスイッチングレギュレータの構成を示した図である。

符号の説明

１０，２０ スイッチングレギュレータ、Ｖｉｎ 電圧入力端子、ｎ１，ｎ２ 回路ノード、Ｍ１ 供給電圧側スイッチ、Ｍ２ 基底電位側スイッチ、ＧＮＤ 基底電位、Ｌ１ 平滑インダクタ、Ｃ２ 平滑キャパシタ、Ｒ１，Ｃ１ 電圧形成回路、Ｒ３，Ｒ４ 分圧回路。

Claims (9)

1. 入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチングレギュレータにおいて、
   前記直流電圧の出力制御を行うスイッチ回路と、
   前記負荷の動作モードが変化して前記負荷が消費する電流が変動する際、前記負荷の動作モードを制御する信号を入力し、当該信号に応じて前記スイッチ回路を制御するコントロール手段と、を備える、スイッチングレギュレータ。
2. 前記負荷はＳｏＣ（System on chip）で構成し、
   前記コントロール手段は、前記ＳｏＣに配置される、請求項１に記載のスイッチングレギュレータ。
3. 前記スイッチ回路は、
   前記コントロール手段からの出力に応答して前記直流電圧の入力端子と回路ノードとの間の電気的導通度が制御される供給電圧側スイッチと、
   前記コントロール手段からの出力に応答して前記回路ノードと基底電位との間の電気的導通度が制御される基底電位側スイッチと、を備える、請求項１または２に記載のスイッチングレギュレータ。
4. 前記回路ノードにその一端が接続された平滑インダクタ、前記平滑インダクタの他端に接続された平滑キャパシタ、を有し、前記平滑インダクタの前記他端に接続される前記負荷に出力電圧を供給するローパスフィルタと、
   容量素子、インピーダンス素子、を有し、前記平滑インダクタと並列接続された電圧形成回路と、
   前記出力電圧を分圧する分圧回路と、
   前記分圧回路により生成された電圧と基準電圧との電位差に応じた電圧を出力する差動アンプと、
   前記電圧形成回路の前記インピーダンス素子と前記容量素子との間の接続ノードの電圧と前記差動アンプの出力とを比較し、比較結果に応じて前記コントロール手段を介して前記スイッチ回路を制御する検出回路と、をさらに備える、請求項３に記載のスイッチングレギュレータ。
5. 前記負荷が動作モードから負荷が消費する電流が動作モード時よりも小さくなる軽負荷動作モードに変動する際、
   前記コントロール手段は、前記動作モードが変動する前に、前記供給電圧側スイッチをオフ、前記基底電位側スイッチをオンに制御し、
   前記負荷が前記軽負荷動作モードから前記動作モードに変動する際、
   前記コントロール手段は、前記動作モードが変動する前に、前記供給電圧側スイッチをオン、前記基底電位側スイッチをオフに制御する、請求項３または４に記載のスイッチングレギュレータ。
6. 前記コントロール手段は、前記負荷の動作モードの変動に応じて前記差動アンプの出力電圧を制御する、請求項４または５に記載のスイッチングレギュレータ。
7. 前記コントロール手段は、
   前記負荷が前記動作モードから前記軽負荷動作モードに変動する際、
   前記供給電圧側スイッチのＯＮデューティが前記動作モード時よりも小さくなるように前記差動アンプの出力電圧を制御し、
   前記負荷が前記軽負荷動作モードから前記動作モードに変動する際、
   前記供給電圧側スイッチのＯＮデューティが前記軽負荷動作モード時よりも大きくなるように前記差動アンプの出力電圧を制御する、請求項６に記載のスイッチングレギュレータ。
8. 前記ＳｏＣのプロセスばらつきを検出するプロセスばらつき検出回路をさらに備え、
   前記コントロール手段は、前記プロセスばらつき検出回路の出力に応じて前記差動アンプの基準電圧を制御する、請求項４から７のいずれかに記載のスイッチングレギュレータ。
9. 前記負荷は、マイコン、ＲＷＣ（リードライトチャネル）およびＨＤＣ（ハードディスクコントローラ）を備えるハードディスクドライブ用ＳｏＣであり、
   当該ハードディスクドライブ用ＳｏＣの動作モードを変動する信号は、ＨＤＣからＲＷＣへ送信するＲＧ（リードゲート）信号およびＷＧ（ライトゲート）信号であって、
   前記ＲＧ信号およびＷＧ信号から前記コントロール手段を制御する信号を生成する、タイミング生成回路をさらに備える、請求項２から８のいずれかに記載のスイッチングレギュレータ。

Images