JP2010080656A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2010080656A JP2010080656A JP2008246842A JP2008246842A JP2010080656A JP 2010080656 A JP2010080656 A JP 2010080656A JP 2008246842 A JP2008246842 A JP 2008246842A JP 2008246842 A JP2008246842 A JP 2008246842A JP 2010080656 A JP2010080656 A JP 2010080656A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- layer
- resist
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 229920005989 resin Polymers 0.000 claims abstract description 99
- 239000011347 resin Substances 0.000 claims abstract description 99
- 230000002093 peripheral effect Effects 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 49
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 239000012778 molding material Substances 0.000 claims description 14
- 238000010030 laminating Methods 0.000 claims description 13
- 238000000465 moulding Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 6
- 230000006872 improvement Effects 0.000 claims description 3
- 238000006073 displacement reaction Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 4
- 230000008878 coupling Effects 0.000 abstract 2
- 238000010168 coupling process Methods 0.000 abstract 2
- 238000005859 coupling reaction Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 187
- 239000010949 copper Substances 0.000 description 64
- 239000002344 surface layer Substances 0.000 description 49
- 239000010931 gold Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 238000007747 plating Methods 0.000 description 9
- 230000001678 irradiating effect Effects 0.000 description 8
- 238000003475 lamination Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 230000000669 biting effect Effects 0.000 description 5
- 238000001035 drying Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005323 electroforming Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 238000005266 casting Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000003287 bathing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Abstract
Description
本発明は、半導体素子と、該半導体素子と電気的に接続されている外部電極とを有し、これら半導体素子および外部電極が樹脂により封止されている半導体装置と、その製造方法に関する。 The present invention relates to a semiconductor device having a semiconductor element and an external electrode electrically connected to the semiconductor element, the semiconductor element and the external electrode being sealed with a resin, and a method for manufacturing the same.
本発明に係る半導体装置は、外部電極の外表面に、樹脂体の成形材の進入を許して、外部電極と樹脂体との結合強度の向上を図る凹部を備えるが、この種の凹部を備える半導体装置自体は、例えば特許文献１に記載されており公知である。
The semiconductor device according to the present invention includes a recess on the outer surface of the external electrode that allows the molding material of the resin body to enter and improves the bonding strength between the external electrode and the resin body. The semiconductor device itself is described in
この特許文献１では、外部電極が、外形寸法が上下方向に亘って均一なストレート部と、該ストレート部の上端から水平外方向に張り出し形成されたフランジ部とを備えるものとなっており、ストレート部とフランジ部との間に凹部が形成されている。換言すれば、ストレート部の張り出し基端部に凹部が形成されている。これによれば、樹脂体の成形材である溶融樹脂を凹部に流入させ、そこで固化させることができるので、凹部の周面に樹脂が食付くとともに、フランジ部を樹脂体内に食い込ませることができる。従って、樹脂体に対する外部電極の結合強度の向上を図ることができる。
In this
上記特許文献１に記載の半導体装置の問題は、半導体装置の小型化・薄型化の要求に応じて、外部電極のフランジ部の張り出し寸法が小さくなると、フランジ部の樹脂体に対する食い込み効果、および凹部の周面に対する食付き効果が良好に発揮されず、樹脂体に対する外部電極の結合強度が低下することが避けられず、結果として、外部電極が不用意に脱落したり、位置ずれし易くなることにある。また、フランジ部の厚み寸法が小さくなると、折れ曲がり易くなり、フランジ部の樹脂体に対する結合強度の向上効果が完全に損なわれるおそれもある。
The problem of the semiconductor device described in
本発明は、以上のような問題を解決するためになされたものであり、外部電極の小型化や薄型化を図った場合でも、外部電極に対する樹脂の良好な食付き効果が得られ、従って、外部電極が不用意に脱落したり、位置ずれするおそれの無い、半導体装置およびその製造方法を得ることにある。 The present invention was made to solve the above problems, and even when the external electrode is downsized or thinned, a good biting effect of the resin on the external electrode can be obtained. An object of the present invention is to obtain a semiconductor device and a method for manufacturing the same, in which there is no possibility that the external electrode may be inadvertently dropped or displaced.
本発明は、半導体素子２と、該半導体素子２と電気的に接続される外部電極３とを有し、これら半導体素子２および外部電極３が樹脂体７により封止されている半導体装置であって、外部電極３の外表面に、樹脂体７を構成する成形材の流入を許して、該外部電極３と樹脂体７との結合強度の向上を図る凹部１５が、二以上形成されていることを特徴とする。
凹部１５は、外部電極３の外周面のほか、底面に設けることができる。上面に凹部１５を設けてもよい。
The present invention is a semiconductor device having a
The
具体的には、外部電極３の外周面に二以上のフランジ部１６が形成されており、各フランジ部１６の張り出し基端部に凹部１５が形成されている形態を採ることができる。ここで言うフランジ部１６とは、例えば図１に示すごとく、段付き状に張り出し形成されたストレート部１６ａ、および該ストレート部１６ａに対して段付き状に張り出し形成された部分（フランジ部１６ｂ）を意味する。
Specifically, it is possible to adopt a form in which two or
外部電極３の底面に、両端部が外部電極３の外周面に連通する溝状の凹部１５が凹み形成されている形態を採ることができる。
It is possible to adopt a form in which a groove-
本発明は、半導体素子２と、該半導体素子２と電気的に接続される外部電極３とを有し、これら半導体素子２および外部電極３が樹脂体７により封止されている半導体装置の製造方法である。この製造方法は、基板２０の表面に、外部電極３の形成箇所を除く部分に対応するレジスト体２５ａを有するパターンレジスト２５を形成する工程と、レジスト体２５ａを用いて、基板２０上に外部電極３を形成する工程と、上記外部電極３の外表面を除去する除去工程と、半導体素子２および外部電極３を樹脂体７で封止するモールド工程とを含む。そして、前記除去工程において除去された外部電極３の外表面に、モールド工程において樹脂体７の成形材の流入を許して、外部電極３と樹脂体７との結合強度の向上を図る凹部１５が形成されることを特徴とする。
The present invention provides a semiconductor device having a
また本発明は、半導体素子２と、該半導体素子２と電気的に接続される外部電極３とを有し、これら半導体素子２および外部電極３が樹脂体７により封止されている半導体装置の製造方法である。この製造方法は、基板２０の表面に、外部電極３の形成箇所を除く部分に対応するレジスト体２５ａを有するパターンレジスト２５を形成する工程と、レジスト体２５ａを用いて、基板２０上に外部電極３となる複数の層を順に形成する積層工程と、レジスト体２５ａを除去したのち、上記層のうちの一又は二以上の層の外周面のみを選択的に除去する除去工程と、半導体素子２および外部電極３を樹脂体７で封止するモールド工程とを含む。そして、前記積層工程においては、一つの層を構成する金属をレジスト体２５ａの高さ位置を越えて積層させることで、外部電極３の外周面にフランジ部１６が形成されるようになっており、前記除去工程において選択的に除去された層の外周面、およびフランジ部１６の張り出し基端部に、モールド工程において成形材の流入を許して、外部電極３と樹脂体７との結合強度の向上を図る凹部１５が形成されることを特徴とする。
The present invention also includes a semiconductor device having a
また本発明は、半導体素子２と、該半導体素子２と電気的に接続される外部電極３とを有し、これら半導体素子２および外部電極３が樹脂体７により封止されている半導体装置の製造方法であり、外部電極３には、その底面に凹み形成されて、両端部が外部電極３の外周面に連通する溝状の凹部１５が形成されている。この製造方法は、基板２０の表面に、外部電極３の形成箇所を除く部分に対応するレジスト体２５ａ、および前記溝状の凹部１５の形成箇所に対応するレジスト体２５ｄとを有する一次パターンレジスト２５を形成する工程と、レジスト体２５ａ・２５ｄを用いて、基板２０上に外部電極３を形成する工程と、レジスト体２５ａ・２５ｄを除去したのちに、半導体素子２および外部電極３を樹脂体７で封止するモールド工程とを含む。そして、レジスト体２５ｄを除去した後の外部電極３の底面に、モールド工程において成形材の流入を許して、外部電極３と樹脂体７との結合強度の向上を図る凹部１５が形成されることを特徴とする。
The present invention also includes a semiconductor device having a
本発明においては、外部電極３の外表面に、樹脂体７を構成する成形材の進入を許して、該外部電極３と樹脂体７との結合強度の向上を図る凹部１５を二以上形成した。これによれば、二以上の各凹部１５に成形材である溶融樹脂が進入し、固化するため、一つの凹部１５のみを備える従来形態の外部電極に比べて、外部電極３の各凹部１５に対する樹脂の食付き効果の増加を図り、樹脂体７と外部電極３との結合強度の向上を図ることができる。したがって、外部電極３の小型化・薄型化に伴って、凹部１５の寸法が小さくなった場合でも、結合強度の低下を抑えることができ、外部電極３が不用意に脱落したり、位置ずれしたりすることを確実に防止することができる。
In the present invention, two or
具体的には、外部電極３の外周面に、二以上のフランジ部１６が形成されており、各フランジ部１６の張り出し基端部に凹部１５が形成されている形態を採ることができる。これによれば、二つの凹部１５の周面に樹脂が食付き、また、二以上のフランジ部１６が樹脂体７内に食い込むため、樹脂体７と外部電極３との結合強度を確実に向上させることができる。
Specifically, it is possible to adopt a form in which two or
外部電極３の底面に形成されて、両端部が外部電極３の外周面に連通する溝状の凹部１５が凹み形成された形態を採ることができる。これによれば、凹部１５内に成形材である溶融樹脂が流入し、固化することにより、外部電極３の底面を跨ぐように橋絡部３５が形成される。この橋絡部３５は、外部電極３の底部を囲む樹脂体７と一体化して、外部電極３の底面内部を貫通するので、外部電極３の位置ずれを確実に防止することができる。凹部１５に周面に対する樹脂の食付き効果も期待でき、これによっても外部電極３の位置ずれを防止することができる。また、この橋絡部３５により、外部電極３の底部を下支えすることができるので、外部電極３の脱落も確実に防止することができる。
It is possible to take a form in which a groove-
外部電極３の外表面を除去することで、該外表面に凹部１５を形成する製造方法を採ることができる。これによれば、例えば外部電極３を多層構造とした場合において、上方側の層の積層に先立って下方側の層に対してエッチング等を行って凹部１５を形成したのちに、上方側の層を積層する形態に比べて、より少ない手間で凹部１５を備える外部電極３を形成することができる。つまり、エッチング等を行った後に上方側の層を形成する場合には、当該上方側の層を積層するためのレジスト体の形成などの工程が別途必要となるため、製造工程が複雑化することが避けられず、半導体装置の製造コストの上昇を招く。これに対して、本願発明のように、外部電極３の外表面を除去することで、該外表面に凹部１５を形成するようにしていると、外部電極３を多層構造とした場合でも、該外部電極３を形成する工程を一つのレジスト体２５ａで行うことができるので、製造工程の簡素化を図って、より低コストに凹部１５を備える外部電極３を得ることができる。
By removing the outer surface of the
積層工程において、一つの層を構成する金属をレジスト体２５ａの高さ寸法を超えて積層させることで、外部電極３の外周面にフランジ部１６が形成され、加えて、複数の層を積層したのちに、一又は二以上の層の外周面のみを選択的に除去することで、外部電極３の外周面に凹部１５が形成されるようにすることができる。これによれば、複数の層を積層したのちに、エッチング等を行って凹部１５を形成するため、積層工程を一つのレジスト体２５ａで行うことができる。従って、製造工程の簡素化を図って、より低コストに凹部１５を備える外部電極３を得ることができる。また、レジスト体２５ａの高さ寸法を超えて金属をメッキするだけで、フランジ部１６の張り出し基端部に凹部１５が形成されるため、この点でも製造工程の簡素化を図って、より低コストに二以上の凹部１５を備える外部電極を得ることができる。
In the laminating process, the
レジスト体２５ｄを除去した後の外部電極３の底面に凹部１５が形成されるようにすることができる。これによれば、レジスト体２５ｄを除去するだけで、外部電極３の底面に凹部１５を形成することができるので、エッチング等により凹部１５を形成する形態に比べて、製造工程の簡素化を図ることができる。
The
（第１実施形態） 図１乃至図６に本発明の第１実施形態に係る半導体装置を示す。図１は、本発明に係る半導体装置の縦断側面図、図２は、半導体装置の裏面を示す斜視図である。
図１および図２に示すように、この半導体装置１は、一つの半導体素子２と、この半導体素子２を囲むように配された複数個（６個）の外部電極３と、半導体素子２が載置される搭載パッド４と、半導体素子２の上面に形成された電極５と外部電極３とを電気的に接続するワイヤ６とを有し、これら半導体素子２、外部電極３、搭載パッド４およびワイヤ６をエポキシ樹脂等からなる樹脂体７により封止してなるものである。
図２に示すように、半導体装置１は、全体として四角ブロック形状に形成されており、その底面側には、搭載パッド４と外部電極３とが露出している。
First Embodiment FIGS. 1 to 6 show a semiconductor device according to a first embodiment of the present invention. FIG. 1 is a longitudinal side view of a semiconductor device according to the present invention, and FIG. 2 is a perspective view showing a back surface of the semiconductor device.
As shown in FIGS. 1 and 2, the
As shown in FIG. 2, the
図１に示すように、外部電極３および搭載パッド４は、Ｎｉ層１０、Ｃｕ層１１、Ｎｉ層１２からなる三層の積層体をベースとして、両Ｎｉ層１０・１２の表面に表面層１３・１４を積層してなるものである。
具体的には、上側のＮｉ層１２は、周縁（四周縁）が上下方向に真っ直ぐに伸びるストレート部１６ａ（１６）と、該ストレート部１６ａの上方から水平外方向に張り出し形成されたフランジ部１６ｂ（１６）とで構成されている。フランジ部１６ｂの上面の盤面中央はフラットとされており、フランジ部１６ｂの周縁は、水平外方向に行くに従って漸次厚み寸法が小さくなるように形成されており、フランジ部１６ｂは、全体としてフラット部分の厚み寸法が大きなドーム状とされている。下側のＮｉ層１０は、周縁（四周縁）が上下方向に真っ直ぐに伸びるストレート状に形成されており、その周縁の外形寸法は、上側のＮｉ層１２のストレート部１６ａの外形寸法と一致している。Ｃｕ層１１の周縁の外形寸法は、両Ｎｉ層１０・１２の周縁の外形寸法よりも小さく設定されており、従って、Ｎｉ層１２のストレート部１６ａは、Ｃｕ層１１の外周面から張り出し形成されたフランジ状に形成されている。なお、表面層１３・１４は、Ａｕ、Ｐｄ或いはＡｇからなり、本実施形態では、Ａｕにより表面層１３・１４を形成した。
As shown in FIG. 1, the
Specifically, the
以上構成より、外部電極３および搭載パッド４の外周面には、第１および第２の二つの凹部１５ａ・１５ｂ（１５）が形成される。すなわち、Ｃｕ層１１とＮｉ層１２のストレート部１６ａとの間には、換言すればストレート部１６ａの張り出し基端部には、第１凹部１５ａが形成され、Ｎｉ層１２のフランジ部１６ｂとストレート部１６ａとの間、換言すればフランジ部１６ｂの張り出し基端部には、第２凹部１５ｂが形成される。
With the above configuration, the first and
Ｃｕ層１１およびＮｉ層１２の厚み寸法は、Ｎｉ層１０の厚み寸法よりも大きく設定されている（図４（ｃ）参照）。Ｎｉ層１０の厚み寸法（ｔ１）は、１０μｍ以上、２０μｍ以下の範囲にあることが好ましく、ここでは１０μｍに設定した。Ｃｕ層１１の厚み寸法（ｔ２）は、２０μｍ以上、４０μｍ以下の範囲にあることが好ましく、ここでは３０μｍに設定した。Ｎｉ層１２の厚み寸法（ｔ３）は、２０μｍ以上、４０μｍ以下の範囲にあることが好ましく、ここでは３０μｍに設定した。また、フランジ部１６ｂのストレート部１６ａからの張り出し寸法は５μｍ以上、５０μｍ以下の範囲にあることが好ましく、ここでは３０μｍに設定した。
The thickness dimension of the
図３乃至図６に、この半導体装置１の製造方法を示す。まず、図３（ａ）に示すごとく、ステンレスやアルミ、銅等の導電性の金属板からなる基板２０の表面に、アルカリタイプの感光性フィルムレジストをラミネートして、フォトレジスト層２１を形成する。次に、フォトレジスト層２１の上面に、搭載パッド４および外部電極３の形成箇所を除く部分に対応する透光孔２２を有するパターンフィルム２３（ガラスマスク）を密着させたのち、紫外光ランプ２４で紫外線光を照射して露光を行う。ここでは、紫外光ランプ２４から上下方向に指向性を有する紫外線光を照射することにより、フォトレジスト層２１に対してストレート状に露光を行う。次いで、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図３（ｂ）に示すように、搭載パッド４および外部電極３の形成箇所を除く部分に対応するレジスト体２５ａを有し、搭載パッド４および外部電極３の形成箇所に対応する、平面視で四角状の通孔２５ｂ・２５ｃを有するパターンレジスト２５を基板２０上に形成する。通孔２５ｂ・２５ｃの内周縁（対向辺の間隔寸法）は、上下方向に亘って均一なストレート状となるようにした。
3 to 6 show a method for manufacturing the
続いて、図３（ｃ）に示すように、表面層１３、Ｎｉ層１０、Ｃｕ層１１、Ｎｉ層１２、表面層１４を順にメッキ法により積層して、搭載パッド４および外部電極３を形成する（積層工程）。そこではまず、必要に応じて化学エッチングによる表面酸化皮膜除去や薬品による周知の化学処理等の表面活性化処理を基板２０に対して行ったのち、基板２０を所定の条件に建浴した電鋳槽に入れ、先のレジスト体２５ａで覆われていない基板２０の表面（通孔２５ｂ・２５ｃ）に、Ａｕを電鋳して表面層１３を形成する。次に、先と同様の手順で、表面層１３上に、ＮｉをメッキしてＮｉ層１０を形成してから、Ｎｉ層１０上にＣｕを電鋳してＣｕ層１１を形成し、さらにＣｕ層１１上にＮｉをメッキしてＮｉ層１２を形成する。
Subsequently, as shown in FIG. 3C, the
かかるＮｉ層１２の形成に際しては、Ｎｉをレジスト体２５ａの高さ位置を越えて電着させることで、レジスト体２５ａの高さ位置を越えない箇所には、周縁が上下方向に真っ直ぐに伸びるストレート部１６ａが形成され、レジスト体２５ａの高さ位置を越える箇所には、該ストレート部１６ａの上端から水平方向に張り出し形成されたフランジ部１６ｂとが形成されるようにする。
When the
次に、Ｎｉ層１２の上面の全体にＡｕをメッキして表面層１４を形成する。これにて、基板２０上に、表面層１３、Ｎｉ層１０、Ｃｕ層１１、Ｎｉ層１２、および表面層１４で構成される搭載パッド４および外部電極３を形成することができる。
Next, Au is plated on the entire upper surface of the
次に、図４（ａ）に示すごとく、パターンレジスト２５（レジスト体２５ａ）を溶解除去することにより、基板２０上に搭載パッド４と外部電極３とが搭載された中間成形品を得る。この状態では、Ｎｉ層１２のストレート部１６ａとフランジ部１６ｂとの間に、第２凹部１５ｂのみが形成されている。
Next, as shown in FIG. 4A, by dissolving and removing the pattern resist 25 (resist
次に、図４（ｂ）に示すように、中間成形品に対して、Ｃｕ層１１の外周面のみを選択的にエッチングする（除去工程）。つまり、Ｃｕ層１１の外周面のみを選択的に腐食・除去して、Ｃｕ層１１の水平方向の外形寸法を小さくする。これにより、Ｎｉ層１２のストレート部１６ａの外周面およびＮｉ層１０の外周面と、Ｃｕ層１１の外周面との間に第１凹部１５ａを形成することができる。なお、エッチングに替えて電解研磨により、Ｃｕ層１１の外周面のみを選択的に除去してもよい。
Next, as shown in FIG.4 (b), only the outer peripheral surface of the
図５（ａ）に示すごとく、半導体素子２を公知の手法により搭載パッド４上に接着して搭載したのち、図５（ｂ）に示すごとく、半導体素子２上の電極５とこれに対応する外部電極３との間を、金線等のワイヤ６を用いて超音波ボンディング装置等により結線する。ここで、ワイヤ６を結線するにあたり、外部電極３等にボンディング装置からの引き離し力が作用し、外部電極３等は基板２０から浮き上がろうとするが、上述のように、メッキ工程に先立って、基板２０に対して表面活性化処理を行うことにより、基板２０からの外部電極３等の脱落や浮き上がりを効果的に防止でき、製造工程時の不良品形成率を低減できる。
As shown in FIG. 5 (a), after the
次に、基板２０上の半導体素子２の搭載部分を、図５（ｃ）に示すごとく熱硬化性エポキシ樹脂等の樹脂でモールドし、基板２０上に樹脂体７を形成する。具体的には、基板２０の上面側をモールド金型（上型）に装着するとともに、モールド金型内に溶融樹脂をキャビティにより圧入した。これにより基板２０上に並列して形成した複数個の半導体素子搭載部が樹脂体７により連続して封止された形態となった。なお、このとき基板２０が樹脂モールドの下型の役割を果たす。
Next, the mounting portion of the
次いで図５（ｄ）に示すごとく、樹脂体７を含む半導体装置１から基板２０を除去する。基板２０の除去方法としては、強制的に基板２０を剥離除去する方法の他、例えば基板２０を構成する材質に拠っては、樹脂体７側への影響の無い溶剤や薬品等により基板２０を溶解除去する方法や研磨除去する方法を採ることができる。なお、かかる基板２０の除去に際しては、フランジ部１６ｂ等の存在により、外部電極３や搭載パッド４の脱落を効果的に防ぐことができる。すなわち、Ｃｕ層１１に対するＮｉ層１２のストレート部１６ａの張り出し部分、およびストレート部１６ａに対するフランジ部１６ｂの張り出し部分が樹脂体７に食い込むため、基板２０の剥離作業時に外部電極３等が基板２０とともに剥がれることを確実に防ぐことができる。また、樹脂体７に対して外部電極３等が位置ズレしたり、外部電極３等の一部が欠けることも防ぐことができる。
Next, as shown in FIG. 5D, the
最後に、図６および図５（ｄ）に示すごとく、切断線−に沿ってダイシングを行うことにより、図１に示すように、一つの半導体素子２と、この半導体体素子２を囲むように配された複数個（６個）の外部電極３と、半導体素子２が載置される搭載パッド４とを備え、これらが樹脂体７により封止された半導体装置１を得た。
Finally, as shown in FIG. 6 and FIG. 5D, by dicing along the cutting line −, as shown in FIG. 1, one
以上のように、本実施形態に係る半導体装置１においては、外部電極３および搭載パッド４に第１凹部１５ａと第２凹部１５ｂの二つの凹部１５を形成し、その外周面を段付き状とした。このように、二つの凹部１５ａ・１５ｂを形成していると、これら凹部１５ａ・１５ｂに樹脂体７を構成する樹脂材（溶融樹脂）が進入し、凹部１５ａ・１５ｂの周面に食付くため、外部電極３および搭載パッド４と樹脂体７との結合強度の向上を図ることができる。また、本実施形態では、Ｃｕ層１１の外周面に対してＮｉ層１２のストレート部１６ａを水平外方向に張り出すことにより、第１凹部１５ａを形成するとともに、当該ストレート部１６ａの外周面に対してフランジ部１６ｂを水平外方向に張り出すことにより、第２凹部１５ｂを形成した。従って、これらストレート部１６ａおよびフランジ部１６ｂの張り出し部分が、樹脂体７に食い込むことによっても、外部電極３および搭載パッド４と樹脂体７との結合強度の向上を図ることができる。
このように、外部電極３および搭載パッド４と樹脂体７の結合強度を向上させていると、外部電極３等が樹脂体７から不用意に脱落すること、或いは外部電極３等が不用意に位置ずれすることを確実に防ぐことができるので、信頼性に優れた半導体装置１を得ることができる。
As described above, in the
As described above, if the bonding strength between the
また、本実施形態においては、外部電極３および搭載パッド４を構成する各層１０〜１４を基板２０上に積層したのちに、Ｃｕ層１１に対して選択的にエッチング処理を行って、Ｃｕ層１１に第１凹部１５ａを形成するようにしたので、例えばＣｕ層１１に対するエッチング処理後に、Ｎｉ層１２を積層する場合に比べて、格段に作業効率良く第１凹部１５ａを備えた外部電極３等を形成することができる。つまり、Ｃｕ層１１のエッチング後にＮｉ層１２を積層する場合には、当該Ｎｉ層１２を積層するためのレジスト体の形成など工程が別途必要となるため、製造工程が複雑化することが避けられず、半導体装置１の製造コストが増加することが避けられない。これに対して、本実施形態のように、全ての層１０〜１４を基板２０上に積層したのちに、Ｃｕ層１１に対して選択的なエッチングを行い第１凹部１５ａを形成するようにしていると、各層１０〜１４の積層工程を一つのレジスト体２５ａで行うことができるので、製造工程の簡素化を図って、より低コストに第１凹部１５ａを備える外部電極３および搭載パッド４を得ることができる。
In the present embodiment, after the
また、本実施形態では、レジスト体２５の高さ寸法を超えてＮｉをメッキすることで、Ｎｉ層１２に第２凹部１５ｂが形成されるようにした。従って、この点でも製造工程の簡素化を図って、より低コストに第２凹部１５ｂを備える外部電極３および搭載パッド４を得ることができる。
In the present embodiment, the
（第２実施形態） 図７乃至図９に、本発明の第２実施形態に係る半導体装置１を示す。図７に示すように、この半導体装置１では、Ｃｕ層１１、Ｎｉ層１２からなる二層の積層体をベースとして、該ベースの上下表面にＡｕからなる表面層１３・１４を積層して、外部電極３および搭載パッド４を形成した点が先の第１実施形態と相違する。つまり、先の第１実施形態では、三層構造のベースとしていたものを、この第２実施形態では二層構造のベースとしている。また、最下層である表面層１３が、樹脂体７の底面よりも突出状に形成されている点が、先の第１実施形態と相違する。
Second Embodiment FIGS. 7 to 9 show a
図８および図９に、第２実施形態に係る半導体装置１の製造方法を示す。そこでは、まず、先の図３（ａ）・（ｂ）と同様の手順で、搭載パッド４および外部電極３の形成箇所を除く部分に対応するレジスト体２５ａを有し、搭載パッド４および外部電極３の形成箇所に対応する、平面視で四角状の通孔２５ｂ・２５ｃを有するパターンレジスト２５を基板２０上に形成する。通孔２５ｂ・２５ｃの内周縁（対向辺の間隔寸法）は、上下方向に亘って均一なストレート状となるようにする。
8 and 9 show a method for manufacturing the
次に、図８（ａ）に示すように、Ｃｕ層１１、Ｎｉ層１２、表面層１４を順にメッキ法により積層する（積層工程）。Ｎｉ層１２の形成に際しては、Ｎｉをレジスト体２５ａの高さ位置を越せて電着させることで、レジスト体２５ａの高さ位置を越えない箇所には、周縁が上下方向に真っ直ぐに伸びるストレート部１６ａが形成され、レジスト体２５ａの高さ位置を越える箇所には、該ストレート部１６ａの上端から水平方向に張り出し形成されたフランジ部１６ｂとが形成されるようにする。
Next, as shown in FIG. 8A, the
次に、図８（ｂ）に示すごとく、パターンレジスト２５（レジスト体２５ａ）を溶解除去することにより、基板２０上に搭載パッド４と外部電極３とが搭載された中間成形品を得る。この状態では、Ｎｉ層１２のストレート部１６ａとフランジ部１６ｂとの間に、第２凹部１５ｂのみが形成されている。
Next, as shown in FIG. 8B, by dissolving and removing the pattern resist 25 (resist
次に、図８（ｃ）に示すように、中間成形品に対して、Ｃｕ層１１の外周面のみを選択的にエッチングする（除去工程）。つまり、Ｃｕ層１１の外周面のみを選択的に腐食・除去して、Ｃｕ層１１の水平方向の外形寸法を小さくする。これにより、Ｎｉ層１２のストレート部１６ａの外周面およびＮｉ層１０の外周面と、Ｃｕ層１１の外周面との間に第１凹部１５ａを形成することができる。なお、エッチングに替えて電解研磨により、Ｃｕ層１１の外周面のみを選択的に除去してもよい。
Next, as shown in FIG.8 (c), only the outer peripheral surface of the
次に半導体素子２を公知の手法により搭載パッド４上に接着して搭載したのち、半導体素子２上の電極５とこれに対応する外部電極３との間を、金線等のワイヤ６を用いて超音波ボンディング装置等により結線する。次いで、基板２０上の半導体素子２の搭載部分を、熱硬化性エポキシ樹脂等の樹脂でモールドし、基板２０上に樹脂体７を形成する（図９（ａ）参照）。
Next, after the
次いで図９（ｂ）に示すごとく、樹脂体７を含む半導体装置１から基板２０を除去したのち、図９（ｃ）に示すごとく、樹脂体７の底面から露出するＣｕ層１１に対してメッキ法によりＡｕを積層させて、表面層１３を形成する。これにて、樹脂体７の底面から、外部電極３および搭載パッド４の表面層１３が突出状に形成された半導体装置１を得ることができた。なお、上記積層工程において、表面層１３を形成した上でＣｕ層１１、Ｎｉ層１２、表面層１４を順に形成し、上記除去工程において、Ｃｕ層１１と同様に表面層１３の外周面も選択的にエッチングすれば、外部電極３および搭載パッド４の表面層１３が樹脂体７の底面から、突出していない半導体装置１を得ることができる。
かかる半導体装置１の作用効果は、第１実施形態のそれと同様であるので、省略する。
Next, as shown in FIG. 9B, after removing the
Since the operational effect of the
（第３実施形態） 図１０に、本発明の第３実施形態に係る半導体装置１を示す。この半導体装置１では、Ｎｉ層１０とＣｕ層１１との周縁を同一寸法とした点のみが、先の第１実施形態と相違する。それ以外の点は、先の第１実施形態と同様であるので、同一部材には同一符号を付して、その説明を省略する。
Third Embodiment FIG. 10 shows a
図１１および図１２に、第３実施形態に係る半導体装置１の製造方法を示す。まず、図１１（ａ）に示すごとく、ステンレスやアルミ、銅等の導電性の金属板からなる基板２０の表面に、アルカリタイプの感光性フィルムレジストをラミネートして、フォトレジスト層２１を形成する。次に、フォトレジスト層２１の上面に、搭載パッド４および外部電極３の形成箇所を除く部分に対応する透光孔２２を有するパターンフィルム２３（ガラスマスク）を密着させたのち、紫外光ランプ２４で紫外線光を照射して露光を行う。ここでは紫外光ランプ２４から上下方向に指向性を有する紫外線光を照射することにより、フォトレジスト層２１に対してストレート状に露光を行う。次いで、乾燥の各処理を行って、未露光部分を溶解除去することにより、図１１（ｂ）に示すように、搭載パッド４および外部電極３の形成箇所を除く部分に対応するレジスト体２５ａを有し、搭載パッド４および外部電極３の形成箇所（より具体的には、表面層１３、Ｎｉ層１０、Ｃｕ層１１）に対応する、平面視で四角状の通孔２５ｂ・２５ｃを有する一次パターンレジスト２５を基板２０上に形成する。通孔２５ｂ・２５ｃの内周縁（対向辺の間隔寸法）は、上下方向に亘って均一なストレート状となるようにする。
11 and 12 show a method for manufacturing the
次に、図１１（ｃ）に示すごとく、通孔２５ｂ・２５ｃを埋めて、レジスト体２５ａの高さ寸法を超えるように、基板２０の表面の全体にフォトレジスト層２７を形成したうえで、当該フォトレジスト層２７の表面に、搭載パッド４および外部電極３のＮｉ層１２のストレート部１６ａの形成箇所を除く部分に対応する透光孔２８を有するパターンフィルム２９（ガラスマスク）を密着させたのち、紫外光ランプ２４で紫外線光を照射して露光を行う。次いで、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図１１（ｄ）に示すように、ストレート部１６ａの形成箇所を除く部分に対応するレジスト体３０ａを有し、該ストレート部１６ａの形成箇所に対応する、平面視で四角状の通孔３０ｂ・３０ｃを有する二次パターンレジスト３０を一次パターンレジスト２５上に形成する。通孔３０ｂ・３０ｃの内周縁（対向辺の間隔寸法）は、上下方向に亘って均一なストレート状となるようにした。
Next, as shown in FIG. 11C, after the
続いて、図１２（ａ）に示すように、表面層１３、Ｎｉ層１０、Ｃｕ層１１、Ｎｉ層１２、および表面層１４を順にメッキ法により積層して、搭載パッド４および外部電極３を形成する（メッキ工程）。そこでは、まず、必要に応じて化学エッチングによる表面酸化皮膜除去や薬品による周知の化学処理等の表面活性化処理を基板２０に対して行ったのち、基板２０を所定の条件に建浴した電鋳槽に入れ、先のレジスト体２５ａで覆われていない基板２０の表面（通孔２５ｂ・２５ｃ）に、Ａｕを電鋳して表面層１３を形成する。次に、先と同様の手順で、表面層１３上に、ＮｉをメッキしてＮｉ層１０を形成してから、Ｎｉ層１０上にＣｕを電鋳してＣｕ層１１を形成し、さらにＣｕ層１１上にＮｉをメッキしてＮｉ層１２を形成する。表面層１３、Ｎｉ層１０およびＣｕ層１１の形成に際しては、これらの合計厚み寸法がレジスト体２５ａの高さ位置を超えないようにする。また、Ｎｉ層１２の形成に際しては、Ｎｉをレジスト体３０ａの高さ位置を超えて電着させることで、レジスト体３０ａの高さ位置を越えない箇所には、周縁が上下方向に真っ直ぐに伸びるストレート部１６ａが形成され、レジスト体３０ａの高さ位置を越える箇所には、該ストレート部１６ａの上端から水平方向に張り出し形成されたフランジ部１６ｂが形成されるようにする。次にＮｉ層１２の上面の全体にＡｕをメッキして表面層１４を形成する。これにて、基板２０上に、表面層１３、Ｎｉ層１０、Ｃｕ層１１、Ｎｉ層１２、および表面層１４で構成される搭載パッド４および外部電極３を形成することができる。
Subsequently, as shown in FIG. 12A, the
次に、図１２（ｂ）に示すごとく、一次および二次パターンレジスト２５・３０（レジスト体２５ａ・３０ａ）を溶解除去することにより、基板２０上に搭載パッド４と外部電極３とが搭載された中間成形品を得る。かかる中間成形品では、Ｃｕ層１１とＮｉ層１２のストレート部１６ａとの間に、第１凹部１５ａが形成され、Ｎｉ層１２のストレート部１６ａとフランジ部１６ｂとの間に、第２凹部１５ｂが形成されている。以後の半導体素子２の搭載方法、および樹脂によるモールド方法、基板２０の除去方法などは、先の第１実施形態の図５（ａ）〜（ｄ）に示す方法と同様であるので、その説明を省略する。
Next, as shown in FIG. 12B, the mounting
この第３実施形態に係る半導体装置１においても、先の第１実施形態と同様の作用効果を得ることができる。すなわち、外部電極３および搭載パッド４に第１凹部１５ａと第２凹部１５ｂの二つの凹部１５を形成したので、これら凹部１５ａ・１５ｂに樹脂体７を構成する成形材（溶融樹脂）が進入し、凹部１５ａ・１５ｂの周面に食付くため、外部電極３および搭載パッド４と樹脂体７との結合強度の向上を図ることができる。また、Ｃｕ層１１の外周面に対してＮｉ層１２のストレート部１６ａを水平外方向に張り出すことにより、第１凹部１５ａを形成するとともに、当該ストレート部１６の外周面に対してフランジ部１６ｂを水平外方向に張り出すことにより、第２凹部１５ｂを形成したので、これらストレート部１６ａおよびフランジ部１６ｂの張り出し部分が、樹脂体７に食い込むことによっても、外部電極３および搭載パッド４と樹脂体７との結合強度の向上を図ることができる。
このように、外部電極３および搭載パッド４と樹脂体７の結合強度を向上させていると、外部電極３等が樹脂体７から不用意に脱落すること、或いは外部電極３等が不用意に位置ずれすることを確実に防ぐことができるので、信頼性に優れた半導体装置１を得ることができる。
Also in the
As described above, when the bonding strength between the
なお、本第３実施形態に係る製造方法では、二つのレジスト体２５ａ・３０ａの形成後に積層工程を行ったが、本発明はこれに限られず、レジスト体２５ａを用いた表面層１３、Ｎｉ層１０、Ｃｕ層１１の積層後に、レジスト体３０ａを形成し、その後にＮｉ層１２および表面層１４の積層を行うようにしてもよい。またこの場合には、Ｃｕ層１１の積層後にレジスト体２５ａおよびＣｕ層１１の高さ位置を揃えることを目的として研磨処理を行うことができる。
In the manufacturing method according to the third embodiment, the lamination process is performed after the formation of the two resist
図１３に、第３実施形態の変形例に係る半導体装置の外部電極３を示す。そこでは、Ｎｉ層１２のみでベースを形成して、その上下の表面にＡｕ等からなる表面層１３・１４を形成した点が、先の第３実施形態（図１０）と相違する。それ以外の点は、先の第３実施形態と同様である。なお、搭載パッド４も外部電極３と同様の構成である。
FIG. 13 shows an
図１３に示すような外部電極３は、図１２（ａ）に示す積層工程において、表面層１３を構成するＡｕ、Ｎｉ層を構成するＮｉ、表面層１４を構成するＡｕを順に積層すればよい。
なお、Ｎｉ層１２に替えて、Ｃｕ層１１のみでベースを形成することもできる。
The
Note that the base can be formed only of the
（第４実施形態） 図１４乃至図１７に、本発明の第４実施形態に係る半導体装置１を示す。図１４および図１５に示すように、この半導体装置１では、外部電極３の底面に、両端部が外部電極３の外周面に連通する溝状の凹部１５ｃ（１５）が凹み形成されており、この凹部１５ｃ内に溶融樹脂が流入し、固化することにより、外部電極３の底面を跨ぐように橋絡部３５が形成されている点が先の第２実施形態と相違する。本実施形態に係る半導体装置１では、表面層１３、Ｎｉ層１０、Ｃｕ層１１の中央部に凹部１５ｃを凹み形成し、これら三層１３・１０・１１の合計厚み寸法と同じ寸法の橋絡部３５を形成した。
Fourth Embodiment FIGS. 14 to 17 show a
図１６および図１７に、この半導体装置１の製造方法を示す。まず、図１６（ａ）に示すごとく、ステンレスやアルミ、銅等の導電性の金属板からなる基板２０の表面に、アルカリタイプの感光性フィルムレジストをラミネートして、フォトレジスト層２１を形成する。次に、フォトレジスト層２１の上面に、搭載パッド４および外部電極３の形成箇所を除く部分に対応する透光孔２２ａ、および凹部１５ｃの形成箇所に対応する透光孔２２ｂを有するパターンフィルム２３（ガラスマスク）を密着させたのち、紫外光ランプ２４で紫外線光を照射して露光を行う。ここでは、紫外光ランプ２４から上下方向に指向性を有する紫外線光を照射することにより、フォトレジスト層２１に対してストレート状に露光を行う。次いで、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図１６（ｂ）に示すように、搭載パッド４および外部電極３の形成箇所を除く部分に対応するレジスト体２５ａと、凹部１５ｃの形成箇所に対応するレジスト体２５ｄとを有し、搭載パッド４および外部電極３の形成箇所に対応する、平面視で四角状の通孔２５ｂ・２５ｃを有するパターンレジスト２５を基板２０上に形成する。通孔２５ｂ・２５ｃの内周縁（対向辺の間隔寸法）は、上下方向に亘って均一なストレート状となるようにした。
16 and 17 show a method for manufacturing the
続いて、図１６（ｃ）に示すように、通孔２５ｂ・２５ｃを埋めて、レジスト体２５ａ・２５ｄの高さ寸法を超えるように、基板２０の表面の全体にフォトレジスト層２７を形成したうえで、当該フォトレジスト層２７の表面に搭載パッド４および外部電極のＮｉ層１２のストレート部１６ａの形成箇所を除く部分に対応する透光孔２８を有するパターンフィルム２９（ガラスマスク）を密着させたのち、紫外光ランプ２４で紫外線光を照射して露光を行う。次いで、現像、乾燥の各処理を行い、未露光部分を溶解除去することにより、図１６（ｄ）に示すように、ストレート部１６ａの形成箇所を除く部分に対応するレジスト体３０ａを有し、該ストレート部１６ａの形成箇所に対応する、平面視で四角状の通孔３０ｂ・３０ｃを有する二次パターンレジスト３０を一次パターンレジスト２５上に形成する。通孔３０ｂ・３０ｃの内周縁（対向辺の間隔寸法）は、上下方向に亘って均一なストレート状となるようにする。なお、パターンレジストの形成方法はこれに限らず、例えば、レジスト体２５ｄを有するパターンレジストを形成後、レジスト体２５ａとレジスト体３０ａとを重ねた形状のレジスト体を有するパターンレジストを形成しても良い。もちろん、レジスト体２５ａとレジスト体３０ａとを重ねた形状のレジスト体を有するパターンレジストを形成後に、レジスト体２５ｄを有するパターンレジストを形成する方法でも良い。
Subsequently, as shown in FIG. 16C, a
続いて、図１７（ａ）に示すように、表面層１３、Ｎｉ層１０、Ｃｕ層１１、Ｎｉ層１２、および表面層１４を順にメッキ法により積層して、搭載パッド４および外部電極３を形成する（メッキ工程）。そこでは、まず、必要に応じて化学エッチングによる表面酸化皮膜除去や薬品による周知の化学処理等の表面活性化処理を基板２０に対して行ったのち、基板２０を所定の条件に建浴した電鋳槽に入れ、先のレジスト体２５ａ・２５ｄで覆われていない基板２０の表面（通孔２５ｂ・２５ｃ）に、Ａｕを電鋳して表面層１３を形成する。次に、先と同様の手順で、表面層１３上に、ＮｉをメッキしてＮｉ層１０を形成してから、Ｎｉ層１０上にＣｕを電鋳してＣｕ層１１を形成し、さらにＣｕ層１１上にＮｉをメッキしてＮｉ層１２を形成する。表面層１３、Ｎｉ層１０およびＣｕ層１１の形成に際しては、これらの合計厚み寸法がレジスト体２５ａ・２５ｄの高さ位置を超えないようにする。また、Ｎｉ層１２の形成に際しては、Ｎｉをレジスト体３０ａの高さ位置を超えて電着させることで、レジスト体３０ａの高さ位置を越えない箇所には、周縁が上下方向に真っ直ぐに伸びるストレート部１６ａが形成され、レジスト体３０ａの高さ位置を越える箇所には、該ストレート部１６ａの上端から水平方向に張り出し形成されたフランジ部１６ｂが形成されるようにする。最後にＮｉ層１２の上面の全体にＡｕをメッキして表面層１４を形成する。これにて、基板２０上に、表面層１３、Ｎｉ層１０、Ｃｕ層１１、Ｎｉ層１２、および表面層１４で構成される搭載パッド４および外部電極３を形成することができる。
Subsequently, as shown in FIG. 17A, the
次に、図１７（ｂ）に示すごとく、一次および二次パターンレジスト２５・３０（レジスト体２５ａ・２５ｄ・３０ａ）を溶解除去することにより、基板２０上に搭載パッド４と外部電極３とが搭載された中間成形品を得る。かかる中間成形品では、レジスト体２５ｄの除去により、外部電極３の下方側に位置する表面層１３、Ｎｉ層１０、およびＣｕ層１１に溝状の凹部１５ｃが形成され、Ｎｉ層１２のストレート部１６ａとフランジ部１６ｂとの間に、第２凹部１５ｂが形成される。以後の半導体素子２の搭載方法、および樹脂によるモールド方法、基板２０の除去方法などは、先の第１実施形態の図５（ａ）〜（ｄ）に示す方法と同様であるので、その説明を省略する。なお、樹脂によるモールドの際に、樹脂体７の成形材である溶融樹脂が凹部１５ｃ内に流入し、固化することにより、外部電極３の底面を跨ぐように橋絡部３５が形成される。
Next, as shown in FIG. 17B, the primary and secondary pattern resists 25 and 30 (resist
以上のように、本実施形態に係る半導体装置１では、外部電極３の底面に溝状の凹部１５ｃを凹み形成して、凹部１５ｃ内に溶融樹脂が流入・固化することにより、外部電極３の底面を跨ぐように橋絡部３５が形成されるようにした。この橋絡部３５は、外部電極３の底部を囲む樹脂体７と一体化して、外部電極３の底面内部を貫通するので、外部電極３の位置ずれを確実に防止することができる。凹部１５ｃに周面に対する樹脂の食付き効果も期待でき、これによっても外部電極３の位置ずれを防止することができる。また、この橋絡部３５により、外部電極３の底部を下支えすることができるので、外部電極３の脱落も確実に防ぐことができる。
なお、本実施形態に係る製造方法では、レジスト体２５ａ・２５ｄ・３０ａの形成後に積層工程を行ったが、本発明はこれに限られず、レジスト体２５ａ・２５ｄを用いた表面層１３、Ｎｉ層１０、Ｃｕ層１１の積層後に、レジスト体３０ａを形成し、その後にＮｉ層１２および表面層１４の積層を行うようにしてもよい。またこの場合には、Ｃｕ層１１の積層後にレジスト体２５ａ・２５ｄおよびＣｕ層１１の高さ位置を揃えることを目的として研磨処理を行うことができる。
As described above, in the
In the manufacturing method according to the present embodiment, the lamination process is performed after the formation of the resist
図１８に、第４実施形態の変形例に係る半導体装置の外部電極３を示す。そこでは、Ｎｉ層１２のみでベースを形成して、その上下の表面にＡｕ等からなる表面層１３・１４を形成した点が、先の第４実施形態（図１７）と相違する。それ以外の点は、先の第４実施形態と同様である。なお、搭載パッド４も外部電極３と同様の構成である。
FIG. 18 shows an
図１８に示すような外部電極３は、図１７（ａ）に示す積層工程において、表面層１３を構成するＡｕ、Ｎｉ層を構成するＮｉ、表面層１４を構成するＡｕを順に積層すればよい。
なお、Ｎｉ層１２に替えて、Ｃｕ層１１のみでベースを形成することもできる。
The
Note that the base can be formed only of the
外部電極３を構成する各層の金属種は、上記実施形態に挙げたものに限られない。具体的には、例えば、Ｎｉ層１０、Ｃｕ層１１、Ｎｉ層１２の順に積層する形態に限られず、Ｃｕ層でＮｉ層を挟むような形にすることもできる。
また、除去工程において、選択的に除去される層はＣｕ層に限られず、Ｎｉ層であってもよく、その場合には、Ｎｉのみを選択的に腐食するエッチング液を使用すればよい。要は、凹部１５の形成箇所を選択的に腐食できるエッチング液を使用すれば、任意の層に対して凹部１５を形成することができる。
凹部１５の個数は、二つに限られず、それ以上とすることができる。すなわち、フランジを３個形成すれば、３つの凹部１５を外部電極３等の外周面に形成することができる。
The metal species of each layer constituting the
In the removing step, the layer that is selectively removed is not limited to the Cu layer, but may be a Ni layer. In that case, an etching solution that selectively corrodes only Ni may be used. In short, if an etching solution that can selectively corrode the formation portion of the
The number of the
１ 半導体装置
２ 半導体素子
３ 外部電極
４ 搭載パッド
７ 樹脂体
１０ 層（Ｎｉ層）
１１ 層（Ｃｕ層）
１２ 層（Ｎｉ層）
１５ 凹部
１５ａ 凹部
１５ｂ 凹部
１５ｃ 凹部
１６ フランジ部
１６ａ ストレート部（フランジ部）
１６ｂ フランジ部
２０ 基板
２５ パターンレジスト
２５ａ レジスト体
３０ パターンレジスト
３０ａ レジスト体
DESCRIPTION OF
11 layers (Cu layer)
12 layers (Ni layer)
15 recessed
Claims (6)
外部電極（３）の外表面に、樹脂体（７）を構成する成形材の流入を許して、該外部電極（３）と樹脂体（７）との結合強度の向上を図る凹部（１５）が、二以上形成されていることを特徴とする半導体装置。 A semiconductor element (2); and an external electrode (3) electrically connected to the semiconductor element (2). The semiconductor element (2) and the external electrode (3) are sealed with a resin body (7). A semiconductor device that is stopped,
A recess (15) for allowing the molding material constituting the resin body (7) to flow into the outer surface of the external electrode (3) to improve the bonding strength between the external electrode (3) and the resin body (7). A semiconductor device, wherein two or more are formed.
各フランジ部（１６）の張り出し基端部に凹部（１５）が形成されている、請求項１記載の半導体装置。 Two or more flange portions (16) are formed on the outer peripheral surface of the external electrode (3),
The semiconductor device according to claim 1, wherein a recess (15) is formed in a protruding base end portion of each flange portion (16).
基板（２０）の表面に、外部電極（３）の形成箇所を除く部分に対応するレジスト体（２５ａ）を有するパターンレジスト（２５）を形成する工程と、
レジスト体（２５ａ）を用いて、基板（２０）上に外部電極（３）を形成する工程と、
上記外部電極（３）の外表面を除去する除去工程と、
半導体素子（２）および外部電極（３）を樹脂体（７）で封止するモールド工程とを含み、
前記除去工程において除去された外部電極（３）の外表面に、モールド工程において樹脂体（７）の成形材の流入を許して、外部電極（３）と樹脂体（７）との結合強度の向上を図る凹部（１５）が形成されることを特徴とする半導体装置の製造方法。 A semiconductor element (2); and an external electrode (3) electrically connected to the semiconductor element (2). The semiconductor element (2) and the external electrode (3) are sealed with a resin body (7). A method of manufacturing a semiconductor device that is stopped,
Forming a pattern resist (25) having a resist body (25a) corresponding to a portion excluding the formation position of the external electrode (3) on the surface of the substrate (20);
Forming the external electrode (3) on the substrate (20) using the resist body (25a);
A removal step of removing the outer surface of the external electrode (3);
A molding step of sealing the semiconductor element (2) and the external electrode (3) with the resin body (7),
Allowing the molding material of the resin body (7) to flow into the outer surface of the external electrode (3) removed in the removal step, and the bonding strength between the external electrode (3) and the resin body (7). A method of manufacturing a semiconductor device, wherein a recess (15) for improvement is formed.
基板（２０）の表面に、外部電極（３）の形成箇所を除く部分に対応するレジスト体（２５ａ）を有するパターンレジスト（２５）を形成する工程と、
レジスト体（２５ａ）を用いて、基板（２０）上に外部電極（３）となる複数の層を順に形成する積層工程と、
レジスト体（２５ａ）を除去したのち、上記層のうちの一又は二以上の層の外周面のみを選択的に除去する除去工程と、
半導体素子（２）および外部電極（３）を樹脂体（７）で封止するモールド工程とを含み、
前記積層工程においては、一つの層を構成する金属をレジスト体（２５ａ）の高さ位置を越えて積層させることで、外部電極（３）の外周面にフランジ部（１６）が形成されるようになっており、
前記除去工程において選択的に除去された層の外周面、およびフランジ部（１６）の張り出し基端部に、モールド工程において成形材の流入を許して、外部電極（３）と樹脂体（７）との結合強度の向上を図る凹部（１５）が形成されることを特徴とする半導体装置の製造方法。 A semiconductor element (2); and an external electrode (3) electrically connected to the semiconductor element (2). The semiconductor element (2) and the external electrode (3) are sealed with a resin body (7). A method of manufacturing a semiconductor device that is stopped,
Forming a pattern resist (25) having a resist body (25a) corresponding to a portion excluding the formation position of the external electrode (3) on the surface of the substrate (20);
A laminating step of sequentially forming a plurality of layers to be external electrodes (3) on the substrate (20) using the resist body (25a);
A removal step of selectively removing only the outer peripheral surface of one or more of the layers after removing the resist body (25a);
A molding step of sealing the semiconductor element (2) and the external electrode (3) with the resin body (7),
In the laminating step, the flange portion (16) is formed on the outer peripheral surface of the external electrode (3) by laminating the metal constituting one layer beyond the height position of the resist body (25a). And
The outer electrode (3) and the resin body (7) are allowed to flow into the outer peripheral surface of the layer selectively removed in the removing step and the protruding base end portion of the flange portion (16) in the molding step. A method of manufacturing a semiconductor device, comprising: forming a recess (15) for improving the bonding strength with the semiconductor device.
外部電極（３）には、その底面に凹み形成されて、両端部が外部電極（３）の外周面に連通する溝状の凹部（１５）が形成されており、
基板（２０）の表面に、外部電極（３）の形成箇所を除く部分に対応するレジスト体（２５ａ）、および前記溝状の凹部（１５）の形成箇所に対応するレジスト体（２５ｄとを有するパターンレジスト（２５）を形成する工程と、
レジスト体（２５ａ・２５ｄ）を用いて、基板（２０）上に外部電極（３）を形成する工程と、
レジスト体（２５ａ・２５ｄ）を除去したのちに、半導体素子（２）および外部電極（３）を樹脂体（７）で封止するモールド工程とを含み、
レジスト体（２５ｄ）を除去した後の外部電極（３）の底面に、モールド工程において成形材の流入を許して、外部電極（３）と樹脂体（７）との結合強度の向上を図る凹部（１５）が形成されることを特徴とする半導体装置の製造方法。 A semiconductor element (2) and an external electrode (3) electrically connected to the semiconductor element (2), and the semiconductor element (2) and the external electrode (3) are sealed with a resin body (7). A method of manufacturing a semiconductor device that is stopped,
The external electrode (3) is formed with a groove-shaped recess (15) that is recessed on the bottom surface and whose both ends communicate with the outer peripheral surface of the external electrode (3).
On the surface of the substrate (20), there is a resist body (25a) corresponding to a portion excluding the formation position of the external electrode (3), and a resist body (25d) corresponding to the formation position of the groove-shaped recess (15). Forming a pattern resist (25);
Forming the external electrode (3) on the substrate (20) using the resist bodies (25a, 25d);
A mold step of sealing the semiconductor element (2) and the external electrode (3) with a resin body (7) after removing the resist bodies (25a, 25d),
A recess for improving the bonding strength between the external electrode (3) and the resin body (7) by allowing the molding material to flow into the bottom surface of the external electrode (3) after the resist body (25d) is removed. (15) A method for manufacturing a semiconductor device, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008246842A JP5164160B2 (en) | 2008-09-25 | 2008-09-25 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008246842A JP5164160B2 (en) | 2008-09-25 | 2008-09-25 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010080656A true JP2010080656A (en) | 2010-04-08 |
| JP5164160B2 JP5164160B2 (en) | 2013-03-13 |
Family
ID=42210772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008246842A Active JP5164160B2 (en) | 2008-09-25 | 2008-09-25 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5164160B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012036281A1 (en) * | 2010-09-17 | 2014-02-03 | ローム株式会社 | Semiconductor light emitting device, manufacturing method thereof, and display device |
| JP2014027151A (en) * | 2012-07-27 | 2014-02-06 | Kyocera Corp | Wiring board and electronic apparatus |
| JP2014072467A (en) * | 2012-09-29 | 2014-04-21 | Kyocer Slc Technologies Corp | Wiring board |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176904A (en) * | 1999-12-15 | 2001-06-29 | Shinko Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2004214265A (en) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | Semiconductor device and its manufacturing method |
| JP2007243220A (en) * | 2007-05-14 | 2007-09-20 | Renesas Technology Corp | Resin encapsulated semiconductor package |
| JP2009135417A (en) * | 2007-11-07 | 2009-06-18 | Sumitomo Metal Mining Co Ltd | Method for manufacturing substrate for mounting semiconductor element |
-
2008
- 2008-09-25 JP JP2008246842A patent/JP5164160B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176904A (en) * | 1999-12-15 | 2001-06-29 | Shinko Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2004214265A (en) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | Semiconductor device and its manufacturing method |
| JP2007243220A (en) * | 2007-05-14 | 2007-09-20 | Renesas Technology Corp | Resin encapsulated semiconductor package |
| JP2009135417A (en) * | 2007-11-07 | 2009-06-18 | Sumitomo Metal Mining Co Ltd | Method for manufacturing substrate for mounting semiconductor element |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012036281A1 (en) * | 2010-09-17 | 2014-02-03 | ローム株式会社 | Semiconductor light emitting device, manufacturing method thereof, and display device |
| US9608187B2 (en) | 2010-09-17 | 2017-03-28 | Rohm Co., Ltd. | Semiconductor light-emitting device, method for producing same, and display device |
| US10593846B2 (en) | 2010-09-17 | 2020-03-17 | Rohm Co., Ltd. | Semiconductor light-emitting device, method for producing same, and display device |
| JP2014027151A (en) * | 2012-07-27 | 2014-02-06 | Kyocera Corp | Wiring board and electronic apparatus |
| JP2014072467A (en) * | 2012-09-29 | 2014-04-21 | Kyocer Slc Technologies Corp | Wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5164160B2 (en) | 2013-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106169458B (en) | Semiconductor element mounting lead frame and semiconductor device and its manufacturing method | |
| JP4526823B2 (en) | Carrier, method of manufacturing carrier, and electronic apparatus | |
| TWI595813B (en) | Wiring substrate and method of manufacturing the same | |
| US8610268B2 (en) | Semiconductor element, semiconductor element mounted board, and method of manufacturing semiconductor element | |
| JP2008300507A (en) | Wiring substrate and manufacturing process of the same | |
| JP5930843B2 (en) | Lead frame and manufacturing method thereof | |
| JP2017163027A (en) | Wiring board, semiconductor device, and manufacturing method for wiring board | |
| TW201732959A (en) | Lead frame, electronic component device, and methods of manufacturing them | |
| JP2009135417A (en) | Method for manufacturing substrate for mounting semiconductor element | |
| JP2006128683A (en) | Manufacturing method for packaging substrate, and packaging method using the same | |
| JP5333353B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
| JP5164160B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101691762B1 (en) | Substrate for mounting semiconductor element and method for manufacturing said substrate | |
| JP5580522B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7064001B2 (en) | Method of production of semiconductor module with external connection terminal | |
| JP2006278914A (en) | Semiconductor device, manufacturing method therefor, and plastic molding body | |
| JP6676854B2 (en) | Lead frame, and method of manufacturing lead frame and semiconductor device | |
| JP2007142407A (en) | Method of forming metal layer on diode or wafer by electroless plating | |
| JP6138496B2 (en) | Semiconductor device mounting substrate and semiconductor device | |
| JP3972211B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6780903B2 (en) | Lead frame | |
| JP2010067888A (en) | Wiring board and method of manufacturing the same | |
| JP6777365B2 (en) | Lead frame | |
| JP2006303028A (en) | Semiconductor device and its fabrication process | |
| JP2008501858A (en) | Improved etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110908 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5164160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |