JP2010080099A - 電子式ブレーカ - Google Patents

Abstract

【課題】 電子式ブレーカにおいて、主接点が開いているときに、一次側と二次側の絶縁を確保したうえで、一次側から取得した電圧によりＣＰＵを安全に動作させる。
【解決手段】 単相３線式電路１５に流れる電流を電流センサ１９で検出し、過電流が流れたときに、ＣＰＵ１６によりフォトカプラ２２を介して駆動回路２１のサイリスタＳＣＲをターンオンさせ、トリップコイル１０を駆動して主接点９を開く。制御電源回路１７はＣＰＵ１６とフォトカプラ２２の動作電圧を主接点９より一次側の電路から取得し、フォトカプラ２２がＣＰＵ１６と二次側の駆動回路２１とを電気的に絶縁する。制御電源回路１７の異常によりＣＰＵ１６が動作を停止したときには、フォトカプラ２２がＯＦＦし、トリップコイル１０が主接点９を開く。
【選択図】 図３

Description

本発明は、電路に過電流が流れたときに、トリップコイルを駆動して主接点を開放するＣＰＵ制御方式の電子式ブレーカに関する。

従来、ＣＰＵとトリップコイルの動作電圧をそれぞれ主接点より二次側の電路から取得する電子式ブレーカが知られている。例えば、特許文献１に記載された電子式ブレーカは、二次側電路に接続した電源回路からＣＰＵとトリップコイルの動作電圧を取得し、二次側電路に流れる電流を電流センサで検出し、検出値が閾値を超えたときに、ＣＰＵにより引外し回路を制御し、トリップコイルを駆動して主接点を開くとともに、ＣＰＵの制御により電流検出値を外部表示装置に表示するように構成されている。
特開２００２−９５１５２号公報

ところが、従来の電子ブレーカによると、ＣＰＵの動作電圧を主接点より二次側の電路から取得しているため、主接点が開いたときに、ＣＰＵが動作を停止し、表示装置が機能しなくなる問題があった。そこで、ＣＰＵの動作電圧を主接点より一次側の電路から取得する方法が考えられる。しかし、この場合は、主接点が開いた後も、一次側の電路がＣＰＵを介して二次側の電路に接続されているため、雷サージ等により高電圧が印加された場合などに、一次側から二次側に電流が流れる可能性があり、電子式ブレーカの信頼性に不安が残るという課題があった。また、ＣＰＵとトリップコイルの動作電圧を共に一次側の電路から取得することも考えられるが、この場合は、トリップコイルの電線を太くする必要があり、トリップコイルが大型化するばかりでなく、トリップコイルを確実に動作させるために、駆動信号の出力時間を適切な値に調整する必要がある。

本発明の目的は、上記課題を解決し、主接点が開いているときに、一次側と二次側の絶縁を確保したうえで、一次側から取得した電圧によりＣＰＵを安全に動作させることができる電子式ブレーカを提供することにある。

上記課題を解決するために、本発明は次のような電子式ブレーカを提供する。
（１）電路に流れる電流を検出する電流センサと、電路上の主接点を開くトリップコイルと、主接点より二次側の電路から取得した電圧でトリップコイルを駆動する駆動回路と、電流センサの出力に基づいて駆動回路を制御するＣＰＵと、ＣＰＵの動作電圧を主接点より一次側の電路から取得する制御電源回路と、ＣＰＵを駆動回路から電気的に絶縁する絶縁カプラとを備え、ＣＰＵにより絶縁カプラをＯＮ／ＯＦＦして駆動回路を制御することを特徴とする電子式ブレーカ。

（２）制御電源回路から絶縁カプラに動作電圧を供給し、制御電源回路が異常停止したときに、絶縁カプラがＯＦＦし、トリップコイルが主接点を開くことを特徴とする電子式ブレーカ。

（３）絶縁カプラをＣＰＵと駆動回路との間に二つ設け、二つの絶縁カプラをＣＰＵにより交互にＯＮ／ＯＦＦすることを特徴とする電子式ブレーカ。

（４）駆動回路がトリップコイルを駆動するサイリスタと、絶縁カプラがＯＦＦした後にサイリスタをターンオンさせる遅延回路とを備え、遅延回路にＣＰＵの初期化時間よりも長い遅延時間を設定したことを特徴とする電子式ブレーカ。

上記（１）の電子式ブレーカによれば、ＣＰＵと駆動回路を絶縁カプラで電気的に絶縁し、ＣＰＵにより絶縁カプラを介して駆動回路を制御するので、主接点が開いているときに、一次側と二次側の絶縁を確保したうえで、一次側から取得した電圧によりＣＰＵを安全に動作させることができるという効果がある。

上記（２）の電子式ブレーカによれば、絶縁カプラの動作電圧を制御電源回路から供給するので、制御電源回路の異常停止でＣＰＵが動作を停止したときに、絶縁カプラをＯＦＦして主接点を開き、電源異常に伴う二次被害を未然に防止することができる。また、停電時には、絶縁カプラがＯＦＦするが、トリップコイルが動作しないため、主接点を閉じた状態に保持できる。

上記（３）の電子式ブレーカによれば、二つの絶縁カプラを交互に動作させるので、一次・二次間に長寿命の絶縁を確保し、ＣＰＵを長期間安全に動作させることができる。

上記（４）の電子式ブレーカによれば、サイリスタの遅延回路にＣＰＵの初期化時間よりも長い遅延時間を設定したので、停電復旧後の電源供給開始時に、サイリスタをターンオフの状態に保持し、トリップコイルによる主接点の不要な引外し動作を防止することができる。

以下、本発明の実施形態を図面に基づいて説明する。図１は単相３線式電路に設備される電子式ブレーカの外観を示す。図２は電子式ブレーカのケーシング内部に設置された機構を示す。図３はＣＰＵを一つのフォトカプラで絶縁した電子式ブレーカの電子制御回路を示す。図４は図３のブレーカの動作を示す。図５はＣＰＵを二つのフォトカプラで絶縁した電子式ブレーカの電子制御回路を示す。図６は図５のブレーカの動作を示す。

図１に示すように、この実施例の電子式ブレーカ１は、ケーシング２の上端部に３つの電源側端子３を備え、下端部に３つの負荷側端子４を備えている。ケーシング２の前面には、単相３線式電路を手動で開閉するハンドル５と、ブレーカ１の定格電流や動作状態を表示する表示部６と、表示や動作モードを切り替える手元スイッチ７と、パソコンや携帯端末等の外部操作機器に接続されるＬＡＮ配線接続口８とが設けられている。

図２に示すように、ケーシング２の内部には、電路１５（図３参照）に過電流が流れたときに主接点９を開くトリップコイル１０と、電路１５に短絡電流が流れたとときに主接点９を瞬時に開く瞬時遮断機構１１と、トリップコイル１０および瞬時遮断機構１１の動力を主接点９に伝える開閉機構１２とが設置されている。そして、ケーシング２の背面に電子回路基板１３が取り付けられ、この基板１３上に表示部６やトリップコイル１０等を制御するための電子制御回路が設けられている。

図３に示すように、単相３線式電路１５は二本の電圧線１５Ｘ，１５Ｙと一本の中性線１５Ｎを備えている。電子回路基板１３には、ブレーカ１の動作を全体的に制御するＣＰＵ１６と、ＣＰＵ１６の動作電圧を主接点９より一次側（電源側）の電圧線１５Ｘ，１５Ｙから取得する制御電源回路１７とが設けられている。制御電源回路１７は、内部に異常が発生したときにヒューズ１８を溶断し、電源の供給を停止する。

電圧線１５Ｘ，１５Ｙ上には、線路電流を検出する二つの電流センサ１９が設けられている。電子回路基板１３には、電流センサ１９の出力を数値化する電流検出回路２０と、主接点９より二次側（負荷側）の電圧線１５Ｘ，１５Ｙから取得した電圧（２００Ｖ）でトリップコイル１０を駆動する駆動回路２１と、ＣＰＵ１６を駆動回路２１から電気的に絶縁する一つのフォトカプラ２２と、赤外線リモコンを含む外部操作機器との通信を制御する通信制御回路２３とが配設されている。

フォトカプラ２２は発光部２２ａと受光部２２ｂとを備え、発光部２２aの動作電圧が制御電源回路１７から供給される。駆動回路２１にはトリップコイル１０を駆動するサイリスタＳＣＲが設けられ、サイリスタＳＣＲのゲートＧに受光部２２ｂが接続されている。そして、ＣＰＵ１６が電流検出回路２０の出力を監視し、線路電流が閾値未満であるときに、発光部２２aをＯＮしてサイリスタＳＣＲをターンオフし、線路電流が閾値を超えたときに、発光部２２aをＯＦＦしてサイリスタＳＣＲをターンオンするようになっている。

また、駆動回路２１には、サイリスタＳＣＲのゲートＧに定電圧を印加するツェナーダイオードＺＤと、コンデンサＣおよび抵抗ＲからなるＣＲ遅延回路２４とが設けられている。ＣＲ遅延回路２４には、図４に示すように、フォトカプラ２２がＯＦＦしてからサイリスタＳＣＲがターンオンするまでのＣＲ遅延時間が設定されている。そして、停電復旧後の電源供給開始時にサイリスタＳＣＲがターンオンしないように、ＣＲ遅延時間がＣＰＵ１６の初期化処理に要する時間（初期化時間）よりも長く設定されている。

次に、上記のように構成された電子式ブレーカ１の動作を図４のタイムチャートに従って説明する。電路１５が正常な通電状態にあるときには、ＣＰＵ１６が駆動パルス（Ｐ−ＯＵＴ：Ｌレベルでフォトカプラを駆動可能）を出力し、フォトカプラ２２の発光部２２aがＯＮし、コンデンサＣの両端電圧が消滅し、サイリスタＳＣＲがターンオフし、トリップコイル１０が消磁し、主接点９が閉じている。

電路１５に過電流が流れると、ＣＰＵ１６が駆動パルスの出力を停止し、フォトカプラ２２がＯＦＦし、コンデンサＣの両端電圧が上昇し、ツェナーダイオードＺＤの基準電圧がサイリスタＳＣＲのゲートＧに印加され、ＣＲ遅延時間が経過した時点でサイリスタＳＣＲがターンオンし、トリップコイル１０が励磁し、主接点９が開く。

また、制御電源回路１７に内部異常が発生したときには、ヒューズ１８が溶断し、制御電源回路１７が電源の供給を停止し、ＣＰＵ１６が動作を停止し、フォトカプラ２２がＯＦＦする。そして、過電流発生時と同様に、ＣＲ遅延時間が経過した時点でサイリスタＳＣＲがターンオンし、トリップコイル１０が主接点９を開く。

停電によりブレーカ１への電源の供給が停止したときは、ＣＰＵ１６が動作を停止し、フォトカプラ２２がＯＦＦする。しかし、駆動回路２１に電圧が供給されないため、サイリスタＳＣＲがターンオンせず、トリップコイル１０が消磁し、主接点９が閉じた状態に保持される。

停電が復旧し、ブレーカ１に電源の供給が開始されると、ＣＰＵ１６は初期化処理を終えないと駆動パルスを出力しないため、フォトカプラ２２がＯＮになるまで時間がかかり、その間にサイリスタＳＣＲのゲート電圧が上昇する。しかし、ＣＲ遅延時間がＣＰＵ１６の初期化時間よりも長く設定されているので、フォトカプラ２２がＯＮした時点で、サイリスタＳＣＲのゲート電圧が動作点に達する前に低下する。このため、サイリスタＳＣＲはターンオンせず、トリップコイル１０が消磁し、主接点９が閉じた状態に保持される。

したがって、この電子式ブレーカ１によれば、次のような作用効果が得られる。
（ａ）制御電源回路１７がＣＰＵ１６の動作電圧を一次側の電圧線１５Ｘ，１５Ｙから取得するので、トリップコイル１０が主接点９を開いた後も、ＣＰＵ１６により表示部６や通信制御回路２３を継続的に制御することができる。

（ｂ）フォトカプラ２２がＣＰＵ１６と駆動回路２１を電気的に絶縁しているので、主接点９が閉じた状態で、駆動回路２１と異なる基準電圧のＣＰＵ１６を安全に動作させることができ、主接点９が開いた状態では、一次側から二次側への電流の流れを確実に遮断でき、電子式ブレーカ１の信頼性を高めることができる。

（ｃ）サイリスタＳＣＲのＣＲ遅延回路２４にＣＰＵ１６の初期化時間よりも長いＣＲ遅延時間を設定したので、停電が復旧したときに、サイリスタＳＣＲをターンオフした状態に保持し、トリップコイル１０による主接点９の不要な引外し動作を防止することができる。

（ｄ）フォトカプラ２２の動作電圧を制御電源回路１７から供給するので、制御電源回路１７の異常停止によりＣＰＵ１６が線路電流を監視できなくなったときに、フォトカプラ２２をＯＦＦして主接点９を開くことができるうえ、ハンドル５の突出により回路異常をユーザーまたは施工者に知らせることもできる。このため、絶縁用のフォトカプラ２２を利用した簡単な構成で、電源異常に伴う二次被害を未然に防止し、電子式ブレーカ１のフェイルセーフ機能を高めることができる。

次に、絶縁構造の別の実施例を図５、図６に従って説明する。この電子式ブレーカでは、ＣＰＵ１６と駆動回路２１との間に第１フォトカプラ３１と第２フォトカプラ３２とが並列に設けられ、二つの発光部３１ａ，３２ａが別々のＮＡＮＤ素子３３，３４を介してＣＰＵ１６に接続されている。そして、ＣＰＵ１６が発光部３１ａ，３２ａに共通の駆動パルス（Ｐ−ＯＵＴ：Ｈレベル）を同時に出力するとともに、別々の駆動パルス（Ｐ１），（Ｐ２）を僅かの時間（Δｔ）オーバーラップさせた状態で交互に出力するように構成されている。

このため、電路１５が正常な通電状態にあるときに、どちらかのフォトカプラ３１，３２を必ずＯＮし、サイリスタＳＣＲを連続的にターンオフさせ、主接点９を閉じた状態に保持することができる。過電流が流れたとき、および、制御電源回路１７が異常停止したときには、ＣＰＵ１６が駆動パルス（Ｐ−ＯＵＴ）の出力を停止し、二つのフォトカプラ３１，３２が共にＯＦＦし、ＣＲ遅延時間が経過した時点でサイリスタＳＣＲがターンオンし、トリップコイル１０が主接点９を開く。

停電時には、ＣＰＵ１６が動作を停止し、すべての駆動パルスが消滅し、フォトカプラ３１，３２が共にＯＦＦするが、駆動回路２１に電圧が供給されないため、サイリスタＳＣＲがターンオンせず、主接点９が閉じた状態に保持される。停電復旧時には、ＣＰＵ１６が初期化処理を終えた時点で駆動パルスを出力し、フォトカプラ３１，３２が交互にＯＦＦする。しかし、上述の実施例と同様に、ＣＲ遅延時間がＣＰＵ１６の初期化時間よりも長く設定されているため、サイリスタＳＣＲがターンオンせず、主接点９が閉じた状態に保持される。

したがって、この実施例の絶縁構造によれば、次のような作用効果が得られる。
（ｅ）二つのフォトカプラ３１，３２を交互に動作させるので、一次・二次間に長寿命の絶縁を確保できる。例えば、寿命期間が９０，０００時間のフォトカプラを二つ使用した場合、トータルの寿命期間が１８０，０００時間に倍増する。このため、特に、フォトカプラ３１，３２の発光部３１ａ，３２ａを長時間点灯させる絶縁構造において、寿命低下のおそれを解消し、ＣＰＵ１６を長期間安全に動作させることができる。

なお、本発明の電子式ブレーカは、単相３線式電路に限定されず、単相２線式電路、３相３線式電路等に適用することもでき、絶縁カプラとして磁気カプラを使用することも可能であり、その他、本発明の趣旨を逸脱しない範囲で、各部の構成や形状を任意に変更して実施することもできる。

本発明の一実施形態を示す電子式ブレーカの正面図である。 該ブレーカの内部機構を示す斜視図である。 該ブレーカの電子制御回路を示すブロック図である。 該ブレーカの動作を示すタイムチャートである。 電子制御回路の変更例を示すブロック図である。 該制御回路を装備したブレーカの動作を示すタイムチャートである。

符号の説明

１ 電子式ブレーカ
６ 表示部
９ 主接点
１０ トリップコイル
１５ 単相３線式電路
１６ ＣＰＵ
１７ 制御電源回路
１９ 電流センサ
２１ 駆動回路
２２ フォトカプラ
２４ ＣＲ遅延回路
３１ 第１フォトカプラ
３２ 第２フォトカプラ

Claims (4)

1. 電路に流れる電流を検出する電流センサと、電路上の主接点を開くトリップコイルと、主接点より二次側の電路から取得した電圧でトリップコイルを駆動する駆動回路と、電流センサの出力に基づいて駆動回路を制御するＣＰＵと、ＣＰＵの動作電圧を主接点より一次側の電路から取得する制御電源回路と、ＣＰＵを駆動回路から電気的に絶縁する絶縁カプラとを備え、ＣＰＵにより絶縁カプラをＯＮ／ＯＦＦして駆動回路を制御することを特徴とする電子式ブレーカ。
2. 前記制御電源回路から絶縁カプラに動作電圧を供給し、制御電源回路が異常停止したときに、絶縁カプラがＯＦＦし、トリップコイルが主接点を開くことを特徴とする請求項１記載の電子式ブレーカ。
3. 前記絶縁カプラをＣＰＵと駆動回路との間に二つ設け、二つの絶縁カプラをＣＰＵにより交互にＯＮ／ＯＦＦすることを特徴とする請求項１又は２記載の電子式ブレーカ。
4. 前記駆動回路がトリップコイルを駆動するサイリスタと、絶縁カプラがＯＦＦした後にサイリスタをターンオンさせる遅延回路とを備え、遅延回路にＣＰＵの初期化時間よりも長い遅延時間を設定したことを特徴とする請求項１、２又は３記載の電子式ブレーカ。

Images