JP2010074731A - 高周波半導体スイッチ - Google Patents
高周波半導体スイッチ Download PDFInfo
- Publication number
- JP2010074731A JP2010074731A JP2008242542A JP2008242542A JP2010074731A JP 2010074731 A JP2010074731 A JP 2010074731A JP 2008242542 A JP2008242542 A JP 2008242542A JP 2008242542 A JP2008242542 A JP 2008242542A JP 2010074731 A JP2010074731 A JP 2010074731A
- Authority
- JP
- Japan
- Prior art keywords
- line
- impedance
- output terminal
- input terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
【課題】低挿入損失とするために素子数を増加させず、高アイソレーションを実現することができる高周波半導体スイッチを提供する。
【解決手段】本発明の高周波半導体スイッチは、入力端子と、第1出力端子と、第2出力端子と、入力された高周波を第1・第2出力の何れから出力するかを制御する制御端子を有し、入力端子と第1出力端子間に直列に接続された第1インピーダンス変換線路、第1線路、第2インピーダンス変換線路と、入力端子と第2出力端子間に直列に接続された第3インピーダンス変換線路、第2線路、第4インピーダンス変換線路と、第1線路及び第2インピーダンス変換線路の接続点にカソードが接続され、アノードが接地された第1ダイオードと、第2線路及び第4インピーダンス変換線路の第2接続点にアノードが接続され、カソードが接地された第2ダイオードと、入力及び制御端子の間に介挿されたインダクタとを有する。
【選択図】図1
【解決手段】本発明の高周波半導体スイッチは、入力端子と、第1出力端子と、第2出力端子と、入力された高周波を第1・第2出力の何れから出力するかを制御する制御端子を有し、入力端子と第1出力端子間に直列に接続された第1インピーダンス変換線路、第1線路、第2インピーダンス変換線路と、入力端子と第2出力端子間に直列に接続された第3インピーダンス変換線路、第2線路、第4インピーダンス変換線路と、第1線路及び第2インピーダンス変換線路の接続点にカソードが接続され、アノードが接地された第1ダイオードと、第2線路及び第4インピーダンス変換線路の第2接続点にアノードが接続され、カソードが接地された第2ダイオードと、入力及び制御端子の間に介挿されたインダクタとを有する。
【選択図】図1
Description
本発明は、高周波半導体スイッチに係わり、特に時分割多重通信方式の無線機のアンテナを切り替える際に用いられる高周波半導体スイッチに関する。
時分割多重方通信方式の無線機のアンテナ切り替え回路には、従来から機械的なリレーを用いた方法が用いられていた。
しかしながら、アンテナの切り替え速度の高速化に対応し、高周波FETやピンダイオードなどの半導体素子を使用した無接点の切り替え回路(高周波半導体スイッチ)が現在の主流となっている(例えば、特許文献1参照)。
すなわち、高周波半導体スイッチは、図5に示すように、入力端子Tiから入力される高周波信号を、コイルLを付加した制御端子Tcに印加する制御信号により、ピンダイオードD1またはD2の抵抗値をほぼ「0」、あるいは∞に制御することにより、出力端子To1あるいは出力端子To2のいずれかから出力させるかを切り替える。
しかしながら、アンテナの切り替え速度の高速化に対応し、高周波FETやピンダイオードなどの半導体素子を使用した無接点の切り替え回路(高周波半導体スイッチ)が現在の主流となっている(例えば、特許文献1参照)。
すなわち、高周波半導体スイッチは、図5に示すように、入力端子Tiから入力される高周波信号を、コイルLを付加した制御端子Tcに印加する制御信号により、ピンダイオードD1またはD2の抵抗値をほぼ「0」、あるいは∞に制御することにより、出力端子To1あるいは出力端子To2のいずれかから出力させるかを切り替える。
例えば、制御端子Tcに対し、接地電圧より高い電圧V+を印加することにより、ピンダイオードD1に逆方向電流が流れ、ピンダイオードD2に順方向電流が流れるようにし、入力端子Tiと出力端子To1との間をオン状態、一方、入力端子Tiと出力端子To2との間をオフ状態とする。
逆に、制御端子Tcに対し、接地電圧より低い電圧V−を印加することにより、ピンダイオードD1に純方向電流が流れ、ピンダイオードD2に逆方向電流が流れるようにし、入力端子Tiと出力端子To1との間をオフ状態、一方、入力端子Tiと出力端子To2との間をオン状態とする。
逆に、制御端子Tcに対し、接地電圧より低い電圧V−を印加することにより、ピンダイオードD1に純方向電流が流れ、ピンダイオードD2に逆方向電流が流れるようにし、入力端子Tiと出力端子To1との間をオフ状態、一方、入力端子Tiと出力端子To2との間をオン状態とする。
上記半導体素子を使用した高速アンテナ切り替え回路の回路間のアイソレーションは、高速アンテナ切り替え回路に使用する半導体素子の個数にもよるが、Lバンド帯(波長が1565〜1625nmの光通信波長帯)において、1素子で構成した場合に20dB程度のアイソレーションが現時点において実現可能な数値となっている。ここで、アイソレーションとは、入力端子Tiから入力される高周波信号を、出力端子To1から出力する場合、オフ状態となっている出力端子To2から、この高周波信号による電流が漏れる量を示している。
特開平09−219602号公報
上述したアンテナ切り替え回路は、使用する素子数と、アイソレーション及び挿入損失との関係において、素子数を増加させると増加した数に比例してアイソレーションが増加するが、同様に増加した数に比例して、高周波信号に対する挿入損失も増加する。
したがって、アンテナ切り替え回路に対しては、高アイソレーションであり、かつ低挿入損失であることが要求されている。
しかしながら、高アイソレーションと低挿入損失とは相反する特性であり、アイソレーションを高くし、かつ低挿入損失とすることは非常に困難である。
したがって、アンテナ切り替え回路に対しては、高アイソレーションであり、かつ低挿入損失であることが要求されている。
しかしながら、高アイソレーションと低挿入損失とは相反する特性であり、アイソレーションを高くし、かつ低挿入損失とすることは非常に困難である。
本発明は、このような事情に鑑みてなされたもので、低挿入損失とするために素子数を増加させず、高アイソレーションを実現することができる高周波半導体スイッチを提供することを目的とする。
本発明の高周波半導体スイッチは、入力端子と、第1出力端子と、第2出力端子と、前記入力端子から入力された高周波信号を前記第1出力端子または前記第2出力端子のいずれから出力するかを制御する制御端子とを有する高周波半導体スイッチであり、前記入力端子に一端が接続された第1インピーダンス変換線路と、前記第1インピーダンス変換線路の他端に一端が接続された第1線路と、前記第1線路の他端に一端が接続され、他端が前記第1出力端子に接続された第2インピーダンス変換回路と、前記第1線路及び前記第2インピーダンス変換線路の第1接続点にカソードが接続され、アノードが接地点に接続された第1ダイオードと、前記入力端子に一端が接続された第3インピーダンス変換線路と、前記第3インピーダンス変換線路の他端に一端が接続された第2線路と、前記第2線路の他端に一端が接続され、他端が前記第2出力端子に接続された第4インピーダンス変換回路と、前記第2線路及び前記第4インピーダンス変換線路の第2接続点にアノードが接続され、カソードが接地点に接続された第2ダイオードと、前記入力端子及び前記制御端子の間に介挿されたインダクタとを有する。
本発明の高周波半導体スイッチは、前記第1インピーダンス変換線路が、前記入力端子の入力特性インピーダンスを前記第1線路の第1特性インピーダンスに変換する第1変換特性インピーダンスに設定され、前記第2インピーダンス変換線路が、前記第1特性インピーダンスを第1出力端子の第1出力特性インピーダンスに変換する第2変換特性インピーダンスに設定され、前記第3インピーダンス変換線路が、前記入力端子の入力特性インピーダンスを前記第2線路の第2特性インピーダンスに変換する第3変換特性インピーダンスに設定され、前記第4インピーダンス変換線路が、前記第2特性インピーダンスを第2出力端子の第2出力特性インピーダンスに変換する第4変換特性インピーダンスに設定されていることを特徴とする。
本発明の高周波半導体スイッチは、前記第1から第4インピーダンス変換線路が、送信信号の中心周波数の1/4波長の電気長を有することを特徴とする。
以上説明したように、本発明によれば、線路を挟んでインピーダンス変換線路を用い、必要なアイソレーションに対応するインピーダンス値に線路を調整した後、この線路の特性インピーダンス値を入力端子及び出力端子との特性インピーダンス値に対応させるように、線路(第1線路、第2線路)を挟んで形成される上記インピーダンス変換線路(第1及び第2インピーダンス変換線路の組、あるいは第3及び第4インピーダンス変換線路の組)を用いてインピーダンス変換を行うため、ピンダイオードの数を従来のピンダイオードを使用した高周波半導体スイッチの数を増加させず、すなわち、端子間の高周波信号が通過する際の挿入損失を増加させることなく、入力端子とオフ状態にある出力端子との間のアイソレーションを増加させることができる。
以下、本発明の一実施形態による高周波半導体スイッチを図面を参照して説明する。図1は同実施形態による高周波半導体スイッチの構成例を示すブロック図である。
この図において、高周波半導体スイッチ1は、入力端子Ti、出力端子To1、出力端子To2及び制御端子Tcを有している。上記入力端子Tiは、インダクタLの一端に接続されている。インダクタLは、他端が制御端子Tcに接続されている。
第1インピータンス変換線路SH1は一端が入力端子Tiに接続されている。第1線路S1は一端が上記第1インピーダンス変換線路SH1の他端に接続されている。第2インピーダンス変換線路SH2は、一端が上記第1線路S1の他端に接続され、他端が出力端子To1に接続されている。すなわち、第1インピーダンス変換線路SH1、第1線路S1及び第2インピーダンス変換線路SH2は、入力端子Tiと出力端子To1との間に直列に接続されている。
また、第1線路S1の他端、すなわち第1線路S1と第2インピーダンス変換線路SH2との接続点にはピンダイオードD1のカソードが接続されている。このピンダイオードD1のアノードは接地されている。
この図において、高周波半導体スイッチ1は、入力端子Ti、出力端子To1、出力端子To2及び制御端子Tcを有している。上記入力端子Tiは、インダクタLの一端に接続されている。インダクタLは、他端が制御端子Tcに接続されている。
第1インピータンス変換線路SH1は一端が入力端子Tiに接続されている。第1線路S1は一端が上記第1インピーダンス変換線路SH1の他端に接続されている。第2インピーダンス変換線路SH2は、一端が上記第1線路S1の他端に接続され、他端が出力端子To1に接続されている。すなわち、第1インピーダンス変換線路SH1、第1線路S1及び第2インピーダンス変換線路SH2は、入力端子Tiと出力端子To1との間に直列に接続されている。
また、第1線路S1の他端、すなわち第1線路S1と第2インピーダンス変換線路SH2との接続点にはピンダイオードD1のカソードが接続されている。このピンダイオードD1のアノードは接地されている。
第3インピータンス変換線路SH3は一端が入力端子Tiに接続されている。第2線路S2は一端が上記第3インピーダンス変換線路SH3の他端に接続されている。第4インピーダンス変換線路SH4は、一端が上記第2線路S2の他端に接続され、他端が出力端子To2に接続されている。すなわち、第3インピーダンス変換線路SH3、第2線路S2及び第4インピーダンス変換線路SH4は、入力端子Tiと出力端子To2との間に直列に接続されている。
また、第2線路S2の他端、すなわち第2線路S2と第4インピーダンス変換線路SH4との接続点にはピンダイオードD2のアノードが接続されている。このピンダイオードD2のカソードは接地されている。
上述した第1線路S1、第2線路S2、第1インピーダンス変換線路SH1、第2インピーダンス変換線路SH2、インピーダンス変換線路SH3及びインピーダンス変換線路SH4各々は、スイッチング対象とする高周波信号の周波数の(1/4)λの電気長の線路を用いている。
また、第2線路S2の他端、すなわち第2線路S2と第4インピーダンス変換線路SH4との接続点にはピンダイオードD2のアノードが接続されている。このピンダイオードD2のカソードは接地されている。
上述した第1線路S1、第2線路S2、第1インピーダンス変換線路SH1、第2インピーダンス変換線路SH2、インピーダンス変換線路SH3及びインピーダンス変換線路SH4各々は、スイッチング対象とする高周波信号の周波数の(1/4)λの電気長の線路を用いている。
上述した高周波半導体スイッチ1において、制御端子Tcに入力される制御信号により、入力端子Tiから入力される高周波信号を、出力端子To1または出力端子To2のいずれかから出力するかを制御する。
すなわち、高周波半導体スイッチ1は、制御信号が接地電圧に対して+の極性である電圧V+が入力された場合、図2に示すように、入力端子Ti及び出力端子To1間を導通状態、入力端子Ti及び出力端子To2間を非導通状態とする。
このとき、ピンダイオードD2には順方向電流が流れてインピーダンスがほぼ「0」となり、第2線路S2のピンダイオードD2のアノードが接続されていない一端側のインピーダンスが∞(無限大)となる。一方、ピンダイオードD1には逆方向電流が流れてインピーダンスが数キロΩ(理想的には∞)となり、入力端子Tiから入力される高周波信号が出力端子T01から出力される(すなわち、高周波信号の電圧に対応した高周波電流iが流れる)。
すなわち、高周波半導体スイッチ1は、制御信号が接地電圧に対して+の極性である電圧V+が入力された場合、図2に示すように、入力端子Ti及び出力端子To1間を導通状態、入力端子Ti及び出力端子To2間を非導通状態とする。
このとき、ピンダイオードD2には順方向電流が流れてインピーダンスがほぼ「0」となり、第2線路S2のピンダイオードD2のアノードが接続されていない一端側のインピーダンスが∞(無限大)となる。一方、ピンダイオードD1には逆方向電流が流れてインピーダンスが数キロΩ(理想的には∞)となり、入力端子Tiから入力される高周波信号が出力端子T01から出力される(すなわち、高周波信号の電圧に対応した高周波電流iが流れる)。
一方、制御信号が接地電圧に対して−の極性である電圧V−が入力された場合、図2に示すように、入力端子Ti及び出力端子To2間を導通状態(オン状態)、入力端子Ti及び出力端子T01間を非導通状態(オフ状態)とする。
このとき、ピンダイオードD1には順方向電流が流れてインピーダンスがほぼ「0」となり、第1線路S1のピンダイオードD1のカソードが接続されていない一端側のインピーダンスが∞(無限大)となる。一方、ピンダイオードD2には逆方向電流が流れてインピーダンスが数キロΩ(理想的には∞)となり、入力端子Tiから入力される高周波信号が出力端子To2から出力される(すなわち、高周波信号の電圧に対応した高周波電流iが流れる)。
このとき、ピンダイオードD1には順方向電流が流れてインピーダンスがほぼ「0」となり、第1線路S1のピンダイオードD1のカソードが接続されていない一端側のインピーダンスが∞(無限大)となる。一方、ピンダイオードD2には逆方向電流が流れてインピーダンスが数キロΩ(理想的には∞)となり、入力端子Tiから入力される高周波信号が出力端子To2から出力される(すなわち、高周波信号の電圧に対応した高周波電流iが流れる)。
また、本実施形態においては、入力端子Ti、出力端子To1及び出力端子To2との特性インピーダンスZが50Ωであり、例えば、第1線路S1及び第2線路S2の特性インピーダンスZ0が200Ωであるとする。
さらに、ピンダイオードD1及びD2が順方向に対しては寄生インピーダンスを有さない理想的な抵抗素子とみなし、上記制御端子Tcに対して順方向電流が流れる制御信号を印加した際のアノード端子及びカソード端子間の抵抗(Ri)を1Ωとする。
入力端子Tiと出力端子To1との間、あるいは入力端子Tiと出力端子To2との間のアイソレーションαは、「α(dB)=20×log(1+Ri/Z0)」で求めることができる。
さらに、ピンダイオードD1及びD2が順方向に対しては寄生インピーダンスを有さない理想的な抵抗素子とみなし、上記制御端子Tcに対して順方向電流が流れる制御信号を印加した際のアノード端子及びカソード端子間の抵抗(Ri)を1Ωとする。
入力端子Tiと出力端子To1との間、あるいは入力端子Tiと出力端子To2との間のアイソレーションαは、「α(dB)=20×log(1+Ri/Z0)」で求めることができる。
ここで、インピーダンス変換線路を用いずに、従来のように第1線路S1及び第2線路S2を入力端子Ti、出力端子To1及び出力端子To2の特性インピーダンスZの50Ωに合わせた場合、アイソレーションαは28.3dBとなる。
しかしながら、本実施形態のように、第1線路S1及び第2線路S2それぞれの特性インピーダンスZ0を200Ωとすることにより、入力端子Tiと出力端子To1との間、あるいは入力端子Tiと出力端子To2との間のアイソレーションαを40.1dBと増加させることができ、従来の構成に対して約12dB改善できることがわかる。
しかしながら、本実施形態のように、第1線路S1及び第2線路S2それぞれの特性インピーダンスZ0を200Ωとすることにより、入力端子Tiと出力端子To1との間、あるいは入力端子Tiと出力端子To2との間のアイソレーションαを40.1dBと増加させることができ、従来の構成に対して約12dB改善できることがわかる。
上述した構成において、入力端子Tiと出力端子To1との間、あるいは入力端子Tiと出力端子To2との間のアイソレーションαを、従来に比較して向上させるため、第1線路S1及び第2線路S2の特性インピーダンスを、入力端子Ti、出力端子To1及びTo1の特性インピーダンスZと異なる値とする必要がある。
しかしながら、入力端子Ti、出力端子To1及びTo2の各端子の特性インピーダンスZが50Ωの値にて固定されることにより制約を受ける場合、第1線路S1及び第2線路S2の特性インピーダンスZ0を200Ωとすると、入力端子Tiと第1線路S1との間、あるいは入力端子Tiと第2線路S2との間においてインピーダンスのミスマッチが発生し、挿入損失が増加してしまう。
しかしながら、入力端子Ti、出力端子To1及びTo2の各端子の特性インピーダンスZが50Ωの値にて固定されることにより制約を受ける場合、第1線路S1及び第2線路S2の特性インピーダンスZ0を200Ωとすると、入力端子Tiと第1線路S1との間、あるいは入力端子Tiと第2線路S2との間においてインピーダンスのミスマッチが発生し、挿入損失が増加してしまう。
このため、第1インピーダンス変換線路SH1は、入力端子Tiの特性インピーダンスZ(50Ω)に対し、第1線路S1の一端を特性インピーダンスZ0(200Ω)にインピーダンス変換し、入力端子Tiと第1線路S1の一端とのインピーダンス整合を行う。これにより、入力端子Tiと第1線路S1との間のインピーダンスミスマッチを生じさせないようにしている。すなわち、第1インピーダンス変換線路SH1は、入力端子Tiと第1線路S1との間のインピーダンス整合を行う。これにより、オン状態における入力端子Tiから見た出力端子To1までの特性インピーダンスは特性インピーダンスZ(50Ω)となる。
そして、第2インピーダンス変換線路SH2は、第1線路S1の一端の特性インピーダンスZ0(200Ω)に対し、第1線路S1の他端を特性インピーダンスZ(50Ω)にインピーダンス変換し、第1線路S1の他端と出力端子To1とのインピーダンス整合を行う。これにより、第1線路S1と出力端子To1との間のインピーダンスミスマッチを生じさせないようにしている。すなわち、第2インピーダンス変換線路SH2は、第1線路S1と出力端子To1との間のインピーダンス整合を行う。これにより、オン状態における出力端子To1から見た入力端子Tiまでの特性インピーダンスは特性インピーダンスZ(50Ω)となる。
そして、第2インピーダンス変換線路SH2は、第1線路S1の一端の特性インピーダンスZ0(200Ω)に対し、第1線路S1の他端を特性インピーダンスZ(50Ω)にインピーダンス変換し、第1線路S1の他端と出力端子To1とのインピーダンス整合を行う。これにより、第1線路S1と出力端子To1との間のインピーダンスミスマッチを生じさせないようにしている。すなわち、第2インピーダンス変換線路SH2は、第1線路S1と出力端子To1との間のインピーダンス整合を行う。これにより、オン状態における出力端子To1から見た入力端子Tiまでの特性インピーダンスは特性インピーダンスZ(50Ω)となる。
同様に、第3インピーダンス変換線路SH3は、入力端子Tiの特性インピーダンスZ(50Ω)に対し、第2線路S2の一端を特性インピーダンスZ0(200Ω)にインピーダンス変換し、入力端子Tiと第2線路S2の一端とのインピーダンス整合を行う。これにより、入力端子Tiと第2線路S2との間のインピーダンスミスマッチを生じさせないようにしている。すなわち、第3インピーダンス変換線路SH3は、入力端子Tiと第2線路S2との間のインピーダンス整合を行う。これにより、オン状態における入力端子Tiから見た出力端子To2までの特性インピーダンスは特性インピーダンスZ(50Ω)となる。
そして、第4インピーダンス変換線路SH4は、第2線路S2の一端の特性インピーダンスZ0(200Ω)に対し、第2線路S2の他端を特性インピーダンスZ(50Ω)にインピーダンス変換し、第2線路S2の他端と出力端子To2とのインピーダンス整合を行う。これにより、第2線路S2と出力端子To2との間のインピーダンスミスマッチを生じさせないようにしている。すなわち、第4インピーダンス変換線路SH4は、第2線路S2と出力端子To2との間のインピーダンス整合を行う。これにより、オン状態における出力端子To2から見た入力端子Tiまでの特性インピーダンスは特性インピーダンスZ(50Ω)となる。
そして、第4インピーダンス変換線路SH4は、第2線路S2の一端の特性インピーダンスZ0(200Ω)に対し、第2線路S2の他端を特性インピーダンスZ(50Ω)にインピーダンス変換し、第2線路S2の他端と出力端子To2とのインピーダンス整合を行う。これにより、第2線路S2と出力端子To2との間のインピーダンスミスマッチを生じさせないようにしている。すなわち、第4インピーダンス変換線路SH4は、第2線路S2と出力端子To2との間のインピーダンス整合を行う。これにより、オン状態における出力端子To2から見た入力端子Tiまでの特性インピーダンスは特性インピーダンスZ(50Ω)となる。
上述したように、第1線路S1及び第2線路S2の特性インピーダンスZ0の数値を、第1インピーダンス変換線路SH1、第2インピーダンス変換線路SH2、第3インピーダンス変換線路SH3及び第4インピーダンス変換線路SH4により、入力端子Ti、出力端子To1及びTo2の特性インピーダンスの数値に変換することにより、高周波半導体スイッチ1における第1線路S1及び第2線路S2の特性インピーダンスを、アイソレーションαの値に応じ、任意に設定することができる。
ここで、線路の特性インピーダンスZ0を、ZiからZoに変換する場合、「Zx=(Zi×Zo)1/2」の式からインピーダンス変換線路の変換特定インピーダンスZxを算出することができる。
ここで、線路の特性インピーダンスZ0を、ZiからZoに変換する場合、「Zx=(Zi×Zo)1/2」の式からインピーダンス変換線路の変換特定インピーダンスZxを算出することができる。
例えば、入力端子Tiの特性インピーダンスZを50Ωとし、第1線路S1の特定インピーダンスZ0を200Ωとした場合、第1インピーダンス変換線路SH1または第2インピーダンス変換線路SH2の変換特性インピーダンスZxは、Zx=(50×200)1/2=100と求められる。
したがって、入力端子Tiと第1線路S1との間の特性インピーダンスを、50Ωから200Ωにインピーダンス変換してインピーダンス整合する第1インピーダンス変換線路SH1の変換特性インピーダンスZxは100Ωとして設定され、第1線路S1と出力端子To1との間の特性インピーダンスを、200Ωから50Ωにインピーダンス変換してインピーダンス整合する第2インピーダンス変換線路SH2の変換特性インピーダンスZxは100Ωとして設定されている。
同様に、入力端子Tiと第2線路S2との間の特性インピーダンスを、50Ωから200Ωにインピーダンス変換してインピーダンス整合する第3インピーダンス変換線路SH3の変換特性インピーダンスZxは100Ωとして設定され、第2線路S2と出力端子To2との間の特性インピーダンスを、200Ωから50Ωにインピーダンス変換してインピーダンス整合する第4インピーダンス変換線路SH4の変換特性インピーダンスZxは100Ωとして設定されている。
したがって、入力端子Tiと第1線路S1との間の特性インピーダンスを、50Ωから200Ωにインピーダンス変換してインピーダンス整合する第1インピーダンス変換線路SH1の変換特性インピーダンスZxは100Ωとして設定され、第1線路S1と出力端子To1との間の特性インピーダンスを、200Ωから50Ωにインピーダンス変換してインピーダンス整合する第2インピーダンス変換線路SH2の変換特性インピーダンスZxは100Ωとして設定されている。
同様に、入力端子Tiと第2線路S2との間の特性インピーダンスを、50Ωから200Ωにインピーダンス変換してインピーダンス整合する第3インピーダンス変換線路SH3の変換特性インピーダンスZxは100Ωとして設定され、第2線路S2と出力端子To2との間の特性インピーダンスを、200Ωから50Ωにインピーダンス変換してインピーダンス整合する第4インピーダンス変換線路SH4の変換特性インピーダンスZxは100Ωとして設定されている。
線路(第1線路S1または第2線路S2)の特性インピーダンスZ0と、アイソレーションαとの対応を示すグラフを図4に示す。この図4において、横軸が上記線路の特性インピーダンス(線路特性インピーダンス)Z0の数値を示し、縦軸がアイソレーションαの数値を示している。
また、それぞれの曲線は、順方向電流が流れた際におけるピンダイオード(D1あるいはD2)の抵抗値Riを0.5Ω、1Ω、2Ωとして計算した場合を示している。
図4のグラフから分かるように、線路(第1線路S1、第2線路S2)の特性インピーダンスZ0が増加するに従い、アイソレーションαの数値も増加することが分かる。
また、それぞれの曲線は、順方向電流が流れた際におけるピンダイオード(D1あるいはD2)の抵抗値Riを0.5Ω、1Ω、2Ωとして計算した場合を示している。
図4のグラフから分かるように、線路(第1線路S1、第2線路S2)の特性インピーダンスZ0が増加するに従い、アイソレーションαの数値も増加することが分かる。
1…高周波半導体スイッチ
D1,D2…ピンダイオード
L…インダクタ
S1…第1線路
S2…第2線路
SH1…第1インピーダンス変換線路
SH2…第2インピーダンス変換線路
SH3…第3インピーダンス変換線路
SH4…第4インピーダンス変換線路
Tc…制御端子
Ti…入力端子
To1、To2…出力端子
D1,D2…ピンダイオード
L…インダクタ
S1…第1線路
S2…第2線路
SH1…第1インピーダンス変換線路
SH2…第2インピーダンス変換線路
SH3…第3インピーダンス変換線路
SH4…第4インピーダンス変換線路
Tc…制御端子
Ti…入力端子
To1、To2…出力端子
Claims (3)
- 入力端子と、第1出力端子と、第2出力端子と、前記入力端子から入力された高周波信号を前記第1出力端子または前記第2出力端子のいずれから出力するかを制御する制御端子とを有する高周波半導体スイッチであり、
前記入力端子に一端が接続された第1インピーダンス変換線路と、
前記第1インピーダンス変換線路の他端に一端が接続された第1線路と、
前記第1線路の他端に一端が接続され、他端が前記第1出力端子に接続された第2インピーダンス変換回路と、
前記第1線路及び前記第2インピーダンス変換線路の第1接続点にカソードが接続され、アノードが接地点に接続された第1ダイオードと、
前記入力端子に一端が接続された第3インピーダンス変換線路と、
前記第3インピーダンス変換線路の他端に一端が接続された第2線路と、
前記第2線路の他端に一端が接続され、他端が前記第2出力端子に接続された第4インピーダンス変換回路と、
前記第2線路及び前記第4インピーダンス変換線路の第2接続点にアノードが接続され、カソードが接地点に接続された第2ダイオードと、
前記入力端子及び前記制御端子の間に介挿されたインダクタと
を有する高周波半導体スイッチ。 - 前記第1インピーダンス変換線路が、前記入力端子の入力特性インピーダンスを前記第1線路の第1特性インピーダンスに変換する第1変換特性インピーダンスに設定され、
前記第2インピーダンス変換線路が、前記第1特性インピーダンスを第1出力端子の第1出力特性インピーダンスに変換する第2変換特性インピーダンスに設定され、
前記第3インピーダンス変換線路が、前記入力端子の入力特性インピーダンスを前記第2線路の第2特性インピーダンスに変換する第3変換特性インピーダンスに設定され、
前記第4インピーダンス変換線路が、前記第2特性インピーダンスを第2出力端子の第2出力特性インピーダンスに変換する第4変換特性インピーダンスに設定され
ていることを特徴とする請求項1に記載の高周波半導体スイッチ。 - 前記第1から第4インピーダンス変換線路が、送信信号の中心周波数の1/4波長の電気長を有することを特徴とする請求項1または請求項2に記載の高周波半導体スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242542A JP2010074731A (ja) | 2008-09-22 | 2008-09-22 | 高周波半導体スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242542A JP2010074731A (ja) | 2008-09-22 | 2008-09-22 | 高周波半導体スイッチ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010074731A true JP2010074731A (ja) | 2010-04-02 |
Family
ID=42206061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008242542A Pending JP2010074731A (ja) | 2008-09-22 | 2008-09-22 | 高周波半導体スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010074731A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02189001A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | Pinダイオードスイッチ |
JPH09214201A (ja) * | 1996-01-31 | 1997-08-15 | Mitsubishi Electric Corp | 高周波スイッチとバイアス回路と移相器 |
JPH10284901A (ja) * | 1997-04-07 | 1998-10-23 | Mitsubishi Electric Corp | 高周波スイッチと送受信切替装置 |
-
2008
- 2008-09-22 JP JP2008242542A patent/JP2010074731A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02189001A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | Pinダイオードスイッチ |
JPH09214201A (ja) * | 1996-01-31 | 1997-08-15 | Mitsubishi Electric Corp | 高周波スイッチとバイアス回路と移相器 |
JPH10284901A (ja) * | 1997-04-07 | 1998-10-23 | Mitsubishi Electric Corp | 高周波スイッチと送受信切替装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5261119B2 (ja) | 高周波スイッチ | |
US20100225378A1 (en) | Radio frequency switching circuit and semiconductor device | |
JP2001217663A (ja) | 送信回路 | |
US7129805B2 (en) | Method of increasing the operating frequency in a series-shunt configured PIN diode switch | |
CN103563165B (zh) | 高频开关 | |
JP2010521830A (ja) | Rfスイッチ及びrfスイッチを備える装置 | |
JP5481461B2 (ja) | スイッチ | |
JP2010074731A (ja) | 高周波半導体スイッチ | |
CN116436481A (zh) | 发送器电路 | |
JP4213706B2 (ja) | 高周波スイッチ回路 | |
WO2024062775A1 (ja) | 増幅回路、トラッカモジュール、増幅モジュールおよび通信装置 | |
KR100695969B1 (ko) | Rf 스위치 및 rf 스위치를 구비하는 장치 | |
JP4957331B2 (ja) | 切替回路 | |
JP3878631B2 (ja) | 高周波切替器 | |
WO2020137826A1 (ja) | ゲート駆動回路およびそれを用いたスイッチング装置 | |
CN105450190B (zh) | 单端与推挽双结构的电子管功放电路 | |
CN212785274U (zh) | 功率放大芯片和功率放大电路 | |
JP2007174064A (ja) | インピーダンス整合回路およびmmic電力増幅器 | |
JP2008236604A (ja) | 分配器 | |
JP2012239011A (ja) | 高周波スイッチ | |
JP2021016120A (ja) | Pinダイオードスイッチ | |
KR101247048B1 (ko) | 결합선로를 이용한 고격리도 rf 스위치 | |
KR100954738B1 (ko) | 스위치 구동 회로 | |
KR20220082552A (ko) | 다중 모드 가변 이득 전력 증폭 장치 | |
JP3800233B2 (ja) | 高周波スイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120718 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120724 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121120 |