JP2010073914A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010073914A JP2010073914A JP2008240266A JP2008240266A JP2010073914A JP 2010073914 A JP2010073914 A JP 2010073914A JP 2008240266 A JP2008240266 A JP 2008240266A JP 2008240266 A JP2008240266 A JP 2008240266A JP 2010073914 A JP2010073914 A JP 2010073914A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- common contact
- driver transistor
- storage node
- contact opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】SRAMなどにおいて、共通コンタクトの内壁面を被覆する導電膜により負荷抵抗素子を構成でき、セルサイズを縮小できる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板に形成された第1ドライバトランジスタと第1ドライバトランジスタに接続された第1負荷抵抗素子R1とを有して第1記憶ノードが構成された第1インバータと、同様の構成の第2インバータを有し、第1記憶ノード(12)と第2ドライバトランジスタのゲート電極(21)を接続するように、また、第2記憶ノードと第1ドライバトランジスタのゲート電極を接続するように、第1及び第2共通コンタクトSCT1,SCT2が形成され、ここで、第1及び第2共通コンタクト開口部の底面及び内壁面を被覆して第1導電膜24が形成されており、第1導電膜の内側に埋め込み絶縁膜が形成されており、第1導電膜が第1及び第2負荷抵抗素子を構成する。
【選択図】図2
【解決手段】半導体基板に形成された第1ドライバトランジスタと第1ドライバトランジスタに接続された第1負荷抵抗素子R1とを有して第1記憶ノードが構成された第1インバータと、同様の構成の第2インバータを有し、第1記憶ノード(12)と第2ドライバトランジスタのゲート電極(21)を接続するように、また、第2記憶ノードと第1ドライバトランジスタのゲート電極を接続するように、第1及び第2共通コンタクトSCT1,SCT2が形成され、ここで、第1及び第2共通コンタクト開口部の底面及び内壁面を被覆して第1導電膜24が形成されており、第1導電膜の内側に埋め込み絶縁膜が形成されており、第1導電膜が第1及び第2負荷抵抗素子を構成する。
【選択図】図2
Description
本発明は、半導体装置及びその製造方法に関し、特に、1メモリセルが4個のトランジスタと2個の負荷抵抗素子を有するSRAM(Static Random Access Memory)を有する半導体装置及びその製造方法に関する。
半導体装置に搭載される記憶装置としては、例えばDRAM(Dynamic Random Access Memory)及びSRAM(Static Random Access Memory)などが広く用いられている。
SRAMのメモリセルは、いくつかのタイプが知られている。
例えば、2つのPMOS(p-channel metal-oxide-semiconductor)トランジスタと4つのNMOS(n-channel metal-oxide-semiconductor)トランジスタの計6つのMOSFET(MOS field effect transistor)から構成される。
SRAMのメモリセルは、いくつかのタイプが知られている。
例えば、2つのPMOS(p-channel metal-oxide-semiconductor)トランジスタと4つのNMOS(n-channel metal-oxide-semiconductor)トランジスタの計6つのMOSFET(MOS field effect transistor)から構成される。
上記のようなSRAMは、汎用メモリ、ロジック混載のメモリとして、広く用いられている。
とりわけ、6トランジスタで構成されるSRAMは、ロジックプロセスとの親和性が高く、また高速動作が可能なメモリとして、広く用いられている。
とりわけ、6トランジスタで構成されるSRAMは、ロジックプロセスとの親和性が高く、また高速動作が可能なメモリとして、広く用いられている。
図12(a)は6つのMOSFETを有するSRAMメモリセルの等価回路図である。
例えば、第1及び第2ロードトランジスタLTr1,LTr2、第1及び第2ドライバトランジスタDTr1,DTr2、第1及び第2転送トランジスタTTr1、TTr2を有する。
第1及び第2ロードトランジスタLTr1,LTr2はPMOSトランジスタである。
第1及び第2ドライバトランジスタDTr1,DTr2と第1及び第2転送トランジスタTTr1、TTr2はNMOSトランジスタである。
例えば、第1及び第2ロードトランジスタLTr1,LTr2、第1及び第2ドライバトランジスタDTr1,DTr2、第1及び第2転送トランジスタTTr1、TTr2を有する。
第1及び第2ロードトランジスタLTr1,LTr2はPMOSトランジスタである。
第1及び第2ドライバトランジスタDTr1,DTr2と第1及び第2転送トランジスタTTr1、TTr2はNMOSトランジスタである。
第1ロードトランジスタLTr1と第1ドライバトランジスタDTr1は、ドレインが第1記憶ノードNDに、ゲートが第2記憶ノードND/にそれぞれ接続されている。
第1ロードトランジスタLTr1のソースは電源電圧Vddに、第1ドライバトランジスタDTr1のソースは基準電位Vssにそれぞれ接続されている。
この第1ロードトランジスタLTr1及び第1ドライバトランジスタDTr1によって、第2記憶ノードND/を入力、第1記憶ノードNDを出力とする1つのCMOSインバータが形成されている。
第1ロードトランジスタLTr1のソースは電源電圧Vddに、第1ドライバトランジスタDTr1のソースは基準電位Vssにそれぞれ接続されている。
この第1ロードトランジスタLTr1及び第1ドライバトランジスタDTr1によって、第2記憶ノードND/を入力、第1記憶ノードNDを出力とする1つのCMOSインバータが形成されている。
また、第2ロードトランジスタLTr2と第2ドライバトランジスタDTr2は、ドレインが第2記憶ノードND/に、ゲートが第1記憶ノードNDにそれぞれ接続されている。
第2ロードトランジスタLTr2のソースは電源電圧Vddに、第2ドライバトランジスタDTr2のソースは基準電位Vssにそれぞれ接続されている。
この第2ロードトランジスタLTr2及び第2ドライバトランジスタDTr2によって、第1記憶ノードNDを入力、第2記憶ノードND/を出力とする1つのCMOSインバータが形成されている。
第2ロードトランジスタLTr2のソースは電源電圧Vddに、第2ドライバトランジスタDTr2のソースは基準電位Vssにそれぞれ接続されている。
この第2ロードトランジスタLTr2及び第2ドライバトランジスタDTr2によって、第1記憶ノードNDを入力、第2記憶ノードND/を出力とする1つのCMOSインバータが形成されている。
第1ロードトランジスタLTr1及び第1ドライバトランジスタDTr1によるCMOSインバータと、第2ロードトランジスタLTr2及び第2ドライバトランジスタDTr2によるCMOSインバータとは、互いの入力及び出力がリング状に接続されている。
これにより1つの記憶回路が構成されている。
これにより1つの記憶回路が構成されている。
また、第1転送トランジスタTTr1は、ゲートがワードラインWLに、ドレインがビットラインBLに、ソースが第1記憶ノードNDにそれぞれ接続されている。
もう1つの第2転送トランジスタTTr2は、ゲートがワードラインWLに、ドレインが相補ビットラインBL/に、ソースが第2記憶ノードND/にそれぞれ接続されている。
もう1つの第2転送トランジスタTTr2は、ゲートがワードラインWLに、ドレインが相補ビットラインBL/に、ソースが第2記憶ノードND/にそれぞれ接続されている。
図12(b)は、従来例に係る1メモリセルのレイアウトを示す平面図である。
例えば、NMOS形成領域ANMOSにおいて第1P型半導体領域P1と第2P型半導体領域P2が素子分離絶縁膜Iで区分されている。
また、PMOS形成領域APMOSにおいて第1N型半導体領域N1及び第2N型半導体領域N2が素子分離絶縁膜Iで分離されている。
第1P型半導体領域P1、第2P型半導体領域P2、第1N型半導体領域N1及び第2N型半導体領域N2は、例えばそれぞれ半導体基板に形成されたウェルで構成される。
例えば、NMOS形成領域ANMOSにおいて第1P型半導体領域P1と第2P型半導体領域P2が素子分離絶縁膜Iで区分されている。
また、PMOS形成領域APMOSにおいて第1N型半導体領域N1及び第2N型半導体領域N2が素子分離絶縁膜Iで分離されている。
第1P型半導体領域P1、第2P型半導体領域P2、第1N型半導体領域N1及び第2N型半導体領域N2は、例えばそれぞれ半導体基板に形成されたウェルで構成される。
上記の6個のトランジスタを構成するように、各半導体領域上を横切って、第1ゲート電極G1、第2ゲート電極G2、第3ゲート電極G3、第4ゲート電極G4、第5ゲート電極G5、第6ゲート電極G6がそれぞれ図示のレイアウトで形成されている。
ここで、第1ゲート電極G1と第2ゲート電極G2は、連続した導電膜として構成されており、第4ゲート電極G4及び第5ゲート電極G5も同様である。
ここで、第1ゲート電極G1と第2ゲート電極G2は、連続した導電膜として構成されており、第4ゲート電極G4及び第5ゲート電極G5も同様である。
さらに、各ゲート電極の形成領域を除く領域の各半導体領域の表層部分にソースドレイン領域が形成されている。
上記のようにして、第1及び第2ロードトランジスタLTr1,LTr2、第1及び第2ドライバトランジスタDTr1,DTr2、第1及び第2転送トランジスタTTr1,TTr2がそれぞれ構成されている。
上記のようにして、第1及び第2ロードトランジスタLTr1,LTr2、第1及び第2ドライバトランジスタDTr1,DTr2、第1及び第2転送トランジスタTTr1,TTr2がそれぞれ構成されている。
ここで、第1ロードトランジスタLTr1のソースドレイン領域から、第5ゲート電極G5に及ぶ領域までが連通して開口され、第5ゲート電極G5と第1ロードトランジスタLTr1のソースドレイン領域を接続する第1共通コンタクトSCT1が形成されている。
また、第1ドライバトランジスタDTr1と第1転送トランジスタTTr1を接続するソースドレイン領域に開口部が形成されて、コンタクトCT1が形成されている。
第1共通コンタクトSCT1とコンタクトCT1は上層配線で接続され、この部分が図12(a)に示す第1記憶ノードNDとなる。
第1共通コンタクトSCT1とコンタクトCT1は上層配線で接続され、この部分が図12(a)に示す第1記憶ノードNDとなる。
一方、第2ロードトランジスタLTr2のソースドレイン領域から、第2ゲート電極G2に及ぶ領域までが連通して開口され、第2ゲート電極G2と第2ロードトランジスタLTr2のソースドレイン領域を接続する第2共通コンタクトSCT2が形成されている。
また、第2ドライバトランジスタDTr2と第2転送トランジスタTTr2を接続するソースドレイン領域に開口部が形成されて、コンタクトCT2が形成されている。
第2共通コンタクトSCT2とコンタクトCT2は上記と同様に上層配線で接続され、この部分が図12(a)に示す第2記憶ノードND/となる。
第2共通コンタクトSCT2とコンタクトCT2は上記と同様に上層配線で接続され、この部分が図12(a)に示す第2記憶ノードND/となる。
また、上記以外のソースドレイン領域は、それぞれコンタクトを介して上層配線に接続され、電源電圧Vdd、基準電位Vss、ビットラインBLあるいは相補ビットラインBL/に接続されている。
上記のようにして、1つのメモリセルMCが構成されている。
上記のようにして、1つのメモリセルMCが構成されている。
例えば、非特許文献1には、上記のような6つのMOSFETを有するSRAMメモリセルが記載されている。
しかしながら、近年、半導体集積回路の微細化が進むと共にSRAMのセル面積に対する小面積化の要求も強くなってきている。
上記の6つのMOSFETを有するSRAMメモリセルは、PMOSトランジスタとNMOSトランジスタの2種類の異なるトランジスタを有している。
NMOSトランジスタとPMOSトランジスタの素子分離を考慮したメモリデザインが必要である。
NMOSトランジスタとPMOSトランジスタの素子分離を考慮したメモリデザインが必要である。
NMOSトランジスタとPMOSトランジスタの素子分離は、NMOSトランジスタとNウェル間及びPMOSトランジスタとPウェル間の電気的な分離をも考慮する必要がある。
このため、同一素子間(NMOS−NMOS間あるいはPMOS−PMOS間)よりも広い素子分離距離が必要となってしまう。
このため、同一素子間(NMOS−NMOS間あるいはPMOS−PMOS間)よりも広い素子分離距離が必要となってしまう。
上記のような要因により、6つのMOSFETを有するSRAMメモリセルでは、セル面積を縮小することが困難となっている。
6つのMOSFETを有するSRAMメモリセルのセル面積を縮小する方法としては、SRAMメモリセルを構成する3種類のトランジスタ(ドライバトランジスタ、転送トランジスタ、ロードトランジスタ)を縦方向に積層させる方法が提案されている。
但し、この方法では、デバイス構造とデバイス製造プロセスが非常に複雑になってしまう。
但し、この方法では、デバイス構造とデバイス製造プロセスが非常に複雑になってしまう。
一方、非特許文献2などに4つのMOSFETと2つの負荷抵抗素子を有するSRAMメモリセルが記載されている。
上記の構成においては、PMOSトランジスタを使用しない構成のため、素子分離の問題を回避して小面積化は可能である。
上記の構成においては、PMOSトランジスタを使用しない構成のため、素子分離の問題を回避して小面積化は可能である。
上記の従来の抵抗負荷型SRAMメモリセルでは、負荷抵抗素子はポリシリコンなどによって形成されている。
この場合、ポリシリコンなどを積層する必要が有り、デバイス構造が複雑なものになってしまう。
M. Iwai, et. al., 2004 Symposium on VLSI Technology, pp. 12 K. Noda, et. al., IEDM Tech. Dig., pp. 643 - 646, 1998.
この場合、ポリシリコンなどを積層する必要が有り、デバイス構造が複雑なものになってしまう。
M. Iwai, et. al., 2004 Symposium on VLSI Technology, pp. 12 K. Noda, et. al., IEDM Tech. Dig., pp. 643 - 646, 1998.
本発明が解決しようとする課題は、SRAMにおいてセルサイズを縮小することが困難となってきていることである。
本発明の半導体装置は、半導体基板に形成された第1ドライバトランジスタと前記第1ドライバトランジスタに接続された第1負荷抵抗素子とを有して第1記憶ノードが構成される第1インバータと、前記半導体基板に形成された第2ドライバトランジスタと前記第2ドライバトランジスタに接続された第2負荷抵抗素子とを有して第2記憶ノードが構成される第2インバータと、前記第1記憶ノードと前記第2ドライバトランジスタのゲート電極を接続するように形成された第1共通コンタクトと、前記第2記憶ノードと前記第1ドライバトランジスタのゲート電極を接続するように形成された第2共通コンタクトとを有し、前記第1共通コンタクトにおいて、第1共通コンタクト開口部の底面及び内壁面を被覆して第1導電膜が形成されており、前記第1導電膜の内側に埋め込み絶縁膜が形成されており、前記第1導電膜が前記第1負荷抵抗素子を構成し、前記第2共通コンタクトにおいて、第2共通コンタクト開口部の底面及び内壁面を被覆して前記第1導電膜が形成されており、前記第1導電膜の内側に前記埋め込み絶縁膜が形成されており、前記第1導電膜が前記第2負荷抵抗素子を構成する。
上記の本発明の半導体装置は、第1インバータと第2インバータを有する。
第1インバータは、半導体基板に形成された第1ドライバトランジスタと第1ドライバトランジスタに接続された第1負荷抵抗素子とを有して第1記憶ノードが構成される。
第2インバータは半導体基板に形成された第2ドライバトランジスタと第2ドライバトランジスタに接続された第2負荷抵抗素子とを有して第2記憶ノードが構成される。
第1記憶ノードと第2ドライバトランジスタのゲート電極を接続するように第1共通コンタクトが形成され、第2記憶ノードと第1ドライバトランジスタのゲート電極を接続するように第2共通コンタクトが形成されている。
第1共通コンタクトにおいて、第1共通コンタクト開口部の底面及び内壁面を被覆して第1導電膜が形成されており、第1導電膜の内側に埋め込み絶縁膜が形成されており、第1導電膜が第1負荷抵抗素子を構成する。
第2共通コンタクトにおいて、第2共通コンタクト開口部の底面及び内壁面を被覆して第1導電膜が形成されており、第1導電膜の内側に前記埋め込み絶縁膜が形成されており、第1導電膜が前記第2負荷抵抗素子を構成する。
第1インバータは、半導体基板に形成された第1ドライバトランジスタと第1ドライバトランジスタに接続された第1負荷抵抗素子とを有して第1記憶ノードが構成される。
第2インバータは半導体基板に形成された第2ドライバトランジスタと第2ドライバトランジスタに接続された第2負荷抵抗素子とを有して第2記憶ノードが構成される。
第1記憶ノードと第2ドライバトランジスタのゲート電極を接続するように第1共通コンタクトが形成され、第2記憶ノードと第1ドライバトランジスタのゲート電極を接続するように第2共通コンタクトが形成されている。
第1共通コンタクトにおいて、第1共通コンタクト開口部の底面及び内壁面を被覆して第1導電膜が形成されており、第1導電膜の内側に埋め込み絶縁膜が形成されており、第1導電膜が第1負荷抵抗素子を構成する。
第2共通コンタクトにおいて、第2共通コンタクト開口部の底面及び内壁面を被覆して第1導電膜が形成されており、第1導電膜の内側に前記埋め込み絶縁膜が形成されており、第1導電膜が前記第2負荷抵抗素子を構成する。
また、本発明の半導体装置の製造方法は、半導体基板に第1ドライバトランジスタと第2ドライバトランジスタを形成する工程と、前記第1ドライバトランジスタと第2ドライバトランジスタを被覆して第1絶縁膜を形成する工程と、前記第1絶縁膜に、前記第1記憶ノードと前記第2ドライバトランジスタのゲート電極を露出させる第1共通コンタクト開口部及び前記第2記憶ノードと前記第1ドライバトランジスタのゲート電極を露出させる第2共通コンタクト開口部を開口する工程と、前記第1共通コンタクト開口部及び前記第2共有コンタクト開口部の底面及び内壁面を被覆して第1導電膜を形成する工程と、前記第1導電膜の内側に埋め込み絶縁膜を形成する工程とを有し、前記第1導電膜により前記第1負荷抵抗素子及び前記第2負荷抵抗素子を構成し、前記第1ドライバトランジスタと前記第1負荷抵抗素子を有して第1記憶ノードが構成される第1インバータと、前記第2ドライバトランジスタと前記第2負荷抵抗素子とを有して第2記憶ノードが構成される第2インバータを有し、前記第1記憶ノードと前記第2ドライバトランジスタのゲート電極が第1共通コンタクトで接続され、前記第2記憶ノードと前記第1ドライバトランジスタのゲート電極が第2共通コンタクトで接続された構成とする。
上記の本発明の半導体装置の製造方法は、半導体基板に第1ドライバトランジスタと第2ドライバトランジスタを形成し、第1ドライバトランジスタと第2ドライバトランジスタを被覆して第1絶縁膜を形成する。
次に、第1絶縁膜に、第1記憶ノードと前記第2ドライバトランジスタのゲート電極を露出させる第1共通コンタクト開口部及び第2記憶ノードと第1ドライバトランジスタのゲート電極を露出させる第2共通コンタクト開口部を開口する。
次に、第1共通コンタクト開口部及び第2共有コンタクト開口部の底面及び内壁面を被覆して第1導電膜を形成する。
次に、第1導電膜の内側に埋め込み絶縁膜を形成する。
上記によって、第1導電膜により第1負荷抵抗素子及び第2負荷抵抗素子を構成する。
また、上記によって第1インバータと第2インバータを有する構成を形成する。
第1インバータは、第1ドライバトランジスタと第1負荷抵抗素子を有して第1記憶ノードが構成される。
第2インバータは、第2ドライバトランジスタと第2負荷抵抗素子とを有して第2記憶ノードが構成される。
第1記憶ノードと第2ドライバトランジスタのゲート電極が第1共通コンタクトで接続され、第2記憶ノードと第1ドライバトランジスタのゲート電極が第2共通コンタクトで接続された構成となる。
次に、第1絶縁膜に、第1記憶ノードと前記第2ドライバトランジスタのゲート電極を露出させる第1共通コンタクト開口部及び第2記憶ノードと第1ドライバトランジスタのゲート電極を露出させる第2共通コンタクト開口部を開口する。
次に、第1共通コンタクト開口部及び第2共有コンタクト開口部の底面及び内壁面を被覆して第1導電膜を形成する。
次に、第1導電膜の内側に埋め込み絶縁膜を形成する。
上記によって、第1導電膜により第1負荷抵抗素子及び第2負荷抵抗素子を構成する。
また、上記によって第1インバータと第2インバータを有する構成を形成する。
第1インバータは、第1ドライバトランジスタと第1負荷抵抗素子を有して第1記憶ノードが構成される。
第2インバータは、第2ドライバトランジスタと第2負荷抵抗素子とを有して第2記憶ノードが構成される。
第1記憶ノードと第2ドライバトランジスタのゲート電極が第1共通コンタクトで接続され、第2記憶ノードと第1ドライバトランジスタのゲート電極が第2共通コンタクトで接続された構成となる。
本発明の半導体装置は、SRAMなどにおいて、共通コンタクトの内壁面を被覆する導電膜により負荷抵抗素子を構成でき、セルサイズを縮小することができる。
本発明の半導体装置の製造方法は、SRAMなどを製造する際に、共通コンタクトの内壁面を被覆する導電膜により負荷抵抗素子を構成でき、セルサイズを縮小して半導体装置を製造することができる。
以下、本発明の実施形態に係る半導体装置及びその製造方法について図面を参照して説明する。
第1実施形態
本実施形態に係る半導体装置は、半導体装置の1つであるSRAMである。
図1(a)は、本実施形態に係るSRAMにおける4つのMOSFETと2つの負荷抵抗素子を有する1つのメモリセルの等価回路図である。本実施形態に係るSRAMは、この構成のメモリセルが複数個集積されている。
各メモリセルMCは、例えば、第1負荷抵抗素子R1と第2負荷抵抗素子R2、第1ドライバトランジスタDTr1と第2ドライバトランジスタDTr2、第1転送トランジスタTTr1と第2転送トランジスタTTr2を有する。
例えば、第1ドライバトランジスタDTr1と第2ドライバトランジスタDTr2はNMOSトランジスタである。また、第1転送トランジスタTTr1と第2転送トランジスタTTr2もNMOSトランジスタである。
本実施形態に係る半導体装置は、半導体装置の1つであるSRAMである。
図1(a)は、本実施形態に係るSRAMにおける4つのMOSFETと2つの負荷抵抗素子を有する1つのメモリセルの等価回路図である。本実施形態に係るSRAMは、この構成のメモリセルが複数個集積されている。
各メモリセルMCは、例えば、第1負荷抵抗素子R1と第2負荷抵抗素子R2、第1ドライバトランジスタDTr1と第2ドライバトランジスタDTr2、第1転送トランジスタTTr1と第2転送トランジスタTTr2を有する。
例えば、第1ドライバトランジスタDTr1と第2ドライバトランジスタDTr2はNMOSトランジスタである。また、第1転送トランジスタTTr1と第2転送トランジスタTTr2もNMOSトランジスタである。
例えば、第1ドライバトランジスタDTr1は、ドレインが第1記憶ノードNDに、ゲートが第2記憶ノードND/にそれぞれ接続されている。
第1記憶ノードNDは第1負荷抵抗素子R1を介して電源電圧Vddに、第1ドライバトランジスタDTr1のソースは基準電位Vssにそれぞれ接続されている。
第1負荷抵抗素子R1及び第1ドライバトランジスタDTr1によって、第2記憶ノードND/を入力、第1記憶ノードNDを出力とする第1NMOSインバータが形成されている。
第1記憶ノードNDは第1負荷抵抗素子R1を介して電源電圧Vddに、第1ドライバトランジスタDTr1のソースは基準電位Vssにそれぞれ接続されている。
第1負荷抵抗素子R1及び第1ドライバトランジスタDTr1によって、第2記憶ノードND/を入力、第1記憶ノードNDを出力とする第1NMOSインバータが形成されている。
また、例えば、第2ドライバトランジスタDTr2は、ドレインが第2記憶ノードND/に、ゲートが第1記憶ノードNDにそれぞれ接続されている。
第2記憶ノードND/は第2負荷抵抗素子R2を介して電源電圧Vddに、第2ドライバトランジスタDTr2のソースは基準電位Vssにそれぞれ接続されている。
第2負荷抵抗素子R2及び第2ドライバトランジスタDTr2によって、第1記憶ノードNDを入力、第2記憶ノードND/を出力とする第2NMOSインバータが形成されている。
第2記憶ノードND/は第2負荷抵抗素子R2を介して電源電圧Vddに、第2ドライバトランジスタDTr2のソースは基準電位Vssにそれぞれ接続されている。
第2負荷抵抗素子R2及び第2ドライバトランジスタDTr2によって、第1記憶ノードNDを入力、第2記憶ノードND/を出力とする第2NMOSインバータが形成されている。
例えば、上述した第1負荷抵抗素子R1及び第1ドライバトランジスタDTr1による第1NMOSインバータと、第2負荷抵抗素子R2及び第2ドライバトランジスタDTr2による第2NMOSインバータとは、互いの入力及び出力がリング状に接続されている。
これによりフリップフロップと呼ばれる1つの記憶回路が構成されている。
これによりフリップフロップと呼ばれる1つの記憶回路が構成されている。
また、例えば、第1転送トランジスタTTr1は、ゲートがワードラインWLに、ドレインがビットラインBLに、ソースが第1記憶ノードNDにそれぞれ接続されている。第2転送トランジスタTTr2は、ゲートがワードラインWLに、ドレインが相補ビットラインBL/に、ソースが第2記憶ノードND/にそれぞれ接続されている。
図1(b)は、本実施形態に係るSRAMにおける1つのメモリセルのレイアウトを示す平面図である。
例えば、第1P型半導体領域P1と第2P型半導体領域P2が素子分離絶縁膜Iで区分されており。
第1P型半導体領域P1及び第2P型半導体領域P2は、例えばそれぞれ半導体基板に形成されたウェルで構成され、各半導体領域にはチャネル形成領域が形成されている。
例えば、第1P型半導体領域P1と第2P型半導体領域P2が素子分離絶縁膜Iで区分されており。
第1P型半導体領域P1及び第2P型半導体領域P2は、例えばそれぞれ半導体基板に形成されたウェルで構成され、各半導体領域にはチャネル形成領域が形成されている。
上記の4個のトランジスタをそれぞれ構成する位置において、各半導体領域上を横切るように第1ゲート電極G1、第2ゲート電極G2、第3ゲート電極G3及び第4ゲート電極G4がそれぞれ図示のレイアウトで形成されている。
さらに各ゲート電極の形成領域を除く領域の各半導体領域の表層部分にソースドレイン領域が形成されている。
これにより、2つのNMOSトランジスタである第1ドライバトランジスタDTr1及び第2ドライバトランジスタDTr2と、2つのNMOSトランジスタである第1転送トランジスタTTr1及び第2転送トランジスタTTr2がそれぞれ構成されている。
これにより、2つのNMOSトランジスタである第1ドライバトランジスタDTr1及び第2ドライバトランジスタDTr2と、2つのNMOSトランジスタである第1転送トランジスタTTr1及び第2転送トランジスタTTr2がそれぞれ構成されている。
ここで、第1記憶ノードND領域から第2ドライバトランジスタDTr2を構成する第3ゲート電極G3に及ぶ領域までが連通して開口され、第3ゲート電極G3と第1記憶ノードNDを接続する第1共通コンタクトSCT1が形成されている。
また、第2記憶ノードND/領域から第1ドライバトランジスタDTr1を構成する第1ゲート電極G1に及ぶ領域までが連通して開口され、第1ゲート電極G1と第2記憶ノードND/を接続する第2共通コンタクトSCT2が形成されている。
第1転送トランジスタTTr1のソースドレイン領域にビットコンタクトBCT1が開口され、ビットラインとなる上層配線W1が接続されている。
また、第2転送トランジスタTTr2のソースドレイン領域にビットコンタクトBCT2が開口され、相補ビットラインとなる上層配線W2が接続されている。
また、第2転送トランジスタTTr2のソースドレイン領域にビットコンタクトBCT2が開口され、相補ビットラインとなる上層配線W2が接続されている。
第1転送トランジスタTTr1のゲート電極G2にワードコンタクトWCT1が開口され、上層配線W3が接続され、第2転送トランジスタTTr2の第4ゲート電極G4にワードコンタクトWCT2が開口され、上層配線W4が接続されている。上層配線W3,W4は、ともにワードラインとなる。
また、第1共通コンタクトSCT1と第2共通コンタクトSCT2に接続して上層配線W5が形成されている。上層配線W5は、電源電圧Vddに接続される。
第1ドライバトランジスタDTr1のソースドレイン領域にコンタクトCT1が開口され、上層配線W6が接続されている。
第2ドライバトランジスタDTr2のソースドレイン領域にコンタクトCT2が開口され、上層配線W7が接続されている。
上層配線W6,W7は、それぞれ基準電位Vssに接続される。
上記のようにして、1つのメモリセルMCが構成されている。
第2ドライバトランジスタDTr2のソースドレイン領域にコンタクトCT2が開口され、上層配線W7が接続されている。
上層配線W6,W7は、それぞれ基準電位Vssに接続される。
上記のようにして、1つのメモリセルMCが構成されている。
図2は、図1(b)中のA−B−Cにおける断面図である。
例えば、半導体基板10にSTI(Shallow Trench Isolation)型の素子分離絶縁膜11が形成されて活性領域が区分され、第1P型半導体領域P1及び第2P型半導体領域となるP型半導体領域がそれぞれウェルなどとして形成されている。
例えば、半導体基板10にSTI(Shallow Trench Isolation)型の素子分離絶縁膜11が形成されて活性領域が区分され、第1P型半導体領域P1及び第2P型半導体領域となるP型半導体領域がそれぞれウェルなどとして形成されている。
半導体基板10の表層に酸化シリコンなどからなるゲート絶縁膜20が形成されており、その上層にポリシリコンなどからなるゲート電極21が形成されている。
さらに、ゲート電極21の両側部における半導体基板10の表層部において、ソースドレイン領域12が形成されている。
ゲート電極21にサイドウォール絶縁膜22が形成されて、上記のソースドレイン領域12がエクステンション領域を有する構成などとすることができる。
サイドウォール絶縁膜22は1層あるいは多層の構成とすることができる。
ソースドレイン領域12の表面及びゲート電極21の表面は、高融点金属のシリサイド層が形成されていてもよい。
上記のようにして、第2転送トランジスタTTr2を含むトランジスタが構成されている。
さらに、ゲート電極21の両側部における半導体基板10の表層部において、ソースドレイン領域12が形成されている。
ゲート電極21にサイドウォール絶縁膜22が形成されて、上記のソースドレイン領域12がエクステンション領域を有する構成などとすることができる。
サイドウォール絶縁膜22は1層あるいは多層の構成とすることができる。
ソースドレイン領域12の表面及びゲート電極21の表面は、高融点金属のシリサイド層が形成されていてもよい。
上記のようにして、第2転送トランジスタTTr2を含むトランジスタが構成されている。
ゲート電極21及びソースドレイン領域12などからなるトランジスタを被覆して酸化シリコンなどからなる第1絶縁膜23が形成されており、第1共通コンタクトSCT1、第2共通コンタクトSCT2と、ビットコンタクトBCT2がそれぞれ開口されている。
第1共通コンタクトSCT1は、第1記憶ノードとなるソースドレイン領域12と第2ドライバトランジスタDTr2のゲート電極21に達するように開口されている。
第2共通コンタクトSCT2も同様に、第2記憶ノードとなるソースドレイン領域と第1ドライバトランジスタDTr1のゲート電極に達するように開口されている。図面上は第2記憶ノードとなるソースドレイン領域12に達する部分のみが示されている。
ビットコンタクトBCT2は第2転送トランジスタのソースドレイン領域12に達するように開口されている。
第1共通コンタクトSCT1は、第1記憶ノードとなるソースドレイン領域12と第2ドライバトランジスタDTr2のゲート電極21に達するように開口されている。
第2共通コンタクトSCT2も同様に、第2記憶ノードとなるソースドレイン領域と第1ドライバトランジスタDTr1のゲート電極に達するように開口されている。図面上は第2記憶ノードとなるソースドレイン領域12に達する部分のみが示されている。
ビットコンタクトBCT2は第2転送トランジスタのソースドレイン領域12に達するように開口されている。
第1共通コンタクトSCT1において、第1共通コンタクト開口部の底面及び内壁面を被覆して、TiN、Tan、WNなどのバリアメタル膜である第1導電膜24が形成されている。第1導電膜24の内側に酸化シリコンなどからなる埋め込み絶縁膜25が形成されている。
上記の第1導電膜24が第1負荷抵抗素子R1を構成する。
上記の第1導電膜24が第1負荷抵抗素子R1を構成する。
第2共通コンタクトSCT2においても同様に、第2共通コンタクト開口部の底面及び内壁面を被覆して、TiNなどのバリアメタル膜である第1導電膜24が形成され、第1導電膜24の内側に酸化シリコンなどからなる埋め込み絶縁膜25が形成されている。
上記の第1導電膜24が第2負荷抵抗素子R2を構成する。
上記の第1導電膜24が第2負荷抵抗素子R2を構成する。
上記の第1導電膜24からなる第1負荷抵抗素子R1に接続して、電源電圧Vddに接続される上層配線W5である配線28が形成されている。
上層配線W5である配線28は、図面には表されていないが、第2負荷抵抗素子R2にも接続するように形成されている。
配線28より上層の構造は上記以外の構造としても良い。
上層配線W5である配線28は、図面には表されていないが、第2負荷抵抗素子R2にも接続するように形成されている。
配線28より上層の構造は上記以外の構造としても良い。
一方、ビットコンタクトBCT2においては、ビットコンタクト開口部の底面及び内壁面を被覆してTiNなどのバリアメタル膜である第1導電膜24が形成されている。第1導電膜24上にビットコンタクト開口部を埋め込んでタングステンなどからなる埋め込み導電膜27が形成されている。
上記のビットコンタクトBCT2における第1導電膜24と埋め込み導電膜27に接続して、相補ビットラインに接続される上層配線W2である配線28が形成されている。
上記のビットコンタクトBCT2における第1導電膜24と埋め込み導電膜27に接続して、相補ビットラインに接続される上層配線W2である配線28が形成されている。
図2には表されていないが、ワードラインに対するワードコンタクトも同様の構造である。即ち、ワードコンタクト開口部の底面及び内壁面を被覆して第1導電膜24が形成され、第1導電膜上にワードコンタクト開口部を埋め込んで埋め込み導電膜27が形成されている。
ワードコンタクトにおいても、上記と同様に、ワードラインに接続される上層配線である配線が形成されている。
上記以外のコンタクトについても同様の構成である。
ワードコンタクトにおいても、上記と同様に、ワードラインに接続される上層配線である配線が形成されている。
上記以外のコンタクトについても同様の構成である。
本実施形態に係るSRAMは、PMOSトランジスタを使用しない構成であるので素子分離の問題を回避して小面積化できる。
さらに負荷抵抗素子を共通コンタクトの内壁面を被覆する導電膜であるバリアメタル膜を用いて構成でき、抵抗素子のためにポリシリコン膜などを形成することが不要であり、セルサイズを縮小することができる。
さらに負荷抵抗素子を共通コンタクトの内壁面を被覆する導電膜であるバリアメタル膜を用いて構成でき、抵抗素子のためにポリシリコン膜などを形成することが不要であり、セルサイズを縮小することができる。
次に、本実施形態に係るSRAMの製造方法について説明する。
まず、図3(a)に示すように、例えば、STI法により、半導体基板10の活性領域を区分する素子分離領域に素子分離絶縁膜11を形成する。
次に、例えば熱酸化処理によりゲート絶縁膜20を形成し、CVD(chemical vapor deposition)法などによりポリシリコンなどを堆積してゲート電極のパターンに加工してゲート電極21を形成する。
次に、ゲート電極21を被覆して全面に酸化シリコンなどの絶縁膜を堆積し、エッチバックしてサイドウォール絶縁膜22を形成する。
例えば、サイドウォール絶縁膜22の形成工程の前後に導電性不純物をイオン注入することで、エクステンション領域を有する構造のソースドレイン領域12を形成する。
ソースドレイン領域12の表面及びゲート電極21の表面に、高融点金属のシリサイド層を形成してもよい。
上記のようにして、第2転送トランジスタTTr2を含むトランジスタを形成する。
まず、図3(a)に示すように、例えば、STI法により、半導体基板10の活性領域を区分する素子分離領域に素子分離絶縁膜11を形成する。
次に、例えば熱酸化処理によりゲート絶縁膜20を形成し、CVD(chemical vapor deposition)法などによりポリシリコンなどを堆積してゲート電極のパターンに加工してゲート電極21を形成する。
次に、ゲート電極21を被覆して全面に酸化シリコンなどの絶縁膜を堆積し、エッチバックしてサイドウォール絶縁膜22を形成する。
例えば、サイドウォール絶縁膜22の形成工程の前後に導電性不純物をイオン注入することで、エクステンション領域を有する構造のソースドレイン領域12を形成する。
ソースドレイン領域12の表面及びゲート電極21の表面に、高融点金属のシリサイド層を形成してもよい。
上記のようにして、第2転送トランジスタTTr2を含むトランジスタを形成する。
次に、図3(b)に示すように、例えば、CVD法によりゲート電極21及びソースドレイン領域12などからなるトランジスタを被覆して酸化シリコンなどを堆積し、第1絶縁膜23を形成する。
次に、不図示のレジスト膜をパターン形成してRIE(反応性イオンエッチング)などのエッチング処理を施し、第1共通コンタクトSCT1、第2共通コンタクトSCT2、ビットコンタクトBCT2などの開口部を開口する。
第1共通コンタクトSCT1内におけるサイドウォール絶縁膜22は、構成材料などによるが、例えば一部が除去されて後退した形状のサイドウォール絶縁膜22aとなる。
次に、不図示のレジスト膜をパターン形成してRIE(反応性イオンエッチング)などのエッチング処理を施し、第1共通コンタクトSCT1、第2共通コンタクトSCT2、ビットコンタクトBCT2などの開口部を開口する。
第1共通コンタクトSCT1内におけるサイドウォール絶縁膜22は、構成材料などによるが、例えば一部が除去されて後退した形状のサイドウォール絶縁膜22aとなる。
図示のように、第1共通コンタクトSCT1は、第1記憶ノードとなるソースドレイン領域12と第2ドライバトランジスタDTr2のゲート電極21に達するように開口する。
第2共通コンタクトSCT2も同様に、第2記憶ノードとなるソースドレイン領域と第1ドライバトランジスタDTr1のゲート電極に達するように開口する。図面上は第2記憶ノードとなるソースドレイン領域12に達する部分のみが示されている。
ビットコンタクトBCT2は第2転送トランジスタのソースドレイン領域12に達するように開口する。
上記の工程において、上記以外のコンタクトについても同様に開口する。
第2共通コンタクトSCT2も同様に、第2記憶ノードとなるソースドレイン領域と第1ドライバトランジスタDTr1のゲート電極に達するように開口する。図面上は第2記憶ノードとなるソースドレイン領域12に達する部分のみが示されている。
ビットコンタクトBCT2は第2転送トランジスタのソースドレイン領域12に達するように開口する。
上記の工程において、上記以外のコンタクトについても同様に開口する。
次に、図4(a)に示すように、例えばスパッタリング法によりTiNなどを全面に数nm程度の膜厚で形成し、第1導電膜24を形成する。
第1導電膜24は、第1共通コンタクトSCT1、第2共通コンタクトSCT2及びビットコンタクトBCT2において、各開口部の底面及び内壁面を被覆して形成する。
第1導電膜24は、第1共通コンタクトSCT1、第2共通コンタクトSCT2及びビットコンタクトBCT2において、各開口部の底面及び内壁面を被覆して形成する。
次に、図4(b)に示すように、例えばCVD法により、第1導電膜24の上層に、第1共通コンタクトSCT1、第2共通コンタクトSCT2及びビットコンタクトBCT2内を埋め込んで酸化シリコンなどを堆積し、埋め込み絶縁膜25を形成する。
次に、図5(a)に示すように、例えばCMP(chemical mechanical polishing)法により、バリアメタル膜である第1導電膜24をストッパとして埋め込み絶縁膜25を研磨する。これにより、第1共通コンタクトSCT1、第2共通コンタクトSCT2及びビットコンタクトBCT2の外部における埋め込み絶縁膜25を除去する。第1共通コンタクトSCT1、第2共通コンタクトSCT2及びビットコンタクトBCT2内の埋め込み絶縁膜25が残される。
次に、図5(b)に示すように、フォトリソグラフィ工程により、第1共通コンタクトSCT1及び第2共通コンタクトSCT2の領域を保護するレジスト膜26をパターン形成する。ビットコンタクトBCT2などの第1共通コンタクトSCT1と第2共通コンタクトSCT2以外のコンタクトは露出するようにする。
次に、図6(a)に示すように、レジスト膜26をマスクとしてRIEあるいはウェットエッチングなどのエッチングを行う。これにより、ビットコンタクトBCT2などの第1共通コンタクトSCT1と第2共通コンタクトSCT2以外のコンタクト内の埋め込み絶縁膜25を除去する。
次に、図6(b)に示すように、アッシングあるいは溶剤処理によりレジスト膜26を除去する。
次に、図7(a)に示すように、例えばスパッタリング法により、第1導電膜24の上層においてビットコンタクトBCT2などの第1共通コンタクトSCT1と第2共通コンタクトSCT2以外のコンタクト内を埋め込んでタングステンなどの導電体を堆積する。これにより、埋め込み導電膜27を形成する。
次に、図7(b)に示すように、例えばCMP法により、埋め込み導電膜27を研磨する。
ここでは、バリアメタル膜である第1導電膜24まで研磨除去する。
ここでは、バリアメタル膜である第1導電膜24まで研磨除去する。
次に、図2に示すように、配線28を形成する。配線28より上層の構造は上記以外の構造としても良い。
例えば、第1共通コンタクトSCT1においては、上記の第1導電膜24に配線28が接続するように形成し、第1導電膜24が第1負荷抵抗素子R1となるようにする。
第2共通コンタクトSCT2においても同様に第1導電膜24が第2負荷抵抗素子R2となるようにする。
また、ビットコンタクトBCT2などの上位以外のコンタクトにおいては、第1導電膜24と埋め込み導電膜27に接続するように配線28を形成する。
例えば、第1共通コンタクトSCT1においては、上記の第1導電膜24に配線28が接続するように形成し、第1導電膜24が第1負荷抵抗素子R1となるようにする。
第2共通コンタクトSCT2においても同様に第1導電膜24が第2負荷抵抗素子R2となるようにする。
また、ビットコンタクトBCT2などの上位以外のコンタクトにおいては、第1導電膜24と埋め込み導電膜27に接続するように配線28を形成する。
本実施形態に係る半導体装置であるSRAMの製造方法においては、PMOSトランジスタを使用しない構成であるので素子分離の問題を回避して小面積化して製造できる。
さらに負荷抵抗素子を共通コンタクトの内壁面を被覆する導電膜であるバリアメタル膜を用いて構成でき、抵抗素子のためにポリシリコン膜などを形成することが不要であり、セルサイズを縮小することができる。
さらに負荷抵抗素子を共通コンタクトの内壁面を被覆する導電膜であるバリアメタル膜を用いて構成でき、抵抗素子のためにポリシリコン膜などを形成することが不要であり、セルサイズを縮小することができる。
第2実施形態
図8は本実施形態に係るSRAMの断面図であり、例えば、図1(b)中のA−B−Cにおける断面図に相当する。
本実施形態においては、第1共通コンタクトSCT1及び第2共通コンタクトSCT2において、以下の点が第1実施形態と異なる。これを除いては実質的に第1実施形態のSRAMと同様の構造である。
即ち、第1共通コンタクト開口部及び第2共通コンタクト開口部の底面を被覆する部分における第1導電膜24上に、第1共通コンタクト開口部及び第2共通コンタクト開口部を全部埋め込まない程度の第2導電膜29が形成されている。
図8は本実施形態に係るSRAMの断面図であり、例えば、図1(b)中のA−B−Cにおける断面図に相当する。
本実施形態においては、第1共通コンタクトSCT1及び第2共通コンタクトSCT2において、以下の点が第1実施形態と異なる。これを除いては実質的に第1実施形態のSRAMと同様の構造である。
即ち、第1共通コンタクト開口部及び第2共通コンタクト開口部の底面を被覆する部分における第1導電膜24上に、第1共通コンタクト開口部及び第2共通コンタクト開口部を全部埋め込まない程度の第2導電膜29が形成されている。
本実施形態に係るSRAMは、PMOSトランジスタを使用しない構成であるので素子分離の問題を回避して小面積化できる。
さらに負荷抵抗素子を共通コンタクトの内壁面を被覆する導電膜であるバリアメタル膜を用いて構成でき、抵抗素子のためにポリシリコン膜などを形成することが不要であり、セルサイズを縮小することができる。
特に、タングステンなどの低抵抗となる材料により第2導電膜29が形成されており、第1記憶ノードNDと第2ドライバトランジスタのゲート電極の接続が低抵抗化される。
また第2記憶ノードND/と第1ドライバトランジスタのゲート電極の接続が低抵抗化される。
さらに負荷抵抗素子を共通コンタクトの内壁面を被覆する導電膜であるバリアメタル膜を用いて構成でき、抵抗素子のためにポリシリコン膜などを形成することが不要であり、セルサイズを縮小することができる。
特に、タングステンなどの低抵抗となる材料により第2導電膜29が形成されており、第1記憶ノードNDと第2ドライバトランジスタのゲート電極の接続が低抵抗化される。
また第2記憶ノードND/と第1ドライバトランジスタのゲート電極の接続が低抵抗化される。
次に、本実施形態に係るSRAMの製造方法について説明する。
まず、第1実施形態の図4(a)に示す工程に至るまで、図9(a)に示す構造とする。
次に、図9(b)に示すように、例えばスパッタリング法によりタングステンなどを全面に堆積し、第2導電膜29を形成する。
第2導電膜29は、第1導電膜24の上層において、第1共通コンタクトSCT1、第2共通コンタクトSCT2及びビットコンタクトBCT2内に形成され、また、コンタクトの外部にも形成される。
ここで、第2導電膜29は、第1共通コンタクトSCT1及び第2共通コンタクトSCT2内において、第1共通コンタクト開口部及び第2共通コンタクト開口部を全部埋め込まない程度の膜厚とする。
まず、第1実施形態の図4(a)に示す工程に至るまで、図9(a)に示す構造とする。
次に、図9(b)に示すように、例えばスパッタリング法によりタングステンなどを全面に堆積し、第2導電膜29を形成する。
第2導電膜29は、第1導電膜24の上層において、第1共通コンタクトSCT1、第2共通コンタクトSCT2及びビットコンタクトBCT2内に形成され、また、コンタクトの外部にも形成される。
ここで、第2導電膜29は、第1共通コンタクトSCT1及び第2共通コンタクトSCT2内において、第1共通コンタクト開口部及び第2共通コンタクト開口部を全部埋め込まない程度の膜厚とする。
次に、図10(a)に示すように、例えばフォトリソグラフィ工程により、第1共通コンタクトSCT1及び第2共通コンタクトSCT2を保護するレジスト膜30をパターン形成する。
次に、図10(b)に示すように、例えばレジスト膜30をマスクとしてRIEなどのエッチング処理を行い、第1共通コンタクトSCT1及び第2共通コンタクトSCT2内の第2導電膜29を残して、それ以外の第2導電膜29を除去する。
次に、図11(a)に示すように、アッシングあるいは溶剤処理によりレジスト膜30を除去する。
次に、図11(b)に示すように、例えばCVD法により、第1導電膜24または第2導電膜29の上層に、第1共通コンタクトSCT1、第2共通コンタクトSCT2及びビットコンタクトBCT2内を埋め込んで酸化シリコンなどを堆積する。これにより、埋め込み絶縁膜25を形成する。
以降の工程は、第1実施形態と同様に行うことができる。
以降の工程は、第1実施形態と同様に行うことができる。
本実施形態に係る半導体装置であるSRAMの製造方法においては、PMOSトランジスタを使用しない構成であるので素子分離の問題を回避して小面積化して製造できる。
さらに負荷抵抗素子を共通コンタクトの内壁面を被覆する導電膜であるバリアメタル膜を用いて構成でき、抵抗素子のためにポリシリコン膜などを形成することが不要であり、セルサイズを縮小することができる。
特に、タングステンなどの低抵抗となる材料により第2導電膜29を形成するので、第1記憶ノードNDと第2ドライバトランジスタのゲート電極の接続を低抵抗化でき、第2記憶ノードND/と第1ドライバトランジスタのゲート電極の接続を低抵抗化できる。
さらに負荷抵抗素子を共通コンタクトの内壁面を被覆する導電膜であるバリアメタル膜を用いて構成でき、抵抗素子のためにポリシリコン膜などを形成することが不要であり、セルサイズを縮小することができる。
特に、タングステンなどの低抵抗となる材料により第2導電膜29を形成するので、第1記憶ノードNDと第2ドライバトランジスタのゲート電極の接続を低抵抗化でき、第2記憶ノードND/と第1ドライバトランジスタのゲート電極の接続を低抵抗化できる。
本発明は上記の実施形態に限定されない。
例えば、上記の実施形態においては、SRAMについて説明しているが、本発明はSRAM以外の半導体装置に適用することも可能である。特に、上記の実施形態においては1ポートSRAMについて説明しているが、ラッチ回路部は共通でアクセストランジスタを4個有し、ビット線を2セット有する構成とした2ポートSRAMなどの多ポートSRAMにも適用できる。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
例えば、上記の実施形態においては、SRAMについて説明しているが、本発明はSRAM以外の半導体装置に適用することも可能である。特に、上記の実施形態においては1ポートSRAMについて説明しているが、ラッチ回路部は共通でアクセストランジスタを4個有し、ビット線を2セット有する構成とした2ポートSRAMなどの多ポートSRAMにも適用できる。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
10…半導体基板、11…素子分離絶縁膜、12…ソースドレイン領域、20…ゲート絶縁膜、21…ゲート電極、22,22a…サイドウォール絶縁膜、23…第1絶縁膜、24…第1導電膜、25…埋め込み絶縁膜、26…レジスト膜、27…埋め込み導電膜、28…配線、29…第2導電膜、30…レジスト膜、MC…メモリセル,P1…第1P型半導体領域、P2…第2P型半導体領域、R1…第1負荷抵抗素子、R2…第2負荷抵抗素子、DTr1…第1ドライバトランジスタ、DTr2…第2ドライバトランジスタ、TTr1…第1転送トランジスタ、TTr2…第2転送トランジスタ、I…素子分離絶縁膜、CT1,CT2…コンタクト、SCT1…第1共通コンタクト、SCT2…第2共通コンタクト、BCT1、BCT2…ビットコンタクト、WCT1,WCT2…ワードコンタクト、WL…ワードライン、BL…ビットライン、BL/…相補ビットライン、ND…第1記憶ノード、ND/…第2記憶ノード、G1…第1ゲート電極、G2…第2ゲート電極、G3…第3ゲート電極、G4…第4ゲート電極
Claims (10)
- 半導体基板に形成された第1ドライバトランジスタと前記第1ドライバトランジスタに接続された第1負荷抵抗素子とを有して第1記憶ノードが構成される第1インバータと、
前記半導体基板に形成された第2ドライバトランジスタと前記第2ドライバトランジスタに接続された第2負荷抵抗素子とを有して第2記憶ノードが構成される第2インバータと、
前記第1記憶ノードと前記第2ドライバトランジスタのゲート電極を接続するように形成された第1共通コンタクトと、
前記第2記憶ノードと前記第1ドライバトランジスタのゲート電極を接続するように形成された第2共通コンタクトと
を有し、
前記第1共通コンタクトにおいて、第1共通コンタクト開口部の底面及び内壁面を被覆して第1導電膜が形成されており、前記第1導電膜の内側に埋め込み絶縁膜が形成されており、前記第1導電膜が前記第1負荷抵抗素子を構成し、
前記第2共通コンタクトにおいて、第2共通コンタクト開口部の底面及び内壁面を被覆して前記第1導電膜が形成されており、前記第1導電膜の内側に前記埋め込み絶縁膜が形成されており、前記第1導電膜が前記第2負荷抵抗素子を構成する
半導体装置。 - 前記第1共通コンタクト及び前記第2共通コンタクトにおいて、前記第1共通コンタクト開口部及び前記第2共通コンタクト開口部の底面を被覆する部分における前記第1導電膜上に、前記第1共通コンタクト開口部及び前記第2共通コンタクト開口部を全部埋め込まない程度の第2導電膜が形成されており、
前記第2導電膜の上層に前記埋め込み絶縁膜が形成されている
請求項1に記載の半導体装置。 - 前記第1記憶ノードに接続して前記半導体基板に形成された第1転送トランジスタと、
前記第2記憶ノードに接続して前記半導体基板に形成された第2転送トランジスタと、
前記第1転送トランジスタのゲート電極及び前記第2転送トランジスタのゲート電極に接続されたワードラインと、
前記第1転送トランジスタに接続されたビットラインと、
前記第2転送トランジスタに接続された相補ビットラインと
をさらに有する請求項1に記載の半導体装置。 - 前記ビットライン及び前記相補ビットラインに対するビットコンタクトにおいて、ビットコンタクト開口部の底面及び内壁面を被覆して前記第1導電膜が形成されており、前記第1導電膜上に前記ビットコンタクト開口部を埋め込んで埋め込み導電膜が形成されており、
前記ワードラインに対するワードコンタクトにおいて、ワードコンタクト開口部の底面及び内壁面を被覆して前記第1導電膜が形成されており、前記第1導電膜上に前記ワードコンタクト開口部を埋め込んで前記埋め込み導電膜が形成されている
請求項3に記載の半導体装置。 - 前記第1負荷抵抗素子及び前記第2負荷抵抗素子を構成する前記第1導電膜に電源電圧供給の配線が接続して形成されている
請求項1〜4のいずれかに記載の半導体装置。 - 半導体基板に第1ドライバトランジスタと第2ドライバトランジスタを形成する工程と、
前記第1ドライバトランジスタと第2ドライバトランジスタを被覆して第1絶縁膜を形成する工程と、
前記第1絶縁膜に、前記第1記憶ノードと前記第2ドライバトランジスタのゲート電極を露出させる第1共通コンタクト開口部及び前記第2記憶ノードと前記第1ドライバトランジスタのゲート電極を露出させる第2共通コンタクト開口部を開口する工程と、
前記第1共通コンタクト開口部及び前記第2共有コンタクト開口部の底面及び内壁面を被覆して第1導電膜を形成する工程と、
前記第1導電膜の内側に埋め込み絶縁膜を形成する工程と
を有し、
前記第1導電膜により前記第1負荷抵抗素子及び前記第2負荷抵抗素子を構成し、前記第1ドライバトランジスタと前記第1負荷抵抗素子を有して第1記憶ノードが構成される第1インバータと、前記第2ドライバトランジスタと前記第2負荷抵抗素子とを有して第2記憶ノードが構成される第2インバータを有し、前記第1記憶ノードと前記第2ドライバトランジスタのゲート電極が第1共通コンタクトで接続され、前記第2記憶ノードと前記第1ドライバトランジスタのゲート電極が第2共通コンタクトで接続された構成とする
半導体装置の製造方法。 - 第1導電膜を形成する工程と、前記埋め込み絶縁膜を形成する工程との間に、前記第1共通コンタクト開口部及び前記第2共通コンタクト開口部の底面を被覆する部分における前記第1導電膜上に、前記第1共通コンタクト開口部及び前記第2共通コンタクト開口部を全部埋め込まない程度の第2導電膜が形成する工程をさらに有し、
前記埋め込み絶縁膜を形成する工程において、前記第2導電膜の上層に前記埋め込み絶縁膜を形成する
請求項6に記載の半導体装置の製造方法。 - 前記第1ドライバトランジスタ及び前記第2ドライバトランジスタを形成する工程において、前記半導体基板に、前記第1記憶ノードに接続する第1転送トランジスタと前記第2記憶ノードに接続する第2転送トランジスタを形成し、
前記第1転送トランジスタのゲート電極及び前記第2転送トランジスタのゲート電極に接続してワードラインを形成する工程と、
前記第1転送トランジスタに接続してビットラインを形成し、前記第2転送トランジスタに接続して相補ビットラインを形成する工程と
をさらに有する
請求項6に記載の半導体装置の製造方法。 - 前記ビットライン及び前記相補ビットラインを形成する工程が、前記第1絶縁膜にビットコンタクト開口部を形成する工程と、前記ビットコンタクト開口部の底面及び内壁面を被覆して前記第1導電膜を形成する工程と、前記第1導電膜上に前記ビットコンタクト開口部を埋め込んで埋め込み導電膜を形成する工程を含み、
前記ワードラインを形成する工程が、前記第1絶縁膜にワードコンタクト開口部を形成する工程と、前記ワードコンタクト開口部の底面及び内壁面を被覆して前記第1導電膜を形成する工程と、前記第1導電膜上に前記ワードコンタクト開口部を埋め込んで埋め込み導電膜を形成する工程を含む
請求項8に記載の半導体装置の製造方法。 - 前記第1負荷抵抗素子及び前記第2負荷抵抗素子を構成する前記第1導電膜に電源電圧供給の配線を接続して形成工程をさらに有する
請求項6〜9のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008240266A JP2010073914A (ja) | 2008-09-19 | 2008-09-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008240266A JP2010073914A (ja) | 2008-09-19 | 2008-09-19 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010073914A true JP2010073914A (ja) | 2010-04-02 |
Family
ID=42205427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008240266A Pending JP2010073914A (ja) | 2008-09-19 | 2008-09-19 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010073914A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160134697A (ko) | 2014-03-11 | 2016-11-23 | 유니마테크 가부시키가이샤 | 함불소 산화 타이타늄-나노 실리카 복합 입자 및 그 제조법 |
-
2008
- 2008-09-19 JP JP2008240266A patent/JP2010073914A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160134697A (ko) | 2014-03-11 | 2016-11-23 | 유니마테크 가부시키가이샤 | 함불소 산화 타이타늄-나노 실리카 복합 입자 및 그 제조법 |
EP3670580A1 (en) | 2014-03-11 | 2020-06-24 | Unimatec Co., Ltd. | Fluorine-containing titanium oxide - nano-silica composite particles and method for producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3989888B2 (ja) | 垂直mosfetsramセルおよびその製造方法 | |
EP2319077B1 (en) | Body contact for sram cell comprising double-channel transistors | |
US7915691B2 (en) | High density SRAM cell with hybrid devices | |
US9196352B2 (en) | Static random access memory unit cell structure and static random access memory unit cell layout structure | |
JP5503735B2 (ja) | 半導体装置およびその製造方法 | |
US6995415B2 (en) | Semiconductor device and its manufacturing method | |
JP5847550B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI708392B (zh) | 具有接觸增強層之fdsoi半導體裝置及製造方法 | |
US20080116496A1 (en) | Integrating a DRAM with an SRAM having butted contacts and resulting devices | |
US7560382B2 (en) | Embedded interconnects, and methods for forming same | |
US6597041B2 (en) | Semiconductor static random access memory device | |
JP4237595B2 (ja) | スタティックランダムアクセスメモリ | |
US6404023B1 (en) | Semiconductor device having gate-gate, drain-drain, and drain-gate connecting layers and method of fabricating the same | |
TWI820629B (zh) | 單片式晶粒和用於重新配置晶片系統的記憶體架構的平台 | |
US20080029825A1 (en) | Semiconductor device and method of manufacturing the same | |
US6534864B1 (en) | Semiconductor memory device and method of fabricating the same | |
US20040150025A1 (en) | Semiconductor device and its manufacturing method | |
US7078774B2 (en) | Semiconductor memory device having a shallow trench isolation structure | |
JP2008294111A (ja) | 半導体装置の製造方法 | |
JP2010073914A (ja) | 半導体装置及びその製造方法 | |
JP4566599B2 (ja) | 半導体装置及びその製造方法 | |
KR20050024099A (ko) | 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자 | |
JPH1117027A (ja) | 半導体記憶装置及びその製造方法 | |
CN117500264A (zh) | 半导体装置 | |
JP2004342790A (ja) | 半導体メモリ装置及びその製造方法 |