JP2010063082A - 複数のグラフィックプロセッサ間での通信を暗号化するためのビデオ処理システム、方法、及びコンピュータプログラム製品 - Google Patents
複数のグラフィックプロセッサ間での通信を暗号化するためのビデオ処理システム、方法、及びコンピュータプログラム製品 Download PDFInfo
- Publication number
- JP2010063082A JP2010063082A JP2009120031A JP2009120031A JP2010063082A JP 2010063082 A JP2010063082 A JP 2010063082A JP 2009120031 A JP2009120031 A JP 2009120031A JP 2009120031 A JP2009120031 A JP 2009120031A JP 2010063082 A JP2010063082 A JP 2010063082A
- Authority
- JP
- Japan
- Prior art keywords
- graphics processor
- video data
- semaphore
- encrypted
- system memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Controls And Circuits For Display Device (AREA)
- Storage Device Security (AREA)
- Image Processing (AREA)
Abstract
【解決手段】グラフィックプロセッサを含むビデオ処理システムにおいて、第1のグラフィックプロセッサと、協働してビデオデータを処理するための第2のグラフィックプロセッサを設け、第1のグラフィックプロセッサと第2のグラフィックプロセッサとの通信を暗号化する。
【選択図】図1
Description
Claims (20)
- 第1のグラフィックプロセッサと、
前記第1のグラフィックプロセッサと通信し、協働してビデオデータを処理するための第2のグラフィックプロセッサと、
を備え、
前記通信が暗号化される、装置。 - 前記第1のグラフィックプロセッサ及び前記第2のグラフィックプロセッサは、対称型である、請求項1に記載の装置。
- 前記第1のグラフィックプロセッサ及び前記第2のグラフィックプロセッサは、非対称型である、請求項1に記載の装置。
- 前記第1のグラフィックプロセッサは、別個のグラフィックプロセッサであり、前記第2のグラフィックプロセッサは、ホストシステムに一体化された一体化グラフィックプロセッサである、請求項3に記載の装置。
- 前記ビデオデータを協働して処理するために、前記別個のグラフィックプロセッサが複数個含まれる、請求項4に記載の装置。
- 前記別個のグラフィックプロセッサは、前記ビデオデータを、該ビデオデータの受信後に、デコードする、請求項4に記載の装置。
- 前記別個のグラフィックプロセッサは、前記ビデオデータを、該ビデオデータの前記デコードの後に、暗号化する、請求項6に記載の装置。
- 前記ホストシステムは、前記別個のグラフィックプロセッサから受け取られる前記暗号化ビデオデータを記憶するためのシステムメモリを含む、請求項7に記載の装置。
- 前記一体化グラフィックプロセッサは、前記暗号化ビデオデータを解読する、請求項8に記載の装置。
- 前記一体化グラフィックプロセッサのグラフィックエンジンが前記暗号化ビデオデータを解読する、請求項8に記載の装置。
- 前記一体化グラフィックプロセッサは、前記解読ビデオデータを前記システムメモリへ書き込む、請求項10に記載の装置。
- 前記一体化グラフィックプロセッサのビデオエンジンが前記ビデオデータを使用してディスプレイを駆動する、請求項10に記載の装置。
- 前記一体化グラフィックプロセッサの前記グラフィックエンジン及び前記ビデオエンジンによる処理を連携させるために、少なくとも一つのセマフォが使用される、請求項12に記載の装置。
- 前記第1のグラフィックプロセッサ及び前記第2のグラフィックプロセッサによる処理を連携させるために、少なくとも一つのセマフォが使用される、請求項1に記載の装置。
- 前記通信は、バスを通して実施される、請求項1に記載の装置。
- 前記バスは、周辺コンポーネント相互接続(PCI)バスを含む、請求項15に記載の装置。
- 前記第1のグラフィックプロセッサ及び前記第2のグラフィックプロセッサは各々、グラフィック処理ユニットを含む、請求項1に記載の装置。
- コンピュータ読み取り可能な媒体で実施されるコンピュータプログラム製品において、
第1のグラフィックプロセッサを使用してビデオデータを処理するためのコンピュータコードと、
前記ビデオデータを暗号化するのに使用されるキーを与えるためのコンピュータコードと、
第2のグラフィックプロセッサを使用して前記ビデオデータを更に処理するためのコンピュータコードと、
を含むコンピュータプログラム製品。 - 前記コンピュータコードは、前記第1のグラフィックプロセッサ及び前記第2のグラフィックプロセッサを制御するのに使用されるドライバーのコンポーネントである、請求項18に記載のコンピュータプログラム製品。
- 第1のグラフィックプロセッサを使用してビデオデータを処理するステップと、
前記ビデオデータを暗号化するステップと、
前記ビデオデータを、更に処理するため第2のグラフィックプロセッサへ送るステップと、
を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/182,776 | 2008-07-30 | ||
US12/182,776 US8373708B2 (en) | 2008-07-30 | 2008-07-30 | Video processing system, method, and computer program product for encrypting communications between a plurality of graphics processors |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010063082A true JP2010063082A (ja) | 2010-03-18 |
JP5030070B2 JP5030070B2 (ja) | 2012-09-19 |
Family
ID=41607859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009120031A Active JP5030070B2 (ja) | 2008-07-30 | 2009-05-18 | 複数のグラフィックプロセッサ間での通信を暗号化するためのビデオ処理システム、方法、及びコンピュータプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US8373708B2 (ja) |
JP (1) | JP5030070B2 (ja) |
KR (1) | KR101142751B1 (ja) |
CN (1) | CN101639944A (ja) |
TW (1) | TW201013421A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8319780B2 (en) * | 2008-07-30 | 2012-11-27 | Nvidia Corporation | System, method, and computer program product for synchronizing operation of a first graphics processor and a second graphics processor in order to secure communication therebetween |
US8560453B2 (en) * | 2011-06-30 | 2013-10-15 | Intel Corporation | Method and apparatus for dynamic, real-time ad insertion based on meta-data within a hardware based root of trust |
KR102029465B1 (ko) * | 2011-11-17 | 2019-10-08 | 삼성에스디에스 주식회사 | 검색 또는 패턴 매칭 엔진 및 이를 구비한 단말장치와 그 방법 |
TWI482119B (zh) * | 2012-01-04 | 2015-04-21 | Altek Corp | 影像處理控制方法及其裝置 |
JP6221637B2 (ja) * | 2013-02-19 | 2017-11-01 | 株式会社リコー | 画像処理装置および画像処理方法、ならびに、画像形成装置 |
FR3026207B1 (fr) * | 2014-09-22 | 2018-08-17 | Prove & Run | Terminal a affichage securise |
CA3010471C (en) * | 2017-07-06 | 2024-04-23 | Aidan Fabius | Display buffering methods and systems |
CA3044477A1 (en) | 2018-06-01 | 2019-12-01 | Gregory Szober | Display buffering methods and systems |
US11164496B2 (en) | 2019-01-04 | 2021-11-02 | Channel One Holdings Inc. | Interrupt-free multiple buffering methods and systems |
US20230094125A1 (en) * | 2021-09-24 | 2023-03-30 | Nvidia Corporation | Implementing trusted executing environments across multiple processor devices |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002207713A (ja) * | 2001-01-11 | 2002-07-26 | Matsushita Electric Ind Co Ltd | Cpu間データ通信方法および装置 |
JP2003289500A (ja) * | 2002-01-16 | 2003-10-10 | Microsoft Corp | セキュア・ビデオ・カード方法およびシステム |
JP2007048269A (ja) * | 2005-07-12 | 2007-02-22 | Sony Computer Entertainment Inc | マルチグラフィックプロセッサシステム、グラフィックプロセッサおよび描画処理方法 |
JP2007215159A (ja) * | 2005-12-14 | 2007-08-23 | Nvidia Corp | チップセットセキュリティオフロードエンジン |
JP2007528062A (ja) * | 2004-02-27 | 2007-10-04 | エヌヴィディア コーポレイション | Pciエクスプレスを用いたグラフィックデバイスのクラスタリング |
JP2007316859A (ja) * | 2006-05-24 | 2007-12-06 | Sony Computer Entertainment Inc | マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法 |
JP2008090889A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 情報処理装置および再生方法 |
JP2008524720A (ja) * | 2004-12-20 | 2008-07-10 | エヌヴィディア コーポレイション | プログラム可能なハードウェアを用いたリアルタイムディスプレイの後処理 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0695986A (ja) * | 1992-06-19 | 1994-04-08 | Westinghouse Electric Corp <We> | リアルタイムデータ・イメージングネットワークシステム及びその操作方法 |
JPH06149694A (ja) | 1992-11-16 | 1994-05-31 | Nippon Telegr & Teleph Corp <Ntt> | 分配データ受信選択方式 |
JP2002055604A (ja) * | 2000-08-11 | 2002-02-20 | Trinity Communication Inc | データ防護処理装置、モデム装置、データ通信システム、データ防護処理方法、その方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US7053863B2 (en) | 2001-08-06 | 2006-05-30 | Ati International Srl | Wireless device method and apparatus with drawing command throttling control |
US6809736B1 (en) * | 2002-01-08 | 2004-10-26 | Apple Computer, Inc. | Virtualization of graphics resources |
US7107459B2 (en) * | 2002-01-16 | 2006-09-12 | Sun Microsystems, Inc. | Secure CPU and memory management unit with cryptographic extensions |
KR100497353B1 (ko) * | 2002-03-26 | 2005-06-23 | 삼성전자주식회사 | 영상 처리 장치 및 처리된 영상을 수신하는 장치 및 방법 |
US7293178B2 (en) * | 2002-12-09 | 2007-11-06 | Microsoft Corporation | Methods and systems for maintaining an encrypted video memory subsystem |
US6956579B1 (en) * | 2003-08-18 | 2005-10-18 | Nvidia Corporation | Private addressing in a multi-processor graphics processing system |
US7159112B1 (en) * | 2003-08-26 | 2007-01-02 | Nvidia Corporation | Decryption of graphics data in a graphics processing pipeline |
US7466316B1 (en) | 2004-12-14 | 2008-12-16 | Nvidia Corporation | Apparatus, system, and method for distributing work to integrated heterogeneous processors |
SG137754A1 (en) | 2006-05-12 | 2007-12-28 | Nvidia Corp | Antialiasing using multiple display heads of a graphics processor |
US7961192B2 (en) * | 2006-08-01 | 2011-06-14 | Nvidia Corporation | Multi-graphics processor system and method for processing content communicated over a network for display purposes |
KR100960164B1 (ko) * | 2006-08-01 | 2010-05-26 | 엔비디아 코포레이션 | 표시 목적으로 네트워크를 통해 통신되는 콘텐츠를처리하기 위한 멀티그래픽 프로세서 시스템 및 방법 |
US20080030510A1 (en) * | 2006-08-02 | 2008-02-07 | Xgi Technology Inc. | Multi-GPU rendering system |
US8199155B2 (en) * | 2006-11-22 | 2012-06-12 | Nvidia Corporation | System, method, and computer program product for saving power in a multi-graphics processor environment |
KR100951608B1 (ko) | 2007-06-13 | 2010-04-09 | 이명진 | 시그널 타워 및 그 통합시스템 |
US8319780B2 (en) | 2008-07-30 | 2012-11-27 | Nvidia Corporation | System, method, and computer program product for synchronizing operation of a first graphics processor and a second graphics processor in order to secure communication therebetween |
-
2008
- 2008-07-30 US US12/182,776 patent/US8373708B2/en active Active
-
2009
- 2009-05-18 JP JP2009120031A patent/JP5030070B2/ja active Active
- 2009-06-15 CN CN200910149042A patent/CN101639944A/zh active Pending
- 2009-07-28 TW TW098125307A patent/TW201013421A/zh unknown
- 2009-07-29 KR KR1020090069528A patent/KR101142751B1/ko active IP Right Grant
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002207713A (ja) * | 2001-01-11 | 2002-07-26 | Matsushita Electric Ind Co Ltd | Cpu間データ通信方法および装置 |
JP2003289500A (ja) * | 2002-01-16 | 2003-10-10 | Microsoft Corp | セキュア・ビデオ・カード方法およびシステム |
JP2007528062A (ja) * | 2004-02-27 | 2007-10-04 | エヌヴィディア コーポレイション | Pciエクスプレスを用いたグラフィックデバイスのクラスタリング |
JP2008524720A (ja) * | 2004-12-20 | 2008-07-10 | エヌヴィディア コーポレイション | プログラム可能なハードウェアを用いたリアルタイムディスプレイの後処理 |
JP2007048269A (ja) * | 2005-07-12 | 2007-02-22 | Sony Computer Entertainment Inc | マルチグラフィックプロセッサシステム、グラフィックプロセッサおよび描画処理方法 |
JP2007215159A (ja) * | 2005-12-14 | 2007-08-23 | Nvidia Corp | チップセットセキュリティオフロードエンジン |
JP2007316859A (ja) * | 2006-05-24 | 2007-12-06 | Sony Computer Entertainment Inc | マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法 |
JP2008090889A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 情報処理装置および再生方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5030070B2 (ja) | 2012-09-19 |
US8373708B2 (en) | 2013-02-12 |
TW201013421A (en) | 2010-04-01 |
US20100026689A1 (en) | 2010-02-04 |
KR101142751B1 (ko) | 2012-05-03 |
KR20100013276A (ko) | 2010-02-09 |
CN101639944A (zh) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5030070B2 (ja) | 複数のグラフィックプロセッサ間での通信を暗号化するためのビデオ処理システム、方法、及びコンピュータプログラム | |
US7768517B2 (en) | Asymmetric multi-GPU processing | |
JP4183296B2 (ja) | Mpegプロセッサとグラフィカル・プロセッサとが一体化されたシングル・チップ・コンピュータ | |
US7284135B2 (en) | Methods and systems for maintaining an encrypted video memory subsystem | |
US9665740B1 (en) | Method and system for cryptographically securing a graphics system | |
US20110161675A1 (en) | System and method for gpu based encrypted storage access | |
KR101742364B1 (ko) | 저장 디바이스와 호스트 사이에서의 데이터 전달의 보호를 위한 저장 제어기 버스 인터페이스의 사용 | |
JP2009283007A (ja) | セキュア・ビデオ・カード方法およびシステム | |
JP5313225B2 (ja) | ディスプレイ・データ管理技法 | |
TW201636861A (zh) | 具有經改良的信號完整性之較低功率拌碼技術 | |
WO2008059230A2 (en) | Entertainment device | |
US20130166922A1 (en) | Method and system for frame buffer protection | |
EP3281357B1 (en) | Session based watermarking of media content using encrypted content streams | |
US8319780B2 (en) | System, method, and computer program product for synchronizing operation of a first graphics processor and a second graphics processor in order to secure communication therebetween | |
US11017492B2 (en) | Video signal switching for use with an external graphics processing unit device | |
CN113344764B (zh) | 安全图形处理器、处理器芯片、显示卡、装置、方法及存储介质 | |
TW201135467A (en) | Recording contents of display screens | |
JP2001069481A (ja) | データ処理装置 | |
US9449179B2 (en) | Information processor | |
JP2006279644A (ja) | 暗号化システム、暗号化装置、復号化装置、暗号化・復号化方法、暗号化方法および復号化方法 | |
JP2012151642A (ja) | データ処理システム | |
JP2006246541A (ja) | ディジタル情報管理装置 | |
JP4307232B2 (ja) | ディジタル情報管理装置 | |
JP2009140104A (ja) | 画像形成装置 | |
JP2004302922A (ja) | 情報機器およびトランザクション制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120308 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120313 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120413 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5030070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |