JP2004302922A - 情報機器およびトランザクション制御方法 - Google Patents
情報機器およびトランザクション制御方法 Download PDFInfo
- Publication number
- JP2004302922A JP2004302922A JP2003095673A JP2003095673A JP2004302922A JP 2004302922 A JP2004302922 A JP 2004302922A JP 2003095673 A JP2003095673 A JP 2003095673A JP 2003095673 A JP2003095673 A JP 2003095673A JP 2004302922 A JP2004302922 A JP 2004302922A
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- address
- general
- bus
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
- Storage Device Security (AREA)
Abstract
【課題】汎用バスに送出するデータに暗号化処理を施さなくても、保護すべきデータが外部に漏れることなく、安全な転送を行うことができるようにする。
【解決手段】情報機器には、暗号化処理の施されていない、アドレスを含むトランザクションを転送する第１のＰＣＩバス５と、ＰＣＩデバイスが着脱可能なＰＣＩスロットが接続された第２のＰＣＩバス９とが備えられる。また、第１のＰＣＩバス５と第２のＰＣＩバス９との間には、ブリッジ回路１０が接続される。ブリッジ回路１０は、第１のＰＣＩバス５を通じて転送されてくるトランザクションに含まれるアドレスが特定のアドレス範囲に属するものであるかどうかを判別し、該当する場合には当該トランザクションが第２のＰＣＩバス９に送出されないように制御する。
【選択図】 図１
【解決手段】情報機器には、暗号化処理の施されていない、アドレスを含むトランザクションを転送する第１のＰＣＩバス５と、ＰＣＩデバイスが着脱可能なＰＣＩスロットが接続された第２のＰＣＩバス９とが備えられる。また、第１のＰＣＩバス５と第２のＰＣＩバス９との間には、ブリッジ回路１０が接続される。ブリッジ回路１０は、第１のＰＣＩバス５を通じて転送されてくるトランザクションに含まれるアドレスが特定のアドレス範囲に属するものであるかどうかを判別し、該当する場合には当該トランザクションが第２のＰＣＩバス９に送出されないように制御する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、トランザクションが転送される汎用バスを有する情報機器およびトランザクション制御方法に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ（以下、ＰＣと称す）などの情報機器の中には、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスなどの汎用バスが配設されている。汎用バスには記憶装置や表示装置などの各種のデバイスが接続され、これらのデバイス間ではコンテンツデータ（以下、データと称す）の転送が頻繁に行われる。
【０００３】
上記汎用バスを通じて転送されるデータの中には、著作権上、保護すべきものも存在する。保護すべきデータは、転送の際、汎用バス上における外部から観測可能な観測点（例えば、ＰＣＩスロット部分）を介して、悪意を持った者などによって取得されてしまう恐れがある。そのような事態を回避するため、一般に、データをデバイスから汎用バスに送出する前にはデータに暗号化処理が施される。また、暗号化処理されたデータは、汎用バスを通じて転送された後、宛先のデバイスに入力される際に暗号を解除する復号化処理が施される。
【０００４】
しかし、汎用バスに接続されるあらゆるデバイスに対し、暗号化処理や復号化処理のためのハードウェアもしくはソフトウェアを設けることは、コストの増大を招く。また、確実な暗号化処理や復号化処理を実現するためには、膨大な開発費用や時間がかかる。そのため、暗号化処理や復号化処理をできるだけ減らし、汎用バスに送出するデータに暗号化処理を施さなくても安全な転送を行うことができ、上記観測点を介して当該データが外部に漏れることがないような技術の提示が望まれる。
【０００５】
なお、特許文献１には、ＰＣＩバス上のアダプタから機器内部のメモリの保護領域に対する不正アクセスを防止する技術が開示されている。この文献では、アクセス要求元のＩＤおよびアクセス対象のアドレスをチェックすることにより、当該アクセス要求を許可すべきか否かを判別している。
【０００６】
【特許文献１】
米国特許第６，３１１，２５５号公報
【０００７】
【発明が解決しようとする課題】
上記特許文献１の技術を利用することにより、外部からＰＣＩバスなどの汎用バスを介して機器の内部に侵入する不正なアクセスを排除することができるかもしれない。しかしながら、機器の内部から保護すべきデータが暗号化処理の施されていない状態で上記観測点に一旦到達すると、不正なアクセスが無くとも、容易に外部へ漏れてしまうおそれがある。
【０００８】
本発明は上記実情に鑑みてなされたものであり、汎用バスに送出するデータに暗号化処理を施さなくても、保護すべきデータが外部に漏れることなく、安全な転送を行うことが可能な情報機器および情報処理方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る情報機器は、暗号化処理の施されていない、アドレスを含むトランザクションを転送する第１の汎用バスと、情報機器の外部と接続される第２の汎用バスと、前記第１の汎用バスと第２の汎用バスとの間に接続されるブリッジ回路とを具備し、前記ブリッジ回路は、前記第１の汎用バスを通じて転送されてくる前記トランザクションに含まれるアドレスが特定のアドレス範囲に属するものであるかどうかを判別し、該当する場合には当該トランザクションが前記第２の汎用バスに送出されないように制御する制御部を有することを特徴とする。
【００１０】
また、本発明に係るトランザクション制御方法は、情報機器におけるトランザクション制御方法であって、第１の汎用バスを通じて転送されてくる、暗号化処理の施されていない、アドレスを含むトランザクションを受信し、前記受信されたトランザクションからアドレスを抽出し、前記抽出されたアドレスが特定のアドレス範囲に属するものであるか否かを判別し、該当する場合には、前記情報機器の外部と接続される第２の汎用バスに当該トランザクションが送出されないように制御することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る情報機器の構成を示すブロック図である。
図１に示される情報機器は、例えばパーソナルコンピュータであり、システムメモリ１、ＭＰＵ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）２、ノースブリッジ３、サウスブリッジ４、第１のＰＣＩバス５、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）ドライブ６、表示装置７、ＰＣＩスロット８、第２のＰＣＩバス９、ブリッジ回路１０、入力装置１１などを備えている。
【００１２】
システムメモリ１は、ＭＰＵ２により処理される各種のデータなどを保持し、ＭＰＵ２の作業エリアとして使用される。図１の例では、システムメモリ１のアドレス空間０ｘ００００００００〜０ｘＦＦＦＦＦＦＦＦのうち、アドレス番号が連続するひと纏まりのアドレス空間０ｘ２０００００００〜０ｘ５０００００００が、保護すべきデータの処理に用いられる領域１ａとして予め割り当てられている。
【００１３】
ＭＰＵ２は、情報機器全体の制御を司るものである。このＭＰＵ２は、入力装置１１等からデータ処理要求（例えば、動画データの再生要求）があった場合には、指定された第１のＰＣＩバス５上のデバイスからデータを読み出してシステムメモリ１上に展開するとともに、システムメモリ１上に展開されたデータ、対応するアドレス、要求種別などを含むトランザクションを再生先のデバイスへ送るために第１のＰＣＩバス５上に送出したりする。
【００１４】
ノースブリッジ３は、ＭＰＵ２とサウスブリッジ４との間のブリッジ処理、システムメモリ１の制御などを行う各種コントローラを備えている。
サウスブリッジ４は、ノースブリッジ３および第１のＰＣＩバス５に接続されており、入力装置１１からの入力信号を処理するコントローラや、第１のＰＣＩバス５上の各種ＰＣＩデバイスを制御するコントローラを備えている。
【００１５】
第１のＰＣＩバス５は、本情報機器の汎用バスに相当するものであり、暗号化処理の施されていないトランザクションを転送する。この第１のＰＣＩバス５は、サウスブリッジ４およびブリッジ回路１０に接続される。
【００１６】
ＤＶＤドライブ６は、第１のＰＣＩバス５に接続されるＰＣＩデバイスに相当するものである。このＤＶＤドライブ６内のＤＶＤには暗号化された状態の映像データが記憶されており、データ読出しの際には当該データが復号化処理部６ａにより復号化されてＰＣＩバス５へ送出される。なお、本実施形態では、ＤＶＤドライブ６内のＤＶＤ上のデータが読み出されてＭＰＵ２により上記システムメモリ１上で処理される際には、領域１ａが使用されるものとする。
【００１７】
表示装置７は、第１のＰＣＩバス５に接続されるＰＣＩデバイスに相当するものである。この表示装置７は、第１のＰＣＩバス５を介して送られてくるトランザクションを受信し、これに含まれるデータを画面上に表示する。
【００１８】
ＰＣＩスロット８は、外部の装置（通信コントローラなど）８ａが着脱可能となっており、第２のＰＣＩバス９に接続されている。このＰＣＩスロット８は、外部から第２のＰＣＩバス９上のトランザクションを観測可能な観測点に相当する。
【００１９】
第２のＰＣＩバス９は、上記第１のＰＣＩバス５と同一の構造を有する汎用バスであり、ブリッジ回路１０とＰＣＩスロット８との間に接続される。
【００２０】
ブリッジ回路１０は、第１のＰＣＩバス５と第２のＰＣＩバス９との間に接続される。このブリッジ回路１０は、例えば、第１のＰＣＩバス５を通じて転送されてくるトランザクションに含まれるアドレスが特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ２０００００００〜０ｘ５０００００００と同じ範囲）に属するものであるかどうかを判別し、該当する場合には当該トランザクションが第２のＰＣＩバス９に送出されないように制御する。一方、該当しない場合には、当該トランザクションを第２のＰＣＩバス９に送出させる。
【００２１】
また、ブリッジ回路１０は、第２のＰＣＩバス９を通じて転送されてくるトランザクションに含まれるアドレスが特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ２０００００００〜０ｘ５０００００００と同じ範囲）に属するものであるかどうかを判別し、該当する場合には当該トランザクションが第１のＰＣＩバス５に送出されないように制御する。一方、該当する場合には、当該トランザクションを第１のＰＣＩバス５に送出させる。
【００２２】
入力装置１１は、マウスやキーボードに相当するものであり、ユーザが各種のデータ処理要求を行うために使用される。
【００２３】
図２は、ブリッジ回路１０の構成の一例を示すブロック図である。
ブリッジ回路１０は、送受信部２１，２２および制御部３０，４０を有する。
【００２４】
制御部３０には、特定アドレス記憶部３１、アドレスレジスタ３２、比較部３３、処理決定部３４が備えられる。また、制御部４０には、特定アドレス記憶部４１、アドレスレジスタ４２、比較部４３、処理決定部４４が備えられる。
【００２５】
送受信部２１は、第１のＰＣＩバス５を通じて転送されてくるトランザクションを受信した場合、そのトランザクションを制御部４０中の処理決定部４４へ送るとともに、当該トランザクションからアドレスを抽出してそのアドレスを制御部４０中のアドレスレジスタ４２へ送る。
【００２６】
特定アドレス記憶部４１は、特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ２０００００００〜０ｘ５０００００００と同じ範囲）を予め記憶している。比較部４３は、特定アドレス記憶部４１に記憶されるアドレスとアドレスレジスタ４２に記憶されるアドレスとを比較し、一致／不一致を示す比較結果を出力する。処理決定部４４は、比較結果に基づき、アドレスレジスタ４２のアドレスが特定のアドレス範囲に属するものであるかどうかを判別する。該当しない場合には、渡されたトランザクションを第２のＰＣＩバス９へ送出すべきものと決定し、当該トランザクションを送受信部２２へ渡す。一方、該当する場合には、渡されたトランザクションを破棄する。
【００２７】
送受信部２２は、第２のＰＣＩバス９を通じて転送されてくるトランザクションを受信した場合、そのトランザクションを制御部３０中の処理決定部３４へ送るとともに、当該トランザクションからアドレスを抽出してそのアドレスを制御部３０中のアドレスレジスタ３２へ送る。
【００２８】
特定アドレス記憶部３１は、特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ２０００００００〜０ｘ５０００００００と同じ範囲）を予め記憶している。比較部３３は、特定アドレス記憶部３１に記憶されるアドレスとアドレスレジスタ３２に記憶されるアドレスとを比較し、一致／不一致を示す比較結果を出力する。処理決定部３４は、比較結果に基づき、アドレスレジスタ３２のアドレスが特定のアドレス範囲に属するものであるかどうか判別する。該当しない場合には、渡されたトランザクションを第１のＰＣＩバス５へ送出すべきものと決定し、当該トランザクションを送受信部２１へ渡す。一方、該当する場合には、渡されたトランザクションを破棄する。
【００２９】
図３は、図１に示した情報機器の構成の変形例を示している。なお、図１と共通する要素には同一の符号を付している。
【００３０】
図１の例では、保護すべきデータの処理に用いられる領域が１つの場合を示したが、これに限定されることはない。例えば図３に示すように、保護すべきデータの処理に用いられる領域を、２つの領域１ｂ，１ｃとしてもよい。
【００３１】
図３の構成を採用する場合は、図２に示したブリッジ回路１０の構成を、図４に示す構成に変形すればよい。以下に、図４の構成を説明する。
【００３２】
特定アドレス記憶部４１ａは、特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ１０００００００〜０ｘ２０００００００と同じ範囲）を予め記憶している。また、特定アドレス記憶部４１ｂは、特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ５０００００００〜０ｘＦＦＦＦＦＦＦＦと同じ範囲）を予め記憶している。
【００３３】
比較部４３ａは、特定アドレス記憶部４１ａに記憶されるアドレスとアドレスレジスタ４２に記憶されるアドレスとを比較し、一致／不一致を示す比較結果を出力する。また、比較部４３ｂは、特定アドレス記憶部４１ｂに記憶されるアドレスとアドレスレジスタ４２に記憶されるアドレスとを比較し、一致／不一致を示す比較結果を出力する。
【００３４】
処理決定部４４は、双方の比較結果に基づき、アドレスレジスタ４２のアドレスが特定のアドレス範囲に属するものであるかどうかを判別する。該当しない場合には、渡されたトランザクションを第２のＰＣＩバス９へ送出すべきものと決定し、当該トランザクションを送受信部２２へ渡す。一方、該当する場合には、渡されたトランザクションを破棄する。
【００３５】
なお、図４中の制御部３０内における要素３１〜３４の構成については、上述した要素４１〜４４の構成と同様となるため、その説明を省略する。
【００３６】
次に、図５のフローチャートを参照して、転送処理に関わる情報機器全体の動作を説明する。ここでは、図１の構成例に基づく動作を説明するものとする。
【００３７】
例えば入力装置１１によりＤＶＤ再生要求が行われると、ＤＶＤドライブ６中のＤＶＤ上のデータを表示装置７で表示させる指示がＭＰＵ２に伝えられる（ステップＡ１）。
【００３８】
ＭＰＵ２は、ＤＶＤドライブ６中のＤＶＤ上のデータを読み出す（ステップＡ２）。なお、読み出されたデータは、第１のＰＣＩバス５上を通るときは、暗号化されていない状態になっている。こうして読み出されたデータは、システムメモリ１上の所定のアドレス空間（例えば、アドレス空間０ｘ２０００００００〜０ｘ５０００００００）に転送される（ステップＡ３）。
【００３９】
そして、システムメモリ１上のデータは、ＭＰＵ２により必要な処理が施された後、トランザクションとして表示装置７へ転送される（ステップＡ４）。このときのトランザクションは、第１のＰＣＩバス５上を通るときは、暗号化処理が施されていない状態になっている。また、表示装置７へ転送されるトランザクションは、第１のＰＣＩバス５を通じてブリッジ回路１０へも伝わる（ステップＡ５）。
【００４０】
トランザクションがブリッジ回路１０により検出されると、当該トランザクションは、ブリッジ回路１０において処理される（ステップＡ６）。すなわち、第２のＰＣＩバス９へそのまま送出されるか、もしくは送出されずに破棄される。
【００４１】
次に、図６のフローチャートを参照して、ブリッジ回路１０の動作を説明する。なお、ここでは、図２の構成例に基づく動作を説明するものとする。
【００４２】
例えば、第１のＰＣＩバス５を通じてトランザクションがブリッジ回路１０へ伝わると、当該トランザクションがブリッジ回路１０の送受信部２１で受信される（ステップＢ１）。送受信部２１では、受信したトランザクションからアドレスが抽出される（ステップＢ２）、抽出されたアドレスは制御部４０内のアドレスレジスタ４２へ送られ、トランザクションは処理決定部へ送られる。
【００４３】
制御部４０内の比較部４３では、抽出されたアドレスレジスタ内のアドレスと、特定アドレス記憶部４１に予め記憶されている特定のアドレス範囲との比較が行われる（ステップＢ３）。その比較結果は処理決定部４４へ送られる。
【００４４】
ここで、対象となるアドレスが特定のアドレス範囲に属するものであるかどうかが判別される（ステップＢ４）。特定のアドレス範囲に属するものでなければ（ステップＢ４のＮｏ）、そのトランザクションを第２のＰＣＩバス９に送出する（ステップＢ５）。一方、特定のアドレス範囲に属するものであれば（ステップＢ４のＹｅｓ）、そのトランザクションを送出させずに破棄する（ステップＢ６）。
【００４５】
このように本実施形態では、第１のＰＣＩバスに送出するデータもしくはトランザクションに暗号化処理を施さなくても、ブリッジ回路１０の制御により、保護すべきデータもしくはトランザクションが第２のＰＣＩバスを通じて外部に漏れることを防止することができる。また、保護すべきデータに対するトランザクションが第２のＰＣＩバスを通じて外部から送られてきた場合にも、保護すべきデータが改変される等といったことを防止することができる。
【００４６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００４７】
【発明の効果】
以上詳記したように本発明によれば、汎用バスに送出するデータに暗号化処理を施さなくても、保護すべきデータが外部に漏れることなく、安全な転送を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る情報機器の構成を示すブロック図。
【図２】ブリッジ回路の構成の一例を示すブロック図。
【図３】図１に示した情報機器の構成の変形例を示す図。
【図４】図２に示したブリッジ回路の構成の変形例を示す図。
【図５】転送処理に関わる情報機器全体の動作例を示すフローチャート。
【図６】ブリッジ回路１０の動作例を示すフローチャート。
【符号の説明】１…メモリ、２…ＭＰＵ、３…ノースブリッジ、４…サウスブリッジ、５…第１のＰＣＩバス、６…ＤＶＤドライブ、７…表示装置、８…ＰＣＩスロット、９…第２のＰＣＩバス、１０…ブリッジ回路、１１…入力装置、２１，２２…送受信部、３０，４０…制御部、３１，４１…特定アドレス記憶部、３２，４２…アドレスレジスタ、３３，４３…比較部、３４，４４…処理決定部。
【発明の属する技術分野】
本発明は、トランザクションが転送される汎用バスを有する情報機器およびトランザクション制御方法に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ（以下、ＰＣと称す）などの情報機器の中には、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスなどの汎用バスが配設されている。汎用バスには記憶装置や表示装置などの各種のデバイスが接続され、これらのデバイス間ではコンテンツデータ（以下、データと称す）の転送が頻繁に行われる。
【０００３】
上記汎用バスを通じて転送されるデータの中には、著作権上、保護すべきものも存在する。保護すべきデータは、転送の際、汎用バス上における外部から観測可能な観測点（例えば、ＰＣＩスロット部分）を介して、悪意を持った者などによって取得されてしまう恐れがある。そのような事態を回避するため、一般に、データをデバイスから汎用バスに送出する前にはデータに暗号化処理が施される。また、暗号化処理されたデータは、汎用バスを通じて転送された後、宛先のデバイスに入力される際に暗号を解除する復号化処理が施される。
【０００４】
しかし、汎用バスに接続されるあらゆるデバイスに対し、暗号化処理や復号化処理のためのハードウェアもしくはソフトウェアを設けることは、コストの増大を招く。また、確実な暗号化処理や復号化処理を実現するためには、膨大な開発費用や時間がかかる。そのため、暗号化処理や復号化処理をできるだけ減らし、汎用バスに送出するデータに暗号化処理を施さなくても安全な転送を行うことができ、上記観測点を介して当該データが外部に漏れることがないような技術の提示が望まれる。
【０００５】
なお、特許文献１には、ＰＣＩバス上のアダプタから機器内部のメモリの保護領域に対する不正アクセスを防止する技術が開示されている。この文献では、アクセス要求元のＩＤおよびアクセス対象のアドレスをチェックすることにより、当該アクセス要求を許可すべきか否かを判別している。
【０００６】
【特許文献１】
米国特許第６，３１１，２５５号公報
【０００７】
【発明が解決しようとする課題】
上記特許文献１の技術を利用することにより、外部からＰＣＩバスなどの汎用バスを介して機器の内部に侵入する不正なアクセスを排除することができるかもしれない。しかしながら、機器の内部から保護すべきデータが暗号化処理の施されていない状態で上記観測点に一旦到達すると、不正なアクセスが無くとも、容易に外部へ漏れてしまうおそれがある。
【０００８】
本発明は上記実情に鑑みてなされたものであり、汎用バスに送出するデータに暗号化処理を施さなくても、保護すべきデータが外部に漏れることなく、安全な転送を行うことが可能な情報機器および情報処理方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る情報機器は、暗号化処理の施されていない、アドレスを含むトランザクションを転送する第１の汎用バスと、情報機器の外部と接続される第２の汎用バスと、前記第１の汎用バスと第２の汎用バスとの間に接続されるブリッジ回路とを具備し、前記ブリッジ回路は、前記第１の汎用バスを通じて転送されてくる前記トランザクションに含まれるアドレスが特定のアドレス範囲に属するものであるかどうかを判別し、該当する場合には当該トランザクションが前記第２の汎用バスに送出されないように制御する制御部を有することを特徴とする。
【００１０】
また、本発明に係るトランザクション制御方法は、情報機器におけるトランザクション制御方法であって、第１の汎用バスを通じて転送されてくる、暗号化処理の施されていない、アドレスを含むトランザクションを受信し、前記受信されたトランザクションからアドレスを抽出し、前記抽出されたアドレスが特定のアドレス範囲に属するものであるか否かを判別し、該当する場合には、前記情報機器の外部と接続される第２の汎用バスに当該トランザクションが送出されないように制御することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る情報機器の構成を示すブロック図である。
図１に示される情報機器は、例えばパーソナルコンピュータであり、システムメモリ１、ＭＰＵ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）２、ノースブリッジ３、サウスブリッジ４、第１のＰＣＩバス５、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）ドライブ６、表示装置７、ＰＣＩスロット８、第２のＰＣＩバス９、ブリッジ回路１０、入力装置１１などを備えている。
【００１２】
システムメモリ１は、ＭＰＵ２により処理される各種のデータなどを保持し、ＭＰＵ２の作業エリアとして使用される。図１の例では、システムメモリ１のアドレス空間０ｘ００００００００〜０ｘＦＦＦＦＦＦＦＦのうち、アドレス番号が連続するひと纏まりのアドレス空間０ｘ２０００００００〜０ｘ５０００００００が、保護すべきデータの処理に用いられる領域１ａとして予め割り当てられている。
【００１３】
ＭＰＵ２は、情報機器全体の制御を司るものである。このＭＰＵ２は、入力装置１１等からデータ処理要求（例えば、動画データの再生要求）があった場合には、指定された第１のＰＣＩバス５上のデバイスからデータを読み出してシステムメモリ１上に展開するとともに、システムメモリ１上に展開されたデータ、対応するアドレス、要求種別などを含むトランザクションを再生先のデバイスへ送るために第１のＰＣＩバス５上に送出したりする。
【００１４】
ノースブリッジ３は、ＭＰＵ２とサウスブリッジ４との間のブリッジ処理、システムメモリ１の制御などを行う各種コントローラを備えている。
サウスブリッジ４は、ノースブリッジ３および第１のＰＣＩバス５に接続されており、入力装置１１からの入力信号を処理するコントローラや、第１のＰＣＩバス５上の各種ＰＣＩデバイスを制御するコントローラを備えている。
【００１５】
第１のＰＣＩバス５は、本情報機器の汎用バスに相当するものであり、暗号化処理の施されていないトランザクションを転送する。この第１のＰＣＩバス５は、サウスブリッジ４およびブリッジ回路１０に接続される。
【００１６】
ＤＶＤドライブ６は、第１のＰＣＩバス５に接続されるＰＣＩデバイスに相当するものである。このＤＶＤドライブ６内のＤＶＤには暗号化された状態の映像データが記憶されており、データ読出しの際には当該データが復号化処理部６ａにより復号化されてＰＣＩバス５へ送出される。なお、本実施形態では、ＤＶＤドライブ６内のＤＶＤ上のデータが読み出されてＭＰＵ２により上記システムメモリ１上で処理される際には、領域１ａが使用されるものとする。
【００１７】
表示装置７は、第１のＰＣＩバス５に接続されるＰＣＩデバイスに相当するものである。この表示装置７は、第１のＰＣＩバス５を介して送られてくるトランザクションを受信し、これに含まれるデータを画面上に表示する。
【００１８】
ＰＣＩスロット８は、外部の装置（通信コントローラなど）８ａが着脱可能となっており、第２のＰＣＩバス９に接続されている。このＰＣＩスロット８は、外部から第２のＰＣＩバス９上のトランザクションを観測可能な観測点に相当する。
【００１９】
第２のＰＣＩバス９は、上記第１のＰＣＩバス５と同一の構造を有する汎用バスであり、ブリッジ回路１０とＰＣＩスロット８との間に接続される。
【００２０】
ブリッジ回路１０は、第１のＰＣＩバス５と第２のＰＣＩバス９との間に接続される。このブリッジ回路１０は、例えば、第１のＰＣＩバス５を通じて転送されてくるトランザクションに含まれるアドレスが特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ２０００００００〜０ｘ５０００００００と同じ範囲）に属するものであるかどうかを判別し、該当する場合には当該トランザクションが第２のＰＣＩバス９に送出されないように制御する。一方、該当しない場合には、当該トランザクションを第２のＰＣＩバス９に送出させる。
【００２１】
また、ブリッジ回路１０は、第２のＰＣＩバス９を通じて転送されてくるトランザクションに含まれるアドレスが特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ２０００００００〜０ｘ５０００００００と同じ範囲）に属するものであるかどうかを判別し、該当する場合には当該トランザクションが第１のＰＣＩバス５に送出されないように制御する。一方、該当する場合には、当該トランザクションを第１のＰＣＩバス５に送出させる。
【００２２】
入力装置１１は、マウスやキーボードに相当するものであり、ユーザが各種のデータ処理要求を行うために使用される。
【００２３】
図２は、ブリッジ回路１０の構成の一例を示すブロック図である。
ブリッジ回路１０は、送受信部２１，２２および制御部３０，４０を有する。
【００２４】
制御部３０には、特定アドレス記憶部３１、アドレスレジスタ３２、比較部３３、処理決定部３４が備えられる。また、制御部４０には、特定アドレス記憶部４１、アドレスレジスタ４２、比較部４３、処理決定部４４が備えられる。
【００２５】
送受信部２１は、第１のＰＣＩバス５を通じて転送されてくるトランザクションを受信した場合、そのトランザクションを制御部４０中の処理決定部４４へ送るとともに、当該トランザクションからアドレスを抽出してそのアドレスを制御部４０中のアドレスレジスタ４２へ送る。
【００２６】
特定アドレス記憶部４１は、特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ２０００００００〜０ｘ５０００００００と同じ範囲）を予め記憶している。比較部４３は、特定アドレス記憶部４１に記憶されるアドレスとアドレスレジスタ４２に記憶されるアドレスとを比較し、一致／不一致を示す比較結果を出力する。処理決定部４４は、比較結果に基づき、アドレスレジスタ４２のアドレスが特定のアドレス範囲に属するものであるかどうかを判別する。該当しない場合には、渡されたトランザクションを第２のＰＣＩバス９へ送出すべきものと決定し、当該トランザクションを送受信部２２へ渡す。一方、該当する場合には、渡されたトランザクションを破棄する。
【００２７】
送受信部２２は、第２のＰＣＩバス９を通じて転送されてくるトランザクションを受信した場合、そのトランザクションを制御部３０中の処理決定部３４へ送るとともに、当該トランザクションからアドレスを抽出してそのアドレスを制御部３０中のアドレスレジスタ３２へ送る。
【００２８】
特定アドレス記憶部３１は、特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ２０００００００〜０ｘ５０００００００と同じ範囲）を予め記憶している。比較部３３は、特定アドレス記憶部３１に記憶されるアドレスとアドレスレジスタ３２に記憶されるアドレスとを比較し、一致／不一致を示す比較結果を出力する。処理決定部３４は、比較結果に基づき、アドレスレジスタ３２のアドレスが特定のアドレス範囲に属するものであるかどうか判別する。該当しない場合には、渡されたトランザクションを第１のＰＣＩバス５へ送出すべきものと決定し、当該トランザクションを送受信部２１へ渡す。一方、該当する場合には、渡されたトランザクションを破棄する。
【００２９】
図３は、図１に示した情報機器の構成の変形例を示している。なお、図１と共通する要素には同一の符号を付している。
【００３０】
図１の例では、保護すべきデータの処理に用いられる領域が１つの場合を示したが、これに限定されることはない。例えば図３に示すように、保護すべきデータの処理に用いられる領域を、２つの領域１ｂ，１ｃとしてもよい。
【００３１】
図３の構成を採用する場合は、図２に示したブリッジ回路１０の構成を、図４に示す構成に変形すればよい。以下に、図４の構成を説明する。
【００３２】
特定アドレス記憶部４１ａは、特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ１０００００００〜０ｘ２０００００００と同じ範囲）を予め記憶している。また、特定アドレス記憶部４１ｂは、特定のアドレス範囲（例えば、上記システムメモリ１におけるアドレス空間０ｘ５０００００００〜０ｘＦＦＦＦＦＦＦＦと同じ範囲）を予め記憶している。
【００３３】
比較部４３ａは、特定アドレス記憶部４１ａに記憶されるアドレスとアドレスレジスタ４２に記憶されるアドレスとを比較し、一致／不一致を示す比較結果を出力する。また、比較部４３ｂは、特定アドレス記憶部４１ｂに記憶されるアドレスとアドレスレジスタ４２に記憶されるアドレスとを比較し、一致／不一致を示す比較結果を出力する。
【００３４】
処理決定部４４は、双方の比較結果に基づき、アドレスレジスタ４２のアドレスが特定のアドレス範囲に属するものであるかどうかを判別する。該当しない場合には、渡されたトランザクションを第２のＰＣＩバス９へ送出すべきものと決定し、当該トランザクションを送受信部２２へ渡す。一方、該当する場合には、渡されたトランザクションを破棄する。
【００３５】
なお、図４中の制御部３０内における要素３１〜３４の構成については、上述した要素４１〜４４の構成と同様となるため、その説明を省略する。
【００３６】
次に、図５のフローチャートを参照して、転送処理に関わる情報機器全体の動作を説明する。ここでは、図１の構成例に基づく動作を説明するものとする。
【００３７】
例えば入力装置１１によりＤＶＤ再生要求が行われると、ＤＶＤドライブ６中のＤＶＤ上のデータを表示装置７で表示させる指示がＭＰＵ２に伝えられる（ステップＡ１）。
【００３８】
ＭＰＵ２は、ＤＶＤドライブ６中のＤＶＤ上のデータを読み出す（ステップＡ２）。なお、読み出されたデータは、第１のＰＣＩバス５上を通るときは、暗号化されていない状態になっている。こうして読み出されたデータは、システムメモリ１上の所定のアドレス空間（例えば、アドレス空間０ｘ２０００００００〜０ｘ５０００００００）に転送される（ステップＡ３）。
【００３９】
そして、システムメモリ１上のデータは、ＭＰＵ２により必要な処理が施された後、トランザクションとして表示装置７へ転送される（ステップＡ４）。このときのトランザクションは、第１のＰＣＩバス５上を通るときは、暗号化処理が施されていない状態になっている。また、表示装置７へ転送されるトランザクションは、第１のＰＣＩバス５を通じてブリッジ回路１０へも伝わる（ステップＡ５）。
【００４０】
トランザクションがブリッジ回路１０により検出されると、当該トランザクションは、ブリッジ回路１０において処理される（ステップＡ６）。すなわち、第２のＰＣＩバス９へそのまま送出されるか、もしくは送出されずに破棄される。
【００４１】
次に、図６のフローチャートを参照して、ブリッジ回路１０の動作を説明する。なお、ここでは、図２の構成例に基づく動作を説明するものとする。
【００４２】
例えば、第１のＰＣＩバス５を通じてトランザクションがブリッジ回路１０へ伝わると、当該トランザクションがブリッジ回路１０の送受信部２１で受信される（ステップＢ１）。送受信部２１では、受信したトランザクションからアドレスが抽出される（ステップＢ２）、抽出されたアドレスは制御部４０内のアドレスレジスタ４２へ送られ、トランザクションは処理決定部へ送られる。
【００４３】
制御部４０内の比較部４３では、抽出されたアドレスレジスタ内のアドレスと、特定アドレス記憶部４１に予め記憶されている特定のアドレス範囲との比較が行われる（ステップＢ３）。その比較結果は処理決定部４４へ送られる。
【００４４】
ここで、対象となるアドレスが特定のアドレス範囲に属するものであるかどうかが判別される（ステップＢ４）。特定のアドレス範囲に属するものでなければ（ステップＢ４のＮｏ）、そのトランザクションを第２のＰＣＩバス９に送出する（ステップＢ５）。一方、特定のアドレス範囲に属するものであれば（ステップＢ４のＹｅｓ）、そのトランザクションを送出させずに破棄する（ステップＢ６）。
【００４５】
このように本実施形態では、第１のＰＣＩバスに送出するデータもしくはトランザクションに暗号化処理を施さなくても、ブリッジ回路１０の制御により、保護すべきデータもしくはトランザクションが第２のＰＣＩバスを通じて外部に漏れることを防止することができる。また、保護すべきデータに対するトランザクションが第２のＰＣＩバスを通じて外部から送られてきた場合にも、保護すべきデータが改変される等といったことを防止することができる。
【００４６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００４７】
【発明の効果】
以上詳記したように本発明によれば、汎用バスに送出するデータに暗号化処理を施さなくても、保護すべきデータが外部に漏れることなく、安全な転送を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る情報機器の構成を示すブロック図。
【図２】ブリッジ回路の構成の一例を示すブロック図。
【図３】図１に示した情報機器の構成の変形例を示す図。
【図４】図２に示したブリッジ回路の構成の変形例を示す図。
【図５】転送処理に関わる情報機器全体の動作例を示すフローチャート。
【図６】ブリッジ回路１０の動作例を示すフローチャート。
【符号の説明】１…メモリ、２…ＭＰＵ、３…ノースブリッジ、４…サウスブリッジ、５…第１のＰＣＩバス、６…ＤＶＤドライブ、７…表示装置、８…ＰＣＩスロット、９…第２のＰＣＩバス、１０…ブリッジ回路、１１…入力装置、２１，２２…送受信部、３０，４０…制御部、３１，４１…特定アドレス記憶部、３２，４２…アドレスレジスタ、３３，４３…比較部、３４，４４…処理決定部。
Claims (9)
- 暗号化処理の施されていない、アドレスを含むトランザクションを転送する第１の汎用バスと、
情報機器の外部と接続される第２の汎用バスと、
前記第１の汎用バスと第２の汎用バスとの間に接続されるブリッジ回路と
を具備し、
前記ブリッジ回路は、前記第１の汎用バスを通じて転送されてくる前記トランザクションに含まれるアドレスが特定のアドレス範囲に属するものであるかどうかを判別し、該当する場合には当該トランザクションが前記第２の汎用バスに送出されないように制御する制御部を有することを特徴とする情報機器。 - 前記ブリッジ回路は、前記第２の汎用バスを通じて転送されてくる、アドレスを含むトランザクションに含まれる当該アドレスが特定のアドレス範囲に属するものであるかどうかを判別し、該当する場合には当該トランザクションが前記第１の汎用バスに送出されないように制御する他の制御部を更に有することを特徴とする請求項１記載の情報機器。
- 前記ブリッジ回路の制御部は、
前記第１の汎用バスを通じて転送されてくる前記トランザクションに含まれるアドレスを記憶する第１の記憶部と、
前記特定のアドレス範囲を記憶する第２の記憶部と、
前記第１の記憶部に記憶されるアドレスと前記第２の記憶部に記憶されるアドレス範囲とを比較する比較部と、
前記比較部の比較結果に基づき、前記第１の汎用バスを通じて転送されてくる前記トランザクションを前記第２の汎用バスへ送出すべきか否かを決定する処理決定部と
を有することを特徴とする請求項１記載の情報機器。 - 前記第２の記憶部に記憶される前記特定のアドレス範囲は、所定のメモリ上の特定のアドレス空間に対応していることを特徴とする請求項３記載の情報機器。
- 前記第２の汎用バスには、外部の装置が着脱可能なスロットが接続されていることを特徴とする請求項１記載の情報機器。
- 暗号化処理の施されていない、アドレスを含むトランザクションを転送する第１のＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスと、
ＰＣＩデバイスが着脱可能なＰＣＩスロットが接続された第２のＰＣＩバスと、
前記第１のＰＣＩバスと第２のＰＣＩバスとの間に接続されるブリッジ回路とを具備し、
前記ブリッジ回路は、
前記第１のＰＣＩバスを通じて転送されてくる前記トランザクションに含まれるアドレスが特定のアドレス範囲に属するものであるかどうかを判別し、該当する場合には当該トランザクションが前記第２のＰＣＩバスに送出されないように制御する手段を有することを特徴とする情報機器。 - 前記ブリッジ回路は、
前記第２のＰＣＩバスを通じて転送されてくる、アドレスを含むトランザクションに含まれる当該アドレスが特定のアドレス範囲に属するものであるか否かを判別し、該当する場合には当該トランザクションが前記第１のＰＣＩバスに送出されないように制御する手段を更に有することを特徴とする情報機器。 - 情報機器におけるトランザクション制御方法であって、
第１の汎用バスを通じて転送されてくる、暗号化処理の施されていない、アドレスを含むトランザクションを受信し、
前記受信されたトランザクションからアドレスを抽出し、
前記抽出されたアドレスが特定のアドレス範囲に属するものであるか否かを判別し、該当する場合には、前記情報機器の外部と接続される第２の汎用バスに当該トランザクションが送出されないように制御する
ことを特徴とするトランザクション制御方法。 - 前記第２の汎用バスを通じて転送されてくる、アドレスを含むトランザクションを受信し、
前記受信されたトランザクションからアドレスを抽出し、
前記抽出されたアドレスが特定のアドレス範囲に属するものであるか否かを判別し、該当する場合には、前記第１の汎用バスに当該トランザクションが送出されないように制御する
ことを特徴とする請求項８記載のトランザクション制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095673A JP2004302922A (ja) | 2003-03-31 | 2003-03-31 | 情報機器およびトランザクション制御方法 |
| EP04004863A EP1467286A2 (en) | 2003-03-31 | 2004-03-02 | Information apparatus having a bridge circuit between computer buses and transaction control method |
| US10/801,561 US20040210704A1 (en) | 2003-03-31 | 2004-03-17 | Information apparatus and transaction control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095673A JP2004302922A (ja) | 2003-03-31 | 2003-03-31 | 情報機器およびトランザクション制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004302922A true JP2004302922A (ja) | 2004-10-28 |
Family
ID=32866689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003095673A Withdrawn JP2004302922A (ja) | 2003-03-31 | 2003-03-31 | 情報機器およびトランザクション制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040210704A1 (ja) |
| EP (1) | EP1467286A2 (ja) |
| JP (1) | JP2004302922A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008120325A1 (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Limited | スイッチ、情報処理装置およびアドレス変換方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689726A (en) * | 1995-05-03 | 1997-11-18 | United Microelectronics Corporation | Computer system interface adapter capable of automatic self-configuration and self-diagnosis before operating system initiation |
| US5838935A (en) * | 1995-06-15 | 1998-11-17 | Intel Corporation | Method and apparatus providing programmable decode modes for secondary PCI bus interfaces |
| US5913045A (en) * | 1995-12-20 | 1999-06-15 | Intel Corporation | Programmable PCI interrupt routing mechanism |
| US6311255B1 (en) * | 1999-04-29 | 2001-10-30 | International Business Machines Corporation | System and method for selectively restricting access to memory for bus attached unit IDs |
| US6816938B2 (en) * | 2001-03-27 | 2004-11-09 | Synopsys, Inc. | Method and apparatus for providing a modular system on-chip interface |
| US6968415B2 (en) * | 2002-03-29 | 2005-11-22 | International Business Machines Corporation | Opaque memory region for I/O adapter transparent bridge |
-
2003
- 2003-03-31 JP JP2003095673A patent/JP2004302922A/ja not_active Withdrawn
-
2004
- 2004-03-02 EP EP04004863A patent/EP1467286A2/en not_active Withdrawn
- 2004-03-17 US US10/801,561 patent/US20040210704A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008120325A1 (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Limited | スイッチ、情報処理装置およびアドレス変換方法 |
| JPWO2008120325A1 (ja) * | 2007-03-28 | 2010-07-15 | 富士通株式会社 | スイッチおよび情報処理装置 |
| JP5056845B2 (ja) * | 2007-03-28 | 2012-10-24 | 富士通株式会社 | スイッチおよび情報処理装置 |
| US8707010B2 (en) | 2007-03-28 | 2014-04-22 | Fujitsu Limited | Switch, information processing apparatus, and address translation method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1467286A2 (en) | 2004-10-13 |
| US20040210704A1 (en) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7930562B2 (en) | Method of and apparatus for reproducing information, and security module | |
| JP4999191B2 (ja) | セキュア情報格納システム及び方法 | |
| US6845450B1 (en) | Display unit storing and using a cryptography key | |
| US11212671B2 (en) | Method and system for securing communication links using enhanced authentication | |
| US9665740B1 (en) | Method and system for cryptographically securing a graphics system | |
| KR101142751B1 (ko) | 복수의 그래픽 프로세서 사이의 통신을 암호화하기 위한 비디오 프로세싱 시스템, 방법, 및 컴퓨터 프로그램 제품 | |
| US20070180270A1 (en) | Encryption/decryption device, communication controller, and electronic instrument | |
| JP4576100B2 (ja) | 情報再生装置、セキュアモジュールおよび情報再生方法 | |
| JPH10143439A (ja) | データ処理装置 | |
| JP2004302922A (ja) | 情報機器およびトランザクション制御方法 | |
| JP2002314970A (ja) | デジタル画像伝送装置 | |
| JP2002182984A (ja) | データ処理装置 | |
| US20080040806A1 (en) | Method and apparatus for securing unprotected content files from unauthorized use | |
| JP4307232B2 (ja) | ディジタル情報管理装置 | |
| JP2011175464A (ja) | 情報処理装置および情報処理方法 | |
| JP2006246541A (ja) | ディジタル情報管理装置 | |
| JP2006178535A (ja) | 暗号化データ記録装置 | |
| JP2008140265A (ja) | 画像形成装置、画像形成装置の情報漏洩防止方法、及びそのプログラム | |
| JP2006323778A (ja) | データ処理装置及びデータ処理方法 | |
| JP2011129073A (ja) | ホストコントローラ、情報処理装置および情報処理方法 | |
| JP2008048271A (ja) | データ処理装置およびデータ転送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051221 |