JP2010062451A - Component built-in type multilayer wiring board, and method for manufacturing the same - Google Patents

Component built-in type multilayer wiring board, and method for manufacturing the same Download PDF

Info

Publication number
JP2010062451A
JP2010062451A JP2008228556A JP2008228556A JP2010062451A JP 2010062451 A JP2010062451 A JP 2010062451A JP 2008228556 A JP2008228556 A JP 2008228556A JP 2008228556 A JP2008228556 A JP 2008228556A JP 2010062451 A JP2010062451 A JP 2010062451A
Authority
JP
Japan
Prior art keywords
layer
circuit pattern
adhesive resin
circuit
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008228556A
Other languages
Japanese (ja)
Inventor
Taiji Ogawa
泰司 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008228556A priority Critical patent/JP2010062451A/en
Publication of JP2010062451A publication Critical patent/JP2010062451A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a component built-in type multilayer wiring board and a method for manufacturing the same, which are specially suitable to perform component incorporation and interlayer connection by a surface mounting device being commonly-used existing equipment and a plating method. <P>SOLUTION: The component built-in type multilayer wiring board includes: the first circuit pattern layer 1 having the first and second main surfaces 1a, 1b; the first and second circuit components 2, 3 respectively surface-mounted on the first and second main surfaces 1a, 1b; the film-like first adhesion resin layer 4 which internally seals the first circuit component 2 and where the first main surface 1a of the first circuit pattern layer 1 adheres onto one surface; the second circuit pattern layer 5 having the first and second main surfaces 5a, 5b, where the first main surface 5a adheres onto the other surface of the adhesion resin layer 4 and the third circuit component is surface-mounted on the second main surface 5b; a through-hole H penetrating the adhesion resin layer 4 between the first and second circuit patterns; and a conductive via 51a made of a plating layer for the mutual connection of the first and second circuit patterns through the through-hole. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は部品内蔵型多層配線基板及びその製造方法、特に、一般的な現行設備である表面実装装置及びめっき工法によって部品内蔵及び層間接続を行うのに好適な部品内蔵型多層配線基板及びその製造方法に関する。   The present invention relates to a component built-in type multilayer wiring board and a manufacturing method thereof, and in particular, a component built-in type multilayer wiring board suitable for performing component built-in and interlayer connection by a surface mounting apparatus and a plating method, which are general current facilities, and the manufacturing thereof. Regarding the method.

近年、携帯電話やデジタルカメラなどの各種電子機器に組み込まれる回路配線基板分野においては、その小形化、薄形化、多機能化及び高密度化の要求が益々高まってきている。この要求に応えるために、従来、回路配線基板の表面に実装されていた半導体IC/LSIのような能動素子や抵抗のような受動素子などの回路部品を回路配線基板内に埋め込んで基板面積を削減する部品内蔵技術が開発されてきている。   In recent years, in the field of circuit wiring boards incorporated in various electronic devices such as mobile phones and digital cameras, there are increasing demands for miniaturization, thinning, multi-functionality and high density. In order to meet this demand, circuit components such as active elements such as semiconductor IC / LSI and passive elements such as resistors, which have been mounted on the surface of circuit wiring boards, are embedded in the circuit wiring board. Reduced component built-in technologies have been developed.

部品内蔵技術は、表面実装(SMT)の場合と比べて部品配置の自由度が高まり部品間の配線長の短縮化などの最適化により高周波特性の改善等も見込める。そして、今後も多機能化要求に伴い新たに能動/受動素子等の各種回路部品の開発が進み、埋め込み対象となる内蔵回路部品の種類が増加することやチップサイズの小形化などによる内蔵の容易化が進展してくるにしたがい、部品内蔵技術がメインボードなどの大規模な回路配線基板で適用されるようになるものと期待されている。   The component built-in technology increases the degree of freedom of component placement compared to the case of surface mounting (SMT), and can be expected to improve high-frequency characteristics by optimization such as shortening the wiring length between components. In the future, various circuit parts such as active / passive elements will be developed in response to the demand for multi-functionality, and the number of built-in circuit parts to be embedded will increase, and it will be easy to incorporate them by reducing the chip size. It is expected that the component built-in technology will be applied to a large-scale circuit wiring board such as a main board as the computerization progresses.

このような部品内蔵技術は、一例として特許文献1や特許文献2に開示されている。前記特許文献1の技術は、転写用基材に設けられた導体回路の片面のみに実装された電気部品をBステージ状態の樹脂層内に埋設し、その樹脂層表層に前記導体回路を接着した後、転写用基材を剥離することによって、樹脂層表面に導体回路を有する電気部品内蔵型の配線基板(層)を提供するものである。この技術はSIMPACT(松下電器産業(株)の登録商標)として広く知られており、特許文献2も特許文献1と同様な部品内蔵技術を開示している。   Such a component built-in technology is disclosed in Patent Document 1 and Patent Document 2 as an example. In the technique of Patent Document 1, an electrical component mounted only on one side of a conductor circuit provided on a transfer substrate is embedded in a resin layer in a B-stage state, and the conductor circuit is bonded to the surface of the resin layer. Thereafter, the transfer substrate is peeled off to provide an electric component built-in wiring board (layer) having a conductor circuit on the surface of the resin layer. This technology is widely known as SIMPACT (registered trademark of Matsushita Electric Industrial Co., Ltd.), and Patent Document 2 discloses a component built-in technology similar to Patent Document 1.

ところで、前記特許文献1及び2では、部品が内蔵される配線基板(層)に対する多層配線相互間の電気的接続の手段(層間接続)として、ALIVH(松下電器産業(株)の登録商標)やB2it(登録商標)のように、絶縁樹脂基板の貫通孔に導電ペーストを加圧充填して形成した導電ビアが用いられる。   Incidentally, in Patent Documents 1 and 2, ALIVH (registered trademark of Matsushita Electric Industrial Co., Ltd.) or the like is used as means for electrical connection (interlayer connection) between multilayer wirings to a wiring board (layer) in which components are built. As in B2it (registered trademark), a conductive via formed by pressurizing and filling a conductive paste into a through hole of an insulating resin substrate is used.

しかしながら、このような部品内蔵技術を伴う層間接続のためには、専用の特殊な製造設備を必要とし、現行の設備や基板材料の転用などで実現することが困難であるという問題がある。また、導体回路(パターン)の多くの箇所に多数の導電ペーストを圧着することになるが、各箇所間の圧着の均一化が充分に得られず、層間接触抵抗の増大を招くなどの問題点を抱えている。   However, for the interlayer connection with such a component built-in technology, there is a problem that a dedicated special manufacturing facility is required, and it is difficult to realize it by diverting the current facility or board material. In addition, many conductive pastes are pressure-bonded at many locations on the conductor circuit (pattern), but the pressure-bonding uniformity between each location cannot be obtained sufficiently, resulting in an increase in interlayer contact resistance. Have

一方、一般的な表面実装(SMT)装置を利用して部品内蔵を行おうとする場合、まず、回路部品を基板(基材)に実装するに当たって、実装面に回路パターンが予め形成されていることが必要である。   On the other hand, when mounting a component using a general surface mounting (SMT) device, first, a circuit pattern is formed in advance on the mounting surface when mounting a circuit component on a substrate (base material). is required.

そこで、前記基板に通常の片面銅箔積層板(片面CCL)を用いた場合、銅箔層のパターン化後に回路部品を実装し、この回路部品を他の積層される絶縁樹脂基板に内蔵させることはできるが、前記片面CCLの反対面に回路部品を実装しこれを更に他の絶縁樹脂基板に内蔵させるには、前記反対面に例えばアディティブ法等による新たな回路パターン形成のための追加工程を必要とし、工程の煩雑化及び製造コストの増大化を招く難点がある。なお、このような難点は、前記特許文献1及び2でも解決できていない。   Therefore, when a normal single-sided copper foil laminate (single-sided CCL) is used for the substrate, the circuit component is mounted after the copper foil layer is patterned, and this circuit component is built in another laminated insulating resin substrate. However, in order to mount a circuit component on the opposite surface of the one-sided CCL and further incorporate it in another insulating resin substrate, an additional process for forming a new circuit pattern by the additive method or the like is formed on the opposite surface. There is a drawback that it requires a complicated process and an increase in manufacturing cost. Such a difficulty cannot be solved even in Patent Documents 1 and 2.

また、前記基板に両面CCLを用いた場合であっても、回路部品を内蔵した絶縁樹脂基板を跨ぐ層間接続をとるためにめっき工法を使用するには、回路パターン表面を保護するマスク工程や、或いは両面における各回路パターン自体の接続のためのめっきに加えて前記層間接続のためのめっきを行うという2度のめっき工程が必要となり、工程の煩雑化及び製造コストの増大化を招く。
特開2007− 83423号公報 特開2004−146634号公報
Further, even when the double-sided CCL is used for the substrate, in order to use a plating method to make an interlayer connection across an insulating resin substrate containing a circuit component, a mask process for protecting the circuit pattern surface, Alternatively, two plating steps of performing plating for the interlayer connection in addition to plating for connection of the circuit patterns themselves on both surfaces are required, resulting in complicated processes and increased manufacturing costs.
JP 2007-83423 A JP 2004-146634 A

本発明は、前記問題点を解決するものであり、一般的な現行設備である表面実装装置及びめっき工法によって部品内蔵及び層間接続を行うのに特に好適な部品内蔵型多層配線基板及びその製造方法を提供することを目的とする。   The present invention solves the above-described problems, and is a component mounting type multilayer wiring board particularly suitable for performing component built-in and interlayer connection by a surface mounting apparatus and plating method, which are general current facilities, and a method for manufacturing the same. The purpose is to provide.

請求項1に記載の本発明の部品内蔵型多層配線基板は、第1及び第2主面を有する第1回路パターン層と、前記第1及び第2主面にそれぞれ表面実装された第1及び第2回路部品と、前記第1回路部品を内部に封止し一方の面に前記第1回路パターン層の第1主面が接着されるフィルム状の第1接着樹脂層と、第1及び第2主面を有しその第1主面が前記接着樹脂層の他方の面に接着されその第2主面に第3回路部品が表面実装された第2回路パターン層と、前記第1及び第2回路パターン間において前記接着樹脂層を貫通する貫通孔と、前記貫通孔を通じて前記第1及び第2回路パターンを相互接続するためのめっき層からなる導電ビアとを備えていることを特徴とする。   The component-embedded multilayer wiring board according to the first aspect of the present invention includes a first circuit pattern layer having first and second main surfaces, and first and second surface mounted on the first and second main surfaces, respectively. A second circuit component, a first adhesive resin layer in the form of a film in which the first circuit component is sealed inside and the first main surface of the first circuit pattern layer is bonded to one surface; A second circuit pattern layer having two main surfaces, the first main surface being bonded to the other surface of the adhesive resin layer, and a third circuit component being surface-mounted on the second main surface; A through hole penetrating the adhesive resin layer between two circuit patterns and a conductive via made of a plating layer for interconnecting the first and second circuit patterns through the through hole are provided. .

請求項2に記載の本発明は、請求項1に記載の部品内蔵型多層配線基板において、第4回路部品が前記第2回路パターン層の前記第1主面に表面実装され、前記第1接着樹脂層の内部に封止されていることを特徴とする。   According to a second aspect of the present invention, in the multilayer wiring board with built-in components according to the first aspect, a fourth circuit component is surface-mounted on the first main surface of the second circuit pattern layer, and the first adhesion It is characterized by being sealed inside the resin layer.

請求項3に記載の本発明は、請求項1または請求項2に記載の部品内蔵型多層配線基板において、前記第2及び第3回路部品のうち少なくとも一方側に、前記第1接着樹脂層に第2接着樹脂層の一方の面が隣接され、前記第2接着樹脂層の他方の面に、他の回路部品が表面実装された第1及び第2主面を有する第3回路パターン層が配置され、前記第2、第3回路部品のいずれか一方及び前記他の回路部品が第2接着樹脂層内に封止され、第1または第2回路パターン層の第2主面及び第3回路パターン層の第1主面が前記第2接着樹脂層の両面にそれぞれ接着され、前記1または第2回路パターン層と第3回路パターン層との間において第2接着樹脂層を貫通するめっき層からなる導電ビアが設けられていることを特徴とする。   According to a third aspect of the present invention, in the component-embedded multilayer wiring board according to the first or second aspect, the first adhesive resin layer is provided on at least one side of the second and third circuit components. A third circuit pattern layer having first and second main surfaces on which one surface of the second adhesive resin layer is adjacent and the other surface of the second adhesive resin layer is surface-mounted is disposed. One of the second and third circuit components and the other circuit component are sealed in a second adhesive resin layer, and the second main surface and the third circuit pattern of the first or second circuit pattern layer The first main surface of the layer is formed by a plating layer that is bonded to both surfaces of the second adhesive resin layer and penetrates the second adhesive resin layer between the first or second circuit pattern layer and the third circuit pattern layer. Conductive vias are provided.

請求項4に記載の本発明の部品内蔵型多層配線基板の製造方法は、(A)第1及び第2主面を有する第1導電層の前記第2主面をフィルム状の第1基材に剥離可能に積層して形成された第1転写基材を用意し、前記第1導電層をパターニングして第1回路パターン層を形成する工程と、(B)前記第1回路パターン層の第1主面に、第1の回路部品を表面実装する工程と、(C)絶縁性の第1接着樹脂層内に前記第1の回路部品を封止し、第1接着樹脂層の一方の面(下面)に前記第1回路パターン層の第1主面を接着する工程と、(D)前記第1接着樹脂層の他方の面(上面)に第2導電層を積層する工程と、(E)前記第2導電層及び第1接着樹脂層を貫通し前記第1回路パターン層の第1主面の一部を露出させるように貫通孔を形成する工程と、(F)前記貫通孔内壁、前記第1回路パターン層の第1主面の露出面及び前記第2導電層表面に亘ってめっきを施して金属めっき層からなる導電ビアを形成する工程と、(G)前記第2導電層及び前記めっき層をパターニングして、前記第1接着樹脂層側を第1主面としその反対側を第2主面とする第2回路パターン層を形成する工程と、(H)前記第1基材を剥離除去することによって、前記第1回路パターン層の第2主面を露出させる工程と、(I)前記第1回路パターン層の露出された第2主面に第2回路部品を表面実装し、前記第2回路パターン層の第2主面に第3回路部品を表面実装する工程とを備えていることを特徴とする。   According to a fourth aspect of the present invention, there is provided a method of manufacturing a component-embedded multilayer wiring board according to the present invention. (A) The second main surface of the first conductive layer having the first and second main surfaces is a film-like first base material. Preparing a first transfer substrate formed in such a manner that the first transfer substrate is peelably laminated, and patterning the first conductive layer to form a first circuit pattern layer; and (B) first step of the first circuit pattern layer. A step of surface-mounting the first circuit component on one main surface; and (C) sealing the first circuit component in an insulating first adhesive resin layer, and one surface of the first adhesive resin layer Adhering the first main surface of the first circuit pattern layer to the (lower surface), (D) laminating the second conductive layer on the other surface (upper surface) of the first adhesive resin layer, and (E ) A through hole is formed through the second conductive layer and the first adhesive resin layer so as to expose a part of the first main surface of the first circuit pattern layer. And (F) forming a conductive via made of a metal plating layer by plating over the inner wall of the through hole, the exposed surface of the first main surface of the first circuit pattern layer, and the surface of the second conductive layer. And (G) patterning the second conductive layer and the plating layer to form a second circuit pattern layer having the first adhesive resin layer side as a first main surface and the opposite side as a second main surface. And (H) exposing the second main surface of the first circuit pattern layer by peeling and removing the first substrate; and (I) exposing the second second of the first circuit pattern layer. A step of surface-mounting the second circuit component on the main surface and surface-mounting the third circuit component on the second main surface of the second circuit pattern layer.

請求項5に記載の本発明の部品内蔵型多層配線基板の製造方法は、(a)いずれも第1及び第2主面を有する第1及び第2導電層の前記各第2主面をフィルム状の第1及び第2基材に剥離可能にそれぞれ積層して形成された第1及び第2転写基材を用意する工程と、(b)前記第1転写基材の第1導電層及び第2転写基材の第2導電層をパターニングして第1及び第2回路パターン層をそれぞれ形成する工程と、(c)前記第1及び第2回路パターン層の各第1主面に、第1及び第4回路部品をそれぞれ表面実装する工程と、(d)絶縁性の第1接着樹脂層内に前記第1の回路部品を封止し、第1接着樹脂層の一方の面(下面)に、前記第1回路パターン層の第1主面を接着する工程と、(e)前記第1接着樹脂層内に前記第4の回路部品を封止し、第1接着樹脂層の他方の面(上面)に、前記第2回路パターン層の第1主面を接着する工程と、(f)前記第2転写基材及び第1接着樹脂層を貫通し前記第1回路パターン層の第1主面の一部を露出させるように貫通孔を形成する工程と、(g)前記貫通孔内壁、前記第1回路パターン層の第1主面の露出面及び前記第2回路パターン層表面に亘ってめっきを施して金属めっき層からなる導電ビアを形成する工程と、(h)前記第1及び第2基材を剥離除去することによって、前記第1及び第2回路パターン層の各第2主面を露出させる工程と、(i)前記第1及び第2回路パターン層の露出された各第2主面に、第2及び第3回路部品をそれぞれ表面実装する工程とを備えていることを特徴とする。   6. The method of manufacturing a component built-in multilayer wiring board according to claim 5 includes: (a) a film on each of the second main surfaces of the first and second conductive layers each having the first and second main surfaces. Preparing first and second transfer substrates formed to be peelable on the first and second substrates, respectively, and (b) a first conductive layer and a first transfer layer on the first transfer substrate. (2) patterning the second conductive layer of the transfer substrate to form first and second circuit pattern layers, respectively, (c) first on each first main surface of the first and second circuit pattern layers; And (d) sealing the first circuit component in the insulative first adhesive resin layer, and mounting the first circuit component on one side (lower surface) of the first adhesive resin layer. Adhering a first main surface of the first circuit pattern layer; and (e) attaching the fourth circuit component in the first adhesive resin layer. Stopping and bonding the first main surface of the second circuit pattern layer to the other surface (upper surface) of the first adhesive resin layer; and (f) the second transfer substrate and the first adhesive resin layer. A step of forming a through hole so as to penetrate and expose a part of the first main surface of the first circuit pattern layer; and (g) exposing the inner wall of the through hole and the first main surface of the first circuit pattern layer. Forming a conductive via made of a metal plating layer by plating over the surface and the surface of the second circuit pattern layer; and (h) peeling and removing the first and second substrates, And a step of exposing each second main surface of the second circuit pattern layer, and (i) second and third circuit components are respectively exposed on the exposed second main surfaces of the first and second circuit pattern layers. And a surface mounting process.

請求項6に記載の本発明の部品内蔵型多層配線基板の製造方法は、(イ)いずれも第1及び第2主面を有する第1及び第2導電層の前記各第2主面をフィルム状の第1及び第2基材に剥離可能にそれぞれ積層して形成された第1及び第2転写基材を用意する工程と、(ロ)前記第1転写基材の第1導電層及び第2転写基材の第2導電層をパターニングして第1及び第2回路パターン層をそれぞれ形成する工程と、(ハ)前記第1及び第2回路パターン層の各第1主面に、第1及び第4回路部品をそれぞれ表面実装する工程と、(ニ)絶縁性の第1接着樹脂層内に前記第1の回路部品を封止し、第1接着樹脂層の一方の面(下面)に、前記第1回路パターン層の第1主面を接着する工程と、(ホ)前記第1接着樹脂層内に前記第4の回路部品を封止し、第1接着樹脂層の他方の面(上面)に、前記第2回路パターン層の第1主面を接着する工程と、(ヘ)前記第1、第2転写基材、前記第1、第2回路パターン層及び第1接着樹脂層をスルーする貫通孔を形成する工程と、(ト)前記第1、第2回路パターン層の各第2主面のうち前記貫通孔に隣接する部分を露出させその周囲をマスクする工程と、(チ)前記貫通孔内壁及び前記第1、第2回路パターン層の露出面に亘ってめっきを施して金属めっき層からなるスルーホールタイプの導電ビアを形成する工程と、(リ)前記マスクを除去することによって、前記第1、第2回路パターン層の各第2主面を露出させる工程と、(ヌ)前記第1、第2回路パターン層の各第2主面に第2及び第3回路部品をそれぞれ表面実装する工程とを備えていることを特徴とする。   According to a sixth aspect of the present invention, there is provided a method of manufacturing a component-embedded multilayer wiring board according to the present invention. (A) A film is formed on the second main surfaces of the first and second conductive layers, both having first and second main surfaces. Preparing first and second transfer substrates formed in a peelable manner on the first and second substrates, respectively, and (b) a first conductive layer and a first transfer layer of the first transfer substrate. (2) patterning the second conductive layer of the transfer substrate to form the first and second circuit pattern layers, respectively, (c) first on the first main surface of the first and second circuit pattern layers, And (4) sealing the first circuit component in the insulating first adhesive resin layer, and mounting the first circuit component on one surface (lower surface) of the first adhesive resin layer. Adhering a first main surface of the first circuit pattern layer; and (e) attaching the fourth circuit component in the first adhesive resin layer. And a step of bonding the first main surface of the second circuit pattern layer to the other surface (upper surface) of the first adhesive resin layer, and (f) the first and second transfer base materials, the first A step of forming a through hole through the second circuit pattern layer and the first adhesive resin layer; and (g) a portion of each of the second main surfaces of the first and second circuit pattern layers adjacent to the through hole. And (h) a through-hole type conductive via made of a metal plating layer by plating over the inner surface of the through hole and the exposed surface of the first and second circuit pattern layers. (I) a step of exposing the second main surfaces of the first and second circuit pattern layers by removing the mask; and (nu) a step of forming the first and second circuit pattern layers. And surface-mounting the second and third circuit components on each second main surface. For example, characterized in that is.

請求項7に記載の本発明は、請求項4〜請求項6のいずれか1つに記載の部品内蔵型多層配線基板の製造方法において、前記貫通孔は、前記転写基材の導電層をパターニングする際に、予め前記導電層に貫通孔に対応するコンフォーマルマスク孔を設け、レーザ加工により形成されることを特徴とする。   According to a seventh aspect of the present invention, in the method for manufacturing a component-embedded multilayer wiring board according to any one of the fourth to sixth aspects, the through-hole patterns the conductive layer of the transfer base material. In this case, a conformal mask hole corresponding to the through hole is provided in the conductive layer in advance, and the conductive layer is formed by laser processing.

請求項8に記載の本発明は、請求項4〜請求項7のいずれか1つに記載の部品内蔵型多層配線基板の製造方法において、更に、第1及び第2主面を有する第3導電層の前記第2主面をフィルム状の第3基材に剥離可能に積層して形成された第3転写基材を用意する工程と、前記第3転写基材の第3導電層をパターニングして第1及び第2主面を有する第3回路パターン層を形成する工程と、前記第3回路パターン層の第1主面に他の回路部品を表面実装する工程と、前記第1接着樹脂層と前記第3回路パターン層との間に第2接着樹脂層を配置する工程と、前記第1接着樹脂層の一方の面の回路パターンに表面実装された回路部品を前記第2接着樹脂層内封止し、前記回路パターンを第2接着樹脂層の一方の面に接着する工程と、前記第3回路パターン層の第1主面に表面実装された前記他の回路部品を前記第2接着樹脂層に封止し、前記第1主面を前記第2接着樹脂層の他方の面に接着する工程と、前記第2接着樹脂層の両面に接着された各回路パターン間において第2接着樹脂層を貫通するめっき層からなる導電ビアを設ける工程とを備えていることを特徴とする。   According to an eighth aspect of the present invention, in the method for manufacturing a component built-in multilayer wiring board according to any one of the fourth to seventh aspects, the third conductive material further includes first and second main surfaces. Patterning the third conductive layer of the third transfer substrate, the step of preparing a third transfer substrate formed by releasably laminating the second main surface of the layer on the film-like third substrate Forming a third circuit pattern layer having first and second main surfaces, surface-mounting other circuit components on the first main surface of the third circuit pattern layer, and the first adhesive resin layer A second adhesive resin layer disposed between the first adhesive resin layer and a circuit component surface-mounted on the circuit pattern on one surface of the first adhesive resin layer. Sealing and bonding the circuit pattern to one surface of the second adhesive resin layer; and the third time Sealing the other circuit component surface-mounted on the first main surface of the pattern layer with the second adhesive resin layer, and bonding the first main surface to the other surface of the second adhesive resin layer; Providing a conductive via made of a plating layer penetrating the second adhesive resin layer between the circuit patterns adhered to both surfaces of the second adhesive resin layer.

本発明の部品内蔵型多層配線基板によれば、前記第1回路部品が内蔵された接着樹脂層の一方の面に接着された第1回路パターン層は、その両面に第1、第2回路部品がそれぞれ表面実装されている点、前記接着樹脂層の他方の面に接着された第2回路パターン層には第3回路部品が表面実装され、前記第1、第2回路パターン層間の接続用の導電ビアがめっき層により形成されている点が特徴的な構成となっている。   According to the component-embedded multilayer wiring board of the present invention, the first circuit pattern layer bonded to one surface of the adhesive resin layer in which the first circuit component is embedded has the first and second circuit components on both surfaces thereof. Are mounted on the surface, and a third circuit component is surface-mounted on the second circuit pattern layer bonded to the other surface of the adhesive resin layer, for connection between the first and second circuit pattern layers. A characteristic configuration is that the conductive via is formed of a plating layer.

このような特徴的構成により、多層化及び高密度化構造を有する部品内蔵型多層配線基板が、現行の表面実装装置やめっき装置などの一般的な設備によって、容易かつ確実に製作可能である。また、前記第1、第2回路パターンの多くの箇所に多数の層間導電ビアを必要とする場合でも、導電ビアがめっき層により形成されていることにより、従来の前記導電ペーストによる場合に比して、各箇所間の層間接続状態が遙かに均一化され、低い層間接続抵抗が得られるという効果を奏することができる。   With such a characteristic configuration, a component-embedded multilayer wiring board having a multilayered structure and a highly densified structure can be easily and reliably manufactured by a general facility such as a current surface mounting apparatus or plating apparatus. Also, even when a large number of interlayer conductive vias are required at many locations in the first and second circuit patterns, the conductive vias are formed of a plating layer, so that compared with the conventional conductive paste. Thus, the interlayer connection state between the respective portions can be made much more uniform, and the effect of obtaining a low interlayer connection resistance can be obtained.

また、本発明の部品内蔵型多層配線基板の製造方法によれば、回路パターン層形成用の導電層がフィルム状の基材に剥離可能に積層された転写基材を用いた転写技術が採用されるが、その際、各回路パターン層の両面に、各接着樹脂層に内蔵される各回路部品を表面実装することができる。従って、回路部品の内蔵数を増加させることもできる。   In addition, according to the method for manufacturing a component-embedded multilayer wiring board of the present invention, a transfer technique using a transfer substrate in which a conductive layer for forming a circuit pattern layer is detachably laminated on a film-like substrate is employed. However, at that time, each circuit component incorporated in each adhesive resin layer can be surface-mounted on both surfaces of each circuit pattern layer. Therefore, the number of built-in circuit components can be increased.

そして、層間接続用の導電ビア形成のためのめっき層形成工程において、前記転写におけるフィルム状の基材をめっきレジスト或いはマスクとして利用することが可能であり、層間接続用の貫通孔をレーザ加工により形成する際に、前記導電層に回路パターンと共にコンフォーマルマスク孔を形成しておけば、簡単かつ容易に前記貫通孔を形成することができる。   In the plating layer forming step for forming conductive vias for interlayer connection, the film-like substrate in the transfer can be used as a plating resist or a mask, and the through holes for interlayer connection are formed by laser processing. When forming, if the conformal mask hole is formed with the circuit pattern in the conductive layer, the through hole can be formed easily and easily.

このように、両面に回路パターン層が形成され表面実装された回路部品を内蔵した接着樹脂層を複数組み積層した積層体からなる部品内蔵型多層配線基板を製造するに当たっても、一貫して、現行の表面実装装置やめっき装置などの一般的な設備によって、工程の煩雑化や製造コストの増大化を招くことなく容易かつ確実に部品内蔵型多層配線基板を製作できるという効果を奏することができる。   In this way, even when manufacturing a multilayer wiring board with built-in components consisting of multiple layers of adhesive resin layers with circuit pattern layers formed on both sides and built-in surface mounted circuit components, With the general equipment such as the surface mounting apparatus and the plating apparatus, it is possible to produce the component built-in type multilayer wiring board easily and surely without incurring complicated processes and increased manufacturing costs.

以下、本発明の部品内蔵型多層配線基板及びその製造方法に係る実施形態1〜4について、図1〜図3を参照して順次説明する。   Embodiments 1 to 4 relating to a component built-in multilayer wiring board and a method for manufacturing the same according to the present invention will be sequentially described below with reference to FIGS.

[実施形態1]
図1(a)〜図1(i)は、本発明の実施形態1に係わる部品内蔵型多層配線基板の製造方法を示す工程別断面図である。
[Embodiment 1]
FIG. 1A to FIG. 1I are cross-sectional views by process showing a method for manufacturing a component built-in multilayer wiring board according to Embodiment 1 of the present invention.

図1(i)は実施形態1の部品内蔵型多層配線基板の最終的構造を示す断面図であり、まず、これについて説明する。   FIG. 1I is a cross-sectional view showing the final structure of the component built-in multilayer wiring board according to the first embodiment, which will be described first.

第1回路パターン層1は、第1主面1a(図中上面)及び第2主面1b(図中下面)を有する例えば銅箔からなる導電層材料に適宜パターニングを施して形成されている。前記第1及び第2主面1a、1bには、第1回路部品2及び第2回路部品3が、一般的な表面実装(SMT)装置を用いて、はんだ付け或いはフェースダウンボンディングなどによりそれぞれ表面実装されている。   The first circuit pattern layer 1 is formed by appropriately patterning a conductive layer material made of, for example, copper foil having a first main surface 1a (upper surface in the drawing) and a second main surface 1b (lower surface in the drawing). On the first and second main surfaces 1a and 1b, the first circuit component 2 and the second circuit component 3 are respectively surfaced by soldering or face-down bonding using a general surface mounting (SMT) apparatus. Has been implemented.

ここでは、前記第1回路部品2は、IC/LSIなどの半導体能動素子1個(図中左側)及び抵抗のような受動素子1個(図中右側)にて示され、第2回路部品3は、同様な受動素子1個(図中左側)及び半導体能動素子1個(図中右側)にて示されているが、これら第1、第2回路部品2、3の種類、個数、配置関係は必要に応じて選定して組み込まれる。また、このような回路部品は、半導体のベアチップであったり、パッケージ付の能動/受動素子であったり、様々な形態をとることができる。   Here, the first circuit component 2 is represented by one semiconductor active element such as an IC / LSI (left side in the figure) and one passive element such as a resistor (right side in the figure). Are shown by one similar passive element (left side in the figure) and one semiconductor active element (right side in the figure), but the type, number and arrangement relationship of these first and second circuit components 2 and 3. Is selected and incorporated as necessary. Such a circuit component can take various forms such as a semiconductor bare chip or an active / passive device with a package.

フィルム状の第1接着樹脂層4は、前記各回路パターン層を接着させることができ、前記回路部品を埋め込み封止できる絶縁性材料からなっていて、例えばプリプレグ、熱硬化性樹脂及び熱可塑性樹脂などから適宜選択して形成されている。   The film-like first adhesive resin layer 4 is made of an insulating material capable of bonding the circuit pattern layers and embedding and sealing the circuit components. For example, a prepreg, a thermosetting resin, and a thermoplastic resin are used. It is formed by appropriately selecting from the above.

従って、前記1回路部品2は第1接着樹脂層4の内部に埋め込んだ状態で封止されていて、前記第1回路パターン層1の第1主面1aが、第1接着樹脂層4の一方の面(図中下面)に接着されている。ここでは、前記第1回路パターン層1は、第1接着樹脂層4の表層に沈み込ませて形成されていて、その第2主面1bが第1接着樹脂層4の下面と同一面となり、これらの面全体が平坦化された状態にある。   Therefore, the one circuit component 2 is sealed in a state of being embedded in the first adhesive resin layer 4, and the first main surface 1 a of the first circuit pattern layer 1 is one side of the first adhesive resin layer 4. Is bonded to the surface (the lower surface in the figure). Here, the first circuit pattern layer 1 is formed by sinking into the surface layer of the first adhesive resin layer 4, and the second main surface 1 b is flush with the lower surface of the first adhesive resin layer 4, These entire surfaces are flattened.

第1接着樹脂層4の他方の面(図中上面)上の第2回路パターン層5は、ここでは、詳細について後述する第2導電層C2及びその上のめっき層51からなる2層構造に形成されていて、第1接着樹脂層4側の第1主面(下面)5a及びその反対側の第2主面(上面)5bを有する。そして、前記第1主面(下面)5aが、詳細について後述する絶縁フィルムからなる基材S2を介して、前記第1接着樹脂層4の上面に間接的に接着されている。   The second circuit pattern layer 5 on the other surface (upper surface in the drawing) of the first adhesive resin layer 4 has a two-layer structure including a second conductive layer C2 and a plating layer 51 on the second conductive layer C2, which will be described in detail later. The first main surface (lower surface) 5a on the first adhesive resin layer 4 side and the second main surface (upper surface) 5b on the opposite side are formed. The first main surface (lower surface) 5a is indirectly bonded to the upper surface of the first adhesive resin layer 4 via a base material S2 made of an insulating film, which will be described in detail later.

前記第2回路パターン層5の第2主面(上面)5bの表面には、ここでは、第3回路部品6として、第1、第2回路部品2、3の場合と同様に、抵抗素子(図中左側)及び半導体能動素子(図中右側)が、一般的な表面実装(SMT)装置を用いて、はんだ付け或いはフェースダウンボンディングなどによりそれぞれ表面実装されている。   On the surface of the second main surface (upper surface) 5b of the second circuit pattern layer 5, here, as the third circuit component 6, as in the case of the first and second circuit components 2, 3, a resistance element ( The left side in the figure and the semiconductor active element (right side in the figure) are mounted on the surface by soldering or face-down bonding using a general surface mounting (SMT) apparatus.

前記第1、第2回路パターン層1、5間において、前記第1接着樹脂層4を貫通して、適数の貫通孔Hが形成されていて、この貫通孔Hは、第2回路パターン5側に開口し、前記第1回路パターン1の第1主面1aを露出させるように、例えばレーザ加工により穿孔されている。   An appropriate number of through holes H are formed between the first and second circuit pattern layers 1 and 5 so as to pass through the first adhesive resin layer 4. The first circuit pattern 1 is perforated by, for example, laser processing so as to open to the side and expose the first main surface 1a of the first circuit pattern 1.

前記第1、第2回路パターン層1、5間の層間接続のための導電ビア51aは、前記第1回路パターン1の第1主面1aの露出面、前記貫通孔Hの内壁面及び第2回路パターン層5の下層である第2導電層C2の表面上に亘って形成されためっき層51によって形成され、前記めっき層51のうちで前記貫通孔Hに対応する部分として形成されている。また、前記導電ビア51aの周縁には、実装回路部品や隣接する他の配線基板層の導電ビアとの接続のために必要とする面積及び形状のパターンからなるランド部51bが形成されている。   The conductive via 51a for interlayer connection between the first and second circuit pattern layers 1 and 5 includes an exposed surface of the first main surface 1a of the first circuit pattern 1, an inner wall surface of the through hole H, and a second surface. The plating layer 51 is formed over the surface of the second conductive layer C2 which is the lower layer of the circuit pattern layer 5, and is formed as a portion corresponding to the through hole H in the plating layer 51. A land portion 51b is formed on the periphery of the conductive via 51a. The land portion 51b has a pattern having an area and shape necessary for connection with a mounted circuit component and conductive vias of other adjacent wiring board layers.

次に、本実施形態1に係わる部品内蔵型多層配線基板の製造方法について、図1(a)〜図1(i)を順次参照して説明する。   Next, a method for manufacturing the component built-in type multilayer wiring board according to the first embodiment will be described with reference to FIGS. 1A to 1I sequentially.

まず、図1(a)に示すように、前記第1回路パターン1形成のための元材料として、第1主面C1a及び第2主面C1bを有する第1導電層C1の前記第2主面C2bをフィルム状の第1基材S1に剥離可能に積層して形成された第1転写基材P1を用意する。   First, as shown in FIG. 1A, the second main surface of the first conductive layer C1 having a first main surface C1a and a second main surface C1b as a raw material for forming the first circuit pattern 1. A first transfer substrate P1 formed by releasably laminating C2b on a film-like first substrate S1 is prepared.

この段階で、前記第2回路パターン5形成のための元材料として、第1転写基材P1と同様に、第1、第2主面C2a、C2bを有する第2導電層C2とフィルム状の第2基材S2とを剥離可能に積層した第2転写基材P2を用意することもできる。   At this stage, as the original material for forming the second circuit pattern 5, the second conductive layer C2 having the first and second main surfaces C2a and C2b and the film-like first material are formed in the same manner as the first transfer substrate P1. It is also possible to prepare a second transfer substrate P2 in which the two substrates S2 are detachably laminated.

前記第1、第2転写基材P1、P2は、第1、第2導電層C1、C2としての例えば銅箔の第2主面(図中下面)を第1、第2基材S1、S2の一方の面(図中上面)にそれぞれ剥離可能に張り合わせ或いは積層して形成された銅張積層板からなっている。   The first and second transfer base materials P1 and P2 are the first and second base materials S1 and S2 on the second main surface (lower surface in the drawing) of, for example, copper foil as the first and second conductive layers C1 and C2. It consists of the copper clad laminated board formed by laminating | pasting or laminating | separating to each one surface (upper surface in the figure), respectively.

前記基材S1、S2は、これ以降の工程中、サブトラクティブ法におけるエッチング液などの薬液や表面実装(SMT)工程における加熱に対して安定な材料であることが必要であり、例えばポリイミド樹脂(PI)或いは液晶ポリマ(LCP)などの絶縁フィルムが用いられる。   The base materials S1 and S2 need to be a material that is stable to chemicals such as an etching solution in a subtractive method and heating in a surface mounting (SMT) process in the subsequent processes. For example, a polyimide resin ( Insulating films such as PI) or liquid crystal polymer (LCP) are used.

前記各導電層C1(C2)と各基材S1(S2)とを剥離可能な状態で張り合わせて接着するための粘着材(図示せず)は、これ以降の工程中においても、剥離可能な接着状態
を維持できるように、熱的にも化学的にも安定した材料であることが望まれる。前記粘着材の具体例としては、微粘着材、UV硬化材、UV消滅材或いは熱発泡材などがあり、これらは例えばソマール(株)社などでも商品化されており、このような粘着材を前記各基材S1(S2)に予め塗布した状態にしておき、前記各導電層C1(C2)を張り合わせて接着するとよい。
The adhesive material (not shown) for adhering and bonding each conductive layer C1 (C2) and each substrate S1 (S2) in a peelable state is a peelable adhesive even in the subsequent steps. It is desirable that the material be stable both thermally and chemically so that the state can be maintained. Specific examples of the adhesive material include a micro-adhesive material, a UV curable material, a UV extinguishing material, and a thermal foam material, and these are also commercialized by, for example, Somar Co., Ltd. It is preferable that the conductive layers C1 (C2) are bonded to each other and bonded to the base materials S1 (S2) in advance.

なお、前記各基材S1、S2としては、この実施形態1では絶縁性フィルムを用いているが、これ以降の工程中、熱的或いは化学的などの処理条件を満たしていれば、代わりに金属などの導電材料を用いることも可能である。   In addition, as each said base material S1, S2, although the insulating film is used in this Embodiment 1, if the process conditions, such as thermal or chemical, are satisfy | filled during the process after this, it will be metal instead. It is also possible to use a conductive material such as.

次に、図1(b)に示す工程では、前記第1導電層C1をパターニングして第1回路パターン層1を形成する。前記第1回路パターン層1は、図中上側に露出する第1主面1a及び第1基材S1側の第2主面1bを有する。このパターニングは、一般的なサブトラクティブ法により行うことができ、具体的には、感光性フィルムなどを用いたフォトリソグラフィ技術により前記第1導電層C1にエッチングマスクを施して必要とする回路パターン以外の不要部分をエッチング除去することによって行われる。   Next, in the step shown in FIG. 1B, the first circuit pattern layer 1 is formed by patterning the first conductive layer C1. The first circuit pattern layer 1 has a first main surface 1a exposed on the upper side in the drawing and a second main surface 1b on the first base material S1 side. This patterning can be performed by a general subtractive method. Specifically, other than a circuit pattern required by applying an etching mask to the first conductive layer C1 by a photolithography technique using a photosensitive film or the like. This is done by etching away unnecessary portions.

図1(c)に示す工程では、前記第1回路パターン層1の第1主面1aの表面上に、第1の回路部品2を表面実装する。前記第1の回路部品2は、ここでは、能動素子としての半導体IC/LSI(図中左側)及び受動としての抵抗素子(図中右側)の2個の部品で構成された例で図示されているが、その種類や個数は必要に応じて選定される。前記表面実装は、前記第1主面1aに各第1回路部品2を、一般的な表面実装(SMT)装置を用いて、フェースダウンボンディング或いははんだ付けなどによって行うことができる。   In the step shown in FIG. 1C, the first circuit component 2 is surface-mounted on the surface of the first main surface 1 a of the first circuit pattern layer 1. The first circuit component 2 is illustrated here as an example composed of two components, a semiconductor IC / LSI as an active element (left side in the figure) and a resistive element as a passive element (right side in the figure). However, the type and number are selected as necessary. The surface mounting can be performed by face-down bonding or soldering of each first circuit component 2 on the first main surface 1a using a general surface mounting (SMT) apparatus.

図1(d)に示す工程では、まず、絶縁性の第1接着樹脂層4内に前記第1の回路部品2を封止し、第1接着樹脂層4の一方の面(下面)に前記第1回路パターン層2の第1主面1aを接着する。前記第1接着樹脂層4は、前記回路部品2を押圧して埋め込むことができるような材料であるプリプレグ、熱硬化性樹脂及び熱可塑性樹脂などから選択して用いられる。勿論、前記第1接着樹脂層4に、前記回路部品2のサイズに合わせた収納穴(図示せず)を設けておけば、前記回路部品2の収納或いは内蔵作業を容易にでき、前記第1接着樹脂層4の可塑性の度合いなどについての材料選択の幅を大きくすることができる。   In the step shown in FIG. 1D, first, the first circuit component 2 is sealed in the insulating first adhesive resin layer 4, and the one surface (lower surface) of the first adhesive resin layer 4 is placed on the surface. The first main surface 1a of the first circuit pattern layer 2 is bonded. The first adhesive resin layer 4 is selected and used from a prepreg, a thermosetting resin, a thermoplastic resin, or the like, which is a material capable of pressing and embedding the circuit component 2. Of course, if the first adhesive resin layer 4 is provided with a storage hole (not shown) according to the size of the circuit component 2, the circuit component 2 can be easily stored or built-in, and the first The range of material selection for the degree of plasticity of the adhesive resin layer 4 can be increased.

そして、前記第1接着樹脂層4の他方の面(上面)に、第2導電層C2を積層する。この積層に当たっては、前記第1接着樹脂層4上面に、一枚の銅箔からなる第2導電層C2直接接着したり、絶縁フィルムに銅箔を張り合わせた銅張積層板を接着することもできるが、ここでは、前記第2転写基材P2の第2基材S2が第1接着樹脂層4上に接着かつ積層された例として示されている。   Then, the second conductive layer C <b> 2 is laminated on the other surface (upper surface) of the first adhesive resin layer 4. In this lamination, the second conductive layer C2 made of a single copper foil can be directly bonded to the upper surface of the first adhesive resin layer 4, or a copper-clad laminate in which a copper foil is bonded to an insulating film can be bonded. However, here, the second substrate S2 of the second transfer substrate P2 is shown as an example in which the second substrate S2 is bonded and laminated on the first adhesive resin layer 4.

図1(e)に示す工程では、前記第2導電層C2及び第1接着樹脂層4を貫通し前記第1回路パターン層1の第1主面1aの一部を露出させるように貫通孔H(図中では2箇所)を形成する。この場合、前記第2導電層C2は第2転写基材P2の一部を構成しているので、第2基材S2にも貫通孔Hが形成される。   In the step shown in FIG. 1E, a through hole H is formed so as to penetrate the second conductive layer C2 and the first adhesive resin layer 4 and expose a part of the first main surface 1a of the first circuit pattern layer 1. (2 locations in the figure) are formed. In this case, since the second conductive layer C2 constitutes a part of the second transfer substrate P2, the through hole H is also formed in the second substrate S2.

前記貫通孔Hは、通常のLVH加工により形成でき、例えば炭酸ガスレーザ,UV−YAGレーザ或いはエキシマレーザなどのレーザ光によってビアホールを形成することによって得られる。また、LVH加工時に貫通孔H内部に残留したスミアなどを除去するために、必要に応じてデスミア処理を行えば、後述するめっきによる接続信頼性を高めることができる。このデスミア処理としては、例えばCF4、C2F6或いはNF3などの反応性ガスを用いたプラズマデスミや過マンガン酸などを用いたウエットデスミアを用いることができる。   The through hole H can be formed by ordinary LVH processing, and can be obtained by forming a via hole with a laser beam such as a carbon dioxide laser, a UV-YAG laser, or an excimer laser. Further, if a desmear process is performed as necessary in order to remove smear remaining in the through hole H during LVH processing, connection reliability by plating described later can be improved. As this desmear treatment, for example, plasma desmear using a reactive gas such as CF4, C2F6 or NF3, or wet desmear using permanganic acid can be used.

なお、予め前記第2導電層C2に、前記貫通孔Hに対応するコンフォーマルマスク孔を設けておけば、そのマスク孔を利用したレーザ加工によって第1接着樹脂層4に簡単に前記貫通孔Hを形成することができる。   If a conformal mask hole corresponding to the through hole H is provided in the second conductive layer C2 in advance, the through hole H can be easily formed in the first adhesive resin layer 4 by laser processing using the mask hole. Can be formed.

図1(f)に示す工程では、まず、絶縁物である第1接着樹脂層4及び第2基材S2の各貫通孔H内壁部分の表層を一般的に知られているダイレクトプレーティングプロセスなどの技術を利用して導体化してめっきシード層(図示せず)を形成する。   In the step shown in FIG. 1 (f), first, a generally known direct plating process or the like is used for the surface layer of the inner wall portion of each through-hole H of the first adhesive resin layer 4 and the second base material S 2 that is an insulator. Using this technique, a plating seed layer (not shown) is formed by making a conductor.

そして、前記貫通孔H内壁、前記第1回路パターン層1の第1主面1aの露出面及び前記第2導電層C2表面に亘ってめっきを施し金属めっき層51を形成する。前記金属めっき層51のうち貫通孔Hに対応する部分を導電ビア51aとして利用して層間接続の機能をもたせている。   Then, the metal plating layer 51 is formed by plating over the inner wall of the through hole H, the exposed surface of the first main surface 1a of the first circuit pattern layer 1 and the surface of the second conductive layer C2. A portion corresponding to the through hole H in the metal plating layer 51 is used as a conductive via 51a to provide an interlayer connection function.

この工程において、前記第1転写基材P1の第1基材S1の露出面がダイレクトプレーティングされるが、最終的には剥離除去されるので、何ら支障はない。むしろ、前記第1基材S1は、前記めっき処理時に、前記第1回路パターン層1表面を保護しているので、それ自体をめっきレジストとして利用することができ、格別なめっきレジストを用いる必要がなく工程の簡略化に役立つ。   In this step, the exposed surface of the first base material S1 of the first transfer base material P1 is directly plated. However, since it is finally peeled and removed, there is no problem. Rather, since the first substrate S1 protects the surface of the first circuit pattern layer 1 during the plating process, it can be used as a plating resist, and it is necessary to use a special plating resist. It helps to simplify the process.

また、回路線幅や回路間隔の狭いファインパターン回路が要求される場合などには、前記導電ビア51aを、例えばめっきレジストを用いて貫通孔Hの部分に限った部分めっきによって形成してもよい。この場合は、前記第2導電層C2の回路パターン形成予定表面にはめっき層51を設けず、前記第2回路パターン層5を実質的に第2導電層C2によって形成することによって、比較的薄い層とすることが可能であるから、ファインパターン化には好都合である。   Further, when a fine pattern circuit with a narrow circuit line width or circuit interval is required, the conductive via 51a may be formed by partial plating limited to the portion of the through hole H using, for example, a plating resist. . In this case, the plating layer 51 is not provided on the surface of the second conductive layer C2 on which the circuit pattern is to be formed, and the second circuit pattern layer 5 is substantially formed by the second conductive layer C2, thereby being relatively thin. Since it can be a layer, it is convenient for fine patterning.

図1(g)に示す工程では、前記第2導電層C2及び前記めっき層51をパターニングして、前記第1接着樹脂層4側を第1主面5aとし、その反対側を第2主面5bとする第2回路パターン層5を形成する。   In the step shown in FIG. 1G, the second conductive layer C2 and the plating layer 51 are patterned so that the first adhesive resin layer 4 side is the first main surface 5a and the opposite side is the second main surface. A second circuit pattern layer 5 is formed as 5b.

前記第2回路パターン層5のパターン形成は、一般的なサブトラクティブ法により行うことができ、具体的には、感光性フィルムなどを用いたフォトリソグラフィ技術により第2導電層C2とめっき層51との2層構造に対してエッチングマスクを施して必要とする回路パターン以外の不要部分をエッチング除去することによって行われる。なお、この工程においても、前記第1転写基材P1の第1基材S1は、エッチングマスクとしても利用されている。   The pattern formation of the second circuit pattern layer 5 can be performed by a general subtractive method. Specifically, the second conductive layer C2 and the plating layer 51 are formed by a photolithography technique using a photosensitive film or the like. This two-layer structure is performed by etching away unnecessary portions other than the required circuit pattern by applying an etching mask. In this process, the first base material S1 of the first transfer base material P1 is also used as an etching mask.

図1(h)に示す工程では、前記第1基材S1を剥離除去することによって、前記第1回路パターン層1の第2主面1bを露出させる。   In the step shown in FIG. 1H, the second main surface 1b of the first circuit pattern layer 1 is exposed by peeling and removing the first base material S1.

ところで、前記第1転写基材P1を用いず、従来の一般的な片面CCLを用いた場合は、その絶縁基材を剥離除去できず、その銅箔層を下面に露出させることができないために、部品内蔵型多層配線基板の下面への回路部品の表面実装ができなくなる。また、下面にも表面実装を可能とするために一般的な両面CCLを用いようとしても、回路パターン形成を済ませた銅箔層の面にスルーホール(TH)めっきやLVHめっきなどの工程を要し、その工程が著しく繁雑である。   By the way, when the conventional general single-sided CCL is used without using the first transfer substrate P1, the insulating substrate cannot be peeled and removed, and the copper foil layer cannot be exposed on the lower surface. This makes it impossible to mount the circuit component on the lower surface of the component built-in multilayer wiring board. In addition, even if a general double-sided CCL is used to enable surface mounting on the lower surface, a process such as through-hole (TH) plating or LVH plating is required on the surface of the copper foil layer on which the circuit pattern has been formed. However, the process is extremely complicated.

従って、本実施形態1における以上の工程によれば、前述の従来一般的な片面CCLや両面CCLの使用に比して、極めて簡便な工程により、次の表面実装工程に至ることができる。   Therefore, according to the above process in the first embodiment, the next surface mounting process can be achieved by an extremely simple process as compared with the use of the above-described conventional general single-sided CCL or double-sided CCL.

その後、図1(i)に示す工程では、前記第1回路パターン層1の露出された第2主面1bに、第2回路部品3を表面実装し、前記第2回路パターン層5の第2主面5bに第3回路部品6を表面実装する。   Thereafter, in the step shown in FIG. 1 (i), the second circuit component 3 is surface-mounted on the exposed second main surface 1 b of the first circuit pattern layer 1, and the second circuit pattern layer 5 has a second portion. The third circuit component 6 is surface-mounted on the main surface 5b.

以上のようにして回路部品を内蔵する前記第1接着樹脂層4に接着された前記第1回路パターン層1の両面に各々回路部品を表面実装した形態及びめっき層からなる導電ビア51aを備えた実施形態1における部品内蔵型多層配線基板が形成される。その詳細構造は前述した通りである。   As described above, conductive vias 51a each including a form in which a circuit component is surface-mounted and a plating layer are provided on both surfaces of the first circuit pattern layer 1 bonded to the first adhesive resin layer 4 containing the circuit component. The component built-in multilayer wiring board according to the first embodiment is formed. The detailed structure is as described above.

[実施形態2]
図2(a)〜図2(e)は、本発明の実施形態2に係わる部品内蔵型多層配線基板の製造方法を示す工程別断面図である。本実施形態2は、実施形態1(図1)における部品内蔵型多層配線基板と同様な構成部分を有しているので、同一部分や同一部材には、同一符号を付してその詳細説明を省略する。
[Embodiment 2]
2 (a) to 2 (e) are cross-sectional views by process showing a method of manufacturing a component built-in multilayer wiring board according to Embodiment 2 of the present invention. Since the second embodiment has the same components as the component built-in type multilayer wiring board in the first embodiment (FIG. 1), the same reference numerals are given to the same portions and the same members, and the detailed description thereof will be given. Omitted.

図2(e)は実施形態2の部品内蔵型多層配線基板の最終的構造を示す断面図であり、まず、これについて説明する。   FIG. 2E is a cross-sectional view showing the final structure of the component-embedded multilayer wiring board according to the second embodiment, which will be described first.

例えば銅箔層をパターニングして形成された第1回路パターン層1の第1、第2主面1a、1bには、第1回路部品2及び第2回路部品3が一般的な表面実装(SMT)装置を用いて、はんだ付け或いはフェースダウンボンディングなどによりそれぞれ表面実装されている。そして、前記1回路部品2は第1接着樹脂層4の下方から内部に埋め込んだ状態で封止されていて、前記第1回路パターン層1の第1主面1aが、第1接着樹脂層4の一方の面(図中下面)に接着されている。この場合、前記第1回路パターン層1は厚さ分だけ第1接着樹脂層4の表層に沈み込まされ、その第2主面1bが前記第1回路パターン層1の第2主面1bは第1接着樹脂層4の下面と同一面で、これらの面全体が平坦化された状態にある。   For example, the first circuit component 2 and the second circuit component 3 are generally mounted on the first and second main surfaces 1a and 1b of the first circuit pattern layer 1 formed by patterning a copper foil layer. ) Using a device, each surface is mounted by soldering or face-down bonding. The one circuit component 2 is sealed in a state of being embedded from below the first adhesive resin layer 4, and the first main surface 1 a of the first circuit pattern layer 1 is the first adhesive resin layer 4. Is adhered to one surface (the lower surface in the figure). In this case, the first circuit pattern layer 1 is sunk into the surface layer of the first adhesive resin layer 4 by the thickness, and the second main surface 1b of the first circuit pattern layer 1 is the second main surface 1b. The entire surface is flattened on the same surface as the lower surface of the adhesive resin layer 4.

第1接着樹脂層4の他方の面(図中上面)上に接着された第2回路パターン層10は、第1接着樹脂層4側の第1主面10a及び上方露出側の第2主面10b有する。そして、第2回路パターン層10の第2主面10b(図中上面)には、第3回路部品6が実施形態1の場合と同様な部品構成、配置並びに手段によって表面実装され、第2回路パターン層10の第1主面10a(図中下面)には、例えば抵抗素子からなる第4回路部品7が同様に表面実装されている。   The second circuit pattern layer 10 adhered on the other surface (upper surface in the drawing) of the first adhesive resin layer 4 includes a first main surface 10a on the first adhesive resin layer 4 side and a second main surface on the upper exposed side. 10b. The third circuit component 6 is surface-mounted on the second main surface 10b (upper surface in the drawing) of the second circuit pattern layer 10 by the same component configuration, arrangement and means as in the first embodiment, and the second circuit On the first main surface 10a (lower surface in the figure) of the pattern layer 10, a fourth circuit component 7 made of, for example, a resistance element is similarly surface-mounted.

前記4回路部品7は第1接着樹脂層4の上方から内部に埋め込んだ状態で封止されていて、前記第2回路パターン層10は、その厚さ分だけ第1接着樹脂層4の他方の面(図中上面)の表層に沈み込まされて第1主面10aが接着され、第2主面10bは第1接着樹脂層4の上面と同一の平坦化面とされた状態にある。   The four circuit components 7 are sealed in an embedded state from above the first adhesive resin layer 4, and the second circuit pattern layer 10 has the other thickness of the first adhesive resin layer 4 corresponding to the thickness thereof. The first main surface 10a is bonded to the surface layer of the surface (upper surface in the drawing), and the second main surface 10b is in the same flattened surface as the upper surface of the first adhesive resin layer 4.

前記第1接着樹脂層4を貫通する適数の貫通孔H内の導電ビア51a及び貫通孔H開口部周縁のランド部51bは、貫通孔H内壁、前記第1回路パターン1の第1主面1aの露出面及び第2回路パターン層10の第2主面10bの表面上に亘って形成されためっき層によって形成されている。   The conductive vias 51a in the appropriate number of through holes H penetrating the first adhesive resin layer 4 and the land portions 51b at the periphery of the openings of the through holes H are the inner walls of the through holes H, the first main surface of the first circuit pattern 1. The plating layer is formed over the exposed surface 1a and the surface of the second main surface 10b of the second circuit pattern layer 10.

なお、各回路部品の配置について、図面上の比較によれば、実施形態1において第1回路パターン層1の第1主面1aに表面実装された2個の第1回路部品2のうち図中右側の回路部品(抵抗素子)は、本実施形態2においては、その第1回路パターン層1から除外され、第2回路パターン層10の第1主面10aに表面実装された前記4回路部品7として表されている。   As for the arrangement of each circuit component, according to the comparison on the drawing, in the drawing, of the two first circuit components 2 that are surface-mounted on the first main surface 1a of the first circuit pattern layer 1 in the first embodiment. In the second embodiment, the right circuit component (resistive element) is excluded from the first circuit pattern layer 1 and is mounted on the first main surface 10 a of the second circuit pattern layer 10. It is expressed as

次に、本実施形態2に係わる部品内蔵型多層配線基板の製造方法について、図1(a)〜(c)及び図2(a)〜図2(e)を参照して説明する。   Next, a method for manufacturing a component built-in multilayer wiring board according to the second embodiment will be described with reference to FIGS. 1 (a) to 1 (c) and FIGS. 2 (a) to 2 (e).

まず、図1(a)に示すように、前記第1回路パターン層1の元材料として、第1、第2主面C1a、C1bを有する第1導電層C1の前記第2主面をフィルム状の第1基材S1に剥離可能に積層して形成された第1転写基材P1が用意される。また、前記第2回路パターン層10の元材料として、同様に、第1、第2主面C2a、C2bを有する第2導電層C2の前記第2主面C2bをフィルム状の第2基材S2に剥離可能に積層して形成された第2転写基材P2が用意される。   First, as shown in FIG. 1A, as the original material of the first circuit pattern layer 1, the second main surface of the first conductive layer C1 having the first and second main surfaces C1a and C1b is film-shaped. A first transfer substrate P1 is prepared which is formed on the first substrate S1 so as to be peelable. Similarly, as the original material of the second circuit pattern layer 10, the second main surface C2b of the second conductive layer C2 having the first and second main surfaces C2a and C2b is used as the film-like second base material S2. A second transfer substrate P2 formed so as to be peelable is prepared.

そして、図1(b)に示すように、前記第1、第2転写基材P1、P2の各導電層C1、C2をそれぞれパターニングして、第1、第2主面1a、1bを有する第1回路パターン層1、並びに第1、第2主面10a、10bを有する第2回路パターン層10を形成する。   Then, as shown in FIG. 1B, the conductive layers C1 and C2 of the first and second transfer base materials P1 and P2 are patterned to form first and second main surfaces 1a and 1b, respectively. The 1st circuit pattern layer 1 and the 2nd circuit pattern layer 10 which has 1st, 2nd main surface 10a, 10b are formed.

その後、図1(c)に示すように、前記第1、第2回路パターン層1、10の各第1主面1a、10aに、各回路部品をそれぞれ表面実装する。この段階においては、図2(a)に示されているように、前記第1回路パターン層1の第1主面1aには第1回路部品2が、第2回路パターン層10の第1主面2aには第4回路部品7がそれぞれ実装されている。   Thereafter, as shown in FIG. 1C, the respective circuit components are surface-mounted on the first main surfaces 1a and 10a of the first and second circuit pattern layers 1 and 10, respectively. At this stage, as shown in FIG. 2A, the first circuit component 2 is placed on the first main surface 1 a of the first circuit pattern layer 1 and the first main surface of the second circuit pattern layer 10. The fourth circuit component 7 is mounted on the surface 2a.

そして、図2(a)に示す工程では、絶縁性の第1接着樹脂層4内に前記第1回路部品2を封止し、第1接着樹脂層4の一方の面(下面)に、前記第1回路パターン層1の第1主面1aを接着する。更に、前記第1接着樹脂層4内に前記第4の回路部品7を封止し、第1接着樹脂層4の他方の面(上面)に、前記第2回路パターン層10の第1主面10aを接着する。前記第1接着樹脂層4の材料や構造並びに前記第1、第4回路部品2、7の封止手段などの具体例は、実施形態1の図1(d)の工程で説明した内容と同様である。   Then, in the step shown in FIG. 2A, the first circuit component 2 is sealed in the insulating first adhesive resin layer 4, and the one surface (lower surface) of the first adhesive resin layer 4 The first main surface 1a of the first circuit pattern layer 1 is bonded. Further, the fourth circuit component 7 is sealed in the first adhesive resin layer 4, and the first main surface of the second circuit pattern layer 10 is formed on the other surface (upper surface) of the first adhesive resin layer 4. Adhere 10a. Specific examples of the material and structure of the first adhesive resin layer 4 and the sealing means for the first and fourth circuit components 2 and 7 are the same as those described in the step of FIG. It is.

図2(b)に示す工程では、前記第2転写基材P2及び第1接着樹脂層4を貫通し前記第1回路パターン層1の第1主面1aの一部を露出させるように貫通孔Hを形成する。   In the step shown in FIG. 2B, a through-hole is formed so as to penetrate the second transfer substrate P2 and the first adhesive resin layer 4 and expose a part of the first main surface 1a of the first circuit pattern layer 1. H is formed.

前記貫通孔Hは、例えばLVH加工により形成する。その際、LVH加工側にある前記第2転写基材P2の第2導電層C2に、第2回路パターン層10のパターニングと共に、予め、前記貫通孔Hに対応するコンフォーマルマスク孔CMを形成しておくことによって、第2導電層C2をコンフォーマルマスクとしても利用することができる。   The through hole H is formed by, for example, LVH processing. At that time, a conformal mask hole CM corresponding to the through hole H is formed in advance along with the patterning of the second circuit pattern layer 10 in the second conductive layer C2 of the second transfer substrate P2 on the LVH processing side. Thus, the second conductive layer C2 can be used as a conformal mask.

この場合、第2転写基材P2の第2基材S2には、これ以降のめっき工程の際に前記ランド部51bを形成するために、前記貫通孔Hの孔径よりも大きな内径の開口SHを形成するために、レーザ加工可能な樹脂系の材料が用いられる。   In this case, the second substrate S2 of the second transfer substrate P2 has an opening SH having an inner diameter larger than the hole diameter of the through hole H in order to form the land portion 51b in the subsequent plating process. In order to form, a resin-based material capable of laser processing is used.

そこで、前記コンフォーマルマスク孔CM(貫通孔H)孔径よりも大きく、前記第2基材S2の開口SH径と同等のビーム径を有するレーザビームを貫通孔H中心軸に合わせて照射することによって、前記貫通孔H及び開口SHが一挙に簡単に形成できる。   Therefore, by irradiating a laser beam having a beam diameter larger than the diameter of the conformal mask hole CM (through hole H) and equivalent to the opening SH diameter of the second base material S2 in accordance with the central axis of the through hole H, The through hole H and the opening SH can be easily formed at once.

このように、コンフォーマルマスク法によるLVH加工が有利であるが、カッパーダイレクトで回路パターン層ごとレーザ加工することもでき、この場合、第2基材S2は樹脂系材料或いは金属材料を問わずレーザ加工可能な材料が用いられる。   Thus, although LVH processing by the conformal mask method is advantageous, laser processing can be performed for each circuit pattern layer by copper direct. In this case, the second base material S2 is a laser regardless of resin-based material or metal material. Processable materials are used.

前記LVH加工には、例えば炭酸ガスレーザ,UV−YAGレーザ或いはエキシマレーザなどのレーザ光が利用でき、LVH加工時に貫通孔H内部に残留したスミアなどを除去するために、必要に応じてデスミア処理を行えば、後述するめっきによる接続信頼性を高めることができる。このデスミア処理としては、例えばCF4、C2F6或いはNF3などの反応性ガスを用いたプラズマデスミや過マンガン酸などを用いたウエットデスミアを用いることができる。   For the LVH processing, for example, a laser beam such as a carbon dioxide laser, a UV-YAG laser, or an excimer laser can be used. If it carries out, the connection reliability by the plating mentioned later can be improved. As this desmear treatment, for example, plasma desmear using a reactive gas such as CF4, C2F6 or NF3, or wet desmear using permanganic acid can be used.

図2(c)に示す工程では、絶縁物である前記第1接着樹脂層4の貫通孔Hの内壁面表層を一般的なダイレクトプレーティングプロセスなどの技術を利用して導体化してめっきシード層(図示せず)を形成する。このとき、前記第1及び第2基材S1、S2も導体化されるが、最終的には剥離除去されるので支障はない。   In the step shown in FIG. 2 (c), the plating seed layer is obtained by converting the inner wall surface layer of the through hole H of the first adhesive resin layer 4 which is an insulator into a conductor using a technique such as a general direct plating process. (Not shown). At this time, although the first and second base materials S1 and S2 are also made into conductors, there is no problem because they are finally peeled off.

そこで、前記第1基材S1の全面には、下側めっきレジスト層MR1が被着され、第2基材S2の表面には、上側めっきレジスト層MR2が被着される。前記上側めっきレジスト層MR2は、前記貫通孔Hに対応する位置に、貫通孔Hの径よりも大きく、めっき層からなる前記ランド部51bの形成を許容する内径のマスク孔を有するように、フォトリソグラフィなどによりパターニングされている。   Therefore, the lower plating resist layer MR1 is deposited on the entire surface of the first substrate S1, and the upper plating resist layer MR2 is deposited on the surface of the second substrate S2. The upper plating resist layer MR2 is photomasked at a position corresponding to the through hole H so as to have a mask hole having an inner diameter larger than the diameter of the through hole H and permitting the formation of the land portion 51b made of a plating layer. Patterned by lithography or the like.

図2(d)に示す工程では、前記貫通孔H内壁、前記第1回路パターン層1の第1主面1aの露出面及び前記第2回路パターン層10の第2主面10bに亘る表面にめっきを施して金属めっき層からなる導電ビア51a及びランド部51bを形成する。   2D, on the inner wall of the through hole H, the exposed surface of the first main surface 1a of the first circuit pattern layer 1, and the surface extending over the second main surface 10b of the second circuit pattern layer 10. Plating is performed to form conductive vias 51a and land portions 51b made of a metal plating layer.

その後、前記第1接着樹脂層4の両面から、前記第1及び第2基材S1、S2を剥離除去することによって、前記第1及び第2回路パターン層1、10の各第2主面1b、10bを露出させる。このようにして、パターン化済の前記第1及び第2回路パターン層1、10が、前記第1接着樹脂層4の両面に転写された状態が得られる。   Thereafter, the second main surface 1b of each of the first and second circuit pattern layers 1 and 10 is peeled and removed from both surfaces of the first adhesive resin layer 4 to remove the first and second base materials S1 and S2. 10b is exposed. In this manner, a state where the patterned first and second circuit pattern layers 1 and 10 are transferred onto both surfaces of the first adhesive resin layer 4 is obtained.

そして、図2(e)に示す工程では、前記第1及び第2回路パターン層1、10の露出された各第2主面1b、10bに、第2、第3回路部品3、6をそれぞれ表面実装する。   In the step shown in FIG. 2E, the second and third circuit components 3 and 6 are respectively applied to the exposed second main surfaces 1b and 10b of the first and second circuit pattern layers 1 and 10, respectively. Surface mount.

以上のようにして回路部品を内蔵する前記第1接着樹脂層4の両面に接着された前記第1、第2回路パターン層1、10は、いずれも、両面に各々回路部品を表面実装した形態とされ、めっき層からなる導電ビア51aを備えた実施形態2における部品内蔵型多層配線基板が形成される。その詳細構造は前述した通りである。   Each of the first and second circuit pattern layers 1 and 10 bonded to both surfaces of the first adhesive resin layer 4 containing the circuit components as described above is surface-mounted on both surfaces. Thus, the component built-in type multilayer wiring board according to the second embodiment including the conductive via 51a made of a plating layer is formed. The detailed structure is as described above.

本実施形態2によれば、前記第1接着樹脂層4の両面に転写基材を接着して前記第1及び第2回路パターン層1、10が形成されるので、第2回路パターン層10は、実施形態1における銅箔層とめっき層との2層構成による第2回路パターン層5に比較して、その厚さを薄くして回路のファインパターン化要求に容易に対応できる。また、転写基材P1、P2をロール材形態にしておくと、R−R(ロ−ル ツウ ロール)回路パターン形成が可能であり、量産ラインでの工数を軽減できて製造コストを低減できる。   According to the second embodiment, since the first and second circuit pattern layers 1 and 10 are formed by adhering a transfer substrate to both surfaces of the first adhesive resin layer 4, the second circuit pattern layer 10 is Compared to the second circuit pattern layer 5 having a two-layer structure of the copper foil layer and the plating layer in the first embodiment, the thickness can be reduced to easily meet the demand for fine patterning of the circuit. Further, when the transfer base materials P1 and P2 are in the form of a roll material, an RR (roll-to-roll) circuit pattern can be formed, man-hours in the mass production line can be reduced, and the manufacturing cost can be reduced.

[実施形態3]
図3(a)〜図3(f)は、本発明の実施形態3に係わる部品内蔵型多層配線基板の製造方法を示す工程別断面図である。本実施形態3は、実施形態1(図1)及び実施形態2における部品内蔵型多層配線基板と同様な構成部分を有しているので、同一部分や同一部材には、同一符号を付してその詳細説明を省略する。
[Embodiment 3]
FIG. 3A to FIG. 3F are cross-sectional views by process showing a method of manufacturing a component built-in multilayer wiring board according to Embodiment 3 of the present invention. Since the third embodiment has the same components as the component-embedded multilayer wiring board in the first embodiment (FIG. 1) and the second embodiment, the same reference numerals are given to the same portions and the same members. Detailed description thereof is omitted.

図3(f)は本実施形態3の部品内蔵型多層配線基板の最終的構造を示す断面図であり、まず、これについて説明する。   FIG. 3F is a cross-sectional view showing the final structure of the component built-in multilayer wiring board according to the third embodiment, which will be described first.

例えば銅箔層をパターニングして形成された第1回路パターン層1の第1、第2主面1a、1bには、第1回路部品2及び第2回路部品3が一般的な表面実装(SMT)装置を用いて、はんだ付け或いはフェースダウンボンディングなどによりそれぞれ表面実装されている。そして、前記1回路部品2は第1接着樹脂層4の下方から内部に埋め込んだ状態で封止されていて、前記第1回路パターン層1の第1主面1aが、第1接着樹脂層4の一方の面(図中下面)に接着されている。この場合、前記第1回路パターン層1は厚さ分だけ第1接着樹脂層4の表層に沈み込まされ、その第2主面1bが前記第1回路パターン層1の第2主面1bは第1接着樹脂層4の下面と同一面で、これらの面全体が平坦化された状態にある。   For example, the first circuit component 2 and the second circuit component 3 are generally mounted on the first and second main surfaces 1a and 1b of the first circuit pattern layer 1 formed by patterning a copper foil layer. ) Using a device, each surface is mounted by soldering or face-down bonding. The one circuit component 2 is sealed in a state of being embedded from below the first adhesive resin layer 4, and the first main surface 1 a of the first circuit pattern layer 1 is the first adhesive resin layer 4. Is adhered to one surface (the lower surface in the figure). In this case, the first circuit pattern layer 1 is sunk into the surface layer of the first adhesive resin layer 4 by the thickness, and the second main surface 1b of the first circuit pattern layer 1 is the second main surface 1b. The entire surface is flattened on the same surface as the lower surface of the adhesive resin layer 4.

第1接着樹脂層4の他方の面(図中上面)上に接着された第2回路パターン層10の第2主面10b(図中上面)には第3回路部品6が実施形態1、2の場合と同様な部品構成、配置並びに手段によって表面実装され、第2回路パターン層10の第1主面10a(図中下面)には、例えば抵抗素子からなる第4回路部品7が同様に表面実装されている。   A third circuit component 6 is provided on the second main surface 10b (upper surface in the drawing) of the second circuit pattern layer 10 bonded on the other surface (upper surface in the drawing) of the first adhesive resin layer 4 according to the first and second embodiments. The surface of the second circuit pattern layer 10 is mounted on the first main surface 10a (the lower surface in the drawing), for example, by a fourth circuit component 7 made of a resistance element. Has been implemented.

前記4回路部品7は第1接着樹脂層4の上方から内部に埋め込んだ状態で封止されていて、前記第2回路パターン層10は、その厚さ分だけ第1接着樹脂層4の他方の面(図中上面)の表層に沈み込まされて第1主面10aが接着され、第2主面10bは第1接着樹脂層4の上面と同一の平坦化面とされた状態にある。   The four circuit components 7 are sealed in an embedded state from above the first adhesive resin layer 4, and the second circuit pattern layer 10 has the other thickness of the first adhesive resin layer 4 corresponding to the thickness thereof. The first main surface 10a is bonded to the surface layer of the surface (upper surface in the drawing), and the second main surface 10b is in the same flattened surface as the upper surface of the first adhesive resin layer 4.

前記第1接着樹脂層4及びその両面の第1、第2回路パターン層1、10を貫通する適数のスルーホールとしての貫通孔THが設けられており、前記貫通孔TH内の導電ビア51h及びその両端部周縁のランド部51iは、前記貫通孔TH内壁、前記第1、第2回路パターン1、10の各第2主面1b、10bの表面上に亘って形成されためっき層によって形成されている。   Through holes TH as appropriate numbers of through holes penetrating the first adhesive resin layer 4 and the first and second circuit pattern layers 1 and 10 on both surfaces thereof are provided, and conductive vias 51h in the through holes TH are provided. And the land part 51i of the peripheral edge of both ends is formed by a plating layer formed over the inner wall of the through hole TH and the surfaces of the second main surfaces 1b and 10b of the first and second circuit patterns 1 and 10. Has been.

次に、本実施形態3に係わる部品内蔵型多層配線基板の製造方法について、図3(a)〜図3(f)を参照して説明する。   Next, a manufacturing method of the component built-in type multilayer wiring board according to the third embodiment will be described with reference to FIGS.

まず、本実施形態3に係わる図3(a)までの工程は、前記実施形態2に係わる図1(a)〜(c)並びに2図(a)に示す工程と同一である。そこで、図3(a)に至るまでの工程を簡潔に説明すると、まず、いずれも第1及び第2主面C1a、C2a及びC1b、C2bを有する第1及び第2導電層C1、C2の前記各第2主面C1b、C2bをフィルム状の第1及び第2基材S1、S2に剥離可能にそれぞれ積層して形成された第1及び第2転写基材P1、P2を用意する。   First, the steps up to FIG. 3A according to the third embodiment are the same as the steps shown in FIGS. 1A to 1C and FIG. 2A according to the second embodiment. Therefore, the process up to FIG. 3A will be briefly described. First, the first and second conductive layers C1 and C2 each having the first and second main surfaces C1a, C2a and C1b, and C2b are first described. First and second transfer base materials P1 and P2 formed by laminating the second main surfaces C1b and C2b on the first and second base materials S1 and S2 in a film form so as to be peeled off are prepared.

前記第1転写基材P1の第1導電層C1及び第2転写基材P2の第2導電層C2をパターンニングして第1及び第2回路パターン層1、10をそれぞれ形成する。   The first and second circuit pattern layers 1 and 10 are formed by patterning the first conductive layer C1 of the first transfer substrate P1 and the second conductive layer C2 of the second transfer substrate P2.

そして、前記第1及び第2回路パターン層1、10の各第1主面1a、10aに、第1及び第4回路部品2、7をそれぞれ表面実装する。   Then, the first and fourth circuit components 2 and 7 are surface-mounted on the first main surfaces 1a and 10a of the first and second circuit pattern layers 1 and 10, respectively.

絶縁性の第1接着樹脂層4内に前記第1回路部品2を封止し、第1接着樹脂層4の一方の面(下面)に、前記第1回路パターン層1の第1主面1aを接着する。   The first circuit component 2 is sealed in the insulating first adhesive resin layer 4, and the first main surface 1 a of the first circuit pattern layer 1 is formed on one surface (lower surface) of the first adhesive resin layer 4. Glue.

前記第1接着樹脂層4内に前記第4回路部品2を封止し、第1接着樹脂層4の他方の面(上面)に、前記第2回路パターン層10の第1主面10aを接着する。   The fourth circuit component 2 is sealed in the first adhesive resin layer 4, and the first main surface 10 a of the second circuit pattern layer 10 is bonded to the other surface (upper surface) of the first adhesive resin layer 4. To do.

次に、図3(b)に示す工程では、前記第1、第2転写基材P1、P2、前記第1、第2回路パターン層1、10及び第1接着樹脂層4をスルーする貫通孔THを形成する。前記貫通孔THは、ここではドリル加工法によって形成されるスルーホールタイプであり、複数の配線基板材をスタックして一度に多数の加工を行えるので製造コストを低減できる。   Next, in the step shown in FIG. 3B, a through hole that passes through the first and second transfer base materials P1 and P2, the first and second circuit pattern layers 1 and 10, and the first adhesive resin layer 4 is provided. Form TH. Here, the through-hole TH is a through-hole type formed by a drilling method, and a plurality of wiring board materials can be stacked to perform a number of processes at a time, so that the manufacturing cost can be reduced.

スルーホールタイプの貫通孔TH形成は、その内部におけるスミアなどの残留量が少なく、一般的にデスミア処理を不要とするのでコストメリットがある。しかし、必要に応じてデスミア処理を施すことによって、めっきによる導電ビアの接続信頼性を高めることができる。このデスミア処理としては、例えばCF4、C2F6或いはNF3などの反応性ガスを用いたプラズマデスミや過マンガン酸などを用いたウエットデスミアを用いればよい。   The formation of the through-hole type through-hole TH has a cost merit because there is little residual amount of smear and the like in the inside and generally no desmear treatment is required. However, the connection reliability of the conductive via by plating can be improved by performing a desmear process as necessary. As this desmear treatment, for example, plasma desmear using a reactive gas such as CF4, C2F6 or NF3, or wet desmear using permanganic acid may be used.

なお、前記貫通孔THは、実施形態2で説明したように、前記第1、2転写基材P1、P2の第2導電層C1、C2に、前記貫通孔THに対応するコンフォーマルマスク孔を予め形成し、前記第1、第2導電層C1、C2をコンフォーマルマスクとするレーザ加工によって形成してもよい。   As described in the second embodiment, the through hole TH has a conformal mask hole corresponding to the through hole TH in the second conductive layers C1 and C2 of the first and second transfer base materials P1 and P2. It may be formed in advance by laser processing using the first and second conductive layers C1 and C2 as a conformal mask.

後述する前記電解めっきの前に、絶縁物である前記第1接着樹脂層4の貫通孔THの内壁面表層を一般的なダイレクトプレーティングプロセスなどの技術を利用して導体化してめっきシード層を予め形成しておくとよい。このとき第1及び第2基材S1、S2も導体化されるが、最終的には剥離するので支障はない。   Prior to the electrolytic plating described later, the inner surface of the through hole TH of the first adhesive resin layer 4 that is an insulator is made into a conductor by using a technique such as a general direct plating process to form a plating seed layer. It may be formed in advance. At this time, the first and second base materials S1 and S2 are also made into conductors, but finally peel off, so there is no problem.

図3(c)に示す工程では、前記第1、第2回路パターン層1、10の各第2主面1b、10bのうち前記貫通孔THに隣接する部分を露出させその周囲をマスクする。この、マスク工程においては、貫通孔TH形成後、前記第1、第2基材S1、S2を第1接着樹脂層4の両面から剥離除去した後、第1接着樹脂層4の両面に、下面側めっきレジスト層MR1及び上面側めっきレジスト層MR2をそれぞれ被着する。そして、前記各めっきレジスト層MR1、MR2は、前記貫通孔THに対応する位置に、貫通孔THの径よりも大きく、めっき層からなる前記ランド部51iの形成を許容する内径のマスク孔を有するように、フォトリソグラフィなどによりパターニングすることによって、貫通孔THに隣接する部分が露出される。   In the step shown in FIG. 3C, portions of the second main surfaces 1b and 10b of the first and second circuit pattern layers 1 and 10 that are adjacent to the through hole TH are exposed and their surroundings are masked. In this mask process, after the through holes TH are formed, the first and second base materials S1 and S2 are peeled off from both surfaces of the first adhesive resin layer 4, and then the lower surfaces are formed on both surfaces of the first adhesive resin layer 4. The side plating resist layer MR1 and the upper side plating resist layer MR2 are respectively deposited. Each of the plating resist layers MR1 and MR2 has a mask hole having an inner diameter larger than the diameter of the through hole TH and allowing the formation of the land portion 51i made of a plating layer at a position corresponding to the through hole TH. As described above, by patterning by photolithography or the like, a portion adjacent to the through hole TH is exposed.

図3(d)に示す工程では、めっきレジスト層MR1、MR2のマスク孔から露出する前記貫通孔TH内壁及び前記第1、第2回路パターン層1、10の露出面に亘って電解めっきを施して金属めっき層からなるスルーホールタイプの導電ビア51h及びその周縁の一部を構成するランド部51iを形成する。   In the step shown in FIG. 3D, electrolytic plating is performed over the inner wall of the through hole TH exposed from the mask holes of the plating resist layers MR1 and MR2 and the exposed surfaces of the first and second circuit pattern layers 1 and 10. A through-hole type conductive via 51h made of a metal plating layer and a land portion 51i constituting a part of the periphery thereof are formed.

図3(e)に示す工程では、前記マスクを除去することによって、前記第1、第2回路パターン層1、10の各第2主面1b、10bを露出させる。前記マスクの除去は、具体的には、めっき処理後に、めっきレジスト層MR1、MR2を剥離して行われる。   In the step shown in FIG. 3E, the second main surfaces 1b and 10b of the first and second circuit pattern layers 1 and 10 are exposed by removing the mask. Specifically, the removal of the mask is performed by removing the plating resist layers MR1 and MR2 after the plating process.

図3(f)に示す工程では、前記第1、第2回路パターン層1、10の露出された各第2主面1b、10bに第2及び第3回路部品3、6をそれぞれ表面実装する。以上のようにして本発明の実施形態3における部品内蔵型多層配線基板が製作されている。その詳細構造は前述した通りである。   In the step shown in FIG. 3F, the second and third circuit components 3 and 6 are surface-mounted on the exposed second main surfaces 1b and 10b of the first and second circuit pattern layers 1 and 10, respectively. . As described above, the component built-in type multilayer wiring board according to Embodiment 3 of the present invention is manufactured. The detailed structure is as described above.

[実施形態4]
図4は、本発明の実施形態4に係る部品内蔵型多層配線基板の製造方法を説明するための断面図である。そして、本実施形態4は、複数の回路配線基板を積層したタイプの部品内蔵型多層配線基板の本発明の一実施形態を示すものであり、図4と共に、図1及び図2を引用して説明する。
[Embodiment 4]
FIG. 4 is a cross-sectional view for explaining a method for manufacturing a component built-in multilayer wiring board according to Embodiment 4 of the present invention. And this Embodiment 4 shows one Embodiment of this invention of the component built-in type multilayer wiring board of the type which laminated | stacked the several circuit wiring board, and quotes FIG.1 and FIG.2 with FIG. explain.

図1(a)に示された第1、第2転写基材P1、P2と同様に第1、第2主面を有する第3導電層C3をフィルム状の第3基材S3に剥離可能に積層して形成された第3転写基材P3を元材料として用意する。次に、図1(b)に示された第1、第2回路パターン1、10と同様に前記第3導電層C3をパターニングして、第1、第2主面を有する第3回路パターン層20を形成する。   Similar to the first and second transfer base materials P1 and P2 shown in FIG. 1A, the third conductive layer C3 having the first and second main surfaces can be peeled to the film-like third base material S3. A third transfer substrate P3 formed by stacking is prepared as a source material. Next, in the same manner as the first and second circuit patterns 1 and 10 shown in FIG. 1B, the third conductive layer C3 is patterned to form a third circuit pattern layer having first and second main surfaces. 20 is formed.

次に、図1(c)に示された第1回路部品2と同様に前記第1〜4回路部品とは別個の新たな回路部品8を前記第3回路パターン層20の第1主面20aに表面実装することによって、第1主面20aに実装済の第3回路パターン層20を有する第3転写基材P3を用意しておく。   Next, similarly to the first circuit component 2 shown in FIG. 1C, a new circuit component 8 different from the first to fourth circuit components is attached to the first main surface 20 a of the third circuit pattern layer 20. The third transfer substrate P3 having the third circuit pattern layer 20 already mounted on the first main surface 20a is prepared by surface mounting.

そして、例えば実施形態2における図2(e)に示された第3回路部品6の表面実装工程後、図2(a)に示された工程に準じて、前記第1接着樹脂層4の上面側に新たに第2接着樹脂層9を配置する。また、前記第3転写基材P3を、前記第2接着樹脂層9の上面側に、前記新たな回路部品8を対向させるようにして配置する。   Then, for example, after the surface mounting process of the third circuit component 6 shown in FIG. 2 (e) in the second embodiment, the upper surface of the first adhesive resin layer 4 according to the process shown in FIG. 2 (a). A second adhesive resin layer 9 is newly disposed on the side. Further, the third transfer substrate P3 is arranged on the upper surface side of the second adhesive resin layer 9 so that the new circuit component 8 is opposed.

そうして、前記第3回路部品6を、前記第2接着樹脂層9内にその下面側から埋め込み封止し、前記第2回路パターン層10の第2主面10bを前記第2接着樹脂層9の下面に接着する。また、前記新たな回路部品8を、前記第2接着樹脂層内9にその上面側から埋め込み封止し、前記第3回路パターン層20の第1主面20aを前記第2接着樹脂層9の上面に接着する。   Then, the third circuit component 6 is embedded and sealed in the second adhesive resin layer 9 from the lower surface side, and the second main surface 10b of the second circuit pattern layer 10 is the second adhesive resin layer. Adhere to the lower surface of 9. Further, the new circuit component 8 is embedded and sealed in the second adhesive resin layer 9 from the upper surface side, and the first main surface 20a of the third circuit pattern layer 20 is formed on the second adhesive resin layer 9. Adhere to the top surface.

その後、図2(b)に示された工程に準じて、導電ビアを設けたい部分にLVH加工を施すことによって、前記第3転写基材P3の第3基材S3、前記第3回路パターン層20及び第2接着樹脂層9を貫通し、前記第2回路パターン層10の第2主面10bの一部(例えばランド部51b)を露出させる貫通孔を形成する。   Thereafter, in accordance with the process shown in FIG. 2B, the third substrate S3 of the third transfer substrate P3 and the third circuit pattern layer are formed by performing LVH processing on the portion where the conductive via is to be provided. 20 and the second adhesive resin layer 9 are formed, and a through hole is formed to expose a part (for example, the land portion 51b) of the second main surface 10b of the second circuit pattern layer 10.

その後の前記貫通孔に層間接続のためのめっき層からなる導電ビアを形成する工程、及び前記第3回路パターン層20の第2主面20bに、更に、別個の新たな回路部品を表面実装する工程などは、実施形態2における図2(c)〜(e)に示された工程に準じる。更に、転写基材及び接着樹脂層の積層数を増加する場合も同様にして前記工程サイクルを繰り返すことによって部品内蔵型多層配線基板を製作することができる。   Further, a separate new circuit component is surface-mounted on the subsequent step of forming a conductive via made of a plating layer for interlayer connection in the through hole and on the second main surface 20b of the third circuit pattern layer 20 The steps and the like are in accordance with the steps shown in FIGS. 2C to 2E in the second embodiment. Furthermore, when the number of layers of the transfer base material and the adhesive resin layer is increased, the component-embedded multilayer wiring board can be manufactured by repeating the above process cycle in the same manner.

ところで、本実施形態4において、図2(e)に示された部品内蔵型多層配線基板を前記工程の出発点として説明したが、第1回路パターン層1側については、図2(d)に示すように第1基材S1やめっきレジストMR1を残存させて第1回路パターン層1を保護した状態で、前述の第3回路部品6側に対する前記第2接着樹脂層及び第3転写基材の配置工程に進めることができる。その場合は、第1回路パターン層1の第2主面への第2回路部品3の表面実装は、部品内蔵型多層配線基板の最終段階に行えばよい。   In the fourth embodiment, the component built-in type multilayer wiring board shown in FIG. 2E has been described as the starting point of the above-mentioned process. The first circuit pattern layer 1 side is shown in FIG. As shown, the second adhesive resin layer and the third transfer substrate with respect to the third circuit component 6 side are protected in a state where the first circuit pattern layer 1 is protected by leaving the first substrate S1 and the plating resist MR1. Proceed to the placement process. In that case, the surface mounting of the second circuit component 3 on the second main surface of the first circuit pattern layer 1 may be performed at the final stage of the component built-in multilayer wiring board.

また、前記第2接着樹脂層9は、前記第1接着樹脂層4の下面側に配置し、前述と同様な工程を経て、前記第2回路部品3と係わらせて積層させることもできる。   Further, the second adhesive resin layer 9 can be disposed on the lower surface side of the first adhesive resin layer 4 and can be laminated in association with the second circuit component 3 through the same process as described above.

なお、前述のような本実施形態4による積層化工程は、前記実施形態1及び3によって得られた部品内蔵型多層配線基板に対しても同様に適用可能である。   Note that the layering process according to the fourth embodiment as described above can be similarly applied to the component built-in type multilayer wiring board obtained by the first and third embodiments.

本実施形態4によれば、複数の回路配線基板を積層したタイプの部品内蔵型多層配線基板を製作するに際しても、各回路パターン層の両面にそれぞれ回路部品を表面実装した状態で隣接する各接着樹脂層に対応する回路部品を内蔵させ、各回路パターン層はこれに接する各接着樹脂層に接着され、各接着樹脂層を貫通する層間接続のための各導電ビアは、いずれもめっき層によって形成できる。   According to the fourth embodiment, when manufacturing a component built-in multilayer wiring board of a type in which a plurality of circuit wiring boards are laminated, each adjacent adhesive in a state where the circuit components are surface-mounted on both surfaces of each circuit pattern layer. A circuit component corresponding to the resin layer is built in, each circuit pattern layer is bonded to each adhesive resin layer in contact therewith, and each conductive via for interlayer connection penetrating each adhesive resin layer is formed by a plating layer it can.

以上のように、本発明の部品内蔵型多層配線基板及びその製造方法にあっては、前記実施形態1〜4に示された各実施形態毎の特徴的効果は、その実施形態の説明において説明した通りであり。各実施形態に共通の効果は[発明の効果]の欄に記載した通りである。   As described above, in the component built-in multilayer wiring board and the manufacturing method thereof according to the present invention, the characteristic effects of the respective embodiments shown in the first to fourth embodiments are described in the description of the embodiments. That's right. The effects common to the respective embodiments are as described in the [Effects of the invention] column.

本発明の実施形態1に係る部品内蔵型多層配線基板及びその製造方法を(a)〜(i)に示して説明するための工程別断面図である。It is sectional drawing according to process for showing and explaining the component built-in type multilayer wiring board which concerns on Embodiment 1 of this invention, and its manufacturing method to (a)-(i). 本発明の実施形態2に係る部品内蔵型多層配線基板及びその製造方法を(a)〜(e)に示して説明するための工程別断面図である。It is sectional drawing according to process for showing and explaining the component built-in type multilayer wiring board which concerns on Embodiment 2 of this invention, and its manufacturing method to (a)-(e). 本発明の実施形態3に係る部品内蔵型多層配線基板及びその製造方法を(a)〜(f)に示して説明するための工程別断面図である。It is sectional drawing according to process for showing and explaining the component built-in type multilayer wiring board which concerns on Embodiment 3 of this invention, and its manufacturing method to (a)-(f). 本発明の実施形態4に係る部品内蔵型多層配線基板の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the component built-in type multilayer wiring board which concerns on Embodiment 4 of this invention.

符号の説明Explanation of symbols

1 第1回路パターン層
1a、5a、10a、C1a、C2a、20a 第1主面
1b、5b、10b、C1b、C2a、20b 第2主面
2 第1回路部品
3 第2回路部品
4 第1接着樹脂層
5、10 第2回路パターン層
6 第3回路部品
7 第4回路部品
8 新たな回路部品
9 第2接着樹脂層
10 絶縁物保護層
20 第3回路パターン層
51 めっき層
51a、51h 導電ビア
51b、51i ランド部
C1、C2、C3 第1、第2、第3導電層
H、TH 貫通孔
M1、M2 めっきレジスト
P1、P2、P3 第1、第2、第3転写基材
S1、S2、S3 第1、第2、第3基材
1 1st circuit pattern layer 1a, 5a, 10a, C1a, C2a, 20a 1st main surface 1b, 5b, 10b, C1b, C2a, 20b 2nd main surface 2 1st circuit component 3 2nd circuit component 4 1st adhesion | attachment Resin layers 5 and 10 Second circuit pattern layer 6 Third circuit component 7 Fourth circuit component 8 New circuit component 9 Second adhesive resin layer 10 Insulator protective layer 20 Third circuit pattern layer 51 Plating layers 51a and 51h Conductive vias 51b, 51i Land portions C1, C2, C3 First, second and third conductive layers H, TH through holes M1, M2 Plating resists P1, P2, P3 First, second and third transfer base materials S1, S2, S3 First, second and third base materials

Claims (8)

第1及び第2主面を有する第1回路パターン層と、前記第1及び第2主面にそれぞれ表面実装された第1及び第2回路部品と、前記第1回路部品を内部に封止し一方の面に前記第1回路パターン層の第1主面が接着されるフィルム状の第1接着樹脂層と、第1及び第2主面を有しその第1主面が前記接着樹脂層の他方の面に接着されその第2主面に第3回路部品が表面実装された第2回路パターン層と、前記第1及び第2回路パターン間において前記接着樹脂層を貫通する貫通孔と、前記貫通孔を通じて前記第1及び第2回路パターンを相互接続するためのめっき層からなる導電ビアとを備えていることを特徴とする部品内蔵型多層配線基板。   A first circuit pattern layer having first and second main surfaces; first and second circuit components surface-mounted on the first and second main surfaces, respectively; and sealing the first circuit component inside. A film-like first adhesive resin layer to which the first main surface of the first circuit pattern layer is bonded to one surface, and first and second main surfaces, the first main surface of which is the adhesive resin layer A second circuit pattern layer bonded to the other surface and surface-mounted with a third circuit component on the second main surface; a through-hole penetrating the adhesive resin layer between the first and second circuit patterns; A component built-in multilayer wiring board, comprising: a conductive via made of a plating layer for interconnecting the first and second circuit patterns through a through hole. 第4回路部品が前記第2回路パターン層の前記第1主面に表面実装され、前記第1接着樹脂層の内部に封止されていることを特徴とする請求項1に記載の部品内蔵型多層配線基板。   The component built-in type according to claim 1, wherein a fourth circuit component is surface-mounted on the first main surface of the second circuit pattern layer and sealed inside the first adhesive resin layer. Multilayer wiring board. 前記第2及び第3回路部品のうち少なくとも一方側に、前記第1接着樹脂層に第2接着樹脂層の一方の面が隣接され、前記第2接着樹脂層の他方の面に、他の回路部品が表面実装された第1及び第2主面を有する第3回路パターン層が配置され、前記第2、第3回路部品のいずれか一方及び前記他の回路部品が第2接着樹脂層内に封止され、第1または第2回路パターン層の第2主面及び第3回路パターン層の第1主面が前記第2接着樹脂層の両面にそれぞれ接着され、前記1または第2回路パターン層と第3回路パターン層との間において第2接着樹脂層を貫通するめっき層からなる導電ビアが設けられていることを特徴とする請求項1または請求項2に記載の部品内蔵型多層配線基板。   One surface of the second adhesive resin layer is adjacent to the first adhesive resin layer on at least one side of the second and third circuit components, and another circuit is connected to the other surface of the second adhesive resin layer. A third circuit pattern layer having first and second main surfaces on which the component is surface-mounted is disposed, and one of the second and third circuit components and the other circuit component are disposed in the second adhesive resin layer. The first main surface of the first or second circuit pattern layer and the first main surface of the third circuit pattern layer are bonded to both surfaces of the second adhesive resin layer, respectively, and the first or second circuit pattern layer is sealed. 3. The component built-in multilayer wiring board according to claim 1, wherein a conductive via made of a plating layer penetrating the second adhesive resin layer is provided between the first circuit pattern layer and the third circuit pattern layer. . (A)第1及び第2主面を有する第1導電層の前記第2主面をフィルム状の第1基材に剥離可能に積層して形成された第1転写基材を用意し、前記第1導電層をパターニングして第1回路パターン層を形成する工程と、
(B)前記第1回路パターン層の第1主面に、第1の回路部品を表面実装する工程と、
(C)絶縁性の第1接着樹脂層内に前記第1の回路部品を封止し、第1接着樹脂層の一方の面(下面)に前記第1回路パターン層の第1主面を接着する工程と、
(D)前記第1接着樹脂層の他方の面(上面)に第2導電層を積層する工程と、
(E)前記第2導電層及び第1接着樹脂層を貫通し前記第1回路パターン層の第1主面の一部を露出させるように貫通孔を形成する工程と、
(F)前記貫通孔内壁、前記第1回路パターン層の第1主面の露出面及び前記第2導電層表面に亘ってめっきを施して金属めっき層からなる導電ビアを形成する工程と、
(G)前記第2導電層及び前記めっき層をパターニングして、前記第1接着樹脂層側を第1主面としその反対側を第2主面とする第2回路パターン層を形成する工程と、
(H)前記第1基材を剥離除去することによって、前記第1回路パターン層の第2主面を露出させる工程と、
(I)前記第1回路パターン層の露出された第2主面に第2回路部品を表面実装し、前記第2回路パターン層の第2主面に第3回路部品を表面実装する工程と、
を備えていることを特徴とする部品内蔵型多層配線基板の製造方法。
(A) preparing a first transfer substrate formed by releasably laminating the second main surface of the first conductive layer having the first and second main surfaces on a film-like first substrate; Patterning the first conductive layer to form a first circuit pattern layer;
(B) surface-mounting a first circuit component on the first main surface of the first circuit pattern layer;
(C) The first circuit component is sealed in the insulating first adhesive resin layer, and the first main surface of the first circuit pattern layer is bonded to one surface (lower surface) of the first adhesive resin layer. And a process of
(D) laminating a second conductive layer on the other surface (upper surface) of the first adhesive resin layer;
(E) forming a through-hole so as to penetrate the second conductive layer and the first adhesive resin layer and expose a part of the first main surface of the first circuit pattern layer;
(F) forming a conductive via made of a metal plating layer by plating over the inner wall of the through hole, the exposed surface of the first main surface of the first circuit pattern layer, and the surface of the second conductive layer;
(G) patterning the second conductive layer and the plating layer to form a second circuit pattern layer having the first adhesive resin layer side as a first main surface and the opposite side as a second main surface; ,
(H) exposing the second main surface of the first circuit pattern layer by peeling and removing the first substrate;
(I) surface-mounting a second circuit component on the exposed second main surface of the first circuit pattern layer, and surface-mounting a third circuit component on the second main surface of the second circuit pattern layer;
A method of manufacturing a component built-in type multilayer wiring board, comprising:
(a)いずれも第1及び第2主面を有する第1及び第2導電層の前記各第2主面をフィルム状の第1及び第2基材に剥離可能にそれぞれ積層して形成された第1及び第2転写基材を用意する工程と、
(b)前記第1転写基材の第1導電層及び第2転写基材の第2導電層をパターニングして第1及び第2回路パターン層をそれぞれ形成する工程と、
(c)前記第1及び第2回路パターン層の各第1主面に、第1及び第4回路部品をそれぞれ表面実装する工程と、
(d)絶縁性の第1接着樹脂層内に前記第1の回路部品を封止し、第1接着樹脂層の一方の面(下面)に、前記第1回路パターン層の第1主面を接着する工程と、
(e)前記第1接着樹脂層内に前記第4の回路部品を封止し、第1接着樹脂層の他方の面(上面)に、前記第2回路パターン層の第1主面を接着する工程と、
(f)前記第2転写基材及び第1接着樹脂層を貫通し前記第1回路パターン層の第1主面の一部を露出させるように貫通孔を形成する工程と、
(g)前記貫通孔内壁、前記第1回路パターン層の第1主面の露出面及び前記第2回路パターン層表面に亘ってめっきを施して金属めっき層からなる導電ビアを形成する工程と、
(h)前記第1及び第2基材を剥離除去することによって、前記第1及び第2回路パターン層の各第2主面を露出させる工程と、
(i)前記第1及び第2回路パターン層の露出された各第2主面に、第2及び第3回路部品をそれぞれ表面実装する工程と、
を備えていることを特徴とする部品内蔵型多層配線基板の製造方法。
(A) Both of the first and second conductive layers having the first and second main surfaces were formed by laminating the second main surfaces of the first and second conductive layers on the film-like first and second substrates, respectively. Preparing first and second transfer substrates;
(B) patterning the first conductive layer of the first transfer substrate and the second conductive layer of the second transfer substrate to form first and second circuit pattern layers, respectively.
(C) surface-mounting the first and fourth circuit components on the first main surfaces of the first and second circuit pattern layers,
(D) The first circuit component is sealed in the insulating first adhesive resin layer, and the first main surface of the first circuit pattern layer is formed on one surface (lower surface) of the first adhesive resin layer. Bonding process;
(E) Sealing the fourth circuit component in the first adhesive resin layer and bonding the first main surface of the second circuit pattern layer to the other surface (upper surface) of the first adhesive resin layer. Process,
(F) forming a through-hole so as to penetrate the second transfer substrate and the first adhesive resin layer and expose a part of the first main surface of the first circuit pattern layer;
(G) forming a conductive via made of a metal plating layer by plating over the inner wall of the through hole, the exposed surface of the first main surface of the first circuit pattern layer, and the surface of the second circuit pattern layer;
(H) exposing the second main surfaces of the first and second circuit pattern layers by peeling and removing the first and second substrates;
(I) surface-mounting the second and third circuit components on the exposed second main surfaces of the first and second circuit pattern layers, respectively.
A method of manufacturing a component built-in type multilayer wiring board, comprising:
(イ)いずれも第1及び第2主面を有する第1及び第2導電層の前記各第2主面をフィルム状の第1及び第2基材に剥離可能にそれぞれ積層して形成された第1及び第2転写基材を用意する工程と、
(ロ)前記第1転写基材の第1導電層及び第2転写基材の第2導電層をパターニングして第1及び第2回路パターン層をそれぞれ形成する工程と、
(ハ)前記第1及び第2回路パターン層の各第1主面に、第1及び第4回路部品をそれぞれ表面実装する工程と、
(ニ)絶縁性の第1接着樹脂層内に前記第1の回路部品を封止し、第1接着樹脂層の一方の面(下面)に、前記第1回路パターン層の第1主面を接着する工程と、
(ホ)前記第1接着樹脂層内に前記第4の回路部品を封止し、第1接着樹脂層の他方の面(上面)に、前記第2回路パターン層の第1主面を接着する工程と、
(ヘ)前記第1、第2転写基材、前記第1、第2回路パターン層及び第1接着樹脂層をスルーする貫通孔を形成する工程と、
(ト)前記第1、第2回路パターン層の各第2主面のうち前記貫通孔に隣接する部分を露出させその周囲をマスクする工程と、
(チ)前記貫通孔内壁及び前記第1、第2回路パターン層の露出面に亘ってめっきを施して金属めっき層からなるスルーホールタイプの導電ビアを形成する工程と、
(リ)前記マスクを除去することによって、前記第1、第2回路パターン層の各第2主面を露出させる工程と、
(ヌ)前記第1、第2回路パターン層の各第2主面に第2及び第3回路部品をそれぞれ表面実装する工程と、
を備えていることを特徴とする部品内蔵型多層配線基板の製造方法。
(A) Each of the first and second conductive layers having the first and second main surfaces was formed by laminating the respective second main surfaces of the first and second conductive layers on the film-like first and second substrates in a peelable manner. Preparing first and second transfer substrates;
(B) patterning the first conductive layer of the first transfer substrate and the second conductive layer of the second transfer substrate to form first and second circuit pattern layers, respectively.
(C) a step of surface-mounting the first and fourth circuit components on the first main surfaces of the first and second circuit pattern layers;
(D) sealing the first circuit component in the insulating first adhesive resin layer, and placing the first main surface of the first circuit pattern layer on one surface (lower surface) of the first adhesive resin layer; Bonding process;
(E) sealing the fourth circuit component in the first adhesive resin layer and bonding the first main surface of the second circuit pattern layer to the other surface (upper surface) of the first adhesive resin layer; Process,
(F) forming a through-hole that passes through the first and second transfer base materials, the first and second circuit pattern layers, and the first adhesive resin layer;
(G) exposing a portion adjacent to the through hole in each of the second main surfaces of the first and second circuit pattern layers and masking the periphery thereof;
(H) forming a through-hole type conductive via made of a metal plating layer by plating over the inner wall of the through hole and the exposed surfaces of the first and second circuit pattern layers;
(I) exposing the second main surfaces of the first and second circuit pattern layers by removing the mask;
(Nu) Surface-mounting the second and third circuit components on the second main surfaces of the first and second circuit pattern layers,
A method of manufacturing a component built-in type multilayer wiring board, comprising:
前記貫通孔は、前記転写基材の導電層をパターニングする際に、予め前記導電層に貫通孔に対応するコンフォーマルマスク孔を設け、レーザ加工により形成されることを特徴とする請求項4〜請求項6のいずれか1つに記載の部品内蔵型多層配線基板の製造方法。   5. The through hole is formed by laser processing by previously providing a conformal mask hole corresponding to the through hole in the conductive layer when patterning the conductive layer of the transfer substrate. The manufacturing method of the component built-in type multilayer wiring board as described in any one of Claim 6. 更に、第1及び第2主面を有する第3導電層の前記第2主面をフィルム状の第3基材に剥離可能に積層して形成された第3転写基材を用意する工程と、
前記第3転写基材の第3導電層をパターニングして第1及び第2主面を有する第3回路パターン層を形成する工程と、
前記第3回路パターン層の第1主面に他の回路部品を表面実装する工程と、
前記第1接着樹脂層と前記第3回路パターン層との間に第2接着樹脂層を配置する工程と、
前記第1接着樹脂層の一方の面の回路パターンに表面実装された回路部品を前記第2接着樹脂層内封止し、前記回路パターンを第2接着樹脂層の一方の面に接着する工程と、
前記第3回路パターン層の第1主面に表面実装された前記他の回路部品を前記第2接着樹脂層に封止し、前記第1主面を前記第2接着樹脂層の他方の面に接着する工程と、
前記第2接着樹脂層の両面に接着された各回路パターン間において第2接着樹脂層を貫通するめっき層からなる導電ビアを設ける工程と、
を備えていることを特徴とする請求項4〜請求項7のいずれか1つに記載の部品内蔵型多層配線基板の製造方法。
Furthermore, a step of preparing a third transfer substrate formed by releasably laminating the second main surface of the third conductive layer having the first and second main surfaces on a film-like third substrate;
Patterning a third conductive layer of the third transfer substrate to form a third circuit pattern layer having first and second main surfaces;
Surface-mounting another circuit component on the first main surface of the third circuit pattern layer;
Disposing a second adhesive resin layer between the first adhesive resin layer and the third circuit pattern layer;
Sealing a circuit component surface-mounted on a circuit pattern on one surface of the first adhesive resin layer in the second adhesive resin layer, and bonding the circuit pattern to one surface of the second adhesive resin layer; ,
The other circuit component surface-mounted on the first main surface of the third circuit pattern layer is sealed with the second adhesive resin layer, and the first main surface is sealed with the other surface of the second adhesive resin layer. Bonding process;
Providing a conductive via composed of a plating layer penetrating the second adhesive resin layer between the circuit patterns adhered to both surfaces of the second adhesive resin layer;
The method for manufacturing a component built-in type multilayer wiring board according to claim 4, wherein:
JP2008228556A 2008-09-05 2008-09-05 Component built-in type multilayer wiring board, and method for manufacturing the same Pending JP2010062451A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008228556A JP2010062451A (en) 2008-09-05 2008-09-05 Component built-in type multilayer wiring board, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008228556A JP2010062451A (en) 2008-09-05 2008-09-05 Component built-in type multilayer wiring board, and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010062451A true JP2010062451A (en) 2010-03-18

Family

ID=42188908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228556A Pending JP2010062451A (en) 2008-09-05 2008-09-05 Component built-in type multilayer wiring board, and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010062451A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040878A1 (en) * 2013-09-20 2015-03-26 日本メクトロン株式会社 Method for manufacturing multilayer printed wiring board, and multilayer printed wiring board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299808A (en) * 1992-04-24 1993-11-12 Hitachi Chem Co Ltd Production of printed wiring board
WO2005004567A1 (en) * 2003-07-04 2005-01-13 Murata Manufacturing Co., Ltd. Process for producing substrate incorporating component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299808A (en) * 1992-04-24 1993-11-12 Hitachi Chem Co Ltd Production of printed wiring board
WO2005004567A1 (en) * 2003-07-04 2005-01-13 Murata Manufacturing Co., Ltd. Process for producing substrate incorporating component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040878A1 (en) * 2013-09-20 2015-03-26 日本メクトロン株式会社 Method for manufacturing multilayer printed wiring board, and multilayer printed wiring board
US9788439B2 (en) 2013-09-20 2017-10-10 Nippon Mektron, Ltd. Manufacturing method of multilayer printed wiring board
TWI621388B (en) * 2013-09-20 2018-04-11 Nippon Mektron Kk Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
US10004148B2 (en) 2013-09-20 2018-06-19 Nippon Mektron, Ltd. Manufacturing method of multilayer printed wiring board

Similar Documents

Publication Publication Date Title
KR101375998B1 (en) Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate
CN102548253B (en) Manufacturing method of multilayer circuit board
JP4855186B2 (en) Manufacturing method of double-sided flexible printed wiring board
KR101281410B1 (en) Multilayer Wiring Substrate
JP2008060609A (en) Multilayer substrate and its manufacturing method
WO2011135900A1 (en) Build-up multilayer printed wiring board and production method therefor
KR20120043649A (en) Method of manufacturing multilayer wiring substrate
KR101811940B1 (en) Manufacture method of a multilayer circuit board formed with a fine via
TW201406224A (en) Multilayer printed circuit board and method for manufacturing same
JP2009021547A (en) Fabricating method for multilayer printed circuit board
US20180061555A1 (en) Inductor and method of manufacturing the same
TW201406222A (en) Multilayer printed circuit board and method for manufacturing same
CN101422091B (en) Multilayer circuit board having cable section, and manufacturing method thereof
KR101987378B1 (en) Method of manufacturing printed circuit board
KR100674295B1 (en) Manufacturing method of multilayer printed circuit board
KR101580472B1 (en) Method for manufacturing a circuit board
JP2003243824A (en) Flexible substrate for forming wiring, flexible wiring board, and method of manufacturing flexible wiring board
JP2010062451A (en) Component built-in type multilayer wiring board, and method for manufacturing the same
KR100704920B1 (en) Printed circuit board and manufacturing method using bump board
KR100704911B1 (en) Electronic printed circuit board and its manufacturing method
KR100754071B1 (en) Manufacturing method of printed circuit board by full-layer IHH method
JP2001257476A (en) Multilayer wiring board and manufacturing method thereof
KR101436827B1 (en) Printed circuit board and manufacturing method thereof
JP2004014559A (en) Circuit board, multilayered circuit board, and method of manufacturing the same
KR20120026368A (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305