JP2010056554A - 半導体素子の漏洩電流予測方法 - Google Patents

Abstract

【課題】 半導体素子の漏洩電流予測方法を提供する。
【解決手段】 半導体素子の漏洩電流予測方法において、多数のセルを有するチップを多数の分割領域に区分して、各セルで漏洩電流を引き起こす工程変数相互間の空間相関を決める。多数の漏洩成分に関する実際漏洩特性関数を算術的に合算して、上記多数の漏洩成分と物理的に等価の仮想セル漏洩特性関数を生成する。分割領域内の各セルに対する仮想セル漏洩特性関数を算術的に合算して、上記分割領域で発生する漏洩電流に関する特性関数の領域漏洩特性関数を生成する。領域漏洩特性関数を統計的に合算して、全チップで発生する漏洩電流に関する特性関数の全チップ漏洩特性関数を生成する。これにより、全チップ漏洩特性関数を獲得するためのウィルキンソンアルゴリズムの複雑度を減らすことができる。
【選択図】図１

Description

本発明は、半導体素子の漏洩電流の予測方法に関し、より詳しくは半導体素子の設計段階で全チップ漏洩電流を予測できる方法に関する。

半導体素子の集積度が増加してサイズが小さくなり漏洩電流を減少することが集積回路設計の重要な要素として浮かび上がっている。漏洩電流の増加は、集積回路素子の正常的作動を邪魔するだけでなく駆動全体の浪費を招いて、集積回路性能に致命的な影響を及ぼす。特に、集積回路素子を具備するモバイル機器の増加により集積回路の駆動電源に対する浪費は、モバイル機器の性能を評価する重要な要素として機能するため、集積回路素子の漏洩電流がより一層重要な設計要素と認識されている。

従来の漏洩電流に対する評価（ｅｓｅｔｉｍａｔｉｏｎ）及びこれの減少技術（ｒｅｄｕｃｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ）は、素子駆動電圧の減少という側面から接近して、閾値電圧を減少させるためのサブ閾値漏洩（ｓｕｂ−ｔｈｒｅｓｈｏｌｄ ｌｅａｋａｇｅ）のみに集中されてきた。しかし、最近の集積回路の集積度増加及び素子の微細化が進展することによってサブ閾値漏洩のみならず、半導体素子のゲート電極で発生するゲート漏洩（ｇａｔｅ ｌｅａｋａｇｅ）も重要な設計要素として登場することになった。これによって、最近では全体チップに対する漏洩評価（ｆｕｌｌ ｃｈｉｐ ｌｅａｋａｇｅ ｅｓｔｉｍａｔｉｏｎ、以下、「全チップ漏洩評価」という。）は、上記サブ閾値漏洩とゲート漏洩を全て含んで、遂行することを要求している。特に、最近の超高集積度集積回路素子ではゲート絶縁膜の厚さが減少して、キャリアのゲート絶縁膜トンネリング現象が頻繁に発生しており、これを集積回路の設計段階で考慮する必要性がますます増大している。

このような必要性によって、多様な全チップ漏洩評価モデルが提示されている。しかし、チップ内部での漏洩電流は、工程の線幅または臨界値数（ｃｒｉｔｉｃｌａ ｄｉｍｅｎｓｉｏｎ、 ＣＤ）のような工程変数（ｐｒｏｃｅｓｓ ｐａｒａｍｅｔｅｒｓ）、チャンネル温度（ｃｈａｎｎｅｌ ｔｅｍｐｅｒａｔｕｒｅ）、供給電源（ｐｏｗｅｒ ｓｕｐｐｌｙ ｖｏｌｔａｇｅ、Ｖｄｄ）、回路トポロジー（ｃｉｒｃｕｉｔ ｔｏｐｏｌｏｇｙ）、許容負荷（ｗｏｒｋ ｌｏａｄ）のような多様な環境変数によって影響を受けるため、何れかの１つの変数を考慮した評価モデルは、全チップ漏洩に対する正確な情報を提供することはできない。

そこで、従来の実験データを周知の統計技法で加工して、上記環境変数を全部考慮した漏洩電流予測技法に関する統計モデルが広く利用されている。特に、最近では上記のような多様な変数各々をログノーマル任意変数（ｒａｎｄｏｍ ｖａｒｉａｂｌｅ）にしたログノーマル確率分布関数を生成してこれらを確率的に合成して、最適漏洩電流を有する設計スペックを捜し出すログノーマルモデルが漏洩電流予測モデルとして広く利用されている。ログノーマルを変数は正規分布（ｎｏｒｍａｌ ｄｉｓｔｒｉｂｕｔｉｏｎ）を従う任意変数に指数関数を適用して、生成した変数としてこれら変数の乗数もやはりログノーマルを分布と類似の特性を有する。これによって、多様な外部環境がかけて、統計的なエラーに影響を及ぼすモデルの統計的予測及び分析に上記ログノーマル変数が広く利用されている。

しかし、ログノーマル確率分布関数を利用した従来の全チップ漏洩評価モデル（以下、ログノーマルを「漏洩評価モデル」という。)は、統計的エラーに影響を及ぼす環境変数によって演算複雑度（ｃｏｍｐｕｔａｔｉｏｎａｌ ｃｏｍｐｌｅｘｉｔｙ）が幾何級数的に増加するため、設計段階での実際適用に限界がある。

従来のログノーマル漏洩評価モデル（ｌｏｇｎｏｒｍａｌ ｌｅａｋａｇｅ ｅｓｔｉｍａｔｉｏｎ ｍｏｄｅｌ）によると、半導体チップをグリッド（ｇｒｉｄ）を利用して、多数の領域（ｒｅｇｉｏｎ）で分割して各領域での漏洩電流に対するログノーマル確率分布関数を獲得して、上記各領域の間の空間的相関関係（ｓｐａｔｉａｌ ｃｏｒｒｅｌａｔｉｏｎ）を考慮して、上記各ログノーマル確率分布関数を数理統計的な技法で合算して、全チップでの漏洩電流に対するログノーマル確率分布関数を獲得している。

チップ内の任意のセル１に対して任意の環境変数ｉが付加される時、漏洩電流に対するログノーマル分布は下記のような確率分布関数と表現される。

このとき、Ｐ_jは、チップ単位で表現できる外部環境変化を表現するための全域変数（ｇｌｏｂａｌ ｐａｔａｍｅｔｅｒ）として、工程上の任意変異（ｒａｎｄｏｍ ｖａｒｉａｔｉｏｎ）を示すことができる任意変数（ｒａｎｄｏｍ ｖａｒｉａｂｌｅ）を意味する。チップ単位で表現できる任意変数の変化（ｖａｒｉａｔｉｏｎ ｏｆ ａ ｐａｒａｍｅｔｅｒ）がチップ内部で同一になされるダイ対ダイ変数（ｄｉｅ−ｔｏ−ｄｉｅ ｐａｒａｍｅｔｅｒ）とチップ内部で不均等に変化する変数のうち、空間的相関関係を特定できる変数のダイ内変数（ｗｉｔｈｉｎ ｄｉｅ ｐａｒａｍｅｔｅｒ）で構成される。

Ｒは、工程の他の変量と相関関係を有せず、独立的に漏洩電流に影響を与える変量を単一の任意変数（ｒａｎｄｏｍ ｖａｒｉａｂｌｅ）でクループ化した地域変数（ｌｏｃａｌ ｐａｒａｍｅｔｅｒ）を意味する。独立的な変数は、１つに束ねて処理をしても、その後の演算に影響を与えず、変数の数を減らすことによって、演算負荷（ｃｏｍｐｕｔａｔｉｏｎａｌ ｌｏａｄ）を減らすメリットがある。

ａ₀、ａ_j、ａ_n+1は、前記全域変数及び地域変数に関する漏洩電流の相関関係を示し、確率密度関数を正規分布に形成するための適合相間係数（ｆｉｔｔｉｎｇ ｃｏｅｆｆｉｃｉｅｎｔ）を意味する。前記全域及び地域変数に確立分布を正規分布に転換することによって、ログノーマル分布の掛け算を正規分布の足し算に転換して、その後に遂行される漏洩評価（ｌｅａｋａｇｅ ｅｓｔｉｍａｔｉｏｎ）の演算負荷を減らす役割をする。

任意のセルで特定入力変数が与えられるときの漏洩電流が数式１のように表現されるため、全チップで全ての入力変数を考慮した漏洩電流は、数式１０２のように表現される。

数式１０２で、Ｐｒ_iは、任意のセル１に変数ｉが負荷される確率を意味し、ｍ個の入力変数を含むことを仮定している。また、評価対象チップは、ｐ個のセルを備えることと仮定している。

数式１０２に表示したように、全チップの漏洩電流は、ログノーマル分布の合算段階を含み、前記ログノーマル分布の合算のためにウィルキンソン方法（Ｗｉｌｋｉｎｓｏｎ’ｓ ｍｅｔｈｏｄ）が広く使われている。

前記ウィルキンソン方法は、多数のログノーマル分布の合計と統計的に等価物として取り扱うことができる単一のログノーマル分布を特定するために１次及び２次モーメント（１ｓｔ ｍｏｍｅｎｔ ａｎｄ ２ｎｄ ｍｏｍｅｎｔ）を利用する方法として下記のように遂行される。

数式１０５において、ｒ_ijは、２つの互いにことなる確率分布Ｙ_i及びＹ_j間の相関係数（ｃｏｒｒｅｌａｔｉｏｎ ｃｅｏｆｆｉｃｉｅｎｔ）を意味する。

数式１０４及び数式１０５を、連立して解くことによって、確率分布ｚの平均及び標準偏差を確定することができる。従って、等価ログノーマル分布を特定でき、これに基づいて全チップに対する漏洩電流を予測できるモデルを確定することができる。

しかし、数式１０５の２番目の項で示したように互いに異なる２つの確率分布間の相関係数を含む合計の演算過程で大変な演算ロードのよって演算の複雑度（ｃｏｍｐｌｅｘｉｔｙ）が増加する。

一般的に、ウィルキンソン方法の演算複雑度は、個別的に合算されるログノーマルの分布の個数によって、Ｏ（Ｎ²）で表現される。漏洩電流に関する前記ログノーマル分布モデルによると、セルの個数ＮＣ及び漏洩電流Ｍのタイプによって、ＮＣ＊Ｍほどの独立的なログノーマル分布が生成される。従って、前述のようなログノーマル分布の演算複雑度は、Ｏ（（ＮＣ＊Ｍ）²）で表現されて漏洩分析対象回路の大きさが大きい場合には、前記演算複雑度は、幾何級数的に増加して、現行コンピュータの演算処理能力を飛び越えることになる。狭い面積に多数の回路を集積する集積回路の集積度が増加するほどウィルキンソン方法の演算複雑度は、さらに増加することになって、結局は、ウィルキンソン方法の適用事態を不可能にする結果を招く。

従って、相対的に、低い演算複雑度を有しながら、全チップに対して正確な漏洩電流を予測できる新しい全チップ漏洩評価モデルが要求されている。

本発明の目的は、漏洩電流を予測できる全チップ漏洩評価方法を提供することにある。

前記課題を達成するための本発明の一態様による半導体素子の漏洩電流決定方法は、仮想セルに対する漏洩特性関数を利用して下記のような段階を通じて具現される。

まず、集積回路を構成する単位素子が配置される多数のセルを有するチップを多数の分割領域に区分し、前記各セルで漏洩電流を招く工程変異を発生させる工程変数を相互間の空間相関（ｓｐａｔｉａｌ ｃｏｒｒｅｌａｔｉｏｎ）を決定する。前記セルから発生する多数の漏洩成分に関する実際漏洩特性関数を算術的に合算して、前記多数の漏洩成分と物理的に等価である仮想セル漏洩特性関数（ｖｉｒｔｕａｌ ｃｅｌｌ ｌｅａｋａｇｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃ ｆｕｎｃｔｉｏｎ）を生成し、前記分割領域内の各セルに対する前記仮想セル漏洩特性関数を算術的に合算して前記分割領域から発生する漏洩電流に関する特性関数の領域漏洩特性関数を生成する。前記領域漏洩特性関数は、統計的に合算して全チップから発生する漏洩電流に関する特性関数の全チップ（ｆｕｌｌ ｃｈｉｐ）漏洩特性関数を生成する。

一態様として、前記実際漏洩特性関数及び仮想セル特性関数は、前記工程変数の指数多項式（ｅｘｐｏｎｅｎｔｉａｌ ｐｏｌｌｙｎｏｍｉａｌ）で表現される。

一態様として、前記実際漏洩特性関数は、前記工程変数に対する第１漏洩電流の発生確率を示して、数式１のように表現される第１確率密度関数、及び前記工程変数に対する第２漏洩電流の発生確率を示して、数式２のように表現される第２確率密度関数を含み、

前記仮想セル漏洩特性関数は、下記の数式３のように、

前記第１及び第２確率密度関数の算術的合計である第３確率密度関数と表現される。但し、Ｐ₁，・・・，Ｐ_nは、漏洩電流に影響を及ぼす各工程変数を意味し、ｅは、自然対数を意味する。

一態様として、前記全域工程変数は、チップ単位で、漏洩電流に影響を及ぼすチップ変数及びチップ内部で漏洩成分相互間に空間相関を有するチップ内部変数を含み、前記地域工程変数は、漏洩成分相互間に空間相関を有しない全ての工程変数を含む。

このとき、前記第１及び第２漏洩電流は、サブ閾値漏洩電流（ｓｕｂ−ｔｈｒｅｓｈｏｌｄ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）またはゲート漏洩電流（ｇａｔｅ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）のうちの何れかの１つを含む。

一態様として、前記仮想セル漏洩特性関数を合算する段階は、ログノーマル分布の合成のためのウィルキンソン方法の適用において要求される第２次モーメントに関する等価条件を第１次テイラー級数で展開する段階及び任意の被合成分布に関する恒等式要件を適用する段階を含むことができる。
前記仮想セル漏洩特性関数を合算する段階は、ログノーマル分布の合成のためのウィルキンソン方法の第２次モーメントに関する等価条件を適用して指数多項式を獲得する段階と、前記指数多項式を第１次テイラー級数で展開する段階と、前記テイラー級数を任意のログノーマル分布に関する確立変数に関する恒等式で整列する段階と、を含むことを特徴とする半導体素子の漏洩電流予測方法である。解決手段１２では、前記領域漏洩特性関数は、サブ閾値漏洩電流（ｓｕｂ−ｔｈｒｅｓｈｏｌｄ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）またはゲート漏洩電流（ｇａｔｅ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）のうちの何れかの１つを含むことを特徴とする半導体素子の漏洩電流予測方法である。

一態様として、全チップ漏洩特性関数を生成する段階は、前記多数の領域漏洩特性関数に対する第１次及び第２次モーメントを利用して平均及び分散を推論するウィルキンソン方法によって遂行される。前記全チップ漏洩特性関数を生成する段階は、前記多数の領域漏洩特性関数に対する第１次及び第２次モーメントを利用して平均及び分散を獲得する段階を含むことを特徴とする半導体素子の漏洩電流予測方法。である

一態様として、前記多数の漏洩成分と工程変数との間の実験データを分析して前記多数の漏洩成分に関する実際漏洩特性関数を決定する段階をさらに含み、前記実際漏洩特性関数を決定する段階は、前記工程変数と前記漏洩成分との間の確率的関係を獲得するための回帰分析法を利用することができる。

一態様として、前記工程変数は、チップ単位で前記漏洩成分に影響を及ぼすチップ単位変数及びチップ内部で漏洩成分間に空間相関を有するチップ内部変数を含む全域変数（ｇｌｏｂａｌ ｐａｒａｍｅｔｅｒ）及び前記漏洩成分相互間に空間相関を有しない全ての工程変数を含む地域変数（ｌｏｃａｌ ｐａｒａｍｅｔｅｒ）を具備する。このとき、前記工程変数は、工程遂行中に、外部環境によって任意的に発生する任意変異（ｒａｎｄｏｍ ｖａｒｉａｔｉｏｎ）に関する変数である任意変数（ｒａｎｄｏｍ ｐａｒａｍｅｔｅｒ）及びレイアウトの不完全な転写による構造型変異（ｓｙｓｔｅｍａｔｉｃ ｖａｒｉａｔｉｏｎ）に関する変数である構造型変数（ｓｙｓｔｅｍａｔｉｃ ｐａｒａｍｅｔｅｒ）を含む。このとき、前記任意変異は、前記任意変数を確率変数（ｐｒｏｂａｂｉｌｉｔｙ ｖａｒｉａｂｌｅ）にした確率分布に表示され、前記構造型変数は、前記空間相関の行列で表示されることができる。

一態様として、前記工程変数は、薄膜を形成するための蒸着工程の工程温度、蒸着膜の厚さ、パターンの線幅、ゲート電圧Ｖｄｄの大きさを含むことができる。

一態様として、前記仮想セル漏洩特性関数と前記セルから発生する他の追加漏洩成分に関する追加実際漏洩特性関数を算術的に演算して前記仮想セルに対する追加漏洩成分による影響を分析する変化量分析（ｉｎｃｒｅｍｅｎｔａｌ ａｎａｌｙｓｉｓ）を遂行する段階をさらに含むことができる。

前述のような本発明によると、ログノーマル分布の合算を統計的方法ではなく、対数的方法によって合算されたログノーマル分布の指数多項式を特定する。従って、予測されたログノーマル分布関数の正確性を毀損せずに、ウィルキンソンアルゴリズムによる複雑度を顕著に減らすことができる。

また、主要成分分析（ｐｒｉｎｃｉｐａｌ ｃｏｍｐｏｎｅｎｔ ａｎａｌｙｓｉｓ、ＰＣＡ）モデルを利用する場合、空間相関マトリックスを処理するための演算の追加負担（ｏｖｅｒｈｅａｄ）を防ぐことができる。それだけでなく、実際漏洩特性関数の変化量に対する等価漏洩特性関数の影響を分析するための変化量分析（ｉｎｃｒｅｍｅｎｔａｌ ａｎａｌｙｓｉｓ）を順次かつ算術的演算によって遂行することによって、従来のウィルキンソン方法と比較して計算複雑度を著しく減らすことができる。

本発明の一実施形態による全チップの漏洩評価方法を示すフローチャートである。 ウエハーに形成されたチップを本発明の一実施形態に従って多数の分割領域に区分したグリッドモデルの一部を示す平面図である。 図１に示す仮想セル漏洩特性関数を生成する段階を例示的に示すフローチャートである。

以下、本発明の実施の形態例を図面に基づいて説明する。

本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定実施例を図面に例示し、本明細書に詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとすることではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。各図面を説明しながら類似する参照符号を、類似する構成要素に対して使用した。添付図面において、構造物のサイズは本発明の明確性に基づくために実際より拡大して示した。

第１、第２などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。各用語は１つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第１構成要素を第２構成要素に書き換えることも可能であり、同様に第２構成要素を第１構成要素とすることができる。単数表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。

本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとすることであって、１つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるとする場合、これは他の部分の「すぐ上に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。反対に、層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「すぐ下に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。

また、別に定義しない限り、技術的或いは科学的用語を含んで、ここにおいて使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解されることと同一な意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有することと理解されるべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈しない。

（一実施形態）
図１は、本発明の一実施形態による全チップ漏洩評価方法を示すフローチャートである。図２は、ウエハーに形成されたチップを本発明の位置に沿って、多数の分割領域に区分したグリッドモデルの一部を示す平面図である。

図１及び図２を参照すると、本発明の一実施形態による全チップ漏洩評価方法によると、集積回路を構成する単位素子が配置される多数のセルを有するチップ１００を多数の分割領域に区分する（ステップＳ１００）。

一実施形態として、チップ１００は、１つのトランジスタと１つのキャパシタを構成単位として有するＤＲＡＭメモリ素子または一列に配置された選択トランジスタ、セルトランジスタ、及び接地トランジスタで構成されたフラッシュメモリ素子を含む。チップ１００の表面は、仮想のグリッドによって多数の分割領域Ａに区分され、各分割領域Ａの内部には多数の単位導電性構造物が配置された多数のセルが配置される。

本実施形態においては、チップ１００は、前記グリッドによって９つの分割領域Ａに区分され、便宜上、マトリックス形態のインデックスを利用して各分割領域を区分する。前記ウエハー上においての工程遂行結果に従って、チップ１００の各分割領域には、各々異なる種類の導電性構造物を形成することができる。例えば、第１分割領域Ａ₁₁には互いに異なる２種類の第１導電性構造物Ｃ１及び第２導電性構造物Ｃ２が配置され、第５分割領域Ａ₂₂には、第３導電性構造物Ｃ３が配置され、第９分割領域Ａ₃₃には、第４導電性構造物Ｃ４が配置される。このとき、第３導電性構造物Ｃ３または第４導電性構造物Ｃ４は、第１導電性構造物Ｃ１または第２導電性構造物Ｃ２と同一であることは明確である。

上述のように、グリッドによって仮想的に分割された多数の分割領域Ａを有するチップ１００から発生する総漏洩電流を設計段階で予測する分析モデルを下記で提案する。

前記各セルで漏洩電流を招く工程変異を発生する工程変数相互間の空間相関（ｓｐａｔｉａｌ ｃｏｒｒｅｌａｔｉｏｎ）を決定する（ステップＳ２００）。

多様な原因による多様な種類のパターン変異（ｐａｔｔｅｒｎ ｖａｒｉａｔｉｏｎ）が半導体製造工程中に発生することがあり、前記パターン変異は、一般的にトランジスタの漏洩電流特性変化を誘発する。例えば、露光中のレンズの歪曲またはエッチング時の工程条件変化によって生成されるパターンの形状またはサイズが変化することがある。特に、前記パターン変異が当該工程における許容できる許容誤差を超える場合には、各工程においての工程不良を引き起こす。このとき、前記パターン変異は、工程遂行中に工程条件の影響によって任意的に発生する任意変異及び工程遂行のための装備特性によって構造的に発生する構造的変異を含む。

前記任意変異（ｒａｎｄｏｍ ｖｉｒｉａｔｉｏｎ）は、工程遂行中の工程条件及びウエハー条件変動などによって任意的に発生するパターン変異を意味する。従って、当該工程の各工程変数（ｐｒｏｃｅｓｓ ｐａｒａｍｅｔｅｒ）を確率変数（ｒａｎｄｏｍ ｖａｒｉａｂｌｅ）として有する統計的予測モデルによって、各工程変数に対する半導体素子の性能変化を予測できる。従って、各任意変異から発生する漏洩電流もやはり前記統計的予測モデルによって予測できる。例えば、前記任意変異から発生する漏洩電流もやはり前記確率変数に対する確率密度関数で表現できる。

前記構造的変異（ｓｙｓｔｅｍａｔｉｃ ｖａｒｉａｔｉｏｎ）は、同一のレイアウトに対して装備影響及び工程遂行の時、ウエハーの位置変動などのような工程遂行のための物理的設備（ｐｈｙｓｉｃａｌ ｉｎｓｔｒｕｍｅｎｔｓ）の構造的影響によって発生するパターン変異を意味する。従って、前記構造的変異は、局所領域においてのパターンの相対的変異（ｒｅｌａｔｉｖｅ ｖａｒｉａｔｉｏｎ）として、任意変異のように特定の工程条件に関する一義的確率密度関数によって計量化されることではなく、ウエハー上の位置関数を利用した空間相関性分析を通じて計量化することができる。

例えば、第１領域Ａ₁₁に配置された第２構造物Ｃ２と、第５領域Ａ₂₂に配置された第３構造物が同一である場合にも空間的に別の他の領域に配置されているため、変異発生の程度は異なって評価される。このような変異発生可能性の差及びその確率的相関性を全チップに配置された各セルの構造物に対して決定して工程変数相互間の空間相関性を決定する。

例えば、前記工程変数は、薄膜を形成するための蒸着工程の工程温度、蒸着膜の厚さ、パターンの線幅、ゲート電圧Ｖｄｄの大きさなどを含む。

続いて、前記セルから発生する多数の漏洩成分に関する実際漏洩特性関数を算術的に合算して、前記多数の漏洩成分と物理的に等価である仮想セル漏洩特性関数を生成する（ステップＳ３００）。

前記各セルから発生する漏洩電流は、漏洩の物理的特性及び工程的限界などによって多様な漏洩電流が発生し、前記各漏洩成分を引き起こす工程変数は、重複するかまたは互いに独立であることがある。

このとき、各漏洩成分に互いに独立的であって、特定漏洩成分の発生にのみ関わる工程変数を地域変数に定義し、各漏洩成分に共通的に関わる工程変数を全域変数と定義する。この際、前記全域変数は、前記チップ単位で前記漏洩成分に影響を及ぼすチップ単位変数及びチップ内部で漏洩成分相互間に空間相関性を有するチップ内部変数を含み、前記地域変数は、前記漏洩成分相互間に空間相関性を有しない全てのチップの内部及び外部変数を含む。

図３は、図１に示す仮想セル漏洩特性関数を生成する段階を例示的に示している。

一実施形態として、既に、半導体製造工程を通ったウエハーを検査して前記工程変数と漏洩成分との間のデータを収集し、これを統計的に加工して指数多項式で表現される実施漏洩特性関数を生成する。

例えば、漏洩電流特性を測定するための実験用チップを製作して多数の漏洩特性及び肯定変数間のデータを収集し、これを一定形態のデータ構造で保存する。前記データ構造を設計段階で加工して実際漏洩特性関数を生成する。

例えば、多数の漏洩特性及び工程変数間のデータを回帰分析法によって確率的にモデリングして、実際漏洩特性関数を一定する確率密度関数で表現する。

従って、一定する特定分割領域の特定セルから発生する実際の漏洩電流は、前記全域及び地域変数に対して下記のような確率密度関数を有するログノーマル分布に従って発生する。

従って、前記実際漏洩特性関数は、指数部が正規分布で表現されたログノーマル分布で決定する。

前記分割領域Ａの内部から発生する漏洩成分は、多様に存在するため、設計で使用可能な、全種類のセルに対して各漏洩成分に対して同一の回帰分析過程を通じて数式２０１のような実際漏洩特性関数を生成する。

本実施形態においては、１つの分割領域で互いに異なる２種類の漏洩成分が発生することを例示的に開示する。しかし、同一の分割領域で漏洩成分が２つ以上である場合にも、同一に本願発明を適用することができることは明らかである。

従って、第１漏洩電流を、数式２０１のような第１確率密度関数で表現し、同一過程によって数式２０２のように第２確率密度関数で第２漏洩電流を表現する。

前記第１及び第２漏洩電流に対する実際漏洩特性関数を算術的に演算して第３確率密度関数を有する仮想セル漏洩特性関数を決定する(ステップＳ３３０)。

第１〜第３確率密度関数を、各々、ｅ^A、ｅ^B、及びｅ^cで示すと、前記仮想セル漏洩特性関数は、下記の数式２０３のように近似化される。

従って、数式２０３は、下記のような指数多項式で表現できる。

本実施形態は、従来と異なって数式２０３の指数部を示す多項式を統計的方法ではなく、算術的方法によって獲得することを開示する。算術的方法によって数式２０３−１に表現された係数ｃ_jを確定するためには、（ｎ＋２）個の式を必要とする。必要な式の内の２つは、統計的方法において、残りのｎ個の式を任意漏洩成分との相関性分析を通じて得、これを連立させて前記係数を確定する。

前記第３確率密度関数の第１次及び第２次モーメントを統計的方法で獲得して、下記のような２つの数式を簡単に得ることができる。

前記第３確率密度関数の平均及び分散を各々μ_c及びσ_cとすると

（但し、Ｍ₁及びＭ₂は、統計的方法のウィルキンソン方法で獲得した第３確率密度関数の第１次及び第２次モーメントを意味する）、残りのｎ個の式を獲得するために任意の漏洩成分に関するログノーマル分布を数式２０３の左辺及び右辺に合算する。従来のウィルキンソン方法と、本実施形態の合算方法は、２つの漏洩成分を合算する場合には同一であり、３番目の漏洩成分を合算する過程で発生する。即ち、従来にウィルキンソン方法と本実施形態の合算方法においての差は、数式２０３の左辺で任意に追加される漏洩成分と右辺で任意に追加される漏洩成分間の相関性が確保されないために発生する。

従来、ウィルキンソン方法は、２つの漏洩成分に関するログノーマル分布を合算して確率的に等価性を有する新しい１次合成ログノーマル分布を生成する。このとき、各工程変数に対する前記各漏洩成分の確率分布は、全て無くなり、前記工程変数に対して確立的に等価の新しい確率分布である合成ログノーマル分布を生成する。前記１次合成ログノーマル分布に新しい添加漏洩成分を合算すると、前記１次合成ログノーマル分布と確率的に等価の新しい２次合成ログノーマル分布を生成する。従って、添加される漏洩成分の確率的相関性は、１次合成ログノーマル分布で表現される等価漏洩成分との間でのみ考慮され、最初の漏洩成分との間においては、考慮されない。

これによって、数式２０３の左辺に前記添加漏洩成分を合算した結果の左辺においての２次合成ログノーマル分布は、右辺に前記添加漏洩成分を合算した結果と、確率的に等価性を確保することができなくなって演算誤差を含むことになる。前記演算誤差を防ぐために、前記添加漏洩成分の合算過程で、前記１次合成ログノーマル分布を生成するための演算段階が全て考慮されるべきである。合算される漏洩成分の増加に従って従来のウィルキンソン方法の複雑度は、幾何級数的に増加する。

しかし、追加される任意の添加漏洩成分に関わらず、下記の数式２０６を満足する多項式を確保すると、算術的合算によって常に新しい算術的に等価ログノーマル分布を獲得することができる。前記算術的等価ログノーマル分布は、工程変数に対する漏洩電流の確率的相関性を保存するため、従来のウィルキンソン方法による演算誤差を防ぐことができる。

数式２０６が統計的に成立するためには、数式２０６の左辺と右辺の第１差及び第２差モーメントが一致せねばならない。数式２０６に対する第１次及び第２次モーメントは、下記の数式２０７及び数式２０８のように与えられる。

数式２０８を整理すると、

従って、数式２０９を整理すると、

を獲得する。

従って、数式２１０を利用して、任意の漏洩成分Ｚに対しても、常に成立するｃ_jを求めることによって追加されるログノーマル分布に関わらず成立する第３確率密度関数ｅ^cに関する多項式を獲得することができる。

しかし、数式２１０の複雑性によって変形された数式を利用してｃ_jを確定することができる。

一実施形態として、数式２１０を数式２１１のように第１次テイラー級数で展開し、これを任意の漏洩成分であるＺに関する多項式で取り扱うことによって必要なｃ_jを獲得することができる。

数式２１１で、ｋ_jはログノーマル分布の係数の平均を意味する。前記第３確率密度関数は、同一セル内の漏洩成分の合計であるため、前記ｋ_jは、第１及び第２確率密度関数（ｅ^Aとｅ^B）の係数の平均値を意味する。

任意の漏洩成分Ｚに関係なく数式２１１が成立するｃ_jの値は、数式２１２のようである。

従って、Ｅ［ｅ^C］＝Ｅ［ｅ^A］＋Ｅ［ｅ^B］の関係を有するため、数式２１３のように与えられる。

従って、ｃ₁〜ｃ_nは、数式２１３を利用して確定し、ｃ_n+1は、数式２０５を利用して数式２１４のように獲得することができる。

このような過程を通じて、ログノーマル分布で表示された第１及び第２確率密度関数の算術的合計の第３確率密度関数を、指数多項式を有するログノーマル分布で獲得することができる。

従って、同一セル内の多様な漏洩成分を順番にかつ算術的に合算（ｓｅｑｕｅｎｔｉａｌ ａｒｉｔｈｍｅｔｉｃ ｓｕｍｍａｔｉｏｎ）することによって、物理的に同一に、評価できる等価漏洩特性関数を特定することができる。従って、前記等価漏洩特性関数は、当該セルで発生可能な全ての漏洩成分を含み、このような等価漏洩特性関数によって漏洩特性が決定されるセルを仮想セル（ｖｉｒｔｕａｌ ｃｅｌｌ）と定義する。

前記仮想セルの等価漏洩特性関数が、実際漏洩特性関数の順次的な算術的合算によって生成されるため、任意漏洩成分の置換による前記仮想セルの漏洩特性変化を容易に予測することができる。

等価漏洩特性関数が特定された仮想セルｉの実際漏洩特性関数が、Ａ、Ｂ、及びＣの３種類で、任意仮想セルｊの実際漏洩特性関数がＡ、Ｂ、及びＤの３種類からなっているなら、前記任意仮想セルの等価漏洩特性関数は、下記のような算術的演算によって容易に獲得することができる。

従って、特定セルの等価漏洩特性関数が知られている場合、これと類似する実際漏洩特性関数を有する他の仮想セルの等価漏洩特性関数は、共通的に含まれない実際漏洩特性関数の算術的演算によって容易に特定できる。よって、仮想セルを構成する実際漏洩特性関数が類似する場合には、著しく低い計算複雑度によって等価漏洩特性関数を特定することができる。

他の実施形態として、算術的合算による等価漏洩特性関数の決定方法は、前記等価漏洩特性関数が特定された任意の仮想セルに追加的な実際漏洩成分が全体漏洩特性に及ぼす影響を予測するモデルとして利用されることができる。

実際漏洩特性関数が、Ａ、Ｂ、及びＣである仮想セルｉに対して任意の追加実際漏洩特性関数Ｄが、仮想セルｉに追加される場合、全体等価漏洩特性関数は、数式２１７及び数式２１８のように追加実際漏洩特性関数を全体等価漏洩特性関数に単純に算術的に合算することによって簡単に特定できる。

従って、従来のウィルキンソン方法と比べて、実際漏洩特性成分の変化がある場合に、前記変化量に対する全体仮想セルの等価漏洩特性関数の変化を容易に特定できる。即ち、従来にウィルキンソン方法と比較して変化量分析（ｉｎｃｒｅｍｅｎｔａｌ ａｎａｌｙｓｉｓ）の計算複雑度を著しく低くすることができる。

特に、全体仮想セルの等価漏洩特性が確定された後に、全体仮想セルの部分的な追加及び変更のような部分的な回路デザインの変化が発生した場合には、セルの変化量に対する等価漏洩特性関数の変化量のみを容易に特定することによって、全体等価漏洩特性を新しく計算する必要がないというメリットがある。これによって、回路設計段階で多様に発生するセルの特性変化による漏洩特性変化を追加的な計算負担無しで容易に把握できる。

続いて、前記特定セルに対する前記仮想漏洩特性関数を同一過程によって算術的に合算して領域漏洩特性関数を生成する（ステップＳ４００）。

前記分割領域Ａの内部に単一セルのみ存在する場合、前記仮想漏洩特性関数が領域漏洩特性関数になり、多数のセルが存在する場合には、前記仮想漏洩特性関数の算術的合算によって前記領域漏洩特性関数が決定される。

前記仮想漏洩特性関数は、対数的方法で、係数が特定された指数多項式を含むログノーマル分布を形成するため、前述のような同一過程によって前記領域漏洩特性関数を得ることができる。前記領域漏洩特性関数を生成する方向は、重複するため、これに以上の詳しい説明は省略する。

但し、漏洩成分のうち、工程変数が互いに異なる分割領域内に位置するとしても、単一の任意変数で表現できない漏洩成分は、上述のような指数多項式を利用した合算方法の適用対象から除外される。

例えば、互いに異なる別個の工程条件で遂行されたセルは、互いに独立的な別個の閾値電圧値を有するため、前記独立的な閾値電圧値を単一の確率変数で表現できない。従って、工程条件が互いに独立的なセルから発生した漏洩電流は、前述のような指数多項式を利用した合算方法の適用対象から除外される。しかし、同一工程条件で遂行さえすれば、サブ閾値漏洩電流とゲート漏洩電流のように物理的なメカニズムが相異するとしても、前記指数多項式を利用して合算できることは、明らかである。

続いて、前記領域漏洩特性関数を統計的に合算して、全チップから発生する漏洩電流に関する特性関数の全チップ漏洩特性関数（ステップＳ５００）を生成する。

一実施形態として、前記チップ漏洩特性関数は、統計的方法で遂行することによって、漏洩特性関数の正確度を高める。例えば、前記各領域漏洩特性関数をウィルキンソンの方法を利用して合算することによって、全チップ漏洩特性関数に関する確立密度関数を統計的に予測する。

統計的方法のみを利用するために、各領域漏洩特性関数の統計的特性の平均及び分散のみを分かると、既存のウィルキンソンアルゴリズムに沿って、全チップ漏洩特性関数の統計的特性である平均及び分散を確定することができる。これによって、全チップ漏洩特性関数の指数多項式を確定することはできないが、統計分布を確定することができるため、これを利用して全チップにおいての漏洩特性を充分に予測できる。

このとき、前記全チップ漏洩特性関数を確定するためのウィルキンソンアルゴリズムの複雑度は、仮想セルの個数に従って決定される。しかし、工程変数の種類が異なるセルが、同一チップ内に実質的に多くないと仮定すると、複雑度は、前記グリッドモデルの分割領域の個数に近似的に収められる。

従って、各セルの漏洩成分各々に対して、ウィルキンソンアルゴリズムを適用する場合と比較して全チップ漏洩特性関数を獲得するための複雑度を著しく減少させることができる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

本発明によると、漏洩特性関数に関するログノーマル分布を、これに関する確率密度関数の指数多項式を利用して統計的方法ではなく、対数的方法によって遂行する。従って、全チップ漏洩特性関数の正確性を毀損せずに、ウィルキンソンアルゴリズムによる複雑度を著しく下げることができる。

また、主要成分分析（ｐｒｉｎｃｉｐａｌ ｃｏｍｐｏｎｅｎｔ ａｎａｌｙｓｉｓ、ＰＣＡ）モデルを利用する場合、空間相関性マトリックスを処理するための演算の追加負担（ｏｖｅｒｈｅａｄ）を防ぐことができる。のみならず、実際漏洩特性関数の変化量に対する等価漏洩特性関数の影響を分析するための変化量分析（ｉｎｃｒｅｍｅｎｔａｌ ａｎａｌｙｓｉｓ）を順次的な算術的演算に従って遂行することによって、従来のウィルキンソン方法と比べて著しく減らすことができる。

１００：チップ、Ａ：分割領域、Ｃ１：第１導電性構造物、Ｃ２：第２導電性構造物、Ｃ３：第３導電性構造物、Ｃ４：第４導電性構造物。

Claims (20)

1. 集積回路を構成する単位素子が配置される多数のセルを有するチップを多数の分割領域に区分する段階と、
   前記各セルで漏洩電流を引き起こす工程変数相互間の空間相関を決定する段階と、
   前記セルから発生する多数の漏洩成分に関する実際漏洩特性関数を算術的に演算して、前記多数の実際漏洩特性関数と物理的に等価である仮想セル漏洩特性関数を生成する段階と、
   前記分割領域内のセルに対する前記仮想セル漏洩特性関数を算術的に合算して前記分割領域から発生する漏洩電流に関する特性関数である領域漏洩特性関数を生成する段階と、
   前記分割領域ごとの前記領域漏洩特性関数を演算し、統計的に合算して全チップから発生する漏洩電流に関する特性関数である全チップ漏洩特性関数を生成する段階と、
   を含むことを特徴とする半導体素子の漏洩電流決定方法。
2. 前記実際漏洩特性関数及び前記仮想セル漏洩特性関数は、前記工程変数の指数多項式で表現されることを特徴とする請求項１に記載の半導体素子の漏洩電流予測方法。
3. 前記実際漏洩特性関数は、
   前記工程変数に対する第１漏洩電流の発生確率を示し、数式１のように表現される第１確率密度関数、及び、前記工程変数に対する第２漏洩電流の発生確率を示し、数式２のように表現される第２確率密度関数を含み、
   前記仮想セル漏洩特性関数は、下記の数式３のように、前記第１及び第２確率密度関数の算術的合計である第３確率密度関数で表現できることを特徴とする請求項２に記載の半導体素子の漏洩電流予測方法。
   

   

   

   

   （但し、数式１〜３において、Ｐ₁,・・・Ｐ_nは、漏洩電流に影響を及ぼす各工程変数を意味し、ｅは、自然対数を意味する）
4. 
5. 
6. 前記第３確率密度関数の近似係数ｃ_jは、
   数式３の左辺及び右辺に任意のログノーマル分布ｅ^Zを付加し、ログノーマル分布の合成のためのウィルキンソン方法の前記第２次モーメントに関する等価条件を適用して数式７を獲得する段階と、
   前記数式７を第１次テイラー級数で展開する段階と、
   前記数式７に関するテイラー級数を前記任意のログノーマル分布のｅ^Zの確率変数のＺに関する恒等式で整列する段階と、
   を通じて獲得することを特徴とする請求項４に記載の半導体素子の漏洩電流予測方法。
   

   
7. 前記全域工程変数は、チップ単位で、漏洩電流に影響を及ぼすチップ変数及びチップ内部で漏洩成分相互間に空間相関を有するチップ内部変数を含み、
   前記地域工程変数は、漏洩成分相互間に空間相関を有しない全ての工程変数を含むことを特徴とする請求項４に記載の半導体素子の漏洩電流予測方法。
8. 前記第１及び第２漏洩電流は、サブ閾値漏洩電流またはゲート漏洩電流のうちの何れかの１つを含むことを特徴とする請求項３に記載の半導体素子の漏洩電流予測方法。
9. 
10. 前記領域漏洩特性関数は、指数多項式を含むログノーマル分布を有することを特徴とする請求項９に記載の半導体素子の漏洩電流決定方法。
11. 前記仮想セル漏洩特性関数を合算する段階は、
    ログノーマル分布の合成のためのウィルキンソン方法の第２次モーメントに関する等価条件を適用して指数多項式を獲得する段階と、
    前記指数多項式を第１次テイラー級数で展開する段階と、
    前記テイラー級数を任意のログノーマル分布に関する確率変数に関する恒等式で整列する段階と、
    を含むことを特徴とする請求項１０に記載の半導体素子の漏洩電流予測方法。
12. 前記領域漏洩特性関数は、サブ閾値漏洩電流またはゲート漏洩電流の内の何れかの１つを含むことを特徴とする請求項９に記載の半導体素子の漏洩電流予測方法。
13. 前記全チップ漏洩特性関数を生成する段階は、前記多数の領域漏洩特性関数に対する第１次及び第２次モーメントを利用して平均及び分散を獲得する段階を含むことを特徴とする請求項１に記載の半導体素子の漏洩電流予測方法。
14. 前記実際漏洩特性関数は、前記多数の漏洩成分と工程変数との間のデータを分析して獲得することを特徴とする請求項１に記載の半導体素子の漏洩電流予測方法。
15. 前記実際漏洩特性関数を決定する段階は、前記工程変数と前記漏洩成分との間の確率的関係を獲得するための回帰分析法を遂行する段階を含むことを特徴とする請求項１４に記載の半導体素子の漏洩電流予測方法。
16. 前記工程変数は、前記チップ単位で前記漏洩成分に影響を及ぼすチップ単位変数、前記チップ内部で漏洩成分相互間に空間相関を有するチップ内部変数を含む全域変数、及び、前記漏洩成分相互間に空間相関を有しない全ての工程変数を含む地域変数を具備することを特徴とする請求項１４に記載の半導体素子の漏洩電流予測方法。
17. 前記工程変数は、工程遂行の中に、外部環境によって任意的に発生する任意変異に関する変数である任意変数、及び、前記工程遂行のための物理的設備によって発生する構造型変異に関する変数である構造型変数を含むことを特徴とする請求項１６に記載の半導体素子の漏洩電流予測方法。
18. 前記任意変異は、前記任意変数を確率変数にした確率分布で表示され、
    前記構造型変異は、前記空間相関性行列で表示されることを特徴とする請求項１７に記載の半導体素子の漏洩電流決定方法。
19. 前記工程変数は、薄膜を形成するための蒸着工程の工程温度、蒸着膜の厚さ、パターンの線幅、ゲート電圧の大きさを含むことを特徴とする請求項１７に記載の半導体素子の漏洩電流予測方法。
20. 前記仮想セル漏洩特性関数と前記セルから発生する他の追加漏洩成分に関する追加実際漏洩特性関数とを算術的に演算し、前記セルに対する追加漏洩成分による影響を分析する変化量分析を遂行する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の漏洩電流予測方法。

Images